JP3949897B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3949897B2 JP3949897B2 JP2001019809A JP2001019809A JP3949897B2 JP 3949897 B2 JP3949897 B2 JP 3949897B2 JP 2001019809 A JP2001019809 A JP 2001019809A JP 2001019809 A JP2001019809 A JP 2001019809A JP 3949897 B2 JP3949897 B2 JP 3949897B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- liquid crystal
- electrode
- drain signal
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 60
- 239000010408 film Substances 0.000 claims description 96
- 239000000758 substrate Substances 0.000 claims description 50
- 239000010410 layer Substances 0.000 claims description 44
- 230000001681 protective effect Effects 0.000 claims description 34
- 239000010409 thin film Substances 0.000 claims description 29
- 230000005684 electric field Effects 0.000 claims description 21
- 229910010272 inorganic material Inorganic materials 0.000 claims description 11
- 239000011147 inorganic material Substances 0.000 claims description 11
- 239000011368 organic material Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 2
- 230000002596 correlated effect Effects 0.000 claims 1
- 239000011241 protective layer Substances 0.000 claims 1
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 35
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 35
- 229910004444 SUB1 Inorganic materials 0.000 description 35
- 229910018888 PSV2 Inorganic materials 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 13
- 229910018904 PSV1 Inorganic materials 0.000 description 10
- 229910004438 SUB2 Inorganic materials 0.000 description 8
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 8
- 101150018444 sub2 gene Proteins 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 206010047571 Visual impairment Diseases 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 230000010287 polarization Effects 0.000 description 5
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 101150046160 POL1 gene Proteins 0.000 description 2
- 101100117436 Thermus aquaticus polA gene Proteins 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- OSDXSOSJRPQCHJ-XVNBXDOJSA-N methyl 3-(3,4-dihydroxyphenyl)-3-[(E)-3-(3,4-dihydroxyphenyl)prop-2-enoyl]oxypropanoate Chemical compound C=1C=C(O)C(O)=CC=1C(CC(=O)OC)OC(=O)\C=C\C1=CC=C(O)C(O)=C1 OSDXSOSJRPQCHJ-XVNBXDOJSA-N 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 101100224481 Dictyostelium discoideum pole gene Proteins 0.000 description 1
- 101150110488 POL2 gene Proteins 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に係り、いわゆる横電界方式と称される液晶表示装置に関する。
【０００２】
【従来の技術】
横電界方式と称される液晶表示装置は、液晶を介して対向配置される基板のうち一方の基板の液晶側の各画素領域に画素電極と対向電極とが形成され、これら各電極の間に発生する電界のうち基板にほぼ平行な方向の成分によって、液晶の光透過率を制御するようになっている。
そして、このような液晶表示装置のうち、画素電極と対向電極とを絶縁膜を介して異なる層に形成し、一方の電極を画素領域のほぼ全域に形成された透明電極として形成するとともに、他方の電極を該画素領域のほぼ全域にわたって一方向に延在し該方向に並設する方向に並設された複数のストライブ状の透明電極として形成したものが知られるに到っている。
このような技術としては、たとえば、K.Tarumi, M.Bremer, and B.Schuler, IEICE TRANS.ELECTRON., VOL. E79-C NO.8, pp. 1035-1039, AUGUST 1996 に詳述されている。
なお、このような液晶表示装置にはいわゆるアクティブ・マトリクス方式が適用され、たとえばｘ方向に延在されｙ方向に並設されるゲート信号線とｙ方向に延在されｘ方向に並設されるゲート信号線とで囲まれる各画素領域に、一方のゲート信号線からの走査信号の供給によって駆動されるスイッチング素子が備えられ、このスイッチング素子を介して一方のドレイン信号線からの映像信号が前記画素電極に供給されるようになっている。
【０００３】
【発明が解決しようとする課題】
しかしながら、このように構成された液晶表示装置は、画素電極と対向電極との間に生じる電界のうち、基板にほぼ垂直方向に生じる電界による残像が生じ易いことが指摘されているとともに、さらなる開口率の向上も要望されていた。
本発明は、このような事情に基づくもので、その目的は、残像の生じ難い液晶表示装置を提供することにある。
また、他の目的は開口率を向上させた液晶表示装置を提供することにある。
【０００４】
【課題を解決するための手段】
本発明において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【０００５】
すなわち、本発明による液晶表示装置は、たとえば、液晶を介して対向配置される基板のうち一方の基板の該液晶側の画素領域に、ゲート信号線からの走査信号の供給により駆動される薄膜トランジスタと、この薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を生じせしめる対向電極とが備えられ、前記対向電極は積層絶縁膜を介して画素電極の上層に形成され、前記積層絶縁膜は、前記薄膜トランジスタのゲート絶縁膜を一部とする絶縁膜、無機材料層と有機材料層の順次積層体からなる保護膜からなり、前記対向電極は一方向に延在し該一方向に交差する方向に並設される複数の帯状電極からなるとともに、前記画素電極は画素領域の大部分の領域に形成される透光性の平面状電極からなることを特徴とするものである。
【０００６】
このように構成した液晶表示装置は、画素電極と対向電極との間に介在される絶縁膜は無機材料層と有機材料層の順次積層体から構成され、その誘電率を小さくすることができ、また厚膜化が容易であることから、基板にほぼ垂直方向に生じる電界による残像が生じ難なる。
【０００７】
また、本発明による液晶表示装置は、上記の構成において、複数の各対向電極はドイレン信号線とほぼ平行に形成されているとともに、該ドレイン信号線に重畳され、かつ該ドレイン信号線と中心軸がほぼ一致づけられて該ドレイン信号線よりも幅広の対向電極を備えることを特徴とするものである。
【０００８】
このように構成した液晶表示装置は、ドレンイ信号線の形成領域においてもそれに重畳させて対向電極が形成されていることから、開口率を向上させることができるようになる。
【０００９】
【発明の実施の形態】
以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。
【００１０】
実施例１．
《等価回路》
図２は本発明による液晶表示装置の等価回路を示す図である。同図は等価回路であるが、実際の幾何学配置に対応した図となっている。
同図において、透明基板ＳＵＢ１があり、この透明基板ＳＵＢ１は液晶を介して他の透明基板ＳＵＢ２と対向して配置されている。
【００１１】
前記透明基板ＳＵＢ１の液晶側の面には、図中ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬと、このゲート信号線ＧＬと絶縁されてｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬとが形成され、これら各信号線で囲まれる矩形状の領域が画素領域となり、これら各画素領域の集合によって表示部ＡＲを構成するようになっている。
【００１２】
また、各ゲート信号線ＧＬの間には該ゲート信号線ＧＬと平行に配置された対向電圧信号線ＣＬが形成されている。これら各対向電圧信号線ＣＬは後述する映像信号に対して基準となる信号（電圧）が供給されるようになっており、各画素領域において後述する対向電極ＣＴと接続されるようになっている。
【００１３】
各画素領域には、一方のゲート信号線ＧＬからの走査信号（電圧）の供給によって駆動される薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを介して一方のドレイン信号線ＤＬからの映像信号（電圧）が供給される画素電極ＰＩＸが形成されている。
【００１４】
また、画素電極ＰＩＸと対向電圧信号線ＣＬとの間には容量素子Ｃｓｔｇが形成され、この容量素子Ｃｓｔｇによって、前記薄膜トランジスタＴＦＴがオフした際に、画素電極ＰＩＸに供給された映像信号を長く蓄積させるようになっている。
【００１５】
各画素領域における画素電極ＰＩＸは、この画素電極ＰＸと隣接する対向電極ＣＴとの間に透明基板ＳＵＢ１に対してほぼ平行な成分を有する電界を発生せしめるようになっており、これにより対応する画素領域の液晶の光透過率を制御するようになっている。
【００１６】
各ゲート信号線ＧＬの一端は透明基板の一辺側（図中左側）に延在され、その延在部は該透明基板ＳＵＢ１に搭載される垂直走査回路からなる半導体集積回路ＧＤＲＣのバンプと接続される端子部ＧＴＭが形成され、また、各ドレイン信号線ＤＬの一端も透明基板ＳＵＢ１の一辺側（図中上側）に延在され、その延在部は該透明基板ＳＵＢ１に搭載される映像信号駆動回路からなる半導体集積回路ＤＤＲＣのバンプと接続される端子部ＤＴＭが形成されている。
【００１７】
半導体集積回路ＧＤＲＣ、ＤＤＲＣはそれぞれ、それ自体が透明基板ＳＵＢ１上に完全に搭載されたもので、いわゆるＣＯＧ（チップオングラス）方式と称されている。
【００１８】
半導体集積回路ＧＤＲＣ、ＤＤＲＣの入力側の各バンプも透明基板ＳＵＢ１に形成された端子部ＧＴＭ２、ＤＴＭ２にそれぞれ接続されるようになっており、これら各端子部ＧＴＭ２、ＤＴＭ２は各配線層を介して透明基板ＳＵＢ１の周辺のうち最も端面に近い部分にそれぞれ配置された端子部ＧＴＭ３、ＤＴＭ３に接続されるようになっている。
また、各対向電圧信号線ＣＬの一端（右端）は、それぞれ共通に接続されて透明基板ＳＵＢ１の端辺にまで延在されて端子部ＣＴＭに接続されている。
【００１９】
前記透明基板ＳＵＢ２は、前記半導体集積回路が搭載される領域を回避するようにして透明基板ＳＵＢ１と対向配置され、該透明基板ＳＵＢ１よりも小さな面積となっている。
【００２０】
そして、透明基板ＳＵＢ１に対する透明基板ＳＵＢ２の固定は、該透明基板ＳＵＢ２の周辺に形成されたシール材ＳＬによってなされ、このシール材ＳＬは透明基板ＳＵＢ１、ＳＵＢ２の間の液晶を封止する機能も兼ねている。
【００２１】
なお、上述した説明では、ＣＯＧ方式を用いた液晶表示装置について説明したものであるが、本発明はＴＣＰ方式のものであっても適用できる。ここで、ＴＣＰ方式とは、半導体集積回路がテープキャリア方式によって形成されたもので、その出力端子が透明基板ＳＵＢ１に形成された端子部に接続され、入力端子が該透明基板ＳＵＢ１に近接して配置されるプリント基板上の端子部に接続されるようになっている。
【００２２】
《画素の構成》
図１は上述した液晶表示装置の画素の一実施例を示す平面図である。また、同図のIII−III線における断面図を図３に、IV−IV線における断面図を図４に、V−V線における断面図を図５に示している。
【００２３】
なお、この実施例の液晶表示装置は、その画素電極ＰＸと対向電極ＣＴとの間に透明基板ＳＵＢ１とほぼ平行な成分をもつ電界が発生していない場合には黒表示がなされるノーマリブラックモードの構成となっており、このノーマリブラックモードは液晶の特性（この実施例ではたとえばｐ型）、画素電極ＰＸと対向電極ＣＴとの間の電界の方向、配向膜ＯＲＩのラビング方向、偏光板ＰＯＬの偏光透過軸方向によって設定できるようになっている。
【００２４】
まず、透明基板ＳＵＢ１の表面であって画素領域の下側には図中ｘ方向に延在するゲート信号線ＧＬが形成されている。このゲート信号線ＧＬはたとえばＣｒあるいはその合金からなっている。
【００２５】
このゲート信号線ＧＬは、該画素領域の上側に位置づけられる画素領域の対応するゲート信号線（図示せず）、後述するドレイン信号線ＤＬ、該画素領域の右側に位置づけられる画素領域の対応するドレイン信号線（図示せず）とともに、該画素領域を囲むようにして形成されている。
【００２６】
また、前記ゲート信号線ＧＬに隣接して該ゲート信号線ＧＬと平行に走行する対向電圧信号線ＣＬが形成されている。この対向電圧信号線ＣＬはたとえばゲート信号線ＧＬの形成の際に同時に形成され、たとえばＣｒあるいはその合金からなっている。
【００２７】
また、透明基板ＳＵＢ１の上面には、前記ゲート信号線ＧＬと対向電圧信号線ＣＬとの形成領域を回避してたとえばＩＴＯ（Indium-Tin-Oxide）膜あるいはＩＺＯ（Indium-Zinc-Oxide）膜等からなる透光性の画素電極ＰＸが形成されている。
この画素電極ＰＸは画素領域の大部分に形成された平面状の電極として形成されている。
【００２８】
このようにゲート信号線ＧＬ、対向電圧信号線ＣＬ、画素電極ＰＸが形成された透明基板ＳＵＢ１の表面にはこれらゲート信号線ＧＬ等をも被ってたとえばＳｉＮ等からなる絶縁膜ＧＩが形成されている（図３、図４、図５参照）。
【００２９】
この絶縁膜ＧＩは、前記ゲート信号線ＧＬ、対向電圧信号線ＣＬに対しては後述のドレイン信号線ＤＬとの層間絶縁膜としての機能を、後述の薄膜トランジスタＴＦＴに対してはそのゲート絶縁膜としての機能を、後述の容量素子Ｃｓｔｇに対してはその誘電体膜としての機能を有するようになっている。
【００３０】
そして、前記絶縁膜ＧＩの上面であってゲート信号線ＧＬと重畳する部分にたとえばアモルファスＳｉ（ａ−Ｓｉ）からなる半導体層ＡＳが形成されている。この半導体層ＡＳは薄膜トランジスタＴＦＴの半導体層となり、この上面にドレイン電極ＳＤ１およびソース電極ＳＤ２を形成することによって、ゲート信号線ＧＬの一部をゲート電極とする逆スタガ構造のＭＩＳ型トランジスタが形成されるようになっている。
【００３１】
なお、この半導体層ＡＳは薄膜トランジスタＴＦＴの形成領域ばかりでなく、後述のドレイン信号線ＤＬの形成領域にも形成されている。該ドレイン信号線ＤＬのゲート信号線ＧＬおよび対向電圧信号線ＣＬに対する層間絶縁膜としての機能を前記絶縁膜ＧＩとともにもたせるためである。
【００３２】
薄膜トランジスタＴＦＴのドレイン電極ＳＤ１はドレイン信号線ＤＬと同時に形成されるようになっており、この際に、該ドレイン電極ＳＤ１と薄膜トランジスタＴＦＴのチャネル長に相当する分だけの間隔を有してソース電極ＳＤ２が形成されるようになっている。
【００３３】
すなわち、前記絶縁膜ＧＩ上にて図中ｙ方向に延在するドレイン信号線ＤＬが形成され、この際に、その一部が前記半導体層ＡＳの上面まで延在させることによってドイレン電極ＳＤ１が形成されている。これらドレイン信号線ＤＬおよびドレイン電極ＳＤ１はたとえばＣｒあるいはその合金によって形成されている。
【００３４】
また、この際に形成されるソース電極ＳＤ２は半導体層ＡＳの形成領域をはみ出して延在され、この延在部は前記画素電極ＰＸとの接続を図るコンタクト部となっている。
また、ソース電極ＳＤ２は対向電圧信号線ＣＬとの間の容量素子Ｃｓｔｇとしての機能を有するようになっている。
【００３５】
このように薄膜トランジスタＴＦＴ、ドレイン信号線ＤＬ、画素電極ＰＸが形成された透明基板ＳＵＢ１の表面には該薄膜トランジスタＴＦＴ等をも被ってたとえばＳｉＮ等からなる無機膜ＰＳＶ１および樹脂膜等からなる有機膜ＰＳＶ２の順次積層体からなる保護膜ＰＳＶが形成されている（図３、図４、図５参照）。この保護膜ＰＳＶは主として薄膜トランジスタＴＦＴの液晶ＬＣとの直接の接触を回避させるために形成されている。
【００３６】
保護膜ＰＳＶの一部として樹脂膜等からなる有機膜ＰＳＶ２を用いているのは、該有機膜ＰＳＶ２の誘電体率が小さいことから、該保護膜ＰＳＶの下層に位置づけられる信号線と該保護膜ＰＳＶの上層に位置づけられる電極との間に生じる容量を小さくさせるためである。
【００３７】
これにより、前記画素電極ＰＸと後述の対向電極ＣＴとの間に発生する電界のうち透明基板ＳＵＢ１とほぼ垂直方向の電界は、誘電率の小さな前記保護膜によって残像を発生し難くなる。
【００３８】
有機膜ＰＳＶ２は、該無機膜ＰＳＶ１と比較して厚膜化が容易であり、無機膜ＰＳＶ１と比較して平坦な表面を得ることが容易である。そのため、透明基板ＳＵＢ１上の配線等の端部の段差が原因で生じる配向膜の塗布不良や、ラビング時の陰による初期配向不良、液晶のスイッチング異常（ドメイン）を防止する効果がある。
【００３９】
そして、この保護膜ＰＳＶの上面には図中ｙ方向に延在しｘ方向に並設される複数の帯状の対向電極ＣＴが形成されている。この対向電極ＣＴはたとえばＩＴＯ（Indium-Tin-Oxide）膜あるいはＩＺＯ（Indium-Zinc-Oxide）膜等のような透明の導電膜から形成されている。
【００４０】
これら各対向電極ＣＴは、前記対向電圧信号線ＣＬと重畳する領域にて互いに接続されるパターンとすることにより電気的に接続された構成となっているとともに、ここの部分にて前記保護膜ＰＳＶ（有機膜ＰＳＶ２、無機膜ＰＳＶ１）に形成されたコンタクトホールＣＨ１を介して前記対向電圧信号線ＣＬに接続されている。
【００４１】
また、このコンタクトホールＣＨ１の形成の際に、画素電極ＰＸの一部を露出させるコンタクトホールＣＨ２および薄膜トランジスタＴＦＴのソース電極ＳＤ２の延在部の一部を露出させるコンタクトホールＣＨ３も形成され、前記対向電極ＣＴを構成する材料によって、画素電極ＰＸと薄膜トランジスタＴＦＴのソース電極ＳＤ２とが接続されている。
【００４２】
さらに、前記ドレイン信号線ＤＬの形成領域上において該ドレイン信号線ＤＬの中心軸をほぼ同じにし、かつ該ドレイン信号線ＤＬよりも幅広の対向電極ＣＴが形成されている。換言すれば、この対向電極ＣＴを透明基板ＳＵＢ１を垂直方向から観た場合に前記ドレイン信号線ＤＬが露出することなく完全に被った状態で形成されている。
【００４３】
この対向電極ＣＴは、たとえばＩＴＯ膜等からなる透明の導電層で形成されているにも拘らず、ドレイン信号線ＤＬの近傍において液晶を駆動させる電界による光漏れを遮光する遮光膜として機能するようになっている。
【００４４】
すなわち、上述したように、この液晶表示装置は画素電極ＰＸと対向電極ＣＴとの間に透明基板ＳＵＢ１とほぼ平行な成分をもつ電界が発生していない際には黒表示がなされるノーマリブラックモードの構成となっている。このことは対向電極ＣＴの上方において、透明基板ＳＵＢ１とほぼ垂直方向に電界が多く発生しており、該透明基板ＳＵＢ１とほぼ平行な成分をもつ電界が発生していないことから黒表示されることになり、前記対向電極ＣＴは遮光膜の代わりとすることができる。
【００４５】
また、ドレイン信号線ＤＬ上の対向電極ＣＴは、該ドレイン信号線ＤＬから生じる電界を終端させることができ、該ドレイン信号線ＤＬと隣接する画素電極ＰＸ側に終端するのを抑制できるようになっている。
【００４６】
この場合、保護膜ＰＳＶは積層体として構成し、その上層に誘電率の低い樹脂層からなる保護膜ＰＳＶ２を用いていることもドレイン信号線ＤＬからの電界を容易に該対向電極ＣＴ側に終端させやすくしている。
【００４７】
このことは、画素電極ＰＸは薄膜トランジスタＴＦＴを介した映像信号に基づく電界のみを対向電極ＣＴとの間に発生せしめることができ、ドレイン信号線ＤＬからのノイズとなる電界が侵入しないことから表示の不良を回避できる構成となっている。
【００４８】
さらに、対向電極ＣＴはドレイン信号線ＤＬの形成領域にまで及んで形成された構成となっているため、たとえば設定された本数の対向電極ＣＴの離間距離が大きくなり、これにより開口率の向上が図れるようになる。
【００４９】
このように対向電極ＣＴが形成された透明基板ＳＵＢ１の表面には該対向電極ＣＴをも被って配向膜ＯＲＩ１が形成されている。この配向膜ＯＲＩ１は液晶ＬＣと直接に接触して該液晶ＬＣの分子の初期配向方向を規制する膜で、この実施例では、そのラビング方向は図中ｙ方向に対して＋θ方向あるいは−θ方向となっている。ここで、前記θは０°より大きく４５°より小さく、望ましくは５°から３０°の範囲に設定されている。
【００５０】
なお、透明基板ＳＵＢ１の液晶側と反対側の面には偏光板ＰＯＬ１が形成され、その偏光軸方向は前記配向膜ＯＲＩ１のラビング方向と同一あるいはそれと直交する方向となっている。
【００５１】
また、このように構成された透明基板ＳＵＢ１と液晶ＬＣを介して対向配置される透明基板ＳＵＢ２の液晶側の面には、各画素領域を画するようにしてブラックマトリクスＢＭが形成されている。
このブラックマトリクスＢＭは表示のコントラストを向上させるため、そして、薄膜トランジスタＴＦＴへの外来光の照射を回避するために形成されている。
【００５２】
このようにブラックマトリクスＢＭが形成された透明基板ＳＵＢ２の表面には、ｙ方向に並設される各画素領域に共通な色のカラーフィルタＦＩＬが形成され、ｘ方向にたとえば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の順に配置されている。
【００５３】
そして、これらブラックマトリクスＢＭおよびカラーフィルタＦＩＬをも被ってたとえば樹脂膜からなる平坦化膜ＯＣが形成され、この平坦化膜ＯＣの表面には配向膜ＯＲＩ２が形成されている。この配向膜ＯＲＩ２のラビング方向は透明基板ＳＵＢ１側の配向膜のそれと同じになっている。
【００５４】
なお、透明基板ＳＵＢ１の液晶側と反対側の面には偏光板ＰＯＬ２が形成され、その偏光軸方向は前記透明基板ＳＵＢ１側に形成した偏光板ＰＯＬ１の偏光軸方向と直交する方向となっている。
【００５５】
本実施例に示した有機膜ＰＳＶ２の他の機能として、保護膜自体の信頼性を向上する効果もある。従来の無機膜ＰＳＶ１単体で保護膜を構成した場合、配線端部のカバレジ不良によって生じた微細な欠陥から、配線材料の一部が液晶内部に流出し、液晶の電気−光学特性に影響を与える場合があった。良好なカバレジが得られ、厚膜が得られる有機膜ＰＳＶ２を導入することで上記の不良を防止できる。
【００５６】
上述した実施例では、ノーマリブラックモードの構成の液晶表示装置について説明したものである。しかし、ノーマリホワイトモードの構成についても適用できることはいうまでもない。
【００５７】
実施例２．
図６は本発明による液晶表示装置の画素構成の他の実施例を示す平面図であり、図１に対応した図面となっている。また、同図のVII−VII線における断面図を図７に、VIII−VIII線における断面図を図８に示している。
実施例１の場合と異なる構成は、画素電極ＰＸは絶縁膜ＧＩの上層に、また保護膜ＰＳＶの下層に形成されていることにある。
このため、この画素電極ＰＸは薄膜トランジスタＴＦＴのソース電極ＳＤ２と同層に形成され、これらの接続にあってコンタクトホールを必要としなくなる。
すなわち、該ソース電極ＳＤ２の延在部を設け、この延在部に画素電極ＰＸが重ねられるようにして形成することにより、それらの接続がなされる。
保護膜ＰＳＶは、実施例１と同様に、無機材料層からなる保護膜ＰＳＶ１および有機材料層からなる保護膜ＰＳＶ２の順次積層体から構成されているため、その誘電率を小さくでき、信号線と該保護膜ＰＳＶ上に形成される対向電極ＣＴとの容量結合を小さくすることができる。
【００５８】
実施例３．
図９は本発明による液晶表示装置の画素構成の他の実施例を示す平面図であり、図６に対応した図面となっている。また、同図のX−X線における断面図を図１０に、XI−XI線における断面図を図１１に示している。
実施例１、２の場合と異なる構成は、画素電極ＰＸは無機材料層からなる保護膜ＰＳＶ１の上層、有機材料層からなる保護膜ＰＳＶ２の下層に形成されていることにある。
該画素電極ＰＸは、無機材料層からなる保護膜ＰＳＶ１を介して薄膜トランジスタＴＦＴのソース電極ＳＤ２と異なる層に形成されることから、該保護膜ＰＳＶ１に形成されたコンタクトホールＣＨ４を介して該ソース電極ＳＤ２とが接続されるようになっている。
これにより、画素電極ＰＸと対向電極ＣＴとの間には、有機材料層からなる保護膜ＰＳＶ２のみが介在される構成となる。
また、この保護膜ＰＳＶ２は有機材料を塗布することによって形成できることから、その膜厚を容易に大きくでき、たとえば無機材料層の層厚よりも大きく構成することにより、信号線と対向電極ＣＴの容量結合を極力小さくすることができるようになる。
【００５９】
【発明の効果】
以上説明したことから、本発明による液晶表示装置によれば、残像の発生を抑止することができる。また、開口率の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の画素構成の一実施例を示す平面図である。
【図２】本発明による液晶表示装置の一実施例を示す等価回路図である。
【図３】図１のIII−III線における断面図である。
【図４】図１のIV−IV線における断面図である。
【図５】図１のV−V線における断面図である。
【図６】本発明による液晶表示装置の画素構成の他の実施例を示す平面図である。
【図７】図６のVII−VII線における断面図である。
【図８】図６のVIII−VIII線における断面図である。
【図９】本発明による液晶表示装置の画素構成の他の実施例を示す平面図である。
【図１０】図９のX−X線における断面図である。
【図１１】図９のXI−XI線における断面図である。
【符号の説明】
ＳＵＢ１、ＳＵＢ２…透明基板、ＧＬ…ゲート信号線、ＣＬ…対向電圧信号線、ＧＩ…絶縁膜、ＡＳ…半導体層、ＳＤ１…ドレイン電極、ＳＤ２…ソース電極、ＴＦＴ…薄膜トランジスタ、ＰＳＶ１…無機材料層からなる保護膜、ＰＳＶ２…有機材料層からなる保護膜、ＣＴ…対向電極。
【発明の属する技術分野】
本発明は液晶表示装置に係り、いわゆる横電界方式と称される液晶表示装置に関する。
【０００２】
【従来の技術】
横電界方式と称される液晶表示装置は、液晶を介して対向配置される基板のうち一方の基板の液晶側の各画素領域に画素電極と対向電極とが形成され、これら各電極の間に発生する電界のうち基板にほぼ平行な方向の成分によって、液晶の光透過率を制御するようになっている。
そして、このような液晶表示装置のうち、画素電極と対向電極とを絶縁膜を介して異なる層に形成し、一方の電極を画素領域のほぼ全域に形成された透明電極として形成するとともに、他方の電極を該画素領域のほぼ全域にわたって一方向に延在し該方向に並設する方向に並設された複数のストライブ状の透明電極として形成したものが知られるに到っている。
このような技術としては、たとえば、K.Tarumi, M.Bremer, and B.Schuler, IEICE TRANS.ELECTRON., VOL. E79-C NO.8, pp. 1035-1039, AUGUST 1996 に詳述されている。
なお、このような液晶表示装置にはいわゆるアクティブ・マトリクス方式が適用され、たとえばｘ方向に延在されｙ方向に並設されるゲート信号線とｙ方向に延在されｘ方向に並設されるゲート信号線とで囲まれる各画素領域に、一方のゲート信号線からの走査信号の供給によって駆動されるスイッチング素子が備えられ、このスイッチング素子を介して一方のドレイン信号線からの映像信号が前記画素電極に供給されるようになっている。
【０００３】
【発明が解決しようとする課題】
しかしながら、このように構成された液晶表示装置は、画素電極と対向電極との間に生じる電界のうち、基板にほぼ垂直方向に生じる電界による残像が生じ易いことが指摘されているとともに、さらなる開口率の向上も要望されていた。
本発明は、このような事情に基づくもので、その目的は、残像の生じ難い液晶表示装置を提供することにある。
また、他の目的は開口率を向上させた液晶表示装置を提供することにある。
【０００４】
【課題を解決するための手段】
本発明において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【０００５】
すなわち、本発明による液晶表示装置は、たとえば、液晶を介して対向配置される基板のうち一方の基板の該液晶側の画素領域に、ゲート信号線からの走査信号の供給により駆動される薄膜トランジスタと、この薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を生じせしめる対向電極とが備えられ、前記対向電極は積層絶縁膜を介して画素電極の上層に形成され、前記積層絶縁膜は、前記薄膜トランジスタのゲート絶縁膜を一部とする絶縁膜、無機材料層と有機材料層の順次積層体からなる保護膜からなり、前記対向電極は一方向に延在し該一方向に交差する方向に並設される複数の帯状電極からなるとともに、前記画素電極は画素領域の大部分の領域に形成される透光性の平面状電極からなることを特徴とするものである。
【０００６】
このように構成した液晶表示装置は、画素電極と対向電極との間に介在される絶縁膜は無機材料層と有機材料層の順次積層体から構成され、その誘電率を小さくすることができ、また厚膜化が容易であることから、基板にほぼ垂直方向に生じる電界による残像が生じ難なる。
【０００７】
また、本発明による液晶表示装置は、上記の構成において、複数の各対向電極はドイレン信号線とほぼ平行に形成されているとともに、該ドレイン信号線に重畳され、かつ該ドレイン信号線と中心軸がほぼ一致づけられて該ドレイン信号線よりも幅広の対向電極を備えることを特徴とするものである。
【０００８】
このように構成した液晶表示装置は、ドレンイ信号線の形成領域においてもそれに重畳させて対向電極が形成されていることから、開口率を向上させることができるようになる。
【０００９】
【発明の実施の形態】
以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。
【００１０】
実施例１．
《等価回路》
図２は本発明による液晶表示装置の等価回路を示す図である。同図は等価回路であるが、実際の幾何学配置に対応した図となっている。
同図において、透明基板ＳＵＢ１があり、この透明基板ＳＵＢ１は液晶を介して他の透明基板ＳＵＢ２と対向して配置されている。
【００１１】
前記透明基板ＳＵＢ１の液晶側の面には、図中ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬと、このゲート信号線ＧＬと絶縁されてｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬとが形成され、これら各信号線で囲まれる矩形状の領域が画素領域となり、これら各画素領域の集合によって表示部ＡＲを構成するようになっている。
【００１２】
また、各ゲート信号線ＧＬの間には該ゲート信号線ＧＬと平行に配置された対向電圧信号線ＣＬが形成されている。これら各対向電圧信号線ＣＬは後述する映像信号に対して基準となる信号（電圧）が供給されるようになっており、各画素領域において後述する対向電極ＣＴと接続されるようになっている。
【００１３】
各画素領域には、一方のゲート信号線ＧＬからの走査信号（電圧）の供給によって駆動される薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを介して一方のドレイン信号線ＤＬからの映像信号（電圧）が供給される画素電極ＰＩＸが形成されている。
【００１４】
また、画素電極ＰＩＸと対向電圧信号線ＣＬとの間には容量素子Ｃｓｔｇが形成され、この容量素子Ｃｓｔｇによって、前記薄膜トランジスタＴＦＴがオフした際に、画素電極ＰＩＸに供給された映像信号を長く蓄積させるようになっている。
【００１５】
各画素領域における画素電極ＰＩＸは、この画素電極ＰＸと隣接する対向電極ＣＴとの間に透明基板ＳＵＢ１に対してほぼ平行な成分を有する電界を発生せしめるようになっており、これにより対応する画素領域の液晶の光透過率を制御するようになっている。
【００１６】
各ゲート信号線ＧＬの一端は透明基板の一辺側（図中左側）に延在され、その延在部は該透明基板ＳＵＢ１に搭載される垂直走査回路からなる半導体集積回路ＧＤＲＣのバンプと接続される端子部ＧＴＭが形成され、また、各ドレイン信号線ＤＬの一端も透明基板ＳＵＢ１の一辺側（図中上側）に延在され、その延在部は該透明基板ＳＵＢ１に搭載される映像信号駆動回路からなる半導体集積回路ＤＤＲＣのバンプと接続される端子部ＤＴＭが形成されている。
【００１７】
半導体集積回路ＧＤＲＣ、ＤＤＲＣはそれぞれ、それ自体が透明基板ＳＵＢ１上に完全に搭載されたもので、いわゆるＣＯＧ（チップオングラス）方式と称されている。
【００１８】
半導体集積回路ＧＤＲＣ、ＤＤＲＣの入力側の各バンプも透明基板ＳＵＢ１に形成された端子部ＧＴＭ２、ＤＴＭ２にそれぞれ接続されるようになっており、これら各端子部ＧＴＭ２、ＤＴＭ２は各配線層を介して透明基板ＳＵＢ１の周辺のうち最も端面に近い部分にそれぞれ配置された端子部ＧＴＭ３、ＤＴＭ３に接続されるようになっている。
また、各対向電圧信号線ＣＬの一端（右端）は、それぞれ共通に接続されて透明基板ＳＵＢ１の端辺にまで延在されて端子部ＣＴＭに接続されている。
【００１９】
前記透明基板ＳＵＢ２は、前記半導体集積回路が搭載される領域を回避するようにして透明基板ＳＵＢ１と対向配置され、該透明基板ＳＵＢ１よりも小さな面積となっている。
【００２０】
そして、透明基板ＳＵＢ１に対する透明基板ＳＵＢ２の固定は、該透明基板ＳＵＢ２の周辺に形成されたシール材ＳＬによってなされ、このシール材ＳＬは透明基板ＳＵＢ１、ＳＵＢ２の間の液晶を封止する機能も兼ねている。
【００２１】
なお、上述した説明では、ＣＯＧ方式を用いた液晶表示装置について説明したものであるが、本発明はＴＣＰ方式のものであっても適用できる。ここで、ＴＣＰ方式とは、半導体集積回路がテープキャリア方式によって形成されたもので、その出力端子が透明基板ＳＵＢ１に形成された端子部に接続され、入力端子が該透明基板ＳＵＢ１に近接して配置されるプリント基板上の端子部に接続されるようになっている。
【００２２】
《画素の構成》
図１は上述した液晶表示装置の画素の一実施例を示す平面図である。また、同図のIII−III線における断面図を図３に、IV−IV線における断面図を図４に、V−V線における断面図を図５に示している。
【００２３】
なお、この実施例の液晶表示装置は、その画素電極ＰＸと対向電極ＣＴとの間に透明基板ＳＵＢ１とほぼ平行な成分をもつ電界が発生していない場合には黒表示がなされるノーマリブラックモードの構成となっており、このノーマリブラックモードは液晶の特性（この実施例ではたとえばｐ型）、画素電極ＰＸと対向電極ＣＴとの間の電界の方向、配向膜ＯＲＩのラビング方向、偏光板ＰＯＬの偏光透過軸方向によって設定できるようになっている。
【００２４】
まず、透明基板ＳＵＢ１の表面であって画素領域の下側には図中ｘ方向に延在するゲート信号線ＧＬが形成されている。このゲート信号線ＧＬはたとえばＣｒあるいはその合金からなっている。
【００２５】
このゲート信号線ＧＬは、該画素領域の上側に位置づけられる画素領域の対応するゲート信号線（図示せず）、後述するドレイン信号線ＤＬ、該画素領域の右側に位置づけられる画素領域の対応するドレイン信号線（図示せず）とともに、該画素領域を囲むようにして形成されている。
【００２６】
また、前記ゲート信号線ＧＬに隣接して該ゲート信号線ＧＬと平行に走行する対向電圧信号線ＣＬが形成されている。この対向電圧信号線ＣＬはたとえばゲート信号線ＧＬの形成の際に同時に形成され、たとえばＣｒあるいはその合金からなっている。
【００２７】
また、透明基板ＳＵＢ１の上面には、前記ゲート信号線ＧＬと対向電圧信号線ＣＬとの形成領域を回避してたとえばＩＴＯ（Indium-Tin-Oxide）膜あるいはＩＺＯ（Indium-Zinc-Oxide）膜等からなる透光性の画素電極ＰＸが形成されている。
この画素電極ＰＸは画素領域の大部分に形成された平面状の電極として形成されている。
【００２８】
このようにゲート信号線ＧＬ、対向電圧信号線ＣＬ、画素電極ＰＸが形成された透明基板ＳＵＢ１の表面にはこれらゲート信号線ＧＬ等をも被ってたとえばＳｉＮ等からなる絶縁膜ＧＩが形成されている（図３、図４、図５参照）。
【００２９】
この絶縁膜ＧＩは、前記ゲート信号線ＧＬ、対向電圧信号線ＣＬに対しては後述のドレイン信号線ＤＬとの層間絶縁膜としての機能を、後述の薄膜トランジスタＴＦＴに対してはそのゲート絶縁膜としての機能を、後述の容量素子Ｃｓｔｇに対してはその誘電体膜としての機能を有するようになっている。
【００３０】
そして、前記絶縁膜ＧＩの上面であってゲート信号線ＧＬと重畳する部分にたとえばアモルファスＳｉ（ａ−Ｓｉ）からなる半導体層ＡＳが形成されている。この半導体層ＡＳは薄膜トランジスタＴＦＴの半導体層となり、この上面にドレイン電極ＳＤ１およびソース電極ＳＤ２を形成することによって、ゲート信号線ＧＬの一部をゲート電極とする逆スタガ構造のＭＩＳ型トランジスタが形成されるようになっている。
【００３１】
なお、この半導体層ＡＳは薄膜トランジスタＴＦＴの形成領域ばかりでなく、後述のドレイン信号線ＤＬの形成領域にも形成されている。該ドレイン信号線ＤＬのゲート信号線ＧＬおよび対向電圧信号線ＣＬに対する層間絶縁膜としての機能を前記絶縁膜ＧＩとともにもたせるためである。
【００３２】
薄膜トランジスタＴＦＴのドレイン電極ＳＤ１はドレイン信号線ＤＬと同時に形成されるようになっており、この際に、該ドレイン電極ＳＤ１と薄膜トランジスタＴＦＴのチャネル長に相当する分だけの間隔を有してソース電極ＳＤ２が形成されるようになっている。
【００３３】
すなわち、前記絶縁膜ＧＩ上にて図中ｙ方向に延在するドレイン信号線ＤＬが形成され、この際に、その一部が前記半導体層ＡＳの上面まで延在させることによってドイレン電極ＳＤ１が形成されている。これらドレイン信号線ＤＬおよびドレイン電極ＳＤ１はたとえばＣｒあるいはその合金によって形成されている。
【００３４】
また、この際に形成されるソース電極ＳＤ２は半導体層ＡＳの形成領域をはみ出して延在され、この延在部は前記画素電極ＰＸとの接続を図るコンタクト部となっている。
また、ソース電極ＳＤ２は対向電圧信号線ＣＬとの間の容量素子Ｃｓｔｇとしての機能を有するようになっている。
【００３５】
このように薄膜トランジスタＴＦＴ、ドレイン信号線ＤＬ、画素電極ＰＸが形成された透明基板ＳＵＢ１の表面には該薄膜トランジスタＴＦＴ等をも被ってたとえばＳｉＮ等からなる無機膜ＰＳＶ１および樹脂膜等からなる有機膜ＰＳＶ２の順次積層体からなる保護膜ＰＳＶが形成されている（図３、図４、図５参照）。この保護膜ＰＳＶは主として薄膜トランジスタＴＦＴの液晶ＬＣとの直接の接触を回避させるために形成されている。
【００３６】
保護膜ＰＳＶの一部として樹脂膜等からなる有機膜ＰＳＶ２を用いているのは、該有機膜ＰＳＶ２の誘電体率が小さいことから、該保護膜ＰＳＶの下層に位置づけられる信号線と該保護膜ＰＳＶの上層に位置づけられる電極との間に生じる容量を小さくさせるためである。
【００３７】
これにより、前記画素電極ＰＸと後述の対向電極ＣＴとの間に発生する電界のうち透明基板ＳＵＢ１とほぼ垂直方向の電界は、誘電率の小さな前記保護膜によって残像を発生し難くなる。
【００３８】
有機膜ＰＳＶ２は、該無機膜ＰＳＶ１と比較して厚膜化が容易であり、無機膜ＰＳＶ１と比較して平坦な表面を得ることが容易である。そのため、透明基板ＳＵＢ１上の配線等の端部の段差が原因で生じる配向膜の塗布不良や、ラビング時の陰による初期配向不良、液晶のスイッチング異常（ドメイン）を防止する効果がある。
【００３９】
そして、この保護膜ＰＳＶの上面には図中ｙ方向に延在しｘ方向に並設される複数の帯状の対向電極ＣＴが形成されている。この対向電極ＣＴはたとえばＩＴＯ（Indium-Tin-Oxide）膜あるいはＩＺＯ（Indium-Zinc-Oxide）膜等のような透明の導電膜から形成されている。
【００４０】
これら各対向電極ＣＴは、前記対向電圧信号線ＣＬと重畳する領域にて互いに接続されるパターンとすることにより電気的に接続された構成となっているとともに、ここの部分にて前記保護膜ＰＳＶ（有機膜ＰＳＶ２、無機膜ＰＳＶ１）に形成されたコンタクトホールＣＨ１を介して前記対向電圧信号線ＣＬに接続されている。
【００４１】
また、このコンタクトホールＣＨ１の形成の際に、画素電極ＰＸの一部を露出させるコンタクトホールＣＨ２および薄膜トランジスタＴＦＴのソース電極ＳＤ２の延在部の一部を露出させるコンタクトホールＣＨ３も形成され、前記対向電極ＣＴを構成する材料によって、画素電極ＰＸと薄膜トランジスタＴＦＴのソース電極ＳＤ２とが接続されている。
【００４２】
さらに、前記ドレイン信号線ＤＬの形成領域上において該ドレイン信号線ＤＬの中心軸をほぼ同じにし、かつ該ドレイン信号線ＤＬよりも幅広の対向電極ＣＴが形成されている。換言すれば、この対向電極ＣＴを透明基板ＳＵＢ１を垂直方向から観た場合に前記ドレイン信号線ＤＬが露出することなく完全に被った状態で形成されている。
【００４３】
この対向電極ＣＴは、たとえばＩＴＯ膜等からなる透明の導電層で形成されているにも拘らず、ドレイン信号線ＤＬの近傍において液晶を駆動させる電界による光漏れを遮光する遮光膜として機能するようになっている。
【００４４】
すなわち、上述したように、この液晶表示装置は画素電極ＰＸと対向電極ＣＴとの間に透明基板ＳＵＢ１とほぼ平行な成分をもつ電界が発生していない際には黒表示がなされるノーマリブラックモードの構成となっている。このことは対向電極ＣＴの上方において、透明基板ＳＵＢ１とほぼ垂直方向に電界が多く発生しており、該透明基板ＳＵＢ１とほぼ平行な成分をもつ電界が発生していないことから黒表示されることになり、前記対向電極ＣＴは遮光膜の代わりとすることができる。
【００４５】
また、ドレイン信号線ＤＬ上の対向電極ＣＴは、該ドレイン信号線ＤＬから生じる電界を終端させることができ、該ドレイン信号線ＤＬと隣接する画素電極ＰＸ側に終端するのを抑制できるようになっている。
【００４６】
この場合、保護膜ＰＳＶは積層体として構成し、その上層に誘電率の低い樹脂層からなる保護膜ＰＳＶ２を用いていることもドレイン信号線ＤＬからの電界を容易に該対向電極ＣＴ側に終端させやすくしている。
【００４７】
このことは、画素電極ＰＸは薄膜トランジスタＴＦＴを介した映像信号に基づく電界のみを対向電極ＣＴとの間に発生せしめることができ、ドレイン信号線ＤＬからのノイズとなる電界が侵入しないことから表示の不良を回避できる構成となっている。
【００４８】
さらに、対向電極ＣＴはドレイン信号線ＤＬの形成領域にまで及んで形成された構成となっているため、たとえば設定された本数の対向電極ＣＴの離間距離が大きくなり、これにより開口率の向上が図れるようになる。
【００４９】
このように対向電極ＣＴが形成された透明基板ＳＵＢ１の表面には該対向電極ＣＴをも被って配向膜ＯＲＩ１が形成されている。この配向膜ＯＲＩ１は液晶ＬＣと直接に接触して該液晶ＬＣの分子の初期配向方向を規制する膜で、この実施例では、そのラビング方向は図中ｙ方向に対して＋θ方向あるいは−θ方向となっている。ここで、前記θは０°より大きく４５°より小さく、望ましくは５°から３０°の範囲に設定されている。
【００５０】
なお、透明基板ＳＵＢ１の液晶側と反対側の面には偏光板ＰＯＬ１が形成され、その偏光軸方向は前記配向膜ＯＲＩ１のラビング方向と同一あるいはそれと直交する方向となっている。
【００５１】
また、このように構成された透明基板ＳＵＢ１と液晶ＬＣを介して対向配置される透明基板ＳＵＢ２の液晶側の面には、各画素領域を画するようにしてブラックマトリクスＢＭが形成されている。
このブラックマトリクスＢＭは表示のコントラストを向上させるため、そして、薄膜トランジスタＴＦＴへの外来光の照射を回避するために形成されている。
【００５２】
このようにブラックマトリクスＢＭが形成された透明基板ＳＵＢ２の表面には、ｙ方向に並設される各画素領域に共通な色のカラーフィルタＦＩＬが形成され、ｘ方向にたとえば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の順に配置されている。
【００５３】
そして、これらブラックマトリクスＢＭおよびカラーフィルタＦＩＬをも被ってたとえば樹脂膜からなる平坦化膜ＯＣが形成され、この平坦化膜ＯＣの表面には配向膜ＯＲＩ２が形成されている。この配向膜ＯＲＩ２のラビング方向は透明基板ＳＵＢ１側の配向膜のそれと同じになっている。
【００５４】
なお、透明基板ＳＵＢ１の液晶側と反対側の面には偏光板ＰＯＬ２が形成され、その偏光軸方向は前記透明基板ＳＵＢ１側に形成した偏光板ＰＯＬ１の偏光軸方向と直交する方向となっている。
【００５５】
本実施例に示した有機膜ＰＳＶ２の他の機能として、保護膜自体の信頼性を向上する効果もある。従来の無機膜ＰＳＶ１単体で保護膜を構成した場合、配線端部のカバレジ不良によって生じた微細な欠陥から、配線材料の一部が液晶内部に流出し、液晶の電気−光学特性に影響を与える場合があった。良好なカバレジが得られ、厚膜が得られる有機膜ＰＳＶ２を導入することで上記の不良を防止できる。
【００５６】
上述した実施例では、ノーマリブラックモードの構成の液晶表示装置について説明したものである。しかし、ノーマリホワイトモードの構成についても適用できることはいうまでもない。
【００５７】
実施例２．
図６は本発明による液晶表示装置の画素構成の他の実施例を示す平面図であり、図１に対応した図面となっている。また、同図のVII−VII線における断面図を図７に、VIII−VIII線における断面図を図８に示している。
実施例１の場合と異なる構成は、画素電極ＰＸは絶縁膜ＧＩの上層に、また保護膜ＰＳＶの下層に形成されていることにある。
このため、この画素電極ＰＸは薄膜トランジスタＴＦＴのソース電極ＳＤ２と同層に形成され、これらの接続にあってコンタクトホールを必要としなくなる。
すなわち、該ソース電極ＳＤ２の延在部を設け、この延在部に画素電極ＰＸが重ねられるようにして形成することにより、それらの接続がなされる。
保護膜ＰＳＶは、実施例１と同様に、無機材料層からなる保護膜ＰＳＶ１および有機材料層からなる保護膜ＰＳＶ２の順次積層体から構成されているため、その誘電率を小さくでき、信号線と該保護膜ＰＳＶ上に形成される対向電極ＣＴとの容量結合を小さくすることができる。
【００５８】
実施例３．
図９は本発明による液晶表示装置の画素構成の他の実施例を示す平面図であり、図６に対応した図面となっている。また、同図のX−X線における断面図を図１０に、XI−XI線における断面図を図１１に示している。
実施例１、２の場合と異なる構成は、画素電極ＰＸは無機材料層からなる保護膜ＰＳＶ１の上層、有機材料層からなる保護膜ＰＳＶ２の下層に形成されていることにある。
該画素電極ＰＸは、無機材料層からなる保護膜ＰＳＶ１を介して薄膜トランジスタＴＦＴのソース電極ＳＤ２と異なる層に形成されることから、該保護膜ＰＳＶ１に形成されたコンタクトホールＣＨ４を介して該ソース電極ＳＤ２とが接続されるようになっている。
これにより、画素電極ＰＸと対向電極ＣＴとの間には、有機材料層からなる保護膜ＰＳＶ２のみが介在される構成となる。
また、この保護膜ＰＳＶ２は有機材料を塗布することによって形成できることから、その膜厚を容易に大きくでき、たとえば無機材料層の層厚よりも大きく構成することにより、信号線と対向電極ＣＴの容量結合を極力小さくすることができるようになる。
【００５９】
【発明の効果】
以上説明したことから、本発明による液晶表示装置によれば、残像の発生を抑止することができる。また、開口率の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の画素構成の一実施例を示す平面図である。
【図２】本発明による液晶表示装置の一実施例を示す等価回路図である。
【図３】図１のIII−III線における断面図である。
【図４】図１のIV−IV線における断面図である。
【図５】図１のV−V線における断面図である。
【図６】本発明による液晶表示装置の画素構成の他の実施例を示す平面図である。
【図７】図６のVII−VII線における断面図である。
【図８】図６のVIII−VIII線における断面図である。
【図９】本発明による液晶表示装置の画素構成の他の実施例を示す平面図である。
【図１０】図９のX−X線における断面図である。
【図１１】図９のXI−XI線における断面図である。
【符号の説明】
ＳＵＢ１、ＳＵＢ２…透明基板、ＧＬ…ゲート信号線、ＣＬ…対向電圧信号線、ＧＩ…絶縁膜、ＡＳ…半導体層、ＳＤ１…ドレイン電極、ＳＤ２…ソース電極、ＴＦＴ…薄膜トランジスタ、ＰＳＶ１…無機材料層からなる保護膜、ＰＳＶ２…有機材料層からなる保護膜、ＣＴ…対向電極。
Claims (5)
- 液晶を介して対向配置される基板のうち一方の基板の該液晶側の画素領域に、ゲート信号線からの走査信号の供給により駆動される薄膜トランジスタと、この薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を生じせしめる対向電極とが備えられ、
前記対向電極は積層絶縁膜を介して前記画素電極よりも前記液晶側に形成され、
前記積層絶縁膜は、前記薄膜トランジスタのゲート絶縁膜を一部とする絶縁膜、無機材料層と有機材料層の順次積層体からなる保護膜からなり、
前記ドレイン信号線は前記ゲート絶縁膜と前記保護膜の無機材料層との間に形成され、
前記有機材料層は、前記無機材料層よりも厚く形成され、
前記対向電極は一方向に延在し、該一方向に交差する方向に並設される複数の帯状電極からなるとともに、前記画素電極は画素領域の大部分の領域に形成される透光性の平面状電極からなり、
前記対向電極の一部は、前記ドレイン信号線に重畳され、かつ該ドレイン信号線と中心軸がほぼ一致づけられて該ドレイン信号線よりも幅広であることを特徴とする液晶表示装置。 - 前記画素電極と層を同じにして対向電圧信号線が形成され、この対向電圧信号線は前記積層絶縁膜に形成されたスルホールを通して前記対向電極に接続されていることを特徴とする請求項１に記載の液晶表示装置。
- 前記画素電極は、この上層に形成される前記積層絶縁膜に形成されたスルホールと前記薄膜トランジスタのソース電極の上層に形成される前記保護膜に形成されたスルホールとを通して該ソース電極に接続されていることを特徴とする請求項１に記載の液晶表示装置。
- 液晶を介して対向配置される基板のうち一方の基板の該液晶側の画素領域に、ゲート信号線からの走査信号の供給により駆動される薄膜トランジスタと、この薄膜トランジスタを介してドレイン信号線からの映像信号線が供給される画素電極と、この画素電極との間に電界を生じせしめる対向電極とが備えられ、
前記画素電極は、前記薄膜トランジスタを被って形成される無機材料層からなる第１保護膜上に画素領域の大部分に及んで平面状に形成されているとともに、該第１保護膜に形成されたコンタクトホールを通して該薄膜トランジスタのソース電極に接続された透光性の導電材からなり、
前記ドレイン信号線は前記第１保護膜と前記基板の間に形成され、
前記対向電極は、前記第１保護膜と前記液晶との間に前記画素電極をも被って形成された有機材料層からなる第２保護膜の前記液晶側に形成されているとともに、一方向に延在され該方向に交差する方向に並設された複数の電極群とからなり、前記対向電極の一部は前記ドレイン信号線に重畳され、かつ該ドレイン信号線と中心軸がほぼ一致づけられて該ドレイン信号線よりも幅広であり、
前記第２保護膜は、前記第１保護膜よりも厚く形成されることを特徴とする液晶表示装置。 - 前記対向電極は、透光性の導電材からなることを特徴とする請求項４に記載の液晶表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001019809A JP3949897B2 (ja) | 2001-01-29 | 2001-01-29 | 液晶表示装置 |
| TW090133225A TWI248539B (en) | 2001-01-29 | 2001-12-31 | Liquid crystal display device |
| US10/035,146 US6710835B2 (en) | 2001-01-29 | 2002-01-04 | Liquid crystal display device with stacked insulating film of different layers |
| KR10-2002-0004792A KR100467920B1 (ko) | 2001-01-29 | 2002-01-28 | 액정표시장치 |
| CNB021032246A CN1196958C (zh) | 2001-01-29 | 2002-01-29 | 液晶显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001019809A JP3949897B2 (ja) | 2001-01-29 | 2001-01-29 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002221736A JP2002221736A (ja) | 2002-08-09 |
| JP3949897B2 true JP3949897B2 (ja) | 2007-07-25 |
Family
ID=18885619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001019809A Expired - Fee Related JP3949897B2 (ja) | 2001-01-29 | 2001-01-29 | 液晶表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6710835B2 (ja) |
| JP (1) | JP3949897B2 (ja) |
| KR (1) | KR100467920B1 (ja) |
| CN (1) | CN1196958C (ja) |
| TW (1) | TWI248539B (ja) |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4241238B2 (ja) * | 2003-08-29 | 2009-03-18 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| KR100611148B1 (ko) | 2003-11-25 | 2006-08-09 | 삼성에스디아이 주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 사용하는 유기전계발광소자 |
| WO2006010294A1 (fr) * | 2004-07-26 | 2006-02-02 | Quanta Display Inc. | Dispositif d'affichage a cristaux liquides |
| TWI569441B (zh) | 2005-01-28 | 2017-02-01 | 半導體能源研究所股份有限公司 | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| KR101189275B1 (ko) | 2005-08-26 | 2012-10-09 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP4623464B2 (ja) * | 2005-09-26 | 2011-02-02 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| EP1793266B1 (en) * | 2005-12-05 | 2017-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration |
| US7667809B2 (en) | 2005-12-28 | 2010-02-23 | Lg. Display Co., Ltd. | FFS mode liquid crystal display device and method of fabricating the same |
| JP5044119B2 (ja) * | 2005-12-28 | 2012-10-10 | エルジー ディスプレイ カンパニー リミテッド | 液晶表示装置および液晶表示装置の製造方法 |
| JP5046229B2 (ja) * | 2006-02-22 | 2012-10-10 | 株式会社ジャパンディスプレイウェスト | 液晶表示装置 |
| JP4061416B2 (ja) * | 2006-02-22 | 2008-03-19 | エプソンイメージングデバイス株式会社 | 液晶表示装置 |
| JP4645488B2 (ja) | 2006-03-15 | 2011-03-09 | ソニー株式会社 | 液晶装置及び電子機器 |
| JP4622917B2 (ja) * | 2006-03-30 | 2011-02-02 | エプソンイメージングデバイス株式会社 | 液晶パネル用アレイ基板および液晶パネル |
| EP2924498A1 (en) | 2006-04-06 | 2015-09-30 | Semiconductor Energy Laboratory Co, Ltd. | Liquid crystal desplay device, semiconductor device, and electronic appliance |
| JP2007334317A (ja) * | 2006-05-16 | 2007-12-27 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及び半導体装置 |
| TWI752316B (zh) | 2006-05-16 | 2022-01-11 | 日商半導體能源研究所股份有限公司 | 液晶顯示裝置 |
| US7847904B2 (en) | 2006-06-02 | 2010-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic appliance |
| JP2008009425A (ja) * | 2006-06-02 | 2008-01-17 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及び電子機器 |
| KR20080003078A (ko) * | 2006-06-30 | 2008-01-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| JP4981380B2 (ja) * | 2006-08-01 | 2012-07-18 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
| JP2008083208A (ja) * | 2006-09-26 | 2008-04-10 | Epson Imaging Devices Corp | 液晶装置及びその製造方法、並びに電子機器 |
| WO2008038686A1 (en) * | 2006-09-29 | 2008-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5216204B2 (ja) | 2006-10-31 | 2013-06-19 | 株式会社半導体エネルギー研究所 | 液晶表示装置及びその作製方法 |
| JP4356750B2 (ja) * | 2007-01-25 | 2009-11-04 | エプソンイメージングデバイス株式会社 | 液晶表示装置及びその製造方法 |
| TWI414864B (zh) * | 2007-02-05 | 2013-11-11 | Hydis Tech Co Ltd | 邊緣電場切換模式之液晶顯示器 |
| JP5167780B2 (ja) * | 2007-03-13 | 2013-03-21 | セイコーエプソン株式会社 | 電界駆動型装置及び電子機器 |
| TWI360704B (en) * | 2007-06-01 | 2012-03-21 | Chimei Innolux Corp | System for displaying images |
| JP4407732B2 (ja) * | 2007-09-05 | 2010-02-03 | ソニー株式会社 | 液晶表示装置 |
| JP5079463B2 (ja) * | 2007-11-20 | 2012-11-21 | 株式会社ジャパンディスプレイウェスト | 液晶表示装置及びその製造方法 |
| JP5143583B2 (ja) * | 2008-02-08 | 2013-02-13 | 株式会社ジャパンディスプレイウェスト | 液晶表示パネル |
| JP5348384B2 (ja) * | 2008-10-01 | 2013-11-20 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| JP2010156960A (ja) * | 2008-12-03 | 2010-07-15 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP5177887B2 (ja) * | 2008-12-19 | 2013-04-10 | 株式会社ジャパンディスプレイセントラル | 液晶表示装置 |
| JP5646162B2 (ja) * | 2009-01-23 | 2014-12-24 | 三菱電機株式会社 | 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置 |
| JP5460123B2 (ja) * | 2009-05-20 | 2014-04-02 | 三菱電機株式会社 | 液晶表示装置 |
| US8804081B2 (en) * | 2009-12-18 | 2014-08-12 | Samsung Display Co., Ltd. | Liquid crystal display device with electrode having opening over thin film transistor |
| JP5589408B2 (ja) | 2010-01-28 | 2014-09-17 | 三菱電機株式会社 | 液晶表示装置 |
| JP2012053372A (ja) * | 2010-09-03 | 2012-03-15 | Hitachi Displays Ltd | 液晶表示装置 |
| JP2012118199A (ja) * | 2010-11-30 | 2012-06-21 | Panasonic Liquid Crystal Display Co Ltd | 液晶パネル、液晶表示装置、及びその製造方法 |
| US8659734B2 (en) * | 2011-01-03 | 2014-02-25 | Samsung Display Co., Ltd. | Liquid crystal display and manufacturing method thereof |
| CN102645803B (zh) * | 2011-10-17 | 2014-06-18 | 京东方科技集团股份有限公司 | 像素单元，阵列基板、液晶面板、显示装置及其制造方法 |
| JP5604411B2 (ja) * | 2011-12-05 | 2014-10-08 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| CN102645808A (zh) * | 2012-04-20 | 2012-08-22 | 京东方科技集团股份有限公司 | 一种阵列基板的制造方法、阵列基板及显示装置 |
| CN102707523A (zh) * | 2012-04-20 | 2012-10-03 | 京东方科技集团股份有限公司 | 一种阵列基板的制造方法、阵列基板及显示装置 |
| JP5858869B2 (ja) * | 2012-06-01 | 2016-02-10 | 三菱電機株式会社 | 液晶表示装置 |
| JP6050985B2 (ja) * | 2012-08-23 | 2016-12-21 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| CN103278971A (zh) * | 2012-10-10 | 2013-09-04 | 上海天马微电子有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| JP2014126674A (ja) | 2012-12-26 | 2014-07-07 | Japan Display Inc | 液晶表示装置 |
| CN103219319B (zh) * | 2013-04-26 | 2015-11-25 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| KR102078807B1 (ko) * | 2013-07-03 | 2020-02-20 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| JP5839082B2 (ja) * | 2014-05-26 | 2016-01-06 | 三菱電機株式会社 | 液晶表示装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6005648A (en) * | 1996-06-25 | 1999-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JPH10206857A (ja) * | 1997-01-21 | 1998-08-07 | Hitachi Ltd | 液晶表示装置 |
| KR100697903B1 (ko) * | 1997-04-11 | 2007-03-20 | 가부시키가이샤 히타치세이사쿠쇼 | 액정표시장치 |
| KR100257369B1 (ko) * | 1997-05-19 | 2000-05-15 | 구본준 | 횡전계방식액정표시장치 |
| JP3738530B2 (ja) * | 1997-06-30 | 2006-01-25 | ソニー株式会社 | カラー表示装置 |
| KR100293432B1 (ko) * | 1997-08-26 | 2001-08-07 | 구본준, 론 위라하디락사 | 횡전계방식액정표시장치 |
| JP3481509B2 (ja) * | 1999-06-16 | 2003-12-22 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置 |
| TW460731B (en) * | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
| JP2001281671A (ja) * | 2000-03-30 | 2001-10-10 | Hitachi Ltd | 液晶表示装置 |
| KR100620322B1 (ko) * | 2000-07-10 | 2006-09-13 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정 표시장치 및 그 제조방법 |
| JP3793915B2 (ja) * | 2001-02-28 | 2006-07-05 | 株式会社日立製作所 | 液晶表示装置 |
-
2001
- 2001-01-29 JP JP2001019809A patent/JP3949897B2/ja not_active Expired - Fee Related
- 2001-12-31 TW TW090133225A patent/TWI248539B/zh not_active IP Right Cessation
-
2002
- 2002-01-04 US US10/035,146 patent/US6710835B2/en not_active Expired - Lifetime
- 2002-01-28 KR KR10-2002-0004792A patent/KR100467920B1/ko active IP Right Grant
- 2002-01-29 CN CNB021032246A patent/CN1196958C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1369730A (zh) | 2002-09-18 |
| JP2002221736A (ja) | 2002-08-09 |
| KR20020063512A (ko) | 2002-08-03 |
| US6710835B2 (en) | 2004-03-23 |
| US20020101555A1 (en) | 2002-08-01 |
| CN1196958C (zh) | 2005-04-13 |
| TWI248539B (en) | 2006-02-01 |
| KR100467920B1 (ko) | 2005-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3949897B2 (ja) | 液晶表示装置 | |
| JP5165169B2 (ja) | 液晶表示装置 | |
| EP1087255B1 (en) | Liquid crystal display device | |
| JP5876526B2 (ja) | 液晶表示装置 | |
| JP4667587B2 (ja) | 液晶表示装置 | |
| KR100449569B1 (ko) | 액정표시장치 | |
| KR101896377B1 (ko) | 베젤이 최소화된 액정표시소자 | |
| TWI464882B (zh) | 薄膜電晶體基板及其製造方法 | |
| JP2003207795A (ja) | 液晶表示装置 | |
| US10670913B2 (en) | Curved display device | |
| JP2003195330A (ja) | 液晶表示装置 | |
| US9551911B2 (en) | Liquid crystal display device | |
| WO2010131552A1 (ja) | 液晶表示装置 | |
| KR100562451B1 (ko) | 액정표시장치 | |
| JP2003279944A (ja) | 液晶表示装置 | |
| JP2002323704A (ja) | 液晶表示装置 | |
| US11003031B2 (en) | Display apparatus | |
| JP4182766B2 (ja) | アクティブマトリクス基板、電気光学装置、電子機器 | |
| JPH1124104A (ja) | 液晶表示装置 | |
| JP2004109418A (ja) | 液晶表示装置 | |
| JP2003241180A (ja) | 画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051107 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060829 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060928 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070419 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3949897 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140427 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |