JP5167780B2 - 電界駆動型装置及び電子機器 - Google Patents

Description

本発明は、電界駆動型装置及び電子機器に関する。

電界駆動型装置の一つに、電界によって液晶を駆動することにより透過光を変調する液晶装置がある。この液晶装置の一態様として、液晶を、基板に平行な横電界によって駆動するＦＦＳ（Fringe Field Switching）モードの液晶装置が知られている（特許文献１参照）。この液晶装置は、一方の基板のうち液晶に対向する面に、画素電極と、当該画素電極上に絶縁層を挟んで積層された共通電極とを有しており、このうち共通電極には多数のスリットが設けられている。こうした構成において、画素電極と共通電極との間に駆動電圧を印加すると、共通電極の上面から出て、スリットを通り、画素電極の上面に至る電気力線を有する電界が生じる。このとき、液晶分子は、上記電界のうち、共通電極の上方に生じる基板に平行な成分（横電界）によって駆動され、配向方向が変化する。ＦＦＳモードの液晶装置は、こうして液晶分子を駆動して、その偏光変換機能を用いて入射光を変調する装置である。

ＦＦＳモードの液晶装置の画素領域は、例えば赤、緑、青のいずれかの表示に寄与するサブ画素の集合によって構成される。そして、上記共通電極に設けられるスリットの長さは、サブ画素の幅より小さく設定され、スリットは、各サブ画素ごとに設けられるのが一般的である。

特開２００２−２９６６１１号公報

しかしながら、上記の構成においては、各サブ画素にスリットの端部（スリットの長手方向の端）が多数含まれることとなる。このようなスリットの端部の近傍では、電界が乱れる結果、液晶の配向状態が乱れ、ドメインが生じるなどして表示品位の低下につながるという課題がある。また、同一の色に対応する複数のサブ画素の間でスリットの端部の数が異なると、電界の乱れ方がサブ画素ごとに異なることに起因して表示品位にばらつきが生じるという課題がある。

本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
本発明に係る発明の形態は、第１の色に対応する第１のサブ画素と第２の色に対応する第２のサブ画素とを含む画素が、画素領域においてマトリクス状に配置された電界駆動装置であって、基板の主面上に形成された画素電極と、少なくとも一部が前記基板の主面の垂直方向から見た平面視で前記画素電極に重なるように形成された共通電極と、を備え、前記共通電極は、少なくとも一部が前記平面視で前記画素電極に重なる複数のスリットを有し、前記複数のスリットの各々の少なくとも一部は、前記第１のサブ画素及び前記第２のサブ画素に対し連続して設けられており、各々が前記複数のスリットの長手方向に沿って並んだｍ個（ｍは２以上の自然数）の前記画素を含み、繰り返しの最小単位として構成された画素ブロックにおいて、前記第１のサブ画素に対応して設けられた前記複数のスリットのスリット端部の数はｎ（ｎは２以上の自然数）であり、前記ｎ個のスリット端部の配置位置は、前記複数のスリットの長手方向に垂直な方向について対称であることを特徴とする。
上記の電界駆動型装置において、前記ｎ個のスリット端部は、前記画素ブロックと前記画素ブロックに隣接する他の画素ブロックとの境界に合わせて配置されていてもよい。
本発明に係る電子機器は、上記の電界駆動型装置を表示部に備える。

［適用例１］互いに異なる色に対応する２以上のサブ画素から構成される画素が、基板上の画素領域においてマトリクス状に複数配置された電界駆動型装置であって、前記基板上に、前記サブ画素ごとに形成された画素電極と、前記基板上のうち前記画素電極上に、少なくとも一部が平面視で前記画素電極に重なるように形成された共通電極と、前記基板上の、前記画素電極と前記共通電極との間に形成された絶縁層と、前記画素電極と前記共通電極との間の電位差に起因して生じた電界により駆動される物質と、を備え、前記共通電極は、平面視で少なくとも一部が前記画素電極に重なる複数のスリットを有し、前記スリットの少なくとも一部は、それぞれ複数個分の前記サブ画素に対し連続して設けられており、同一の前記色に対応する各々の前記サブ画素には、前記複数のスリットの端部が同一数含まれている電界駆動型装置。

このような構成によれば、スリットが複数個分のサブ画素にわたって連続することとなるため、各サブ画素内に独立したスリットが設けられている構成と比較して、電界を乱すスリットの端部の数を低減させることができる。これにより、電界駆動型装置の表示品位を向上させることができる。また、同一の色に対応する各サブ画素に含まれるスリットの端部の数が等しくなることにより、同色のサブ画素の間でスリットの端部に起因する電界の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。なお、本明細書において、スリットの端部とは、スリットの長手方向の端を意味する。したがって、共通電極を、サブ画素の辺の一つに沿って延在する（スリットの長手方向に沿って延在する）帯状部と、隣り合う帯状部を接続する接続部とからなる電極ととらえた場合には、上記接続部の近傍が、スリットの端部に相当する。

［適用例２］上記電界駆動型装置であって、前記画素領域は、前記スリットの長手方向に沿って並んだｍ個の画素からなる画素ブロックを繰り返しの最小単位として構成され、前記共通電極は、各々の前記サブ画素においてｍ×ｎ本の前記スリットを有し、前記スリットは、前記画素ブロックの幅と略等しい長さを有するとともに、前記スリットの端部は、隣接する前記画素の境界に合わせて配置されている電界駆動型装置。ただし、ｍは２以上の自然数であり、ｎは、１つの前記サブ画素に含まれる前記スリットの端部の最大数である。

このような構成によれば、同一の色に対応する各サブ画素に、等しい数（最大ｎ個）のスリットの端部が配置される。換言すれば、各画素の両端に配置されたサブ画素に、いずれもｎ個のスリットの端部が配置される。したがって、各画素には、等しく２ｎ個のスリットの端部が含まれることとなる。これにより、同色のサブ画素の間でスリットの端部に起因する電界の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。

［適用例３］上記電界駆動型装置であって、各々の前記サブ画素における前記スリットの端部の配置位置は、前記スリットの長手方向に垂直な方向について対称である電界駆動型装置。

このような構成によれば、電界の乱れがサブ画素内の上又は下に偏ることがなく、ムラやざらつき感等による表示品位の低下を防止することができる。上記において、上又は下は、スリットの長手方向に垂直な方向を指す。

［適用例４］上記電界駆動型装置であって、前記スリットの端部は、隣接する前記画素の境界に合わせて配置され、各々の前記画素には、当該画素に設けられた隣り合う２つの前記スリットの端部が少なくとも含まれ、当該端部は、当該画素のうち互いに対向する辺にそれぞれ位置する電界駆動型装置。

このようにすれば、隣り合うスリットの端部の位置が、１画素分ずつずれる構成とすることができる。これにより、隣接する画素間で、電界の乱れの発生位置が急激に変化することがなく、ムラやざらつき感等による表示品位の低下を防止することができる。

［適用例５］上記電界駆動型装置であって、前記スリットの端部は、隣接する前記サブ画素の境界に合わせて配置されており、前記スリットの少なくとも一部は、前記サブ画素の４個分の幅以上の長さを有する電界駆動型装置。

このような構成によれば、スリットが少なくとも４個分のサブ画素にわたって連続することとなる。したがって、これら４つのサブ画素の両端を除いた２つのサブ画素においては、スリットが、当該サブ画素の一端からこれに対向する他端まで横断する形状となる。このため、電界を乱すスリットの端部の数が低減される。また、スリットの端部がサブ画素の境界に合わせて配置されることにより、サブ画素の中心部近傍において電界の乱れが起きないようにすることができる。これらにより、透過率の向上や表示品位の向上を実現することができる。

［適用例６］上記電界駆動型装置であって、前記画素は、互いに異なる色に対応する、前記スリットの長手方向に沿って並んだ少なくとも４つのサブ画素から構成される電界駆動型装置。

このような構成によれば、４色以上に対応するサブ画素からなる画素を有する電界駆動型装置において、スリットの端部の数を低減させることにより、透過率の向上や表示品位の向上を実現することができる。

［適用例７］上記電界駆動型装置であって、前記スリットは、前記画素の幅と略等しい長さを有し、前記スリットの端部は、隣接する前記画素の境界に合わせて配置されている電界駆動型装置。

このようにすれば、スリットは、各画素に含まれる全てのサブ画素を横断して連続する一方、隣接する画素へは連続しない構成となる。このため、各画素は、４つの辺を共通電極の部材によって囲まれ、画素内に独立したスリットを有する構成となる。したがって、共通電極を含む画素領域内のレイアウトは、画素を繰り返しの最小単位として構成されることとなる。これにより、画素内に含まれるスリットの端部の数を低減させて透過率の向上や表示品位の向上を図りながら、画素領域の設計を容易にすることができる。

［適用例８］基板上の画素領域においてサブ画素がマトリクス状に複数配置された電界駆動型装置であって、前記サブ画素ごとに形成された画素電極と、前記画素電極上に絶縁層を挟んで積層された共通電極と、前記画素電極と前記共通電極との間の電位差に起因して生じた電界により駆動される物質と、を備え、前記共通電極は複数のスリットを有し、前記複数のスリットは、互いに平行な２つのスリットを少なくとも有しており、前記２つのスリットは、前記画素領域内において連続している電界駆動型装置。

このような構成によれば、電界を乱すスリットの端部（スリットの長手方向の端）が画素領域内に存在しないため、画素領域内における電界の乱れを抑制することができる。また、各サブ画素にスリットの端部が含まれないことにより、各サブ画素の有効表示面積が等しくなるとともに、隣接サブ画素間の表示に寄与しない領域（画素間領域）の幅も等しくなるため、ムラやざらつき感等による表示品位の低下を防止することができる。さらに、異なる色に対応するサブ画素を有する場合であっても、同一の色に対応するサブ画素の間で、スリットの端部に起因する電界の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。このように、上記構成によれば、電界の乱れによる画質低下が起こりにくく、透過率の高い電界駆動型装置が得られる。

［適用例９］上記電界駆動型装置であって、前記画素領域の外部に、前記画素領域に隣接して配置されたダミー画素をさらに有し、前記スリットの少なくとも一部は、前記画素領域の内部から前記ダミー画素にかけて連続している電界駆動型装置。

このような構成によれば、画素領域の最も外側に配置されたサブ画素と、画素領域内のその他のサブ画素との間で、電界の乱れ方を同様にすることができる。

［適用例１０］上記電界駆動型装置であって、前記物質は液晶であり、電圧無印加時の前記液晶の配向方向と、前記スリットの長手方向とのなす角が１度以上１０度以下である電界駆動型装置。

このような構成によれば、画素電極と共通電極との間に駆動電圧を印加した際の、液晶分子の回転方向を一様にすることができる。これにより、上記回転方向の不均一に起因するドメインの発生を抑制することができる。

［適用例１１］上記電界駆動型装置であって、前記共通電極は、前記画素領域の外部において、共通電位を供給する配線に電気的に接続されている電界駆動型装置。

このような構成によれば、画素領域内の有効表示面積を低減させることなく共通電極に共通電位を供給することができる。

［適用例１２］上記電界駆動型装置であって、前記画素領域内において前記スリットの長手方向と平行に配置された走査線をさらに有する電界駆動型装置。

このような構成によれば、画素領域内の有効表示面積を低減させることなく走査線を配置することができる。

［適用例１３］互いに異なる色に対応する２以上のサブ画素から構成される画素が、基板上の画素領域においてマトリクス状に複数配置された電界駆動型装置であって、前記基板上に、前記サブ画素ごとに形成された画素電極と、前記基板上のうち前記画素電極上に、少なくとも一部が平面視で前記画素電極に重なるように形成された共通電極と、前記基板上の、前記画素電極と前記共通電極との間に形成された絶縁層と、前記画素電極と前記共通電極との間の電位差に起因して生じた電界により駆動される物質と、を備え、前記共通電極は、帯状部と、隣り合う前記帯状部を接続する接続部と、前記帯状部及び前記接続部に囲まれた、平面視で少なくとも一部が前記画素電極に重なる複数のスリットとを有し、同一の前記色に対応する各々の前記サブ画素には、前記接続部が同一数含まれており、各々の前記画素に含まれる前記接続部の数は、前記画素に含まれる前記帯状部の数をｐ、前記画素に含まれる前記サブ画素の数をｑとすると、（ｐ−１）×（ｑ＋１）より少ない電界駆動型装置。

このような構成によれば、各画素に含まれる接続部の数が（ｐ−１）×（ｑ＋１）より少ないことに起因して、スリットの少なくとも一部が複数個分のサブ画素にわたって連続することとなるため、各サブ画素内に独立したスリットが設けられている構成と比較して、電界を乱すスリットの端部の数を低減させることができる。これにより、電界駆動型装置の表示品位を向上させることができる。また、同一の色に対応する各サブ画素に含まれるスリットの端部の数が等しくなることにより、同色のサブ画素の間でスリットの端部に起因する電界の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。

［適用例１４］上記電界駆動型装置を表示部に備える電子機器。

このような構成によれば、透過率が高く、高品位な表示が可能な電子機器が得られる。

以下、図面を参照し、電界駆動型装置及び電子機器の実施形態について説明する。なお、以下に示す各図においては、各構成要素を図面上で認識され得る程度の大きさとするため、各構成要素の寸法や比率を実際のものとは適宜に異ならせてある。

（第１の実施形態）
図１は、電界駆動型装置としての液晶装置１の模式図であり、（ａ）は斜視図、（ｂ）は（ａ）中のＡ−Ａ線における断面図である。液晶装置１は、枠状のシール材５２を介して対向して貼り合わされた素子基板１０ａ及び対向基板２０ａを有している。素子基板１０ａには、一方の基板としてのガラス基板１０が含まれており、対向基板２０ａには、ガラス基板２０が含まれている。素子基板１０ａ、対向基板２０ａ、シール材５２によって囲まれた空間には、液晶５０が封入されている。素子基板１０ａは、対向基板２０ａより大きく、一部が対向基板２０ａに対して張り出した状態で貼り合わされている。この張り出した部位には、液晶５０を駆動するためのドライバＩＣ５１が実装されている。液晶５０は、「画素電極と共通電極との間の電位差に起因して生じた電界により駆動される物質」に対応する。

液晶５０が封入された領域には、表示に寄与するサブ画素４（図２）がマトリクス状に多数配置されている。以下では、サブ画素４の集合からなる領域を画素領域５とも呼ぶ。

図２は、画素領域５の拡大平面図である。画素領域５には、矩形のサブ画素４が多数配置されている。サブ画素４は、赤、緑、青のいずれかの色の表示に寄与する。以下では、赤、緑、青の表示を行うサブ画素を特にサブ画素４Ｒ，４Ｇ，４Ｂとも呼ぶ。図１（ｂ）において、対向基板２０ａを構成するガラス基板２０の液晶５０側表面には、隣接するサブ画素４の間に形成された遮光層１３と、図示しないカラーフィルタとが形成されている。カラーフィルタは、入射した光の特定の波長成分を吸収することによって透過光を着色することができる樹脂である。サブ画素４Ｒ，４Ｇ，４Ｂには、それぞれ赤、緑、青に対応するカラーフィルタが配置される。以下では、サブ画素４Ｒ，４Ｇ，４Ｂのいずれかを指す場合であっても、対応する色を区別しない場合には、単に「サブ画素４」とも呼ぶ。

サブ画素４は、マトリクス状に配置されている。以下では、サブ画素４のマトリクスを規定する方向、すなわちサブ画素４が隣り合うように配列されている２つの直交する方向を、行方向及び列方向と呼ぶ。ある列に配置されるサブ画素４の色はすべて同一である。換言すれば、サブ画素４は、対応する色がストライプ状に並ぶように配置されている。また、行方向に並んだ隣り合う３つのサブ画素４Ｒ，４Ｇ，４Ｂの集合によって画素３が構成される。画素３は、表示の最小単位（ピクセル）となる。液晶装置１は、各画素３において、サブ画素４Ｒ，４Ｇ，４Ｂの輝度バランスを調節することによって、種々の色の表示を行うことができる。

図３は、画素領域５を構成する複数のサブ画素４における各種素子、配線等の等価回路図である。画素領域５においては、複数本のゲート電極線１２と複数本の信号線１４とが交差するように配線され、ゲート電極線１２と信号線１４とで区画された領域に画素電極１６がマトリクス状に配置されている。そして、ゲート電極線１２と信号線１４とが交差する位置の近傍には、サブ画素４ごとにＴＦＴ（Thin Film Transistor）３０が配置されている。また、ＴＦＴ３０のドレイン領域には、画素電極１６が電気的に接続されている。ゲート電極線１２は、走査線に対応する。

ＴＦＴ３０は、ゲート電極線１２から供給される走査信号Ｇ１，Ｇ２，…，Ｇｍに含まれるＯＮ信号によってオンとなり、このとき信号線１４に供給された画像信号Ｓ１，Ｓ２，…，Ｓｎを画素電極１６に供給する。そして、画素電極１６と、共通電極２６（図４、図５）との間の電圧に応じた電界が液晶５０にかかると、液晶５０の配向状態が変化する。液晶装置１は、液晶５０の配向状態に応じた偏光変換機能と、液晶装置１の外部に配置された図示しない偏光板の偏光選択機能とによって透過光を変調することで表示を行う装置である。

ＴＦＴ３０のドレイン領域には、画素電極１６と並列に蓄積容量７０が電気的に接続されている。蓄積容量７０は、定電位とされた容量線７２に電気的に接続されている。この蓄積容量７０によって、画素電極１６の電圧は、ソース電圧が印加された時間よりも例えば３桁も長い時間にわたって保持される。このように電圧保持特性が改善されると、表示のコントラスト比が向上する。以上の各種素子、配線等は、主に素子基板１０ａに形成されている。

次に、サブ画素４の構成要素を、図４及び図５を用いて詳述する。図４は、素子基板１０ａのうち、１つのサブ画素４に対応する部分を抽出して示す平面図である。また、図５は、図４中のＢ−Ｂ線の位置における断面図である。以下の説明において「上層」又は「下層」とは、図５において相対的に上又は下に形成された層を指す。

図４に示すように、各サブ画素４には、ゲート電極線１２と信号線１４とが交差するように配置されており、この交差に対応してＴＦＴ３０が形成されている。また、ＴＦＴ３０には、略長方形の画素電極１６が電気的に接続されている。

図５に示すように、ガラス基板１０上には、半導体層３１が積層されている。半導体層３１は、例えばポリシリコン層から構成することができ、ゲート電極線１２からの電界によりチャネルが形成されるチャネル領域と、これを挟むソース領域及びドレイン領域とを有して構成される。また、リーク電流をさらに低減させるために、半導体層３１は、ソース領域及びドレイン領域の一部に低濃度領域を設けたＬＤＤ（Lightly Doped Drain）構造とすることが好ましい。半導体層３１とガラス基板１０との間には、さらに下地絶縁膜等が形成されていてもよい。

半導体層３１の上層には、酸化シリコン等からなるゲート絶縁膜４２を挟んで、チタン、クロム、タングステン、タンタル、モリブデン等の高融点金属又はこれらを含む合金等からなるゲート電極線１２が積層されている。ゲート電極線１２は、後述する共通電極２６のスリット２７の長手方向と平行に配置される。上記の半導体層３１、ゲート絶縁膜４２、ゲート電極線１２から、ＴＦＴ３０が構成される。本実施形態の半導体層３１は、ガラス基板１０の法線方向から見てＵ字型をなしており、ゲート電極線１２は、半導体層３１のＵ字を横切る方向に形成されている。したがって、ＴＦＴ３０は、ゲート電極線１２と半導体層３１とが異なる２箇所で対向するダブルゲート構造を有している。

ゲート電極線１２の上層には、酸化シリコン等からなる層間絶縁膜４３を挟んで信号線１４が積層されている。信号線１４は、アルミニウム、クロム、タングステン等の金属又はこれらを含む合金等から構成され、遮光性を有する。信号線１４は、図４に示すようにゲート電極線１２と直交するように配置され、半導体層３１のＵ字の一方の先端において半導体層３１と電気的に接続されている。より詳しくは、信号線１４は、ゲート絶縁膜４２及び層間絶縁膜４３を貫通して設けられたコンタクトホール２１を介して、半導体層３１のソース領域と電気的に接続されている。

信号線１４と同一層には、信号線１４と同一の材料からなる中継電極１５が形成されている。中継電極１５は、半導体層３１のＵ字の他方の先端において、ゲート絶縁膜４２及び層間絶縁膜４３を貫通して設けられたコンタクトホール２２を介して半導体層３１のドレイン領域と電気的に接続されている。

信号線１４及び中継電極１５の上層には、酸化シリコン等からなる層間絶縁膜４４を挟んで、透光性を有するＩＴＯ（Indium Tin Oxide）からなる画素電極１６が積層されている。画素電極１６は、層間絶縁膜４４に設けられたコンタクトホール２３を介して中継電極１５に電気的に接続されている。したがって、画素電極１６は、中継電極１５を介して半導体層３１のドレイン領域に電気的に接続されている。

画素電極１６の上層には、酸化シリコン等からなる絶縁層としての層間絶縁膜４５を挟んでＩＴＯからなる透光性を有する共通電極２６が形成されている。共通電極２６は、図４においてドットが配された帯状の領域に配置されている。すなわち、共通電極２６は、画素電極１６上に、少なくとも一部が平面視で画素電極１６に重なるように形成されている。また、層間絶縁膜４５は、画素電極１６と共通電極２６との間に形成されている。共通電極２６には、平面視で画素電極１６に重なる部分において、サブ画素４の短辺に平行なスリット２７が多数設けられている。換言すれば、スリット２７は、マトリクス状に複数配置されたサブ画素４の横の配列方向（行方向又は短辺の延在方向）に平行に配置されている。各スリット２７は互いに平行であり、一定の間隔をおいて配置されている。図４では、サブ画素４に配置されたすべてのスリット２７が互いに平行となっているが、互いに平行なスリット２７が少なくとも２つ含まれていればよく、これらのスリット２７に対して互いに平行とならないスリットがさらに設けられていてもよい。ここで、画素電極１６、共通電極２６及びこれに挟まれた層間絶縁膜４５は、図３における蓄積容量７０の役割を果たす。また、層間絶縁膜４５は、絶縁層に対応する。

共通電極２６上には、ポリイミドからなる配向膜１８が積層されている。配向膜１８は、液晶５０（図１（ｂ））に接する部材であり、配向膜１８をラビングすることで、駆動電圧無印加時に、液晶５０を当該ラビングの方向に沿って配向させることができる。このラビング方向（すなわち、電圧無印加時の液晶５０の配向方向）と、スリット２７の長手方向とのなす角は、１度以上１０度以下であることが好ましい。このようにすれば、後述するように画素電極１６と共通電極２６との間に駆動電圧を印加した際の、液晶分子５０ａ（図６）の回転方向を一様にすることができる。これにより、上記回転方向の不均一に起因するドメインの発生を抑制することができる。

図６は、以上のような構成において、共通電極２６と画素電極１６との間に駆動電圧を印加した場合に生じる電界の様子を示す模式図である。駆動電圧が印加され、共通電極２６と画素電極１６との間に電位差が生じると、共通電極２６の上面から出てスリット２７を通り画素電極１６の上面に至る電気力線を有するような電界が生じる。このとき共通電極２６の上部、すなわち液晶５０の層においてはガラス基板１０と平行な電界が生じる。液晶５０に含まれる液晶分子５０ａは、この横電界に従ってガラス基板１０に平行な面内で配向方向を変える。その結果、素子基板１０ａ、対向基板２０ａの外側に配置された偏光板（不図示）の透過軸との相対角度が変化し、その相対角度に応じた偏光変換機能に基づいて透過光が変調される。

このような液晶モードは、ＦＦＳモードと呼ばれる。ＦＦＳモードは、上記のように常に液晶分子がガラス基板１０に略平行に保たれるため、視角によるリタデーションの変化が少なく、広視野角な表示を行うことができる。

なお、共通電極２６に設けられたスリット２７に端部（スリット２７の長手方向の端）がある場合は、その近傍の電界は、その他の領域の電界と方向が異なることとなる。この電界の乱れは、液晶５０の配向状態に乱れを生じさせる。その結果、液晶５０にドメインが生じるなどして、液晶装置１の表示品位の低下の原因となるが、本実施形態では、この不具合を回避することができる。

図７は、画素領域５の全体における共通電極２６の形状を示す平面図である。共通電極２６に設けられたスリット２７は、画素領域５の内部において連続している。すなわち、スリット２７は、画素領域５の一端から、これに対向する他端まで、連続するように形成されている。また、画素領域５の外部には、画素領域５に隣接するダミー画素６が配置されており、スリット２７は、画素領域５の内部からダミー画素６にかけて、連続して形成されている。このため、スリット２７の端部２８は、ダミー画素６においてのみ存在し、画素領域５の内部には存在しない。

このような構成によれば、画素領域５内において、液晶５０の配向状態を乱すスリット２７の端部２８が存在しないため、画素領域５内における液晶５０のドメインの発生を抑制することができるとともに、透過率を向上させることができる。また、各サブ画素４にスリット２７の端部２８が含まれないことにより、各サブ画素４の有効表示面積が等しくなるとともに、隣接サブ画素４の間の表示に寄与しない領域（画素間領域）の幅も等しくなるため、ムラやざらつき感等による表示品位の低下を防止することができる。さらに、同一の色に対応する各サブ画素４の間で、スリット２７の端部２８に起因する液晶５０の配向状態の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。

また、共通電極２６は、画素領域５の外部に設けられたコンタクトホール２４を介して、共通電位を供給する配線に電気的に接続されている。このようにすれば、画素領域５の有効表示面積を低減させることなく共通電極２６に共通電位を供給することができる。

（第２の実施形態）
続いて、第２の実施形態について説明する。本実施形態に係る液晶装置１は、第１の実施形態から、共通電極２６、スリット２７の配置及び画素３の構成に変更を加えたものであり、その他の点は第１の実施形態と共通である。以下の説明に用いる各図においては、第１の実施形態と同じ要素には同じ符号を付すことにして、その説明は省略する。

図８は、本実施形態に係る液晶装置１の画素領域５のうち、隣接する２つの画素３に対応する部分を抽出して示す平面図である。本実施形態の画素３は、スリット２７の長手方向に沿って並んだ４色のサブ画素４から構成される。より詳しくは、画素３は、赤、緑、青、シアンの表示に寄与するサブ画素４Ｒ，４Ｇ，４Ｂ，４Ｃからなる。したがって、対向基板２０ａには、サブ画素４Ｒ，４Ｇ，４Ｂ，４Ｃに対応する部位にそれぞれ赤、緑、青、シアンのカラーフィルタ（不図示）が形成されている。

共通電極２６のスリット２７は、各サブ画素４に９本ずつ設けられており、各スリット２７は、４個分のサブ画素４の幅と略等しい長さを有している。換言すれば、各スリット２７は、画素３の幅と略等しい長さを有している。また、スリット２７の端部２８は、隣接する画素３の境界に合わせて配置されている。以上から、スリット２７の端部２８は、サブ画素４Ｒとサブ画素４Ｃの一辺に９箇所ずつ存在し、サブ画素４Ｇ，４Ｂには存在しないこととなる。このような構成によれば、各サブ画素４ごとに独立したスリット２７が設けられている構成と比較して、液晶５０の配向状態を乱すスリット２７の端部２８の数を低減させることができる。これにより、ドメインの発生面積を低減させることができ、ひいては液晶装置１の透過率を向上させることができる。

また、サブ画素４Ｒ，４Ｇ，４Ｂ，４Ｃに含まれるスリット２７の端部２８の数は、それぞれ９，０，０，９であり、この特徴は全ての画素３において共通である。したがって、同一の色に対応するサブ画素４に含まれる端部２８の数が等しくなる。こうした構成によれば、同一の色に対応する各サブ画素４の間で端部２８に起因する液晶５０の配向状態の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。

ところで、共通電極２６は、サブ画素４の短辺に平行な（スリット２７の長手方向に平行な、すなわちマトリクス状に複数配置されたサブ画素４の横の配列方向（行方向又は短辺の延在方向）に平行な）帯状部２６ａと、隣り合う帯状部２６ａを接続する接続部２６ｂとからなる電極ととらえることもできる。この視点に立てば、スリット２７は、帯状部２６ａと接続部２６ｂとによって囲まれた開口部であり、スリット２７の端部２８は、接続部２６ｂの近傍に相当する。また、スリット２７の端部２８を隣接する画素３の境界に合わせて配置することは、接続部２６ｂを隣接する画素３の境界に配置することに相当する。図８においては、接続部２６ｂは、隣接する画素３の境界にのみ設けられており、かつ画素３の左右の辺において一繋がりに配置されている。すなわち、スリット２７は、各画素３に含まれる全てのサブ画素４を横断して連続する一方、隣接する画素３へは連続しない。このため、各画素３は、４つの辺を共通電極２６の部材（帯状部２６ａ又は接続部２６ｂ）によって囲まれ、画素３内に独立したスリット２７を有する構成となる。したがって、共通電極２６を含む画素領域５内のレイアウトは、画素３を繰り返しの最小単位として構成されることとなる。これにより、画素３内に含まれるスリット２７の端部２８の数を低減させて透過率の向上や表示品位の向上を図りながら、画素領域５の設計を容易にすることができる。

なお、上記においては、横一列に並んだサブ画素４Ｒ，４Ｇ，４Ｂ，４Ｃによって画素３が構成されているが、４色のサブ画素４の配置はこれに限定されず、例えばサブ画素４Ｒ，４Ｇ，４Ｂ，４Ｃを２行２列のマトリクス状に配列してもよい。この場合は、ある画素列にはサブ画素４Ｒ，４Ｇが繰り返し配列され、その上下の画素列にはサブ画素４Ｂ，４Ｃが繰り返し配列されることとなる。このときには、スリット２７の長さを２個分のサブ画素４の幅と等しい長さにすることができる。このようにすれば、各サブ画素４にはスリット２７の端部２８がいずれも９つ含まれることとなる。これにより、同一の色に対応する各サブ画素４の間で端部２８に起因する液晶５０の配向状態の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。

また、上記は、赤、緑、青、シアンの４色の表示を行う構成であるが、これ以外の組合せの４色であってもよいし、５色以上の表示を行う構成としてもよい。４色の組合せのその他の例としては、赤、黄緑、青、エメラルドグリーンの４色とすることができる。この他にも、波長に応じて色相が変化する可視光領域（３８０〜７８０ｎｍ）のうち、青系の色相の表示、赤系の色相の表示と、青から黄までの色相の中で選択された２種の色相の表示からなるように選択することができる。ここで「系」との語を用いているが、例えば青系であれば純粋の青の色相に限定されるものでなく、青紫や青緑等を含むものである。赤系の色相であれば、赤に限定されるものでなく橙を含む。各画素３が５色以上の（すなわち５個以上の）サブ画素４からなる場合には、スリット２７の長さは、サブ画素４の５個分の幅と略等しい長さとすればよい。

（第３の実施形態）
続いて、第３の実施形態について説明する。本実施形態も、第１の実施形態から、共通電極２６、スリット２７の配置及び画素３の構成に変更を加えたものであり、その他の点は第１の実施形態と共通である。

図９は、本実施形態に係る液晶装置１の画素領域５の一部を抽出して示す平面図である。この図における画素３は、スリット２７の長手方向に沿って並んだ２色のサブ画素４から構成されている。より詳しくは、画素３は、赤、緑の表示に寄与するサブ画素４Ｒ，４Ｇからなる。

本実施形態では、スリット２７の長手方向に沿って並んだ２つの画素３の集合を、画素ブロック２と呼ぶ。共通電極２６、スリット２７のパターンを含めた、画素領域５のレイアウトは、画素ブロック２を繰り返しの最小単位として構成されている。

各サブ画素４には、共通電極２６の帯状部２６ａが９本設けられている。したがって、各サブ画素４には、帯状部２６ａに挟まれたスリット２７が８本設けられている。各スリット２７は、画素ブロック２の幅と略等しい長さを有する。画素ブロック２は、４つのサブ画素４からなるため、各スリット２７の長さは、サブ画素４の４個分の幅と略等しくなる。また、スリット２７の端部２８は、隣接する画素３の境界に合わせて配置されている。そして、図９において上下方向に隣り合うスリット２７は、端部２８の位置が行方向に１つの画素３の幅だけずれるように配置されている。換言すれば、各々の画素３には、当該画素３に設けられかつ上下に隣り合う２つのスリット２７の端部２８が少なくとも含まれており、当該端部２８は、当該画素３のうち左右の辺にそれぞれ位置するようになっている。

以上のようにスリット２７を配置すると、各サブ画素４Ｒ，４Ｇには、スリット２７の端部２８がそれぞれ４つずつ含まれることとなる。ここで、各画素ブロック２に含まれる画素３の数ｍ（＝２）と、各サブ画素４に含まれるスリット２７の端部２８の最大数ｎ（＝４）との積は、各サブ画素４に形成されているスリット２７の数（＝８）に等しい。逆に、各サブ画素４に形成されるスリット２７の数をｍ×ｎ本とすることにより（すなわち、各サブ画素４に形成される帯状部２６ａの数をｍ×ｎ＋１本とすることにより）、上記のような配置を実現することができる。

ここで、共通電極２６を構成する帯状部２６ａ及び接続部２６ｂの配置について詳述する。上記のように、各画素３には、行方向に沿って延在する帯状部２６ａが９本配置されている。また、各画素３には、行方向に隣り合う一方の画素３との境界領域に４つの接続部２６ｂが配置されており、行方向に隣り合う他方の画素３との境界領域にも４つの接続部２６ｂが配置されている。画素３に含まれる１つのスリット２７に着目すると、上記境界領域のうち一方の側にのみ接続部２６ｂが配置されている。また、接続部２６ｂは、列方向について最も近い他の接続部２６ｂとの間に少なくとも１つのスリット２７を挟んでいる。図９では、接続部２６ｂは、１つおきのスリット２７に対応して設けられている。また、行方向に１画素分離れた位置にある２つの接続部２６ｂは、列方向にスリット２７の配置ピッチ分だけずれて配置されている。以上から、各画素３には８つの接続部２６ｂが含まれる。各画素３に含まれる接続部２６ｂの数は、画素３に含まれる帯状部２６ａの数をｐ（＝９）、画素３に含まれるサブ画素４の数をｑ（＝２）とすると、（ｐ−１）×（ｑ＋１）（＝２４）より少なくなっている。

このような配置によれば、各画素３に含まれる接続部２６ｂの数（端部２８の数）を低減させることにより、画素３における電界の乱れを抑えて表示品位を向上させることができる。また同一の色に対応する各サブ画素４に含まれる端部２８の数が等しくなる。よって、同一の色に対応する各サブ画素４の間でスリット２７の端部２８に起因する液晶５０の配向状態の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。

また、上下方向に隣り合うスリット２７の端部２８の位置が、行方向に１画素分ずつずれていく構成となっているので、隣接する画素３の間で、液晶５０のドメインの発生位置が急激に変化することがなく、ムラやざらつき感等による表示品位の低下を防止することができる。

なお、上記は各画素３が２色のサブ画素４Ｒ，４Ｇからなる構成であるが、これに代えて、例えば図１０に示すように、各画素３が３色のサブ画素４Ｒ，４Ｇ，４Ｂからなる構成としてもよい。この場合は、スリット２７の端部２８は、サブ画素４Ｒとサブ画素４Ｂの一辺に４箇所ずつ存在し、サブ画素４Ｇには存在しないこととなる。すなわち、サブ画素４Ｒ，４Ｇ，４Ｂに含まれるスリット２７の端部２８の数は、それぞれ４，０，４であり、この特徴は全ての画素３において共通である。したがって、同一の色に対応するサブ画素４に含まれる端部２８の数が等しくなる。

この場合にも、各画素３には８つの接続部２６ｂが含まれる。各画素３に含まれる接続部２６ｂの数は、画素３に含まれる帯状部２６ａの数をｐ（＝９）、画素３に含まれるサブ画素４の数をｑ（＝３）とすると、（ｐ−１）×（ｑ＋１）（＝３２）より少なくなっている。

こうした構成によれば、同一の色に対応する各サブ画素４の間で端部２８に起因する液晶５０の配向状態の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。

（第４の実施形態）
続いて、第４の実施形態について説明する。本実施形態は、第３の実施形態から、共通電極２６、スリット２７の配置及び画素３の構成に変更を加えたものであり、その他の点は第３の実施形態と共通である。

図１１は、本実施形態に係る液晶装置１の画素領域５の一部を抽出して示す平面図である。この図における画素３は、スリット２７の長手方向に沿って並んだ２色のサブ画素４から構成されている。より詳しくは、画素３は、赤、緑の表示に寄与するサブ画素４Ｒ，４Ｇからなる。

本実施形態では、スリット２７の長手方向に沿って並んだ４つの画素３の集合を、画素ブロック２と呼ぶ。共通電極２６、スリット２７のパターンを含めた、画素領域５のレイアウトは、画素ブロック２を繰り返しの最小単位として構成されている。

各サブ画素４には、共通電極２６の帯状部２６ａが９本設けられている。したがって各サブ画素４には、帯状部２６ａに挟まれたスリット２７が８本設けられている。各スリット２７は、画素ブロック２の幅と略等しい長さを有する。画素ブロック２は、８つのサブ画素４からなるため、各スリット２７の長さは、サブ画素４の８個分の幅と略等しくなる。また、スリット２７の端部２８は、隣接する画素３の境界に合わせて配置されている。そして、図１１において上下方向に隣り合うスリット２７は、端部２８の位置が行方向に１つの画素３の幅だけずれるように配置されている。換言すれば、各々の画素３には、当該画素３に設けられかつ上下に隣り合う２つのスリット２７の端部２８が少なくとも含まれており、当該端部２８は、当該画素３のうち左右の辺にそれぞれ位置するようになっている。

以上のようにスリット２７を配置すると、各サブ画素４Ｒ，４Ｇには、スリット２７の端部２８がそれぞれ２つずつ含まれることとなる。ここで、第３の実施形態と同様に、各画素ブロック２に含まれる画素３の数ｍ（＝４）と、各サブ画素４に含まれるスリット２７の端部２８の最大数ｎ（＝２）との積は、各サブ画素４に形成されているスリット２７の数（＝８）に等しい。

ここで、共通電極２６を構成する帯状部２６ａ及び接続部２６ｂの配置について詳述する。上記のように、各画素３には、行方向に沿って延在する帯状部２６ａが９本配置されている。また、各画素３には、行方向に隣り合う一方の画素３との境界領域に２つの接続部２６ｂが配置されており、行方向に隣り合う他方の画素３との境界領域にも２つの接続部２６ｂが配置されている。画素３に含まれる１つのスリット２７に着目すると、上記境界領域のうち多くとも一方の側にのみ接続部２６ｂが配置されている。また、接続部２６ｂは、列方向について最も近い他の接続部２６ｂとの間に少なくとも１つのスリット２７を挟んでいる。図１１では、接続部２６ｂは、列方向について間に３つのスリット２７を挟むようにして配置されている。また、行方向に１画素分離れた位置にある２つの接続部２６ｂは、列方向にスリット２７の配置ピッチ分だけずれて配置されている。以上から、各画素３には４つの接続部２６ｂが含まれる。各画素３に含まれる接続部２６ｂの数は、画素３に含まれる帯状部２６ａの数をｐ（＝９）、画素３に含まれるサブ画素４の数をｑ（＝２）とすると、（ｐ−１）×（ｑ＋１）（＝２４）より少なくなっている。

このような配置によれば、各画素３に含まれる接続部２６ｂの数（端部２８の数）を低減させることにより、画素３における電界の乱れを抑えて表示品位を向上させることができる。また同一の色に対応する各サブ画素４に含まれる端部２８の数が等しくなる。よって、同一の色に対応する各サブ画素４の間で端部２８に起因する液晶５０の配向状態の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。

なお、上記は各画素３が２色のサブ画素４Ｒ，４Ｇからなる構成であるが、これに代えて、例えば図１２に示すように、各画素３が３色のサブ画素４Ｒ，４Ｇ，４Ｂからなる構成としてもよい。この場合は、スリット２７の端部２８は、サブ画素４Ｒとサブ画素４Ｂの一辺に２箇所ずつ存在し、サブ画素４Ｇには存在しないこととなる。すなわち、サブ画素４Ｒ，４Ｇ，４Ｂに含まれるスリット２７の端部２８の数は、それぞれ２，０，２であり、この特徴は全ての画素３において共通である。したがって、同一の色に対応する各サブ画素４に含まれる端部２８の数が等しくなる。

この場合にも、各画素３には４つの接続部２６ｂが含まれる。各画素３に含まれる接続部２６ｂの数は、画素３に含まれる帯状部２６ａの数をｐ（＝９）、画素３に含まれるサブ画素４の数をｑ（＝３）とすると、（ｐ−１）×（ｑ＋１）（＝３２）より少なくなっている。

こうした構成によれば、同一の色に対応する各サブ画素４の間で端部２８に起因する液晶５０の配向状態の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。

（第５の実施形態）
続いて、第５の実施形態について説明する。本実施形態は、第４の実施形態から、共通電極２６、スリット２７の配置及び画素３の構成に変更を加えたものであり、その他の点は第４の実施形態と共通である。

図１３は、本実施形態に係る液晶装置１の画素領域５の一部を抽出して示す平面図である。この図における画素３は、スリット２７の長手方向に沿って並んだ２色のサブ画素４から構成されている。より詳しくは、画素３は、赤、緑の表示に寄与するサブ画素４Ｒ，４Ｇからなる。

本実施形態では、スリット２７の長手方向に沿って並んだ６つの画素３の集合を、画素ブロック２と呼ぶ。共通電極２６、スリット２７のパターンを含めた、画素領域５のレイアウトは、画素ブロック２を繰り返しの最小単位として構成されている。

各サブ画素４には、共通電極２６の帯状部２６ａが９本設けられている。したがって各サブ画素４には、帯状部２６ａに挟まれたスリット２７が８本設けられている。スリット２７の端部２８は、隣接する画素３の境界に合わせて配置されている。そして、各々のサブ画素４におけるスリット２７の端部２８の配置位置は、図１３の上下方向（スリット２７の長手方向に垂直な方向）について対称である。

このように、端部２８が上下対称となるようにスリット２７を配置すると、液晶５０のドメインがサブ画素４の上又は下に偏ることがなく、ムラやざらつき感等による表示品位の低下を防止することができる。

さらに、図１３において上下方向に隣り合うスリット２７は、端部２８の位置が行方向に１つの画素３の幅だけずれるように配置されている。換言すれば、各々の画素３には、当該画素３に設けられかつ上下に隣り合う２つのスリット２７の端部２８が少なくとも含まれており、当該端部２８は、当該画素３のうち左右の辺にそれぞれ位置するようになっている。

このような構成によれば、各画素３に含まれる接続部２６ｂの数（端部２８の数）を低減させることにより、画素３における電界の乱れを抑えて表示品位を向上させることができる。また隣接する画素３の間で、液晶５０のドメインの発生位置が急激に変化することがなく、ムラやざらつき感等による表示品位の低下を防止することができる。

また、各サブ画素４Ｒ，４Ｇには、スリット２７の端部２８がそれぞれ２つずつ含まれており、同一の色に対応する各サブ画素４に含まれる端部２８の数が等しくなっている。よって、同一の色に対応する各サブ画素４の間で端部２８に起因する液晶５０の配向状態の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。

なお、上記は各画素３が２色のサブ画素４Ｒ，４Ｇからなる構成であるが、これに代えて、例えば図１４に示すように、各画素３が３色のサブ画素４Ｒ，４Ｇ，４Ｂからなる構成としてもよい。この場合は、スリット２７の端部２８は、サブ画素４Ｒとサブ画素４Ｂの一辺に２箇所ずつ存在し、サブ画素４Ｇには存在しないこととなる。すなわち、サブ画素４Ｒ，４Ｇ，４Ｂに含まれるスリット２７の端部２８の数は、それぞれ２，０，２であり、この特徴は全ての画素３において共通である。したがって、同一の色に対応する各サブ画素４に含まれる端部２８の数が等しくなる。こうした構成によれば、同一の色に対応する各サブ画素４の間で端部２８に起因する液晶５０の配向状態の乱れ方に差異が生じない。また、各画素３が２色のサブ画素４Ｒ，４Ｇからなる場合と同様に、スリット２７の端部２８は上下対称に配置され、かつ上下方向に隣り合うスリット２７は、端部２８の位置が行方向に１画素分ずつずれるように配置されている。これらにより、ムラやざらつき感等による表示品位の低下を防止することができる。

（第６の実施形態）
続いて、第６の実施形態について説明する。本実施形態は、第１の実施形態から、共通電極２６、スリット２７の配置及び画素３の構成に変更を加えたものであり、その他の点は第１の実施形態と共通である。

図１５（ａ）から（ｄ）は、本実施形態に係る液晶装置１の画素領域５の一部を抽出して示す平面図である。この図における画素３は、３色のサブ画素４Ｒ，４Ｇ，４Ｂから構成されている。また、図１５（ａ）から（ｄ）では、いずれも共通電極２６のスリット２７がサブ画素４の長辺と平行に設けられている。換言すれば、スリット２７は、いずれもマトリクス状に複数配置されたサブ画素４の縦の配列方向（長辺側）に平行に配置されている。

図１５（ａ）では、スリット２７は、サブ画素４の長辺の２倍（すなわち画素３の縦方向の幅の２倍）と略等しい長さを有しており、図の左右方向（スリット２７の長手方向に垂直な方向）に隣り合うスリット２７の端部２８は、画素３の１個分の幅だけずれるように配置されている。この結果、サブ画素４Ｒ，４Ｇ，４Ｂは、いずれも４つの端部２８を含んでいる。

図１５（ｂ）では、スリット２７は、サブ画素４の長辺の４倍（すなわち画素３の縦方向の幅の４倍）と略等しい長さを有しており、図の左右方向に隣り合うスリット２７の端部２８は、画素３の２個分の幅だけずれるように配置されている。この結果、サブ画素４Ｒ，４Ｇ，４Ｂは、いずれも２つの端部２８を含んでいる。

図１５（ｃ）では、スリット２７は、サブ画素４の長辺（すなわち画素３の縦方向の幅）と略等しい長さを有している。また、共通電極２６の接続部２６ｂは、画素３の上下の辺において一繋がりになるように配置されている。

図１５（ｄ）では、スリット２７は、画素領域５の内部において連続しており、画素領域５内に端部２８を持たない。すなわち、図７において共通電極２６のみを９０度回転させた構成に相当する。

以上のような図１５（ａ）から（ｄ）の構成によれば、同一の色に対応する各サブ画素４の間で端部２８に起因する液晶５０の配向状態の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。

（電子機器）
上述した液晶装置１は、例えば、図１７に示すような電子機器としての携帯電話機１００に搭載して用いることができる。携帯電話機１００は、表示部１１０及び操作ボタン１２０を有している。表示部１１０は、内部に組み込まれた液晶装置１によって、操作ボタン１２０で入力した内容や着信情報を始めとする様々な情報について、ムラやざらつき感等のない、高品位な表示を行うことができる。

なお、液晶装置１は、上記携帯電話機１００の他、モバイルコンピュータ、デジタルカメラ、デジタルビデオカメラ、車載機器、オーディオ機器などの各種電子機器に用いることができる。

上記実施形態に対しては、様々な変形を加えることができる。変形例としては、例えば以下のようなものが考えられる。

（変形例１）
上記第３〜第５の実施形態は、各サブ画素４に８本のスリット２７を有する構成であるが、これに限定する趣旨ではない。スリット２７の本数は、各画素ブロック２に含まれる画素３の数ｍと、各サブ画素４に含まれるスリット２７の端部２８の最大数ｎとの積、すなわちｍ×ｎ本であればよい。このような構成とすれば、上記実施形態と同様に、同一の色に対応する各サブ画素４に含まれる端部２８の数が等しくなる配置を実現することができる。

（変形例２）
サブ画素４は矩形でなくてもよい。サブ画素４の形状としては、例えば、矩形を基本形として、このうち対向する２辺のうちの１つを非平行とした台形状のもの、又はいずれかの辺を曲線としたもの、あるいは矩形の四隅のうちの１箇所を切り欠いた形状のもの、平行四辺形等であってもよい。

（変形例３）
スリット２７は、必ずしもサブ画素４の辺と平行でなくてもよい。このようにスリット２７をサブ画素４の各辺の方向に対して傾けて形成すると、例えばラビング方向がサブ画素４のいずれかの辺に平行な場合には、駆動電圧が印加された際に、液晶分子５０ａの回転方向を揃えることが可能となる。また、このときのスリット２７は、サブ画素４の対向する２辺の間を斜めに繋ぐため、その長さは、サブ画素４の１辺の長さより若干長くなる。

（変形例４）
上記実施形態では、電界駆動型装置の一例として液晶装置１について説明したが、これに限定する趣旨ではない。電界駆動型装置は、画素電極１６と共通電極２６との間の電位差（駆動電圧）に起因して生じる電界によって物質を駆動する構成であればよく、液晶装置に限定されない。

（変形例５）
共通電極２６を構成する帯状部２６ａ、又はスリット２７は、画素３内又はサブ画素４内において互いに非平行となる部分を含んでいてもよい。図１６は、本変形例に係る液晶装置１の画素領域５の一部を抽出して示す平面図である。各画素３内又はサブ画素４内において、スリット２７ａとスリット２７ｂは互いに非平行となっている。このような構成によっても、同一の色に対応する各サブ画素４に含まれる端部２８の数を等しくすることにより、上記実施形態と同様に、ムラやざらつき感等による表示品位の低下を防止することができる。

なお、図１６では、スリット２７ａ同士又はスリット２７ｂ同士は平行であるが、これらを互いに非平行とすることもでき、ひいては同一画素３内又は同一サブ画素４内のスリット２７をすべて互いに非平行としてもよい。

電界駆動型装置としての液晶装置の模式図であり、（ａ）は斜視図、（ｂ）は（ａ）中のＡ−Ａ線における断面図。 画素領域の拡大平面図。 画素領域を構成する複数のサブ画素における各種素子、配線等の等価回路図。 素子基板のうち、１つのサブ画素に対応する部分を抽出して示す平面図。 図４中のＢ−Ｂ線の位置における断面図。 共通電極と画素電極との間に駆動電圧を印加した場合に生じる電界の様子を示す模式図。 画素領域の全体における共通電極の形状を示す平面図。 第２の実施形態に係る液晶装置の画素領域のうち、隣接する２つの画素に対応する部分を抽出して示す平面図。 第３の実施形態に係る液晶装置の画素領域の一部を抽出して示す平面図。 第３の実施形態に係る液晶装置の画素領域の一部を抽出して示す平面図。 第４の実施形態に係る液晶装置の画素領域の一部を抽出して示す平面図。 第４の実施形態に係る液晶装置の画素領域の一部を抽出して示す平面図。 第５の実施形態に係る液晶装置の画素領域の一部を抽出して示す平面図。 第５の実施形態に係る液晶装置の画素領域の一部を抽出して示す平面図。 （ａ）から（ｄ）は、第６の実施形態に係る液晶装置の画素領域の一部を抽出して示す平面図。 変形例５に係る液晶装置の画素領域の一部を抽出して示す平面図。 電子機器としての携帯電話機の斜視図。

符号の説明

１…電界駆動型装置としての液晶装置、２…画素ブロック、３…画素、４，４Ｒ，４Ｇ，４Ｂ，４Ｃ…サブ画素、５…画素領域、６…ダミー画素、１０，２０…基板としてのガラス基板、１０ａ…素子基板、１２…ゲート電極線、１４…信号線、１５…中継電極、１６…画素電極、１８…配向膜、２０ａ…対向基板、２６…共通電極、２６ａ…帯状部、２６ｂ…接続部、２７…スリット、２８…端部、３０…ＴＦＴ、３１…半導体層、４５…絶縁層としての層間絶縁膜、５０…液晶、５０ａ…液晶分子、１００…電子機器としての携帯電話機。

Claims (3)

1. 第１の色に対応する第１のサブ画素と第２の色に対応する第２のサブ画素とを含む画素が、画素領域においてマトリクス状に配置された電界駆動装置であって、
   基板の主面上に形成された画素電極と、
   少なくとも一部が前記基板の主面の垂直方向から見た平面視で前記画素電極に重なるように形成された共通電極と、を備え、
   前記共通電極は、少なくとも一部が前記平面視で前記画素電極に重なる複数のスリットを有し、
   前記複数のスリットの各々の少なくとも一部は、前記第１のサブ画素及び前記第２のサブ画素に対し連続して設けられており、
   各々が前記複数のスリットの長手方向に沿って並んだｍ個（ｍは２以上の自然数）の前記画素を含み、繰り返しの最小単位として構成された画素ブロックにおいて、
   前記第１のサブ画素に対応して設けられた前記複数のスリットのスリット端部の数はｎ（ｎは２以上の自然数）であり、
   前記ｎ個のスリット端部の配置位置は、前記複数のスリットの長手方向に垂直な方向について対称であることを特徴とする電界駆動型装置。
2. 請求項１に記載の電界駆動型装置において、
   前記ｎ個のスリット端部は、前記画素ブロックと前記画素ブロックに隣接する他の画素ブロックとの境界に合わせて配置されていることを特徴とする電界駆動型装置。
3. 請求項１又は２に記載の電界駆動型装置を表示部に備えることを特徴とする電子機器。

Images