CN109239994A - 阵列基板及显示装置 - Google Patents

阵列基板及显示装置 Download PDF

Info

Publication number
CN109239994A
CN109239994A CN201811248804.8A CN201811248804A CN109239994A CN 109239994 A CN109239994 A CN 109239994A CN 201811248804 A CN201811248804 A CN 201811248804A CN 109239994 A CN109239994 A CN 109239994A
Authority
CN
China
Prior art keywords
electrode
connection
sub
slit
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811248804.8A
Other languages
English (en)
Inventor
王小元
王武
方琰
白雅杰
毕瑞琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811248804.8A priority Critical patent/CN109239994A/zh
Publication of CN109239994A publication Critical patent/CN109239994A/zh
Priority to JP2019568614A priority patent/JP2022503264A/ja
Priority to EP19853278.0A priority patent/EP3871041B1/en
Priority to PCT/CN2019/079462 priority patent/WO2020082685A1/en
Priority to US16/618,869 priority patent/US11520192B2/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Abstract

本发明提供了一种阵列基板及显示装置，涉及显示技术领域，其中阵列基板包括阵列式排布的多个子像素及多条栅线，每行的多个子像素交替电连接两条栅线，还包括衬底基板及设置于衬底基板上的第一电极层，该第一电极层包括多个第一电极，多个第一电极一一对应多个子像素。每个所述第一电极包括至少一个第一电极单元，每个第一电极单元包括多个条形电极，及设置于多个条形电极周围的至少一部分区域的连接电极，多个条形电极与连接电极电连接，多个条形电极间隔设置形成多条狭缝，连接电极中至少一处断开，以使至少一条所述狭缝的至少一端在所述连接电极的断开处形成开口。上述阵列基板用于显示装置中，可提高显示装置的透过率。

Description

阵列基板及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及显示装置。
背景技术
液晶显示装置(Liquid Crystal Display，简称LCD)依靠设置于液晶显示面板背面的背光模组提供显示所需要的光线，因而显示面板的透过率是其一项重要的性能指标。随着显示技术的发展，对液晶显示面板的透过率要求越来越高。
与此同时，为了保证液晶显示面板具有较好的显示品质，需要将其黑斑(BlackGap)、亮点(如蓝点(Blue Spot))等不良问题控制在合理范围内。其中，黑斑的形成原因为液晶显示面板中隔垫物的支撑密度不够，造成液晶显示面板的抗压能力弱，在外力作用下隔垫物短期内无法恢复，导致出现了黑斑。亮点的形成原因为在外力作用下隔垫物划伤配向膜层，导致液晶分子配向异常，从而出现了亮点。为改善由于黑斑和亮点造成的显示不良，目前有效的方法是通过增加隔垫物的尺寸及数量来增加隔垫物的支撑密度，同时加宽隔垫物站位处的黑色矩阵(Black Matrix，简称BM)宽度以遮挡隔垫物。而增加黑色矩阵宽度无疑会导致子像素开口率下降，从而导致液晶显示面板的透过率下降。
在相关技术中，考虑使用高透偏光片、高透液晶、高透彩膜等高透材料来提高液晶显示面板的透过率。然而上述高透材料的使用不仅会增加成本，而且对液晶显示面板的透过率的提升有限。尤其对于当前诸如8K(即7680×4320分辨率)、10K(10240×4320分辨率)等高分辨率液晶显示装置，单个子像素的尺寸极小，即使采用高透材料，透过率也难以得到明显改善。
发明内容
为克服上述现有技术中的缺陷，本发明提供一种阵列基板及显示装置，以提高显示装置的透过率。
为达到上述目的，本发明采用如下技术方案：
本发明的第一方面提供了一种阵列基板，包括阵列式排布的多个子像素及多条栅线，每行的多个子像素交替电连接两条所述栅线，所述阵列基板包括衬底基板及设置于所述衬底基板上的第一电极层，所述第一电极层包括多个第一电极，所述多个第一电极一一对应所述多个子像素。
每个所述第一电极包括至少一个第一电极单元，每个所述第一电极单元包括多个条形电极，及设置于所述多个条形电极周围的至少一部分区域的连接电极，所述多个条形电极与所述连接电极电连接，所述多个条形电极间隔设置形成多条狭缝，所述连接电极中至少一处断开，以使至少一条所述狭缝的至少一端在所述连接电极的断开处形成开口。
上述阵列基板的有益效果为：由于第一电极中，多个条形电极间隔设置形成多条狭缝，连接电极中至少一处断开，从而至少一条狭缝的至少一端在连接电极的断开处形成开口。这样，第一电极不是全封闭结构，狭缝的具有开口的一端的位置处能够与配合第一电极的第二电极(第一电极和第二电极中，一个为像素电极，另一个为公共电极)形成有效电场，从而在狭缝具有开口的一端的位置处所对应的液晶分子在该处有效电场的作用下能够正常偏转，不会形成暗区，减轻了由于第一电极的狭缝端部封闭无法在端部位置处形成有效电场而引起的相应位置处出现暗区的问题，即第一电极的边缘的暗区减少，从而提高了第一电极边缘的透光量，提升了显示面板的透过率。
进一步的，由于显示面板的透过率提高，因此使得液晶显示装置背光模组的功耗能够降低。
并且，由于第一电极中，多个条形电极间隔设置形成的多条狭缝的端部存在开口，因此阵列基板的数据线与第一电极的正对面积减小，从而数据线与第一电极之间的寄生电容减小，可有效改善由数据线与第一电极之间的寄生电容所引起的纵向串扰、闪烁等显示不良的问题。
另外，阵列基板通常还包括与第一电极配合形成电场的第二电极，由于第一电极中，多个条形电极间隔设置形成的多条狭缝的端部存在开口，因此第一电极与第二电极的正对面积减小，使得第一电极与第二电极之间的存储电容减小，从而可缩短子像素的充电时间，避免了由于存储电容过大而导致的充电不足的问题。
在一些实施例中，第一电极层配置为传输公共电压信号；每相邻的至少两个所述第一电极相接。
在一些实施例中，每行的多个第一电极中，每相邻两个第一电极中位置相对应的两个第一电极单元相接。
在一些实施例中，相接的两个第一电极单元的连接电极均包括第一子连接电极，设置于相接的两个第一电极单元的多个条形电极所在区域之间；相接的两个第一电极单元的多个条形电极相互靠近的端部均连接至各自的第一子连接电极，且相接的两个第一电极单元的第一子连接电极共用。
在一些实施例中，所述第一电极单元的连接电极还包括第二子连接电极，所述第二子连接电极和所述第一子连接电极分别设置于所述第一电极单元的多个条形电极所在区域的相对的两侧；所述第二子连接电极中多处断开，所述多个条形电极所形成的多条狭缝的远离所述第一子连接电极的端部在所述第二子连接电极的多个断开处形成多个开口。
在一些实施例中，所述多条狭缝的远离所述第一子连接电极的端部交替开口或封闭；或者，所述多条狭缝分为至少两组，每组包括相邻的至少两个狭缝，各组狭缝的远离所述第一子连接电极的端部交替开口或封闭。
在一些实施例中，所述阵列基板还包括设置于所述第一电极层朝向或背向所述衬底基板一侧的黑色矩阵，所述第一子连接电极在所述衬底基板上的正投影处于所述黑色矩阵在所述衬底基板上的正投影的范围之内。
在一些实施例中，所述第一子连接电极的宽度为2μm～3μm。
在一些实施例中，相接的两个第一电极单元的多个条形电极一一对应连通，相接的两个第一电极单元的多个条形电极所形成的多条狭缝一一对应连通。
在一些实施例中，相接的两个第一电极单元的多个条形电极所形成的多条狭缝一一对应连通形成多条连通狭缝；每个第一电极单元的连接电极包括第三子连接电极，所述第三子连接电极设置于其所属的第一电极单元的多个条形电极所在区域远离另外一个第一电极单元的一侧，至少一个第一电极单元的第三子连接电极中多处断开，所述多条连通狭缝的相应的端部在该第三子连接电极的断开处形成多个开口，且每条所述连通狭缝中至少一端封闭。
在一些实施例中，相接的两个第一电极单元中，每个第一电极单元的第三子连接电极中多处断开，所述多条连通狭缝的一端开口，另一端封闭；所述多条连通狭缝的处于所述第一电极单元的同一侧的端部交替开口或封闭；或者，所述多条连通狭缝分为至少两组，每组包括相邻的至少两个连通狭缝，各组狭缝的处于所述第一电极单元的同一侧的端部交替开口或封闭。
在一些实施例中，所述阵列基板还包括设置于所述第一电极层朝向或背向所述衬底基板一侧的第二电极层，所述第二电极层配置为传输像素电压信号；所述第二电极层包括多个第二电极，所述第二电极一一对应所述多个子像素。
在一些实施例中，每个所述第一电极单元的多个条形电极所形成的多条狭缝的宽度为2μm～3μm。
本发明的第二方面提供了一种显示装置，所述显示装置包括如第一方面任一项所述的阵列基板。
上述显示装置所能产生的有益效果与第一方面所提供的阵列基板的有益效果相同，此处不再赘述。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1a为一种双栅像素架构的阵列基板的俯视图；
图1b为图1a沿剖面线SS’的剖视图；
图1c为图1a第一电极的平面结构图；
图2a为图1a中第一电极在灰阶为L255时的透光图；
图2b为图2a中虚线框的局部放大图；
图3a为本发明实施例所提供的双栅像素架构的阵列基板的第一种俯视图；
图3b为图3a沿剖面线SS’的剖视图；
图3c为本发明实施例所提供的阵列基板中第一电极的第一种平面结构图；
图4a为本发明实施例所提供的双栅像素架构的阵列基板的第二种俯视图；
图4b为图4a沿剖面线SS’的剖视图；
图4c为本发明实施例所提供的阵列基板中第一电极的第二种平面结构图；
图5为本发明实施例所提供的阵列基板中第一电极的第三种平面结构图；
图6为本发明实施例所提供的阵列基板中第一电极的第四种平面结构图；
图7为本发明实施例所提供的阵列基板中第一电极的第五种平面结构图；
图8为本发明实施例所提供的阵列基板中第一电极的第六种平面结构图；
图9为本发明实施例所提供的阵列基板中第一电极的第七种平面结构图；
图10为本发明实施例所提供的阵列基板中第一电极的第八种平面结构图；
图11a为本发明实施例所提供的阵列基板中第一电极在灰阶为L255时的透光图；
图11b为图11a中虚线框的局部放大图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本发明保护的范围。
目前FFS(Fringe Field Switching，边缘场开关技术)显示面板中，阵列基板中的像素架构采用单栅(Single Gate)架构或双栅(Dual Gate)架构，其中双栅像素架构可以有效减少数据线的数量，进而减少数据线IC(Integrated Circuit，集成电路)接头的数量，实现降低成本的效果。
如图1a所示，为一种双栅像素架构。该双栅像素架构包括阵列式排布的多个子像素、多条栅线4及多条数据线5，多条栅线4沿多个子像素排列的行方向延伸(以下称行方向)，多条数据线5沿多个子像素排列的列方向延伸(以下称列方向)。每行子像素对应两条栅线4，这两条栅线4分别设置于对应行子像素的两侧，每行所包括的多个子像素交替电连接所对应的两条栅线4，也就是说，每行子像素配置为受控于两条栅线4所提供的栅极电压信号。每两列子像素之间设置一条数据线5，且每两列子像素均与设置于这两列子像素之间的数据线5电连接，也就是说，一条数据线5配置为向位于该数据线5两侧的两列子像素提供数据电压信号。这样，采用双栅像素架构，相对于单栅像素架构，能够减少一半数量的数据线5，从而减少数据线IC接头的数量。
需要说明的是，以上所描述的为一种示例的双栅像素架构。双栅像素架构的实际结构并不限于此，在其它一些实施例中，每两列子像素的一侧(左侧或右侧)设置一条数据线5，这两列子像素均与设置于这两列子像素一侧的数据线5电连接。也就是说，一条数据线5配置为向位于该数据线5同一侧(左侧或右侧)的两列子像素提供数据电压信号。当然，双栅架构子像素还可以为其它结构，此处不进行一一列举。
如图1b所示，为上述双栅像素架构的阵列基板100的剖面结构，该阵列基板100包括：衬底基板3，依次设置于衬底基板3上的薄膜晶体管阵列、栅极绝缘层6、钝化层7、第二电极层A2、绝缘层8及第一电极层A1。其中，薄膜晶体管阵列包括与多个子像素一一对应的多个薄膜晶体管9，每个薄膜晶体管9包括栅极91、有源层92、源极93和漏极94。第二电极层A2可为整层的导电薄膜，示例性的，第二电极2为公共电极。第一电极层A1包括与多个子像素一一对应的多个第一电极1，如图1c所示，每个第一电极1形成有多条狭缝10，且第一电极1为四周封闭的结构，示例性的，第一电极1为像素电极。当向第一电极1传输像素电压信号，向第二电极2传输公共电压信号时，由于第一电极1具有狭缝10，因此第一电极1与第二电极2之间能够形成电场，通过所形成的电场控制液晶分子偏转，从而达到显示的目的。
请继续参见图1c，本发明的发明人经研究发现，上述第一电极1的结构设计会引起存在如下问题：
(1)在显示过程中，第一电极1中狭缝10所对应的区域能够产生水平电场，液晶分子可在该水平电场的作用下正常偏转，实现图像显示，这样的电场称为有效电场，其是进行正常显示所需要的电场。
然而，在第一电极1的四周，即狭缝10两端封口位置处，由于有第一电极导电薄膜的存在，也会产生电场，导致一些液晶分子在这些位置附近聚集，该电场分布及方向不同于第一电极1的中间区域(即狭缝区域)的水平电场，其并不能驱动液晶分子在平行于衬底基板3的平面方向上发生旋转转换，即并不能驱动液晶分子正常偏转，这样的电场称为非有效电场，其是进行正常显示所不需要的电场。
请参见图2a和2b，第一电极1的四周封闭产生的非有效电场会导致相应区域出现暗区，即便在画面为L255灰阶时这些区域仍为暗区，导致子像素开口率下降，显示面板的透过率降低。这种情况下，为了保证显示画面所需要的亮度，就只能提高背光模组的亮度，从而导致背光模组的功耗增加。
(2)请参见图1a，由于第一电极1的四周封闭，因此数据线5与第一电极1的侧面的正对面积较大，从而导致数据线5与第一电极1的侧面之间所产生的侧向寄生电容Cpd较大，由该侧向寄生电容Cpd所引起的纵向串扰程度较大，影响显示品质。
(3)请参见图1b，第一电极1与第二电极2之间存在存储电容Cst，由于第一电极1为四周全封闭的结构，导致第一电极1与第二电极2之间的正对面积较大，从而使得存储电容Cst较大。在对存储电容Cst进行充电的过程中，同样的充电时间下，较大的存储电容Cst会导致子像素充电率下降，容易发生充电不足的问题。
为解决上述问题，提高显示面板的透过率，本发明实施例提供一种阵列基板100，如图3a和图3b所示，该阵列基板100包括阵列式排布的多个子像素及多条栅线4，每行的多个子像素交替电连接两条栅线4，该阵列基板100的像素架构为双栅像素架构。该阵列基板100包括衬底基板3及设置于衬底基板3上的第一电极层A1，该第一电极层A1包括多个第一电极1，多个第一电极1一一对应多个子像素。
其中，第一电极1的结构如图3c所示，每个第一电极1包括至少一个第一电极单元M，每个第一电极单元M包括多个条形电极11，及设置于多个条形电极11周围的至少一部分区域的连接电极12，多个条形电极11与连接电极12电连接，多个条形电极11间隔设置形成多条狭缝10，连接电极12中至少一处断开，以使至少一条狭缝10的至少一端在连接电极12的断开处形成开口。
需要说明的是，作为一种可能的设计，子像素为单畴结构时，相应的第一电极1包括一个第一电极单元M；子像素为多畴结构时，相应的第一电极1包括多个第一电极单元M，每个第一电极单元M对应一个畴。示例性的，如图3c所示，子像素为双畴结构，相应的第一电极1包括分别对应两个畴的两个第一电极单元M。以下以每个第一电极1包括两个第一电极单元M为例进行说明。
如图3a所示，在一些实施例中，第一电极1的多个条形电极11的延伸方向可平行于栅线4，或者第一电极1的多个条形电极11的延伸方向与平行于栅线4的方向所呈的夹角小于45°(这种情况下，认为条形电极11的延伸方向趋近平行于栅线4)，从而多个条形电极11所形成的多个狭缝10的延伸方向与多个条形电极11的延伸方向一致。
以下称每条狭缝10在其延伸方向上的两端分别为a端和b端，每个条形电极11在其延伸方向上的两端也分别为a端和b端。每条狭缝10及每个条形电极11所在的第一电极1的两侧分别为第一电极1的a侧和b侧。
在另一些实施例中，第一电极1的多个条形电极11的延伸方向可平行于数据线5，或者第一电极1的多个条形电极11的延伸方向与平行于数据线5的方向所呈的夹角小于45°(这种情况下，认为条形电极11的延伸方向趋近平行于数据线5)，从而多个条形电极11所形成的多个狭缝10的延伸方向与多个条形电极11的延伸方向一致。
当然，在平行于衬底基板3的平面上，第一电极1的多个条形电极11的延伸方向还可以沿任何一个方向，本发明的实施例对此并不设限。
需要注意的是，为了便于向第一电极1的全部条形电极11统一传输电压信号(例如像素电压信号，或公共电压信号)，要使第一电极1中多个条形电极11之间相互电连接，形成通路，避免第一电极1中多个条形电极11连接的通路在某一或某些位置开路，这样在向第一电极1传输电压信号时，仅需向第一电极1的某一位置处施加电压信号，即可使全部条形电极11上均传输该电压信号。在一些实施例中，第一电极1的多个条形电极11可均连接至连接电极12，这样第一电极1的多个条形电极11通过连接电极12实现相互电连接。连接电极12中至少一处断开，该处断开不能造成第一电极1中多个条形电极11连接的通路开路，因此连接电极12的断开处所对应的条形电极11在远离断开处的一端要电连接，从另一方面讲，对于一条狭缝10，其两端不能均开口，应该至少有一端封闭。
本实施例所提供的阵列基板100，由于第一电极1中，多个条形电极11间隔设置形成多条狭缝10，连接电极12中至少一处断开，以使至少一条狭缝10的至少一端在连接电极12的断开处形成开口。即第一电极1不是全封闭结构，这就使得在狭缝10形成开口的一端可形成有效电场，从而处在狭缝10的开口的一端的液晶分子能够在该处有效电场的作用下正常偏转，解决了由于狭缝10端部封闭无法形成有效电场而引起的封闭位置处出现暗区的问题，即第一电极1的边缘的暗区减少，从而提高了第一电极1边缘的透光量，提高了子像素开口率，进而提升了显示面板的透过率。
进一步的，由于显示面板的透过率提高，因此能够降低液晶显示装置背光模组的功耗。
并且，对于第一电极1的多个条形电极11的延伸方向平行于栅线4，或者第一电极1的多个条形电极11的延伸方向与平行于栅线4的方向所呈的夹角小于45°(这种情况下，认为条形电极11的延伸方向趋近平行于栅线4)的电极结构设计方案，由于第一电极1中，多个条形电极11间隔设置形成的多条狭缝10的端部存在开口，因此阵列基板100的数据线5与第一电极1的正对面积减小，从而数据线5与第一电极1之间的侧向寄生电容Cpd减小，可有效改善由数据线5与第一电极1之间的寄生电容所引起的纵向串扰、闪烁等显示不良的问题。
另外，由于第一电极1中，多个条形电极11间隔设置形成的多条狭缝10的端部存在开口，因此第一电极1与第二电极2的正对面积减小，使得第一电极1与第二电极2之间的存储电容Cst降低，从而可缩短子像素的充电时间，避免了由于存储电容Cst过大而导致的充电不足的问题。
在一些实施例中，每个第一电极单元M的多个条形电极11所形成的多条狭缝10的宽度可设置为大于或等于制备第一电极1所选用的曝光机的分辨率，以保证第一电极1中多个条形电极11连接的通路不会出现开路。示例性地，本实施例中，所选用的曝光机的分辨率为2μm，每个第一电极单元M的多个条形电极11所形成的多条狭缝10的宽度为2μm～3μm。这样，狭缝10的宽度范围与曝光机的分辨率相匹配，曝光机的分辨率完全可以满足多条狭缝10的宽度需要，避免了第一电极1中多个条形电极11连接的通路开路，并且狭缝10的宽度也不会太宽，保证了有效电场的效果。
在一些实施例中，如图4b所示，阵列基板100还包括设置于第一电极层A1朝向衬底基板3一侧的第二电极层A2。在一种可能的设计中，第一电极层A1为像素电极层，第一电极1配置为传输像素电压信号，第二电极层A2为公共电极层，配置为传输公共电压信号，这种设计下，第二电极层A2可为整层的导电薄膜。在另一种可能的设计中，第一电极层A1为公共电极层，第一电极1配置为传输公共电压信号，第二电极层A2为像素电极层，这种设计下，第二电极层A2包括与多个子像素一一对应的多个第二电极2，每个第二电极2可为块状电极，以分别传输不同的像素电压信号。
基于第一电极层A1为公共电极层，第二电极层A2为像素电极层的设计，在本发明的一些实施例中，每相邻的至少两个第一电极1相接。
示例性地，每相邻的至少两个第一电极1可以包括同一行中连续的至少两个第一电极1，例如为同一行中连续的三个第一电极1，或者同一行中连续的四个第一电极1，或者一整行的全部第一电极1。
示例性地，每相邻的至少两个第一电极1可以包括一个区块中相邻的至少两个第一电极1。这里的“区块”指的是将第一电极层A1所在的整个区域进行划分所得到的多个分区域。每个区域中，包括相邻的至少两个第一电极1，这些第一电极1可以是处于连续的至少两行且处于连续的至少两列的多个第一电极1。例如，每相邻的至少两个第一电极1是处于连续的3行且处于连续的两列中的6个第一电极1，或者，每相邻的至少两个第一电极1是处于连续的3行且处于连续的3列中的9个第一电极1。
示例性的，每相邻的至少两个第一电极1可以包括第一电极层A1所包括的全部第一电极1。
采用上述实施例中的设计，每相邻的至少两个第一电极1之间相接，也就是说，相接的至少两个第一电极1之间没有空隙，这使得这两个第一电极1之间的有效电场盲区大幅减小，子像素开口率增大，进而提高了显示面板的透过率。
作为一种可能的设计，如图4a和4c所示，每行的多个第一电极1中，每相邻两个第一电极1中位置相对应的两个第一电极单元M相接，这样，每相邻的两个第一电极1之间没有空隙。
需要说明的是，对于每两列子像素均与设置于这两列子像素之间的数据线电连接的双栅像素架构而言，上面所述的“每相邻两个第一电极1”指的是，在衬底基板3上的正投影处于相邻两条数据线5在衬底基板3上的正投影之间的两个第一电极1。
示例性的，每相邻两个第一电极1中，左侧第一电极1中位于上方的第一电极单元M和右侧第一电极1中位于上方的第一电极单元M的位置相对应，左侧第一电极1中位于上方的第一电极单元M的b侧与右侧第一电极1中位于上方的第一电极单元M的a侧相接，从而实现左侧第一电极1中位于上方的第一电极单元M和右侧第一电极1中位于上方的第一电极单元M相接。
类似的，左侧第一电极1中位于下方的第一电极单元M和右侧第一电极1中位于下方的第一电极单元M的位置相对应，左侧第一电极1中位于下方的第一电极单元M的b侧与右侧第一电极1中位于下方的第一电极单元M的a侧相接，从而实现左侧第一电极1中位于下方的第一电极单元M和右侧第一电极1中位于下方的第一电极单元M相接。
对比图1c和图4c，图1c中所示出的第一电极1的结构中，相邻两个第一电极1之间具有空隙BB’，图4c所示出的第一电极1的结构中，相邻两个第一电极1之间相接，也就是说，本发明实施例中相邻两个第一电极1之间没有空隙，这使得相邻两个第一电极1之间的有效电场盲区大幅减小，子像素开口率增大，进而提高了显示面板的透过率。
作为一种可能的设计，如图4c所示，相接的两个第一电极单元M的连接电极12均包括第一子连接电极121，设置于相接的两个第一电极单元M的多个条形电极11所在区域之间。相接的两个第一电极单元M的多个条形电极11相互靠近的端部均连接至各自的第一子连接电极121，示例性的，左侧第一电极单元M的条形电极11的b端和右侧第一电极单元M的条形电极11的a端均连接至各自的第一子连接电极121；且相接的两个第一电极单元M的第一子连接电极121共用，即相接的两个第一电极单元M的第一子连接电极121配置为同一条导电线路。
通过这种方式，可实现每相邻两个第一电极1中位置相对应的两个第一电极单元M的相接，使两个第一电极1之间没有间距，提高了像素开口率和显示面板的透过率。并且，由于第一子连接电极121与相邻的两个第一电极单元M中多个条形电极11连接，且第一子连接电极121没有断开处，电信号可以通过第一子连接电极121分别传输至多个条形电极11，降低了电极开路的风险。
在一些实施例中，如图5所示，在相接的两个第一电极单元M的多个狭缝10远离第一子连接电极121的端部不设置连接电极12，即相接的两个第一电极单元M的多个狭缝10远离第一子连接电极121的端部均开口。示例性的，左侧第一电极单元M的多条狭缝10的a端和右侧第一电极单元M的多条狭缝10的b端均开口，从而在左侧第一电极单元M的多条狭缝10的a端和右侧第一电极单元M的多条狭缝10的b端均可形成有效电场，进而液晶分子可以发生正常偏转，提高了像素开口率和透光量，提高了显示面板的透过率。同时第一电极1与第二电极2之间的正对面积进一步减小，使得存储电容Cst进一步降低，有利于像素充电。并且每个第一电极单元M中的各条形电极11均通过第一子连接电极121实现相接，不会发生电极开路。
在另一些实施例中，再次参见图4c，第一电极单元M的连接电极12还包括第二子连接电极122，第二子连接电极122和第一子连接电极121分别设置于第一电极单元M的多个条形电极11所在区域的相对的两侧。第二子连接电极122中多处断开，多个条形电极11所形成的多条狭缝10的远离第一子连接电极121的端部在第二子连接电极122的多个断开处形成多个开口。
示例性的，每相邻两个第一电极1中，左侧第一电极单元M的第二子连接电极122设置于该第一电极单元M的a侧，右侧第一电极单元M的第二子连接电极122设置于该第一电极单元M的b侧。左侧第一电极单元M的第二子连接电极122中多处断开，使得左侧第一电极单元M的多条狭缝10的a端在第二子连接电极122的多个断开处形成多个开口。右侧第一电极单元M的第二子连接电极122中多处断开，使得右侧第一电极单元M的多条狭缝10的b端在第二子连接电极122的多个断开处形成多个开口。
这样，狭缝10的一端形成开口，不仅提高了显示面板的透过率，降低了存储电容Cst。通过设置第二子连接电极122，使得第一电极1中多条条形电极11可同时通过第一子连接电极121和第二子连接电极122实现电连接，有利于电信号的传输，且进一步降低了电极开路的风险。
可选的，每个第一电极单元M的多条狭缝10的远离第一子连接电极121的端部交替开口或封闭。如图6所示，以左侧第一电极单元M为例，编号为1、3、5、7的狭缝10在a端形成开口，编号为2、4、6的狭缝10在a端封闭。经验证，这种电极结构设计，相比四周全封闭的第一电极结构(可参见图1c)，能够使得显示面板的透过率提高约3.7％，存储电容Cst减小约3.0％。
请参见图11a和11b，为图6所示的第一电极1的电极结构设计中，第一电极1在灰阶为L255时的透光图，对比图2a和2b(第四周全封闭的第一电极1在灰阶为L255时的透光图)，在第一电极1的两侧，即多条狭缝10的两端能够产生有效电场，使得相应区域出现暗区的区域大大减小，子像素开口率提高，显示面板的透过率也得以提高。这种情况下，背光模组的功耗也相应减小。
可选的，每个第一电极单元M的多条狭缝10分为至少两组，每组包括相邻的至少两个狭缝10，各组狭缝10的远离第一子连接电极121的端部交替开口或封闭。如图7所示，以左侧第一电极单元M为例，多条狭缝10分为4组，每组包括相邻的两条狭缝10，编号1和2的狭缝10为第一组，以此类推，编号7和8的狭缝10为第四组，则第一组和第三组狭缝10，即编号为1、2、5、6的狭缝10在a端形成开口，第二组和第四组狭缝10，即编号为3、4、7、8的狭缝10在a端封闭。
在一些实施例中，阵列基板100还包括设置于第一电极层A1朝向或背向衬底基板3一侧的黑色矩阵，第一子连接电极121在衬底基板3上的正投影处于黑色矩阵在衬底基板3上的正投影的范围之内。黑色矩阵用于遮挡相邻两个子像素之间的缝隙，以防止子像素漏光。由于相邻两个子像素区域的两个第一电极1通过第一子连接电极121实现连通，相邻两个第一电极1之间不存在空隙，因此黑色矩阵只要可以遮挡第一子连接电极121即可。而因为第一子连接电极121仅实现电信号传输的作用，因此第一子连接电极121的宽度可以设置为很窄，该宽度可以小于相邻两个第一电极1之间存在空隙时该空隙的宽度。因此，用来遮挡第一子连接电极121的黑色矩阵的宽度能够得以减小，即黑色矩阵的宽度也可以设置得很窄，进而可提高子像素开口率，提高显示面板的透过率。
示例性的，第一子连接电极121的宽度为2μm～3μm，第一子连接电极121所对应的黑色矩阵的宽度可以是大于或等于7μm。常规用于遮挡相邻子像素之间间隙的黑色矩阵的宽度大于或等于10μm，本发明实施例中第一子连接电极121所对应的黑色矩阵的宽度可以减小至7μm。
在本发明的另一些实施例中，基于两个第一电极单元M相接的设计，还可以取消相接的两个第一电极单元M之间的第一子连接电极121，即两个第一电极单元M的多个条形电极11直接接触连通。如图8所示，相接的两个第一电极单元M的多个条形电极11一一对应连通，相接的两个第一电极单元M的多个条形电极11所形成的多条狭缝10一一对应连通。
示例性的，每相邻两个第一电极1中，左侧第一电极1中位于上方的第一电极单元M和右侧第一电极1中位于上方的第一电极单元M的位置相对应，左侧第一电极1中位于上方的第一电极单元M的多个条形电极11的b端与右侧第一电极1中位于上方的第一电极单元M的多个条形电极11的a端一一对应相接，从而实现左侧第一电极1中位于上方的第一电极单元M的多个条形电极11和右侧第一电极1中位于上方的第一电极单元M的多个条形电极11的一一对应连通。
类似的，左侧第一电极1中位于下方的第一电极单元M和右侧第一电极1中位于下方的第一电极单元M的位置相对应，左侧第一电极1中位于下方的第一电极单元M的多个条形电极11的b端与右侧第一电极1中位于下方的第一电极单元M的多个条形电极11的a端一一对应相接，从而实现左侧第一电极1中位于下方的第一电极单元M的多个条形电极11和右侧第一电极1中位于下方的第一电极单元M的多个条形电极11一一对应连通。
采用如上所述设计方式，每相邻两个第一电极1之间没有空隙，提升了子像素开口率，进而提高了显示面板的透过率。并且，这种设计没有采用第一子连接电极121将两个第一电极1联通，而是将两个第一电极1中的多个条形电极11一一对应连通，使得两个第一电极1的多个条形电极11所在的区域之间没有空隙，使得在每相邻两个第一电极1中位置相对应的两个第一电极单元M的连通处，即左侧第一电极单元M的多条狭缝10的a端和右侧第一电极单元M的多条狭缝10的b端可形成有效电场，液晶分子可以发生正常偏转，进一步提升了子像素开口率，进而提高了显示面板的透过率。
作为一种可能的设计，请再次参见图8，相接的两个第一电极单元M的多个条形电极11所形成的多条狭缝10一一对应连通形成多条连通狭缝20。相接的两个第一电极单元M中，每个第一电极单元M的连接电极12包括第三子连接电极123，第三子连接电极123设置于其所属的第一电极单元M的多个条形电极11所在区域远离另外一个第一电极单元M的一侧，至少一个第一电极单元M的第三子连接电极123中多处断开，多条连通狭缝20的相应的端部在该第三子连接电极123的断开处形成多个开口。
示例性的，每相邻两个第一电极1中，对于左侧第一电极1的位于上方和位于下方的第一电极单元M，第三子连接电极123设置于第一电极单元M的a侧，对于右侧的第一电极1位于上方和位于下方的第一电极单元M，第三子连接电极123设置于第一电极单元M的b侧。称连通狭缝20的两端分别为a’端和b’端，两个第一电极1的第一电极单元M组合成的联通区域的两侧分别为a’侧和b’侧。至少一个第一电极单元M的第三子连接电极123中多处断开，多条连通狭缝20的a’端和b’端在该第三子连接电极123的断开处形成多个开口，且每条连通狭缝20中至少一端封闭。
采用这种方案，两个第一电极1的第一电极单元M组合成为一个联通区域，通过第三子连接电极123实现了多个条形电极11之间的电连接，形成了相邻两个第一电极1中多个条形电极11相互电连接的通路，电信号得以传输。并且，第三子连接电极123中多处断开，使得连通狭缝20的a’端和b’端为开口设计，在第一电极1的第一电极单元M组合成的一个联通区域的两侧形成有效电场，液晶分子可以发生正常偏转，从而提高了子像素开口率和透光量，提高了显示面板的透过率。
同时两个第一电极1的第一电极单元M组合成的联通区域的a’侧和b’侧具有连通狭缝20开口设计，第一电极1与第二电极2之间的正对面积大面积减小，降低了存储电容Cst，有利于像素充电。
基于上述的方案，可选的，如图9所示，相接的两个第一电极单元M中，每个第一电极单元M的第三子连接电极123中多处断开，多条连通狭缝20的一端开口，另一端封闭。多条连通狭缝20的处于所述第一电极单元M的同一侧的端部交替开口或封闭。示例性的，将多条连通狭缝20顺序编号，编号为1、3、5、7的连通狭缝20在a端封闭，在b端开口，编号为2、4、6的连通狭缝20在a端开口，在b端封闭。
可选的，如图10所示，多条连通狭缝20分为至少两组，每组包括相邻的至少两个连通狭缝20，各组狭缝20的处于第一电极单元M的同一侧的端部交替开口或封闭。示例性的，将多条连通狭缝20顺序编号，并将多条连通狭缝20分为4组，每组包括相邻的两个连通狭缝20，则第一组和第三组连通狭缝20，即编号为1、2、5、6的连通狭缝20在a端开口，在b端封闭，则第二组和第四组连通狭缝20，即编号为3、4、7、8的连通狭缝20在a端封闭，在b端开口。
需要说明的是，请再次参见图3b和图4b，本发明实施例中所提供的阵列基板100除包括前面所提到的衬底基板3、栅线4、数据线5、第一电极层A1和第二电极层A2外，还包括：薄膜晶体管阵列、栅极绝缘层6、钝化层7及绝缘层8，薄膜晶体管阵列包括与多个子像素一一对应的多个薄膜晶体管9，每个薄膜晶体管包括栅极91、有源层92、源极93和漏极94，栅极91与栅线4处于同一膜层，即栅极金属层，源极93和漏极94与数据线5处于同一膜层，即源漏金属层。示例性的，薄膜晶体管9为底栅结构，其有源层92位于栅极91背向衬底基板3的一侧，源极93和漏极94位于有源层92背向衬底基板3的一侧；栅极绝缘层6设置于栅极金属层与有源层92之间；钝化层7设置于源漏金属层背向衬底基板3的一侧，钝化层7中设置有过孔P，第一电极层A1通过过孔P与源漏金属层中的漏极94电连接。
本发明的实施例还提供一种显示装置，其包括如上述任意一种阵列基板100。该显示装置所能产生的有益效果与上述所提供的阵列基板100的有益效果相同，此处不再赘述。
需要说明的是，以上所述的显示装置可以为FFS、IPS(In-Plane Switching，平面转换)、ADS(Advanced Super Dimension Switch，高级超维场转换)等类型的液晶显示装置。
另外，上述显示装置可以为液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种阵列基板，包括阵列式排布的多个子像素及多条栅线，每行的多个子像素交替电连接两条所述栅线，其特征在于，所述阵列基板包括衬底基板及设置于所述衬底基板上的第一电极层，所述第一电极层包括多个第一电极，所述多个第一电极一一对应所述多个子像素；
每个所述第一电极包括至少一个第一电极单元，每个所述第一电极单元包括多个条形电极，及设置于所述多个条形电极周围的至少一部分区域的连接电极，所述多个条形电极与所述连接电极电连接，所述多个条形电极间隔设置形成多条狭缝，所述连接电极中至少一处断开，以使至少一条所述狭缝的至少一端在所述连接电极的断开处形成开口。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一电极层配置为传输公共电压信号；每相邻的至少两个所述第一电极相接。
3.根据权利要求2所述的阵列基板，其特征在于，每行的多个第一电极中，每相邻两个第一电极中位置相对应的两个第一电极单元相接。
4.根据权利要求3所述的阵列基板，其特征在于，相接的两个第一电极单元的连接电极均包括第一子连接电极，设置于相接的两个第一电极单元的多个条形电极所在区域之间；
相接的两个第一电极单元的多个条形电极相互靠近的端部均连接至各自的第一子连接电极，且相接的两个第一电极单元的第一子连接电极共用。
5.根据权利要求4所述的阵列基板，其特征在于，所述第一电极单元的连接电极还包括第二子连接电极，所述第二子连接电极和所述第一子连接电极分别设置于所述第一电极单元的多个条形电极所在区域的相对的两侧；
所述第二子连接电极中多处断开，所述多个条形电极所形成的多条狭缝的远离所述第一子连接电极的端部在所述第二子连接电极的多个断开处形成多个开口。
6.根据权利要求5所述的阵列基板，其特征在于，所述多条狭缝的远离所述第一子连接电极的端部交替开口或封闭；或者，
所述多条狭缝分为至少两组，每组包括相邻的至少两个狭缝，各组狭缝的远离所述第一子连接电极的端部交替开口或封闭。
7.根据权利要求4所述的阵列基板，其特征在于，所述阵列基板还包括设置于所述第一电极层朝向或背向所述衬底基板一侧的黑色矩阵，所述第一子连接电极在所述衬底基板上的正投影处于所述黑色矩阵在所述衬底基板上的正投影的范围之内。
8.根据权利要求7所述的阵列基板，其特征在于，所述第一子连接电极的宽度为2μm～3μm。
9.根据权利要求3所述的阵列基板，其特征在于，相接的两个第一电极单元的多个条形电极一一对应连通，相接的两个第一电极单元的多个条形电极所形成的多条狭缝一一对应连通。
10.根据权利要求9所述的阵列基板，其特征在于，相接的两个第一电极单元的多个条形电极所形成的多条狭缝一一对应连通形成多条连通狭缝；
相接的两个第一电极单元中，每个第一电极单元的连接电极包括第三子连接电极，所述第三子连接电极设置于其所属的第一电极单元的多个条形电极所在区域远离另外一个第一电极单元的一侧，至少一个第一电极单元的第三子连接电极中多处断开，所述多条连通狭缝的相应的端部在该第三子连接电极的断开处形成多个开口，且每条所述连通狭缝中至少一端封闭。
11.根据权利要求10所述的阵列基板，其特征在于，相接的两个第一电极单元中，每个第一电极单元的第三子连接电极中多处断开，所述多条连通狭缝的一端开口，另一端封闭；
所述多条连通狭缝的处于所述第一电极单元的同一侧的端部交替开口或封闭；或者，
所述多条连通狭缝分为至少两组，每组包括相邻的至少两个连通狭缝，各组狭缝的处于所述第一电极单元的同一侧的端部交替开口或封闭。
12.根据权利要求2～11中任一项所述的阵列基板，其特征在于，所述阵列基板还包括设置于所述第一电极层朝向或背向所述衬底基板一侧的第二电极层，所述第二电极层配置为传输像素电压信号；
所述第二电极层包括多个第二电极，所述第二电极一一对应所述多个子像素。
13.根据权利要求1～11中任一项所述的阵列基板，其特征在于，每个所述第一电极单元的多个条形电极所形成的多条狭缝的宽度为2μm～3μm。
14.一种显示装置，其特征在于，所述显示装置包括如权利要求1～13中任一项所述的阵列基板。
CN201811248804.8A 2018-10-25 2018-10-25 阵列基板及显示装置 Pending CN109239994A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201811248804.8A CN109239994A (zh) 2018-10-25 2018-10-25 阵列基板及显示装置
JP2019568614A JP2022503264A (ja) 2018-10-25 2019-03-25 アレイ基板及び表示装置
EP19853278.0A EP3871041B1 (en) 2018-10-25 2019-03-25 Array substrate and display apparatus
PCT/CN2019/079462 WO2020082685A1 (en) 2018-10-25 2019-03-25 Array substrate and display apparatus
US16/618,869 US11520192B2 (en) 2018-10-25 2019-03-25 Array substrate and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811248804.8A CN109239994A (zh) 2018-10-25 2018-10-25 阵列基板及显示装置

Publications (1)

Publication Number Publication Date
CN109239994A true CN109239994A (zh) 2019-01-18

Family

ID=65081983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811248804.8A Pending CN109239994A (zh) 2018-10-25 2018-10-25 阵列基板及显示装置

Country Status (5)

Country Link
US (1) US11520192B2 (zh)
EP (1) EP3871041B1 (zh)
JP (1) JP2022503264A (zh)
CN (1) CN109239994A (zh)
WO (1) WO2020082685A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109884830A (zh) * 2019-02-28 2019-06-14 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置、掩模板
WO2020082685A1 (en) * 2018-10-25 2020-04-30 Boe Technology Group Co., Ltd. Array substrate and display apparatus
CN112083605A (zh) * 2020-08-26 2020-12-15 成都中电熊猫显示科技有限公司 液晶面板、显示装置及液晶面板的配向方法
CN114563892A (zh) * 2020-11-27 2022-05-31 福州京东方光电科技有限公司 阵列基板、显示面板及显示装置
CN114660856A (zh) * 2022-03-16 2022-06-24 Tcl华星光电技术有限公司 阵列基板及显示装置
CN115840314A (zh) * 2021-09-18 2023-03-24 武汉京东方光电科技有限公司 显示面板及其制备方法、显示装置

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007133280A (ja) * 2005-11-14 2007-05-31 Hitachi Displays Ltd 液晶表示装置
CN101038408A (zh) * 2007-04-28 2007-09-19 上海广电光电子有限公司 垂直取向模式的液晶显示装置
US20070236637A1 (en) * 2006-03-22 2007-10-11 Ming-Feng Hsieh Multi-domain vertical alignment liquid crystal display
KR100827459B1 (ko) * 2006-04-11 2008-05-06 비오이 하이디스 테크놀로지 주식회사 횡전계 모드 액정표시장치
EP2144112A1 (en) * 2008-07-11 2010-01-13 Samsung Electronics Co., Ltd. Display substrate and display panel having the same
US7880857B2 (en) * 2005-12-26 2011-02-01 Sharp Kabushiki Kaisha Active matrix substrate, display device, television receiver, and method for repairing defects of active matrix substrate
CN202330961U (zh) * 2011-11-21 2012-07-11 深圳市华星光电技术有限公司 一种像素电极及液晶面板
CN103941485A (zh) * 2013-02-26 2014-07-23 厦门天马微电子有限公司 边缘场开关模式液晶显示装置的像素单元和阵列基板
CN105097836A (zh) * 2015-07-15 2015-11-25 京东方科技集团股份有限公司 显示基板及其制作方法以及显示装置
CN105138184A (zh) * 2015-09-25 2015-12-09 深圳市华星光电技术有限公司 一种内嵌触摸液晶面板及其阵列基板
CN105652498A (zh) * 2016-03-22 2016-06-08 上海中航光电子有限公司 一种阵列基板、触控显示面板和触控显示装置
CN105676550A (zh) * 2016-04-21 2016-06-15 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN106168865A (zh) * 2016-06-28 2016-11-30 京东方科技集团股份有限公司 内嵌式触摸屏及其制作方法、显示装置
CN107167973A (zh) * 2017-07-07 2017-09-15 京东方科技集团股份有限公司 阵列基板、显示装置及其驱动方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007327997A (ja) * 2006-06-06 2007-12-20 Epson Imaging Devices Corp 液晶装置、及び電子機器
JP5175043B2 (ja) 2006-09-26 2013-04-03 株式会社ジャパンディスプレイウェスト 液晶装置及びその製造方法、並びに電子機器
JP5167781B2 (ja) * 2007-03-30 2013-03-21 セイコーエプソン株式会社 電界駆動型装置、液晶装置及び電子機器
JP2009020374A (ja) * 2007-07-13 2009-01-29 Hitachi Displays Ltd 液晶表示装置
US8212954B2 (en) * 2007-11-21 2012-07-03 Sony Corporation Liquid crystal display device
KR20130032743A (ko) * 2011-09-23 2013-04-02 삼성디스플레이 주식회사 액정 표시 장치
JP5767186B2 (ja) * 2012-09-28 2015-08-19 株式会社ジャパンディスプレイ 表示装置及び電子機器
KR20140044453A (ko) 2012-10-05 2014-04-15 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 액정 표시 패널
CN103336392B (zh) * 2013-06-21 2016-03-02 京东方科技集团股份有限公司 阵列基板、液晶显示面板及装置
CN103488002B (zh) * 2013-09-18 2015-03-11 京东方科技集团股份有限公司 像素电极、阵列基板和显示装置
KR102021106B1 (ko) * 2013-11-12 2019-09-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
CN203773203U (zh) 2014-04-24 2014-08-13 北京京东方显示技术有限公司 一种阵列基板及显示装置
CN104201177A (zh) * 2014-07-28 2014-12-10 合肥鑫晟光电科技有限公司 阵列基板及制作方法、显示装置
CN104880871B (zh) 2015-06-23 2018-05-11 合肥鑫晟光电科技有限公司 显示面板和显示装置
CN105159001B (zh) * 2015-10-20 2018-06-12 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板以及显示装置
CN106125438B (zh) * 2016-09-05 2019-07-23 京东方科技集团股份有限公司 一种阵列基板、显示装置及其驱动方法
CN109239994A (zh) 2018-10-25 2019-01-18 京东方科技集团股份有限公司 阵列基板及显示装置

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007133280A (ja) * 2005-11-14 2007-05-31 Hitachi Displays Ltd 液晶表示装置
US7880857B2 (en) * 2005-12-26 2011-02-01 Sharp Kabushiki Kaisha Active matrix substrate, display device, television receiver, and method for repairing defects of active matrix substrate
US20070236637A1 (en) * 2006-03-22 2007-10-11 Ming-Feng Hsieh Multi-domain vertical alignment liquid crystal display
KR100827459B1 (ko) * 2006-04-11 2008-05-06 비오이 하이디스 테크놀로지 주식회사 횡전계 모드 액정표시장치
CN101038408A (zh) * 2007-04-28 2007-09-19 上海广电光电子有限公司 垂直取向模式的液晶显示装置
EP2144112A1 (en) * 2008-07-11 2010-01-13 Samsung Electronics Co., Ltd. Display substrate and display panel having the same
CN202330961U (zh) * 2011-11-21 2012-07-11 深圳市华星光电技术有限公司 一种像素电极及液晶面板
CN103941485A (zh) * 2013-02-26 2014-07-23 厦门天马微电子有限公司 边缘场开关模式液晶显示装置的像素单元和阵列基板
CN105097836A (zh) * 2015-07-15 2015-11-25 京东方科技集团股份有限公司 显示基板及其制作方法以及显示装置
CN105138184A (zh) * 2015-09-25 2015-12-09 深圳市华星光电技术有限公司 一种内嵌触摸液晶面板及其阵列基板
CN105652498A (zh) * 2016-03-22 2016-06-08 上海中航光电子有限公司 一种阵列基板、触控显示面板和触控显示装置
CN105676550A (zh) * 2016-04-21 2016-06-15 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN106168865A (zh) * 2016-06-28 2016-11-30 京东方科技集团股份有限公司 内嵌式触摸屏及其制作方法、显示装置
CN107167973A (zh) * 2017-07-07 2017-09-15 京东方科技集团股份有限公司 阵列基板、显示装置及其驱动方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020082685A1 (en) * 2018-10-25 2020-04-30 Boe Technology Group Co., Ltd. Array substrate and display apparatus
US11520192B2 (en) 2018-10-25 2022-12-06 Chongqing Boe Optoelectronics Technology Co., Ltd. Array substrate and display apparatus
CN109884830A (zh) * 2019-02-28 2019-06-14 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置、掩模板
CN112083605A (zh) * 2020-08-26 2020-12-15 成都中电熊猫显示科技有限公司 液晶面板、显示装置及液晶面板的配向方法
CN112083605B (zh) * 2020-08-26 2022-11-29 成都中电熊猫显示科技有限公司 液晶面板、显示装置及液晶面板的配向方法
CN114563892A (zh) * 2020-11-27 2022-05-31 福州京东方光电科技有限公司 阵列基板、显示面板及显示装置
CN114563892B (zh) * 2020-11-27 2023-12-19 福州京东方光电科技有限公司 阵列基板、显示面板及显示装置
CN115840314A (zh) * 2021-09-18 2023-03-24 武汉京东方光电科技有限公司 显示面板及其制备方法、显示装置
CN114660856A (zh) * 2022-03-16 2022-06-24 Tcl华星光电技术有限公司 阵列基板及显示装置
CN114660856B (zh) * 2022-03-16 2024-02-20 Tcl华星光电技术有限公司 阵列基板及显示装置

Also Published As

Publication number Publication date
US11520192B2 (en) 2022-12-06
JP2022503264A (ja) 2022-01-12
EP3871041A4 (en) 2022-07-06
US20220004063A1 (en) 2022-01-06
EP3871041B1 (en) 2024-01-31
EP3871041A1 (en) 2021-09-01
WO2020082685A1 (en) 2020-04-30

Similar Documents

Publication Publication Date Title
CN109239994A (zh) 阵列基板及显示装置
CN100374949C (zh) 液晶显示器件及其制造方法
CN103472647B (zh) 一种阵列基板、液晶显示面板及显示装置
CN105093740B (zh) 阵列基板、液晶显示面板及其液晶显示装置
CN107065350A (zh) 八畴3t像素结构
CN101995700B (zh) 液晶面板及其制造方法
CN100593752C (zh) 液晶显示面板、像素结构及其制造方法
CN101441380B (zh) 多畴垂直取向模式的液晶显示装置
CN100362414C (zh) 共平面开关模式液晶显示器件及其制造方法
CN204302636U (zh) 一种显示装置
CN104280966B (zh) 液晶显示面板
CN106842678A (zh) 一种彩膜基板、显示面板及显示装置
CN204496141U (zh) 液晶屏及显示装置
CN105093606B (zh) 阵列基板、液晶显示面板和液晶显示装置
CN102799033A (zh) 显示面板及其制作方法、显示装置
CN103728800B (zh) 一种能消除可移动云纹的液晶显示器
CN106873264A (zh) 阵列基板、液晶显示面板、显示装置和像素充电方法
CN102253544A (zh) 液晶显示装置
CN104749836A (zh) 一种像素结构、阵列基板、显示装置及制作方法
CN103913910B (zh) 一种像素单元结构、阵列基板结构及液晶显示装置
CN106707532A (zh) 一种显示装置
CN101131515B (zh) 薄膜晶体管阵列基板及液晶显示装置
CN205787506U (zh) 阵列基板和液晶显示装置
CN109752892A (zh) 一种液晶显示面板及显示装置
CN103941510B (zh) 一种tft阵列基板、显示面板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination