CN102645808A - 一种阵列基板的制造方法、阵列基板及显示装置 - Google Patents
一种阵列基板的制造方法、阵列基板及显示装置 Download PDFInfo
- Publication number
- CN102645808A CN102645808A CN2012101190080A CN201210119008A CN102645808A CN 102645808 A CN102645808 A CN 102645808A CN 2012101190080 A CN2012101190080 A CN 2012101190080A CN 201210119008 A CN201210119008 A CN 201210119008A CN 102645808 A CN102645808 A CN 102645808A
- Authority
- CN
- China
- Prior art keywords
- electrode
- data line
- insulating film
- substrate
- organic insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
Abstract
本发明提供一种阵列基板的制造方法、阵列基板及显示装置。阵列基板的显示区域包括栅线、数据线以及多个像素单元，非显示区域包括栅焊盘和数据焊盘，像素单元包括薄膜晶体管、像素电极和公共电极，像素电极与薄膜晶体管的漏电极相连接；公共电极包括位于像素电极上方的第一公共电极和位于数据线上方的第二公共电极；公共电极所在的层与像素电极所在的层之间设置有保护膜；像素电极和数据线之间、薄膜晶体管与保护膜之间设置有无机绝缘膜和有机绝缘膜，无机绝缘膜形成在数据线和薄膜晶体管的源极、漏极和沟道区域的半导体层的上方，有机绝缘膜位于无机绝缘膜的上方。本发明能够降低数据线上的信号延迟，并能够防止高温下TFT中漏电流的产生。
Description
技术领域
本发明涉及液晶显示领域，尤其涉及一种阵列基板的制造方法、阵列基板及显示装置。
背景技术
薄膜晶体管液晶显示器(TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。其中，高级超维场转换技术(ADvanced Super Dimension Switch，简称ADS)，通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场开关技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。
ADS模式TFT-LCD是利用公共电极和像素电极之间的边缘场效应驱动液晶，根据其电极设计及层间结构，液晶透过率及特性大有变化。图1为现有技术的ADS模式液晶显示器的阵列基板的截面图。如图1所示，在所述阵列基板中，栅电极2形成在基板1上，栅电极2上形成有栅绝缘层4，栅绝缘层4上形成有半导体层5，源电极6和漏电极7形成在半导体层5上且相互分开着，像素电极12与漏电极7电连接后形成在栅绝缘层4上，公共电极16形成在保护膜13上，栅线(图未示)和数据线8限定像素区域，栅焊盘3形成在基板1上，数据焊盘9形成在栅绝缘层4上。为了防止漏光，在数据线8上方形成一部分公共电极162。
在上述阵列基板中，公共电极162和数据8之间存在寄生电容(Cdp_datato Vcom)，像素电极12和数据线8之间也存在寄生电容(Cdp_data to pixel)。在结构上，像素电极12和数据线8之间的距离较小时，寄生电容会比较大，这给像素电极12的充电特性带来影响，随之会影响到显示的质量，导致画面上出现污渍、残像或者闪烁现象。为此，需要增加像素电极12和数据线8之间的距离来减小寄生电容，但这却会导致像素的开口率降低。
另外，公共电极162和数据线8之间的寄生电容较大时，会导致数据线8上的信号发生延迟。液晶显示器的分辨率越高、面积越大时，信号延迟会越严重。在现有的改善信号延迟的方法中，主要是通过提高数据线8和公共电极162间的保护膜13的厚度来降低寄生电容，但这会造成制造时间以及制造成本的急剧增加。
发明内容
本发明所要解决的技术问题是提供一种阵列基板的制造方法、阵列基板及显示装置，以降低阵列基板中数据线上的信号延迟，并防止高温下TFT中漏电流的产生。
为解决上述技术问题，本发明提供技术方案如下：
一种阵列基板，包括显示区域和非显示区域，所述显示区域包括栅线、数据线以及位于栅线和数据线之间的多个像素单元，所述非显示区域包括栅焊盘和数据焊盘，其中，所述像素单元包括薄膜晶体管、像素电极和公共电极，所述像素电极与所述薄膜晶体管的漏电极相连接；所述公共电极包括位于像素电极上方的第一公共电极和位于数据线上方的第二公共电极；所述公共电极所在的层与所述像素电极所在的层之间设置有保护膜；所述像素电极和所述数据线之间、以及所述薄膜晶体管与所述保护膜之间设置有无机绝缘膜和有机绝缘膜，所述无机绝缘膜形成在所述数据线和所述薄膜晶体管的源极、漏极和沟道区域的半导体层的上方，所述有机绝缘膜位于所述无机绝缘膜的上方。
上述的阵列基板，其中，所述阵列基板的具体结构包括：
形成在基板上的栅电极和栅线；
形成在栅电极和栅线上的栅绝缘层；
形成在栅绝缘层上的半导体层和数据线；
形成在半导体层上的源电极和漏电极；
形成在源电极、漏电极、数据线和半导体层上的无机绝缘膜；
形成在无机绝缘膜上的有机绝缘膜，无机绝缘膜和有机绝缘膜上形成有第一接触孔；
形成在有机绝缘膜上的像素电极，像素电极通过第一接触孔与漏电极电连接；
形成在像素电极和有机绝缘膜上的保护膜；
形成在保护膜上的公共电极，公共电极包括位于像素电极上方的第一公共电极和位于数据线上方的第二公共电极。
上述的阵列基板，其中，所述数据线下方保留有半导体层材料，或者所述数据线下方与栅绝缘层直接接触。
上述的阵列基板，其中，还包括：
与所述栅线位于同一层的栅焊盘；
与所述数据线位于同一层的数据焊盘；
在所述栅焊盘上方形成的第二接触孔和栅焊盘电极，所述栅焊盘电极通过所述第二接触孔与所述栅焊盘电连接；
在所述数据焊盘上方形成的第三接触孔和数据焊盘电极，所述数据焊盘电极通过所述第三接触孔与所述数据焊盘电连接。
上述的阵列基板，其中：所述像素电极与所述数据线在沿平行于所述基板的方向之间的距离为0～1μm。
上述的阵列基板，其中：所述无机绝缘膜的厚度为
上述的阵列基板，其中：所述有机绝缘膜的材料为聚丙烯酸。
上述的阵列基板，其中：所述有机绝缘膜的厚度为
上述的阵列基板，其中：所述保护膜采用无机绝缘材料，其厚度为
一种阵列基板的制造方法，包括：
在基板上形成栅电极、栅线和栅焊盘；
在形成有栅电极、栅线和栅焊盘的基板上形成栅绝缘层；
在形成有栅绝缘层的基板上形成半导体层、源电极、漏电极、数据线和数据焊盘；
在形成有半导体层、源电极、漏电极、数据线和数据焊盘的基板上形成无机绝缘膜；
在形成有无机绝缘膜的基板上形成有机绝缘膜，对有机绝缘膜和无机绝缘膜进行构图，以形成第一接触孔，并暴露栅焊盘区域的栅绝缘层和数据焊盘；
在形成有有机绝缘膜的基板上形成像素电极，像素电极通过第一接触孔与漏电极电连接；
在形成有像素电极的基板上形成保护膜，并对保护膜进行构图，以形成第二接触孔和第三接触孔；
在形成有保护膜的基板上形成公共电极、栅焊盘电极和数据焊盘电极，公共电极包括位于像素电极上方的第一公共电极和位于数据线上方的第二公共电极，栅焊盘电极通过第二接触孔与栅焊盘电连接，数据焊盘电极通过第三接触孔与数据焊盘电连接。
上述的制造方法，其中，所述在形成有栅绝缘层的基板上形成半导体层、源电极、漏电极、数据线和数据焊盘，包括：
在形成有栅绝缘层的基板上形成半导体材料层；
对半导体材料层进行构图，形成半导体层；
在形成有半导体层的基板上形成金属层；
对金属层进行构图，形成源电极、漏电极、数据线和数据焊盘，并在源电极和漏电极之间的半导体层上形成沟道。
上述的制造方法，其中，所述在形成有栅绝缘层的基板上形成半导体层、源电极、漏电极、数据线和数据焊盘，包括：
在形成有栅绝缘层的基板上依次形成半导体材料层和金属层；
在金属层上形成光刻胶层；
采用半色调或灰色调掩模板对光刻胶层进行曝光和显影，形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶未保留区域；
刻蚀掉光刻胶未保留区域的金属层和半导体材料层；
通过灰化工艺去除光刻胶部分保留区域的光刻胶；
刻蚀掉光刻胶部分保留区域的金属层及半导体材料层的一部分。
上述的制造方法，其中，对有机绝缘膜进行构图之后，还包括：
对所述有机绝缘膜进行固化处理，所述固化处理的温度为230～260℃，时间为30～60分钟。
上述的制造方法，其中：所述像素电极与所述数据线在沿平行于所述基板的方向之间的距离为0～1μm。
上述的制造方法，其中：所述无机绝缘膜的厚度为
上述的制造方法，其中：所述有机绝缘膜的材料为聚丙烯酸。
上述的制造方法，其中：所述有机绝缘膜的厚度为
上述的制造方法，其中：所述保护膜采用无极绝缘材料，其厚度为
一种显示装置，包括上述的阵列基板。
本发明的技术方案通过将低介电常数的有机绝缘膜应用于阵列基板，来降低公共电极和数据线之间的寄生电容，从而能够降低数据线上的信号延迟，改善显示质量。相对于现有技术中通过增加保护膜的厚度来降低寄生电容，本发明的技术方案还能够减少工艺时间和降低制造成本。
另外，本发明的技术方案还在有机绝缘膜和半导体层之间形成无机绝缘膜作为缓冲层，所述缓冲层能够阻止有机绝缘膜中的离子异物渗透到半导体层，从而防止在高温下TFT中漏电流的产生。
附图说明
图1为现有技术的ADS模式液晶显示器的阵列基板的截面图；
图2～图15为本发明实施例的阵列基板的制造方法中阵列基板的截面图；
图16为本发明实施例的一种阵列基板的截面图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本发明进行详细描述。
本发明实施例提供一种阵列基板，包括显示区域和非显示区域，所述显示区域包括栅线、数据线以及位于栅线和数据线之间的多个像素单元，所述非显示区域包括栅焊盘和数据焊盘，其中，所述像素单元包括薄膜晶体管(TFT)、像素电极和公共电极，所述像素电极与所述薄膜晶体管的漏电极相连接，其中，所述公共电极包括位于像素电极上方的第一公共电极和位于数据线上方的第二公共电极；所述公共电极所在的层与所述像素电极所在的层之间设置有保护膜；所述像素电极和所述数据线之间、以及所述薄膜晶体管与所述保护膜之间设置有无机绝缘膜和有机绝缘膜，所述无机绝缘膜形成在所述数据线和所述薄膜晶体管的源极、漏极和沟道区域的半导体层的上方，所述有机绝缘膜位于所述无机绝缘膜的上方。
本发明的技术方案通过将低介电常数的有机绝缘膜应用于阵列基板，来降低公共电极和数据线之间的寄生电容，从而能够降低数据线上的信号延迟，改善显示质量。相对于现有技术中通过增加保护膜的厚度来降低寄生电容，本发明的技术方案还能够减少工艺时间和降低制造成本。
另外，本发明的技术方案还在有机绝缘膜和半导体层之间形成无机绝缘膜作为缓冲层，所述缓冲层能够阻止有机绝缘膜中的离子异物渗透到半导体层，从而防止在高温下TFT中漏电流的产生。
在本发明实施例中，除了上述结构之外，阵列基板的基板结构可以根据实际情况进行设置，比如：薄膜晶体管可以为顶栅结构，也可以为底栅结构；像素电极与漏电极的连接方式可以为搭接，也可以为通过过孔连接等等，在此不做限定。下面示例性的以一种阵列基板为例，对本发明实施例的技术方案进行说明。
图16为本发明实施例的一种阵列基板的截面图。参照图16，所述阵列基板可以包括：
基板1；
形成在基板1上的栅电极2、栅线(图未示)和栅焊盘3；
形成在栅电极2和栅线上的栅绝缘层4；
形成在栅绝缘层4上的半导体层5、数据线8和数据焊盘9；
形成在半导体层5上的源电极6和漏电极7；
形成在源电极6、漏电极7、数据线8和半导体层5上的无机绝缘膜21；
形成在无机绝缘膜21上的有机绝缘膜10，无机绝缘膜21和有机绝缘膜10上形成有第一接触孔11；
形成在有机绝缘膜10上的像素电极12，像素电极12通过第一接触孔11与漏电极7电连接；
形成在像素电极12和有机绝缘膜10上的保护膜13；
形成在保护膜13上的公共电极16，公共电极16包括位于像素电极12上方的第一公共电极161和位于数据线8上方的第二公共电极162；
在所述栅焊盘3上方形成的第二接触孔14和栅焊盘电极17，所述栅焊盘电极17通过所述第二接触孔14与所述栅焊盘3电连接；
在所述数据焊盘9上方形成的第三接触孔15和数据焊盘电极18，所述数据焊盘电极18通过所述第三接触孔15与所述数据焊盘9电连接。
根据本发明的实施例，通过将低介电常数(2.0～4.0)的有机绝缘膜10应用于阵列基板，来降低公共电极162和数据线8之间的寄生电容，从而能够降低数据线8上的信号延迟，改善显示质量。相对于现有技术中通过增加保护膜13的厚度来降低寄生电容，本发明实施例还能够减少工艺时间和降低制造成本。
根据本发明的实施例，由于采用了低介电常数的有机绝缘膜10，还可以通过减小像素电极12和数据线8之间的距离，来增加像素的开口率，其中，所述像素电极12与所述数据线8在沿平行于基板1的方向之间的距离可以减小到0～1μm。
另外，如果有机绝缘膜10和半导体层5接触，则在高温环境下，有机绝缘膜中10的离子异物会渗透到半导体层5，带来TFT中漏电流的增加。根据本发明的实施例，在有机绝缘膜10和半导体层5之间形成无机绝缘膜21作为缓冲层，所述缓冲层能够阻止有机绝缘膜10中的离子异物渗透到半导体层5，从而防止在高温下TFT中漏电流的产生。
其中，所述有机绝缘膜10的材料可以采用聚丙烯酸，所述有机绝缘膜10的厚度为
所述保护膜13可以采用无机绝缘材料，其厚度为
所述无机绝缘膜21可以采用氧化物(例如SiOx)或者氮化物(例如SiNx)等材料，其厚度为
本发明实施例中，数据线下方可以保留半导体层(如图13所示)，也可以不保留半导体层(如图14所示)；源电极和/或漏电极可以完全位于半导体层的上方(如图13所示)，也可以延伸至半导体层之外的区域(如图14所示)。当源电极和/或漏电极延伸至半导体层之外的区域时，具有更好的接触效果。
本发明实施例中，半导体层5可以为普通硅半导体(本征半导体+掺杂半导体)，也可以为有机半导体，还可以为氧化物半导体。
本发明实施例中，公共电极16为狭缝状，像素电极12可以为板状，也可以为狭缝状。
本发明实施例还提供一种显示装置，所述显示装置可以包括上述的任一种阵列基板。所述显示装置可以为：液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以下给出上述阵列基板的制造方法。
方法实施例1
步骤S11，提供一基板，在基板上形成栅线、栅电极和栅焊盘；
首先，可以采用溅射、热蒸发或其它成膜方法，在玻璃基板或其他类型的透明基板上面形成栅金属层，栅金属层可以采用铬(Cr)、钼(Mo)、铝(Al)、铜(Cu)、钨(W)、钕(Nd)及其合金，并且，栅金属层可以为一层或多层；然后，在栅金属层上形成光刻胶；其次，采用刻画有图形的掩膜板对光刻胶进行曝光和显影，形成光刻胶掩膜；再次，采用光刻胶掩膜对栅金属层进行刻蚀，形成栅线、栅电极和栅焊盘的图形；最后，剥离剩余的光刻胶。需要说明的是，本步骤中，在形成栅线、栅电极和栅焊盘的图形的同时，还可以形成公共电极线。
步骤S12，在完成步骤S11的基板上形成栅绝缘层；
如图2所示，可以采用等离子体增强化学气相沉积(PECVD)等方法，在所述基板1上沉积厚度为的栅绝缘层4。其中，栅绝缘层4可以选用氧化物(例如SiOx)或者氮化物(例如SiNx)等材料。
步骤S13，在完成步骤S12的基板上形成半导体层；
如图3所示，首先，可以采用PECVD等方法，在所述基板1上形成厚度为
的半导体材料层；然后，在半导体材料层上形成光刻胶；其次，采用刻画有图形的掩膜板对光刻胶进行曝光和显影，形成光刻胶掩膜；再次，采用光刻胶掩膜对半导体材料层进行刻蚀，形成半导体层5的图形；最后，剥离剩余的光刻胶。
步骤S14，在完成步骤S13的基板上形成源电极、漏电极、数据线和数据焊盘；
如图4所示，首先，可以采用溅射、热蒸发或其它成膜方法，在所述基板1上面形成厚度为
的源漏金属层，源漏金属层可以采用铬(Cr)、钼(Mo)、铝(Al)、铜(Cu)、钨(W)、钕(Nd)及其合金，并且，源漏金属层可以为一层或多层；然后，在源漏金属层上形成光刻胶；其次，采用刻画有图形的掩膜板对光刻胶进行曝光和显影，形成光刻胶掩膜；再次，采用光刻胶掩膜对源漏金属层进行刻蚀，形成源电极6、漏电极7、数据线8和数据焊盘9的图形；最后，刻蚀掉源电极6和漏电极7之间的半导体层5的一部分，并剥离剩余的光刻胶，以此完成薄膜晶体管的沟道。其中，刻蚀掉源电极6和漏电极7之间的半导体层5的一部分，主要是指当半导体层5为本征半导体和掺杂半导体(欧姆接触层)构成的硅半导体结构时，应刻蚀掉源电极6和漏电极7之间的欧姆接触层；而当半导体层5为有机半导体或氧化物半导体时，刻蚀掉半导体层5的一部分是主要是由于刻蚀源漏金属层时的过刻所致，而不需刻意去刻蚀掉半导体层5的一部分，只需保证沟道区域的源漏金属层完全刻蚀掉即可。
步骤S15，在完成步骤S14的基板上形成无机绝缘膜；
如图5所示，可以采用PECVD等方法，在所述基板1上沉积厚度为
的无机绝缘膜21。其中，无机绝缘膜21可以选用氧化物(例如SiOx)或者氮化物(例如SiNx)等材料。
步骤S16，在完成步骤S15的基板上形成有机绝缘膜，并对有机绝缘膜进行构图；
如图6所示，首先，在所述基板1上形成厚度为
的有机绝缘膜10，所述有机绝缘膜10可以采用聚丙烯酸等有机感光材料；然后，采用刻画有图形的掩膜板对有机绝缘膜进行曝光和显影，暴露出漏电极7、数据焊盘9和栅焊盘3区域的无机绝缘膜21；最后，对有机绝缘膜10进行固化(Cure)处理。
在本步骤中，如果有机绝缘膜10的厚度过小，则后续公共电极与数据线之间的寄生电容的减小效果(相对于无机绝缘膜)不明显；如果有机绝缘膜10的厚度过高，则层间段差部的坡度会增加，可能会带来像素电极断开等不良。
在本步骤中，固化处理的温度可以为230～260℃，时间可以为30～60分钟。固化温度如果低于230℃，进行后续工艺时由于保护膜的微固化，会产生污染以及膜翘起等不良；固化温度如果高于260℃，则可能造成有机绝缘膜10的变性，从而使得透过率低下。
步骤S17，刻蚀掉暴露的无机绝缘膜；
如图7所示，以有机绝缘膜10作为掩膜，对暴露的无机绝缘膜21进行刻蚀，形成第一接触孔11，并暴露栅焊盘3区域的栅绝缘层4和数据焊盘9。
步骤S18，在完成步骤S17的基板上形成像素电极，所述像素电极通过所述第一接触孔与漏电极电连接；
如图8所示，首先，可以采用磁控溅射、热蒸发或其它成膜方法，在所述基板1上形成厚度为
的透明导电层，透明导电层可以采用氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等材料；然后，在透明导电层上形成光刻胶；其次，采用刻画有图形的掩膜板对光刻胶进行曝光和显影，形成光刻胶掩膜；再次，采用光刻胶掩膜对透明导电层进行刻蚀，形成像素电极12的图形，所述像素电极12通过所述第一接触孔11与漏电极7电连接；再次，采用光刻胶掩膜刻蚀掉暴露的栅绝缘层4，以暴露出栅焊盘3；最后，剥离剩余的光刻胶。
在本步骤中，如果像素电极12的厚度过低，则会使得其电阻过高；如果像素电极12的厚度过高，则会造成透过率低下。
图9的左半部分是现有技术完成像素电极后的阵列基板的截面图，右半部分为本发明实施例完成像素电极后的阵列基板的截面图。如图9所示，在现有技术中，为避免像素电极12和数据线8之间的寄生电容给像素电极12的充电特性带来的影响，像素电极12与数据线8之间的距离d1需要做的较大，一般为2μm左右，这导致像素的开口率降低；而在本发明实施例中，由于采用了有机绝缘模10，则像素电极12和数据线8之间的距离d2做的较小时，像素电极和数据线之间的寄生电容也不会太大，因此，可以将所述d2减小到0～1μm，来增加像素的开口率。
步骤S19，在完成步骤S18的基板上形成保护膜，并对保护膜进行构图；
如图10所示，首先，可以采用PECVD等方法，在所述基板1上形成厚度为
的保护膜13，保护模13可以采用SiNx或SiOx等材料；然后，在保护膜13上形成光刻胶；其次，采用刻画有图形的掩膜板对光刻胶进行曝光和显影，形成光刻胶掩膜；再次，采用光刻胶掩膜对保护膜13进行刻蚀，以暴露出栅焊盘3和数据焊盘9，形成第二接触孔14和第三接触孔15；最后，剥离剩余的光刻胶。
在本步骤中，保护膜13的厚度低于
时，存储电容(Cst)上升，会造成信号延迟增加；保护膜13的厚度高于
时，会造成工艺时间及制造成本过高。
步骤S20，在完成步骤S19的基板上形成公共电极、栅焊盘电极和数据焊盘电极。
如图16所示，首先，可以采用磁控溅射、热蒸发或其它成膜方法，在所述基板1上形成厚度为
的透明导电层，透明导电层可以采用氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等材料；然后，在透明导电层上形成光刻胶；其次，采用刻画有图形的掩膜板对光刻胶进行曝光和显影，形成光刻胶掩膜；再次，采用光刻胶掩膜对透明导电层进行刻蚀，形成公共电极16、栅焊盘电极17和数据焊盘电极18的图形；最后，剥离剩余的光刻胶
其中，所述公共电极16包括位于像素电极12上方的第一公共电极161和位于数据线8上方的第二公共电极162，所述公共电极16为狭缝状。所述栅焊盘电极17通过所述第二接触孔14与所述栅焊盘3电连接，所述数据焊盘电极18通过所述第三接触孔15与所述数据焊盘9电连接
在本步骤中，如果公共电极16的厚度过低，则会使得其电阻过高；如果公共电极16的厚度过高，则会造成透过率低下。
在本实施例中，第二公共电极162位于数据线8的上方，能够屏蔽像素电极12和数据线8之间的电磁场，以此能够减小彩色滤光片上黑矩阵的宽度，从而能够增加像素的开口率。
方法实施例2
步骤S21，提供一基板，在基板上形成栅线、栅电极和栅焊盘；
首先，可以采用溅射、热蒸发或其它成膜方法，在玻璃基板或其他类型的透明基板上面形成栅金属层，栅金属层可以采用铬(Cr)、钼(Mo)、铝(Al)、铜(Cu)、钨(W)、钕(Nd)及其合金，并且，栅金属层可以为一层或多层；然后，在栅金属层上形成光刻胶；其次，采用刻画有图形的掩膜板对光刻胶进行曝光和显影，形成光刻胶掩膜；再次，采用光刻胶掩膜对栅金属层进行刻蚀，形成栅线、栅电极和栅焊盘的图形；最后，剥离剩余的光刻胶。需要说明的是，本步骤中，在形成栅线、栅电极和栅焊盘的图形的同时，还可以形成公共电极线。
步骤S22，在完成步骤S21的基板上形成栅绝缘层；
如图2所示，可以采用等离子体增强化学气相沉积(PECVD)等方法，在所述基板1上沉积厚度为
的栅绝缘层4。其中，栅绝缘层4可以选用氧化物(例如SiOx)或者氮化物(例如SiNx)等材料。
步骤S23，在完成步骤S22的基板上形成半导体材料层；
如图11所示，可以采用PECVD等方法，在所述基板1上形成厚度为
的半导体材料层20。
步骤S24，在完成步骤S23的基板上形成源漏金属层；
可以采用溅射、热蒸发或其它成膜方法，在所述基板1上面形成厚度为
的源漏金属层，源漏金属层可以采用铬(Cr)、钼(Mo)、铝(Al)、铜(Cu)、钨(W)、钕(Nd)及其合金，并且，源漏金属层可以为一层或多层。
步骤S25，在完成步骤S24的基板上形成光刻胶掩膜；
如图12所示，首先，在源漏金属层上形成光刻胶层19；其次，采用刻画有图形的灰色调或半色调掩膜板对光刻胶层19进行曝光和显影，形成包括光刻胶完全保留区域、光刻胶部分保留区域和光刻胶未保留区域的光刻胶掩膜。
步骤S26，形成数据线和数据焊盘的图形；
如图13所示，采用光刻胶掩膜对光刻胶未保留区域的源漏金属层进行刻蚀，形成数据线8和数据焊盘9的图形。
步骤S27，刻蚀光刻胶未保留区域的半导体材料层，并进行灰化工艺；
如图14所示，首先，采用光刻胶掩膜对光刻胶未保留区域的半导体材料层20进行刻蚀，形成半导体层5的图形；然后，通过灰化工艺去除光刻胶部分保留区域的光刻胶，光刻胶完全保留区域的光刻胶变薄，形成新的光刻胶掩膜。
步骤S28，形成源电极和漏电极的图形；
如图15所示，首先，采用光刻胶掩膜刻蚀暴露的源漏金属层，形成源电极6和漏电极7的图形；然后，刻蚀掉源电极6和漏电极7之间的半导体层5的一部分，并剥离剩余的光刻胶，以此完成薄膜晶体管的沟道。其中，刻蚀掉源电极6和漏电极7之间的半导体层5的一部分，主要是指当半导体层5为本征半导体和掺杂半导体(欧姆接触层)构成的硅半导体结构时，应刻蚀掉源电极6和漏电极7之间的欧姆接触层；而当半导体层5为有机半导体或氧化物半导体时，刻蚀掉半导体层5的一部分是主要是由于刻蚀源漏金属层时的过刻所致，而不需刻意去刻蚀掉半导体层5的一部分，只需保证沟道区域的源漏金属层完全刻蚀掉即可。
在以下步骤中，虽然图中未示出，但是可以理解的是，在数据线8和数据焊盘9下方仍然保留了未刻蚀掉的半导体材料。
步骤S29，在完成步骤S28的基板上形成无机绝缘膜；
如图5所示，可以采用PECVD等方法，在所述基板1上沉积厚度为
的无机绝缘膜21。其中，无机绝缘膜21可以选用氧化物(例如SiOx)或者氮化物(例如SiNx)等材料。
步骤S30，在完成步骤S29的基板上形成有机绝缘膜，并对有机绝缘膜进行构图；
如图6所示，首先，在所述基板1上形成厚度为
的有机绝缘膜10，所述有机绝缘膜10可以采用聚丙烯酸等有机感光材料；然后，采用刻画有图形的掩膜板对有机绝缘膜进行曝光和显影，暴露出漏电极、数据焊盘9和栅焊盘3区域的无机绝缘膜21；最后，对有机绝缘膜10进行固化(Cure)处理。
在本步骤中，如果有机绝缘膜10的厚度过小，则后续公共电极与数据线之间的寄生电容的减小效果(相对于无机绝缘膜)不明显；如果有机绝缘膜10的厚度过高，则层间段差部的坡度会增加，可能会带来像素电极断开等不良。
在本步骤中，固化处理的温度可以为230～260℃，时间可以为30～60分钟。固化温度如果低于230℃，进行后续工艺时由于保护膜的微固化，会产生污染以及膜翘起等不良；固化温度如果高于260℃，则可能造成有机绝缘膜10的变性，从而使得透过率低下。
步骤S31，刻蚀掉暴露的无机绝缘膜；
如图7所示，以有机绝缘膜10作为掩膜，对暴露的无机绝缘膜21进行刻蚀，形成第一接触孔11，并暴露栅焊盘3区域的栅绝缘层4和数据焊盘9。
步骤S32，在完成步骤S31的基板上形成像素电极，所述像素电极通过所述第一接触孔与漏电极电连接；
如图8所示，首先，可以采用磁控溅射、热蒸发或其它成膜方法，在所述基板1上形成厚度为
的透明导电层，透明导电层可以采用氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等材料；然后，在透明导电层上形成光刻胶；其次，采用刻画有图形的掩膜板对光刻胶进行曝光和显影，形成光刻胶掩膜；再次，采用光刻胶掩膜对透明导电层进行刻蚀，形成像素电极12的图形，所述像素电极12通过所述第一接触孔11与漏电极7电连接；再次，采用光刻胶掩膜刻蚀掉暴露的栅绝缘层4，以暴露出栅焊盘3；最后，剥离剩余的光刻胶。在每个像素单元中，所述像素电极可以为板状，也可以为狭缝状。
在本步骤中，如果像素电极12的厚度过低，则会使得其电阻过高；如果像素电极12的厚度过高，则会造成透过率低下。
图9的左半部分是现有技术完成像素电极后的阵列基板的截面图，右半部分为本发明实施例完成像素电极后的阵列基板的截面图。如图9所示，在现有技术中，为避免像素电极12和数据线8之间的寄生电容给像素电极12的充电特性带来的影响，像素电极12与数据线8之间的距离d1需要做的较大，一般为2μm左右，这导致像素的开口率降低；而在本发明实施例中，由于采用了有机绝缘模10，则像素电极12和数据线8之间的距离d2做的较小时，像素电极和数据线之间的寄生电容也不会太大，因此，可以将所述d2减小到0～1μm，来增加像素的开口率。
步骤S33，在完成步骤S32的基板上形成保护膜，并对保护膜进行构图；
如图10所示，首先，可以采用PECVD等方法，在所述基板1上形成厚度为
的保护膜13，保护模13可以采用SiNx或SiOx等材料；然后，在保护膜13上形成光刻胶；其次，采用刻画有图形的掩膜板对光刻胶进行曝光和显影，形成光刻胶掩膜；再次，采用光刻胶掩膜对保护膜13进行刻蚀，以暴露出栅焊盘3和数据焊盘9，形成第二接触孔14和第三接触孔15；最后，剥离剩余的光刻胶。
在本步骤中，保护膜13的厚度低于时，存储电容(Cst)上升，会造成信号延迟增加；保护膜13的厚度高于
时，会造成工艺时间及制造成本过高。
步骤S34，在完成步骤S33的基板上形成公共电极、栅焊盘电极和数据焊盘电极。
如图16所示，首先，可以采用磁控溅射、热蒸发或其它成膜方法，在所述基板1上形成厚度为
的透明导电层，透明导电层可以采用氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等材料；然后，在透明导电层上形成光刻胶；其次，采用刻画有图形的掩膜板对光刻胶进行曝光和显影，形成光刻胶掩膜；再次，采用光刻胶掩膜对透明导电层进行刻蚀，形成公共电极16、栅焊盘电极17和数据焊盘电极18的图形；最后，剥离剩余的光刻胶
其中，所述公共电极16包括位于像素电极12上方的第一公共电极161和位于数据线8上方的第二公共电极162，所述栅焊盘电极17通过所述第二接触孔14与所述栅焊盘3电连接，所述数据焊盘电极18通过所述第三接触孔15与所述数据焊盘9电连接
在本步骤中，如果公共电极16的厚度过低，则会使得其电阻过高；如果公共电极16的厚度过高，则会造成透过率低下。
在本实施例中，第二公共电极162位于数据线8的上方，能够屏蔽像素电极12和数据线8之间的电磁场，以此能够减小彩色滤光片上黑矩阵的宽度，从而能够增加像素的开口率。另外，在形成半导体层5、源电极6和漏电极7时，由于采用了灰化工艺，还可以减少掩膜板数量，从而降低制造成本。
最后应当说明的是，以上实施例仅用以说明本发明的技术方案而非限制，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神范围，其均应涵盖在本发明的权利要求范围当中。
Claims (19)
1.一种阵列基板，包括显示区域和非显示区域，所述显示区域包括栅线、数据线以及位于栅线和数据线之间的多个像素单元，所述非显示区域包括栅焊盘和数据焊盘，其中，所述像素单元包括薄膜晶体管、像素电极和公共电极，所述像素电极与所述薄膜晶体管的漏电极相连接，其特征在于，
所述公共电极包括位于像素电极上方的第一公共电极和位于数据线上方的第二公共电极；所述公共电极所在的层与所述像素电极所在的层之间设置有保护膜；
所述像素电极和所述数据线之间、以及所述薄膜晶体管与所述保护膜之间设置有无机绝缘膜和有机绝缘膜，所述无机绝缘膜形成在所述数据线和所述薄膜晶体管的源极、漏极和沟道区域的半导体层的上方，所述有机绝缘膜位于所述无机绝缘膜的上方。
2.如权利要求1所述的阵列基板，其特征在于，所述阵列基板的具体结构包括：
形成在基板上的栅电极和栅线；
形成在栅电极和栅线上的栅绝缘层；
形成在栅绝缘层上的半导体层和数据线；
形成在半导体层上的源电极和漏电极；
形成在源电极、漏电极、数据线和半导体层上的无机绝缘膜；
形成在无机绝缘膜上的有机绝缘膜，无机绝缘膜和有机绝缘膜上形成有第一接触孔；
形成在有机绝缘膜上的像素电极，像素电极通过第一接触孔与漏电极电连接；
形成在像素电极和有机绝缘膜上的保护膜；
形成在保护膜上的公共电极，公共电极包括位于像素电极上方的第一公共电极和位于数据线上方的第二公共电极。
3.如权利要求2所述的阵列基板，其特征在于，所述数据线下方保留有半导体层材料，或者所述数据线下方与栅绝缘层直接接触。
4.如权利要求2所述的阵列基板，其特征在于，还包括：
与所述栅线位于同一层的栅焊盘；
与所述数据线位于同一层的数据焊盘；
在所述栅焊盘上方形成的第二接触孔和栅焊盘电极，所述栅焊盘电极通过所述第二接触孔与所述栅焊盘电连接；
在所述数据焊盘上方形成的第三接触孔和数据焊盘电极，所述数据焊盘电极通过所述第三接触孔与所述数据焊盘电连接。
5.如权利要求2～4任一项所述的阵列基板，其特征在于：
所述像素电极与所述数据线在沿平行于所述基板的方向之间的距离为0～1μm。
6.如权利要求2～4任一项所述的阵列基板，其特征在于：
物所述无机绝缘膜的厚度为
7.如权利要求2～4任一项所述的阵列基板，其特征在于：
所述有机绝缘膜的材料为聚丙烯酸。
8.如权利要求2～4任一项所述的阵列基板，其特征在于：
所述有机绝缘膜的厚度为
9.如权利要求2～4任一项所述的阵列基板，其特征在于：
所述保护膜采用无机绝缘材料，其厚度为
10.一种阵列基板的制造方法，其特征在于，包括：
在基板上形成栅电极、栅线和栅焊盘；
在形成有栅电极、栅线和栅焊盘的基板上形成栅绝缘层；
在形成有栅绝缘层的基板上形成半导体层、源电极、漏电极、数据线和数据焊盘；
在形成有半导体层、源电极、漏电极、数据线和数据焊盘的基板上形成无机绝缘膜；
在形成有无机绝缘膜的基板上形成有机绝缘膜，对有机绝缘膜和无机绝缘膜进行构图，以形成第一接触孔，并暴露栅焊盘区域的栅绝缘层和数据焊盘；
在形成有有机绝缘膜的基板上形成像素电极，像素电极通过第一接触孔与漏电极电连接；
在形成有像素电极的基板上形成保护膜，并对保护膜进行构图，以形成第二接触孔和第三接触孔；
在形成有保护膜的基板上形成公共电极、栅焊盘电极和数据焊盘电极，公共电极包括位于像素电极上方的第一公共电极和位于数据线上方的第二公共电极，栅焊盘电极通过第二接触孔与栅焊盘电连接，数据焊盘电极通过第三接触孔与数据焊盘电连接。
11.如权利要求10所述的制造方法，其特征在于，所述在形成有栅绝缘层的基板上形成半导体层、源电极、漏电极、数据线和数据焊盘，包括：
在形成有栅绝缘层的基板上形成半导体材料层；
对半导体材料层进行构图，形成半导体层；
在形成有半导体层的基板上形成金属层；
对金属层进行构图，形成源电极、漏电极、数据线和数据焊盘，并在源电极和漏电极之间的半导体层上形成沟道。
12.如权利要求10所述的制造方法，其特征在于，所述在形成有栅绝缘层的基板上形成半导体层、源电极、漏电极、数据线和数据焊盘，包括：
在形成有栅绝缘层的基板上依次形成半导体材料层和金属层；
在金属层上形成光刻胶层；
采用半色调或灰色调掩模板对光刻胶层进行曝光和显影，形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶未保留区域；
刻蚀掉光刻胶未保留区域的金属层和半导体材料层；
通过灰化工艺去除光刻胶部分保留区域的光刻胶；
刻蚀掉光刻胶部分保留区域的金属层及半导体材料层的一部分。
13.如权利要求10所述的制造方法，其特征在于，对有机绝缘膜进行构图之后，还包括：
对所述有机绝缘膜进行固化处理，所述固化处理的温度为230～260℃，时间为30～60分钟。
14.如权利要求10所述的制造方法，其特征在于：
所述像素电极与所述数据线在沿平行于所述基板的方向之间的距离为0～1μm。
15.如权利要求10所述的制造方法，其特征在于：
所述无机绝缘膜的厚度为
16.如权利要求10所述的制造方法，其特征在于：
所述有机绝缘膜的材料为聚丙烯酸。
17.如权利要求10所述的制造方法，其特征在于：
所述有机绝缘膜的厚度为
18.如权利要求10所述的制造方法，其特征在于：
所述保护膜采用无极绝缘材料，其厚度为
19.一种显示装置，其特征在于，包括：权利要求1至7中任一项所述的阵列基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012101190080A CN102645808A (zh) | 2012-04-20 | 2012-04-20 | 一种阵列基板的制造方法、阵列基板及显示装置 |
| PCT/CN2012/083889 WO2013155830A1 (zh) | 2012-04-20 | 2012-10-31 | 阵列基板的制造方法、阵列基板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012101190080A CN102645808A (zh) | 2012-04-20 | 2012-04-20 | 一种阵列基板的制造方法、阵列基板及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102645808A true CN102645808A (zh) | 2012-08-22 |
Family
ID=46658715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012101190080A Pending CN102645808A (zh) | 2012-04-20 | 2012-04-20 | 一种阵列基板的制造方法、阵列基板及显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102645808A (zh) |
| WO (1) | WO2013155830A1 (zh) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103219319A (zh) * | 2013-04-26 | 2013-07-24 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN103325792A (zh) * | 2013-05-23 | 2013-09-25 | 合肥京东方光电科技有限公司 | 一种阵列基板及制备方法、显示装置 |
| CN103325794A (zh) * | 2013-05-30 | 2013-09-25 | 合肥京东方光电科技有限公司 | 一种阵列基板、显示装置及阵列基板的制作方法 |
| CN103346160A (zh) * | 2013-07-10 | 2013-10-09 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN103365012A (zh) * | 2013-04-03 | 2013-10-23 | 友达光电股份有限公司 | 像素结构及其制作方法 |
| WO2013155845A1 (zh) * | 2012-04-20 | 2013-10-24 | 京东方科技集团股份有限公司 | 阵列基板的制造方法、阵列基板及显示装置 |
| WO2013155830A1 (zh) * | 2012-04-20 | 2013-10-24 | 京东方科技集团股份有限公司 | 阵列基板的制造方法、阵列基板及显示装置 |
| CN103439840A (zh) * | 2013-08-30 | 2013-12-11 | 京东方科技集团股份有限公司 | 一种阵列基板、显示装置及阵列基板的制造方法 |
| CN103560112A (zh) * | 2013-11-12 | 2014-02-05 | 深圳市华星光电技术有限公司 | 薄膜晶体管基板的制造方法及用该方法制造的薄膜晶体管基板 |
| CN103943637A (zh) * | 2014-04-10 | 2014-07-23 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
| CN104766819A (zh) * | 2014-01-06 | 2015-07-08 | 瀚宇彩晶股份有限公司 | 画素基板及其制造方法 |
| CN105185789A (zh) * | 2015-09-07 | 2015-12-23 | 昆山龙腾光电有限公司 | 阵列基板的制造方法、阵列基板与液晶显示装置 |
| WO2016065852A1 (zh) * | 2014-10-31 | 2016-05-06 | 京东方科技集团股份有限公司 | 一种coa基板及其制作方法和显示装置 |
| CN107636823A (zh) * | 2016-07-25 | 2018-01-26 | 深圳市柔宇科技有限公司 | 阵列基板的制造方法 |
| WO2018196193A1 (zh) * | 2017-04-24 | 2018-11-01 | 惠科股份有限公司 | 阵列基板及其制造方法、显示面板 |
| CN110045852A (zh) * | 2017-12-13 | 2019-07-23 | 乐金显示有限公司 | 具有触摸传感器的显示装置及其制造方法 |
| CN110112145A (zh) * | 2015-01-21 | 2019-08-09 | 群创光电股份有限公司 | 显示装置 |
| CN110310921A (zh) * | 2019-07-09 | 2019-10-08 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示面板及显示装置 |
| CN113867028A (zh) * | 2021-10-09 | 2021-12-31 | 福建华佳彩有限公司 | 一种低触控负载的像素结构 |
| CN114114763A (zh) * | 2020-08-27 | 2022-03-01 | 合肥京东方显示技术有限公司 | 一种显示基板和显示面板 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104966721B (zh) * | 2015-07-15 | 2018-10-02 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板和显示装置 |
| CN106298647B (zh) | 2016-08-31 | 2017-12-19 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1369730A (zh) * | 2001-01-29 | 2002-09-18 | 株式会社日立制作所 | 液晶显示装置 |
| CN1395139A (zh) * | 2001-07-02 | 2003-02-05 | 日本电气株式会社 | 平面内切换型液晶显示装置及其制造方法 |
| CN100373246C (zh) * | 2001-11-15 | 2008-03-05 | Nec液晶技术株式会社 | 平面开关模式有源矩阵型液晶显示器件及其制造方法 |
| CN101393363A (zh) * | 2007-09-21 | 2009-03-25 | 北京京东方光电科技有限公司 | Ffs型tft-lcd阵列基板结构及其制造方法 |
| US20090322974A1 (en) * | 2008-06-25 | 2009-12-31 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving method thereof |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102645808A (zh) * | 2012-04-20 | 2012-08-22 | 京东方科技集团股份有限公司 | 一种阵列基板的制造方法、阵列基板及显示装置 |
-
2012
- 2012-04-20 CN CN2012101190080A patent/CN102645808A/zh active Pending
- 2012-10-31 WO PCT/CN2012/083889 patent/WO2013155830A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1369730A (zh) * | 2001-01-29 | 2002-09-18 | 株式会社日立制作所 | 液晶显示装置 |
| CN1395139A (zh) * | 2001-07-02 | 2003-02-05 | 日本电气株式会社 | 平面内切换型液晶显示装置及其制造方法 |
| CN100373246C (zh) * | 2001-11-15 | 2008-03-05 | Nec液晶技术株式会社 | 平面开关模式有源矩阵型液晶显示器件及其制造方法 |
| CN101393363A (zh) * | 2007-09-21 | 2009-03-25 | 北京京东方光电科技有限公司 | Ffs型tft-lcd阵列基板结构及其制造方法 |
| US20090322974A1 (en) * | 2008-06-25 | 2009-12-31 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving method thereof |
Cited By (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013155845A1 (zh) * | 2012-04-20 | 2013-10-24 | 京东方科技集团股份有限公司 | 阵列基板的制造方法、阵列基板及显示装置 |
| WO2013155830A1 (zh) * | 2012-04-20 | 2013-10-24 | 京东方科技集团股份有限公司 | 阵列基板的制造方法、阵列基板及显示装置 |
| CN103365012A (zh) * | 2013-04-03 | 2013-10-23 | 友达光电股份有限公司 | 像素结构及其制作方法 |
| WO2014172972A1 (zh) * | 2013-04-26 | 2014-10-30 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN103219319A (zh) * | 2013-04-26 | 2013-07-24 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN103219319B (zh) * | 2013-04-26 | 2015-11-25 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN103325792A (zh) * | 2013-05-23 | 2013-09-25 | 合肥京东方光电科技有限公司 | 一种阵列基板及制备方法、显示装置 |
| WO2014187113A1 (zh) * | 2013-05-23 | 2014-11-27 | 合肥京东方光电科技有限公司 | 阵列基板及制备方法、显示装置 |
| US20160246088A1 (en) * | 2013-05-30 | 2016-08-25 | Hefei Boe Optoelectronics Technology Co., Ltd. | Array substrate, display device and fabricating method of array substrate |
| CN103325794A (zh) * | 2013-05-30 | 2013-09-25 | 合肥京东方光电科技有限公司 | 一种阵列基板、显示装置及阵列基板的制作方法 |
| CN103346160A (zh) * | 2013-07-10 | 2013-10-09 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN103346160B (zh) * | 2013-07-10 | 2016-04-06 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN103439840A (zh) * | 2013-08-30 | 2013-12-11 | 京东方科技集团股份有限公司 | 一种阵列基板、显示装置及阵列基板的制造方法 |
| US9759958B2 (en) | 2013-08-30 | 2017-09-12 | Boe Technology Group Co., Ltd. | Array substrate, display device and method for manufacturing array substrate |
| CN103439840B (zh) * | 2013-08-30 | 2017-06-06 | 京东方科技集团股份有限公司 | 一种阵列基板、显示装置及阵列基板的制造方法 |
| CN103560112A (zh) * | 2013-11-12 | 2014-02-05 | 深圳市华星光电技术有限公司 | 薄膜晶体管基板的制造方法及用该方法制造的薄膜晶体管基板 |
| WO2015070463A1 (zh) * | 2013-11-12 | 2015-05-21 | 深圳市华星光电技术有限公司 | 薄膜晶体管基板的制造方法及用该方法制造的薄膜晶体管基板 |
| GB2529987B (en) * | 2013-11-12 | 2020-08-19 | Shenzhen China Star Optoelect | Thin-film transistor upon a substrate and method of manufacturing therefor |
| CN103560112B (zh) * | 2013-11-12 | 2015-11-18 | 深圳市华星光电技术有限公司 | 薄膜晶体管基板的制造方法及用该方法制造的薄膜晶体管基板 |
| GB2529987A (en) * | 2013-11-12 | 2016-03-09 | Shenzhen China Star Optoelect | Thin Film transistor substrate manufacturing method, and thin film transistor substrate manufactured via same |
| CN104766819B (zh) * | 2014-01-06 | 2017-12-08 | 瀚宇彩晶股份有限公司 | 画素基板及其制造方法 |
| CN104766819A (zh) * | 2014-01-06 | 2015-07-08 | 瀚宇彩晶股份有限公司 | 画素基板及其制造方法 |
| US9553108B2 (en) | 2014-04-10 | 2017-01-24 | Boe Technology Group Co., Ltd. | Array substrate, method of manufacturing the same and display device |
| CN103943637A (zh) * | 2014-04-10 | 2014-07-23 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
| CN103943637B (zh) * | 2014-04-10 | 2016-08-31 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
| WO2016065852A1 (zh) * | 2014-10-31 | 2016-05-06 | 京东方科技集团股份有限公司 | 一种coa基板及其制作方法和显示装置 |
| US10502994B2 (en) | 2014-10-31 | 2019-12-10 | Boe Technology Group Co., Ltd. | Color filter on array substrate and fabricating method thereof as well as a display device |
| CN110112145A (zh) * | 2015-01-21 | 2019-08-09 | 群创光电股份有限公司 | 显示装置 |
| CN110112145B (zh) * | 2015-01-21 | 2023-08-29 | 群创光电股份有限公司 | 显示装置 |
| CN105185789A (zh) * | 2015-09-07 | 2015-12-23 | 昆山龙腾光电有限公司 | 阵列基板的制造方法、阵列基板与液晶显示装置 |
| CN107636823A (zh) * | 2016-07-25 | 2018-01-26 | 深圳市柔宇科技有限公司 | 阵列基板的制造方法 |
| JP2019512873A (ja) * | 2016-07-25 | 2019-05-16 | シェンジェン ロイオル テクノロジーズ カンパニー リミテッドＳｈｅｎｚｈｅｎ Ｒｏｙｏｌｅ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．， Ｌｔｄ． | アレイ基板の製造方法 |
| WO2018018351A1 (zh) * | 2016-07-25 | 2018-02-01 | 深圳市柔宇科技有限公司 | 阵列基板的制造方法 |
| WO2018196193A1 (zh) * | 2017-04-24 | 2018-11-01 | 惠科股份有限公司 | 阵列基板及其制造方法、显示面板 |
| CN110045852A (zh) * | 2017-12-13 | 2019-07-23 | 乐金显示有限公司 | 具有触摸传感器的显示装置及其制造方法 |
| CN110045852B (zh) * | 2017-12-13 | 2022-07-26 | 乐金显示有限公司 | 具有触摸传感器的显示装置及其制造方法 |
| CN110310921A (zh) * | 2019-07-09 | 2019-10-08 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示面板及显示装置 |
| CN110310921B (zh) * | 2019-07-09 | 2021-10-01 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示面板及显示装置 |
| CN114114763A (zh) * | 2020-08-27 | 2022-03-01 | 合肥京东方显示技术有限公司 | 一种显示基板和显示面板 |
| CN114114763B (zh) * | 2020-08-27 | 2023-08-08 | 合肥京东方显示技术有限公司 | 一种显示基板和显示面板 |
| CN113867028A (zh) * | 2021-10-09 | 2021-12-31 | 福建华佳彩有限公司 | 一种低触控负载的像素结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013155830A1 (zh) | 2013-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102645808A (zh) | 一种阵列基板的制造方法、阵列基板及显示装置 | |
| CN102707523A (zh) | 一种阵列基板的制造方法、阵列基板及显示装置 | |
| CN102645803B (zh) | 像素单元，阵列基板、液晶面板、显示装置及其制造方法 | |
| CN102681276B (zh) | 阵列基板及其制造方法以及包括该阵列基板的显示装置 | |
| CN100544005C (zh) | 水平电场施加型薄膜晶体管基板及其制造方法 | |
| CN102881688B (zh) | 一种阵列基板、显示面板及阵列基板的制造方法 | |
| US9099356B2 (en) | Array substrate with hollowed common electrode above data line and manufacturing method thereof and display device | |
| CN102903675B (zh) | 一种tft阵列基板、制作方法及显示装置 | |
| CN103236440B (zh) | 薄膜晶体管、阵列基板及其制造方法、显示装置 | |
| CN103439840A (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
| CN102654703B (zh) | 一种阵列基板及其制造方法、以及显示设备 | |
| CN103838044B (zh) | 基板及其制造方法、显示装置 | |
| CN104934443A (zh) | 阵列基板及其制造方法、显示装置 | |
| US10403761B2 (en) | Array substrate and manufacturing method thereof, and display device | |
| CN103293776A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN104020621A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN102854681B (zh) | 一种阵列基板、显示装置以及阵列基板的制造方法 | |
| CN103700663A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN103413784A (zh) | 一种阵列基板及其制备方法及显示装置 | |
| CN104617039A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN102629587A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103681695A (zh) | 薄膜晶体管阵列基板、制造方法及液晶显示装置 | |
| CN103995408A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN102799038B (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
| CN103219341A (zh) | 一种阵列基板及制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120822 |