JP2019512873A - アレイ基板の製造方法 - Google Patents

アレイ基板の製造方法 Download PDF

Info

Publication number
JP2019512873A
JP2019512873A JP2018545454A JP2018545454A JP2019512873A JP 2019512873 A JP2019512873 A JP 2019512873A JP 2018545454 A JP2018545454 A JP 2018545454A JP 2018545454 A JP2018545454 A JP 2018545454A JP 2019512873 A JP2019512873 A JP 2019512873A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
signal transmission
transmission line
organic insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018545454A
Other languages
English (en)
Inventor
ジョ ユィエン
ジョ ユィエン
シャオジュン ユィ
シャオジュン ユィ
アミット グプタ
アミット グプタ
ポン ウェイ
ポン ウェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Royole Technologies Co Ltd
Original Assignee
Shenzhen Royole Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Royole Technologies Co Ltd filed Critical Shenzhen Royole Technologies Co Ltd
Publication of JP2019512873A publication Critical patent/JP2019512873A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】アレイ基板の製造方法を提供する。【解決手段】前記方法は、基材上に信号伝送線とゲート電極を形成し、前記信号伝送線と前記ゲート電極との間には隙間が設けられているステップと、前記信号伝送線及び前記ゲート電極の上にゲート絶縁層及び活性層を形成するステップと、前記ゲート絶縁層及び前記活性層上に有機絶縁層を形成するステップと、前記有機絶縁層をパターニングして、前記信号伝送線に対応するスルーホールを形成するステップと、パターニングされた前記有機絶縁層をマスクとして、前記ゲート絶縁層をエッチングして、前記信号伝送線を露出させるステップと、前記スルーホール上に第一導電層を形成して前記信号伝送線を導通させるステップと、を備える。該方法はマスクを四回使用するだけでアレイ基板の製造を完成することができ、従来の技術に比べて、マスクを一回少なく使用するので、製造工芸を簡素化し、生産コストを削減する。【選択図】図１

Description

本発明は、半導体技術分野に関するものであり、特にアレイ基板の製造方法に関するものである。
薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）は、スイッチング素子として液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、ＬＣＤ）、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ-Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤ）などの電子表示装置に広く応用されている。薄膜トランジスタは、一般的にゲート電極、ゲート絶縁層、活性層、ソース/ドレイン電極などの部分を含む。その中において、活性層は薄膜トランジスタのスイッチング機能を実現するための重要な構成であり、活性層の電気的安定性は薄膜トランジスタを応用する電子表示装置に対して特に重要である。しかし、半導体材料からなる活性層がプラズマ環境に置かれた場合、その電気的安定性が低下するので、データ線又は走査電圧線に接続するためのビアホールを製造する場合、活性層とプラズマの接触を免れるために、エッチングバリアによって活性層を保護することを必要とする。
しかし、エッチングバリアを添加することは製造プロセスステップを増加し、且つ標準的なＴＦＴ製造プロセスはマスクを少なくとも五回使用するので、設備全体の投入が大きすぎ、製造工程が複雑になり、製造コストも上昇する。また、無機材料からなるエッチングバリアは電子表示装置の柔軟性を低下させる。
第１態様において、本発明によって提供されるアレイ基板の製造方法は、
基材上に信号伝送線とゲート電極を形成し、前記信号伝送線と前記ゲート電極との間には隙間が設けられているステップと、
前記信号伝送線及び前記ゲート電極の上にゲート絶縁層及び活性層を形成するステップと、
前記ゲート絶縁層及び前記活性層上に有機絶縁層を形成するステップと、
前記有機絶縁層をパターニングして、前記信号伝送線に対応するスルーホールを形成するステップと、
パターニングされた前記有機絶縁層をマスクとして、前記ゲート絶縁層をエッチングして、前記信号伝送線を露出させるステップと、
前記スルーホール上に第一導電層を形成して前記信号伝送線を導通させるステップと、
を備える。
第１態様に関連して、第１態様の第一実施形態において、前記有機絶縁層をパターニングして、前記信号伝送線に対応するスルーホールを形成するステップは、前記活性層に対応するブラインドホールを形成するステップをさらに備え、
前記方法は、前記有機絶縁層を予め設定された厚さほど除去して、前記ブラインドホールを貫通孔に変化させて、前記活性層を露出するステップをさらに備え、
前記スルーホール上に第一導電層を形成して前記信号伝送線を導通させるステップは、
前記貫通孔上に第二導電層を形成して前記活性層を導通させるステップと、
前記第二導電層をパターニングして、ソース電極及びドレイン電極を形成するステップと、をさらに備える。
第１態様の第一実施形態に関連して、第１態様の第二実施形態において、前記スルーホール上に第一導電層を形成して前記信号伝送線を導通させるステップは、
前記第一導電層と前記第二導電層を導通させるステップをさらに備える。
第１態様の第一実施形態に関連して、第１態様の第三実施形態において、前記第一導電層及び/又は前記第二導電層は金属材料である。
第１態様の第一実施形態に関連して、第１態様の第四実施形態において、前記有機絶縁層をパターニングして、前記信号伝送線に対応するスルーホール及び前記活性層に対応するブラインドホールを形成することは、具体的に、
前記有機絶縁層上にグレースケールマスクを配置し、
配置されたグレースケールマスクをマスクとして、前記有機絶縁層に対してエッチングすることにより、前記スルーホール及び前記ブラインドホールを形成し、
前記グレースケールマスクを剥離することである。
第１態様に関連して、第１態様の第五実施形態において、前記ゲート絶縁層及び前記活性層上に有機絶縁層を形成するステップは、
前記活性層上に第三導電層を形成するステップと、
前記第三導電層をパターニングして、ソース電極及びドレイン電極を形成するステップと、
前記ゲート絶縁層及び前記第三導電層上に有機絶縁層を形成するステップと、
を備える。
第１態様の第五実施形態に関連して、第１態様の第六実施形態において、前記有機絶縁層をパターニングして、前記信号伝送線に対応するスルーホールを形成するステップは、前記ソース電極又は前記ドレイン電極に対応するブラインドホールを形成するステップをさらに備え、
前記方法は、パターニングされた前記有機絶縁層を予め設定された厚さほど全体的に除去することにより、前記ブラインドホールを貫通孔に変化させて、前記ソース電極又は前記ドレイン電極を露出するステップをさらに備え、
前記スルーホール上に第一導電層を形成して前記信号伝送線を導通させるステップは、前記貫通孔上に第四導電層を形成して、前記ソース電極又は前記ドレイン電極を導通させるステップをさらに備える。
第１態様の第六実施形態に関連して、第１態様の第七実施形態において、前記スルーホール上に第一導電層を形成して前記信号伝送線を導通させるステップは、
前記第一導電層と前記第四導電層を導通させるステップをさらに備え、前記第一導電層の材料及び/又は前記第四導電層の材料は透明導電材料である。
第１態様の第五実施形態に関連して、第１態様の第八実施形態において、前記有機絶縁層をパターニングして、前記信号伝送線に対応するスルーホール及び前記ソース電極又は前記ドレイン電極に対応するブラインドホールを形成することは、具体的に、
前記有機絶縁層上にグレースケールマスクを配置し、
配置されたグレースケールマスクをマスクとして、前記有機絶縁層に対してエッチングすることにより、前記スルーホール及び前記ブラインドホールを形成し、
前記グレースケールマスクを剥離することである。
第１態様及び第１態様の第一〜第八実施形態に関連して、第１態様の第九実施形態において、前記基材上に信号伝送線とゲート電極を形成するステップは、
前記基材上にバッファ層を堆積するステップと、
前記バッファ層上に前記信号伝送線及び前記ゲート電極を形成するステップと、
を備える。
従来の技術に比べて、本発明のアレイ基板の製造方法において、基材上に信号伝送線及びゲート電極を形成し、前記信号伝送線と前記ゲート電極との間には隙間が設けられており、前記信号伝送線及び前記ゲート電極上にゲート絶縁層及び活性層を形成し、前記ゲート絶縁層及び前記活性層上に有機絶縁層を形成し、前記有機絶縁層をパターニングして、前記信号伝送線に対応するスルーホールを形成し、パターニングされた前記有機絶縁層をマスクとして、前記ゲート絶縁層をエッチングして前記信号伝送線を露出させ、前記スルーホール上に第一導電層を形成して、前記信号伝送線を導通させ、該方法はマスクを四回使用するだけでアレイ基板の製造を完成することができ、従来の技術に比べて、マスクを一回少なく使用するので、製造工芸を簡素化し、生産コストを削減し、且つ有機絶縁層をエッチングバリアとすると、アレイ基板の柔軟性を高めることができる。
また、該方法はグレースケールリソグラフィー工芸によって有機絶縁層をパターニングして、信号伝送線に対応するスルーホールと、活性層又はソース電極に対応するブラインドホールと、を形成し、パターニングされた有機絶縁層をマスクとして、ゲート絶縁層をエッチングして信号伝送線を露出させ、さらに有機絶縁層を予め設定された厚さほど全体的に除去して、ブラインドホールを貫通孔に変化させ、該方法はマスクを一回使用するだけでスルーホールと貫通孔の製造を完成することができ、工芸が簡単であり、且つエッチングする時にプラズマが活性層又はソース電極に接触して招く活性層構造の破壊を免れることができ、画素電極とソース電極又はドレイン電極との間の導電性を高めることにより、製造されたアレイ基板の性能を高める。
以下、本発明の実施形態又は従来の技術に係る技術的方案をより明確に説明するために、本発明の実施形態又は従来の技術の説明に使用される図面について簡単に説明する。明らかに、以下説明される図面は、本発明の一部の実施形態だけのものであり、当業者であれば、これらの図面から創造的な努力なしに他の図面を得ることができる。
図１は、本発明の好ましい実施形態に係わるアレイ基板の製造方法のフローチャートである。 図２Ａ〜図２Ｆは、本発明の好ましい実施形態に係るアレイ基板の製造方法における部分製造ステップの模式図である。 図３Ａ〜図３Ｄは、本発明の別の好ましい実施形態に係るアレイ基板の製造方法における部分製造ステップの模式図である。 図４Ａ〜図４Ｆは、本発明のさらに別の好ましい実施形態に係るアレイ基板の製造方法における部分製造ステップの模式図である。 図５は、本発明の別の好ましい実施形態に係るアレイ基板の製造方法のフローチャートである。 図６Ａ〜図６Ｆは、図５に示されたアレイ基板の製造方法における各々の製造ステップの模式図である。 図７は、本発明さらに別の好ましい実施形態に係るアレイ基板の製造方法のフローチャートである。 図８Ａ〜図８Ｆは、図７に示されたアレイ基板の製造方法における各々の製造ステップの模式図である。
以下、本発明の実施形態の添付の図面を参照しながら、本発明の実施形態の技術的方案を明確且つ完全に説明する。明らかに、説明される実施形態は、本発明の一部の実施形態だけのものであり、全ての実施形態ではない。本明細書に説明される実施形態から創造的な努力なしに当業者が得ることができるすべての別の実施形態は、本発明の範囲に入るものとする。
図１を参照してください。図１は、本発明の好ましい実施形態に係わるアレイ基板の製造方法のフローチャートである。前記アレイ基板の製造方法は、以下のステップを備える。
ステップＳ１１０：基材上に信号伝送線とゲート電極を形成し、前記信号伝送線と前記ゲート電極との間には隙間が設けられている。
具体的には、図２Ａを一緒に参照してください。基材１１０を提供し、基材の表面に第一金属層を堆積し、該金属層をパターニングして、信号伝送線１２０とゲート電極１３０を形成する。
その中において、第一金属層の材料は、Ｐｔ、Ａｕ、Ａｌ、Ｃｕ、Ｔｉ、Ａｇ、Ｓｃ、Ｙ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｌ、ＩＴＯなどの材料のうちのいずれか一種又は多種を備えることができる。
ステップＳ１２０：前記信号伝送線１２０及び前記ゲート電極１３０の上にゲート絶縁層及び活性層を形成する。
具体的には、図２Ｂを一緒に参照してください。前記ゲート絶縁層１４０は、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮ４などの材料のうちのいずれか一種又は多種を備える。前記ゲート絶縁層１４０を形成する場合、化学気相蒸着法、原子層蒸着法又は物理気相蒸着法などの方法を採用することができる。
ゲート絶縁層１４０におけるゲート電極１３０と背離する表面には活性層１５０が形成され、活性層１５０はゲート電極１３０に対応して設置される。本実施形態において、活性層１５０は、チャネル層、第一ドープ領域及び第二ドープ領域を備え、第一ドープ領域及び第二ドープ領域は全てチャネル層に接触され、且つ第一ドープ領域と第二ドープ領域は離間している。従来の技術において、活性層１５０の作製に関する説明が多いので、本発明はここで詳しく説明しない。
ステップＳ１３０：前記ゲート絶縁層１４０及び前記活性層１５０上に有機絶縁層を形成する。
具体的には、図２Ｃを一緒に参照してください。有機絶縁層１６０の材料は高分子材料であることができ、化学気相蒸着法、物理気相蒸着法、スピンコーティングなどの方法を採用して前記有機絶縁層１６０を形成することができる。
ステップＳ１４０：前記有機絶縁層１６０をパターニングして、前記信号伝送線１２０に対応するスルーホール１６０１を形成する。
具体的には、図２Ｄを一緒に参照してください。マスク及びエッチング工芸によって有機絶縁層１６０をパターニングして、前記信号伝送線１２０に対応するスルーホール１６０１を形成する。
ステップＳ１５０：パターニングされた有機絶縁層１６０をマスクとして、前記ゲート絶縁層１４０をエッチングして、前記信号伝送線１２０を露出させる。
具体的には、図２Ｅを一緒に参照してください。エッチング工芸によってゲート絶縁層１４０をエッチングして、前記ゲート絶縁層１４０に前記スルーホール１６０１を貫通させて、信号伝送線１２０を露出する。
ステップＳ１６０：前記スルーホール１６０１上に第一導電層を形成して前記信号伝送線１２０を導通させる。
具体的には、図２Ｆを一緒に参照してください。前記スルーホール１６０１及び有機絶縁層の上方に第一導電層１７０を形成して、信号伝送線１２０を導通させる。その中において、第一導電層１７０の材料は、透明導電膜材料であることができ、金属薄膜材料であってもよい。
図３Ａを一緒に参照すると、本発明の実施形態において、前記有機絶縁層１６０をパターニングして、前記信号伝送線に対応するスルーホール１６０１を形成するステップは、前記活性層１５０に対応するブラインドホール１６０２を形成するステップをさらに備える。図３Ｂを一緒に参照すると、パターニングされた有機絶縁層１６０をマスクとして、前記ゲート絶縁層１４０をエッチングすることにより、前記ゲート絶縁層に前記スルーホール１６０１を貫通させて、前記信号伝送線１２０を露出するステップは、図３Ｃを一緒に参照すると、前記方法は、有機絶縁層１６０を予め設定された厚さほど除去して、前記ブラインドホール１６０２を貫通孔に変化させて、前記活性層１５０を露出するステップをさらに備えることができる。図３Ｄを一緒に参照すると、前記スルーホール上に第一導電層１７０を形成して前記信号伝送線１２０を導通させるステップは、前記貫通孔上に第二導電層１８０を形成して前記活性層１５０を導通させるステップと、前記第二導電層１８０をパターニングして、ソース電極１８０１及びドレイン電極１８０２を形成するステップと、をさらに備える。
その中において、前記ブラインドホール１６０２の個数は１つ又は複数個であることができ、例えば、２つであり、別々に活性層の両端に対応して設置することができる。
選択的に、前記スルーホール１６０１上に第一導電層１７０を形成して前記信号伝送線１２０を導通させ、及び前記貫通孔上に第二導電層１８０を形成して前記活性層１５０を導通させるステップは、前記第一導電層１７０と前記第二導電層１８０を導通させるステップをさらに備えることができ、具体的には、スルーホール１６０１、ブラインドホール１６０２及び有機絶縁層上に第一導電層１７０を形成して、信号伝送線１２０及び活性層１５０を導通させ、第一導電層１７０をパターニングして、ドレイン電極１８０１及びソース電極１８０２を形成し、その中において、ソース電極１８０２は前記信号伝送線１２０と導通する。
選択的に、前記第一導電層及び/又は前記第二導電層は金属材料である。
選択的に、前記有機絶縁層１６０をパターニングして、前記信号伝送線１２０に対応するスルーホール１６０１及び前記活性層１５０に対応するブラインドホール１６０２を形成することは、具体的に、前記有機絶縁層１６０上にグレースケールマスク（ｇｒａｙ ｓｃａｌｅ ｍａｓｋ ）を配置し、配置されたグレースケールマスクをマスクとして、前記有機絶縁層１６０に対してエッチングすることにより、前記スルーホール１６０１及び前記ブラインドホール１６０２を形成してから、前記グレースケールマスクを剥離することである。
本発明の実施形態において、ステップＳ１３０は、前記活性層１５０上に第三導電層１９０を形成するステップと、図４Ａを一緒に参照すると、前記第三導電層１９０をパターニングして、ソース電極１９０１及びドレイン電極１９０２を形成するステップと、図４Ｂを一緒に参照すると、前記ゲート絶縁層１４０及び前記第三導電層１９０上に有機絶縁層１６０を形成するステップと、を備えることができる。
選択的に、図４Ｃを一緒に参照すると、ステップＳ１４０は、ソース電極１９０１又はドレイン電極１９０２に対応するブラインドホール１６０２を形成するステップをさらに備える。図４Ｄを一緒に参照すると、パターニングされた有機絶縁層１６０をマスクとして、前記ゲート絶縁層１４０をエッチングすることにより、前記ゲート絶縁層に前記スルーホール１６０１を貫通させて、前記信号伝送線１２０を露出するステップは、前記方法は、図４Ｅを一緒に参照すると、パターニングされた有機絶縁層１６０を予め設定された厚さほど全体的に除去することにより、前記ブラインドホール１６０２を貫通孔に変化させて、前記ソース電極１９０１又は前記ドレイン電極１９０２を露出するステップをさらに備えることができる。図４Ｆを一緒に参照すると、前記ステップ１６０は、前記貫通孔上に第四導電層２００を形成して、前記ソース電極１９０１又は前記ドレイン電極１９０２を導通させるステップをさらに備えることができる。
ステップＳ１６０は、前記第一導電層１６０と前記第四導電層２００を導通させるステップをさらに備えることができ、前記第一導電層１６０の材料及び前記第四導電層２００の材料は透明導電材料であると理解されるべきである。
選択的に、前記有機絶縁層１６０をパターニングして、前記信号伝送線１２０に対応するスルーホール１６０１及び前記ソース電極１９０１又は前記ドレイン電極１９０２に対応するブラインドホール１６０２を形成することは、具体的に、前記有機絶縁層１６０上にグレースケールマスクを配置し、配置されたグレースケールマスクをマスクとして、前記有機絶縁層１６０に対してエッチングすることにより、前記スルーホール１６０１及び前記ブラインドホール１６０２を形成してから、前記グレースケールマスクを剥離することである。
本発明の実施形態において、ステップＳ１１０は、基材上にバッファ層２１０を堆積するステップと、前記バッファ層２１０上に前記信号伝送線１２０及び前記ゲート電極を形成するステップと、を備えることができる。
従来の技術に比べて、本発明のアレイ基板の製造方法において、基材上に信号伝送線及びゲート電極を形成し、前記信号伝送線と前記ゲート電極との間には隙間が設けられており、前記信号伝送線及び前記ゲート電極上にゲート絶縁層及び活性層を形成し、前記ゲート絶縁層及び前記活性層上に有機絶縁層を形成し、前記有機絶縁層をパターニングして、前記信号伝送線に対応するスルーホールを形成し、パターニングされた前記有機絶縁層をマスクとして、前記ゲート絶縁層をエッチングして前記信号伝送線を露出させ、前記スルーホール上に第一導電層を形成して、前記信号伝送線を導通させ、該方法はマスクを四回使用するだけでアレイ基板の製造を完成することができ、従来の技術に比べて、マスクを一回少なく使用するので、製造工芸を簡素化し、生産コストを削減し、且つ有機絶縁層をエッチングバリアとすると、アレイ基板の柔軟性を高めることができる。
また、該方法はグレースケールリソグラフィー工芸によって有機絶縁層をパターニングして、信号伝送線に対応するスルーホールと、活性層又はソース電極に対応するブラインドホールと、を形成し、パターニングされた有機絶縁層をマスクとして、ゲート絶縁層をエッチングして信号伝送線を露出させ、さらに有機絶縁層を予め設定された厚さほど全体的に除去して、ブラインドホールを貫通孔に変化させ、該方法はマスクを一回使用するだけでスルーホールと貫通孔の製造を完成することができ、工芸が簡単であり、且つエッチングする時にプラズマが活性層又はソース電極に接触して招く活性層構造の破壊を免れることができ、画素電極とソース電極又はドレイン電極との間の導電性を高めることにより、製造されたアレイ基板の性能を高める。
図５を参照してください。図５は、本発明の好ましい実施形態に係るアレイ基板の製造方法のフローチャートである。アレイ基板の製造方法は、以下のステップを備える。
ステップＳ５１０：基材１１０を提供し、前記基材１１０は第一表面を備える。
本実施形態において、前記基材１１０は、基板１１０１及びバッファ層１１０２を備えることができる。図を一緒に参照すると、基材１１０の製造方法は、基板１１０１を提供するステップと、前記基板１１０１の１つの表面にバッファ層１１０２を形成するステップと、を備える。前記バッファ層１１０２の材料は、フレキシブル高分子材料、ＳｉＯｘ、ＳｉＮｘなどのような無機材料であることがでる。物理気相蒸着法、スピンコーティングなどの方法によって、前記基板１１０１上に前記バッファ層１１０２を堆積することができる。
ステップＳ５２０：前記基材１１０の第一表面に信号伝送線１２０とゲート電極１３０を形成し、前記信号伝送線１２０と前記ゲート電極１３０との間には隙間が設けられている。図６Ａを一緒に参照してください。
本実施形態において、前記ステップＳ５２０は、以下のステップを備える。
ステップＳ５２１：前記基材１１０の第一表面に第一金属層を堆積して形成する。
ステップＳ５２２：前記第一金属層における前記基材と背離する表面に第一フォトレジスト層を塗布する。
ステップＳ５２３：前記第一フォトレジスト層をパターニングして、前記第一表面を覆う第一フォトレジスト層の一部を除去する。
ステップＳ５２４：残った第一フォトレジスト層をマスクとして、前記第一金属層に対してプラズマエッチングを行って、前記基材上に間隔を置いて配置された２つの金属層は別々に前記信号伝送線１２０及び前記ゲート電極１３０である。
ステップＳ５２５：残った前記第一フォトレジスト層を剥離する。本実施形態において、アセトンなどの有機溶剤で残った前記第一フォトレジスト層を剥離することができる。
前記第一金属層の材料は、Ｐｔ、Ａｕ、Ａｌ、Ｃｕ、Ｔｉ、Ａｇ、Ｓｃ、Ｙ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｌ、ＩＴＯなどの材料のうちのいずれか一種又は多種を備えると理解されるべきである。前記第一金属層は、熱蒸着、電子ビーム蒸着又はスパッタリングのような方法により形成することができる。前記第一フォトレジストをパターニングするためにマスクを一回目に使用した。
ステップＳ５３０：ゲート絶縁層１４０を形成し、前記ゲート絶縁層１４０は前記信号伝送線１２０及び前記ゲート電極１３０を覆う。図６Ａを一緒に参照してください。前記ゲート絶縁層１４０は、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮ４などの材料のうちのいずれか一種又は多種を備える。前記ゲート絶縁層１４０を形成する場合、化学気相蒸着法、原子層蒸着法又は物理気相蒸着法などの方法を採用することができる。
ステップＳ５４０：前記ゲート絶縁層１４０における前記ゲート電極と背離する表面に活性層１５０を形成し、前記活性層１５０は前記ゲート電極１３０に対応して設置される。本実施形態において、前記活性層１５０は、チャネル層、第一ドープ領域及び第二ドープ領域を備え、前記第一ドープ領域及び前記第二ドープ領域は全て前記チャネル層に接触され、且つ前記第一ドープ領域と前記第二ドープ領域は離間している。前記活性層の作製過程でマスクを二回目に使用した。前記活性層は従来の技術であるので、本発明はここで詳しく説明しない。
ステップＳ５５０：有機絶縁層を形成１６０を形成し、前記有機絶縁層１６０は前記ゲート絶縁層１４０及び前記活性層１５０を覆う。図６Ｂを一緒に参照してください。前記有機絶縁層１６０の材料は高分子材料であることができ、化学気相蒸着法、物理気相蒸着法、スピンコーティングなどの方法を採用して前記有機絶縁層１６０を形成することができる。
ステップＳ５６０：グレースケールリソグラフィー工芸によって前記有機絶縁層１６０をパターニングして、前記信号伝送線１２０に対応するスルーホール１６０１と、前記活性層１５０の両端に対応する第一ブラインドホール１６０２及び第二ブラインドホール１６０３と、を形成してから、パターニングされた有機絶縁層１６０をマスクとして、前記ゲート絶縁層１４０をエッチングして、前記ゲート絶縁層１４０に前記第一スルーホール１６０１を貫通させて、前記信号伝送線１２０を露出する。
本実施形態において、前記ステップＳ５６０は、以下のステップを備える。
ステップＳ５６１：前記有機絶縁層１６０上にグレースケールマスクを準備する。
ステップＳ５６２：図６Ｃを参照すると、準備されたグレースケールマスクをマスクとして、前記有機絶縁層に対して一回目のエッチングを行って、前記スルーホール１６０１、前記第一ブラインドホール１６０２及び前記第二ブラインドホール１６０３を形成する。
ステップＳ５６３：前記グレースケールマスクを剥離する。
ステップＳ５６４：図６Ｄを参照すると、パターニングされた有機絶縁層１６０をマスクとして、二回目のエッチングを行って、前記ゲート絶縁層１４０に前記スルーホール１６０１を貫通させる。
ステップＳ５７０：図６Ｅを参照すると、パターニングされた有機絶縁層１６０を予め設定された厚さほど全体的に除去することにより、前記活性層１５０の両端を露出する。
本実施形態において、前記ステップＳ５７０は、具体的に、
パターニングされた前記有機絶縁層１６０に対してエッチングを行って、前記有機絶縁層１６０を予め設定された厚さほど剥離することにより、前記活性層１５０の両端を露出する。本実施形態において、有機絶縁層を予め設定された厚さほど剥離することは、ウェットエッチングであることができる。
ステップＳ５６０の一回目のエッチングはウェットエッチングを採用することができ、ステップＳ５７０の二回目のエッチングはドライエッチングを採用することができると理解されるべきである。ステップＳ５６１でマスクを三回目に使用した。ステップＳ５６０とステップＳ５７０において、一回のマスクと二回のエッチングの工芸を利用して、スルーホール１６０１、第一ブラインドホール１６０２及び第二ブラインドホール１６０３を完成した。従来の技術に比べて、一回目のエッチング工程で前記活性層がプラズマに接触しないように、前記活性層を保護することを前提として、マスクを一回少なく使用するので、製造工芸を簡素化し、生産コストを削減することができる。
ステップＳ５８０：前記有機絶縁層１６０上にソース電極１７０１及びドレイン電極１７０２を形成し、前記ソース電極１７０１と前記ドレイン電極１７０２との間には隙間が設けられており、前記ソース電極１７０１の一端は前記スルーホール１６０１から前記信号伝送線１２０に電気的に接続されており、前記ソース電極１７０１の他端は前記第一ブラインドホール１６０２から前記活性層１５０の一端に電気的に接続されており、前記ドレイン電極１７０２は前記第二ブラインドホール１６０３から前記活性層１５０の他端に電気的に接続されている。図６Ｆを参照してください。ソース電極１７０１及びドレイン電極１７０２の材料は、Ｐｔ、Ａｕ、Ａｌ、Ｃｕ、Ｔｉ、Ａｇ、Ｓｃ、Ｙ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｌ、ＩＴＯなどの材料のうちのいずれか一種又は多種を備える。
本実施形態において、前記ステップＳ５８０は、以下のステップを備える。
ステップＳ５８１：前記有機絶縁層における前記ゲート絶縁層と背離する表面に第一導電層を形成し、第一導電層の材料は、Ｐｔ、Ａｕ、Ａｌ、Ｃｕ、Ｔｉ、Ａｇ、Ｓｃ、Ｙ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｌ、ＩＴＯなどの材料のうちのいずれか一種又は多種を備える。
ステップＳ５８２：前記第一導電層における前記有機絶縁層１６０と背離する表面に第二フォトレジスト層を塗布する。
ステップＳ５８３：前記第二フォトレジスト層をパターニングして、前記活性層１５０の中間部分に対応する第二フォトレジスト層の一部を除去する。
ステップＳ５８４：残った第二フォトレジスト層をマスクとして、前記第一導電層に対してプラズマエッチングを行って、前記ソース電極１７０１及び前記ドレイン電極１７０２を形成する。
ステップＳ５８５：残った前記第二フォトレジスト層を剥離する。
前記信号伝送線１２０と前記ソース電極１７０１は外部ピンによって接続されることができ、又は前記信号伝送線１２０と前記ドレイン電極１７０２は外部ピンによって接続されることができると理解されるべきである。ステップＳ５８３でマスクを四回目に使用した。従来の技術はマスクを少なくとも五回使用することに比べて、本発明に係わるアレイ基板の製造方法はマスクを四回使用し、マスクを一回少なく使用するので、製造工芸を簡素化し、生産コストを削減する。
本発明において、エッチングはドライエッチング及びウェットエッチングを備えることができ、前記ドライエッチングのガスは、ＣＦ４、ＳＦ６又はＣＬ２とＯ２の混合ガスであることができ、前記ウェットエッチングの液体は、シュウ酸、硫酸、塩酸、又はシュウ酸、硫酸及び塩酸の混合液体であることができると理解されるべきである。
本発明において、パターニングとは、構図工芸を意味し、フォトリソグラフィ工芸を備えることができ、又はフォトリソグラフィ工芸及びエッチングステップを備えることができ、同時に印刷、インクジェットなどのような所定パターンを形成する他の工芸をさらに備えることができ、フォトリソグラフィ工芸とは、成膜、露光、現像等を含む工芸過程でフォトレジスト、マスク、露光機などを利用してパターンを形成する工芸を意味すると理解されるべきである。本発明が形成しようとする構造に基づいて、対応する構図工芸を選択することができる。
本発明の実施形態に係わるアレイ基板の製造方法によって形成される表示装置は、液晶パネル、液晶テレビ、液晶ディスプレイ、ＯＬＥＤパネル、ＯＬＥＤテレビ、電子ペーパー、デジタルフォトフレーム、携帯電話などであることができる。
従来の技術に比べて、本発明に係わるアレイ基板の製造方法において、グレースケールリソグラフィー工芸によってゲート絶縁層及び活性層を覆う有機絶縁層をパターニングすることにより、信号伝送線に対応するスルーホールと、活性層の両端に対応する第一ブラインドホール及び第二ブラインドホールと、を形成してから、パターニングされた有機絶縁層をマスクとして、ゲート絶縁層をエッチングして信号伝送線を露出させ、さらにパターニングされた有機絶縁層を予め設定された厚さほど全体的に除去することにより、ソース電極及びドレイン電極を露出させ、この方法は、マスクを一回使用するだけで電極と信号伝送線、ソース電極とドレイン電極の接続ビアホールの作製を完成することができ、従来の技術に比べて、マスクを一回少なく使用するので、製造工芸を簡素化し、生産コストを削減し、且つ有機絶縁層をエッチングバリアとすると、アレイ基板の柔軟性を高めることができる。
ゲート絶縁層に対してプラズマエッチングを行う場合、第一ブラインドホール及び第二ブラインドホールと活性層は連通されなく、その前に所定厚さの有機絶縁層があるので、活性層がプラズマの影響を受けないように保護することができ、活性層の電気安定性を高め、従って製造されたアレイ基板の性能を高める。
図７を参照してください。図７は、本発明のさらに別の好ましい実施形態に係るアレイ基板の製造方法のフローチャートである。前記アレイ基板の製造方法は、以下のステップを備える。
ステップＳ７１０：基材２１０を提供し、前記基材２１０は第一表面を備える。
本実施形態において、基材２１０は、基板２１０１及びバッファ層２１０２を備えることができる。図８Ａを一緒に参照すると、基材２１０の製造方法は、基板２１０１を提供するステップと、前記基板２１０１の１つの表面にバッファ層２１０２を形成するステップと、を備える。前記バッファ層２１０２の材料は、フレキシブル高分子材料、ＳｉＯｘ、ＳｉＮｘなどのような無機材料であることがでる。物理気相蒸着法、スピンコーティングなどの方法によって、前記基板２１０１上に前記バッファ層１１０２を堆積することができる。前記信号伝送線は、データ線であることができ、電圧線であることもできる。
ステップＳ７２０：前記基材２１０の第一表面に信号伝送線２２０とゲート電極２３０を形成し、且つ前記信号伝送線２２０と前記ゲート電極２３０との間には隙間が設けられている。図８Ａを一緒に参照してください。前記信号伝送線２２０及び前記ゲート電極２３０の材料は、Ｐｔ、Ａｕ、Ａｌ、Ｃｕ、Ｔｉ、Ａｇ、Ｓｃ、Ｙ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｌ、ＩＴＯなどの材料のうちのいずれか一種又は多種を備える。
本実施形態において、前記ステップＳ７２０は、以下のステップを備える。
ステップＳ７２１：前記基材２１０の第一表面に第一金属層を堆積して形成する。
ステップＳ７２２：前記第一金属層における前記基材２１０と背離する表面に第一フォトレジスト層を塗布する。
ステップＳ７２３：前記第一フォトレジスト層をパターニングして、第一表面を覆う前記第一フォトレジスト層の一部を除去する。
ステップＳ７２４：残った第一フォトレジスト層をマスクとして、前記第一金属層に対してプラズマエッチングを行って、前記基材２１０上に間隔を置いて配置された２つの金属層は別々に前記信号伝送線２２０及び前記ゲート電極２３０である。
ステップＳ７２５：残った前記第一フォトレジスト層を剥離する。本実施形態において、アセトンなどの有機溶剤で残った前記第一フォトレジスト層を剥離することができる。
前記第一金属層の材料は、Ｐｔ、Ａｕ、Ａｌ、Ｃｕ、Ｔｉ、Ａｇ、Ｓｃ、Ｙ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｌ、ＩＴＯなどの材料のうちのいずれか一種又は多種を備えると理解されるべきである。前記第一金属層は、熱蒸着、電子ビーム蒸着又はスパッタリングのような方法により形成することができる。前記第一フォトレジストをパターニングするためにマスクを一回目に使用した。
ステップＳ７３０：ゲート絶縁層２４０を形成し、前記ゲート絶縁層２４０は前記信号伝送線２２０及び前記ゲート電極２３０を覆う。図９を一緒に参照してください。前記ゲート絶縁層２４０は、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮ４などの材料のうちのいずれか一種又は多種を備える。前記ゲート絶縁層２４０を形成する場合、化学気相蒸着法、原子層蒸着法又は物理気相蒸着法などの方法を採用することができる。
ステップＳ７４０：前記ゲート絶縁層２４０における前記ゲート電極２３０と背離する表面に活性層２５０を形成し、前記活性層２５０は前記ゲート電極２３０に対応して設置される。図８Ａを一緒に参照してください。本実施形態において、前記活性層２５０は、チャネル層、第一ドープ領域及び第二ドープ領域を備え、前記第一ドープ領域及び前記第二ドープ領域は全て前記チャネル層に接触され、且つ前記第一ドープ領域と前記第二ドープ領域は離間している。前記活性層の作製過程でマスクを二回目に使用した。前記活性層は従来の技術であるので、本発明はここで詳しく説明しない。
ステップＳ７５０：前記活性C層２５０の両端に第一電極２６０及び第二電極２７０を形成し、且つ前記第一電極２６０と前記第二電極２７０との間には隙間が設けられている。図８Ａを一緒に参照すると、その中において、第一電極２６０はソース電極であり、第二電極２７０はドレイン電極であり、又は第一電極２６０はドレイン電極であり、第二電極２７０はソース電極である。
本実施形態において、前記ステップＳ７５０は、以下のステップを備える。
ステップＳ７５１：第二金属層を形成し、前記第二金属層は前記ゲート絶縁層２４０における前記基材２１０と背離する表面及び前記活性層２５０における前記ゲート絶縁層２４０と背離する表面を覆う。
ステップＳ７５２：前記第二金属層における前記ゲート絶縁層２４０と背離する表面に第二フォトレジスト層を塗布する。
ステップＳ７５３：前記第二フォトレジスト層をパターニングし、を覆う第二フォトレジスト層の一部を除去する。
ステップＳ７５４：残った第二フォトレジスト層をマスクとして、前記第二金属層に対してエッチングを行って、前記第一電極２６０及び前記第二電極２７０を形成する。その中において、前記活性層２５０における前記信号伝送線２２０に近い一端に対応して設置された第二金属層は前記第一電極２６０であり、前記活性層２５０における前記信号伝送線２２０から離れている一端に対応して設置された第二金属層は前記第一電極２７０である。
ステップＳ７５５：残った第二フォトレジスト層を剥離する。
前記第二金属層の材料は、Ｐｔ、Ａｕ、Ａｌ、Ｃｕ、Ｔｉ、Ａｇ、Ｓｃ、Ｙ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｌ、ＩＴＯなどの材料のうちのいずれか一種又は多種を備え、前記第二金属層に対してエッチングする方法は、ドライエッチング及びウェットエッチングを備えることができると理解されるべきである。ステップ７５３でマスクを三回目に使用した。
ステップＳ７６０：有機絶縁層２８０を形成し、前記有機絶縁層２８０は前記ゲート絶縁層２４０、前記第一電極２６０及び前記第二電極２７０を覆う。図８Ｂを一緒に参照してください。前記有機絶縁層１６０の材料は高分子材料であることができ、化学気相蒸着法、物理気相蒸着法、スピンコーティングなどの方法を採用して前記有機絶縁層１６０を形成することができる。
ステップＳ７７０：グレースケールリソグラフィー工芸によって前記有機絶縁層２８０をパターニングして、前記信号伝送線２２０に対応するスルーホール２８０１及び前記第一電極２６０対応するブラインドホール２８０２を形成してから、パターニングされた前記有機絶縁層２８０をマスクとして、前記ゲート絶縁層２４０をエッチングして、前記ゲート絶縁層２４０にスルーホール２８０１を貫通させて、前記信号伝送線２２０を露出する。図８Ｃ及び図８Ｄを一緒に参照してください。
本実施形態において、前記ステップＳ７７０は、以下のステップを備える。
ステップＳ７７１：前記有機絶縁層２８０上にグレースケールマスクを準備する。
ステップＳ７７２：図８Ｃを一緒に参照すると、準備されたグレースケールマスクをマスクとして前記有機絶縁層２８０に対して一回目のエッチングを行って、前記スルーホール２８０１及び前記ブラインドホール２８０２を形成する。
ステップＳ７７３：前記グレースケールマスクを剥離する。
ステップＳ７７４：図８Ｄを一緒に参照すると、パターニングされた有機絶縁層２８０をマスクとして、二回目のエッチングを行って、前記ゲート絶縁層２４０にスルーホール２８０１を貫通させる。
ステップＳ７８０：図８Ｅを一緒に参照すると、パターニングされた有機絶縁層２８０を予め設定された厚さほど全体的に除去することにより、前記第一電極２６０を露出させる。
本実施形態において、前記ステップＳ７８０は、具体的に、
パターニングされた有機絶縁層２８０に対してエッチングを行って、有機絶縁層２８０を予め設定された厚さほど剥離することにより、前記第一電極２６０を露出させる。本実施形態において、有機絶縁層を予め設定された厚さほど剥離することは、ウェットエッチングであることができる。
ステップＳ７７２の一回目のエッチングはウェットエッチングを採用することができ、ステップＳ７７４の二回目のエッチングはドライエッチングを採用することができると理解されるべきである。ステップＳ７７１でマスクを四回目に使用した。ステップＳ７７０とステップＳ７８０において、一回のマスクと二回のエッチングの工芸を利用して、画素電極と前記信号伝送線２２０を接続するために用いられるスルーホール２８０１及び別々に画素電極と前記第一電極２６０を接続するために用いられるブラインドホール２８０２を完成した。従来の技術に比べて、一回目のエッチング工程で第一電極もエッチングされることを免れるために、第一電極を保護することを前提として、マスクを一回少なく使用するので、製造工芸を簡素化し、生産コストを削減することができる。
テップＳ７９０：前記有機絶縁層２８０上に画素電極２９０を形成し、前記画素電極２９０の一端は前記スルーホール２８０１から前記信号伝送線２２０に電気的に接続されており、前記画素電極２９０の他端は前記ブラインドホール２８０２から前記第一電極２６０に電気的に接続されている。図８Ｆを一緒に参照してください。
本実施形態において、前記ステップＳ７９０は、以下のステップを備える。
ステップＳ７９１：前記有機絶縁層２８０における前記ゲート絶縁層２４０と背離する表面に透明導電層を形成する。
ステップＳ７９２：前記透明導電層における前記有機絶縁層２８０と背離する表面に第三フォトレジスト層を塗布する。
ステップＳ７９３：前記第三フォトレジスト層をパターニングして、第三フォトレジスト層の一部を除去する。
ステップＳ７９４：残った第三フォトレジスト層をマスクとして、前記透明導電層透明導電層３２に対してマエッチングして、前記画素電極２９０を形成し、前記画素電極２９０は第一ビアホールによって前記信号伝送線２２０に電気的に接続され、且つ前記画素電極２９０は前記ブラインドホール２８０２によって前記第一電極２６０に電気的に接続される。
ステップＳ７９５：残った第三フォトレジスト層を剥離する。
本発明において、エッチングはドライエッチング及びウェットエッチングを備えることができ、前記ドライエッチングのガスは、ＣＦ４、ＳＦ６又はＣＬ２とＯ２の混合ガスであることができ、前記ウェットエッチングの液体は、シュウ酸、硫酸、塩酸、又はシュウ酸、硫酸及び塩酸の混合液体であることができると理解されるべきである。
本発明において、パターニングとは、構図工芸を意味し、フォトリソグラフィ工芸を備えることができ、又はフォトリソグラフィ工芸及びエッチングステップを備えることができ、同時に印刷、インクジェットなどのような所定パターンを形成する他の工芸をさらに備えることができ、フォトリソグラフィ工芸とは、成膜、露光、現像等を含む工芸過程でフォトレジスト、マスク、露光機などを利用してパターンを形成する工芸を意味すると理解されるべきである。本発明が形成しようとする構造に基づいて、対応する構図工芸を選択することができる。
本発明の実施形態に係わるアレイ基板の製造方法によって形成される表示装置は、液晶パネル、液晶テレビ、液晶ディスプレイ、ＯＬＥＤパネル、ＯＬＥＤテレビ、電子ペーパー、デジタルフォトフレーム、携帯電話等などであることができる。
従来の技術に比べて、本発明に係わるアレイ基板の製造方法において、グレースケールリソグラフィー工芸によってゲート絶縁層及びソース/ドレイン電極を覆う有機絶縁層をパターニングすることにより、信号伝送線に対応するスルーホールと、ソース電極又はドレイン電極に対応するブラインドホールと、を形成してから、パターニングされた有機絶縁層をマスクとしてゲート絶縁層をエッチングして信号伝送線を露出させ、さらにパターニングされた有機絶縁層を予め設定された厚さほど全体的に除去することにより、第一電極を露出させ、この方法は、マスクを一回使用するだけで、画素電極と信号伝送線を接続するために用いられるスルーホール及び画素電極とソース電極又はドレイン電極を接続するために用いられるブラインドホールの作製を完成することができ、従来の技術に比べて、マスクを一回少なく使用するので、製造工芸を簡素化し、生産コストを削減し、且つ有機絶縁層をエッチングバリアとすると、アレイ基板の柔軟性を高めることができる。
ゲート絶縁層に対してプラズマエッチングを行う場合、ブラインドホールとソース電極又はドレイン電極は連通されなく、ソース電極又はドレイン電極は有機絶縁層に覆われているので、ソース電極又はドレイン電極はプラズマの影響を受けなく、画素電極とソース電極又はドレイン電極との間の導電性を高め、従って製造されたアレイ基板の性能を高める。
本発明の実施形態で使用される技術用語は、ただ特定の実施形態を説明するために用いられ、本発明を限定するものではない。本発明において、上下文章に明確に別個に説明しないかぎり、単数形式の「一」、「該」及び「前記」のような用語は、同時に複数形式を備える。さらに、明細書で使用される用語「備える」及び/又は「含む」は、特徴、全体、ステップ、操作、素子及び/又は構成要素の存在を意味するが、一つ又は複数の他の特徴、全体、ステップ、操作、素子及び/又は構成要素の存在又は増加することを排除しない。
特許請求の範囲において、構造、材料、動作及び全ての装置又はステップ及び機能要素に対応する同等形式（もし存在すると）は、明確に要求される他の素子と結合してこの機能を実行するために用いられるいかなる構造、材料又は動作を備える。実施形態及び発明の目的に基づいて本発明を説明するが、列挙されるか又は開示された形式に限定されるものではない。明らかに、当業者であれば、本発明の精神及び要旨を逸脱しない範囲内で行われるいろいろな修正及び変更を行うことができる。本発明に記載された実施形態は、本発明の原理及び実際応用をよく開示することができ、且つ当業者が本発明を了解するようにする。
本発明に記載されるフローチャートはただ１つの実施形態であり、本発明の精神を逸脱しない範囲内で、図面又は本発明のステップに対していろいろな修正及び変更を行うことができる。例えば、異なる順序でこれらのステップを実行することができ、又はあるステップを追加、削除、又は変更することもできる。当業者であれば、上記した実施形態を実現するプロセスの全部又は一部を理解することができ、本発明の特許請求の範囲内で同等の変更が行われたとしても、本発明の範囲に属するものである。
第１態様に関連して、第１態様の第一実施形態において、前記有機絶縁層をパターニングして、前記信号伝送線に対応するスルーホールを形成するステップは、前記活性層に対応するブラインドホールを形成するステップをさらに備え、
パターニングされた前記有機絶縁層をマスクとして、前記ゲート絶縁層をエッチングして、前記信号伝送線を露出させるステップは、前記有機絶縁層を予め設定された厚さほど除去して、前記ブラインドホールを貫通孔に変化させて、前記活性層を露出するステップをさらに備え、
前記スルーホール上に第一導電層を形成して前記信号伝送線を導通させるステップは、
前記貫通孔上に第二導電層を形成して前記活性層を導通させるステップと、
前記第二導電層をパターニングして、ソース電極及びドレイン電極を形成するステップと、をさらに備える。
第１態様の第一実施形態に関連して、第１態様の第二実施形態において、前記スルーホール上に第一導電層を形成して前記信号伝送線を導通させ、及び前記貫通孔上に第二導電層を形成して前記活性層を導通させるステップは、
前記第一導電層と前記第二導電層を導通させるステップをさらに備える。
第１態様の第五実施形態に関連して、第１態様の第六実施形態において、前記有機絶縁層をパターニングして、前記信号伝送線に対応するスルーホールを形成するステップは、前記ソース電極又は前記ドレイン電極に対応するブラインドホールを形成するステップをさらに備え、
パターニングされた前記有機絶縁層をマスクとして、前記ゲート絶縁層をエッチングして、前記信号伝送線を露出させるステップは、パターニングされた前記有機絶縁層を予め設定された厚さほど全体的に除去することにより、前記ブラインドホールを貫通孔に変化させて、前記ソース電極又は前記ドレイン電極を露出するステップをさらに備え、
前記スルーホール上に第一導電層を形成して前記信号伝送線を導通させるステップは、前記貫通孔上に第四導電層を形成して、前記ソース電極又は前記ドレイン電極を導通させるステップをさらに備える。
第１態様の第六実施形態に関連して、第１態様の第八実施形態において、前記有機絶縁層をパターニングして、前記信号伝送線に対応するスルーホール及び前記ソース電極又は前記ドレイン電極に対応するブラインドホールを形成することは、具体的に、
前記有機絶縁層上にグレースケールマスクを配置し、
配置されたグレースケールマスクをマスクとして、前記有機絶縁層に対してエッチングすることにより、前記スルーホール及び前記ブラインドホールを形成し、
前記グレースケールマスクを剥離することである。
具体的には、図２Ｆを一緒に参照してください。前記スルーホール１６０１及び有機絶縁層１６０の上方に第一導電層１７０を形成して、信号伝送線１２０を導通させる。その中において、第一導電層１７０の材料は、透明導電膜材料であることができ、金属薄膜材料であってもよい。
図３Ａを一緒に参照すると、本発明の実施形態において、前記有機絶縁層１６０をパターニングして、前記信号伝送線１２０に対応するスルーホール１６０１を形成するステップは、前記活性層１５０に対応するブラインドホール１６０２を形成するステップをさらに備える。図３Ｂを一緒に参照すると、パターニングされた有機絶縁層１６０をマスクとして、前記ゲート絶縁層１４０をエッチングすることにより、前記ゲート絶縁層１４０に前記スルーホール１６０１を貫通させて、前記信号伝送線１２０を露出するステップは、図３Ｃを一緒に参照すると、有機絶縁層１６０を予め設定された厚さほど除去して、前記ブラインドホール１６０２を貫通孔に変化させて、前記活性層１５０を露出するステップをさらに備えることができる。図３Ｄを一緒に参照すると、前記スルーホール１６０１上に第一導電層１７０を形成して前記信号伝送線１２０を導通させるステップは、前記貫通孔上に第二導電層１８０を形成して前記活性層１５０を導通させるステップと、前記第二導電層１８０をパターニングして、ソース電極及びドレイン電極を形成するステップと、をさらに備える。
選択的に、前記スルーホール１６０１上に第一導電層１７０を形成して前記信号伝送線１２０を導通させ、及び前記貫通孔上に第二導電層１８０を形成して前記活性層１５０を導通させるステップは、前記第一導電層１７０と前記第二導電層１８０を導通させるステップをさらに備えることができ、具体的には、スルーホール１６０１、ブラインドホール１６０２及び有機絶縁層１６０上に第一導電層１７０を形成して、信号伝送線１２０及び活性層１５０を導通させ、第一導電層１７０をパターニングして、ドレイン電極及びソース電極を形成し、その中において、ソース電極は前記信号伝送線１２０と導通する。
本発明の実施形態において、ステップＳ１３０は、前記活性層１５０上に第三導電層を形成するステップと、図４Ａを一緒に参照すると、前記第三導電層をパターニングして、ソース電極１９０１及びドレイン電極１９０２を形成するステップと、図４Ｂを一緒に参照すると、前記ゲート絶縁層１４０及び前記第三導電層上に有機絶縁層１６０を形成するステップと、を備えることができる。
選択的に、図４Ｃを一緒に参照すると、ステップＳ１４０は、ソース電極１９０１又はドレイン電極１９０２に対応するブラインドホール１６０２を形成するステップをさらに備える。図４Ｄを一緒に参照すると、ステップＳ１５０、即ちパターニングされた有機絶縁層１６０をマスクとして、前記ゲート絶縁層１４０をエッチングすることにより、前記ゲート絶縁層１４０に前記スルーホール１６０１を貫通させて、前記信号伝送線１２０を露出するステップは、図４Ｅを一緒に参照すると、パターニングされた有機絶縁層１６０を予め設定された厚さほど全体的に除去することにより、前記ブラインドホール１６０２を貫通孔に変化させて、前記ソース電極１９０１又は前記ドレイン電極１９０２を露出するステップをさらに備えることができる。図４Ｆを一緒に参照すると、前記ステップ１６０は、前記貫通孔上に第四導電層２００を形成して、前記ソース電極１９０１又は前記ドレイン電極１９０２を導通させるステップをさらに備えることができる。
ステップＳ１６０は、前記第一導電層１７０と前記第四導電層２００を導通させるステップをさらに備えることができ、前記第一導電層１７０の材料及び前記第四導電層２００の材料は透明導電材料であると理解されるべきである。
本発明の実施形態において、ステップＳ１１０は、基材１１０上にバッファ層を堆積するステップと、前記バッファ層上に前記信号伝送線１２０及び前記ゲート電極１３０を形成するステップと、を備えることができる。
図５を参照してください。図５は、本発明の別の好ましい実施形態に係るアレイ基板の製造方法のフローチャートである。アレイ基板の製造方法は、以下のステップを備える。
本実施形態において、前記基材１１０は、基板１１０１及びバッファ層１１０２を備えることができる。図６Ａを一緒に参照すると、基材１１０の製造方法は、基板１１０１を提供するステップと、前記基板１１０１の１つの表面にバッファ層１１０２を形成するステップと、を備える。前記バッファ層１１０２の材料は、フレキシブル高分子材料、ＳｉＯｘ、ＳｉＮｘなどのような無機材料であることがでる。物理気相蒸着法、スピンコーティングなどの方法によって、前記基板１１０１上に前記バッファ層１１０２を堆積することができる。
本実施形態において、前記ステップＳ５２０は、以下のステップを備える。
ステップＳ５２１：前記基材１１０の第一表面に第一金属層を堆積して形成する。
ステップＳ５２２：前記第一金属層における前記基材と背離する表面に第一フォトレジスト層を塗布する。
ステップＳ５２３：前記第一フォトレジスト層をパターニングして、前記第一金属層を覆う第一フォトレジスト層の一部を除去する。
ステップＳ５２４：残った第一フォトレジスト層をマスクとして、前記第一金属層に対してプラズマエッチングを行って、前記基材上に間隔を置いて配置された２つの金属層は別々に前記信号伝送線１２０及び前記ゲート電極１３０である。
ステップＳ５２５：残った前記第一フォトレジスト層を剥離する。本実施形態において、アセトンなどの有機溶剤で残った前記第一フォトレジスト層を剥離することができる。
前記第一金属層の材料は、Ｐｔ、Ａｕ、Ａｌ、Ｃｕ、Ｔｉ、Ａｇ、Ｓｃ、Ｙ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｌ、ＩＴＯなどの材料のうちのいずれか一種又は多種を備えると理解されるべきである。前記第一金属層は、熱蒸着、電子ビーム蒸着又はスパッタリングのような方法により形成することができる。前記第一フォトレジスト層をパターニングするためにマスクを一回目に使用した。
ステップＳ５４０：前記ゲート絶縁層１４０における前記ゲート電極１３０と背離する表面に活性層１５０を形成し、前記活性層１５０は前記ゲート電極１３０に対応して設置される。本実施形態において、前記活性層１５０は、チャネル層、第一ドープ領域及び第二ドープ領域を備え、前記第一ドープ領域及び前記第二ドープ領域は全て前記チャネル層に接触され、且つ前記第一ドープ領域と前記第二ドープ領域は離間している。前記活性層の作製過程でマスクを二回目に使用した。前記活性層は従来の技術であるので、本発明はここで詳しく説明しない。
ステップＳ５６０：グレースケールリソグラフィー工芸によって前記有機絶縁層１６０をパターニングして、前記信号伝送線１２０に対応するスルーホール１６０１と、前記活性層１５０の両端に対応する第一ブラインドホール１６０２及び第二ブラインドホール１６０３と、を形成してから、パターニングされた有機絶縁層１６０をマスクとして、前記ゲート絶縁層１４０をエッチングして、前記ゲート絶縁層１４０に前記スルーホール１６０１を貫通させて、前記信号伝送線１２０を露出する。
本実施形態において、前記ステップＳ５６０は、以下のステップを備える。
ステップＳ５６１：前記有機絶縁層１６０上にグレースケールマスクを準備する。
ステップＳ５６２：図６Ｃを参照すると、準備されたグレースケールマスクをマスクとして、前記有機絶縁層１６０に対して一回目のエッチングを行って、前記スルーホール１６０１、前記第一ブラインドホール１６０２及び前記第二ブラインドホール１６０３を形成する。
ステップＳ５６３：前記グレースケールマスクを剥離する。
ステップＳ５６４：図６Ｄを参照すると、パターニングされた有機絶縁層１６０をマスクとして、二回目のエッチングを行って、前記ゲート絶縁層１４０に前記スルーホール１６０１を貫通させる。
本実施形態において、前記ステップＳ５８０は、以下のステップを備える。
ステップＳ５８１：前記有機絶縁層１６０における前記ゲート絶縁層１４０と背離する表面に第一導電層を形成し、第一導電層の材料は、Ｐｔ、Ａｕ、Ａｌ、Ｃｕ、Ｔｉ、Ａｇ、Ｓｃ、Ｙ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｌ、ＩＴＯなどの材料のうちのいずれか一種又は多種を備える。
ステップＳ５８２：前記第一導電層における前記有機絶縁層１６０と背離する表面に第二フォトレジスト層を塗布する。
ステップＳ５８３：前記第二フォトレジスト層をパターニングして、前記活性層１５０の中間部分に対応する第二フォトレジスト層の一部を除去する。
ステップＳ５８４：残った第二フォトレジスト層をマスクとして、前記第一導電層に対してプラズマエッチングを行って、前記ソース電極１７０１及び前記ドレイン電極１７０２を形成する。
ステップＳ５８５：残った前記第二フォトレジスト層を剥離する。
従来の技術に比べて、本発明に係わるアレイ基板の製造方法において、グレースケールリソグラフィー工芸によってゲート絶縁層及び活性層を覆う有機絶縁層をパターニングすることにより、信号伝送線に対応するスルーホールと、活性層の両端に対応する第一ブラインドホール及び第二ブラインドホールと、を形成してから、パターニングされた有機絶縁層をマスクとして、ゲート絶縁層をエッチングして信号伝送線を露出させ、さらにパターニングされた有機絶縁層を予め設定された厚さほど全体的に除去することにより、活性層の両端を露出させ、この方法は、マスクを一回使用するだけでスルーホール、第一ブラインドホール及び第二ブラインドホールの作製を完成することができ、従来の技術に比べて、マスクを一回少なく使用するので、製造工芸を簡素化し、生産コストを削減し、且つ有機絶縁層をエッチングバリアとすると、アレイ基板の柔軟性を高めることができる。
ゲート絶縁層に対してプラズマエッチングを行う場合、第一ブラインドホール及び第二ブラインドホールと活性層は連通されなく、第一ブラインドホール及び第二ブラインドホールと活性層の間に所定厚さの有機絶縁層があるので、活性層がプラズマの影響を受けないように保護することができ、活性層の電気安定性を高め、従って製造されたアレイ基板の性能を高める。
本実施形態において、基材２１０は、基板２１０１及びバッファ層２１０２を備えることができる。図８Ａを一緒に参照すると、基材２１０の製造方法は、基板２１０１を提供するステップと、前記基板２１０１の１つの表面にバッファ層２１０２を形成するステップと、を備える。前記バッファ層２１０２の材料は、フレキシブル高分子材料、ＳｉＯｘ、ＳｉＮｘなどのような無機材料であることがでる。物理気相蒸着法、スピンコーティングなどの方法によって、前記基板２１０１上に前記バッファ層１１０２を堆積することができる。
ステップＳ７２０：前記基材２１０の第一表面に信号伝送線２２０とゲート電極２３０を形成し、且つ前記信号伝送線２２０と前記ゲート電極２３０との間には隙間が設けられている。前記信号伝送線は、データ線であることができ、電圧線であることもできる。図８Ａを一緒に参照してください。前記信号伝送線２２０及び前記ゲート電極２３０の材料は、Ｐｔ、Ａｕ、Ａｌ、Ｃｕ、Ｔｉ、Ａｇ、Ｓｃ、Ｙ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｌ、ＩＴＯなどの材料のうちのいずれか一種又は多種を備える。
本実施形態において、前記ステップＳ７２０は、以下のステップを備える。
ステップＳ７２１：前記基材２１０の第一表面に第一金属層を堆積して形成する。
ステップＳ７２２：前記第一金属層における前記基材２１０と背離する表面に第一フォトレジスト層を塗布する。
ステップＳ７２３：前記第一フォトレジスト層をパターニングして、第一金属層を覆う前記第一フォトレジスト層の一部を除去する。
ステップＳ７２４：残った第一フォトレジスト層をマスクとして、前記第一金属層に対してプラズマエッチングを行って、前記基材２１０上に間隔を置いて配置された２つの金属層は別々に前記信号伝送線２２０及び前記ゲート電極２３０である。
ステップＳ７２５：残った前記第一フォトレジスト層を剥離する。本実施形態において、アセトンなどの有機溶剤で残った前記第一フォトレジスト層を剥離することができる。
ステップＳ７３０：ゲート絶縁層２４０を形成し、前記ゲート絶縁層２４０は前記信号伝送線２２０及び前記ゲート電極２３０を覆う。図８Ａを一緒に参照してください。前記ゲート絶縁層２４０は、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮ４などの材料のうちのいずれか一種又は多種を備える。前記ゲート絶縁層２４０を形成する場合、化学気相蒸着法、原子層蒸着法又は物理気相蒸着法などの方法を採用することができる。
本実施形態において、前記ステップＳ７５０は、以下のステップを備える。
ステップＳ７５１：第二金属層を形成し、前記第二金属層は前記ゲート絶縁層２４０における前記基材２１０と背離する表面及び前記活性層２５０における前記ゲート絶縁層２４０と背離する表面を覆う。
ステップＳ７５２：前記第二金属層における前記ゲート絶縁層２４０と背離する表面に第二フォトレジスト層を塗布する。
ステップＳ７５３：前記第二フォトレジスト層をパターニングし、前記第二金属層を覆う第二フォトレジスト層の一部を除去する。
ステップＳ７５４：残った第二フォトレジスト層をマスクとして、前記第二金属層に対してエッチングを行って、前記第一電極２６０及び前記第二電極２７０を形成する。その中において、前記活性層２５０における前記信号伝送線２２０に近い一端に対応して設置された第二金属層は前記第一電極２６０であり、前記活性層２５０における前記信号伝送線２２０から離れている一端に対応して設置された第二金属層は前記第一電極２７０である。
ステップＳ７５５：残った第二フォトレジスト層を剥離する。
ステップＳ７６０：有機絶縁層２８０を形成し、前記有機絶縁層２８０は前記ゲート絶縁層２４０、前記第一電極２６０及び前記第二電極２７０を覆う。図８Ｂを一緒に参照してください。前記有機絶縁層２８０の材料は高分子材料であることができ、化学気相蒸着法、物理気相蒸着法、スピンコーティングなどの方法を採用して前記有機絶縁層２８０を形成することができる。
ステップＳ７７２の一回目のエッチングはウェットエッチングを採用することができ、ステップＳ７７４の二回目のエッチングはドライエッチングを採用することができると理解されるべきである。ステップＳ７７１でマスクを四回目に使用した。ステップＳ７７０とステップＳ７８０において、一回のマスクと二回のエッチングの工芸を利用して、画素電極と前記信号伝送線２２０を接続するために用いられるスルーホール２８０１及び画素電極と前記第一電極２６０を接続するために用いられるブラインドホール２８０２を完成した。従来の技術に比べて、一回目のエッチング工程で第一電極もエッチングされることを免れるために、第一電極を保護することを前提として、マスクを一回少なく使用するので、製造工芸を簡素化し、生産コストを削減することができる。
本実施形態において、前記ステップＳ７９０は、以下のステップを備える。
ステップＳ７９１：前記有機絶縁層２８０における前記ゲート絶縁層２４０と背離する表面に透明導電層を形成する。
ステップＳ７９２：前記透明導電層における前記有機絶縁層２８０と背離する表面に第三フォトレジスト層を塗布する。
ステップＳ７９３：前記第三フォトレジスト層をパターニングして、前記透明導電層を覆う第三フォトレジスト層の一部を除去する。
ステップＳ７９４：残った第三フォトレジスト層をマスクとして、前記透明導電層に対してマエッチングして、前記画素電極２９０を形成し、前記画素電極２９０はスルーホール２８０１によって前記信号伝送線２２０に電気的に接続され、且つ前記画素電極２９０は前記ブラインドホール２８０２によって前記第一電極２６０に電気的に接続される。
ステップＳ７９５：残った第三フォトレジスト層を剥離する。

Claims (10)

  1. アレイ基板の製造方法であって、
    基材上に信号伝送線とゲート電極を形成し、前記信号伝送線と前記ゲート電極との間には隙間が設けられているステップと、
    前記信号伝送線及び前記ゲート電極の上にゲート絶縁層及び活性層を形成するステップと、
    前記ゲート絶縁層及び前記活性層上に有機絶縁層を形成するステップと、
    前記有機絶縁層をパターニングして、前記信号伝送線に対応するスルーホールを形成するステップと、
    パターニングされた前記有機絶縁層をマスクとして、前記ゲート絶縁層をエッチングして、前記信号伝送線を露出させるステップと、
    前記スルーホール上に第一導電層を形成して前記信号伝送線を導通させるステップと、を備える
    ことを特徴とするアレイ基板の製造方法。
  2. 前記有機絶縁層をパターニングして、前記信号伝送線に対応するスルーホールを形成するステップは、前記活性層に対応するブラインドホールを形成するステップをさらに備え、
    前記方法は、前記有機絶縁層を予め設定された厚さほど除去して、前記ブラインドホールを貫通孔に変化させて、前記活性層を露出するステップをさらに備え、
    前記スルーホール上に第一導電層を形成して前記信号伝送線を導通させるステップは、
    前記貫通孔上に第二導電層を形成して前記活性層を導通させるステップと、
    前記第二導電層をパターニングして、ソース電極及びドレイン電極を形成するステップと、をさらに備える、
    ことを特徴とする請求項１に記載のアレイ基板の製造方法。
  3. 前記スルーホール上に第一導電層を形成して前記信号伝送線を導通させ、及び前記貫通孔上に第二導電層を形成して前記活性層を導通させるステップは、
    前記第一導電層と前記第二導電層を導通させるステップをさらに備える、
    ことを特徴とする請求項２に記載のアレイ基板の製造方法。
  4. 前記第一導電層及び/又は前記第二導電層は金属材料である、
    ことを特徴とする請求項２に記載のアレイ基板の製造方法。
  5. 前記有機絶縁層をパターニングして、前記信号伝送線に対応するスルーホール及び前記活性層に対応するブラインドホールを形成することは、具体的に、
    前記有機絶縁層上にグレースケールマスクを配置し、
    配置されたグレースケールマスクをマスクとして、前記有機絶縁層に対してエッチングすることにより、前記スルーホール及び前記ブラインドホールを形成し、
    前記グレースケールマスクを剥離することである、
    ことを特徴とする請求項２に記載のアレイ基板の製造方法。
  6. 前記ゲート絶縁層及び前記活性層上に有機絶縁層を形成するステップは、
    前記活性層上に第三導電層を形成するステップと、
    前記第三導電層をパターニングして、ソース電極及びドレイン電極を形成するステップと、
    前記ゲート絶縁層及び前記第三導電層上に有機絶縁層を形成するステップと、を備える、
    ことを特徴とする請求項１に記載のアレイ基板の製造方法。
  7. 前記有機絶縁層をパターニングして、前記信号伝送線に対応するスルーホールを形成するステップは、前記ソース電極又は前記ドレイン電極に対応するブラインドホールを形成するステップをさらに備え、
    前記方法は、パターニングされた前記有機絶縁層を予め設定された厚さほど全体的に除去することにより、前記ブラインドホールを貫通孔に変化させて、前記ソース電極又は前記ドレイン電極を露出するステップをさらに備え、
    前記スルーホール上に第一導電層を形成して前記信号伝送線を導通させるステップは、前記貫通孔上に第四導電層を形成して、前記ソース電極又は前記ドレイン電極を導通させるステップをさらに備える、
    ことを特徴とする請求項６に記載のアレイ基板の製造方法。
  8. 前記スルーホール上に第一導電層を形成して前記信号伝送線を導通させるステップは、
    前記第一導電層と前記第四導電層を導通させるステップをさらに備え、前記第一導電層の材料及び前記第四導電層の材料は透明導電材料である、
    ことを特徴とする請求項７に記載のアレイ基板の製造方法。
  9. 前記有機絶縁層をパターニングして、前記信号伝送線に対応するスルーホール及び前記ソース電極又は前記ドレイン電極に対応するブラインドホールを形成することは、具体的に、
    前記有機絶縁層上にグレースケールマスクを配置し、
    配置されたグレースケールマスクをマスクとして、前記有機絶縁層に対してエッチングすることにより、前記スルーホール及び前記ブラインドホールを形成し、
    前記グレースケールマスクを剥離することである、
    ことを特徴とする請求項７に記載のアレイ基板の製造方法。
  10. 前記基材上に信号伝送線とゲート電極を形成するステップは、
    前記基材上にバッファ層を堆積するステップと、
    前記バッファ層上に前記信号伝送線及び前記ゲート電極を形成するステップと、を備える、
    ことを特徴とする請求項１〜９のいずれか一項に記載のアレイ基板の製造方法。


JP2018545454A 2016-07-25 2016-07-25 アレイ基板の製造方法 Pending JP2019512873A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/091520 WO2018018351A1 (zh) 2016-07-25 2016-07-25 阵列基板的制造方法

Publications (1)

Publication Number Publication Date
JP2019512873A true JP2019512873A (ja) 2019-05-16

Family

ID=61015575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018545454A Pending JP2019512873A (ja) 2016-07-25 2016-07-25 アレイ基板の製造方法

Country Status (7)

Country Link
US (1) US20190006398A1 (ja)
EP (1) EP3489993A1 (ja)
JP (1) JP2019512873A (ja)
KR (1) KR20180107167A (ja)
CN (1) CN107636823A (ja)
CA (1) CA3019219A1 (ja)
WO (1) WO2018018351A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102221442B1 (ko) * 2016-07-25 2021-02-26 선전 로욜 테크놀로지스 컴퍼니 리미티드 어레이 기판 및 어레이 기판의 제조방법
CN109036134B (zh) * 2018-08-01 2021-01-26 京东方科技集团股份有限公司 柔性显示基板及其制作方法、显示装置
CN111524859B (zh) * 2020-04-23 2022-04-26 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法、显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001066639A (ja) * 1999-06-03 2001-03-16 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2007034285A (ja) * 2005-07-22 2007-02-08 Samsung Electronics Co Ltd 薄膜トランジスタの製造方法
JP2008112136A (ja) * 2006-10-04 2008-05-15 Mitsubishi Electric Corp 表示装置及びその製造方法
JP2010272691A (ja) * 2009-05-21 2010-12-02 Sharp Corp 薄膜トランジスタ基板の製造方法、薄膜トランジスタ基板、及び表示装置
WO2012029644A1 (ja) * 2010-08-30 2012-03-08 シャープ株式会社 半導体装置およびその製造方法
CN102645808A (zh) * 2012-04-20 2012-08-22 京东方科技集团股份有限公司 一种阵列基板的制造方法、阵列基板及显示装置
CN102707523A (zh) * 2012-04-20 2012-10-03 京东方科技集团股份有限公司 一种阵列基板的制造方法、阵列基板及显示装置
JP2013123039A (ja) * 2011-11-11 2013-06-20 Semiconductor Energy Lab Co Ltd 液晶表示装置及びその作製方法、発光装置及びその作製方法
JP2014212305A (ja) * 2013-04-04 2014-11-13 株式会社半導体エネルギー研究所 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100900542B1 (ko) * 2002-11-14 2009-06-02 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
KR20090100046A (ko) * 2008-03-19 2009-09-23 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법
KR102081107B1 (ko) * 2013-05-30 2020-02-25 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법
CN104576542B (zh) * 2015-01-26 2018-12-18 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示装置
CN105161495B (zh) * 2015-07-23 2018-09-11 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001066639A (ja) * 1999-06-03 2001-03-16 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2007034285A (ja) * 2005-07-22 2007-02-08 Samsung Electronics Co Ltd 薄膜トランジスタの製造方法
JP2008112136A (ja) * 2006-10-04 2008-05-15 Mitsubishi Electric Corp 表示装置及びその製造方法
JP2010272691A (ja) * 2009-05-21 2010-12-02 Sharp Corp 薄膜トランジスタ基板の製造方法、薄膜トランジスタ基板、及び表示装置
WO2012029644A1 (ja) * 2010-08-30 2012-03-08 シャープ株式会社 半導体装置およびその製造方法
JP2013123039A (ja) * 2011-11-11 2013-06-20 Semiconductor Energy Lab Co Ltd 液晶表示装置及びその作製方法、発光装置及びその作製方法
CN102645808A (zh) * 2012-04-20 2012-08-22 京东方科技集团股份有限公司 一种阵列基板的制造方法、阵列基板及显示装置
CN102707523A (zh) * 2012-04-20 2012-10-03 京东方科技集团股份有限公司 一种阵列基板的制造方法、阵列基板及显示装置
JP2014212305A (ja) * 2013-04-04 2014-11-13 株式会社半導体エネルギー研究所 半導体装置の製造方法

Also Published As

Publication number Publication date
CA3019219A1 (en) 2018-02-01
WO2018018351A1 (zh) 2018-02-01
CN107636823A (zh) 2018-01-26
US20190006398A1 (en) 2019-01-03
KR20180107167A (ko) 2018-10-01
EP3489993A1 (en) 2019-05-29

Similar Documents

Publication Publication Date Title
CN102280488B (zh) Tft、包括tft的阵列基板及制造tft和阵列基板的方法
KR20100094817A (ko) 어레이 기판의 제조방법
JP6437574B2 (ja) 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置
US10008516B2 (en) LTPS TFT array substrate, its manufacturing method, and display device
WO2014127645A1 (zh) 薄膜晶体管及其制作方法和显示器件
JP2019525238A (ja) アレイ基板及びアレイ基板の製造方法
JP2004046087A (ja) ブラックマトリックスを備えた平板表示装置及びその製造方法
WO2014206035A1 (zh) 阵列基板及其制作方法、显示面板和显示装置
WO2015043069A1 (zh) 阵列基板及其制备方法、显示装置
WO2016206206A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
WO2015096307A1 (zh) 氧化物薄膜晶体管、显示器件、及阵列基板的制造方法
JP2019512873A (ja) アレイ基板の製造方法
WO2015143818A1 (zh) 阵列基板及其制造方法、显示装置
CN106129063B (zh) 薄膜晶体管阵列基板及其制造方法
CN105810695A (zh) 阵列基板及显示装置
WO2016026207A1 (zh) 阵列基板及其制作方法和显示装置
US20020135709A1 (en) Liquid crystal display device and fabricating method thereof
US10217851B2 (en) Array substrate and method of manufacturing the same, and display device
KR20090068998A (ko) 박막트랜지스터 및 그의 제조 방법
CN105118835A (zh) 阵列基板及其制作方法、显示面板和显示装置
CN111584575A (zh) Oled显示面板及制备方法
WO2020000630A1 (zh) 阵列基板及其制作方法、显示面板
TW200828505A (en) Method of manufacturing a thin film transistor substrate
CN111584423A (zh) 阵列基板及其制备方法和显示装置
EP3163620B1 (en) Low temperature poly-silicon thin film transistor array substrate and manufacturing method therefor and display device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180829

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200310