CN105810695A - 阵列基板及显示装置 - Google Patents

阵列基板及显示装置 Download PDF

Info

Publication number
CN105810695A
CN105810695A CN201610391316.7A CN201610391316A CN105810695A CN 105810695 A CN105810695 A CN 105810695A CN 201610391316 A CN201610391316 A CN 201610391316A CN 105810695 A CN105810695 A CN 105810695A
Authority
CN
China
Prior art keywords
holding wire
array base
base palte
signal line
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610391316.7A
Other languages
English (en)
Other versions
CN105810695B (zh
Inventor
张鹏举
丁金波
赵德涛
彭勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610391316.7A priority Critical patent/CN105810695B/zh
Publication of CN105810695A publication Critical patent/CN105810695A/zh
Application granted granted Critical
Publication of CN105810695B publication Critical patent/CN105810695B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136204Arrangements to prevent high voltage or static electricity failures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种阵列基板及显示装置,属于显示技术领域。本发明的阵列基板包括测试信号线,且在阵列基板的周边区域设置有位于所述测试信号线上方的熔断过孔,而且该位置处的测试信号线是裸露在外,因此将该阵列基板测试完成后,应用至显示面板中,一段时间后由于氧气、水汽等作用测试信号线在裸露的位置,也即熔断过孔所在位置发生氧化腐蚀而自行断裂,从而使得测试信号线位于显示区域的部分与位于周边区域的部分断开,此时尽管显示面板外部产生的静电被测试信号线的端部吸引,静电也不会再被引入显示区域中,进而使得显示面板的使用寿命更长,且显示效果更好。

Description

阵列基板及显示装置
技术领域
本发明属于显示技术领域,具体涉及一种阵列基板及显示装置。
背景技术
如图1和2所示,显示面板是由显示母板1切割(沿图1中虚线切割)形成,而在显示母板在切割之前需要对各个显示面板进行检测,因此,需要在显示母板的阵列基板2上形成用于测试的测试信号线3,并通过测试焊盘4向测试信号线3输入测试信号,以阵列基板1进行检测,这些测试信号在对各个阵列基板测试完成后不再有用处。
但是,对显示母板1进行切割形成显示面板后,将会发现在阵列基板2的周边区域远离显示区域的侧面上存在裸露的测试信号线端,而这些测试信号线3均为金属导线,因此很容易在裸露的测试信号线端将外部静电引入至显示面板的显示区域,造成显示面板的显示不良。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一,提供一种阵列基板及显示装置,用以解决外部静电从阵列基板的侧边引入至显示区域,造成显示不良的问题。
解决本发明技术问题所采用的技术方案是一种阵列基板,包括测试信号线,所述测试信号线用于为所述阵列基板提供测试信号,在所述阵列基板的周边区域包括位于所述测试信号线上方的熔断过孔,且所述测试信号线在所述熔断过孔位置处裸露。
优选的是,所述测试信号线包括:第一信号线,第二信号线,以及连接部;在所述阵列基板的显示区域中设置有薄膜晶体管,所述薄膜晶体管包括栅极、源极、漏极,且在所述栅极所在层与所述源极和所述漏极所在层之间设置有栅极绝缘层,在所述源极和所述漏极所在层上方设置有钝化层;其中,
所述第一信号线与所述栅极同层设置且材料相同;
所述第二信号线与所述源极和所述漏极同层设置且材料相同;
所述连接部通过贯穿所述第一信号线上方的所述栅极绝缘层和所述钝化层的第一过孔,以及贯穿所述第二信号线上方的所述钝化层的第二过孔将所述第一信号线和所述第二信号线连接。
进一步优选的是,所述熔断过孔设置在第一信号线上方。
进一步优选的是,所述熔断过孔设置在第二信号线上方。
进一步优选的是,在所述第一信号线和所述第二信号线上方均设置有熔断过孔。
进一步优选的是,所述连接部的材料为氧化铟锡。
优选的是,所述熔断过孔的数量大于等于2。
优选的是,所述测试信号线的材料为钼。
优选的是,所述测试信号线的宽度小于熔断过孔的宽度。
解决本发明技术问题所采用的技术方案是一种显示装置,其包括上述的阵列基板。
本发明具有如下有益效果:
由于在发明的阵列基板的周边区域设置有位于所述测试信号线上方的熔断过孔,而且该位置处的测试信号线是裸露在外,因此将该阵列基板测试完成后,应用至显示面板中,一段时间后由于氧气、水汽以及后续工艺中的刻蚀液等作用,测试信号线在裸露的位置,也即熔断过孔所在位置发生氧化腐蚀而自行断裂,从而使得测试信号线位于显示区域的部分与位于周边区域的部分断开,此时尽管显示面板外部产生的静电被测试信号线的端部吸引,静电也不会再被引入显示区域中,进而使得显示面板的使用寿命更长,且显示效果更好。
附图说明
图1为现有的显示母板的示意图;
图2为图1中阵列基板的周边区域侧边的示意图;
图3为本发明的实施例1和2的阵列基板的俯视图;
图4为本发明的实施例2的阵列基板的测试信号线示意图;
图5为本发明的实施例2的阵列基板的第一种熔断过孔的示意图;
图6为本发明的实施例2的阵列基板的第二种熔断过孔的示意图。
其中附图标记为:1、显示母板;2、阵列基板;3、测试信号线;31、第一信号线;32、第二信号线;33连接部;4、测试焊盘;5、栅极绝缘层;6、钝化层;7、第一过孔;8、第二过孔;9、熔断过孔;Q1、显示区域;Q2、周边区域。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案,下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1:
如图3所示,图3示意图阵列基板1的俯视示意图,本实施例提供一种阵列基板1,其可划分为显示区域Q1和将显示区域Q1包围的周边区域Q2。该阵列基板1包括测试信号线3,该测试信号线3是从阵列基板1的周边区域Q2远离显示区域Q1的一侧延伸至显示区域Q1的。本领域技术员可以理解的是,在测试信号线3所在层上方是设置有层间绝缘层的。特别的是,在本实施例的阵列基板1的周边区域Q2设置有贯穿层间绝缘层的熔断过孔9,该熔断过孔9位于测试信号线3上方,且测试信号线3在熔断过孔9位置处裸露。
在此需要说明的是,在阵列基板1的显示区域Q1中设置有多条栅线和多条数据线,栅线和数据线交叉设置,且在交叉位置处限定出像素单元,而在每个像素单元中至少包括一个薄膜晶体管。而本实施例中测试信号线3可以是为显示区域Q1中的数据线提供数据电压测试信号用,也可以是为栅线提供栅极扫描测试信号用。在此不对测试信号线3的用途进行限定,只要能够为阵列基板1的显示区域Q1提供测试信号即可。
由于在本实施例的阵列基板1的周边区域Q2设置有位于所述测试信号线3上方的熔断过孔9,而且该位置处的测试信号线3是裸露在外,因此将该阵列基板1测试完成后,应用至显示面板中,一段时间后由于氧气、水汽以及后续工艺中的刻蚀液等作用测试信号线3在裸露的位置,也即熔断过孔9所在位置发生氧化腐蚀而自行断裂,从而使得测试信号线3位于显示区域Q1的部分与位于周边区域Q2的部分断开,此时尽管显示面板外部产生的静电被测试信号线3的端部吸引,静电也不会再被引入显示区域Q1中,进而使得显示面板的使用寿命更长,且显示效果更好。
当然,为了提高在测试完成后测试信号线3在熔断过孔9位置处断开的速度,可以在后续显示面板的清洗工序时,变更清洗液的配比,以提高测试信号线3的腐蚀熔断速度。
实施例2:
结合图3至6所示,本实施例提供一种阵列基板2,其可划分为显示区域Q1和将显示区域Q1包围的周边区域Q2。该阵列基板2包括测试信号线3,该测试信号线3是从阵列基板2的周边区域Q2远离显示区域Q1的一侧延伸至显示区域Q1的。在阵列基板2的显示区域Q1中设置有多条栅线和多条数据线,栅线和数据线交叉设置,且在交叉位置处限定出像素单元,而在每个像素单元中至少包括一个薄膜晶体管,薄膜晶体管包括栅极、源极、漏极,且在栅极所在层与源极和漏极所在层之间设置有栅极绝缘层5,在所述源极和所述漏极所在层上方设置有钝化层6。其中,薄膜晶体管的栅极与栅线连接,且这两者同层设置且材料相同;源极与数据线连接,且源极、漏极与数据线的同层设置且材料相同。
如图4所示,本实施例阵列基板2中的测试信号线3包括第一信号线31、第二信号线32,以及将第一信号线31和第二信号线32连接的连接部33。具体的,第一信号线31与薄膜晶体管的栅极同层设置且材料相同;第二信号线32与源极和所漏极同层设置且材料相同;连接部33通过贯穿第一信号线31上方的栅极绝缘层5和钝化层6的第一过孔7,以及贯穿第二信号线32上方的钝化层6的第二过孔8将第一信号线31和第二信号线32连接。
如图5所示,作为本实施例中的第一种实现方式,在阵列基板2的周边区域Q2中,在测试信号线3的第一信号线31上方设置有贯穿栅极绝缘层5和钝化层6的熔断过孔9,而且该位置处的测试信号线3是裸露在外,因此将该阵列基板2测试完成后,应用至显示面板中,一段时间后由于氧气、水汽等作用测试信号线3在裸露的位置,也即熔断过孔9所在位置断开,从而使得测试信号线3位于显示区域Q1的部分与位于周边区域Q2的部分断开,此时尽管显示面板外部产生的静电被测试信号线3的端部吸引,静电也不会再被引入显示区域Q1中,进而使得显示面板的使用寿命更长,且显示效果更好。
为了更清楚本实施例的阵列基板2的结构,以下结合阵列基板2的制备方法,对上述的阵列基板2进行描述。
首先,需要说明的是,在本实施例中,构图工艺,可只包括光刻工艺,或,包括光刻工艺以及刻蚀步骤,同时还可以包括打印、喷墨等其他用于形成预定图形的工艺;光刻工艺,是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
上述阵列基板2的制备方法具体包括如下步骤:
步骤S1):采用一次构图工艺在基底10上形成包括栅极、栅线、第一信号线31的图形。
在该步骤中,基底10采用玻璃等透明材料制成、且经过预先清洗。具体的,在基底10上采用溅射方式、热蒸发方式、等离子体增强化学气相沉积(PlasmaEnhancedVaporDeposition:简称PECVD)方式、低压化学气相沉积(LowPressureChemicalVaporDeposition:简称LPCVD)方式、大气压化学气相沉积(AtmosphericPressureChemicalVaporDeposition:简称APCVD)方式或电子回旋谐振化学气相沉积(ElectronCyclotronResonanceChemicalVaporDeposition:简称ECR-CVD)方式形成栅金属层。然后,通过第一次构图工艺(成膜、曝光、显影、湿法刻蚀或干法刻蚀),同时形成包括栅极、栅线和第一信号线31的图形。栅极、栅线和第一信号线31采用金属、金属合金,如:钼、钼铌合金、铝、铝钕合金、钛或铜等导电材料形成。
步骤S2):在完成步骤S1)的基底10上,形成栅绝缘层。
在该步骤中,具体采用等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式或溅射方式在栅极、栅线、第一信号线31所在层上方形成栅绝缘层。
步骤S3):在完成步骤S2)的基底10上,通过构图工艺形成有源层的图形。
在该步骤中,首先,通过沉积方式在栅极绝缘层5上形成非晶硅膜(a-Si),沉积方式包括等离子体增强化学气相沉积方式、低压化学气相沉积方式。
接着,对非晶硅膜进行晶化,晶化方式包括采用准分子激光晶化方式、金属诱导晶化方式或固相晶化方式,将非晶硅膜转变为多晶硅膜(p-Si),然后,对多晶硅膜(p-Si)进行掺杂(P型掺杂或者N型掺杂),以决定薄膜晶体管TFT的沟道区导电类型。其中,准分子激光晶化方式、金属诱导晶化方式为两种低温多晶硅的方法,是较为常用的把非晶硅转变为多晶硅的方法。
最后,采用构图工艺,形成包括有源层的图形。即在多晶硅膜上形成一层光刻胶,对光刻胶进行曝光和显影,然后对多晶硅膜进行干法刻蚀,以形成包括有源层的图形。
步骤S4):在完成步骤S3)的基底10上,通过构图工艺形成包括源极、漏极、数据线、第二信号线32的图形。
在该步骤中,首先,采用溅射方式、热蒸发方式、等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式形成源漏金属薄膜。然后,通过构图工艺形成包括源极、漏极、数据线、第二信号线32的图形。源极、漏极、数据线、第二信号线32的材料采用金属、金属合金,如:钼、钼铌合金、铝、铝钕合金、钛或铜等导电材料形成。
步骤S5):在完成步骤S4)的基底10上,形成钝化层6,并刻蚀形成接触过孔、第一过孔7、第二过孔8,以及熔断过孔9的图形。
在该步骤中,首次,采用等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式沉积形成钝化层6。
之后,在第一信号线31上方的栅极绝缘层5和钝化层6中刻蚀形成第一过孔7,以及位于阵列基板2周边区域Q2的熔断过孔9(露出第一信号线31);在第二信号线32上方的钝化层6中刻蚀形成第二过孔8,以及位于漏极上方的钝化层6中刻蚀形成接触过孔。
步骤S6):在完成步骤S5)的基底10上,通过构图工艺形成像素电极和连接部33的图形。
在该步骤中,采用溅射方式、热蒸发方式或等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式沉积导电金属膜,并通过构图工艺形成连接部33和像素电极的图形。其中,连接部33通过第一过孔7和第二过孔8将的第一信号线31和第二信号线32连接,像素电极通过接触过孔与漏极连接。
其中,导电金属膜的材料为ITO(氧化铟锡)、ITO换成IZO(氧化铟锌)、IGZO(氧化铟镓锌)或InGaSnO(氧化铟镓锡)等。
如图6所示,作为本实施例中的第二种实现方式,在阵列基板2的周边区域Q2中,在测试信号线3的第二信号线32上方设置有贯穿钝化层6的熔断过孔9,而且该位置处的测试信号线3是裸露在外,因此将该阵列基板2测试完成后,应用至显示面板中,一段时间后由于氧气、水汽等作用测试信号线3在裸露的位置,也即熔断过孔9所在位置断开,从而使得测试信号线3位于显示区域Q1的部分与位于周边区域Q2的部分断开,此时尽管显示面板外部产生的静电被测试信号线3的端部吸引,静电也不会再被引入显示区域Q1中,进而使得显示面板的使用寿命更长,且显示效果更好。
第二种实现方式中的熔断过孔9与第一种实现方式中的熔断过孔9的区别仅在于设置位置不同,形成方法与上述方法大致相同,在此不再详细描述描述。
作为本实施例中的第三种实现方式,在阵列基板2的周边区域Q2中,在测试信号线3的第一信号线31上方设置有贯穿栅极绝缘层5的熔断过孔9,同时在第二信号线32上方设置有贯穿钝化层6的熔断过孔9,而且该位置处的测试信号线3是裸露在外,因此将该阵列基板2测试完成后,应用至显示面板中,一段时间后由于氧气、水汽等作用测试信号线3在裸露的位置,也即熔断过孔9所在位置断开,从而使得测试信号线3位于显示区域Q1的部分与位于周边区域Q2的部分断开,此时尽管显示面板外部产生的静电被测试信号线3的端部吸引,静电也不会再被引入显示区域Q1中,进而使得显示面板的使用寿命更长,且显示效果更好。
该种实现方式将第一种实现方式和第二种实现方式相结合,在第一信号线31和第二信号线32上方均设置熔断过孔9,以保证在测试完成后周边区域Q2的测试信号线3可以尽快与显示区域Q1中的测试信号线3断开。
其中,上述的熔断过孔9的数量优选大于等2,当然,可以根据具体情况具体设定。而且熔断过孔9的宽度要大于测试信号线3的宽度,以保证在测试完成后周边区域Q2的测试信号线3可以尽快与显示区域Q1中的测试信号线3断开。
实施例3:
本实施例提供一种显示装置,包括实施例1或2中的阵列基板2。
其中,显示装置可以为液晶显示装置或者电致发光显示装置,例如液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本实施例中的显示装置具有较好的显示质量。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种阵列基板,包括测试信号线,所述测试信号线用于为所述阵列基板提供测试信号,其特征在于,在所述阵列基板的周边区域包括位于所述测试信号线上方的熔断过孔,且所述测试信号线在所述熔断过孔位置处裸露。
2.根据权利要求1所述的阵列基板,其特征在于,所述测试信号线包括:第一信号线,第二信号线,以及连接部;在所述阵列基板的显示区域中设置有薄膜晶体管,所述薄膜晶体管包括栅极、源极、漏极,且在所述栅极所在层与所述源极和所述漏极所在层之间设置有栅极绝缘层,在所述源极和所述漏极所在层上方设置有钝化层;其中,
所述第一信号线与所述栅极同层设置且材料相同;
所述第二信号线与所述源极和所述漏极同层设置且材料相同;
所述连接部通过贯穿所述第一信号线上方的所述栅极绝缘层和所述钝化层的第一过孔,以及贯穿所述第二信号线上方的所述钝化层的第二过孔将所述第一信号线和所述第二信号线连接。
3.根据权利要求2所述的阵列基板,其特征在于,所述熔断过孔设置在第一信号线上方。
4.根据权利要求2所述的阵列基板,其特征在于,所述熔断过孔设置在第二信号线上方。
5.根据权利要求2所述的阵列基板,其特征在于,在所述第一信号线和所述第二信号线上方均设置有熔断过孔。
6.根据权利要求2所述的阵列基板,其特征在于,所述连接部的材料为氧化铟锡。
7.根据权利要求1-6中任一项所述的阵列基板,其特征在于,所述熔断过孔的数量大于等于2。
8.根据权利要求1-6中任一项所述的阵列基板,其特征在于,所述测试信号线的材料为钼。
9.根据权利要求1-6中任一项所述的阵列基板,其特征在于,所述测试信号线的宽度小于熔断过孔的宽度。
10.一种显示装置,其特征在于,包括权利要求1-9中任一项所述的阵列基板。
CN201610391316.7A 2016-06-03 2016-06-03 阵列基板及显示装置 Active CN105810695B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610391316.7A CN105810695B (zh) 2016-06-03 2016-06-03 阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610391316.7A CN105810695B (zh) 2016-06-03 2016-06-03 阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN105810695A true CN105810695A (zh) 2016-07-27
CN105810695B CN105810695B (zh) 2019-01-25

Family

ID=56427881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610391316.7A Active CN105810695B (zh) 2016-06-03 2016-06-03 阵列基板及显示装置

Country Status (1)

Country Link
CN (1) CN105810695B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106952576A (zh) * 2017-03-30 2017-07-14 京东方科技集团股份有限公司 阵列基板、显示面板及其测试方法和显示装置
CN109360842A (zh) * 2018-09-30 2019-02-19 京东方科技集团股份有限公司 显示面板、其制备方法、其驱动方法、显示装置
CN109559667A (zh) * 2019-01-04 2019-04-02 京东方科技集团股份有限公司 一种阵列基板、其测试方法及显示面板、显示装置
CN112987351A (zh) * 2021-02-10 2021-06-18 深圳市华星光电半导体显示技术有限公司 短路棒、显示面板以及显示装置
CN113506519A (zh) * 2021-09-09 2021-10-15 惠科股份有限公司 显示面板及其测试端子
CN114035386A (zh) * 2021-11-26 2022-02-11 绵阳惠科光电科技有限公司 阵列基板和显示装置
CN114035385A (zh) * 2021-11-26 2022-02-11 绵阳惠科光电科技有限公司 阵列基板、阵列基板的制作方法和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03290623A (ja) * 1990-04-09 1991-12-20 Hitachi Ltd 液晶表示装置の製造方法
US20070090410A1 (en) * 2005-09-07 2007-04-26 Chen-Ming Chen Thin film transistor array, electrostatic discharge protective device thereof, and methods for fabricating the same
CN102097440A (zh) * 2009-10-30 2011-06-15 乐金显示有限公司 液晶显示器的母基板及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03290623A (ja) * 1990-04-09 1991-12-20 Hitachi Ltd 液晶表示装置の製造方法
US20070090410A1 (en) * 2005-09-07 2007-04-26 Chen-Ming Chen Thin film transistor array, electrostatic discharge protective device thereof, and methods for fabricating the same
CN102097440A (zh) * 2009-10-30 2011-06-15 乐金显示有限公司 液晶显示器的母基板及其制造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10643513B2 (en) 2017-03-30 2020-05-05 Boe Technology Group Co., Ltd. Array substrate, display panel and test method thereof and display device
CN106952576B (zh) * 2017-03-30 2020-06-23 京东方科技集团股份有限公司 阵列基板、显示面板及其测试方法和显示装置
CN106952576A (zh) * 2017-03-30 2017-07-14 京东方科技集团股份有限公司 阵列基板、显示面板及其测试方法和显示装置
CN109360842A (zh) * 2018-09-30 2019-02-19 京东方科技集团股份有限公司 显示面板、其制备方法、其驱动方法、显示装置
CN109360842B (zh) * 2018-09-30 2020-07-31 京东方科技集团股份有限公司 显示面板、其制备方法、其驱动方法、显示装置
US11107875B2 (en) 2018-09-30 2021-08-31 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel, fabrication and driving method thereof, and display device
CN109559667B (zh) * 2019-01-04 2022-05-27 京东方科技集团股份有限公司 一种阵列基板、其测试方法及显示面板、显示装置
CN109559667A (zh) * 2019-01-04 2019-04-02 京东方科技集团股份有限公司 一种阵列基板、其测试方法及显示面板、显示装置
CN112987351A (zh) * 2021-02-10 2021-06-18 深圳市华星光电半导体显示技术有限公司 短路棒、显示面板以及显示装置
WO2022170703A1 (zh) * 2021-02-10 2022-08-18 深圳市华星光电半导体显示技术有限公司 短路棒、显示面板以及显示装置
US11852934B2 (en) 2021-02-10 2023-12-26 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Shorting bar, display panel, and display device
CN113506519A (zh) * 2021-09-09 2021-10-15 惠科股份有限公司 显示面板及其测试端子
CN114035386A (zh) * 2021-11-26 2022-02-11 绵阳惠科光电科技有限公司 阵列基板和显示装置
CN114035385A (zh) * 2021-11-26 2022-02-11 绵阳惠科光电科技有限公司 阵列基板、阵列基板的制作方法和显示装置

Also Published As

Publication number Publication date
CN105810695B (zh) 2019-01-25

Similar Documents

Publication Publication Date Title
CN105810695A (zh) 阵列基板及显示装置
US9461074B2 (en) Motherboard, array substrate and fabrication method thereof, and display device
CN107611139B (zh) 薄膜晶体管阵列基板及制作方法
CN105702744B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN103676354B (zh) 电极结构及制备方法、阵列基板及制备方法和显示装置
CN102636927A (zh) 阵列基板及其制造方法
JP6227674B2 (ja) 酸化物薄膜トランジスターアレイ基板、その製造方法及び表示パネル
US10340392B2 (en) Semiconductor device including mark portion and production method for same
CN107204345B (zh) 一种阵列基板及其制备方法、显示装置
US9276014B2 (en) Array substrate and method of fabricating the same, and liquid crystal display device
US20150008426A1 (en) Display substrate having a thin film transistor and method of manufacturing the same
WO2017080013A1 (zh) 阵列基板及其制备方法、显示装置
CN103018990A (zh) 一种阵列基板和其制备方法、及液晶显示装置
US10388678B2 (en) Gate structure, method for manufacturing gate structure, and display device
CN104932161A (zh) 阵列基板及其制作方法、修复方法、显示装置
CN103022145A (zh) 阵列基板、显示装置及制备方法
CN104952932A (zh) 薄膜晶体管、阵列基板及其制作方法、显示装置
WO2019148579A1 (zh) 薄膜晶体管阵列基板及其制造方法
CN102945846A (zh) 阵列基板及其制造方法、显示装置
WO2017156885A1 (zh) 薄膜晶体管、阵列基板及其制作和驱动方法、显示装置
CN106783889A (zh) 显示基板及其制备方法、显示装置
CN103489874A (zh) 阵列基板及其制备方法、显示装置
CN107240590B (zh) 阵列基板及其制作方法
US9293484B2 (en) Thin film transistor display panel and method of manufacturing the same
US9899425B2 (en) Array substrate and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant