CN105161495B - 一种阵列基板及其制作方法、显示面板 - Google Patents
一种阵列基板及其制作方法、显示面板 Download PDFInfo
- Publication number
- CN105161495B CN105161495B CN201510438266.9A CN201510438266A CN105161495B CN 105161495 B CN105161495 B CN 105161495B CN 201510438266 A CN201510438266 A CN 201510438266A CN 105161495 B CN105161495 B CN 105161495B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- insulating layer
- public electrode
- public
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 99
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 238000009413 insulation Methods 0.000 claims description 58
- 239000012212 insulator Substances 0.000 claims description 43
- 238000002161 passivation Methods 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000010408 film Substances 0.000 description 58
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- 238000000034 method Methods 0.000 description 16
- 238000000059 patterning Methods 0.000 description 11
- 239000002184 metal Substances 0.000 description 9
- 239000010409 thin film Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供了一种阵列基板及其制作方法、显示面板，涉及显示技术领域，解决了现有技术中连接电极的面积大导致显示单元的开口率小的问题。一种阵列基板，包括衬底基板；形成在衬底基板上的第一信号传输层；覆盖第一信号传输层的第一绝缘层；位于第一绝缘层上的第一电极层；覆盖第一电极层的第二绝缘层；位于第二绝缘层上的第二电极层；第一信号传输层包括公共电极线；第一电极层包括公共电极；第二电极层包括连接电极；在对应公共电极线的同一位置处，具有贯穿第一绝缘层和第二绝缘层的第一过孔，在第一过孔处，至少公共电极线的上表面以及公共电极的侧面露出，连接电极在第一过孔分别与公共电极的侧面和公共电极线的上表面直接接触。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示面板。
背景技术
液晶显示面板一般包括阵列基板、彩膜基板以及位于阵列基板和彩膜基板之间的液晶，其是通过两个电极(公共电极和像素电极)形成电场，驱动液晶发生偏转从而控制光的透过率来实现显示。
液晶显示面板根据公共电极和像素电极的设置方式分为水平电场型和垂直电场型。其中一种水平电场型显示面板的为SADS(Advanced-Super Dimensional Switching，高级超维场开关)型显示面板，其阵列基板上的显示单元结构如图1、图2所示，图2为图1所示像素结构的截面图。参照图2，阵列基板包括衬底基板10以及形成在衬底基板10上的栅线11、公共电极线12、栅绝缘层13、有源层14、源极15、漏极16、钝化层17、有机绝缘层18、公共电极19、绝缘层20、像素电极21以及连接电极22。其中，过孔1贯穿绝缘层20以及钝化层17，使得像素电极21通过过孔1与漏极16连接；连接电极22通过绝缘层20的过孔2与公共电极19连接；过孔3贯穿绝缘层20、有机绝缘层18、钝化层17以及栅绝缘层13，使得连接电极22通过过孔3与公共电极线12连接，从而公共电极线12通过连接电极22向公共电极19输入电信号。
如图1所示，由于连接电极22通过过孔2和过孔3分别与公共电极19和公共电极线13连接，过孔2和过孔3均需贯穿绝缘层20，从而绝缘层20上的过孔多，不利于阵列基板的制作。且过孔2和过孔3形成在显示单元内，从而连接电极的面积较大，显示单元内像素电极21和公共电极19相对的面积较小，降低了显示单元的开口率。
发明内容
本发明的实施例提供一种阵列基板及其制作方法、显示面板，所述阵列基板上显示单元内的连接电极通过一个过孔连接公共电极和公共电极线，不仅简化基板结构且增大了显示单元的开口率。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，本发明实施例提供了一种阵列基板，包括衬底基板；形成在所述衬底基板上的第一信号传输层；覆盖所述第一信号传输层的第一绝缘层；位于所述第一绝缘层上的第一电极层；覆盖所述第一电极层的第二绝缘层；位于所述第二绝缘层上的第二电极层；所述第一信号传输层包括公共电极线；所述第一电极层包括公共电极；所述第二电极层包括连接电极；
在对应所述公共电极线的同一位置处，具有贯穿所述第一绝缘层和所述第二绝缘层的第一过孔，在所述第一过孔处，至少所述公共电极线的上表面以及所述公共电极的侧面露出，所述连接电极在所述第一过孔分别与所述公共电极的侧面和所述公共电极线的上表面直接接触。
可选的，在所述第一过孔处，所述公共电极的上表面露出，所述连接电极在所述第一过孔还与所述公共电极露出的上表面直接接触。
可选的，所述连接电极在所述衬底基板上的投影位于所述公共电极线在所述衬底基板上的投影区域内。
可选的，所述第一信号传输层还包括与所述公共电极线不接触的栅线以及栅极；
所述阵列基板还包括覆盖所述第一信号传输层的栅绝缘层；位于所述栅绝缘层上的有源层；位于所述有源层上的第二信号传输层；位于所述第二信号传输层上的钝化层以及位于所述钝化层上的有机绝缘层；其中，所述第二信号传输层包括数据线、源极和漏极；
所述第一电极层位于所述有机绝缘层上，所述第一绝缘层包括所述栅绝缘层、所述钝化层和所述有机绝缘层。
可选的，所述第二电极层还包括与所述连接电极不接触的像素电极；
在对应所述漏极的同一位置处，具有贯穿所述钝化层、所述有机绝缘层和所述第二绝缘层的第二过孔，在所述第二过孔处，至少所述漏极上表面的部分露出，所述像素电极在所述第二过孔与所述漏极露出的上表面直接接触。
可选的，所述第一信号传输层还包括与所述公共电极线不接触的栅线以及栅极；
所述阵列基板还包括第二信号传输层、位于所述第二信号传输层上的有源层以及覆盖所述有源层的栅绝缘层；其中，所述第二信号传输层包括数据线、源极和漏极；所述第一信号传输层形成在所述栅绝缘层上；所述阵列基板还包括位于所述第一信号传输层上的有机绝缘层；所述第一电极层位于所述有机绝缘层上；
所述第一绝缘层包括所述有机绝缘层。
可选的，所述第二电极层还包括与所述连接电极不接触的像素电极；
在对应所述漏极的同一位置处，具有贯穿所述有机绝缘层和所述第二绝缘层的第二过孔，在所述第二过孔处，至少所述漏极上表面的部分露出，所述像素电极在所述第二过孔与所述漏极上表面露出的部分直接接触。
可选的，所述阵列基板还包括位于第二信号传输层上的钝化层，所述有机绝缘层位于所述钝化层上，所述第一绝缘层包括所述钝化层和所述有机绝缘层。
可选的，所述第二电极层还包括与所述连接电极不接触的像素电极；
在对应所述漏极的同一位置处，具有贯穿所述栅绝缘层、所述钝化层、所述有机绝缘层和所述第二绝缘层的第二过孔，在所述第二过孔处，至少所述漏极上表面的部分露出，所述像素电极在所述第二过孔与所述漏极露出的上表面直接接触。
另一方面，本发明实施例提供了一种阵列基板的制作方法，包括：
在衬底基板上形成第一信号传输层；其中，所述第一信号传输层包括公共电极线；
在所述衬底基板上形成覆盖所述第一信号传输层的第一绝缘层；包括：在所述衬底基板上形成覆盖所述第一信号传输层的第一绝缘薄膜，对所述第一绝缘薄膜进行刻蚀，在对应所述公共电极线的位置处形成过孔；
在所述第一绝缘层上形成第一电极层；包括：在所述第一绝缘层上形成第一导电薄膜，其中，所述第一导电薄膜覆盖所述第一绝缘层过孔的侧面以及底面；对所述第一导电薄膜进行刻蚀，去除覆盖所述第一绝缘层过孔侧面以及底面的第一导电薄膜并形成公共电极；
在所述第一电极层上形成覆盖所述第一电极层的第二绝缘层；包括：在所述第一电极层上形成覆盖所述第一电极层的第二绝缘薄膜，其中，所述第二绝缘薄膜覆盖所述公共电极的侧面以及所述第一绝缘层过孔的侧面以及底面；对所述第二绝缘薄膜进行刻蚀，去除覆盖所述公共电极的侧面以及所述第一绝缘层过孔侧面以及底面的第二导电薄膜以形成第一过孔；
在所述第二绝缘层上形成第二电极层；包括：在所述第二绝缘层上形成第二导电薄膜，其中，所述第二导电薄膜覆盖所述第一过孔的侧面和底面；刻蚀所述第二导电薄膜形成连接电极；其中，所述连接电极在所述第一过孔分别与所述公共电极的侧面和所述公共电极线的上表面直接接触。
再一方面，本发明实施例提供了一种显示面板，包括本发明实施例提供的任一所述的阵列基板。
本发明的实施例提供一种阵列基板及其制作方法、显示面板，本发明实施例中，连接电极仅通过第一过孔就与公共电极以及公共电极线连接，相对于现有技术减少了一个过孔，一方面简化了制作工艺，另一方面能够减小连接电极在显示单元的面积，从而增大显示单元内像素电极和公共电极相对的面积，增大显示单元的开口率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有的显示面板示意图；
图2为图1所示显示面板的截面示意图；
图3为本发明实施例提供的一种阵列基板的截面示意图；
图4为本发明实施例提供的另一种阵列基板的截面示意图；
图5为本发明实施例提供的一种阵列基板俯视结构示意图；
图6为本发明实施例提供的另一种阵列基板的截面示意图；
图7为本发明实施例提供的另一种阵列基板的截面示意图；
图8为本发明实施例提供的另一种阵列基板的截面示意图；
图9为本发明实施例提供的一种在过孔处沉积第一导电薄膜示意图；
图10为本发明实施例提供的一种刻蚀过孔处第一导电薄膜后的示意图；
图11为本发明实施例提供的一种阵列基板的制作方法示意图；
图12为本发明实施例提供的一种对基板上的光刻胶曝光示意图；
图13为图12所示光刻胶显影后的阵列基板示意图；
图14为图13所示的光刻胶去除后的阵列基板示意图。
附图标记；
10-衬底基板；11-栅线；12-公共电极线；13-栅绝缘层；14-有源层；15-源极；16-漏极；17-钝化层；18-有机绝缘层；19-公共电极；20-绝缘层；21-像素电极；22-连接电极；30-第一绝缘层；40-第二绝缘层；50-绝缘薄膜；60-光刻胶。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明所有实施例中，需要阐明“薄膜”、“层”以及“图案”的定义，以及之间的关系。其中，“薄膜”是指利用某一种材料在基板上利用沉积或其他工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需构图工艺，则该“薄膜”还可以称为“层”；若在整个制作过程当中该“薄膜”还需构图工艺，则在构图工艺前称为“薄膜”，构图工艺后称为“层”。经过构图工艺后的“层”中包含至少一个薄膜“图案”。
示例的，栅绝缘层可以是在透明基板上沉积SiNx(氮化硅)所制得的。栅绝缘层一般无需构图工艺。又示例的，源漏金属层是在金属薄膜上经构图工艺后形成的，则源极和漏极为图案。
所谓“构图工艺”是将薄膜形成包含至少一个图案的层的工艺；而构图工艺通常包含：在薄膜上涂胶，利用掩膜板对所述光刻胶进行曝光，再利用显影液将需去除的光刻胶冲蚀掉，再刻蚀掉未覆盖光刻胶的薄膜部分，最后将剩下的光刻胶剥离。而在本发明所有实施例中，“一次构图工艺”是指经过一次曝光形成所需要的层结构工艺。
在本发明的描述中，需要理解的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的面板或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
本发明实施例提供了一种阵列基板，如图3所示，包括衬底基板10；形成在衬底基板10上的第一信号传输层，第一信号传输层包括公共电极线12；覆盖第一信号传输层的第一绝缘层30；位于第一绝缘层30上的第一电极层，第一电极层包括公共电极19，公共电极19位于第一绝缘层30的上表面；覆盖第一电极层的第二绝缘层40；位于第二绝缘层40上的第二电极层，第二电极层包括连接电极22。
在对应公共电极线12的同一位置处，具有贯穿第一绝缘层30、公共电极19以及第二绝缘层40的第一过孔即过孔3，在第一过孔(过孔3)处，至少公共电极线12的上表面以及公共电极19的侧面露出，连接电极22在第一过孔(过孔3)分别与公共电极19的侧面和公共电极线12的上表面直接接触。
第一过孔贯穿第一绝缘层30、公共电极19以及第二绝缘层40，公共电极线12的上表面以及公共电极19的侧面露出，连接电极22在第一过孔(过孔3)覆盖第一过孔(过孔3)的侧面和底面，则连接电极22分别与公共电极19的侧面和公共电极线12的上表面直接接触，即连接电极22使得公共电极19与公共电极线22实现电连接，从而通过公共电极线22向公共电极19输入信号。
本发明实施例提供的一种阵列基板，相对于图1中的现有技术，如图5所示，本发明实施例中，连接电极22仅通过第一过孔(过孔3)就与公共电极19以及公共电极线12连接，相对于图1中通过两个过孔(过孔2和过孔3)，相对于现有技术减少了一个过孔，一方面简化了制作工艺，另一方面能够减小连接电极22在显示单元的面积，从而增大显示单元内像素电极21和公共电极19相对的面积，增大显示单元的开口率。
优选的，如图4所示，在第一过孔(过孔3)处，公共电极19的上表面露出，连接电极22在第一过孔(过孔3)还与公共电极19露出的上表面直接接触。公共电极的上表面露出，增大了连接电极与公共电极的接触面积，进一步确保连接电极与公共电极的接触连接。
优选的，连接电极在衬底基板上的投影位于公共电极线在衬底基板上的投影区域内。如图5所示，公共电极线12位于显示单元内，且公共电极线12为金属电极，则其不透光。如图3所示，在沿阵列基板截面的方向，连接电极位于公共电极线12在衬底基板上投影的区域a内，则显示单元内连接电极位于不透光的区域，有利于增大显示单元内透光面积。
可选的，如图5、图6所示，第一信号传输层还包括与公共电极线12不接触的栅线11以及栅极(图5所示中栅极为栅线的部分)；
阵列基板还包括覆盖第一信号传输层(栅线11和公共电极线12所在层)的栅绝缘层13；位于栅绝缘层13上的有源层14；位于有源层14上的第二信号传输层；位于第二信号传输层上的钝化层17以及位于钝化层17上的有机绝缘层18；其中，第二信号传输层包括数据线23、源极15和漏极16；第二信号传输层即数据线23、源极15和漏极16所在层。第一电极层位于有机绝缘层18上，第一绝缘层包括栅绝缘层13、钝化层17和有机绝缘层18。即公共电极线12和公共电极19通过栅绝缘层13、钝化层17和有机绝缘层18绝缘，则第一过孔(过孔3)贯穿栅绝缘层13、钝化层17以及有机绝缘层18。其中，钝化层一般是由氮化硅或氧化硅形成的绝缘层，有机绝缘层一般由树脂形成。
优选的，第二电极层还包括与连接电极22不接触的像素电极21；即像素电极和连接电极通过一次构图形成，简化基板的构图次数。如图6所示，在对应漏极16的同一位置处，具有贯穿钝化层17、有机绝缘层18和第二绝缘层(即绝缘层20)的第二过孔(即过孔1)，在第二过孔(过孔1)处，至少漏极16上表面的部分露出，像素电极21在第二过孔(过孔1)与漏极16露出的上表面直接接触。即像素电极21与漏极16连接，通过薄膜晶体管向像素电极充电，以实现显示单元的显示。
可选的，如图7所示，第一信号传输层还包括与公共电极线12不接触的栅线11以及栅极(本发明实施例中栅极为栅线的部分)；
阵列基板还包括第二信号传输层、位于第二信号传输层上的有源层14以及覆盖有源层14的栅绝缘层13；其中，第二信号传输层包括数据线(图中未示出)、源极15和漏极16；第一信号传输层(即栅线11和公共电极线12所在层)形成在栅绝缘层13上；阵列基板还包括位于第一信号传输层上的有机绝缘层18；第一电极层(即公共电极19所在层)位于有机绝缘层18上；第一绝缘层包括有机绝缘层18。即公共电极线12和公共电极19通过有机绝缘层18绝缘，则第一过孔(过孔3)贯穿有机绝缘层18。
可选的，第二电极层还包括与连接电极22不接触的像素电极21；
在对应漏极16的同一位置处，具有贯穿有机绝缘层18层和第二绝缘层(即绝缘层20)的第二过孔(即过孔1)，在第二过孔(过孔1)处，至少漏极16上表面的部分露出，像素电极21在第二过孔(过孔1)与漏极16上表面露出的部分直接接触。即像素电极21与漏极16连接，通过薄膜晶体管向像素电极充电，以实现显示单元的显示。
可选的，如图8所示，阵列基板还包括位于第一信号传输层上的钝化层17，有机绝缘层18位于钝化层17上。第一绝缘层包括钝化层17和有机绝缘层18。即公共电极线12和公共电极19通过钝化层17和有机绝缘层18绝缘，则第一过孔(过孔3)贯穿钝化层17和有机绝缘层18。
可选的，如图8所示，第二电极层还包括与连接电极22不接触的像素电极21；
在对应漏极16的同一位置处，具有贯穿栅绝缘层13、钝化层17、有机绝缘层18和第二绝缘层(即绝缘层20)的第二过孔(即过孔1)，在第二过孔(过孔1)处，至少漏极16上表面的部分露出，像素电极21在第二过孔(过孔1)与漏极16露出的上表面直接接触。即像素电极21与漏极16连接，通过薄膜晶体管向像素电极充电，以实现显示单元的显示。
其中，图7、图8所示的阵列基板上，源极和漏极位于栅极的下面，为底栅型薄膜晶体管。
本发明实施例提供了一种阵列基板的制作方法，包括：
步骤101、在衬底基板上形成第一信号传输层。其中，第一信号传输层包括公共电极线。具体的，第一信号传输层可以是在衬底基板上形成导电薄膜并通过一次构图形成公共电极线。
步骤102、在衬底基板上形成覆盖第一信号传输层的第一绝缘层。
具体包括：在衬底基板上形成覆盖第一信号传输层的第一绝缘薄膜，对第一绝缘薄膜进行刻蚀，在对应公共电极线的位置处形成过孔。
步骤103、在第一绝缘层上形成第一电极层。
具体包括：如图9所示。在第一绝缘层30上形成第一导电薄膜50，其中，第一导电薄膜50覆盖第一绝缘层30过孔的侧面以及底面。对第一导电薄膜进行刻蚀，如图10所示，去除覆盖第一绝缘层30过孔侧面以及底面的第一导电薄膜并形成公共电极19。
具体的，在过孔上沉积薄膜并刻蚀过孔处的薄膜可以参照上述第一电极的形成图示，以下相同的步骤不作赘述。
步骤104、在第一电极层上形成覆盖第一电极层的第二绝缘层。具体包括：在第一电极层上形成覆盖第一电极层的第二绝缘薄膜，其中，第二绝缘薄膜覆盖公共电极的侧面以及第一绝缘层过孔的侧面以及底面；对第二绝缘薄膜进行刻蚀，去除覆盖公共电极的侧面以及第一绝缘层过孔侧面以及底面的第二导电薄膜以形成第一过孔。
步骤105、在第二绝缘层上形成第二电极层。
具体包括：在第二绝缘层上形成第二导电薄膜，其中，第二导电薄膜覆盖第一过孔的侧面和底面；刻蚀第二导电薄膜形成连接电极；其中，连接电极在第一过孔分别与公共电极的侧面和公共电极线的上表面直接接触。形成后的阵列基板即如图3所示。
当然，本发明实施例中阵列基板的具体制作方法也不限于上述步骤，例如，还可以是在公共电极上依次沉积第一绝缘薄膜、第一导电薄膜、第二绝缘薄膜，再在第一绝缘薄膜、第一导电薄膜、第二绝缘薄膜对应公共电极的同一位置处形成过孔；最后，形成第二电极层。
下面，本发明实施例提供一具体实施例，说明图6所示阵列基板的具体制作方法，如图11所示，所述制作方法包括：
步骤201、在衬底基板上形成栅金属层。其中，栅金属层包括栅线以及公共电极线。具体可以是在衬底基板上沉积金属薄膜，对金属薄膜进行一次构图形成栅线以及公共电极线。
步骤202、在衬底基板上形成覆盖栅金属层的栅绝缘层。栅绝缘层可以是不进行构图，直接在衬底基板上涂覆形成。
步骤203、在栅绝缘层上形成有源层以及源漏金属层。其中，源漏金属层包括源极和漏极。其中，有源层和源漏金属层可以是采用半灰度掩膜板通过一次构图工艺形成。
步骤204、在衬底基板上形成钝化层以及有机绝缘层。其中，有机绝缘层经过一次构图在对应漏极以及公共电极线的位置处形成过孔。本发明实施例以此时钝化层未刻蚀为例，当然，还可以同时刻蚀钝化层在钝化层对应漏极以及公共电极线的位置处形成过孔。
步骤205、在有机绝缘层上形成公共电极。具体包括，在有机绝缘层上形成ITO薄膜，其中，ITO薄膜覆盖有机绝缘层过孔的侧面以及底面。对ITO薄膜进行刻蚀，去除覆盖有机绝缘层过孔侧面以及底面的ITO薄膜，以形成公共电极。
步骤206、在公共电极上形成绝缘层。
具体包括，如图12所示，在公共电极18上形成绝缘薄膜50和光刻胶60，绝缘薄膜50和光刻胶60覆盖过孔1和过孔3的侧面以及底面。
对光刻胶60进行曝光、显影，显影后形成光刻胶保留部分，如图13所示，在对应过孔1和过孔3位置处的光刻胶被去除。其中，在过孔1处，光刻胶去除较少，仅需要将过孔底面的部分绝缘薄膜50去除，将漏极16的上表面露出，而过孔1侧壁上的绝缘薄膜50仍然保留。在过孔3处，光刻胶去除较多，将过孔3完全露出。
刻蚀光刻胶未覆盖部分的钝化层以及绝缘薄膜。如图14所示，过孔1处的绝缘薄膜50仅底部去除，而过孔1侧壁上的绝缘薄膜50仍然保留钝化层上刻蚀使得漏极16的上表面露出。过孔3处的绝缘薄膜50和钝化层17全部去除，将公共电极19的上表面以及侧面直接露出，公共电极线12上表面直接露出。
将光刻胶剥离。
步骤207、在绝缘层上形成像素电极以及连接电极。
具体的，像素电极和连接电极可以是通过一次构图工艺形成。
通过上述步骤201-步骤207形成的阵列基板可以是如图6所示。当然，形成阵列基板的方法也不局限于上述步骤，本发明仅以上述为例进行说明。
本发明实施例提供了一种显示面板，包括本发明实施例提供的任一阵列基板。所述显示面板可以为液晶显示器、电子纸等显示器件以及包括这些显示器件的电视、数码相机、手机、平板电脑等任何具有显示功能的产品或者部件。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种阵列基板，包括衬底基板；形成在所述衬底基板上的第一信号传输层；覆盖所述第一信号传输层的第一绝缘层；位于所述第一绝缘层上的第一电极层；覆盖所述第一电极层的第二绝缘层；位于所述第二绝缘层上的第二电极层；其特征在于，所述第一信号传输层包括公共电极线；所述第一电极层包括公共电极；所述第二电极层包括连接电极；
在对应所述公共电极线的同一位置处，具有贯穿所述第一绝缘层和所述第二绝缘层的第一过孔，在所述第一过孔处，至少所述公共电极线的上表面以及所述公共电极的侧面露出，所述连接电极在所述第一过孔分别与所述公共电极的侧面和所述公共电极线的上表面直接接触；
所述连接电极在所述衬底基板上的投影位于所述公共电极线在所述衬底基板上的投影区域内。
2.根据权利要求1所述的阵列基板，其特征在于，在所述第一过孔处，所述公共电极的上表面露出，所述连接电极在所述第一过孔还与所述公共电极露出的上表面直接接触。
3.根据权利要求1所述的阵列基板，其特征在于，所述第一信号传输层还包括与所述公共电极线不接触的栅线以及栅极；
所述阵列基板还包括覆盖所述第一信号传输层的栅绝缘层；位于所述栅绝缘层上的有源层；位于所述有源层上的第二信号传输层；位于所述第二信号传输层上的钝化层以及位于所述钝化层上的有机绝缘层；其中，所述第二信号传输层包括数据线、源极和漏极；
所述第一电极层位于所述有机绝缘层上，所述第一绝缘层包括所述栅绝缘层、所述钝化层和所述有机绝缘层。
4.根据权利要求3所述的阵列基板，其特征在于，所述第二电极层还包括与所述连接电极不接触的像素电极；
在对应所述漏极的同一位置处，具有贯穿所述钝化层、所述有机绝缘层和所述第二绝缘层的第二过孔，在所述第二过孔处，至少所述漏极上表面的部分露出，所述像素电极在所述第二过孔与所述漏极露出的上表面直接接触。
5.根据权利要求1所述的阵列基板，其特征在于，所述第一信号传输层还包括与所述公共电极线不接触的栅线以及栅极；
所述阵列基板还包括第二信号传输层、位于所述第二信号传输层上的有源层以及覆盖所述有源层的栅绝缘层；其中，所述第二信号传输层包括数据线、源极和漏极；所述第一信号传输层形成在所述栅绝缘层上；所述阵列基板还包括位于所述第一信号传输层上的有机绝缘层；所述第一电极层位于所述有机绝缘层上；
所述第一绝缘层包括所述有机绝缘层。
6.根据权利要求5所述的阵列基板，其特征在于，所述第二电极层还包括与所述连接电极不接触的像素电极；
在对应所述漏极的同一位置处，具有贯穿所述有机绝缘层和所述第二绝缘层的第二过孔，在所述第二过孔处，至少所述漏极上表面的部分露出，所述像素电极在所述第二过孔与所述漏极上表面露出的部分直接接触。
7.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板还包括位于第二信号传输层上的钝化层，所述有机绝缘层位于所述钝化层上，所述第一绝缘层包括所述钝化层和所述有机绝缘层。
8.根据权利要求7所述的阵列基板，其特征在于，所述第二电极层还包括与所述连接电极不接触的像素电极；
在对应所述漏极的同一位置处，具有贯穿所述栅绝缘层、所述钝化层、所述有机绝缘层和所述第二绝缘层的第二过孔，在所述第二过孔处，至少所述漏极上表面的部分露出，所述像素电极在所述第二过孔与所述漏极露出的上表面直接接触。
9.一种阵列基板的制作方法，其特征在于，包括：
在衬底基板上形成第一信号传输层；其中，所述第一信号传输层包括公共电极线；
在所述衬底基板上形成覆盖所述第一信号传输层的第一绝缘层；包括：在所述衬底基板上形成覆盖所述第一信号传输层的第一绝缘薄膜，对所述第一绝缘薄膜进行刻蚀，在对应所述公共电极线的位置处形成过孔；
在所述第一绝缘层上形成第一电极层；包括：在所述第一绝缘层上形成第一导电薄膜，其中，所述第一导电薄膜覆盖所述第一绝缘层过孔的侧面以及底面；对所述第一导电薄膜进行刻蚀，去除覆盖所述第一绝缘层过孔侧面以及底面的第一导电薄膜并形成公共电极；
在所述第一电极层上形成覆盖所述第一电极层的第二绝缘层；包括：在所述第一电极层上形成覆盖所述第一电极层的第二绝缘薄膜，其中，所述第二绝缘薄膜覆盖所述公共电极的侧面以及所述第一绝缘层过孔的侧面以及底面；对所述第二绝缘薄膜进行刻蚀，去除覆盖所述公共电极的侧面以及所述第一绝缘层过孔侧面以及底面的第二导电薄膜以形成第一过孔；
在所述第二绝缘层上形成第二电极层；包括：在所述第二绝缘层上形成第二导电薄膜，其中，所述第二导电薄膜覆盖所述第一过孔的侧面和底面；刻蚀所述第二导电薄膜形成连接电极；其中，所述连接电极在所述第一过孔分别与所述公共电极的侧面和所述公共电极线的上表面直接接触；
形成所述连接电极在所述衬底基板上的投影位于所述公共电极线在所述衬底基板上的投影区域内。
10.一种显示面板，其特征在于，包括权利要求1-8任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510438266.9A CN105161495B (zh) | 2015-07-23 | 2015-07-23 | 一种阵列基板及其制作方法、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510438266.9A CN105161495B (zh) | 2015-07-23 | 2015-07-23 | 一种阵列基板及其制作方法、显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105161495A CN105161495A (zh) | 2015-12-16 |
| CN105161495B true CN105161495B (zh) | 2018-09-11 |
Family
ID=54802309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510438266.9A Active CN105161495B (zh) | 2015-07-23 | 2015-07-23 | 一种阵列基板及其制作方法、显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105161495B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105845692A (zh) * | 2016-03-25 | 2016-08-10 | 京东方科技集团股份有限公司 | 一种显示基板、显示装置及显示基板的制造方法 |
| CN107636823A (zh) * | 2016-07-25 | 2018-01-26 | 深圳市柔宇科技有限公司 | 阵列基板的制造方法 |
| CN106094371A (zh) * | 2016-08-24 | 2016-11-09 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板和显示装置 |
| CN107479284A (zh) * | 2017-08-30 | 2017-12-15 | 武汉华星光电技术有限公司 | 一种阵列基板及其制作方法、显示面板 |
| US10473965B2 (en) | 2017-08-30 | 2019-11-12 | Wuhan China Star Optoelectronics Technology Co., Ltd | Array substrate and its manufacturing method and display panel |
| CN108445682A (zh) * | 2018-02-06 | 2018-08-24 | 昆山龙腾光电有限公司 | 一种阵列基板、阵列基板的制作方法及液晶显示装置 |
| CN108319105A (zh) * | 2018-02-06 | 2018-07-24 | 京东方科技集团股份有限公司 | 一种掩膜板以及阵列基板的制备方法 |
| CN116347930A (zh) * | 2021-09-23 | 2023-06-27 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
| CN114488636B (zh) * | 2022-01-21 | 2022-10-25 | 绵阳惠科光电科技有限公司 | 阵列基板及其制作方法、显示面板和显示装置 |
| WO2024065235A1 (zh) * | 2022-09-28 | 2024-04-04 | 京东方科技集团股份有限公司 | 显示基板及其制备方法和显示装置 |
| CN118119885A (zh) * | 2022-09-30 | 2024-05-31 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103489876A (zh) * | 2013-09-27 | 2014-01-01 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN103489826A (zh) * | 2013-09-26 | 2014-01-01 | 京东方科技集团股份有限公司 | 阵列基板、制备方法以及显示装置 |
| CN104091805A (zh) * | 2014-06-18 | 2014-10-08 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103022052B (zh) * | 2012-12-14 | 2015-04-08 | 京东方科技集团股份有限公司 | 一种阵列基板及显示装置 |
-
2015
- 2015-07-23 CN CN201510438266.9A patent/CN105161495B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103489826A (zh) * | 2013-09-26 | 2014-01-01 | 京东方科技集团股份有限公司 | 阵列基板、制备方法以及显示装置 |
| CN103489876A (zh) * | 2013-09-27 | 2014-01-01 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN104091805A (zh) * | 2014-06-18 | 2014-10-08 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105161495A (zh) | 2015-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105161495B (zh) | 一种阵列基板及其制作方法、显示面板 | |
| CN105161505B (zh) | 一种阵列基板及其制作方法、显示面板 | |
| US11923382B2 (en) | Method of fabricating array substrate, array substrate and display device | |
| CN102655156B (zh) | 一种阵列基板及其制造方法 | |
| CN102842601B (zh) | 一种阵列基板及其制作方法 | |
| CN104253159A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 | |
| CN105068349A (zh) | 阵列基板、显示面板、显示装置以及阵列基板的制作方法 | |
| CN105097839B (zh) | 一种绝缘层、阵列基板及其制作方法、显示装置 | |
| CN108336100A (zh) | 一种阵列基板及其制备方法、显示面板、显示装置 | |
| CN103500730B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN102655155A (zh) | 阵列基板及其制造方法和显示装置 | |
| CN104716147B (zh) | 一种tft阵列基板及其制备方法、显示装置 | |
| US11276358B2 (en) | Display panel and method of manufacturing the same | |
| CN104600030A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN107132710A (zh) | 一种阵列基板及其制备方法、显示面板 | |
| CN104808408B (zh) | 一种coa基板、显示装置以及coa基板的制作方法 | |
| WO2018209761A1 (zh) | 阵列基板及其制造方法、液晶显示面板 | |
| CN103489874B (zh) | 阵列基板及其制备方法、显示装置 | |
| CN108054140A (zh) | Ffs模式阵列基板及其制造方法 | |
| CN103545252B (zh) | 阵列基板及其制备方法、液晶显示装置 | |
| CN103413834B (zh) | 一种薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| US9230995B2 (en) | Array substrate, manufacturing method thereof and display device | |
| CN110854175B (zh) | 阵列基板及其制备方法、显示面板 | |
| CN103681514A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN105448936B (zh) | 一种阵列基板及其制作方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |