CN105845692A - 一种显示基板、显示装置及显示基板的制造方法 - Google Patents

一种显示基板、显示装置及显示基板的制造方法 Download PDF

Info

Publication number
CN105845692A
CN105845692A CN201610180332.1A CN201610180332A CN105845692A CN 105845692 A CN105845692 A CN 105845692A CN 201610180332 A CN201610180332 A CN 201610180332A CN 105845692 A CN105845692 A CN 105845692A
Authority
CN
China
Prior art keywords
metal line
insulating barrier
base plate
display base
tie layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610180332.1A
Other languages
English (en)
Inventor
马俊才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610180332.1A priority Critical patent/CN105845692A/zh
Publication of CN105845692A publication Critical patent/CN105845692A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种显示基板、显示装置及显示基板的制造方法。显示基板的周边区域设置有：第一金属布线；位于第一金属布线之上的第一绝缘层，第一绝缘层具有与第一金属布线位置相对的第一过孔；位于第一绝缘层之上的第二金属布线，第二金属布线包括被第一过孔间隔的第一部分和第二部分；位于第二金属布线之上的第二绝缘层，第二绝缘层具有第二过孔，第二过孔与第一过孔连通且暴露出第二金属布线的第一部分和第二金属布线的第二部分；位于第二绝缘层之上的导电连接层，导电连接层通过第二过孔和第一过孔将第一金属布线和第二金属布线连接。相比现有技术，该方案可以减小显示基板周边区域的过孔占用空间，易于实现显示装置的窄边框设计。

Description

一种显示基板、显示装置及显示基板的制造方法
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板、显示装置及显示基板的制造方法。
背景技术
在平板显示装置中，薄膜晶体管液晶显示器(Thin Film Transistor LiquidCrystal Display，简称TFT-LCD)具有体积小、功耗低、制造成本相对较低和无辐射等特点，在当前的平板显示器市场占据了主导地位。
在TFT-LCD阵列基板的周边区域，为实现第一金属布线和第二金属布线之间的电连接，通常设有过孔结构，具体的，如图1所示，第一绝缘层12具有与第一金属布线11位置相对的第一过孔13和与第二金属布线的第一部分14位置相对的第二过孔17，位于第二绝缘层16上方的导电连接层18通过第一过孔13与第一金属布线11电连接，并通过第二过孔17与第二金属布线的第一部分14电连接，从而将第一金属布线和第二金属布线之间电连接。
现有技术的缺陷在于，阵列基板周边区域的过孔结构占用空间较大，不易于实现显示装置的窄边框设计。
发明内容
本发明的目的是提供一种显示基板、显示装置及显示基板的制造方法，以减小显示基板周边区域的过孔占用空间，易于实现显示装置的窄边框设计。
本发明实施例提供了一种显示基板，所述显示基板的周边区域设置有：
第一金属布线；
位于第一金属布线之上的第一绝缘层，所述第一绝缘层具有与第一金属布线位置相对的第一过孔；
位于第一绝缘层之上的第二金属布线，所述第二金属布线包括被第一过孔间隔的第一部分和第二部分；
位于第二金属布线之上的第二绝缘层，所述第二绝缘层具有第二过孔，所述第二过孔与第一过孔连通且暴露出所述第二金属布线的第一部分和第二金属布线的第二部分；
位于第二绝缘层之上的导电连接层，所述导电连接层通过第二过孔和第一过孔将第一金属布线和第二金属布线连接。
采用本发明实施例提供的显示基板，可以减小显示基板周边区域的过孔占用空间，易于实现显示装置的窄边框设计。
优选的，所述第一金属布线与显示基板的栅线同层设置且材质相同；所述第二金属布线与显示基板的数据线同层设置且材质相同；所述导电连接层与显示基板的像素电极同层设置且材质相同。采用该技术方案，第一金属布线与栅线可以通过一次掩模构图工艺形成，第二金属布线与数据线可以通过一次掩模构图工艺形成，导电连接层与像素电极可以通过一次掩模构图工艺形成，因此简化了显示基板的制造工艺，节约了加工时间和生产成本。
本发明实施例还提供了一种显示装置，包括前述技术方案所述的显示基板。该显示装置的显示基板周边区域的过孔占用空间较小，易于实现窄边框设计。
本发明实施例提供了一种显示基板的制造方法，包括：
在衬底基板上形成第一金属布线；
在第一金属布线之上形成第一绝缘层；
在第一绝缘层之上形成包括第一部分和第二部分的第二金属布线；
在第二金属布线之上形成第二绝缘层；
通过半色调掩模构图工艺形成位于第二金属布线的第一部分和第二金属布线的第二部分之间且与第一金属布线位置相对的第一过孔，以及与第一过孔连通且暴露出所述第二金属布线的第一部分和第二金属布线的第二部分的第二过孔；
在第二绝缘层之上形成导电连接层，所述导电连接层通过第二过孔和第一过孔将第一金属布线和第二金属布线连接。
采用发明实施例提供的方法制造的显示基板，可以减小显示基板周边区域的过孔占用空间，易于实现显示装置的窄边框设计，同时，采用半色调掩模构图工艺形成第一过孔和第二过孔，简化了显示基板的制造工艺，节约了加工时间和生产成本。
优选的，在衬底基板上形成第一金属布线的同时形成与第一金属布线同层设置且材质相同的栅线。
优选的，在第一绝缘层之上形成第二金属布线的同时形成与第二金属布线同层设置且材质相同的数据线。
优选的，在第二绝缘层之上形成导电连接层的同时形成与导电连接层同层设置且材质相同的像素电极。
优选的，所述通过半色调掩模构图工艺形成第一过孔和第二过孔，具体包括：
在第二绝缘层之上形成光刻胶；
采用具有全透光区和半透光区的掩模板对基板进行曝光，其中，全透光区与基板上预形成第一过孔的区域位置相对，半透光区与基板上预暴露出所述第二金属布线的第一部分和第二金属布线的第二部分的区域位置相对；
对基板进行显影并刻蚀出第一过孔；
对基板进行灰化并刻蚀出第二过孔。
本发明实施例还提供了一种显示基板的制造方法，包括：
在衬底基板上形成第一金属布线；
在第一金属布线之上形成第一绝缘层，所述第一绝缘层具有与第一金属布线位置相对的第一过孔；
在第一绝缘层之上形成包括第一部分和第二部分的第二金属布线，所述第二金属布线的第一部分和第二金属布线的第二部分位于第一过孔的两侧；
在第二金属布线之上形成第二绝缘层，所述第二绝缘层具有第二过孔，所述第二过孔与第一过孔连通且暴露出所述第二金属布线的第一部分和第二金属布线的第二部分；
在第二绝缘层之上形成导电连接层，所述导电连接层通过第二过孔和第一过孔将第一金属布线和第二金属布线连接。
采用该方法制造的显示基板，可以减小显示基板周边区域的过孔占用空间，易于实现显示装置的窄边框设计。
附图说明
图1为现有技术中显示基板板周边区域的过孔结构示意图；
图2a～2g为本发明实施例基板的半色调掩模工艺示意图；
图3为本发明实施例显示基板的部分俯视图；
图4为本发明一实施例显示基板的制造方法流程图；
图5为图3中步骤105的具体步骤流程图；
图6为本发明另一实施例显示基板的制造方法流程图。
附图标记：
10-衬底基板 11-第一金属布线 12-第一绝缘层 13-第一过孔
14-第二金属布线的第一部分 15-第二金属布线的第二部分
16-第二绝缘层 17-第二过孔 18-导电连接层 20-光刻胶
30-半色调掩模板
具体实施方式
为了减小显示基板周边区域的过孔占用空间，易于实现显示装置的窄边框设计，本发明实施例提供了一种显示基板、显示装置及显示基板的制造方法。
如图2g和图3所示，本发明提供的显示基板的周边区域设置有：
第一金属布线11；
位于第一金属布线11之上的第一绝缘层12，第一绝缘层12具有与第一金属布线11位置相对的第一过孔13；
位于第一绝缘层12之上的第二金属布线，第二金属布线包括被第一过孔间隔的第一部分14和第二金属布线的第二部分15；
位于第二金属布线之上的第二绝缘层16，第二绝缘层16具有第二过孔17，第二过孔17与第一过孔13连通且暴露出第二金属布线的第一部分14和第二金属布线的第二部分15；
位于第二绝缘层16之上的导电连接层18，导电连接层18通过第二过孔17和第一过孔13将第一金属布线11和第二金属布线连接。
其中，第一金属布线11的具体材质不限，例如可以为铝、铜、钼等；第一绝缘层12和第二绝缘层16的具体材质不限，例如可以为氮化硅等；导电连接层18的具体材质不限，例如导电连接层18的材质可以为金属氧化物，如氧化铟锡(ITO)等。
请对比图1和图2g所示，现有技术中，第一绝缘层12具有与第一金属布线11位置相对的第一过孔13和与第二金属布线的第一部分14位置相对的第二过孔17，位于第二绝缘层16上方的导电连接层18通过第一过孔13与第一金属布线11电连接，并通过第二过孔17与第二金属布线的第一部分14电连接，从而将第一金属布线11和第二金属布线的第一部分14之间的电连接。而本发明实施例提供的显示基板，第二过孔17位于第一过孔13的上方并与第一过孔13连通且暴露出第二金属布线的第一部分14和第二金属布线的第二部分15，导电连接层18通过第二过孔17和第一过孔13将第一金属布线11和第二金属布线连接，从而减小了显示基板周边区域的过孔占用空间，易于实现显示装置的窄边框设计。
在本发明的优选实施例中，第一金属布线与显示基板的栅线同层设置且材质相同；第二金属布线与显示基板的数据线同层设置且材质相同；导电连接层与显示基板的像素电极同层设置且材质相同。采用该技术方案，第一金属布线与栅线可以通过一次掩模构图工艺形成，第二金属布线与数据线可以通过一次掩模构图工艺形成，导电连接层与像素电极可以通过一次掩模构图工艺形成，因此简化了显示基板的制造工艺，节约了加工时间和生产成本。
本发明实施例还提供了一种显示装置，包括前述技术方案的显示基板。其中，显示装置的具体类型不限，例如可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的显示基板周边区域的过孔占用空间较小，易于实现窄边框设计。
如图6所示，本发明实施例提供了一种显示基板的制造方法，包括：
步骤201：在衬底基板上形成第一金属布线；
步骤202：在第一金属布线之上形成第一绝缘层，第一绝缘层具有与第一金属布线位置相对的第一过孔；
步骤203：在第一绝缘层之上形成包括第一部分和第二部分的第二金属布线，第二金属布线的第一部分和第二金属布线的第二部分位于第一过孔的两侧；
步骤204：在第二金属布线之上形成第二绝缘层，第二绝缘层具有第二过孔，第二过孔与第一过孔连通且暴露出第二金属布线的第一部分和第二金属布线的第二部分；
步骤205：在第二绝缘层之上形成导电连接层，导电连接层通过第二过孔和第一过孔将第一金属布线和第二金属布线连接。
采用该方法制造的显示基板，可以减小显示基板周边区域的过孔占用空间，易于实现显示装置的窄边框设计。
请结合图2a～2g和图4所示，本发明另一实施例提供的一种显示基板的制造方法，包括：
步骤101：在衬底基板10上形成第一金属布线11；
步骤102：在第一金属布线11之上形成第一绝缘层12；
步骤103：在第一绝缘层12之上形成包括第一部分和第二部分的第二金属布线；
步骤104：在第二金属布线之上形成第二绝缘层16；
步骤105：通过半色调掩模构图工艺形成位于第二金属布线的第一部分14和第二金属布线的第二部分15之间且与第一金属布线11位置相对的第一过孔13，以及与第一过孔13连通且暴露出第二金属布线的第一部分14和第二金属布线的第二部分15的第二过孔17；
步骤106：在第二绝缘层16之上形成导电连接层18，导电连接层18通过第二过孔17和第一过孔13将第一金属布线11和第二金属布线连接。
基板上各膜层的图形通常采用构图工艺制作形成，一次构图工艺通常包括基板清洗、成膜、光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工序；对于金属层通常采用物理气相沉积方式(例如磁控溅射法)成膜，通过湿法刻蚀形成图形，而对于非金属层通常采用化学气相沉积方式成膜，通过干法刻蚀形成图形。
在本发明的优选实施例中，在衬底基板上形成第一金属布线的同时形成与第一金属布线同层设置且材质相同的栅线；在第一绝缘层之上形成第二金属布线的同时形成与第二金属布线同层设置且材质相同的数据线；在第二绝缘层之上形成导电连接层的同时形成与导电连接层同层设置且材质相同的像素电极。这样，第一金属布线与栅线可以通过一次掩模构图工艺形成，第二金属布线与数据线可以通过一次掩模构图工艺形成，导电连接层与像素电极可以通过一次掩模构图工艺形成，因此简化了显示基板的制造工艺，节约了加工时间和生产成本。
其中，如图5和图2a～2e所示，步骤105具体包括：
步骤1051：在第二绝缘层16之上形成光刻胶20；
步骤1052：采用具有全透光区和半透光区的半色调掩模板30对基板进行曝光，其中，全透光区与基板上预形成第一过孔13的区域位置相对，半透光区与基板上预暴露出第二金属布线的第一部分14和第二金属布线的第二部分15的区域位置相对；
步骤1053：对基板进行显影并刻蚀出第一过孔13；
步骤1054：对基板进行灰化并刻蚀出第二过孔17。
采用发明实施例提供的方法制造的显示基板，可以减小显示基板周边区域的过孔占用空间，易于实现显示装置的窄边框设计，同时，采用半色调掩模构图工艺形成第一过孔和第二过孔，简化了显示基板的制造工艺，节约了加工时间和生产成本。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种显示基板，其特征在于，所述显示基板的周边区域设置有：
第一金属布线；
位于第一金属布线之上的第一绝缘层，所述第一绝缘层具有与第一金属布线位置相对的第一过孔；
位于第一绝缘层之上的第二金属布线，所述第二金属布线包括被第一过孔间隔的第一部分和第二部分；
位于第二金属布线之上的第二绝缘层，所述第二绝缘层具有第二过孔，所述第二过孔与第一过孔连通且暴露出所述第二金属布线的第一部分和第二金属布线的第二部分；
位于第二绝缘层之上的导电连接层，所述导电连接层通过第二过孔和第一过孔将第一金属布线和第二金属布线连接。
2.如权利要求1所述的显示基板，其特征在于，所述第一金属布线与显示基板的栅线同层设置且材质相同；所述第二金属布线与显示基板的数据线同层设置且材质相同；所述导电连接层与显示基板的像素电极同层设置且材质相同。
3.一种显示装置，其特征在于，包括如权利要求1所述的显示基板。
4.一种显示基板的制造方法，其特征在于，所述方法包括：
在衬底基板上形成第一金属布线；
在第一金属布线之上形成第一绝缘层；
在第一绝缘层之上形成包括第一部分和第二部分的第二金属布线；
在第二金属布线之上形成第二绝缘层；
通过半色调掩模构图工艺形成位于第二金属布线的第一部分和第二金属布线的第二部分之间且与第一金属布线位置相对的第一过孔，以及与第一过孔连通且暴露出所述第二金属布线的第一部分和第二金属布线的第二部分的第二过孔；
在第二绝缘层之上形成导电连接层，所述导电连接层通过第二过孔和第一过孔将第一金属布线和第二金属布线连接。
5.如权利要求4所述的制造方法，其特征在于，所述方法还包括：
在衬底基板上形成第一金属布线的同时形成与第一金属布线同层设置且材质相同的栅线。
6.如权利要求4所述的制造方法，其特征在于，所述方法还包括：
在第一绝缘层之上形成第二金属布线的同时形成与第二金属布线同层设置且材质相同的数据线。
7.如权利要求4所述的制造方法，其特征在于，所述方法还包括：
在第二绝缘层之上形成导电连接层的同时形成与导电连接层同层设置且材质相同的像素电极。
8.如权利要求4所述的制造方法，其特征在于，所述通过半色调掩模构图工艺形成第一过孔和第二过孔，具体包括：
在第二绝缘层之上形成光刻胶；
采用具有全透光区和半透光区的掩模板对基板进行曝光，其中，全透光区与基板上预形成第一过孔的区域位置相对，半透光区与基板上预暴露出所述第二金属布线的第一部分和第二金属布线的第二部分的区域位置相对；
对基板进行显影并刻蚀出第一过孔；
对基板进行灰化并刻蚀出第二过孔。
9.一种显示基板的制造方法，其特征在于，所述方法包括：
在衬底基板上形成第一金属布线；
在第一金属布线之上形成第一绝缘层，所述第一绝缘层具有与第一金属布线位置相对的第一过孔；
在第一绝缘层之上形成包括第一部分和第二部分的第二金属布线，所述第二金属布线的第一部分和第二金属布线的第二部分位于第一过孔的两侧；
在第二金属布线之上形成第二绝缘层，所述第二绝缘层具有第二过孔，所述第二过孔与第一过孔连通且暴露出所述第二金属布线的第一部分和第二金属布线的第二部分；
在第二绝缘层之上形成导电连接层，所述导电连接层通过第二过孔和第一过孔将第一金属布线和第二金属布线连接。
CN201610180332.1A 2016-03-25 2016-03-25 一种显示基板、显示装置及显示基板的制造方法 Pending CN105845692A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610180332.1A CN105845692A (zh) 2016-03-25 2016-03-25 一种显示基板、显示装置及显示基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610180332.1A CN105845692A (zh) 2016-03-25 2016-03-25 一种显示基板、显示装置及显示基板的制造方法

Publications (1)

Publication Number Publication Date
CN105845692A true CN105845692A (zh) 2016-08-10

Family

ID=56583731

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610180332.1A Pending CN105845692A (zh) 2016-03-25 2016-03-25 一种显示基板、显示装置及显示基板的制造方法

Country Status (1)

Country Link
CN (1) CN105845692A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109064903A (zh) * 2018-09-21 2018-12-21 武汉华星光电半导体显示技术有限公司 显示面板及电子装置
CN110061058A (zh) * 2018-04-17 2019-07-26 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN112542092A (zh) * 2020-12-08 2021-03-23 合肥维信诺科技有限公司 显示面板和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489877A (zh) * 2013-09-30 2014-01-01 北京京东方光电科技有限公司 阵列基板及其制造方法和显示装置
US20140167079A1 (en) * 2012-12-14 2014-06-19 Beijing Boe Display Technology Co., Ltd. Array substrate, method for fabricating the same and display device
CN103915450A (zh) * 2014-03-27 2014-07-09 京东方科技集团股份有限公司 一种阵列基板、制作方法及显示装置
CN104538413A (zh) * 2015-02-03 2015-04-22 重庆京东方光电科技有限公司 阵列基板及其制作方法、显示装置
CN105161495A (zh) * 2015-07-23 2015-12-16 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140167079A1 (en) * 2012-12-14 2014-06-19 Beijing Boe Display Technology Co., Ltd. Array substrate, method for fabricating the same and display device
CN103489877A (zh) * 2013-09-30 2014-01-01 北京京东方光电科技有限公司 阵列基板及其制造方法和显示装置
CN103915450A (zh) * 2014-03-27 2014-07-09 京东方科技集团股份有限公司 一种阵列基板、制作方法及显示装置
CN104538413A (zh) * 2015-02-03 2015-04-22 重庆京东方光电科技有限公司 阵列基板及其制作方法、显示装置
CN105161495A (zh) * 2015-07-23 2015-12-16 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110061058A (zh) * 2018-04-17 2019-07-26 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
WO2019200912A1 (zh) * 2018-04-17 2019-10-24 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN109064903A (zh) * 2018-09-21 2018-12-21 武汉华星光电半导体显示技术有限公司 显示面板及电子装置
CN112542092A (zh) * 2020-12-08 2021-03-23 合肥维信诺科技有限公司 显示面板和显示装置

Similar Documents

Publication Publication Date Title
WO2016141709A1 (zh) 阵列基板及其制作方法、显示装置
US20150221674A1 (en) Array substrate and manufacturing method thereof, display device
CN103413812B (zh) 阵列基板及其制备方法、显示装置
CN105161495B (zh) 一种阵列基板及其制作方法、显示面板
CN104393000A (zh) 一种阵列基板及其制作方法、显示装置
JP6521534B2 (ja) 薄膜トランジスタとその作製方法、アレイ基板及び表示装置
CN102842587B (zh) 阵列基板及其制作方法、显示装置
CN103383945A (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN103489876A (zh) 一种阵列基板及其制备方法、显示装置
CN105867689A (zh) 一种触控显示基板的制作方法及触控显示装置的阵列基板
CN112310044A (zh) 一种显示基板及其制备方法、显示装置
CN106019751A (zh) 阵列基板及其制造方法、显示装置
CN104465510A (zh) 一种阵列基板及其制作方法和显示面板
CN105097839A (zh) 一种绝缘层、阵列基板及其制作方法、显示装置
CN104090401A (zh) 阵列基板及其制备方法、显示装置
CN103489874B (zh) 阵列基板及其制备方法、显示装置
CN104716147A (zh) 一种tft阵列基板及其制备方法、显示装置
CN103545252B (zh) 阵列基板及其制备方法、液晶显示装置
CN104133313A (zh) 阵列基板及其制备方法、液晶显示装置
CN103413834B (zh) 一种薄膜晶体管及其制作方法、阵列基板及显示装置
CN104409462A (zh) 阵列基板及其制造方法、显示装置
CN103135304B (zh) 阵列基板及其制造方法
CN104538413B (zh) 阵列基板及其制作方法、显示装置
CN105845692A (zh) 一种显示基板、显示装置及显示基板的制造方法
CN106129063A (zh) 薄膜晶体管阵列基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160810