CN110061058A - 阵列基板及其制备方法、显示装置 - Google Patents

阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN110061058A
CN110061058A CN201810344260.9A CN201810344260A CN110061058A CN 110061058 A CN110061058 A CN 110061058A CN 201810344260 A CN201810344260 A CN 201810344260A CN 110061058 A CN110061058 A CN 110061058A
Authority
CN
China
Prior art keywords
region
pattern
photoresist
conductive pattern
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810344260.9A
Other languages
English (en)
Inventor
张正东
杨小飞
郭明周
苏磊
周刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810344260.9A priority Critical patent/CN110061058A/zh
Priority to PCT/CN2018/116771 priority patent/WO2019200912A1/zh
Priority to EP18899004.8A priority patent/EP3787021A4/en
Priority to US16/477,369 priority patent/US20210358973A1/en
Publication of CN110061058A publication Critical patent/CN110061058A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种阵列基板及其制备方法、显示装置。该阵列基板包括：衬底基板；第一导电图案，设置在所述衬底基板上；绝缘层，设置在所述第一导电图案的远离所述衬底基板的一侧，并且所述绝缘层中具有过孔；第二导电图案，设置在所述绝缘层的远离所述衬底基板的一侧；连接电极，设置在所述绝缘层的所述过孔中，所述连接电极电连接所述第二导电图案和所述第一导电图案；保护图案，设置在所述连接电极的远离所述衬底基板的一侧；其中，所述保护图案在所述衬底基板上的正投影与所述过孔在所述衬底基板上的正投影至少部分重叠。该保护图案可以防止位于过孔下方的第一导电图案发生腐蚀等不良现象。

Description

阵列基板及其制备方法、显示装置
技术领域
本公开的实施例涉及一种阵列基板及其制备方法、显示装置。
背景技术
目前，用于液晶显示面板、有机发光显示面板等显示面板的阵列基板通常需要经过多次构图工艺形成。例如，采用构图工艺在显示面板的显示区形成具有开关功能的薄膜晶体管，在显示面板的周边区域形成连接显示区功能元件与周边区驱动电路的走线等等。在制备过程中，增加一个功能层可能会增加一次构图工艺，使阵列基板的制备工艺变得复杂。
发明内容
本公开至少一实施例提供一种阵列基板，该阵列基板包括：衬底基板；第一导电图案，设置在所述衬底基板上；绝缘层，设置在所述第一导电图案的远离所述衬底基板的一侧，并且所述绝缘层中具有过孔；第二导电图案，设置在所述绝缘层的远离所述衬底基板的一侧；连接电极，设置在所述绝缘层的所述过孔中，所述连接电极电连接所述第二导电图案和所述第一导电图案；保护图案，设置在所述连接电极的远离所述衬底基板的一侧；其中，所述保护图案在所述衬底基板上的正投影与所述过孔在所述衬底基板上的正投影至少部分重叠。
例如，本公开至少一实施例提供的阵列基板中，所述保护图案为光刻胶图案。
例如，本公开至少一实施例提供的阵列基板中，所述阵列基板包括显示区和周边区；其中，所述第一导电图案、所述绝缘层、所述第二导电图案、所述连接电极和所述保护图案至少设置在所述周边区中。
例如，本公开至少一实施例提供的阵列基板中，所述第二导电图案与所述连接电极为一体结构。
例如，本公开至少一实施例提供的阵列基板中，所述周边区还包括柔性线路板或集成电路板；所述第二导电图案电连接所述柔性线路板或集成电路板。
例如，本公开至少一实施例提供的阵列基板中，所述显示区包括用于驱动所述显示区中的像素单元发光的驱动电极；所述驱动电极与所述连接电极同层设置。
例如，本公开至少一实施例提供的阵列基板中，所述显示区包括薄膜晶体管，所述薄膜晶体管包括栅极、源极和漏极；所述第一导电图案与所述栅极或源极或漏极同层设置并电连接。
例如，本公开至少一实施例提供的阵列基板中，所述保护图案的上表面与所述连接电极的上表面共面。
例如，本公开至少一实施例提供的阵列基板中，所述第二导电图案的上表面、所述连接电极的上表面和所述保护图案的上表面共面。
本公开至少一实施例提供一种阵列基板的制备方法，该制备方法包括：在衬底基板上形成第一导电图案；在所述第一导电图案的远离所述衬底基板的一侧形成绝缘层，并在所述绝缘层中形成过孔；在所述绝缘层的远离所述衬底基板的一侧形成第二导电图案；形成连接电极，所述连接电极形成在所述过孔中以将所述第二导电图案与所述第一导电图案电连接；在所述连接电极的远离所述衬底基板的一侧形成保护图案；其中，所述保护图案在所述衬底基板上的正投影与所述过孔在所述衬底基板上的正投影至少部分重叠。
例如，本公开至少一实施例提供的阵列基板的制备方法中，在形成所述过孔后，在所述绝缘层上依次形成导电层、保护层和第一光刻胶层；采用双色调掩模对所述第一光刻胶层进行曝光与显影，形成第一光刻胶图案，其中，所述第一光刻胶图案包括第一光刻胶全保留区域、第一光刻胶半保留区域和第一光刻胶去除区域；所述第一光刻胶全保留区域所在区域为所述保护图案将要形成的区域，所述第一光刻胶去除区域所在的区域为不形成所述保护图案、所述连接电极和所述第二导电图案的区域，所述第一光刻胶半保留区域所在区域为除所述第一光刻胶全保留区域和所述第一光刻胶去除区域之外的区域；去除所述光刻胶去除区域的保护层和导电层，以形成所述第二导电图案和与其电连接的所述连接电极；对所述第一光刻胶图案进行灰化，以仅在所述第一光刻胶全保留区域保留第一光刻胶层的一部分；去除所述第一光刻胶全保留区域之外的保护层，以形成所述保护图案；以及去除所述第一光刻胶全保留区域的光刻胶。
例如，本公开至少一实施例提供的阵列基板的制备方法中，所述保护图案由光刻胶形成。
例如，本公开至少一实施例提供的阵列基板的制备方法中，在形成所述第二导电图案后，在所述衬底基板上依次形成导电层和第二光刻胶层；采用单色调掩模对所述第二光刻胶层进行曝光与显影形成第二光刻胶图案，利用所述第二光刻胶图案对所述导电层进行构图以形成所述连接电极。
例如，本公开至少一实施例提供的阵列基板的制备方法中，在形成所述过孔后，在所述衬底基板上依次形成导电层和第三光刻胶层；采用双色调掩模对所述第三光刻胶层进行曝光与显影，形成第三光刻胶图案，其中，所述第三光刻胶图案包括第三光刻胶全保留区域、第三光刻胶半保留区域和第三光刻胶去除区域；所述第三光刻胶全保留区域所在区域为将要形成所述保护图案的区域，所述第三光刻胶去除区域所在的区域为不形成所述保护图案、所述连接电极和所述第二导电图案的区域，所述第三光刻胶半保留区域所在区域为除所述第三光刻胶全保留区域和所述第三光刻胶去除区域之外的区域；去除所述第三光刻胶去除区域的导电层，以形成所述第二导电图案和与其电连接的所述连接电极；对所述第三光刻胶图案进行灰化，以形成所述保护图案。
例如，本公开至少一实施例提供的阵列基板的制备方法中，所述阵列基板包括显示区和周边区；其中，所述第一导电图案、所述绝缘层、所述第二导电图案、所述连接电极和所述保护图案至少形成在所述周边区中。
例如，本公开至少一实施例提供的阵列基板的制备方法中，所述周边区还包括柔性线路板或集成电路板；所述第二导电图案形成为电连接所述柔性线路板或集成电路板。
例如，本公开至少一实施例提供的阵列基板的制备方法中，在所述显示区形成用于驱动所述显示区中的像素单元发光的驱动电极；所述驱动电极与所述连接电极采用同一膜层并通过一次构图工艺形成。
例如，本公开至少一实施例提供的阵列基板的制备方法中，在所述显示区形成薄膜晶体管，所述薄膜晶体管包括栅极、源极和漏极；所述第一导电图案与所述栅极、源极或漏极采用同一膜层一体形成。
本公开至少一实施例提供一种显示装置，该显示装置包括上述任一阵列基板。
在本公开至少一实施例提供的阵列基板中，阵列基板所包括的保护图案可以防止位于绝缘层过孔下方的第一导电图案发生腐蚀等不良现象。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为本公开实施例提供的阵列基板的示意图一；
图2为本公开实施例提供的阵列基板的示意图二；
图3为本公开实施例提供的阵列基板的示意图三；
图4为本公开实施例提供的阵列基板的示意图四；
图5为本公开实施例提供的阵列基板的示意图五；
图6为本公开实施例提供的阵列基板的示意图六；
图7为本公开实施例提供的阵列基板的示意图七；
图8为本公开实施例提供的显示装置的示意图；
图9A-图9F为本公开实施例提供的阵列基板在制备过程中的示意图一；
图10A-图10E为本公开实施例提供的阵列基板在制备过程中的示意图二；
图11A-图11E为本公开实施例提供的阵列基板在制备过程中的示意图三。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在显示面板的制备过程中，通常需要将位于不同层的走线或导电层进行电连接，例如将数据线或扫描线电接到驱动电路等。通常，位于不同层的走线或导电层之间具有绝缘层，此时，需要在该绝缘层中形成过孔，以将位于不同层的走线或导电层进行电连接。本申请发明人在研究中发现，在绝缘层中形成过孔并填充导电材料以将位于不同层的走线或导电层进行电连接后，由于工艺波动或刻蚀精度等因素会造成过孔下方的走线或导电层材料损失；同时由于覆盖在过孔上方的导电材料致密性不好，当器件存储时间较长时，容易受到环境中的水汽的影响，使得位于过孔下方的走线或导电层发生腐蚀等不良现象，影响器件的正常工作。
本公开至少一实施例提供一种阵列基板，该阵列基板包括：衬底基板；第一导电图案，设置在衬底基板上；绝缘层，设置在第一导电图案的远离衬底基板的一侧，并且绝缘层中具有过孔；第二导电图案，设置在绝缘层的远离衬底基板的一侧；连接电极，设置在绝缘层的过孔中，连接电极电连接第二导电图案和第一导电图案；保护图案，设置在连接电极的远离衬底基板的一侧；其中，保护图案在衬底基板上的正投影与过孔在衬底基板上的正投影至少部分重叠。
本公开至少一实施例提供一种显示装置，该显示装置包括上述阵列基板。
本公开至少一实施例提供的一种阵列基板的制备方法，该制备方法包括：在衬底基板上形成第一导电图案；在第一导电图案的远离衬底基板的一侧形成绝缘层，并在绝缘层中形成过孔；在绝缘层的远离衬底基板的一侧形成第二导电图案；形成连接电极，连接电极形成在过孔中以将第二导电图案与第一导电图案电连接；在连接电极的远离衬底基板的一侧形成保护图案；其中，保护图案在衬底基板上的正投影与过孔在衬底基板上的正投影至少部分重叠。
下面通过几个具体的实施例对本公开的阵列基板及其制备方法、显示装置进行说明。
实施例一
本实施例提供一种阵列基板，如图1所示，该阵列基板包括：衬底基板101、第一导电图案102、绝缘层103、连接电极104、第二导电图案105和保护图案106。第一导电图案102设置在衬底基板101上；绝缘层103设置在第一导电图案102的远离衬底基板101的一侧，并且绝缘层103中具有过孔1031；第二导电图案105设置在绝缘层103的远离衬底基板101的一侧；连接电极104设置在绝缘层103的过孔1031中，从而连接电极104电连接第二导电图案105和第一导电图案102；保护图案106设置在连接电极104的远离衬底基板101的一侧，并且保护图案106在衬底基板101上的正投影与过孔1031在衬底基板101上的正投影至少部分重叠。
本实施例中，位于过孔1031上方的保护图案106可以充当保护层的作用，保护连接电极104并避免环境中的水汽进入连接电极104而导致位于过孔下方的第一导电图案102发生腐蚀等不良现象。
本实施例中，该保护图案例如可以为光刻胶图案，或者该保护图案为采用无机材料或其他有机材料形成的保护图案。当保护图案为光刻胶图案时，该光刻胶图案例如可以是采用构图工艺形成连接电极104时所采用的光刻胶来形成，从而充当保护层作用的光刻胶图案可以与连接电极在一次构图工艺中形成，而不用额外形成一层保护层，节省了材料，也简化了制备工艺。当保护图案为采用无机材料或其他有机材料形成时，该无机材料例如可以为硅氧化物、硅氮化物或硅氮氧化物等，该其他有机材料例如可以为树脂材料等，本实施例对此不做限定。
本实施例中，如图2所示，第二导电图案与连接电极例如可以为一体结构，即采用同一膜层、同一构图工艺形成第二导电图案和连接电极。此时，第二导电图案与连接电极的连接更连贯、稳定，同时也可以简化阵列基板的制备工艺。
例如，本实施例中，阵列基板可以包括显示区20和周边区10，第一导电图案102、绝缘层103、第二导电图案105、连接电极104和保护图案106至少设置在周边区中10。例如，第一导电图案102、绝缘层103、第二导电图案105、连接电极104和保护图案106可以只设置在周边区10，也可以同时设置在显示区20和周边区10。当然，在一些示例中，第一导电图案102、绝缘层103、第二导电图案105、连接电极104和保护图案106也可以只设置在显示区20。
例如，图1示出了第一导电图案102、绝缘层103、连接电极104、第二导电图案105和保护图案106设置在周边区10的情况。由于周边区10往往缺乏保护结构，从而设置于过孔1031上方的保护图案106可以充当保护层的作用，保护连接电极104并避免环境中的水汽进入连接电极104而导致位于过孔下方的第一导电图案102发生腐蚀等不良现象。
例如，保护图案106在衬底基板101上的正投影与过孔1031在衬底基板101上的正投影可以部分重叠，也可以完全重叠。
例如，本实施例中，保护图案106的上表面与连接电极104的上表面共面，从而保护图案106与连接电极104形成一个平坦的表面。此时，保护图案106在衬底基板101上的正投影位于过孔1031在衬底基板101上的正投影的内部。
例如，在一个示例中，第二导电图案105的上表面、连接电极104的上表面和保护图案106的上表面均共面。此时，上述三者形成一个平坦的表面，该平坦的表面方便于设置例如驱动电路等其他结构，从而该驱动电路等结构可以通过第二导电图案以及连接电极电连接到第一导电图案。
本实施例中，第一导电图案102例如可以是与显示区中的薄膜晶体管的源极或漏极或栅极等电连接的走线，这些走线例如可以从显示区延伸至周边区，从而形成位于周边区的第一导电图案。
例如，如图3所示，显示区20包括薄膜晶体管，该薄膜晶体管例如设置在衬底基板101a上。例如，该薄膜晶体管包括栅极1010、源极1011和漏极1012等结构。第一走线102a与栅极1010、源极1011或漏极1012同层设置并电连接。例如，同层设置指的是可以采用同一膜层和同一构图工艺形成。例如，第一走线102a与栅极1010、源极1011或漏极1012可以是采用同一膜层形成的一体结构。例如，图3中示出了第一走线102a与源极1011同层设置并电连接的情况。例如，第一走线102a可以从显示区20延伸至周边区10，从而形成周边区10的第一导电图案102。
例如，显示区20还可以包括电容(例如包括下极板1013和上极板1014)等其他结构，本实施例对显示区的具体结构不做限定。
例如，本实施中，周边区还可以包括柔性线路板(Chip on FPC,COF)或集成电路板(Integrated circuit,IC)，第二导电图案配置为电连接柔性线路板或集成电路板。
例如，如图4所示，第二导电图案105上设置有集成电路板107，从而集成电路板107与第二导电图案105电连接。此时，连接电极104通过绝缘层103中的过孔1031将第二导电图案105与第一导电图案102电连接，从而集成电路板107即可为显示区20中的薄膜晶体管提供电信号，例如数据信号或扫描信号等。
例如，本实施例中，显示区还可以包括用于驱动显示区中的像素单元发光的驱动电极，该驱动电极例如可以为像素电极或者公共电极等。例如，该驱动电极可以与连接电极同层设置。
例如，如图3所示，位于显示区20的驱动电极为像素电极104a。例如，像素电极104a可以与周边区10中的连接电极104同层设置，例如采用同一膜层、同一构图工艺形成。例如，驱动电极与连接电极的材料为透明导电材料。例如，该透明导电材料为氧化铟锡等。
例如，如图3所示，像素电极104a与薄膜晶体管的漏极1012电连接，从而像素电极104a可以获得经由薄膜晶体管传输的驱动信号，并驱动显示区中的像素单元发光。
该示例中，位于显示区的薄膜晶体管的漏极1012通过绝缘层103a中的过孔与像素电极104a电连接，从而形成显示区中的第一导电图案-绝缘层-第二导电图案结构。例如，像素电极104a上还设置有保护图案106a，该保护图案106a在衬底基板101a上的正投影与绝缘层103a中的过孔在衬底基板101a上的正投影至少部分重叠，例如完全重叠。在此结构中，位于过孔上方的保护图案106a可以充当保护层的作用，保护像素电极104a并避免环境中的水汽进入像素电极104a而导致位于过孔下方的漏极1012发生腐蚀等不良现象。
例如，保护图案106a为采用构图工艺形成像素电极104a时所采用的光刻胶来形成，从而充当保护层作用的保护图案106a可以与像素电极104a在一次构图工艺中形成，而不用额外形成一层保护层，节省了材料，也简化了制备工艺。
本实施例中，衬底基板例如可以为玻璃基板、石英基板等硬质基板，也可以为聚对苯二甲酸乙二醇酯(PET)等柔性基板。第一导电图案的材料例如可以为金属材料，例如铝、钼、钕等金属材料或铝合金、钼合金或钕合金等合金材料。绝缘层例如可以为树脂等有机材料或氮化硅、氧化硅等无机材料。第二导电图案例如可以为金属材料，例如铝、钼、钕等金属材料或铝合金、钼合金或钕合金等合金材料，也可以为透明导电材料，例如氧化铟锡等。光刻胶图案的材料例如可以为聚亚酰胺(PI)、聚甲基丙烯酸甲酯(PMMA)或有机硅等光刻胶材料。本实施例对各功能层的具体材料不做限定。
实施例二
本实施例提供一种阵列基板，如图5所示，该阵列基板包括：衬底基板101、第一导电图案102、绝缘层103、连接电极104、第二导电图案105和保护图案106。第一导电图案102设置在衬底基板101上；绝缘层103设置在第一导电图案102的远离衬底基板101的一侧，并且绝缘层103中具有过孔1031；第二导电图案105设置在绝缘层103的远离衬底基板101的一侧；连接电极104设置在绝缘层103的过孔1031中，从而连接电极104电连接第二导电图案105和第一导电图案102；保护图案106设置在连接电极104的远离衬底基板101的一侧，并且保护图案106在衬底基板101上的正投影与过孔1031在衬底基板101上的正投影至少部分重叠。
本实施例中，如图6所示，第二导电图案105与连接电极104例如也可以为一体结构，即采用同一膜层、同一构图工艺形成第二导电图案105与连接电极104。例如，如图7所示，保护图案106例如也可以同时形成在第二导电图案105与连接电极104上，从而同时对第二导电图案105、连接电极104以及位于过孔1031下方的第一导电图案102形成保护。
本实施例提供的阵列基板与上一实施例相比，一些功能层的相对位置关系发生了改变，例如，集成电路板107形成于周边区10的一侧，并通过第二导电图案105延伸至连接电极104，从而实现与第一导电图案104的电连接。本实施例中，各个功能层的形成材料与连接关系等与上述实施例相同，因此不再赘述。
实施例三
本实施例提供一种显示面板，如图8所示，该显示面板20包括上述阵列基板100。该显示面板例如可以为液晶显示面板、有机发光显示面板或量子点发光显示面板等各种形式的显示面板，本实施例对此不做限定。
本实施例还提供一种显示装置，该显示装置包括上述显示面板，该显示装置例如可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
实施例四
本实施例提供一种阵列基板的制备方法，该制备方法包括：在衬底基板上形成第一导电图案；在第一导电图案的远离衬底基板的一侧形成绝缘层，并在绝缘层中形成过孔；在绝缘层的远离衬底基板的一侧形成第二导电图案；形成连接电极，该连接电极形成在过孔中以将第二导电图案与第一导电图案电连接；在连接电极的远离衬底基板的一侧形成保护图案；其中，保护图案在衬底基板上的正投影与过孔在衬底基板上的正投影至少部分重叠。
本实施例中，位于过孔上方的保护图案可以充当保护层的作用，保护连接电极并避免环境中的水汽进入连接电极而导致位于过孔下方的第一导电图案发生腐蚀等不良现象。
本实施例中，如图9A所示，首先在衬底基板101上形成第一导电图案102。本实施例中，衬底基板例如可以采用玻璃基板、石英基板等硬质基板，也可以采用聚对苯二甲酸乙二醇酯(PET)等柔性基板。第一导电图案102例如可以采用金属材料，例如铝、钼、钕等金属材料或铝合金、钼合金或钕合金等合金材料。
例如，可以首先在衬底基板101上采用溅射或蒸镀等方法形成一层第一导电材料层，然后采用构图工艺，例如曝光、显影和光刻等工序形成第一导电图案102。
例如，第一导电图案102形成后，例如采用沉积等方法在第一导电图案102上方形成一层绝缘材料层，然后采用构图工艺在绝缘材料层中形成过孔1031，最终形成图案化的绝缘层103。
本实施例中，绝缘层103例如可以采用树脂等有机材料或氮化硅、氧化硅等无机材料，本实施例对此不做限定。
例如，如图9B所示，在绝缘层103形成后，在绝缘层103上依次形成导电层1040、保护层1060和第一光刻胶层109。例如，导电层1040可以采用金属材料，例如铝、钼、钕等金属材料或铝合金、钼合金或钕合金等合金材料；例如，导电层1040也可以采用透明导电材料，例如氧化铟锡等。保护层1060例如可以采用树脂等有机材料或氮化硅、氧化硅等无机材料。第一光刻胶层109例如可以采用聚亚酰胺(PI)、聚甲基丙烯酸甲酯(PMMA)或有机硅等光刻胶材料，本实施例对各层的材料不做限定。
例如，采用双色调掩模110(例如半色调掩膜或灰色调掩膜)对第一光刻胶层109进行曝光与显影，形成第一光刻胶图案。例如，第一光刻胶图案包括第一光刻胶全保留区域、第一光刻胶半保留区域和第一光刻胶去除区域。例如，第一光刻胶全保留区域所在区域为保护图案将要形成的区域，第一光刻胶去除区域所在的区域为不形成保护图案、连接电极和第二导电图案的区域，第一光刻胶半保留区域所在区域为除第一光刻胶全保留区域和第一光刻胶去除区域之外的区域。
例如，如图9B和9C所示，第一光刻胶全保留区域对应于双色调掩模110的不透光区域110a，第一光刻胶半保留区域对应于双色调掩模110的半透光区域110b，第一光刻胶去除区域对应于双色调掩模110的完全透光区域110c。例如，如图9C所示，该第一光刻胶去除区域例如为未形成第二导电图案以及绝缘层103中未形成过孔的区域。
本实施例中，如图9D和图9E所示，首先去除光刻胶去除区域的光刻胶材料，然后例如采用刻蚀的方法去除光刻胶去除区域的保护层和导电层，以形成第二导电图案105和与其电连接的连接电极104(即第二导电图案105和与其电连接的连接电极104采用同一膜层一体形成)。然后，对第一光刻胶图案进行灰化，以仅在第一光刻胶全保留区域保留第一光刻胶层的一部分；例如刻蚀去除第一光刻胶全保留区域之外的保护层，以形成保护图案；最后例如采用剥离的方法去除第一光刻胶全保留区域的光刻胶。例如，如图9F所示，第一光刻胶全保留区域的光刻胶剥离后，可以采用刻蚀等工艺对保护图案进行修整，使保护图案106与第二导电图案105和连接电极104的上表面共面。
如图9B至图9F所示，采用一块掩模板即可对导电层1040和保护层1060进行图案化以形成第二导电图案105、连接电极104和保护图案106，从而简化了制作工艺。
本实施例中，第二导电图案105和连接电极104例如也可以分别形成。例如，采用构图工艺形成第二导电图案105后再形成与其电连接的连接电极104。例如，本实施例中，保护图案106也可以单独形成，即在形成第二导电图案105和连接电极104之后，通过采用单色调掩模板的构图工艺形成保护图案106。
例如，在本实施例的一个示例中，保护图案106可以由光刻胶形成。
在保护图案106由光刻胶形成的情形下，例如可以采用图10A至10E所示的方法来制备阵列基板。例如，如图10A和图10B所示，在绝缘层103形成后，采用构图工艺在绝缘层103上形成第二导电图案105。例如，可以在绝缘层103上采用溅射或蒸镀等方法形成一层第二导电材料层，然后对该第二导电材料层进行一次构图工艺从而形成图案化的第二导电图案105。第二导电图案105例如可以采用金属材料，例如铝、钼、钕等金属材料或铝合金、钼合金或钕合金等合金材料，也可以采用透明导电材料，例如氧化铟锡等。
例如，第二导电图案105形成后依次形成导电层1040和第二光刻胶层109'。例如，采用单色调掩模111对第二光刻胶层109'进行曝光与显影形成第二光刻胶图案。例如，第二光刻胶图案包括第二光刻胶保留区域和第二光刻胶去除区域。例如，第二光刻胶保留区域对应于单色调掩模111的不透光区域111a，即保护图案106将要形成的区域；第二光刻胶去除区域对应于单色调掩模111的透光区域111b，即保护图案106将要形成的区域之外的区域，如图10A和10B所示。
例如，如图10C和图10D所示，利用第二光刻胶图案对导电层1040进行构图以形成连接电极104。如图10E所示，例如还可以对第二光刻胶图案进行灰化工艺以形成保护图案106。此时，保护图案106与第二导电图案105和连接电极104的上表面共面。
在保护图案106由光刻胶形成的情形下，例如可以采用图11A至11E所示的方法来制备阵列基板，第二导电图案105与连接电极104例如也可以采用同一膜层一体形成。
例如，如图11A和图11B所示，在形成绝缘层103的过孔1031后，在绝缘层103上依次形成导电层1040和第三光刻胶层109”。采用双色调掩模110对第三光刻胶层109”进行曝光与显影，形成第三光刻胶图案。例如，第三光刻胶图案包括第三光刻胶全保留区域、第三光刻胶半保留区域和第三光刻胶去除区域。例如，第三光刻胶全保留区域所在区域为保护图案将要形成的区域，第三光刻胶去除区域所在的区域为不形成保护图案、连接电极和第二导电图案的区域，第三光刻胶半保留区域所在区域为除第三光刻胶全保留区域和第三光刻胶去除区域之外的区域。
例如，第三光刻胶全保留区域对应于双色调掩模110的不透光区域110a，第三光刻胶半保留区域对应于双色调掩模110的半透光区域110b，第三光刻胶去除区域对应于双色调掩模110的完全透光区域110c。
例如，如图11C和图11D所示，首先去除第三光刻胶去除区域的光刻胶材料，然后例如采用刻蚀的方法去除光刻胶去除区域的导电层，以形成第二导电图案105和与其电连接的连接电极104(即第二导电图案105和与其电连接的连接电极104采用同一膜层一体形成)。然后对第三光刻胶图案进行处理，例如，首先去除第三光刻胶半保留区域的光刻胶图案，然后去除部分第三光刻胶全保留区域的光刻胶图案，最终形成如图11E所示的保护图案106。例如，在其他示例中，也可以同时灰化去除第三光刻胶半保留区域和部分第三光刻胶全保留区域的光刻胶图案，最终形成如图11E所示的保护图案106。
在图10A至10E所示的方法中以及图11A至11E所示的方法中，保护图案106是采用构图工艺形成连接电极时所采用的光刻胶来形成，从而充当保护层作用的保护图案106可以与连接电极在一次构图工艺中形成，而不用额外形成一层保护层，节省了材料，也简化了制备工艺。
例如，本实施例中，阵列基板可以包括显示区20和周边区10；例如，第一导电图案102、绝缘层103、第二导电图案105、连接电极104和保护图案106至少形成在周边区10中。例如，第一导电图案102、绝缘层103、第二导电图案105、连接电极104和保护图案106可以只形成在周边区10，也可以同时形成在显示区20和周边区10。当然，在一些示例中，第一导电图案102、绝缘层103、第二导电图案105、连接电极104和保护图案106也可以只形成在显示区。
本实施例中，第一导电图案102例如可以是与阵列基板的显示区20中的薄膜晶体管的源极、漏极或栅极等电连接的走线。例如，位于显示区20的源极、漏极或栅极等可以与第一导电图案102在同一次构图工艺中形成。
例如，阵列基板的制备方法还可以包括在显示区20形成薄膜晶体管，该薄膜晶体管包括栅极、源极和漏极等结构；例如，第一导电图案102与栅极或源极或漏极采用同一膜层一体形成。
本实施例中，周边区10例如还可以包括柔性线路板或集成电路板；第二导电图案105例如可以形成为电连接该柔性线路板或集成电路板。本实施例中，连接电极104通过绝缘层103中的过孔1031将第二导电图案105与第一导电图案102电连接，从而集成电路板即可为显示区中的薄膜晶体管提供电信号，例如数据信号或扫描信号等。
本实施例中，阵列基板的制备方法例如还可以包括在显示区20形成用于驱动显示区中的像素单元发光的驱动电极。例如，该驱动电极与连接电极104采用同一膜层并通过一次构图工艺形成。例如，该驱动电极为用于驱动显示区像素单元发光的像素电极或公共电极。例如，驱动电极与连接电极104的材料为透明导电材料，例如氧化铟锡等。
参考图3，该示例中，驱动电极为用于驱动显示区像素单元发光的像素电极104a，此时，位于显示区的薄膜晶体管的漏极1012通过绝缘层103a中的过孔与像素电极104a电连接，从而形成显示区中的第一导电图案-绝缘层-第二导电图案结构。例如，像素电极104a上还形成保护图案106a，该保护图案106a在衬底基板101a上的正投影与绝缘层103a中的过孔在衬底基板101a上的正投影至少部分重叠，例如完全重叠。在此结构中，形成于过孔上方的保护图案106a可以充当保护层的作用，保护像素电极104a并避免环境中的水汽进入像素电极104a而导致位于过孔下方的漏极1012发生腐蚀等不良现象。
例如，保护图案106a为采用构图工艺形成像素电极104a时所采用的光刻胶来形成，从而充当保护层作用的保护图案106a可以与像素电极104a在一次构图工艺中形成，而不用额外形成一层保护层，节省了材料，也简化了制备工艺。
还有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”或者可以存在中间元件。
(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (19)

1.一种阵列基板，包括：
衬底基板；
第一导电图案，设置在所述衬底基板上；
绝缘层，设置在所述第一导电图案的远离所述衬底基板的一侧，并且所述绝缘层中具有过孔；
第二导电图案，设置在所述绝缘层的远离所述衬底基板的一侧；
连接电极，设置在所述绝缘层的所述过孔中，所述连接电极电连接所述第二导电图案和所述第一导电图案；
保护图案，设置在所述连接电极的远离所述衬底基板的一侧；
其中，所述保护图案在所述衬底基板上的正投影与所述过孔在所述衬底基板上的正投影至少部分重叠。
2.根据权利要求1所述的阵列基板，其中，所述保护图案为光刻胶图案。
3.根据权利要求1或2所述的阵列基板，其中，所述阵列基板包括显示区和周边区；
其中，所述第一导电图案、所述绝缘层、所述第二导电图案、所述连接电极和所述保护图案至少设置在所述周边区中。
4.根据权利要求1或2所述的阵列基板，其中，所述第二导电图案与所述连接电极为一体结构。
5.根据权利要求3所述的阵列基板，其中，所述周边区还包括柔性线路板或集成电路板；
所述第二导电图案电连接所述柔性线路板或集成电路板。
6.根据权利要求3所述的阵列基板，其中，所述显示区包括用于驱动所述显示区中的像素单元发光的驱动电极；
所述驱动电极与所述连接电极同层设置。
7.根据权利要求3所述的阵列基板，其中，所述显示区包括薄膜晶体管，所述薄膜晶体管包括栅极、源极和漏极；
所述第一导电图案与所述栅极或源极或漏极同层设置并电连接。
8.根据权利要求1或2所述的阵列基板，其中，所述保护图案的上表面与所述连接电极的上表面共面。
9.根据权利要求1或2所述的阵列基板，其中，所述第二导电图案的上表面、所述连接电极的上表面和所述保护图案的上表面共面。
10.一种阵列基板的制备方法，包括：
在衬底基板上形成第一导电图案；
在所述第一导电图案的远离所述衬底基板的一侧形成绝缘层，并在所述绝缘层中形成过孔；
在所述绝缘层的远离所述衬底基板的一侧形成第二导电图案；
形成连接电极，所述连接电极形成在所述过孔中以将所述第二导电图案与所述第一导电图案电连接；
在所述连接电极的远离所述衬底基板的一侧形成保护图案；
其中，所述保护图案在所述衬底基板上的正投影与所述过孔在所述衬底基板上的正投影至少部分重叠。
11.根据权利要求10所述的阵列基板的制备方法，其中，
在形成所述过孔后，在所述绝缘层上依次形成导电层、保护层和第一光刻胶层；
采用双色调掩模对所述第一光刻胶层进行曝光与显影，形成第一光刻胶图案，其中，所述第一光刻胶图案包括第一光刻胶全保留区域、第一光刻胶半保留区域和第一光刻胶去除区域；所述第一光刻胶全保留区域所在区域为所述保护图案将要形成的区域，所述第一光刻胶去除区域所在的区域为不形成所述保护图案、所述连接电极和所述第二导电图案的区域，所述第一光刻胶半保留区域所在区域为除所述第一光刻胶全保留区域和所述第一光刻胶去除区域之外的区域；
去除所述光刻胶去除区域的保护层和导电层，以形成所述第二导电图案和与其电连接的所述连接电极；
对所述第一光刻胶图案进行灰化，以仅在所述第一光刻胶全保留区域保留第一光刻胶层的一部分；
去除所述第一光刻胶全保留区域之外的保护层，以形成所述保护图案；以及
去除所述第一光刻胶全保留区域的光刻胶。
12.根据权利要求10所述的阵列基板的制备方法，其中，所述保护图案由光刻胶形成。
13.根据权利要求12所述的阵列基板的制备方法，其中，
在形成所述第二导电图案后，在所述衬底基板上依次形成导电层和第二光刻胶层；
采用单色调掩模对所述第二光刻胶层进行曝光与显影形成第二光刻胶图案，利用所述第二光刻胶图案对所述导电层进行构图以形成所述连接电极。
14.根据权利要求12所述的阵列基板的制备方法，其中：
在形成所述过孔后，在所述衬底基板上依次形成导电层和第三光刻胶层；
采用双色调掩模对所述第三光刻胶层进行曝光与显影，形成第三光刻胶图案，其中，所述第三光刻胶图案包括第三光刻胶全保留区域、第三光刻胶半保留区域和第三光刻胶去除区域；所述第三光刻胶全保留区域所在区域为将要形成所述保护图案的区域，所述第三光刻胶去除区域所在的区域为不形成所述保护图案、所述连接电极和所述第二导电图案的区域，所述第三光刻胶半保留区域所在区域为除所述第三光刻胶全保留区域和所述第三光刻胶去除区域之外的区域；
去除所述第三光刻胶去除区域的导电层，以形成所述第二导电图案和与其电连接的所述连接电极；
对所述第三光刻胶图案进行灰化，以形成所述保护图案。
15.根据权利要求10-14任一所述的阵列基板的制备方法，其中，所述阵列基板包括显示区和周边区；
其中，所述第一导电图案、所述绝缘层、所述第二导电图案、所述连接电极和所述保护图案至少形成在所述周边区中。
16.根据权利要求15所述的阵列基板的制备方法，其中，所述周边区还包括柔性线路板或集成电路板；
所述第二导电图案形成为电连接所述柔性线路板或集成电路板。
17.根据权利要求15所述的阵列基板的制备方法，其中，在所述显示区形成用于驱动所述显示区中的像素单元发光的驱动电极；
所述驱动电极与所述连接电极采用同一膜层并通过一次构图工艺形成。
18.根据权利要求15所述的阵列基板的制备方法，其中，在所述显示区形成薄膜晶体管，所述薄膜晶体管包括栅极、源极和漏极；
所述第一导电图案与所述栅极或源极或漏极采用同一膜层一体形成。
19.一种显示装置，包括权利要求1-9任一所述的阵列基板。
CN201810344260.9A 2018-04-17 2018-04-17 阵列基板及其制备方法、显示装置 Pending CN110061058A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201810344260.9A CN110061058A (zh) 2018-04-17 2018-04-17 阵列基板及其制备方法、显示装置
PCT/CN2018/116771 WO2019200912A1 (zh) 2018-04-17 2018-11-21 阵列基板及其制备方法、显示装置
EP18899004.8A EP3787021A4 (en) 2018-04-17 2018-11-21 MATRIX SUBSTRATE AND METHOD FOR PREPARING IT, AND DISPLAY DEVICE
US16/477,369 US20210358973A1 (en) 2018-04-17 2018-11-21 Array substrate, manufacturing method of the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810344260.9A CN110061058A (zh) 2018-04-17 2018-04-17 阵列基板及其制备方法、显示装置

Publications (1)

Publication Number Publication Date
CN110061058A true CN110061058A (zh) 2019-07-26

Family

ID=67315507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810344260.9A Pending CN110061058A (zh) 2018-04-17 2018-04-17 阵列基板及其制备方法、显示装置

Country Status (4)

Country Link
US (1) US20210358973A1 (zh)
EP (1) EP3787021A4 (zh)
CN (1) CN110061058A (zh)
WO (1) WO2019200912A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471219A (zh) * 2021-06-30 2021-10-01 云谷（固安）科技有限公司 一种半导体器件的金属走线及其制备方法
CN113571535B (zh) * 2021-07-23 2024-02-20 京东方科技集团股份有限公司 阵列基板、阵列基板的制造方法和显示面板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113270460A (zh) * 2021-05-18 2021-08-17 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置
CN113707673B (zh) * 2021-08-27 2023-12-26 成都京东方光电科技有限公司 一种显示基板及其制备方法、显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623397A (zh) * 2011-12-30 2012-08-01 友达光电股份有限公司 显示面板的阵列基板结构及其制作方法
US20140159059A1 (en) * 2012-12-10 2014-06-12 Samsung Display Co., Ltd. Display substrate and method of manufacturing the same
CN104460154A (zh) * 2014-12-15 2015-03-25 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN104749842A (zh) * 2013-12-31 2015-07-01 乐金显示有限公司 液晶显示设备及其制造方法
CN105304649A (zh) * 2015-10-28 2016-02-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
CN105702685A (zh) * 2016-03-01 2016-06-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN105845692A (zh) * 2016-03-25 2016-08-10 京东方科技集团股份有限公司 一种显示基板、显示装置及显示基板的制造方法
CN106057824A (zh) * 2016-08-03 2016-10-26 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102171746B (zh) * 2008-10-02 2015-05-20 夏普株式会社 显示装置用基板、显示装置用基板的制造方法、显示装置、液晶显示装置、液晶显示装置的制造方法和有机电致发光显示装置
CN101726875A (zh) * 2008-10-10 2010-06-09 华映视讯（吴江）有限公司 接垫结构、主动组件阵列基板以及液晶显示面板
TWI553534B (zh) * 2014-10-09 2016-10-11 友達光電股份有限公司 電容式觸控面板及其製作方法及觸控顯示裝置
US20160155908A1 (en) * 2014-12-01 2016-06-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Coa substrate and manufacturing method thereof
CN104460070B (zh) * 2014-12-31 2018-09-07 合肥鑫晟光电科技有限公司 显示面板及其制作方法、显示装置
CN105185786B (zh) * 2015-07-24 2018-11-27 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
CN105372889A (zh) * 2015-10-23 2016-03-02 深圳市华星光电技术有限公司 显示装置、coa基板及其制造方法
CN106646969A (zh) * 2016-11-22 2017-05-10 深圳市华星光电技术有限公司 Coa型液晶面板的制作方法及coa型液晶面板
CN106783747A (zh) * 2017-01-03 2017-05-31 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
US10269834B2 (en) * 2017-01-10 2019-04-23 A.U. Vista, Inc. TFT array for use in a high-resolution display panel and method for making same
US10564485B2 (en) * 2017-05-19 2020-02-18 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display panel, fabrication method for the same and curved-surface display apparatus

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623397A (zh) * 2011-12-30 2012-08-01 友达光电股份有限公司 显示面板的阵列基板结构及其制作方法
US20140159059A1 (en) * 2012-12-10 2014-06-12 Samsung Display Co., Ltd. Display substrate and method of manufacturing the same
CN104749842A (zh) * 2013-12-31 2015-07-01 乐金显示有限公司 液晶显示设备及其制造方法
CN104460154A (zh) * 2014-12-15 2015-03-25 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN105304649A (zh) * 2015-10-28 2016-02-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
CN105702685A (zh) * 2016-03-01 2016-06-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN105845692A (zh) * 2016-03-25 2016-08-10 京东方科技集团股份有限公司 一种显示基板、显示装置及显示基板的制造方法
CN106057824A (zh) * 2016-08-03 2016-10-26 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471219A (zh) * 2021-06-30 2021-10-01 云谷（固安）科技有限公司 一种半导体器件的金属走线及其制备方法
CN113571535B (zh) * 2021-07-23 2024-02-20 京东方科技集团股份有限公司 阵列基板、阵列基板的制造方法和显示面板

Also Published As

Publication number Publication date
EP3787021A1 (en) 2021-03-03
WO2019200912A1 (zh) 2019-10-24
EP3787021A4 (en) 2022-02-23
US20210358973A1 (en) 2021-11-18

Similar Documents

Publication Publication Date Title
CN110061058A (zh) 阵列基板及其制备方法、显示装置
CN102103284B (zh) 显示装置和制造显示装置的方法
CN100474043C (zh) 显示器基板、液晶显示器和制造该液晶显示器的方法
CN1324387C (zh) Lcd的阵列基板及其制造方法
CN102629046B (zh) 阵列基板及其制造方法、液晶显示器件
RU2510712C2 (ru) Монтажная плата, способ ее изготовления, дисплейная панель и дисплейное устройство
CN100397223C (zh) 液晶显示器件及其制作方法
KR100632097B1 (ko) 액정표시장치와 그 제조방법
CN100506555C (zh) 印版,印版的制造方法及使用印版制造平板显示器的方法
CN100405604C (zh) 薄膜晶体管阵列板
US20240030236A1 (en) Stretchable display panel
CN100386669C (zh) 液晶显示装置及其制造方法
CN105161495A (zh) 一种阵列基板及其制作方法、显示面板
US20200348784A1 (en) Touch display substrate, method of manufacturing the same and display device
CN109004032A (zh) 薄膜晶体管及其制造方法、阵列基板
CN106575063B (zh) 有源矩阵基板、液晶面板以及有源矩阵基板的制造方法
JP2000162647A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JPS62109085A (ja) アクテイブ・マトリクス
CN109524421A (zh) 转接基板及其制造方法、阵列基板及显示装置
CN104409462A (zh) 阵列基板及其制造方法、显示装置
CN100485470C (zh) 液晶显示器及其制造方法
CN100354736C (zh) 液晶显示面板器件及其制造方法
CN107112367A (zh) 薄膜晶体管基板、薄膜晶体管基板的制造方法、液晶显示装置
CN103280428A (zh) Tft-lcd阵列面板结构及其制造方法
CN202183002U (zh) 阵列基板及液晶显示器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190726