CN112310044A - 一种显示基板及其制备方法、显示装置 - Google Patents
一种显示基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN112310044A CN112310044A CN202011187577.XA CN202011187577A CN112310044A CN 112310044 A CN112310044 A CN 112310044A CN 202011187577 A CN202011187577 A CN 202011187577A CN 112310044 A CN112310044 A CN 112310044A
- Authority
- CN
- China
- Prior art keywords
- line
- metal layer
- sub
- lead
- outgoing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 101
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 138
- 239000002184 metal Substances 0.000 claims abstract description 138
- 238000012360 testing method Methods 0.000 claims abstract description 102
- 230000002093 peripheral effect Effects 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 11
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 10
- 230000003068 static effect Effects 0.000 abstract description 13
- 230000005611 electricity Effects 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 166
- 239000010408 film Substances 0.000 description 33
- 238000000034 method Methods 0.000 description 32
- 230000008569 process Effects 0.000 description 25
- 238000000059 patterning Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 12
- 238000005530 etching Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 238000006056 electrooxidation reaction Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000036961 partial effect Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910001257 Nb alloy Inorganic materials 0.000 description 1
- 229910000583 Nd alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种显示基板及其制备方法、显示装置，所述显示基板包括：基底、依次设置在所述基底上的第一金属层、第二金属层和第三金属层；还包括设置在所述第一金属层的第一测试焊盘，所述第一测试焊盘通过多条第一引出线分别连接至多条设置在第二金属层的数据线，其中，至少存在一条第一引出线包括依次连接的第一引出子线、第二引出子线和第三引出子线，所述第一引出子线和所述第三引出子线设置在所述第一金属层，所述第二引出子线设置在所述第三金属层。本实施例提供的方案，通过将第一引出线设置为多段引出子线，并通过过孔搭接，防止测试焊盘累加的静电传导到后续与数据线连接的位置，影响显示效果。
Description
技术领域
本申请实施例涉及但不限于显示技术，尤指一种显示基板及其制备方法、显示装置。
背景技术
在目前主流的显示面板中，阵列基板是控制像素亮暗的关键组成，阵列基板包括像素区和外围金属走线(如阵列基板栅极驱动(GOA)、公共电压(Vcom)、时钟(CLK)和扇出区(Fanout)等等)，外围金属走线通过栅极层(Gate)和源漏电极层(SD)金属图案化工艺制备。阵列基板完成后要经过阵列测试工序以判断有无驱动性不良，因此在阵列基板外围存在对应不同信号线的测试焊盘(Pad)。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
一方面，本申请实施例提供了一种显示基板，包括：在平行于所述显示基板的平面上，所述显示基板包括显示区和围绕显示区的外围区，所述显示区包括多条数据线，所述外围区包括测试区，所述测试区包括第一测试焊盘，所述第一测试焊盘与部分所述数据线连接，在垂直于所述显示基板的方向上，所述显示基板包括基底、依次设置在所述基底上的第一金属层、第二金属层和第三金属层；所述第一测试焊盘设置在所述第一金属层，所述数据线设置在所述第二金属层，所述第一测试焊盘通过多条第一引出线分别连接至多条数据线，其中，至少存在一条第一引出线包括依次连接的第一引出子线、第二引出子线和第三引出子线，所述第一引出子线的一端连接所述第一测试焊盘，另一端通过第一过孔连接到所述第二引出子线，所述第二引出子线通过第二过孔连接到所述第三引出子线，所述第三引出子线连接到所述数据线；所述第一引出子线和所述第三引出子线设置在所述第一金属层，所述第二引出子线设置在所述第三金属层。
在一示例性实施例中，所述显示基板还包括位于所述测试区和所述显示区之间的绑定区，所述第一过孔和所述第二过孔设置在所述绑定区和所述测试区之间。
在一示例性实施例中，所述第一金属层包括栅电极层，所述第二金属层包括源漏电极层，所述第三金属层包括阳极层；所述显示区包括多个子像素，所述栅电极层包括所述子像素的栅电极，所述源漏电极层包括所述子像素的源电极和漏电极，所述阳极层包括所述子像素的阳极。
在一示例性实施例中，所述第一测试焊盘通过所述多条第一引出线分别与偶数列的所述数据线连接。
在一示例性实施例中，在平行于所述基底的平面上，所述第一过孔和所述第二过孔的正投影位于所述第一引出子线的延伸方向上。
在一示例性实施例中，所述显示基板还包括第一数据转接孔、第二数据转接孔和设置在所述第三金属层的第一数据引线，所述第三引出子线通过所述第一数据转接孔连接到所述第一数据引线，所述第一数据引线通过所述第二数据转接孔连接到所述数据线。
在一示例性实施例中，所述测试区还包括第二测试焊盘，所述第二测试焊盘通过多条第二引出线分别与奇数列的所述数据线连接，所述第二测试焊盘设置在所述第二金属层，所述第二引出线包括第四引出子线、第五引出子线和第六引出子线，所述第四引出子线设置在所述第二金属层，所述第五引出子线设置在所述第三金属层，所述第六引出子线设置在所述第一金属层，所述第四引出子线一端连接到所述第二测试焊盘，另一端通过第三过孔连接到所述第五引出子线，所述第五引出子线通过第四过孔连接到所述第六引出子线。
另一方面，本申请实施例提供一种显示装置，包括上述显示基板。
又一方面，本申请实施例提供一种显示基板的制备方法，在平行于所述显示基板的平面上，所述显示基板包括显示区和围绕显示区的外围区，所述显示区包括多条数据线，所述外围区包括测试区，所述测试区包括第一测试焊盘，所述第一测试焊盘通过多条第一引出线分别连接至多条数据线，其中，至少存在一条第一引出线包括依次连接的第一引出子线、第二引出子线和第三引出子线，所述制备方法包括：
在基底上形成第一金属层；所述第一金属层包括设置在所述测试区的第一测试焊盘，还包括，第一引出子线和第三引出子线，所述第一引出子线与所述第一测试焊盘连接；
在所述第一金属层远离所述基底一侧形成第二金属层，所述第二金属层包括设置在显示区的多条数据线；
在所述第二金属层远离所述基底一侧形成设置有暴露所述第一引出子线的第一过孔，暴露所述第三引出子线的第二过孔的绝缘层；
在所述绝缘层远离所述基底一侧形成第三金属层，所述第三金属层包括第二引出子线，所述第二引出子线通过所述第一过孔与所述第一引出子线连接，所述第二引出子线通过所述第二过孔与所述第三引出子线连接。
在一示例性实施例中，所述显示基板还包括位于所述测试区和所述显示区之间的绑定区，所述第一过孔和所述第二过孔设置在所述绑定区和所述测试区之间。
本申请实施例包括本申请实施例提供了一种显示基板，包括：在平行于所述显示基板的平面上，所述显示基板包括显示区和围绕显示区的外围区，所述显示区包括多条数据线，所述外围区包括测试区，所述测试区包括第一测试焊盘，所述第一测试焊盘与部分所述数据线连接，在垂直于所述显示基板的方向上，所述显示基板包括基底、依次设置在所述基底上的第一金属层、第二金属层和第三金属层；所述第一测试焊盘设置在所述第一金属层，所述数据线设置在所述第二金属层，所述第一测试焊盘通过多条第一引出线分别连接至多条数据线，其中，至少存在一条第一引出线包括依次连接的第一引出子线、第二引出子线和第三引出子线，所述第一引出子线的一端连接所述第一测试焊盘，另一端通过第一过孔连接到所述第二引出子线，所述第二引出子线通过第二过孔连接到所述第三引出子线，所述第三引出子线连接到所述数据线；所述第一引出子线和所述第三引出子线设置在所述第一金属层，所述第二引出子线设置在所述第三金属层。本申请实施例提供的方案，通过将第一引出线打断，避免了将第一测试焊盘的静电传导到与数据线连接的过孔处，导致电阻增大影响显示效果，提高了产品良率。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书以及附图中所特别指出的结构来实现和获得。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
图1为一技术方案提供的显示基板示意图；
图2为测试焊盘静电导致数据转接孔电阻变大示意图；
图3为本申请实施例提供的显示基板示意图；
图4为一实施例提供的第一引出线截面示意图；
图5为一实施例提供的数据转接孔电阻示意图；
图6为一实施例提供的形成第一引出子线、第二引出子线示意图；
图7为一实施例提供的形成第一过孔、第二过孔后的示意图；
图8为本申请实施例提供的显示基板的制备方法流程图。
具体实施方式
下文中将结合附图对本发明的实施例进行详细说明。在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。
在附图中，有时为了明确起见，夸大表示了各构成要素的大小、层的厚度或区域。因此，本公开的实施方式并不一定限定于该尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的实施方式不局限于附图所示的形状或数值。
本公开中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，并不表示任何顺序、数量或者重要性。
在本公开中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在公开中说明的词句，根据情况可以适当地更换。
在本公开中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
在本公开中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本公开中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
阵列测试Pad一般在面板(Panel)最外围，通常位于玻璃载板(Glass)外围或者Panel与Panel之间，容易受到设备干涉积累静电。图1为一技术方案中阵列基板Data(数据)转接孔周边电路示意图。如图1所示，显示基板包括两个测试Pad，DO Pad和DE Pad，分别对应奇数列数据(Data)线与偶数列数据线，以方便在测试时定位不良位置，考虑到跨线连接，DO Pad和DE Pad分别设置在Gate层和SD层。DO Pad通过Data转接孔连接到数据线Data1和Data3(图中的数据线仅为示意，还存在更多数据线未示出)，DE Pad通过Data转接孔连接到数据线Data2和Data4(图中的数据线仅为示意，还存在更多数据线未示出)，Data转接孔包括栅极层金属和源漏电极层金属，通过过孔(VIA)和阳极搭接；DO Pad设置在SD层，DE Pad设置在Gate层，其中DO Pad的引出线在引脚转接孔通过阳极层的引线与Gate层金属走线搭接，Gate层金属走线通过Data转接孔连接到数据线，DE Pad的引出线则直接通过Gate层金属走线与Data转接孔连接，从而连接到数据线。
上述连接方式下，与DE Pad连接的Data转接孔容易被导入DE Pad累积的静电，在过孔刻蚀等粒子环境下静电释放造成Data转接孔Gate层金属上层发生电化学氧化行为，增大Data转接孔电阻，导致部分像素充电率不足画面显示异常的问题。图2为与DE Pad连接Data转接孔Gate层金属发生电化学氧化行为示意图。如图2所示，DO Pad包括依次设置的栅绝缘层2、源漏电极层3和钝化层4，DE Pad包括依次设置的栅极层1、栅绝缘层2和钝化层4。奇数列数据转接孔和偶数列数据转接孔所在区域包括依次设置的栅极层1、栅绝缘层2和钝化层4。如图2中的图(a1)所示，阳极层的沉积工序在过孔刻蚀后，因此过孔刻蚀前，未形成阳极层，引脚转接孔不导通，DO Pad的引出线和奇数列数据转接孔所在区域的栅极层1不搭接。当阵列测试Pad区存在静电积累时，DO Pad无法将静电导入奇数列数据转接孔，如图2中图(a2)所示。因此，在过孔刻蚀工序中，奇数列数据转接孔不会因静电造成栅极层金属发生电化学氧化形成生成导电性差的金属氧化物层，如图2中的图(a3)所示。对于DE Pad，DEPad的引出线通过栅极层的金属导线连接到偶数列数据转接孔，如图2中的图(b1)所示。当DE Pad存在静电积累时，可直接将静电导入偶数列数据转接孔，如图2中的图(b2)所示。在VIA刻蚀等离子(Plasma)环境下释放静电并造成偶数列数据转接孔Gate层金属上层发生电化学氧化行为，生成导电性差的金属氧化物层5，从而增大偶数列数据转接孔电阻，导致部分像素充电率不足画面显示异常的问题，如X薄暗线。
图3为本公开实施例提供的一种显示基板的示意图。图4为第一引出线在垂直于所述显示基板的截面示意图。如图3所示，在平行于所述显示基板的平面上，本公开实施例提供的显示基板包括：显示区100和围绕所述显示区100的外围区，所述显示区100包括多条数据线，如图3中所示的数据线Data1至Data4。所述外围区包括包括测试区202，所述测试区202包括第一测试焊盘301，所述第一测试焊盘301与部分所述数据线连接，如图3和4所示，在垂直于所述显示基板的方向上，所述显示基板包括基底10、依次设置在所述基底10上的第一金属层12、第一绝缘层13、第二金属层14、第二绝缘层15和第三金属层16；所述第一测试焊盘301设置在所述第一金属层12，所述数据线设置在所述第二金属层14，所述第一测试焊盘301通过多条第一引出线41分别连接至多条数据线，其中，至少存在一条第一引出线41包括依次连接的第一引出子线121、第二引出子线161和第三引出子线122，所述第一引出子线121的一端连接所述第一测试焊盘301，另一端通过第一过孔411连接到所述第二引出子线161，所述第二引出子线161通过第二过孔412连接到所述第三引出子线122，所述第三引出子线122连接到所述数据线，比如数据线Data2；所述第一引出子线121和所述第三引出子线122设置在所述第一金属层12，所述第二引出子线161设置在所述第三金属层16，其中，所述第三金属层16可以设置为在制备所述第一过孔411和所述第二过孔412后制备。
本实施例提供的方案，通过将第一引出线打断成第一引出子线、第二引出子线、第三引出子线，通过第三金属层的第二引出子线连接第一金属层的第一引出子线、第三引出子线，由于第一过孔和第二过孔制备时，第三金属层未制备，即第一引出子线和第三引出子线之间未导通，第一测试焊盘和数据线未连接，避免了将第一测试焊盘累加的静电传导到第一引出线与数据线连接的位置(数据转接孔)处，避免发生电化学氧化行为，使得数据转接孔电阻增大，导致像素充电率不足画面显示异常，提升产品良率。另外，本申请实施例提供的方案，不增加工序，使用现有成熟制备设备即可实现，易于实施。
在一示例性实施例中，所述显示基板还包括位于所述测试区202和所述显示区100之间的绑定区201，所述第一过孔411和所述第二过孔412设置在所述绑定区201和所述测试区202之间。但本申请实施例不限于此，第一过孔411和第二过孔412可以设置在其他位置，比如数据转接孔和绑定区201之间的位置，能避免将第一测试焊盘301的静电传导给数据转接孔即可。
在一示例性实施例中，在平行于所述基底10的平面上，所述第一过孔411的正投影和所述第二过孔412的正投影位于所述第一引出子线121的延伸方向上，但不限于此，第一过孔411、第二过孔412可以设置在其他位置。
在一示例性实施例中，在平行于所述基底的平面上，所述第一过孔411的正投影和所述第二过孔412的正投影位于所述第三引出子线122的延伸方向上，但不限于此，第一过孔411、第二过孔412可以设置在其他位置。
在一示例性实施例中，所述第一金属层12可以包括栅电极层，所述第二金属层14可以包括源漏电极层，所述第三金属层13可以包括阳极层；所述显示区包括多个子像素，所述栅电极层包括所述子像素的栅电极，所述源漏电极层包括所述子像素的源电极和漏电极，所述阳极层包括所述子像素的阳极。
在另一实施例中，所述栅电极层可以包括第一电容电极，所述第一金属层12可以包括设置在栅电极层远离基底一侧的第二电容电极层，所述第二电容电极层包括第二电容电极，所述第一电容电极和所述第二电容电极构成子像素的像素驱动电路的存储电容。
在另一实施例中，所述第二金属层14可以包括设置在所述源漏电极层远离基底一侧的连接电极层，所述连接电极层包括连接电极，所述连接电极通过过孔分别连接到漏电极和阳极，即连接电极实现漏电极和阳极的导通。
在一示例性实施例中，所述第一测试焊盘301通过所述多条第一引出线41分别与偶数列的所述数据线连接。如图3所示，第一测试焊盘301分别与偶数列的数据线Data2、Data4连接。但本申请实施例不限于此，第一测试焊盘301可以与奇数列的数据线连接，或者，与任意部分或全部数据线连接。
在一示例性实施例中，所述显示基板还包括第一数据转接孔413、第二数据转接孔414和设置在所述第三金属层16的第一数据引线(未示出)，所述第三引出子线122通过所述第一数据转接孔413连接到所述第一数据引线，所述第一数据引线通过所述第二数据转接孔414连接到所述数据线。即，第一金属层12的第三引出子线122通过所述第一数据转接孔413连接到第三金属层16的所述第一数据引线，所述第一数据引线通过第二数据转接孔414连接到第二金属层14的数据线。
在一示例性实施例中，如图3所示，所述测试区还包括第二测试焊盘302，所述第二测试焊盘302通过多条第二引出线42分别与奇数列的所述数据线连接(比如数据线Data1，Data3)，所述第二测试焊盘302设置在所述第二金属层14，所述第二引出线42包括第四引出子线、第五引出子线和第六引出子线，所述第四引出子线设置在所述第二金属层14，所述第五引出子线设置在所述第三金属层16，所述第六引出子线设置在所述第一金属层12，所述第四引出子线一端连接到所述第二测试焊盘302，另一端通过第三过孔421连接到所述第五引出子线，所述第五引出子线通过第四过孔422连接到所述第六引出子线，所述第三过孔421和所述第四过孔422可以设置在所述测试区202和所述绑定区201之间。
在一实施例实施例中，如图3所示，所述显示基板还包括第三数据转接孔423、第四数据转接孔424和设置在所述第三金属层16的第二数据引线(未示出)，所述第六引出子线通过所述第三数据转接孔423连接到所述第二数据引线，所述第二数据引线通过所述第二数据转接孔414连接到所述数据线。即，第一金属层12的第六引出子线通过所述第三数据转接孔423连接到第三金属层16的所述第二数据引线，所述第二数据引线通过第四数据转接孔424连接到第二金属层14的数据线。
图5为一实施例提供的采用图1所示方案和图3所示方案时，过孔刻蚀后数据转接孔电阻的示意图。其中实线51是采用图1所示方案数据转接孔的电阻示意图，虚线52是采用图3所示方案数据转接孔的电阻示意图。如图5所示，采用图1所示方案，过孔刻蚀后，偶数列数据转接孔的电阻远超奇数列数据转接孔的电阻(如实线51所示，Data2、Data4、Data6、Data8、Data10的数据转接孔的电阻远超Data1、Data3、Data5、Data7、Data9的数据转接孔的电阻)，采用图3所示方案，过孔刻蚀后，偶数列数据转接孔的电阻与奇数列数据转接孔的电阻差别较小(如虚线52所示，Data2、Data4、Data6、Data8、Data10的数据转接孔的电阻与Data1、Data3、Data5、Data7、Data9的数据转接孔的电阻差别很小)，即采用图3所示方案，可以避免偶数列数据转接孔电阻增大，影响显示效果，提升了产品良率。
下面通过显示基板的制备过程说明本实施例显示基板的结构。其中，本发明实施例所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀和剥离光刻胶等处理。沉积可以采用选自溅射、蒸镀和化学气相沉积中的任意一种或多种，涂覆可以采用选自喷涂和旋涂中的任意一种或多种，刻蚀可以采用选自干刻和湿刻中的任意一种或多种。“薄膜”是指将某一种材料在基底上利用沉积或涂覆工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需构图工艺，则该“薄膜”还可以称为“层”。当在整个制作过程当中该“薄膜”还需构图工艺，则在构图工艺前称为“薄膜”，构图工艺后称为“层”。经过构图工艺后的“层”中包含至少一个“图案”。本发明实施例中所说的“A和B同层设置”是指，A和B通过同一次构图工艺同时形成。
本实施例提供的显示基板的制备过程包括：
(1)在玻璃载板1上涂布柔性材料，固化成膜，形成基底10。本实施例中，基底10可以为柔性基底。柔性材料可以采用聚酰亚胺PI、聚对苯二甲酸乙二酯PET或经表面处理的聚合物软膜等材料。在示例性实施方式中，基底10可以是单层结构，也可以是多层的叠层结构。叠层结构的基底可以包括：柔性材料/无机材料/柔性材料，柔性材料/无机材料/非晶硅/柔性材料/无机材料等，无机材料可以为阻挡(Barrier)薄膜，如氮化硅(SiNx)或氧化硅(SiOx)等，用于提高基底的抗水氧能力。以PI/Barrier/PI/Barrier叠层结构为例，其制备过程可以包括：先在玻璃载板上涂布一层聚酰亚胺，固化成膜后沉积一层阻挡薄膜，然后在阻挡薄膜上再涂布一层聚酰亚胺，固化成膜后再沉积一层阻挡薄膜，形成叠层结构的柔性基底。
(2)在基底上制备第一测试焊盘、第一引出子线、第三引出子线。
在基底10上依次沉积有源层薄膜，通过构图工艺对有源层薄膜进行构图，形成设置在基底10上的有源层(未示出)图案，有源层形成在显示区100。
随后，依次沉积第三绝缘薄膜和第一金属薄膜，通过构图工艺对第一金属薄膜进行构图，形成第三绝缘层以及设置在第三绝缘层上的第一金属层12图案，第一金属层12图案形成在显示区100和外围区，至少包括栅电极(未示出)、第一电容电极(未示出)、第一测试焊盘301(未示出)、第一引出子线、第三引出子线、第六引出子线，如图6所示。
(3)依次沉积第一绝缘薄膜和第四金属薄膜，通过构图工艺对第四金属薄膜进行构图，形成第一绝缘子层以及设置在第一绝缘子层上的第二栅金属层图案，第二栅金属层图案至少包括第二电容电极，第二电容电极的位置与第一电容电极的位置相对应。
(4)沉积第二绝缘薄膜，通过构图工艺对第二绝缘薄膜进行构图，形成第二绝缘子层图案，第一绝缘子层和第二绝缘子层构成第一绝缘层13，第一绝缘层13开设有暴露有源层的过孔。
(5)沉积第二金属薄膜，通过构图工艺对第二金属薄膜进行构图，在第一绝缘层13上形成第二金属层14(未示出)，第二金属层14至少包括源电极(未示出)、漏电极(未示出)、数据线(未示出)、第二测试焊盘302(未示出)、第四引出子线(未示出)。
(6)在形成前述图案的基底上涂覆第三绝缘薄膜，通过掩膜、曝光、显影工艺，形成第二绝缘层15，第二绝缘层15开设有第一过孔和第二过孔，分别暴露所述第一引出子线、第三引出子线，以及，开设有第三过孔(未示出)和第四过孔(未示出)，分别暴露出所述第四引出子线(未示出)、第六引出子线(未示出)，如图7所示；
(7)在形成前述图案的基底上沉积透明导电薄膜，通过构图工艺对透明导电薄膜进行构图，在第二绝缘层15上形成第三金属层16图案，第三金属层16包括形成在显示区域的阳极(未示出)、形成在测试区202和绑定区201之间的第二引出子线161、第五引出子线(未示出)。其中，透明导电薄膜可以采用氧化铟锡(ITO)或氧化铟锌(IZO)，如图4所示。第二引出子线161、第五引出子线可以与阳极使用不同的材料制备。
后续制备像素定义层、有机发光层、阴极层、封装层等，不再赘述。
本申请实施例中，第一绝缘薄膜、第二绝缘薄膜、第三绝缘薄膜可以采用硅氧化物SiOx、硅氮化物SiNx、氮氧化硅SiON等，可以是单层结构，也可以是多层复合结构。第一金属薄膜、第二金属薄膜、第三金属薄膜、第四金属薄膜可以采用金属材料，如银Ag、铜Cu、铝Al、钼Mo等，或上述金属的合金材料，如铝钕合金AlNd、钼铌合金MoNb等，可以是单层结构，也可以是多层复合结构，如Mo/Cu/Mo等。有源层薄膜可以采用非晶态氧化铟镓锌材料a-IGZO、氮氧化锌ZnON、氧化铟锌锡IZTO、非晶硅a-Si、多晶硅p-Si、六噻吩、聚噻吩等材料。
本实施例所示结构及其制备过程仅仅是一种示例性说明。实际实施时，可以根据实际需要变更相应结构以及增加或减少构图工艺。比如，可以增加在第二金属层和第三金属层之间制备连接电极的工艺，又比如，显示区可以是顶栅结构，或者，底栅结构等等。
本申请实施例提供的显示基板，将第一金属层的第一测试焊盘与数据线的连接线打断，分出两个引出子线，并设置用第三金属层搭接的过孔，解决第一金属层的第一测试焊盘在设备干涉下积累静电并导入与数据线连接处的数据线转接孔，在过孔刻蚀等离子环境下静电释放造成数据转接孔第一金属层金属上层发生电化学氧化行为，增大数据转接孔电阻，导致部分像素充电率不足画面显示异常的问题，提升产品良率。此外，本实施例的制备工艺利用现有成熟的制备设备即可实现，对现有工艺改进较小，能够很好地与现有制备工艺兼容，因此具有制作成本低、易于工艺实现、生产效率高和良品率高等优点。本实施例有效解决了静电传导导致的画面显示异常问题，具有实际应用价值，具有良好的应用前景。
图8为本申请实施例提供的一种显示基板的制备方法流程图。在平行于所述显示基板的平面上，所述显示基板包括显示区和围绕显示区的外围区，所述显示区包括多条数据线，所述外围区包括测试区，所述测试区包括第一测试焊盘，所述第一测试焊盘通过多条第一引出线分别连接至多条数据线，其中，至少存在一条第一引出线包括依次连接的第一引出子线、第二引出子线和第三引出子线，如图8所示，所述制备方法包括：
步骤801，在基底上形成第一金属层；所述第一金属层包括设置在所述测试区的第一测试焊盘，还包括，第一引出子线和第三引出子线，所述第一引出子线与所述第一测试焊盘连接；
步骤802，在所述第一金属层远离所述基底一侧形成第二金属层，所述第二金属层包括设置在显示区的多条数据线；
步骤803，在所述第二金属层远离所述基底一侧形成设置有暴露所述第一引出子线的第一过孔、暴露所述第三引出子线的第二过孔的绝缘层；
步骤804，在所述绝缘层远离所述基底一侧形成第三金属层，所述第三金属层包括第二引出子线，所述第二引出子线通过所述第一过孔与所述第一引出子线连接，所述第二引出子线通过所述第二过孔与所述第三引出子线连接。
在一示例性实施例中，所述显示基板还包括位于所述测试区和所述显示区之间的绑定区，所述第一过孔和所述第二过孔设置在所述绑定区和所述测试区之间。
本公开还提供了一种显示装置，包括前述实施例的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (10)
1.一种显示基板，其特征在于，在平行于所述显示基板的平面上，所述显示基板包括显示区和围绕显示区的外围区，所述显示区包括多条数据线，所述外围区包括测试区，所述测试区包括第一测试焊盘，在垂直于所述显示基板的方向上，所述显示基板包括基底、依次设置在所述基底上的第一金属层、第二金属层和第三金属层；所述第一测试焊盘设置在所述第一金属层，所述数据线设置在所述第二金属层，所述第一测试焊盘通过多条第一引出线分别连接至多条所述数据线，其中，至少存在一条第一引出线包括依次连接的第一引出子线、第二引出子线和第三引出子线，所述第一引出子线的一端连接所述第一测试焊盘，另一端通过第一过孔连接到所述第二引出子线，所述第二引出子线通过第二过孔连接到所述第三引出子线，所述第三引出子线连接到所述数据线；所述第一引出子线和所述第三引出子线设置在所述第一金属层，所述第二引出子线设置在所述第三金属层。
2.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括位于所述测试区和所述显示区之间的绑定区，所述第一过孔和所述第二过孔设置在所述绑定区和所述测试区之间。
3.根据权利要求1所述的显示基板，其特征在于，所述第一金属层包括栅电极层，所述第二金属层包括源漏电极层，所述第三金属层包括阳极层；所述显示区包括多个子像素，所述栅电极层包括所述子像素的栅电极，所述源漏电极层包括所述子像素的源电极和漏电极，所述阳极层包括所述子像素的阳极。
4.根据权利要求1所述的显示基板，其特征在于，所述第一测试焊盘通过所述多条第一引出线分别与偶数列的所述数据线连接。
5.根据权利要求1所述的显示基板，其特征在于，在平行于所述基底的平面上，所述第一过孔的正投影和所述第二过孔的正投影位于所述第一引出子线的延伸方向上。
6.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括第一数据转接孔、第二数据转接孔和设置在所述第三金属层的第一数据引线，所述第三引出子线通过所述第一数据转接孔连接到所述第一数据引线，所述第一数据引线通过所述第二数据转接孔连接到所述数据线。
7.根据权利要求1至6任一所述的显示基板，其特征在于，所述测试区还包括第二测试焊盘，所述第二测试焊盘通过多条第二引出线分别与奇数列的所述数据线连接，所述第二测试焊盘设置在所述第二金属层，所述第二引出线包括第四引出子线、第五引出子线和第六引出子线，所述第四引出子线设置在所述第二金属层，所述第五引出子线设置在所述第三金属层，所述第六引出子线设置在所述第一金属层，所述第四引出子线一端连接到所述第二测试焊盘，另一端通过第三过孔连接到所述第五引出子线，所述第五引出子线通过第四过孔连接到所述第六引出子线。
8.一种显示装置，其特征在于，包括如权利要求1至7任一所述的显示基板。
9.一种显示基板的制备方法，在平行于所述显示基板的平面上，所述显示基板包括显示区和围绕显示区的外围区，所述显示区包括多条数据线，所述外围区包括测试区，所述测试区包括第一测试焊盘，所述第一测试焊盘通过多条第一引出线分别连接至多条数据线，其中，至少存在一条第一引出线包括依次连接的第一引出子线、第二引出子线和第三引出子线，所述制备方法包括：
在基底上形成第一金属层；所述第一金属层包括设置在所述测试区的第一测试焊盘，还包括，第一引出子线和第三引出子线，所述第一引出子线与所述第一测试焊盘连接；
在所述第一金属层远离所述基底一侧形成第二金属层，所述第二金属层包括设置在显示区的多条数据线；
在所述第二金属层远离所述基底一侧形成设置有暴露所述第一引出子线的第一过孔，暴露所述第三引出子线的第二过孔的绝缘层；
在所述绝缘层远离所述基底一侧形成第三金属层，所述第三金属层包括第二引出子线，所述第二引出子线通过所述第一过孔与所述第一引出子线连接，所述第二引出子线通过所述第二过孔与所述第三引出子线连接。
10.根据权利要求9所述的显示基板的制备方法，其特征在于，所述显示基板还包括位于所述测试区和所述显示区之间的绑定区，所述第一过孔和所述第二过孔设置在所述绑定区和所述测试区之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011187577.XA CN112310044B (zh) | 2020-10-29 | 2020-10-29 | 一种显示基板及其制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011187577.XA CN112310044B (zh) | 2020-10-29 | 2020-10-29 | 一种显示基板及其制备方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112310044A true CN112310044A (zh) | 2021-02-02 |
| CN112310044B CN112310044B (zh) | 2024-04-02 |
Family
ID=74332501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011187577.XA Active CN112310044B (zh) | 2020-10-29 | 2020-10-29 | 一种显示基板及其制备方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112310044B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113628577A (zh) * | 2021-09-24 | 2021-11-09 | 京东方科技集团股份有限公司 | 一种显示基板、显示面板和显示装置 |
| WO2022205864A1 (zh) * | 2021-04-02 | 2022-10-06 | 京东方科技集团股份有限公司 | 显示基板、显示模组和显示装置 |
| WO2023124279A1 (zh) * | 2021-12-30 | 2023-07-06 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| WO2023168754A1 (zh) * | 2022-03-11 | 2023-09-14 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| CN117037727A (zh) * | 2023-08-31 | 2023-11-10 | 惠科股份有限公司 | 显示调节方法、电子纸显示面板及存储介质 |
| WO2024087109A1 (zh) * | 2022-10-27 | 2024-05-02 | 京东方科技集团股份有限公司 | 阵列基板、显示面板、显示装置及阵列基板的制备方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010082840A (ko) * | 2000-02-21 | 2001-08-31 | 구본준, 론 위라하디락사 | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 |
| US20020027621A1 (en) * | 2000-09-04 | 2002-03-07 | Gee-Sung Chae | Array substrate for a liquid crystal display device and method for fabricating thereof |
| KR20040013548A (ko) * | 2002-08-07 | 2004-02-14 | 엘지.필립스 엘시디 주식회사 | 횡전계형 액정표시장치 및 그의 제조방법 |
| KR20060058990A (ko) * | 2004-11-26 | 2006-06-01 | 엘지.필립스 엘시디 주식회사 | 횡전계 액정표시장치용 어레이 기판 및 그 제조방법 |
| US20070268442A1 (en) * | 2006-05-19 | 2007-11-22 | Samsung Electronics Co., Ltd. | Display substrate and method of manufacturing the same and liquid crystal display apparatus having the same |
| CN101086995A (zh) * | 2006-06-08 | 2007-12-12 | 三星电子株式会社 | 薄膜晶体管基板及具有该薄膜晶体管基板的液晶显示面板 |
| US20080204618A1 (en) * | 2007-02-22 | 2008-08-28 | Min-Kyung Jung | Display substrate, method for manufacturing the same, and display apparatus having the same |
| US20150200145A1 (en) * | 2014-01-13 | 2015-07-16 | Samsung Display Co., Ltd. | Display substrate, method of manufacturing the same and display apparatus having the same |
| CN110707139A (zh) * | 2019-11-07 | 2020-01-17 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
| CN210516730U (zh) * | 2019-11-07 | 2020-05-12 | 京东方科技集团股份有限公司 | 一种显示基板和显示装置 |
| CN111490086A (zh) * | 2020-04-22 | 2020-08-04 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| CN111682031A (zh) * | 2020-06-23 | 2020-09-18 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示装置 |
-
2020
- 2020-10-29 CN CN202011187577.XA patent/CN112310044B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010082840A (ko) * | 2000-02-21 | 2001-08-31 | 구본준, 론 위라하디락사 | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 |
| US20020027621A1 (en) * | 2000-09-04 | 2002-03-07 | Gee-Sung Chae | Array substrate for a liquid crystal display device and method for fabricating thereof |
| KR20040013548A (ko) * | 2002-08-07 | 2004-02-14 | 엘지.필립스 엘시디 주식회사 | 횡전계형 액정표시장치 및 그의 제조방법 |
| KR20060058990A (ko) * | 2004-11-26 | 2006-06-01 | 엘지.필립스 엘시디 주식회사 | 횡전계 액정표시장치용 어레이 기판 및 그 제조방법 |
| US20070268442A1 (en) * | 2006-05-19 | 2007-11-22 | Samsung Electronics Co., Ltd. | Display substrate and method of manufacturing the same and liquid crystal display apparatus having the same |
| CN101086995A (zh) * | 2006-06-08 | 2007-12-12 | 三星电子株式会社 | 薄膜晶体管基板及具有该薄膜晶体管基板的液晶显示面板 |
| US20080204618A1 (en) * | 2007-02-22 | 2008-08-28 | Min-Kyung Jung | Display substrate, method for manufacturing the same, and display apparatus having the same |
| US20150200145A1 (en) * | 2014-01-13 | 2015-07-16 | Samsung Display Co., Ltd. | Display substrate, method of manufacturing the same and display apparatus having the same |
| CN110707139A (zh) * | 2019-11-07 | 2020-01-17 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
| CN210516730U (zh) * | 2019-11-07 | 2020-05-12 | 京东方科技集团股份有限公司 | 一种显示基板和显示装置 |
| CN111490086A (zh) * | 2020-04-22 | 2020-08-04 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| CN111682031A (zh) * | 2020-06-23 | 2020-09-18 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示装置 |
Non-Patent Citations (2)
| Title |
|---|
| RONALD S. COK 等: ""AMOLED displays with transfer-printed integrated circuits"", 《JOURNAL OF THE SID》, pages 335 - 341 * |
| 恋风恋歌的干货铺: ""PCB布线、焊盘及敷铜的设计方法详解"", 《HTTPS://BLOG.CSDN.NET/ZQ07506149/ARTICLE/DETAILS/84932570》, pages 1 - 8 * |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022205864A1 (zh) * | 2021-04-02 | 2022-10-06 | 京东方科技集团股份有限公司 | 显示基板、显示模组和显示装置 |
| CN113628577A (zh) * | 2021-09-24 | 2021-11-09 | 京东方科技集团股份有限公司 | 一种显示基板、显示面板和显示装置 |
| CN113628577B (zh) * | 2021-09-24 | 2023-12-08 | 京东方科技集团股份有限公司 | 一种显示基板、显示面板和显示装置 |
| WO2023124279A1 (zh) * | 2021-12-30 | 2023-07-06 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| WO2023168754A1 (zh) * | 2022-03-11 | 2023-09-14 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| WO2024087109A1 (zh) * | 2022-10-27 | 2024-05-02 | 京东方科技集团股份有限公司 | 阵列基板、显示面板、显示装置及阵列基板的制备方法 |
| CN117037727A (zh) * | 2023-08-31 | 2023-11-10 | 惠科股份有限公司 | 显示调节方法、电子纸显示面板及存储介质 |
| CN117037727B (zh) * | 2023-08-31 | 2024-05-28 | 惠科股份有限公司 | 显示调节方法、电子纸显示面板及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112310044B (zh) | 2024-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112310044B (zh) | 一种显示基板及其制备方法、显示装置 | |
| US10504985B2 (en) | Method of fabricating organic light-emitting display device including substrate having plurality of trenches | |
| CN108022948B (zh) | 有机发光显示装置及其制造方法 | |
| CN109103231B (zh) | 显示基板及其制造方法、显示装置 | |
| CN102969456B (zh) | 有机发光显示装置及其制造方法 | |
| CN106409845B (zh) | 开关元件及其制备方法、阵列基板以及显示装置 | |
| US11665940B2 (en) | Display substrate for avoiding breaks and preparation method thereof, bonding method of display panel and display apparatus | |
| CN106997893B (zh) | 有机发光显示装置及其制造方法 | |
| CN104795434A (zh) | Oled像素单元、透明显示装置及制作方法、显示设备 | |
| CN104659063A (zh) | 显示基板及其制造方法、显示面板和掩膜板 | |
| US7545097B2 (en) | Organic electroluminescence device and method for manufacturing same | |
| US11914811B2 (en) | Display substrate and preparation method therefor, and display device | |
| US20210202464A1 (en) | Electrostatic Discharge Unit, Array Substrate and Display Panel | |
| CN109742106B (zh) | 显示面板及其制作方法、显示装置 | |
| US11963382B2 (en) | Display substrate and preparation method thereof, and display device | |
| CN204257650U (zh) | 显示基板、显示面板和掩膜板 | |
| CN112366220B (zh) | 一种显示基板及其制备方法、显示装置 | |
| CN111415995B (zh) | 一种显示面板、其制作方法及显示装置 | |
| CN113594213A (zh) | 显示面板及显示装置 | |
| CN114072724A (zh) | 显示基板和显示装置 | |
| CN110518023B (zh) | 阵列基板及其制备方法 | |
| US20220399433A1 (en) | Display Substrate and Display Apparatus | |
| CN110783275B (zh) | 显示基板及其制备方法、显示装置 | |
| CN114447068A (zh) | 显示基板及其制备方法、显示装置 | |
| CN102460548B (zh) | 电流驱动像素电路及相关方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |