CN114447068A - 显示基板及其制备方法、显示装置 - Google Patents

显示基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN114447068A
CN114447068A CN202111651214.1A CN202111651214A CN114447068A CN 114447068 A CN114447068 A CN 114447068A CN 202111651214 A CN202111651214 A CN 202111651214A CN 114447068 A CN114447068 A CN 114447068A
Authority
CN
China
Prior art keywords
area
electrostatic discharge
display
display substrate
static electricity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111651214.1A
Other languages
English (en)
Inventor
施昆雁
周子琳
张锴
宋二龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202111651214.1A priority Critical patent/CN114447068A/zh
Publication of CN114447068A publication Critical patent/CN114447068A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开提供了一种显示基板及其制备方法、显示装置，所述显示基板包括显示区域和边框区域，显示基板还包括第一静电释放区和第二静电释放区，在平行于显示基板的方向上，第一静电释放区与第二静电释放区间隔至少一个功能区，所述功能区包括：显示区域、引线弯折区、单元测试区和驱动芯片区，其中：第一静电释放区包括第一静电释放单元、第一数据信号线和第一电源线，用于通过第一电源线释放第一数据信号线上积聚的第一电荷；第二静电释放区包括第二静电释放单元，第二数据信号线和第二电源线，用于通过第二电源线释放第二数据信号线上积聚的第二电荷。在保证数据线静电释放功能的前提下降低了由于电场强度而引起电化学腐蚀的风险。

Description

显示基板及其制备方法、显示装置
技术领域
本公开涉及但不限于显示技术领域，尤指一种显示基板及其制备方法、 显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，简称OLED)为主动发光 显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、 可弯曲和成本低等优点。随着显示技术的不断发展，以OLED为发光器件、 由薄膜晶体管(Thin FilmTransistor，简称TFT)进行信号控制的柔性显示装 置(Flexible Display)已成为目前显示领域的主流产品。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求 的保护范围。
本公开实施例所要解决的技术问题是，提供一种显示基板及其制备方法 和显示装置，解决静电释放电路容易发生电化学腐蚀的问题。
本公开实施例提供了一种显示基板，包括显示区域和至少围绕所述显示 区域的边框区域，所述边框区域包括位于所述显示区域一侧的绑定区域，所 述绑定区域包括沿远离所述显示区域方向设置的引线弯折区、单元测试区和 驱动芯片区，所述显示基板还包括第一静电释放区和第二静电释放区，在平 行于所述显示基板的方向上，所述第一静电释放区与所述第二静电释放区间 隔至少一个功能区，所述功能区包括以下一种或多种：所述显示区域、所述 引线弯折区、所述单元测试区和所述驱动芯片区，其中：
所述第一静电释放区包括第一静电释放单元、第一数据信号线和第一电 源线，所述第一静电释放单元的第一端与所述第一数据信号线连接，所述第 一静电释放单元的第二端与所述第一电源线连接，用于通过所述第一电源线 释放所述第一数据信号线上积聚的第一电荷；
所述第二静电释放区包括第二静电释放单元，第二数据信号线和第二电 源线，所述第二静电释放单元的第一端与所述第二数据信号线连接，所述第 二静电释放单元的第二端与所述第二电源线连接，用于通过所述第二电源线 释放所述第二数据信号线上积聚的第二电荷。
本公开实施例还提供了一种显示基板的制备方法，所述显示基板包括显 示区域和至少围绕所述显示区域的边框区域，所述边框区域包括位于显示区 域一侧的绑定区域，所述绑定区域包括沿远离所述显示区域方向设置的引线 弯折区、单元测试区和驱动芯片区，所述显示基板还包括第一静电释放区和 第二静电释放区，在平行于所述显示基板的方向上，所述第一静电释放区与 所述第二静电释放区间隔至少一个功能区，所述功能区包括以下一种或多 种：显示区域、所述引线弯折区、所述单元测试区和所述驱动芯片区；所述制备方法包括：
在所述第一静电释放区形成第一静电释放单元、第一数据信号线和第一 电源线，所述第一静电释放单元的第一端与所述第一数据信号线连接，所述 第一静电释放单元的第二端与所述第一电源线连接；
在所述第二静电释放区形成第二静电释放单元，第二数据信号线和第二 电源线，所述第二静电释放单元的第一端与所述第二数据信号线连接，所述 第二静电释放单元的第二端与所述第二电源线连接。
本公开实施例还提供了一种显示装置，包括前述的显示基板。
本公开示例性实施例公开了一种显示基板、制备方法和显示装置，通过 通过重新设计静电释放电路，使其包含的两个静电释放单元所在的两个静电 释放区之间间隔功能区，从而增加第一电源线和第二电源线之间的距离，在 保证数据线静电释放功能的前提下降低了由于电场强度而引起电化学腐蚀的 风险。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说 明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优 点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获 得。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部 分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开 的技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是 示意说明本公开内容。
图1为一种显示装置的结构示意图；
图2为一种显示基板的平面结构示意图；
图3a为数据信号线静电释放原理图；
图3b为图3a的等效电路图；
图3c为图3b所示ESD电路释放正电荷时电荷流向图；
图3d为图3b所示ESD电路释放负电荷时电荷流向图；
图4为本公开实施例的显示基板平面示意图；
图5为本公开实施例静电释放电路的示意图；
图6a-6c为本公开实施例包括两个静电释放区的显示基板示意图；
图7a-7b为本公开实施例包括两个静电释放区的显示基板示意图；
图8为本公开实施例包括两个静电释放区的显示基板示意图；
图9a-9d为本公开实施例包括四个静电释放区的显示基板示意图；
图10为本公开实施例形成半导体层图案后的示意图；
图11为本公开实施例形成第一导电层图案后的示意图；
图12为本公开实施例形成第二导电层图案后的示意图；
图13为本公开实施例形成第四绝缘层图案后的示意图；
图14为本公开实施例形成第三导电层图案后的示意图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图 对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实 施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和 内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形 式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容 中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意 组合。
在附图中，有时为了明确起见，夸大表示了各构成要素的大小、层的厚 度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中各部件 的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本 公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的 混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、 “后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词 句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化 描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的 方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根 据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词 句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连 接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连 接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相 连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情 况理解上述术语在本公开中的具体含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个 测试端子的元件。晶体管在漏电极(漏电极测试端子、漏区域或漏电极)与 源电极(源电极测试端子、源区域或源电极)之间具有沟道区域，并且电流 能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是 指电流主要流过的区域。
在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一 极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或 电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互 相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接 在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的 电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不 仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容 器、其它具有各种功能的元件等。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的 状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两 条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且 95°以下的角度的状态。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层” 换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的 数值。
图1为一种显示装置的结构示意图。如图1所示，显示装置可以包括时 序控制器、数据驱动器、扫描驱动器、发光驱动器和像素阵列，时序控制器 分别与数据驱动器、扫描驱动器和发光驱动器连接，数据驱动器分别与多个 数据信号线(D1到Dn)连接，扫描驱动器分别与多个扫描信号线(S1到Sm) 连接，发光驱动器分别与多个发光信号线(E1到Eo)连接。像素阵列可以包 括多个子像素Pxij，i和j可以是自然数，至少一个子像素Pxij可以包括电路单元和与电路单元连接的发光器件，电路单元可以包括至少一个扫描信号线、 至少一个数据信号线、至少一个发光信号线和像素驱动电路。在示例性实施 方式中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提 供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信 号等提供到扫描驱动器，可以将适合于发光驱动器的规格的时钟信号、发射 停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰 度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和Dn的数据 电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以像素 行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn，n可以是 自然数。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等 来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如，扫 描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至 Sm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以以在时钟 信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一 级电路的方式产生扫描信号，m可以是自然数。发光驱动器可以通过从时序 控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线E1、E2、 E3、……和Eo的发射信号。例如，发光驱动器可以将具有截止电平脉冲的发 射信号顺序地提供到发光信号线E1至Eo。例如，发光驱动器可以被构造为 移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉 冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号，o可以是 自然数。
图2为一种显示基板的平面结构示意图。如图2所示，显示基板可以包 括以矩阵方式排布的多个像素单元P，多个像素单元P的至少一个包括出射第 一颜色光线的第一子像素P1、出射第二颜色光线的第二子像素P2、出射第三 颜色光线的第三子像素P3和出射第四颜色光线的第四子像素P4，四个子像素 可以均包括电路单元和发光器件，电路单元可以包括扫描信号线、数据信号 线和像素驱动电路，像素驱动电路分别与扫描信号线和数据信号线连接，像 素驱动电路被配置为在扫描信号线的控制下，接收数据信号线传输的数据电压，向发光器件输出相应的电流。每个子像素中的发光器件分别与所在子像 素的像素驱动电路连接，发光器件被配置为响应所在子像素的像素驱动电路 输出的电流发出相应亮度的光。
在示例性实施方式中，第一子像素P1可以是出射红色光线的红色子像素(R)，第二子像素P2可以是出射白色光线的白色子像素(W)，第三子像 素P3可以是出射蓝色光线的蓝色子像素(B)，第四子像素P4可以是出射绿 色光线的绿色子像素(G)。
在示例性实施方式中，水平方向依次设置的多个子像素称为像素行，竖 直方向依次设置的多个子像素称为像素列，多个像素行和多个像素列构成阵 列排布的像素阵列。
在OLED显示基板中通常需要设置静电释放(Electro-Static discharge， ESD)单元以保护电路，在版图设计中，一般会采用数据线(Data)ESD单 元设计ESD单元，来防止较长同层金属走线产生静电击穿，导致Data走线产 生不良。
图3a为数据信号线静电释放原理图，图3b为图3a的等效电路图，图3c 为该ESD电路释放正电荷时电荷流向图，图3d为该ESD电路释放负电荷时 电荷流向图。如图3a所示，一根数据信号线Data连接两个晶体管T1和T2， 其中T1的栅极和源电极连接VGH，T1的漏电极连接数据信号线，T2的栅极 和源电极连接数据信号线，T2的漏电极连接VGL，该电路的等效电路如图 3b所示，相当于一根数据信号线连接两个二极管，二极管单向导通，二极管 分别连接VGH信号与VGL信号。当产生的静电大于VGH时，静电由VGH 端释放，如图3c所示，通过T1释放数据信号线上积聚的正电荷。当产生的 静电小于VGL时，静电由VGL端释放，如图3d所示，通过T2释放数据信 号线上积聚的负电荷。
经发明人研究发现，当VGH和VGL压差过大并且距离较近时，由于电 场强度较大容易发生电化学腐蚀，发生断线进而导致显示异常。例如当VGH 和VGL的电压分别为V1和V2，它们之间的距离为d，则它们之间的电场强 度为E-filed＝(V1-V2)/d，这个数值越大越容易发生电化学腐蚀，发生断线进而 导致显示异常。具体地，由于VGL一般为：-7V，VGH为+7V，二者压差为 14V，VGL与VGH采用SD(Ti_Al_Ti)膜层制作，Al很活泼，较大的压差 容易产生SD电化学腐蚀，导致走线腐蚀进而产生亮线不良。
图4为本公开实施例的显示基板的平面示意图，如图4所示，在示例性 实施方式中，显示基板可以包括显示区域(Ative Area，简称AA)100、至少 围绕显示区域100的边框区域300，所述边框区域300包括位于显示区域100 一侧的绑定区域200，显示区域100可以包括规则排列的多个子像素，子像素 可以包括像素驱动电路和发光器件。边框区域300还可以包括栅极驱动电路。 绑定区域200可以包括将信号线连接至外部驱动装置的绑定电路，具体地， 绑定区域200可以包括沿远离显示区域100方向设置的引线弯折区201、单元测试(Cell Test，简称CT)区202、驱动芯片区203。其中，引线弯折区201 可以设置多条引出线，多条引出线的一端与显示区域100中的多条数据信号 线对应连接，多条引出线的另一端连接驱动芯片区203的集成电路(Integrate Circuit，简称IC)，使得集成电路通过引出线将数据信号施加到数据信号线。 引线弯折区201可以在垂直于显示基板的方向上以一曲率弯曲，可以将绑定 区域200的表面反转，即单元测试区202、驱动芯片区203和绑定引脚区204 朝向上方的表面可以通过引线弯折区201的弯曲转换成面朝向下方。单元测 试区202设置有测试组件(Test Element Group，简称TEG)，用以监控显示 区域中晶体管的工作特性。驱动芯片区203绑定连接有集成电路。所述绑定 区域200还包括绑定引脚区204，绑定引脚区204绑定连接有柔性电路板 (Flexible Printed Circuit，简称FPC)。图4中所示引线弯折区201、单元测 试区202、驱动芯片区203和绑定引脚区204的位置仅为示例，在其他示例中， 该些功能区可以采用其他位置排列关系，例如单元测试区202与驱动芯片区 203的位置可以互换，或者单元测试区202与驱动芯片区203可能并排设置。
图5为本公开实施例提供的静电释放电路的示意图，如图5所示，本公 开实施例提供的显示基板还包括静电释放电路，该静电释放电路包括第一静 电释放区400(以下简称第一子区)和第二静电释放区500(以下简称第二子 区)电路，其中：
第一子区400包括第一静电释放单元401、第一数据信号线402和第一电 源线403，所述第一静电释放单元401的第一端与位于第一子区的第一数据信 号线402连接，所述第一静电释放单元401的第二端与第一电源线403(例如 VGH)连接，用于通过第一电源线403释放所述第一数据信号线402上积聚 的第一电荷；
第二子区500包括第二静电释放单元501，第二数据信号线502和第二电 源线503，所述第二静电释放单元501的第一端与位于第二子区的第二数据信 号线502连接，所述第二静电释放单元501的第二端与第二电源线503(例如 VGL)连接，用于通过第二电源线503释放所述第二数据信号线502上积聚 的第二电荷。
在平行于显示基板的方向上，所述第一子区400与所述第二子区500间 隔至少一个功能区，所述功能区包括以下一种或多种显示区域100、引线弯折 区201、单元测试区202和驱动芯片区203。不管上述功能区(显示区域100、 引线弯折区201、单元测试区202和驱动芯片区203)采用何种位置位置关系， 只要第一子区与第二子区之间间隔有功能区即可。
通过将静电释放电路拆分为两个静电释放单元，同时通过设计两个静电 释放单元所在的两个静电释放区之间间隔功能区，从而增加两个静电释放单 元的距离，以拉开第一电源线和第二电源线之间的距离，降低E-filed，在保 证Data ESD功能的前提下降低了由于电场强度而引起电化学腐蚀的风险。
在示例性实施例中，第一静电释放单元401包括至少一个第一晶体管T1， T1的控制极和第一极连接第一电源线403(例如VGH)，T1的第二极与位于 第一子区的第一数据信号线402连接。第二静电释放单元501包括至少一个 第二晶体管T2，T2的控制极和第一极与位于第二子区的第二数据信号线502 连接，T2的第二极与第二电源线503(例如VGL)连接。
在示例性实施方式中，静电释放单元中可以包括多个串联的晶体管，例 如第一静电释放单元中包括两个串联的第一晶体管，第二静电释放单元中包 括两个串联的第二晶体管。
在示例性实施方式中，第一晶体管T1和第二晶体管T2可以是P型晶体 管，或者可以是N型晶体管。在一些可能的实现方式中，第一晶体管T1和第 二晶体管T2可以包括P型晶体管和N型晶体管。
在示例性实施例中，所述第一数据信号线与第二数据信号线可以是相同 的信号线，或者可以是不同的数据信号线。例如，上述第一数据信号线与第 二数据信号线是同一条信号线，也即一条数据信号线同时具有用于释放第一 电荷(例如正电荷)的第一静电释放单元以及用于释放第二电荷(例如负电 荷)的第二静电释放单元。再例如，上述第一数据信号线与第二数据信号线 是不同的信号线，也即第一静电释放单元和第二静电释放单元分别用于释放 不同数据信号线上的电荷。
在示例性实施例中，如图6a所示，在平行于显示基板的方向上，所述第 一子区400位于显示区域100远离引线弯折区201的一侧，所述第二子区500 位于引线弯折区201远离显示区域100的一侧，所述第一子区400与第二子 区500间隔显示区域100和引线弯折区201。例如，第一子区400中第一静电 释放单元401连接的第一电源线为VGH，第二子区500中第二静电释放单元 501连接的第二电源线为VGL，则VGH和VGL间隔显示区域100和引线弯折区201，可以有效降低由于电场强度而引起电化学腐蚀的风险。
在示例性实施例中，如图6b所示，在平行于显示基板的方向上，所述第 一子区400位于显示区域100远离引线弯折区201的一侧，所述第二子区500 位于单元测试区202远离显示区域100的一侧，所述第一子区400与第二子 区500间隔显示区域100、引线弯折区201和单元测试区202。例如，第一子 区400中第一静电释放单元401连接的第一电源线为VGH，第二子区500中 第二静电释放单元501连接的第二电源线为VGL，则VGH和VGL间隔显示 区域100、引线弯折区201和单元测试区202，可以有效降低由于电场强度而 引起电化学腐蚀的风险。
在示例性实施例中，如图6c所示，在平行于显示基板的方向上，所述第 一子区400位于显示区域100远离引线弯折区201的一侧，所述第二子区500 位于驱动芯片区203远离显示区域100的一侧，所述第一子区400与第二子 区500间隔显示区域100、引线弯折区201、单元测试区202和驱动芯片区203。 例如，第一子区400中第一静电释放单元401连接的第一电源线为VGH，第 二子区500中第二静电释放单元501连接的第二电源线为VGL，则VGH和VGL间隔显示区域100、引线弯折区201、单元测试区202和驱动芯片区203， 可以有效降低由于电场强度而引起电化学腐蚀的风险。
在示例性实施例中，如图7a所示，在平行于显示基板的方向上，所述第 一子区400位于单元测试区202靠近引线弯折区201的一侧，所述第二子区 500位于单元测试区202远离引线弯折区201的一侧，所述第一子区400与第 二子区500间隔单元测试区202。例如，第一子区400中第一静电释放单元 401连接的第一电源线为VGH，第二子区500中第二静电释放单元501连接 的第二电源线为VGL，则VGH和VGL间隔单元测试区202，可以有效降低 由于电场强度而引起电化学腐蚀的风险。
在示例性实施例中，如图7b所示，在平行于显示基板的方向上，所述第 一子区400位于单元测试区202靠近引线弯折区201的一侧，所述第二子区 500位于驱动芯片区203远离引线弯折区201的一侧，所述第一子区400与第 二子区500间隔单元测试区202和驱动芯片区203。例如，第一子区400中第 一静电释放单元401连接的第一电源线为VGH，第二子区500中第二静电释 放单元501连接的第二电源线为VGL，则VGH和VGL间隔单元测试区202 和驱动芯片区203，可以有效降低由于电场强度而引起电化学腐蚀的风险。
在示例性实施例中，如图8所示，在平行于显示基板的方向上，所述第 一子区400位于驱动芯片区203靠近单元测试区202的一侧，所述第二子区 500位于驱动芯片区203远离单元测试区202的一侧，所述第一子区400与第 二子区500间隔驱动芯片区203。例如，第一子区400中第一静电释放单元 401连接的第一电源线为VGH，第二子区500中第二静电释放单元501连接 的第二电源线为VGL，则VGH和VGL间隔驱动芯片区203，可以有效降低 由于电场强度而引起电化学腐蚀的风险。
在示例性实施例中，为了保证Data ESD的功能，静电释放单元可以设置 有多个，每个静电释放单元位于一个子区，任意两个子区之间至少间隔一个 功能区。
在示例性实施例中，第一静电释放单元401有两个，每个第一静电释放 单元401位于一个第一子区400，第二静电释放单元501有两个，每个第二静 电释放单元501位于一个第一子区500。
如图9a所示，在平行于显示基板的方向上，第一个第一子区400位于显 示区域100远离引线弯折区201的一侧，第一个第二子区500位于引线弯折 区201远离显示区域100的一侧，第二个第一子区400位于单元测试区202 远离引线弯折区201的一侧，第二个第二子区500位于驱动芯片区203远离 单元测试区202的一侧。第一个第一子区400与第一个第二子区500间隔显 示区域100和引线弯折区201，第一个第二子区500与第二个第一子区400间隔单元测试区202，第二个第一子区400与第二个第二子区500间隔驱动芯片 区203。例如，第一子区400中第一静电释放单元401连接的第一电源线为VGH，第二子区500中第二静电释放单元501连接的第二电源线为VGL，则 在从显示区域100到绑定区域200的方向上，VGH和VGL排布顺序如下： VGH→VGL→VGH→VGL，每两个电源线之间间隔一个功能区，可以有效降低由于电场强度而引起电化学腐蚀的风险。
如图9b所示，在平行于显示基板的方向上，第一个第一子区400位于显 示区域100远离引线弯折区201的一侧，第一个第二子区500位于引线弯折 区201远离显示区域100的一侧，第二个第二子区500位于单元测试区202 远离引线弯折区201的一侧，第二个第一子区400位于驱动芯片区203远离 单元测试区202的一侧。第一个第一子区400与第一个第二子区500间隔显 示区域100和引线弯折区201，第一个第二子区500与第二个第二子区500间隔单元测试区202，第二个第二子区500与第二个第一子区400间隔驱动芯片 区203。例如，第一子区400中第一静电释放单元401连接的第一电源线为 VGH，第二子区500中第二静电释放单元501连接的第二电源线为VGL，则 在从显示区域100到绑定区域200的方向上，VGH和VGL排布顺序如下： VGH→VGL→VGL→VGH，每两个电源线之间间隔一个功能区，可以有效降 低由于电场强度而引起电化学腐蚀的风险。
如图9c所示，在平行于显示基板的方向上，第一个第二子区500位于显 示区域100远离引线弯折区201的一侧，第一个第一子区400位于引线弯折 区201远离显示区域100的一侧，第二个第二子区500位于单元测试区202 远离引线弯折区201的一侧，第二个第一子区400位于驱动芯片区203远离 单元测试区202的一侧。第一个第二子区500与第一个第一子区400间隔显 示区域100和引线弯折区201，第一个第一子区400与第二个第二子区500间隔单元测试区202，第二个第二子区500与第二个第一子区400间隔驱动芯片 区203。例如，第一子区400中第一静电释放单元401连接的第一电源线为 VGH，第二子区500中第二静电释放单元501连接的第二电源线为VGL，则 在从显示区域100到绑定区域200的方向上，VGH和VGL排布顺序如下： VGL→VGH→VGH→VGL，每两个电源线之间间隔一个功能区，可以有效降 低由于电场强度而引起电化学腐蚀的风险。
如图9d所示，在平行于显示基板的方向上，第一个第二子区500位于显 示区域100远离引线弯折区201的一侧，第一个第一子区400位于引线弯折 区201远离显示区域100的一侧，第二个第一子区400位于单元测试区202 远离引线弯折区201的一侧，第二个第二子区500位于驱动芯片区203远离 单元测试区202的一侧。第一个第二子区500与第一个第一子区400间隔显 示区域100和引线弯折区201，第一个第一子区400与第二个第一子区400间隔单元测试区202，第二个第一子区400与第二个第二子区500间隔驱动芯片 区203。例如，第一子区400中第一静电释放单元401连接的第一电源线为 VGH，第二子区500中第二静电释放单元501连接的第二电源线为VGL，则 在从显示区域100到绑定区域200的方向上，VGH和VGL排布顺序如下： VGL→VGH→VGL→VGH，每两个电源线之间间隔一个功能区，可以有效降 低由于电场强度而引起电化学腐蚀的风险。
下面通过对本实施例显示基板的制备过程进行示例性说明。
本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料， 包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材 料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、 化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中 的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开 不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作 出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化 工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含 至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次 图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。 本公开示例性实施例中，“B的正投影位于A的正投影的范围之内”或者“A的 正投影包含B的正投影”是指，B的正投影的边界落入A的正投影的边界范围 内，或者A的正投影的边界与B的正投影的边界重叠。
在示例性实施方式中，以第一静电释放单元包括一个静电释放二极管 T1，第二静电释放单元包括一个静电释放二极管T2为例，静电释放单元的制 备过程可以包括如下操作。
(1)在玻璃载板1上制备基底。在示例性实施方式中，基底可以是柔性 基底，或者可以是刚性基底。刚性基底可以为但不限于玻璃、石英中的一种 或多种。柔性基底例如可以在玻璃载板1上涂布一层柔性材料，固化成膜， 形成第一柔性材料层。在其他实施例中，柔性基底可以包括在玻璃载板上叠 设的第一柔性材料层、第一无机材料层、基底半导体层、第二柔性材料层和 第二无机材料层。第一、第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚 对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料，第一、第二无 机材料层的材料可以采用氮化硅(SiNx)或氧化硅(SiOx)等，用于提高基 底的抗水氧能力，第一、第二无机材料层可称为阻挡(Barrier)层，基底半导 体层的材料可以采用非晶硅(a-si)。在示例性实施方式中，以叠层结构 PI1/Barrier1/a-si/PI2/Barrier2为例，其制备过程可以包括：先在玻璃载板1上 涂布一层聚酰亚胺，固化成膜后形成第一柔性(PI1)层；随后在第一柔性层 上沉积一层阻挡薄膜，形成覆盖第一柔性层的第一阻挡(Barrier1)层；然后 在第一阻挡层上沉积一层非晶硅薄膜，形成覆盖第一阻挡层的非晶硅(a-si) 层；然后在非晶硅层上再涂布一层聚酰亚胺，固化成膜后形成第二柔性(PI2) 层；然后在第二柔性层上沉积一层阻挡薄膜，形成覆盖第二柔性层的第二阻 挡(Barrier2)层，完成基底的制备。
(2)形成半导体层图案。在示例性实施方式中，形成半导体层图案可以 包括：在基底上依次沉积第一绝缘薄膜和半导体薄膜，通过图案化工艺对半 导体薄膜进行图案化，形成覆盖基底的第一绝缘层，以及设置在第一绝缘层 上的半导体层，如图10所示。
在示例性实施方式中，静电释放单元的半导体层图案可以包括位于第一 子区R1的第一静电释放晶体管T1的第一有源层11，以及位于第二子区R2 的第二静电释放晶体管T2的第二有源层12。图10中，第一子区R1和第二 子区R2相隔距离并不代表实际距离，两子区之间还设置有其他图中未示出的 功能区，图10仅为方便说明和理解。
在本示例中，第一有源层11和第二有源层12的形状呈“1”字形，并沿第 二方向Y延伸。在其他实施例中，可以为其他形状。
在示例性实施例中，每个静电释放晶体管的有源层可以包括第一区、第 二区以及位于第一区和第二区之间的沟道区。
静电释放区的静电释放晶体管的有源层可以与显示区电路单元中的有源 层同时制备，即静电释放区的半导体层与显示区的半导体层可以同时制备。
在示例性实施方式中，第一半导体层可以采用多晶硅(p-Si)，即上述晶 体管可以为LTPS薄膜晶体管。在示例性实施方式中，通过图案化工艺对第一 半导体薄膜进行图案化，可以包括：先在第一绝缘薄膜上形成非晶硅(a-si) 薄膜，对非晶硅薄膜进行脱氢处理，对脱氢处理后的非晶硅薄膜进行结晶处 理，形成多晶硅薄膜。随后，对多晶硅薄膜进行图案化，形成第一半导体层 图案。
(3)形成第一导电层图案。在示例性实施方式中，形成第一导电层图案 可以包括：在形成前述图案的基底上，依次沉积第二绝缘薄膜和第一导电薄 膜，通过图案化工艺对第一导电薄膜进行图案化，形成覆盖半导体层图案的 第二绝缘层，以及设置在第二绝缘层上的第一导电层图案，如图11所示，第 一导电层图案至少包括：第一遮挡线21和第二遮挡线22。在示例性实施方式 中，第一导电层可以称为第一栅金属(GATE1)层。
在示例性实施例中，第一遮挡线21和第二遮挡线22分别沿第一方向X 延伸。具体地，所述第一遮挡线21分别与第一有源层11有交叠，所述第二 遮挡线22与第二有源层12有交叠，
在示例性实施方式中，静电释放区的第一遮挡线21和第二遮挡线22可 以与显示区电路单元中的第一扫描信号线、第二扫描信号线、发光控制线和 存储电容的第一极板同层制备，即静电释放区的第一导电层与显示区的第一 导电层可以同时制备。
在示例性实施例中，第一遮挡线21与第一静电释放晶体管T1的第一有 源层相重叠的区域作为第一静电释放晶体管T1的栅电极。第二遮挡线22与 第二静电释放晶体管T2的第二有源层相重叠的区域作为第二静电释放晶体管 T2的栅电极。
在示例性实施方式中，第一遮挡线21和第二遮挡线22可以为等宽度设 计，或者可以为非等宽度设计，本公开在此不做限定。
在示例性实施例中，形成第一导电层图案后，利用第一导电层作为遮挡， 对半导体层进行导体化处理，被第一导电层遮挡区域的半导体层形成第一静 电释放晶体管T1和第二静电释放晶体管T2的沟道区域，未被第一导电层遮 挡区域的半导体层被导体化。
(4)形成第二导电层图案。在示例性实施方式中，形成第二导电层图案 可以包括：在形成前述图案的基底上，依次沉积第三绝缘薄膜和第二导电薄 膜，采用图案化工艺对第二导电薄膜进行图案化，形成覆盖第一导电层的第 三绝缘层，以及设置在第三绝缘层上的第二导电层图案，第二导电层图案至 少包括：第一信号线31和第二信号线32，如图12所示。在示例性实施方式 中，第二导电层可以称为第二栅金属(GATE2)层。
在示例性实施例中，第一信号线31和第二信号线32均沿第二方向Y延 伸，第一信号线31可以与第一有源层11平行设置，位于第一有源层11的一 侧，第二信号线32可以与第二有源层12平行设置，位于第二有源层12的一 侧。第一信号线31设置有向第一有源层11一侧凸起的凸块，第二信号线32 设置有向第二有源层21一侧凸起的凸块。
在示例性实施方式中，静电释放区的第一信号线31和第二信号线32可 以与显示区每个电路单元中的初始信号线和存储电容的第二极板同层制备， 即测试区的第一导电层与显示区的第一导电层可以同时制备。
在本示例中，所述第一信号线31和第二信号线32可以是同一个数据信 号线。每个数据信号线设置有一个用于释放正电荷的静电释放单元和一个用 于释放负电荷的静电释放单元。本实施例仅以一条数据线为例进行绘图说明。
(5)形成第四绝缘层图案。在示例性实施方式中，形成第四绝缘层图案 可以包括：在形成前述图案的基底上，沉积第四绝缘薄膜，通过图案化工艺 对第四绝缘薄膜进行图案化，形成覆盖第二导电层的第四绝缘层，第四绝缘 层上设置有多个过孔，多个过孔至少包括：第一过孔V1、第二过孔V2、第 三过孔V3、第四过孔V4、第五过孔V5、第六过孔V6、第七过孔V7、第八 过孔V8，如图13所示。
在示例性实施例中，第一过孔V1位于第一子区R1，第一过孔V1内的第 四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第一有源层第一区的 表面。第一过孔V1配置为使后续形成的第一静电释放晶体管T1的第一极通 过该过孔与第一有源层连接。
在示例性实施例中，第二过孔V2位于第一子区R1，第二过孔V2内的第 四绝缘层、第三绝缘层被刻蚀掉，暴露出第一栅电极的表面。第二过孔V2配 置为使后续形成的第一静电释放晶体管T1的第一极通过该过孔与第一栅电极 连接。
在示例性实施例中，第三过孔V3位于第一子区R1，第三过孔V3内的第 四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第一有源层第二区的 表面。第三过孔V3配置为使后续形成的第一静电释放晶体管T1的第二极通 过该过孔与第一有源层连接。
在示例性实施例中，第四过孔V4位于第一子区R1，第四过孔V4内的第 四绝缘层被刻蚀掉，暴露出第一信号线31的表面。第四过孔V4配置为使后 续形成的第一静电释放晶体管T1的第二极通过该过孔与第一连接线31连接。
在示例性实施例中，第五过孔V5位于第二子区R2，第五过孔V5内的第 四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第二有源层第一区的 表面。第五过孔V5配置为使后续形成的第二静电释放晶体管T2的第一极通 过该过孔与第二有源层连接。
在示例性实施例中，第六过孔V6位于第二子区R2，第六过孔V6内的第 四绝缘层、第三绝缘层被刻蚀掉，暴露出第二栅电极的表面。第六过孔V6配 置为使后续形成的第二静电释放晶体管T2的第一极通过该过孔与第二栅电极 连接。
在示例性实施例中，第七过孔V7位于第二子区R2，第七过孔V7内的第 四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第二有源层第二区的 表面。第七过孔V7配置为使后续形成的第二静电释放晶体管T2的第二极通 过该过孔与第二有源层连接。
在示例性实施例中，第八过孔V8位于第二子区R2，第八过孔V8内的第 四绝缘层被刻蚀掉，暴露出第二信号线32的表面。第八过孔V8配置为使后 续形成的第二静电释放晶体管T2的第一极通过该过孔与第二连接线32连接。
(6)形成第三导电层图案。在示例性实施方式中，形成第三导电层图案 可以包括：在形成前述图案的基底上，沉积第三导电薄膜，采用图案化工艺 对第三导电薄膜进行图案化，形成设置在第四绝缘层上的第三导电层图案， 第三导电层至少包括：第一电源线411和第一连接线412以及第二电源线421 和第二连接线422，如图14所示。在示例性实施方式中，第三导电层可以称 为源漏金属(SD)层。
在示例性实施例中，第一电源线411沿第一方向X延伸，并向第一栅电 极方向设置有凸块，所述凸块在基底上的正投影与所述第一有源层以及所述 第一栅电极在基底上的正投影重叠。所述凸块通过第一过孔V1与第一有源层 的第一区连接，通过第二过孔V2与第一栅电极连接。实现第一静电释放晶体 管的第一极、第二静电释放晶体管的栅电极与第一电源线的连接。
在示例性实施例中，第一连接线412沿第一方向X延伸，所述第一连接 线412在基底上的正投影与所述第一有源层以及所述第一信号线在基底上的 正投影重叠。所述第一连接线412通过第三过孔V3与第一有源层的第二区连 接，通过第四过孔V4与第一信号线连接。实现第一静电释放晶体管的第二极 与第一信号线的连接。
在示例性实施例中，第二电源线421沿第一方向X延伸，并向第二栅电 极方向设置有凸块，所述凸块在基底上的正投影与所述第二有源层在基底上 的正投影重叠。所述凸块通过第七过孔V7与第二有源层的第二区连接，实现 第二静电释放晶体管的第二极和第二电源线的连接。
在示例性实施例中，第二连接线422为L形，包括沿第一方向X延伸的 第一部和沿第二方向Y延伸的第二部，所述第二连接线422在基底上的正投 影与所述第二有源层、第二栅电极以及所述第二信号线在基底上的正投影重 叠。所述第二连接线422通过第五过孔V5与第二有源层的第一区连接，通过 第六过孔V6与第二栅电极连接，通过第八过孔V8与第二信号线连接。实现 第二静电释放晶体管的第一极、第二静电释放晶体管的栅电极与第二信号线 的连接。
至此，在基底上完成两个静电释放单元的制备。上述仅以每个静电释放 单元中包括一个二极管为例进行说明，在其他示例性实施例中，每个静电释 放单元可以包括多个串联的二极管，制备方法类似，本文不再赘述。
在示例性实施方式中，第一导电层、第二导电层、第三导电层可以采用 金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或多 种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可 以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。第一绝缘层、第二绝 缘层、第三绝缘层、第四绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层。第 一绝缘层可以称为缓冲(Buffer)层，用于提高基底的抗水氧能力，第二绝缘 层和第三绝缘层可以称为栅绝缘(GI)层，第四绝缘层可以称为层间绝缘(ILD) 层。
本公开前述所示结构及其制备过程仅仅是一种示例性说明，在示例性实 施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺，本公 开在此不做限定。
从以上描述的显示基板的结构以及制备过程可以看出，本公开提供的显 示基板通过将同一个信号线上的两个静电释放单元分别设置在不同的子区， 增加第一电源线和第二电源线之间的距离，可以降低两电源线之间的电场强 度，避免引电场强度而引起的电化学腐蚀。本公开示例性实施例提出的静电 释放电路布局合理，可以避免电场强度引起的电化学腐蚀。本公开的制备工 艺可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高， 生产成本低，良品率高。
本公开还提供一种显示基板的制作方法，以制作前述示例性实施例提供 的显示基板。在示例性实施方式中，包括显示区域100和至少围绕所述显示 区域100的边框区域300，所述边框区域300包括位于显示区域100一侧的绑 定区域200，所述绑定区域200包括沿远离显示区域100方向设置的引线弯折 区201、单元测试区202、驱动芯片区203，所述显示基板还包括第一静电释 放区和第二静电释放区，在平行于显示基板的方向上，所述第一静电释放区 与所述第二静电释放区间隔至少一个功能区，所述功能区包括以下一种或多种：显示区域100、引线弯折区201、单元测试区202和驱动芯片区203；所 述制备方法可以包括：
在所述第一静电释放区形成第一静电释放单元、第一数据信号线和第一 电源线，所述第一静电释放单元的第一端与所述第一数据信号线连接，所述 第一静电释放单元的第二端与所述第一电源线连接；
在所述第二静电释放区形成第二静电释放单元，第二数据信号线和第二 电源线，所述第二静电释放单元的第一端与所述第二数据信号线连接，所述 第二静电释放单元的第二端与所述第二电源线连接。
所述第一静电释放区和第二静电释放区的具体结构以及位置参见前文中 描述，此处不再赘述。
本公开还提供了一种显示装置，包括前述实施例的显示基板。显示装置 可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航 仪等任何具有显示功能的产品或部件。
虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开 而采用的实施方式，并非用以限定本公开。任何本公开所属领域内的技术人 员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细 节上进行任何的修改与变化，但本申请的专利保护范围，仍须以所附的权利 要求书所界定的范围为准。

Claims (16)

1.一种显示基板，其特征在于，包括显示区域和至少围绕所述显示区域的边框区域，所述边框区域包括位于所述显示区域一侧的绑定区域，所述绑定区域包括沿远离所述显示区域方向设置的引线弯折区、单元测试区和驱动芯片区，所述显示基板还包括第一静电释放区和第二静电释放区，在平行于所述显示基板的方向上，所述第一静电释放区与所述第二静电释放区间隔至少一个功能区，所述功能区包括以下一种或多种：所述显示区域、所述引线弯折区、所述单元测试区和所述驱动芯片区，其中：
所述第一静电释放区包括第一静电释放单元、第一数据信号线和第一电源线，所述第一静电释放单元的第一端与所述第一数据信号线连接，所述第一静电释放单元的第二端与所述第一电源线连接，用于通过所述第一电源线释放所述第一数据信号线上积聚的第一电荷；
所述第二静电释放区包括第二静电释放单元，第二数据信号线和第二电源线，所述第二静电释放单元的第一端与所述第二数据信号线连接，所述第二静电释放单元的第二端与所述第二电源线连接，用于通过所述第二电源线释放所述第二数据信号线上积聚的第二电荷。
2.根据权利要求1所述的显示基板，其特征在于，
所述第一数据信号线和所述第二数据信号线为同一信号线。
3.根据权利要求1所述的显示基板，其特征在于，
所述第一静电释放单元包括至少一个第一晶体管，所述第一晶体管的控制极和第一极连接所述第一电源线，所述第一晶体管的第二极与所述第一数据信号线连接；
所述第二静电释放单元包括至少一个第二晶体管，所述第二晶体管的控制极和第一极与所述第二数据信号线连接，所述第二晶体管的第二极与所述第二电源线连接。
4.根据权利要求1或2或3所述的显示基板，其特征在于，
在平行于所述显示基板的方向上，所述第一静电释放区位于所述显示区域远离所述引线弯折区的一侧，所述第二静电释放区位于所述引线弯折区远离所述显示区域的一侧，所述第一静电释放区与所述第二静电释放区间隔所述显示区域和所述引线弯折区。
5.根据权利要求1或2或3所述的显示基板，其特征在于，
在平行于显示基板的方向上，所述第一静电释放区位于所述显示区域远离所述引线弯折区的一侧，所述第二静电释放区位于所述单元测试区远离所述显示区域的一侧，所述第一静电释放区与所述第二静电释放区间隔所述显示区域、所述引线弯折区和所述单元测试区。
6.根据权利要求1或2或3所述的显示基板，其特征在于，
在平行于所述显示基板的方向上，所述第一静电释放区位于所述显示区域远离所述引线弯折区的一侧，所述第二静电释放区位于所述驱动芯片区远离所述显示区域的一侧，所述第一静电释放区与所述第二静电释放区间隔所述显示区域、所述引线弯折区、所述单元测试区和所述驱动芯片区。
7.根据权利要求1或2或3所述的显示基板，其特征在于，
在平行于所述显示基板的方向上，所述第一静电释放区位于所述单元测试区靠近所述引线弯折区的一侧，所述第二静电释放区位于所述单元测试区远离所述引线弯折区的一侧，所述第一静电释放区与所述第二静电释放区间隔所述单元测试区。
8.根据权利要求1或2或3所述的显示基板，其特征在于，
在平行于所述显示基板的方向上，所述第一静电释放区位于所述单元测试区靠近所述引线弯折区的一侧，所述第二静电释放区位于所述驱动芯片区远离所述引线弯折区的一侧，所述第一静电释放区与所述第二静电释放区间隔所述单元测试区和所述驱动芯片区。
9.根据权利要求1或2或3所述的显示基板，其特征在于，
在平行于所述显示基板的方向上，所述第一静电释放区位于所述驱动芯片区靠近所述单元测试区的一侧，所述第二静电释放区位于所述驱动芯片区远离所述单元测试区的一侧，所述第一静电释放区与所述第二静电释放区间隔所述驱动芯片区。
10.根据权利要求1或2或3所述的显示基板，其特征在于，
所述显示基板包括多个所述第一静电释放区和多个所述第二静电释放区单元，任意两个静电释放区之间至少间隔一个功能区。
11.根据权利要求10所述的显示基板，其特征在于，
在平行于所述显示基板的方向上，第一个第一静电释放区位于所述显示区域远离所述引线弯折区的一侧，第一个第二静电释放区位于所述引线弯折区远离所述显示区域的一侧，第二个第一静电释放区位于所述单元测试区远离所述引线弯折区的一侧，第二个第二静电释放区位于所述驱动芯片区远离所述单元测试区的一侧，所述第一个第一静电释放区与所述第一个第二静电释放区间隔所述显示区域和所述引线弯折区，所述第一个第二静电释放区与所述第二个第一静电释放区间隔所述单元测试区，所述第二个第一静电释放区与所述第二个第二静电释放区间隔所述驱动芯片区。
12.根据权利要求10所述的显示基板，其特征在于，
在平行于所述显示基板的方向上，第一个第一静电释放区位于所述显示区域远离所述引线弯折区的一侧，第一个第二静电释放区位于所述引线弯折区远离所述显示区域的一侧，第二个第二静电释放区位于所述单元测试区远离所述引线弯折区的一侧，第二个第一静电释放区位于所述驱动芯片区远离所述单元测试区的一侧，所述第一个第一静电释放区与所述第一个第二静电释放区间隔所述显示区域和所述引线弯折区，所述第一个第二静电释放区与所述第二个第二静电释放区间隔所述单元测试区，所述第二个第二静电释放区与所述第二个第一静电释放区间隔所述驱动芯片区。
13.根据权利要求10所述的显示基板，其特征在于，
在平行于所述显示基板的方向上，第一个第二静电释放区位于所述显示区域远离所述引线弯折区的一侧，第一个第一静电释放区位于所述引线弯折区远离所述显示区域的一侧，第二个第二静电释放区位于所述单元测试区远离所述引线弯折区的一侧，第二个第一静电释放区位于所述驱动芯片区远离所述单元测试区的一侧，所述第一个第二静电释放区与所述第一个第一静电释放区间隔所述显示区域和所述引线弯折区，所述第一个第一静电释放区与所述第二个第二静电释放区间隔所述单元测试区，所述第二个第二静电释放区与所述第二个第一静电释放区间隔所述驱动芯片区。
14.根据权利要求10所述的显示基板，其特征在于，
在平行于所述显示基板的方向上，第一个第二静电释放区位于所述显示区域远离所述引线弯折区的一侧，第一个第一静电释放区位于所述引线弯折区远离所述显示区域的一侧，第二个第一静电释放区位于所述单元测试区远离所述引线弯折区的一侧，第二个第二静电释放区位于所述驱动芯片区远离所述单元测试区的一侧，所述第一个第二静电释放区与所述第一个第一静电释放区间隔所述显示区域和所述引线弯折区，所述第一个第一静电释放区与所述第二个第一静电释放区间隔所述单元测试区，所述第二个第一静电释放区与所述第二个第二静电释放区间隔所述驱动芯片区。
15.一种显示基板的制备方法，其特征在于，所述显示基板包括显示区域和至少围绕所述显示区域的边框区域，所述边框区域包括位于显示区域一侧的绑定区域，所述绑定区域包括沿远离所述显示区域方向设置的引线弯折区、单元测试区和驱动芯片区，所述显示基板还包括第一静电释放区和第二静电释放区，在平行于所述显示基板的方向上，所述第一静电释放区与所述第二静电释放区间隔至少一个功能区，所述功能区包括以下一种或多种：显示区域、所述引线弯折区、所述单元测试区和所述驱动芯片区；所述制备方法包括：
在所述第一静电释放区形成第一静电释放单元、第一数据信号线和第一电源线，所述第一静电释放单元的第一端与所述第一数据信号线连接，所述第一静电释放单元的第二端与所述第一电源线连接；
在所述第二静电释放区形成第二静电释放单元，第二数据信号线和第二电源线，所述第二静电释放单元的第一端与所述第二数据信号线连接，所述第二静电释放单元的第二端与所述第二电源线连接。
16.一种显示装置，其特征在于，包括如权利要求1至14任一项所述的显示基板。
CN202111651214.1A 2021-12-30 2021-12-30 显示基板及其制备方法、显示装置 Pending CN114447068A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111651214.1A CN114447068A (zh) 2021-12-30 2021-12-30 显示基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111651214.1A CN114447068A (zh) 2021-12-30 2021-12-30 显示基板及其制备方法、显示装置

Publications (1)

Publication Number Publication Date
CN114447068A true CN114447068A (zh) 2022-05-06

Family

ID=81365969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111651214.1A Pending CN114447068A (zh) 2021-12-30 2021-12-30 显示基板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN114447068A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115294889A (zh) * 2022-08-30 2022-11-04 京东方科技集团股份有限公司 显示基板、显示面板及显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115294889A (zh) * 2022-08-30 2022-11-04 京东方科技集团股份有限公司 显示基板、显示面板及显示装置
CN115294889B (zh) * 2022-08-30 2023-11-21 京东方科技集团股份有限公司 显示基板、显示面板及显示装置
WO2024046054A1 (zh) * 2022-08-30 2024-03-07 京东方科技集团股份有限公司 显示基板、显示面板及显示装置

Similar Documents

Publication Publication Date Title
CN114784082A (zh) 显示基板和显示装置
US20240212597A1 (en) Display Substrate, Preparation Method Thereof, and Display Apparatus
EP3451323B1 (en) Electrostatic discharge circuit, array substrate, and display device
CN113964109A (zh) 显示基板及其制备方法、显示装置
US20220320241A1 (en) Display Substrate and Preparing Method Thereof, and Display Apparatus
CN115000147B (zh) 显示基板及其制备方法、显示装置
CN115188792A (zh) 显示基板及显示装置
CN216719948U (zh) 显示基板、显示装置
CN115398639B (zh) 显示基板及其制备方法、显示装置
US20230165091A1 (en) Display substrate, preparation method thereof, and display device
CN114930444B (zh) 显示基板及其制备方法、显示装置
CN114447068A (zh) 显示基板及其制备方法、显示装置
CN116056504A (zh) 显示基板及其制备方法、显示装置
CN113851490A (zh) 显示基板及其制备方法、显示装置
CN221127828U (zh) 显示基板及显示装置
US20240172522A1 (en) Display substrate and preparation method therefor, and display apparatus
CN116686414B (zh) 显示基板及其驱动方法、显示装置
US20240206271A1 (en) Display Substrate and Preparation Method Therefor, and Display Apparatus
CN115119524A (zh) 显示基板及其制备方法、显示装置
CN115835701A (zh) 显示基板及其制备方法、显示装置
CN117812946A (zh) 一种显示基板及显示装置
CN115668111A (zh) 触控显示基板及其制备方法、触控显示装置
CN115440747A (zh) 显示基板及其制备方法、显示装置
CN115735429A (zh) 显示基板和显示装置
CN117882509A (zh) 显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination