CN115440747A - 显示基板及其制备方法、显示装置 - Google Patents

Abstract

一种显示基板及其制备方法、显示装置。显示基板包括显示区域和绑定区域，显示区域至少包括数据信号线，数据信号线与一个像素列中的多个子像素电连接；绑定区域包括至少一个检测单元以及与检测单元连接的控制线、检测线和传输线，检测单元包括多个晶体管，至少一个晶体管包括有源层、源电极、漏电极、栅电极和栅极连接块，源电极与检测线连接，漏电极通过传输线与数据信号线连接，栅电极与栅极连接块连接，栅极连接块通过过孔与控制线连接，栅电极和栅极连接块在显示基板平面上的正投影与控制线在显示基板平面上的正投影至少部分交叠，过孔在显示基板平面上的正投影与有源层在显示基板平面上的正投影没有交叠。本公开有效解决了亮线缺陷。

Description

显示基板及其制备方法、显示装置

技术领域

本公开涉及但不限于显示技术领域，尤指一种显示基板及其制备方法、显示装置。

背景技术

有机发光二极管(Organic Light Emitting Diode，简称OLED)和量子点发光二极管(Quantum-dot Light Emitting Diodes，简称QLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度等优点。随着显示技术的不断发展，以OLED或QLED为发光器件、由薄膜晶体管(Thin Film Transistor，简称TFT)进行信号控制的显示装置已成为目前显示领域的主流产品。

经本申请发明人研究发现，现有显示装置存在亮线缺陷。

发明内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本公开所要解决的技术问题是，提供一种显示基板及其制备方法、显示装置，以解决显示装置存在的亮线缺陷。

一方面，本公开示例性实施例提供了一种显示基板，包括显示区域和位于所述显示区域一侧的绑定区域，所述显示区域至少包括构成多个像素行和多个像素列的多个子像素、以及多条数据信号线，所述数据信号线与所述像素列中多个子像素电连接；所述绑定区域包括至少一个检测单元以及与所述检测单元连接的控制线、检测线和传输线，所述检测单元包括多个晶体管，至少一个晶体管包括有源层、源电极、漏电极、栅电极和栅极连接块，所述源电极与所述检测线连接，所述漏电极通过所述传输线与所述数据信号线连接，所述栅电极与所述栅极连接块连接，所述栅极连接块通过过孔与所述控制线连接，所述栅电极和所述栅极连接块在所述显示基板平面上的正投影与所述控制线在所述显示基板平面上的正投影至少部分交叠，所述过孔在所述显示基板平面上的正投影与所述有源层在所述显示基板平面上的正投影没有交叠。

在示例性实施方式中，所述栅极连接块在所述显示基板平面上的正投影与所述有源层在所述显示基板平面上的正投影没有交叠。

在示例性实施方式中，所述栅极连接块靠近所述有源层一侧的边缘与所述有源层靠近所述栅极连接块一侧的边缘之间的距离大于2μm。

在示例性实施方式中，所述栅电极的形状为沿着所述像素行方向延伸的条形状，所述栅极连接块的形状为矩形状，所述栅极连接块设置在所述栅电极的一侧，且与所述栅电极连接。

在示例性实施方式中，所述栅电极和所述栅极连接块为相互连接的一体结构。

在示例性实施方式中，所述栅极连接块的第二宽度大于所述栅电极的第一宽度，所述第一宽度为所述栅电极沿所述像素列方向的最小尺寸，所述第二宽度为所述栅极连接块沿所述像素列方向的最小尺寸。

在示例性实施方式中，所述控制线上设置有栅连接电极，所述栅连接电极在所述显示基板平面上的正投影与所述栅极连接块在所述显示基板平面上正投影至少部分交叠，所述栅连接电极通过过孔与所述栅极连接块连接。

在示例性实施方式中，所述控制线和所述栅连接电极为相互连接的一体结构。

在示例性实施方式中，所述栅连接电极的第四宽度大于所述控制线的第三宽度，所述第三宽度为所述控制线沿所述像素列方向的最小尺寸，所述第四宽度为所述栅连接电极沿所述像素列方向的最小尺寸。

在示例性实施方式中，所述多个像素列至少包括沿着所述像素行方向依次设置的第一像素列、第二像素列、第三像素列和第四像素列，所述第一像素列和第三像素列均包括多个出射红色光线的红色子像素和多个出射蓝色光线的蓝色子像素，所述第二像素列包括多个出射绿色光线的第一绿色子像素，所述第四像素列包括多个出射绿色光线的第二绿色子像素；所述多条数据信号线至少包括沿着所述像素行方向依次设置的第一数据信号线、第二数据信号线、第三数据信号线和第四数据信号线，所述第一数据信号线与所述第一像素列中的多个红色子像素和多个蓝色子像素电连接，所述第二数据信号线与所述第二像素列中的多个第一绿色子像素电连接，所述第三数据信号线与所述第三像素列中的多个红色子像素和多个蓝色子像素电连接，所述第四数据信号线与所述第四像素列中的多个第二绿色子像素电连接；所述传输线至少包括第一传输线、第二传输线、第三传输线和第四传输线，所述第一传输线与所述第一数据信号线连接，所述第二传输线与所述第二数据信号线连接，所述第三传输线与所述第三数据信号线连接，所述第四传输线与所述第四数据信号线连接。

在示例性实施方式中，所述检测单元的多个晶体管至少包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管，所述控制线至少包括第一控制线、第二控制线、第三控制线、第四控制线、第五控制线和第六控制线，所述检测线至少包括第一检测线、第二检测线、第三检测线、第四检测线、第五检测线和第六检测线；所述第一晶体管的第一栅电极与所述第一控制线连接，所述第一晶体管的第一源电极与所述第一检测线连接，所述第一晶体管的第一漏电极与所述第三传输线连接；所述第二晶体管的第二栅电极与所述第二控制线连接，所述第二晶体管的第二源电极与所述第二检测线连接，所述第二晶体管的第二漏电极与所述第三传输线连接；所述第三晶体管的第三栅电极与所述第三控制线连接，所述第三晶体管的第三源电极与所述第三检测线连接，所述第三晶体管的第三漏电极与所述第一传输线连接；所述第四晶体管的第四栅电极与所述第四控制线连接，所述第四晶体管的第四源电极与所述第四检测线连接，所述第四晶体管的第四漏电极与所述第一传输线连接；所述第五晶体管的第五栅电极与所述第五控制线连接，所述第五晶体管的第五源电极与所述第五检测线连接，所述第五晶体管的第五漏电极与所述第四传输线连接；所述第六晶体管的第六栅电极与所述第六控制线连接，所述第六晶体管的第六源电极与所述第六检测线连接，所述第六晶体管的第六漏电极与所述第二传输线连接。

在示例性实施方式中，所述第二控制线和所述第三控制线为相互连接的一体结构，所述第一晶体管的第一漏电极和所述第二晶体管的第二漏电极为相互连接的一体结构，所述第三晶体管的第三漏电极和所述第四晶体管的第四漏电极为相互连接的一体结构。

在示例性实施方式中，所述第五晶体管还包括第五栅极连接块，所述第五栅极连接块与所述第五栅电极连接，所述第五栅极连接块通过过孔与所述第五控制线连接，所述第五栅电极和所述第五栅极连接块在所述显示基板平面上的正投影与所述第五控制线在所述显示基板平面上的正投影至少部分交叠，所述过孔在所述显示基板平面上的正投影与所述第五晶体管的有源层在所述显示基板平面上的正投影没有交叠，所述第五栅极连接块靠近所述第三传输线一侧的边缘与所述第三传输线靠近所述第五栅极连接块一侧的边缘之间的距离大于2μm。

在示例性实施方式中，所述第六晶体管还包括第六栅极连接块，所述第六栅极连接块与所述第六栅电极连接，所述第六栅极连接块通过过孔与所述第六控制线连接，所述第六栅电极和所述第六栅极连接块在所述显示基板平面上的正投影与所述第六控制线在所述显示基板平面上的正投影至少部分交叠，所述过孔在所述显示基板平面上的正投影与所述第六晶体管的有源层在所述显示基板平面上的正投影没有交叠，所述第六栅极连接块靠近所述第二传输线一侧的边缘与所述第二传输线靠近所述第六栅极连接块一侧的边缘之间的距离大于2μm。

另一方面，本公开示例性实施例还提供了一种显示装置，包括前述任一项所述的显示基板。

又一方面，本公开示例性实施例还提供了一种显示基板的制备方法，所述显示基板包括显示区域和位于所述显示区域一侧的绑定区域，所述显示区域至少包括构成多个像素行和多个像素列的多个子像素、以及多条数据信号线，所述数据信号线与所述像素列中多个子像素电连接；所述制备方法包括：

在所述绑定区域形成至少一个检测单元以及与所述检测单元连接的控制线、检测线和传输线，所述检测单元包括多个晶体管，至少一个晶体管包括有源层、源电极、漏电极、栅电极和栅极连接块，所述源电极与所述检测线连接，所述漏电极通过所述传输线与所述数据信号线连接，所述栅电极与所述栅极连接块连接，所述栅极连接块通过过孔与所述控制线连接，所述栅电极和所述栅极连接块在所述显示基板平面上的正投影与所述控制线在所述显示基板平面上的正投影至少部分交叠，所述过孔在所述显示基板平面上的正投影与所述有源层在所述显示基板平面上的正投影没有交叠。

本公开所提供的显示基板及其制备方法、显示装置，通过设置与栅电极连接的栅极连接块，利用栅极连接块通过过孔与相应的控制线连接，使得过孔有效避开了晶体管所在区域，有效解决了亮线缺陷。

在阅读理解了附图和详细描述后，可以明白其他方面。

附图说明

附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。

图1为一种显示装置的结构示意图；

图2为一种显示基板的结构示意图；

图3为一种显示基板中显示区域的平面结构示意图；

图4为一种显示基板中显示区域的剖面结构示意图；

图5为一种像素驱动电路的等效电路图；

图6为一种显示基板中绑定区域的平面结构示意图；

图7为一种显示基板进行点灯检测和老化程序的示意图；

图8为一种检测电路的等效电路示意图；

图9为一种检测单元的平面结构示意图；

图10为图9中A区域的放大图；

图11为本公开示例性实施例一种显示基板的结构示意图；

图12为本公开实施例形成半导体层图案后的示意图；

图13为本公开实施例形成第一导电层图案后的示意图；

图14为本公开实施例形成第二导电层图案后的示意图；

图15为本公开实施例形成第四绝缘层图案后的示意图；

图16为本公开实施例形成第三导电层图案后的示意图。

附图标记说明:

10—检测单元； 11—第一有源层； 12—第二有源层；

13—第三有源层； 14—第四有源层； 15—第五有源层；

16—第六有源层； 20—控制线； 21—第一栅电极；

22—第二栅电极； 23—第三栅电极； 24—第四栅电极；

25—第五栅电极； 26—第六栅电极； 30—检测线；

31—第一栅极连接线； 32—第二栅极连接线； 33—第三栅极连接线；

34—第四栅极连接线； 41—第一栅极连接块； 42—第二栅极连接块；

43—第三栅极连接块； 44—第四栅极连接块； 45—第五栅极连接块；

46—第六栅极连接块； 51—第一传输线； 52—第二传输线；

53—第三传输线； 54—第四传输线； 61—第一传输连接块；

62—第二传输连接块； 63—第三传输连接块； 64—第四传输连接块；

71—第一连接凸块； 72—第二连接凸块； 73—第三连接凸块；

74—第四连接凸块； 75—第五连接凸块； 76—第六连接凸块；

81—第一栅连接电极； 82—第二栅连接电极； 91—第一连接电极；

92—第二连接电极； 93—第三连接电极； 94—第四连接电极；

100—显示区域； 101—基底； 102—驱动电路层；

103—发光结构层； 104—封装结构层； 110—第一控制线；

120—第二控制线； 130—第三控制线； 140—第四控制线；

150—第五控制线； 160—第六控制线； 200—绑定区域；

210—第一检测线； 220—第二检测线； 230—第三检测线；

240—第四检测线； 250—第五检测线； 260—第六检测线；

300—边框区域。

具体实施方式

为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。

本公开中的附图比例可以作为实际工艺中的参考，但不限于此。例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图，本公开的一个方式不局限于附图所示的形状或数值等。

本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。

在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。

在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。

在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。

在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。

在本说明书中，“连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。

在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。

在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。

本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。

本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。

图1为一种显示装置的结构示意图。如图1所示，显示装置可以包括时序控制器、数据驱动器、扫描驱动器、发光驱动器和像素阵列，时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接，数据驱动器分别与多个数据信号线(D1到Dn)连接，扫描驱动器分别与多个扫描信号线(S1到Sm)连接，发光驱动器分别与多个发光信号线(E1到Eo)连接。像素阵列可以包括多个子像素Pxij，i和j可以是自然数，至少一个子像素Pxij可以包括电路单元和与电路单元连接的发光器件，电路单元可以至少包括像素驱动电路，像素驱动电路分别与扫描信号线、发光信号线和数据信号线连接。在示例性实施方式中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器，可以将适合于发光驱动器的规格的时钟信号、发射停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和Dn的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn，n可以是自然数。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可以是自然数。发光驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线E1、E2、E3、……和Eo的发射信号。例如，发光驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光信号线E1至Eo。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号，o可以是自然数。

图2为一种显示基板的结构示意图。如图2所示，显示基板可以包括显示区域100、位于显示区域100一侧的绑定区域200以及位于显示区域100其它侧的边框区域300。在示例性实施方式中，显示区域100可以是平坦的区域，包括组成像素阵列的多个子像素Pxij，多个子像素Pxij被配置为显示动态图片或静止图像，显示区域100可以称为有效区域(AA)。在示例性实施方式中，显示基板可以采用柔性基板，因而显示基板可以是可变形的，例如卷曲、弯曲、折叠或卷起。

在示例性实施方式中，绑定区域200可以包括沿着远离显示区域方向依次设置的扇出区、弯折区、检测电路区、驱动芯片区和绑定引脚区，扇出区连接到显示区域100，可以至少包括数据传输线，多条数据传输线被配置为以扇出走线方式连接显示区域的数据信号线。弯折区连接到扇出区，可以至少包括设置有凹槽的复合绝缘层，被配置为使绑定区域弯折到显示区域的背面。检测电路区可以至少包括检测电路，驱动芯片区可以至少包括集成电路(Integrated Circuit，简称IC)，集成电路被配置为与多条数据传输线连接。绑定引脚区可以至少包括多个引脚(PIN)，多个引脚被配置为与外部的柔性线路板(FlexiblePrinted Circuit，简称FPC)绑定连接。

在示例性实施方式中，边框区域300可以包括沿着远离显示区域100的方向依次设置的电路区、电源线区、裂缝坝区和切割区。电路区连接到显示区域100，可以至少包括多个级联的栅极驱动电路，栅极驱动电路与显示区域100中像素驱动电路的多条扫描线连接。电源线区连接到电路区，可以至少包括边框电源引线，边框电源引线沿着平行于显示区域边缘的方向延伸，与显示区域100中的阴极连接。裂缝坝区连接到电源线区，可以至少包括在复合绝缘层上设置的多个裂缝。切割区连接到裂缝坝区，可以至少包括在复合绝缘层上设置的切割槽，切割槽被配置为在显示基板的所有膜层制备完成后，切割设备分别沿着切割槽进行切割。

在示例性实施方式中，绑定区域200中的扇出区和边框区域300中的电源线区可以设置有第一隔离坝和第二隔离坝，第一隔离坝和第二隔离坝可以沿着平行于显示区域边缘的方向延伸，形成环绕显示区域100的环形结构，显示区域边缘是显示区域绑定区域或者边框区域一侧的边缘。

图3为一种显示基板中显示区域的平面结构示意图。如图3所示，显示区域可以包括以矩阵方式排布的多个像素单元P，至少一个像素单元P可以包括出射第一颜色光线的子像素P1、出射第二颜色光线的第二子像素P2以及出射第三颜色光线的第三子像素P3和第四子像素P4。每个子像素可以均包括电路单元和发光单元，电路单元可以至少包括像素驱动电路，像素驱动电路分别与扫描信号线、数据信号线和发光信号线连接，像素驱动电路被配置为在扫描信号线和发光信号线的控制下，接收数据信号线传输的数据电压，向发光器件输出相应的电流。发光单元可以至少包括发光器件，发光器件分别与所在子像素的像素驱动电路连接，发光器件被配置为响应所在子像素的像素驱动电路输出的电流发出相应亮度的光。

在示例性实施方式中，第一子像素P1可以是出射红色光线的红色子像素(R)，第二子像素P2可以是出射蓝色光线的蓝色子像素(B)，第三子像素P3可以是出射绿色光线的第一绿色子像素(G1)，第四子像素P4可以是出射绿色光线的第二绿色子像素(G2)。在示例性实施方式中，子像素的形状可以是矩形状、菱形、五边形或六边形，四个子像素可以采用水平并列、竖直并列或正方形等方式排列。例如，构成一个像素单元P的红色子像素R、第一绿色子像素G1、蓝色子像素B和第二绿色子像素G2可以沿着水平方向依次设置。

在示例性实施方式中，像素单元可以包括三个子像素，三个子像素可以采用水平并列、竖直并列或品字等方式排列，本公开在此不做限定。

图4为一种显示基板中显示区域的剖面结构示意图，示意了显示区域中四个子像素的结构。如图4所示，在垂直于显示基板的平面上，显示区域可以包括设置在基底101上的驱动电路层102、设置在驱动电路层102远离基底101一侧的发光结构层103以及设置在发光结构层103远离基底101一侧的封装结构层104。在一些可能的实现方式中，显示基板可以包括其它膜层，如触控结构层等，本公开在此不做限定。

在示例性实施方式中，基底101可以是柔性基底，或者可以是刚性基底。驱动电路层102可以包括多个电路单元，电路单元可以至少包括像素驱动电路，像素驱动电路可以包括多个晶体管和存储电容，图4中仅以一个像素驱动电路包括一个晶体管和一个存储电容作为示例。发光结构层103可以包括多个发光单元，发光单元可以至少包括发光器件，发光器件可以包括阳极、有机发光层和阴极，阳极与像素驱动电路连接，有机发光层与阳极连接，阴极与有机发光层连接，有机发光层在阳极和阴极驱动下出射相应颜色的光线。封装结构层104可以包括叠设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可以采用无机材料，第二封装层可以采用有机材料，第二封装层设置在第一封装层和第三封装层之间，形成无机材料/有机材料/无机材料叠层结构，可以保证外界水汽无法进入发光结构层103。

图5为一种像素驱动电路的等效电路示意图。在示例性实施方式中，像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C、7T1C或8T1C结构。如图5所示，像素驱动电路可以包括7个晶体管(第一晶体管T1到第七晶体管T7)和1个存储电容C，像素驱动电路分别与6个信号线(数据信号线D、第一扫描信号线S1、第二扫描信号线S2、发光信号线E、初始信号线INIT和第一电源线VDD)连接。

在示例性实施方式中，像素驱动电路可以包括第一节点N1、第二节点N2和第三节点N3。其中，第一节点N1分别与第三晶体管T3的第一极、第四晶体管T4的第二极和第五晶体管T5的第二极连接，第二节点N2分别与第一晶体管的第二极、第二晶体管T2的第一极、第三晶体管T3的栅电极和存储电容C的第一端连接，第三节点N3分别与第二晶体管T2的第二极、第三晶体管T3的第二极和第六晶体管T6的第一极连接。

在示例性实施方式中，存储电容C的第一端与第二节点N2连接，存储电容C的第二端与第一电源线VDD连接。

在示例性实施方式中，第一晶体管T1的栅电极与第二扫描信号线S2连接，第一晶体管T1的第一极与初始信号线INIT连接，第一晶体管的第二极与第二节点N2连接。当导通电平扫描信号施加到第二扫描信号线S2时，第一晶体管T1将第一初始电压传输到第三晶体管T3的栅电极，以使第三晶体管T3的栅电极的电荷量初始化。

在示例性实施方式中，第二晶体管T2的栅电极与第一扫描信号线S1连接，第二晶体管T2的第一极与第二节点N2连接，第二晶体管T2的第二极与第三节点N3连接。当导通电平扫描信号施加到第一扫描信号线S1时，第二晶体管T2使第三晶体管T3的栅电极与第二极连接。

第三晶体管T3的栅电极与第二节点N2连接，即第三晶体管T3的栅电极与存储电容C的第一端连接，第三晶体管T3的第一极与第一节点N1连接，第三晶体管T3的第二极与第三节点N3连接。第三晶体管T3可以称为驱动晶体管，第三晶体管T3根据其栅电极与第一极之间的电位差来确定在第一电源线VDD与第二电源线VSS之间流动的驱动电流的量。

第四晶体管T4的栅电极与第一扫描信号线S1连接，第四晶体管T4的第一极与数据信号线D连接，第四晶体管T4的第二极与第一节点N1连接。第四晶体管T4可以称为开关晶体管、扫描晶体管等，当导通电平扫描信号施加到第一扫描信号线S1时，第四晶体管T4使数据信号线D的数据电压输入到像素驱动电路。

第五晶体管T5的栅电极与发光信号线E连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第一节点N1连接。第六晶体管T6的栅电极与发光信号线E连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与发光器件的第一极连接。第五晶体管T5和第六晶体管T6可以称为发光晶体管。当导通电平发光信号施加到发光信号线E时，第五晶体管T5和第六晶体管T6通过在第一电源线VDD与第二电源线VSS之间形成驱动电流路径而使发光器件发光。

第七晶体管T7的栅电极与第一扫描信号线S1连接，第七晶体管T7的第一极与初始信号线INIT连接，第七晶体管T7的第二极与发光器件的第一极连接。当导通电平扫描信号施加到第一扫描信号线S1时，第七晶体管T7将第二初始电压传输到发光器件的第一极，以使发光器件的第一极中累积的电荷量初始化或释放发光器件的第一极中累积的电荷量。

在示例性实施方式中，发光器件EL可以是OLED，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)，或者可以是QLED，包括叠设的第一极(阳极)、量子点发光层和第二极(阴极)。

在示例性实施方式中，发光器件EL的第二极与第二电源线VSS连接，第二电源线VSS的信号为持续提供的低电平信号，第一电源线VDD的信号为持续提供的高电平信号。

在示例性实施方式中，第一晶体管T1到第七晶体管T7可以是P型晶体管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。

在示例性实施方式中，第一晶体管T1到第七晶体管T7可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(LowTemperature Polycrystalline Oxide，简称LTPO)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。

在示例性实施方式中，以图5所示像素驱动电路中7个晶体管均为P型晶体管为例，像素驱动电路的工作过程可以包括：

第一阶段，称为复位阶段，第二扫描信号线S2的信号为低电平信号，第一扫描信号线S1和发光信号线E的信号为高电平信号。第二扫描信号线S2的信号为低电平信号，使第一晶体管T1导通，初始信号线INIT的信号提供至第二节点N2，对存储电容C进行初始化，清除存储电容中原有数据电压。第一扫描信号线S1和发光信号线E的信号为高电平信号，使第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7断开，此阶段OLED不发光。

第二阶段、称为数据写入阶段或者阈值补偿阶段，第一扫描信号线S1的信号为低电平信号，第二扫描信号线S2和发光信号线E的信号为高电平信号，数据信号线D输出数据电压。此阶段由于存储电容C的第一端为低电平，因此第三晶体管T3导通。第一扫描信号线S1的信号为低电平信号使第二晶体管T2、第四晶体管T4和第七晶体管T7导通。第二晶体管T2和第四晶体管T4导通使得数据信号线D输出的数据电压经过第一节点N1、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第二节点N2，并将数据信号线D输出的数据电压与第三晶体管T3的阈值电压之差充入存储电容C，存储电容C的第二端(第二节点N2)的电压为Vd-|Vth|，Vd为数据信号线D输出的数据电压，Vth为第三晶体管T3的阈值电压。第七晶体管T7导通使得初始信号线INIT的初始电压提供至OLED的第一极，对OLED的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保OLED不发光。第二扫描信号线S2的信号为高电平信号，使第一晶体管T1断开。发光信号线E的信号为高电平信号，使第五晶体管T5和第六晶体管T6断开。

第三阶段、称为发光阶段，发光信号线E的信号为低电平信号，第一扫描信号线S1和第二扫描信号线S2的信号为高电平信号。发光信号线E的信号为低电平信号，使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的第一极提供驱动电压，驱动OLED发光。

在像素驱动电路驱动过程中，流过第三晶体管T3(驱动晶体管)的驱动电流由其栅电极和第一极之间的电压差决定。由于第二节点N2的电压为Vd-|Vth|，因而第三晶体管T3的驱动电流为：

I＝K*(Vgs-Vth)²＝K*[(Vdd-Vd+|Vth|)-Vth]²＝K*[Vdd-Vd]²

其中，I为流过第三晶体管T3的驱动电流，也就是驱动OLED的驱动电流，K为常数，Vgs为第三晶体管T3的栅电极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，Vd为数据信号线D输出的数据电压，Vdd为第一电源线VDD输出的电源电压。

图6为一种显示基板中绑定区域的平面结构示意图。如图6所示，在示例性实施方式中，在平行于显示基板的平面内，绑定区域200可以位于显示区域100的一侧，沿着远离显示区域100的方向，绑定区域200可以包括依次设置的扇出区B1、弯折区B2、检测电路区B3、驱动芯片区B4和绑定引脚区B5。第一扇出区B1可以至少包括第一电源线VDD、第二电源线VSS和多条数据传输线，多条数据传输线被配置为连接显示区域100的数据信号线，第一电源线VDD被配置为连接显示区域100的高电平电源线，第二电源线VSS被配置为连接边框区域的低电平电源线。弯折区B2可以包括设置有凹槽的复合绝缘层，凹槽被配置为使绑定区域200弯折到显示区域100的背面。检测电路区B3可以设置有对显示基板进行检测的检测电路(Electric Test，简称ET)，检测电路ET可以与显示区域的相应信号线连接，可以实现显示基板的点灯检测和老化程序。驱动芯片区B4可以设置集成电路IC，集成电路IC通过第一扇出区B1中的数据传输线与显示区域的数据信号线连接，集成电路IC被配置为产生用于驱动子像素所需的驱动信号，并且将驱动信号提供给显示区域的数据信号线。例如，驱动信号可以是驱动子像素发光亮度的数据信号。绑定引脚区B5可以设置多个引脚PIN，多个引脚被配置为与外部的柔性电路板FPC绑定连接。在示例性实施方式中，绑定区域可以包括其它电路和信号线，如防静电电路、多路复用电路(MUX)等，本公开在此不做限定。

在示例性实施方式中，显示基板制备过程需要进行多个检测，其中一个重要的检测是利用检测电路ET进行点灯检测，也称ET点灯(Light-on)检测。ET点灯检测是显示基板未绑定驱动芯片(IC)和输入显示信号的柔性电路板(FPC)之前，通过对显示基板输入检测信号，使其像素呈现色彩，通过缺陷检测装置检查各个像素是否良好，以确认显示基板是否存在缺陷。由于制备完成的发光器件存在界面不稳定(interface not stable)等情况，因而显示基板的另一个重要的工艺是老化(Aging)程序。老化程序是显示装置出货前的一种必要的工艺，通过以一定大小的电流点亮发光器件一段时间，可以将界面不稳定老化掉，降低发光器件的亮度衰减，增加发光器件的寿命。

图7为一种显示基板进行点灯检测和老化程序的示意图。如图7所示，显示基板可以包括显示区域100和位于显示区域100一侧的绑定区域200。显示区域100可以包括构成多个像素行和多个像素列的多个子像素以及多条数据信号线D，子像素可以包括电路单元和发光器件，电路单元可以至少包括像素驱动电路，发光器件可以与对应电路单元的像素驱动电路连接。多条数据信号线D可以沿着第二方向Y延伸，并沿着第一方向X以设定的间隔依次设置，每条数据信号线D与一个像素列中多个子像素的像素驱动电路电连接，第二方向Y和第一方向X相互交叉。在示例性实施方式中，第二方向Y可以是像素列方向，第一方向X可以是像素行方向，第二方向Y可以是像素列方向，第一方向X和第二方向Y可以相互垂直。

在示例性实施方式中，绑定区域200可以包括检测电路，检测电路可以至少包括多个检测单元10、控制线20和检测线30。多个检测单元10可以沿着第一方向X以设定的间隔依次设置，多个检测单元10的位置可以与显示区域100中多条数据信号线D的位置一一对应。每个检测单元10可以包括控制端、输入端和输出端，控制线20的一端与绑定引脚区的引脚对应连接，控制线20的另一端可以与多个检测单元10的控制端对应连接，控制线20被配置为控制多个检测单元10的导通或者断开。检测线30的一端与绑定引脚区的引脚对应连接，检测线30的另一端可以与多个检测单元10的输入端对应连接，多个检测单元10的输出端可以与显示区域100的多条数据信号线D对应连接，检测单元10被配置为在控制线20的控制下，将检测线30输出的信号输出给显示区域100的数据信号线D，实现显示基板的老化程序和点灯检测。

图8为一种检测电路的等效电路示意图。如图8所示，显示区域100可以包括构成多个像素行和多个像素列的多个子像素以及多条数据信号线，绑定区域200可以包括检测电路。多个像素列可以至少包括第一像素列、第二像素列、第三像素列和第四像素列，第一像素列、第二像素列、第三像素列和第四像素列可以沿着第一方向X周期性设置。在示例性实施方式中，第一像素列和第三像素列可以包括多个出射红色光线的红色(R)子像素和多个出射蓝色光线的蓝色(B)子像素，R子像素和B子像素可以沿着第二方向Y交替设置，第二像素列可以包括多个出射绿色光线的第一绿色(G1)子像素，第四像素列可以包括多个出射绿色光线的第二绿色(G2)子像素。

在示例性实施方式中，多条数据信号线可以至少包括第一数据信号线D1、第二数据信号线D2、第三数据信号线D3和第四数据信号线D4，第一数据信号线D1、第二数据信号线D2、第三数据信号线D3和第四数据信号线D4可以沿着第一方向X周期性设置。第一数据信号线D1的位置与第一像素列的位置相对应，第一数据信号线D1与第一像素列中多个R子像素和多个B子像素电连接，第二数据信号线D2的位置与第二像素列的位置相对应，第二数据信号线D2与第二像素列中多个G1子像素电连接，第三数据信号线D3的位置与第三像素列的位置相对应，第三数据信号线D3与第三像素列中多个R子像素和多个B子像素电连接，第四数据信号线D4的位置与第四像素列的位置相对应，第四数据信号线D4与第四像素列中多个G2子像素电连接。本公开中，数据信号线与像素列中多个子像素电连接是指，数据信号线与像素列中多个子像素的像素驱动电路电连接。

在示例性实施方式中，检测电路可以包括沿着第一方向X依次设置的多个检测单元，多个检测单元的位置与多个像素列的位置相对应。至少一个检测单元可以包括第一开关单元E1、第二开关单元E2、第三开关单元E3、第四开关单元E4和多条信号线，第一开关单元E1通过第一传输线51与显示区域100的第一数据信号线D1连接，第二开关单元E2通过第二传输线52与显示区域100的第二数据信号线D2连接，第三开关单元E3通过第三传输线53与显示区域100的第三数据信号线D3连接，第四开关单元E4通过第四传输线54与显示区域100的第四数据信号线D4连接。

在示例性实施方式中，第三开关单元E3可以设置在显示区域100第二方向Y的一侧，第一开关单元E1可以设置在第三开关单元E3远离显示区域100的一侧，第四开关单元E4可以设置在第一开关单元E1远离显示区域100的一侧，第二开关单元E2可以设置在第四开关单元E4远离显示区域100的一侧，即第三开关单元E3、第一开关单元E1、第四开关单元E4和第二开关单元E2可以沿着远离显示区域的方向依次设置。

在示例性实施方式中，每个开关单元可以均包括控制端、输入端和输出端，检测单元的多条信号线可以至少包括第一开关控制线SW1、第二开关控制线SW2、第三开关控制线SW3、第四开关控制线SW4、第一开关检测线JC1、第二开关检测线JC2、第三开关检测线JC3和第四开关检测线JC4，上述信号线的第一端分别与绑定引脚区的引脚对应连接，上述信号线的第二端延伸到检测电路所在的检测电路区，分别与对应的开关单元对应连接。

在示例性实施方式中，第一开关控制线SW1可以与第一开关单元E1的控制端连接，第一开关检测线JC1可以与第一开关单元E1的输入端连接，第一开关单元E1的输出端与第一传输线51连接，第一开关单元E1被配置为在第一开关控制线SW1的控制下，将第一开关检测线JC1传输的信号通过第一传输线51发送给第一数据信号线D1，使第一数据信号线D1将信号发送给R子像素或者B子像素的像素驱动电路。

在示例性实施方式中，第二开关控制线SW2可以与第二开关单元E2的控制端连接，第二开关检测线JC2可以与第二开关单元E2的输入端连接，第二开关单元E2的输出端与第二传输线52连接，第二开关单元E2被配置为在第二开关控制线SW2的控制下，将第二开关检测线JC2传输的信号通过第二传输线52发送给第二数据信号线D2，使第二数据信号线D2将信号发送给G1子像素的像素驱动电路。

在示例性实施方式中，第三开关控制线SW3可以与第三开关单元E3的控制端连接，第三开关检测线JC3可以与第三开关单元E3的输入端连接，第三开关单元的输出端与第三传输线53连接，第三开关单元E3被配置为在第三开关控制线SW3的控制下，将第三开关检测线JC3传输的信号通过第三传输线53发送给第三数据信号线D3，使第三数据信号线D3将信号发送给R子像素或者B子像素的像素驱动电路。

在示例性实施方式中，第四开关控制线SW4可以与第四开关单元E4的控制端连接，第四开关检测线JC4可以与第四开关单元E4的输入端连接，第四开关单元E4的输出端与第四传输线54连接，第四开关控制线SW4被配置为在第四开关控制线SW4的控制下，将第四开关检测线JC4传输的信号通过第四传输线54发送给第四数据信号线D4，使第四数据信号线D4将信号发送给G2子像素的像素驱动电路。

在示例性实施方式中，第一开关单元E1和第三开关单元E3可以均包括两个晶体管，第二开关单元E2和第四开关单元E4可以均包括一个晶体管。例如，第三开关单元E3可以包括第一晶体管和第二晶体管，第一开关单元E1可以包括第三晶体管和第四晶体管，第四开关单元E4可以包括第五晶体管，第二开关单元E2可以包括第六晶体管。

在示例性实施方式中，检测电路的点灯检测和老化处理过程为：在显示基板绑定驱动芯片(IC)和柔性电路板(FPC)之前，将外部装置连接在绑定区域的引脚上，外部装置通过引脚向检测电路输出控制信号和检测信号，控制信号控制多个检测单元导通，多个检测单元将检测信号输出给显示区域的多条数据信号线，分别对红色子像素、蓝色子像素、第一绿色子像素和第二绿色子像素进行点灯检测和老化程序。

图9为一种检测单元的平面结构示意图，示意了检测单元中第二开关单元和第四开关单元的结构。如图8和图9所示，第二开关单元可以包括第六晶体管T6，第四开关单元可以包括第五晶体管T5，第二开关控制线可以包括第六控制线160，第二开关检测线可以包括第六检测线260，第四开关控制线可以包括第五控制线150，第四开关检测线可以包括第五检测线250。

在示例性实施方式中，第五晶体管T5的栅电极与第五控制线150连接，第五晶体管T5的源电极与第五检测线250连接，第五晶体管T5的漏电极与第四传输线54连接，因而实现了第五晶体管T5可以控制第五检测线250与第四传输线54之间的导通和断开。第六晶体管T6的栅电极与第六控制线160连接，第六晶体管T6的源电极与第六检测线260连接，第六晶体管T6的漏电极与第二传输线52连接，因而实现了第六晶体管T6可以控制第六检测线260与第二传输线52之间的导通和断开。在示例性实施方式中，第一传输线51与第一开关单元(未示出)连接，第三传输线53与第三开关单元(未示出)连接。

在示例性实施方式中，在垂直于显示基板的平面上，显示基板可以包括在基底上依次设置的半导体层、第一导电层、第二导电层和第三导电层。半导体层可以至少包括第五晶体管T5的第五有源层和第六晶体管T6的第六有源层，第一导电层可以至少包括第五晶体管T5的第五栅电极25、第六晶体管T6的第六栅电极26、第二传输线52和第四传输线54，第二导电层可以至少包括第一传输线51和第三传输线53，第三导电层可以至少包括第五控制线150、第六控制线160、第五检测线250和第六检测线260，位于第三导电层的第五控制线150通过过孔K与位于第一导电层的第五栅电极25连接，位于第三导电层的第六控制线160通过过孔K与位于第一导电层的第六栅电极26连接。

图10为图9中A区域的放大图。如图10所示，第六晶体管T6的第六有源层16设置在半导体层中，第六晶体管T6的第六栅电极26设置在第一导电层中，且位于第六有源层16第二方向Y的中部，位于第三导电层的第六控制线160通过过孔K与第六栅电极26连接，过孔K在基底上的正投影位于第六有源层16在基底上的正投影的范围之内。

经本申请发明人研究发现，现有显示装置在点灯检测中存在亮线缺陷，是由于现有检测单元结构中控制线与栅电极连接的过孔工艺偏差导致的。在设计中，第六栅电极26的设计宽度B1约为5μm左右，过孔K的设计宽度B2约为2.5μm左右，宽度B1和宽度B2均为第二方向Y的尺寸。但由于过孔工艺偏差，过孔K的实际宽度约为4.2μm左右，与设计宽度相差较大，且过孔K位置向上或者向下偏移出第六栅电极26所在区域，导致第六控制线160与覆盖第六有源层16的绝缘层连接，相当于在第六晶体管T6的第六栅电极26与源电极(或者漏电极)之间形成一个电阻。实测中，G1像素列(奇数G像素列)的过孔偏向源电极，G2像素列(偶数G像素列)的过孔偏向漏电极。

进一步研究表明，在点灯检测时，当晶体管的栅电极与源电极之间形成电阻时，不会影响显示区域中数据信号线的电压，显示区域可以正常显示。当晶体管的栅电极与漏电极之间形成电阻时，栅电极的电压会影响漏电极的输出，进而会影响显示区域中数据信号线的电压，在点灯检测白色画面、红色画面、蓝色画面、绿色画面以及黑画面时，画面出现亮线。

为了解决显示装置存在的亮线缺陷，本公开示例性实施例提供了一种显示基板，包括显示区域和位于所述显示区域一侧的绑定区域，所述显示区域至少包括构成多个像素行和多个像素列的多个子像素、以及多条数据信号线，所述数据信号线与所述像素列中多个子像素电连接；所述绑定区域包括至少一个检测单元以及与所述检测单元连接的控制线、检测线和传输线，所述检测单元包括多个晶体管，至少一个晶体管包括有源层、源电极、漏电极、栅电极和栅极连接块，所述源电极与所述检测线连接，所述漏电极通过所述传输线与所述数据信号线连接，所述栅电极与所述栅极连接块连接，所述栅极连接块通过过孔与所述控制线连接，所述栅电极和所述栅极连接块在所述显示基板平面上的正投影与所述控制线在所述显示基板平面上的正投影至少部分交叠，所述过孔在所述显示基板平面上的正投影与所述有源层在所述显示基板平面上的正投影没有交叠。

在示例性实施方式中，所述栅极连接块在所述显示基板平面上的正投影与所述有源层在所述显示基板平面上的正投影没有交叠。

在示例性实施方式中，所述控制线上设置有栅连接电极，所述栅连接电极在所述显示基板平面上的正投影与所述栅极连接块在所述显示基板平面上正投影至少部分交叠，所述栅连接电极通过过孔与所述栅极连接块连接。

在示例性实施方式中，所述多个像素列至少包括沿着所述像素行方向依次设置的第一像素列、第二像素列、第三像素列和第四像素列，所述第一像素列和第三像素列均包括多个出射红色光线的红色子像素和多个出射蓝色光线的蓝色子像素，所述第二像素列包括多个出射绿色光线的第一绿色子像素，所述第四像素列包括多个出射绿色光线的第二绿色子像素；所述多条数据信号线至少包括沿着所述像素行方向依次设置的第一数据信号线、第二数据信号线、第三数据信号线和第四数据信号线，所述第一数据信号线与所述第一像素列中的多个红色子像素和多个蓝色子像素电连接，所述第二数据信号线与所述第二像素列中的多个第一绿色子像素电连接，所述第三数据信号线与所述第三像素列中的多个红色子像素和多个蓝色子像素电连接，所述第四数据信号线与所述第四像素列中的多个第二绿色子像素电连接；所述传输线至少包括第一传输线、第二传输线、第三传输线和第四传输线，所述第一传输线与所述第一数据信号线连接，所述第二传输线与所述第二数据信号线连接，所述第三传输线与所述第三数据信号线连接，所述第四传输线与所述第四数据信号线连接。

在示例性实施方式中，所述检测单元的多个晶体管至少包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管，所述控制线至少包括第一控制线、第二控制线、第三控制线、第四控制线、第五控制线和第六控制线，所述检测线至少包括第一检测线、第二检测线、第三检测线、第四检测线、第五检测线和第六检测线；所述第一晶体管的第一栅电极与所述第一控制线连接，所述第一晶体管的第一源电极与所述第一检测线连接，所述第一晶体管的第一漏电极与所述第三传输线连接；所述第二晶体管的第二栅电极与所述第二控制线连接，所述第二晶体管的第二源电极与所述第二检测线连接，所述第二晶体管的第二漏电极与所述第三传输线连接；所述第三晶体管的第三栅电极与所述第三控制线连接，所述第三晶体管的第三源电极与所述第三检测线连接，所述第三晶体管的第三漏电极与所述第一传输线连接；所述第四晶体管的第四栅电极与所述第四控制线连接，所述第四晶体管的第四源电极与所述第四检测线连接，所述第四晶体管的第四漏电极与所述第一传输线连接；所述第五晶体管的第五栅电极与所述第五控制线连接，所述第五晶体管的第五源电极与所述第五检测线连接，所述第五晶体管的第五漏电极与所述第四传输线连接；所述第六晶体管的第六栅电极与所述第六控制线连接，所述第六晶体管的第六源电极与所述第六检测线连接，所述第六晶体管的第六漏电极与所述第二传输线连接。

在示例性实施方式中，所述第五晶体管还包括第五栅极连接块，所述第五栅极连接块与所述第五栅电极连接，所述第五栅极连接块通过过孔与所述第五控制线连接，所述第五栅电极和所述第五栅极连接块在所述显示基板平面上的正投影与所述第五控制线在所述显示基板平面上的正投影至少部分交叠，所述过孔在所述显示基板平面上的正投影与所述第五晶体管的有源层在所述显示基板平面上的正投影没有交叠，所述第五栅极连接块靠近所述第三传输线一侧的边缘与所述第三传输线靠近所述第五栅极连接块一侧的边缘之间的距离大于2μm。

在示例性实施方式中，所述第六晶体管还包括第六栅极连接块，所述第六栅极连接块与所述第六栅电极连接，所述第六栅极连接块通过过孔与所述第六控制线连接，所述第六栅电极和所述第六栅极连接块在所述显示基板平面上的正投影与所述第六控制线在所述显示基板平面上的正投影至少部分交叠，所述过孔在所述显示基板平面上的正投影与所述第六晶体管的有源层在所述显示基板平面上的正投影没有交叠，所述第六栅极连接块靠近所述第二传输线一侧的边缘与所述第二传输线靠近所述第六栅极连接块一侧的边缘之间的距离大于2μm。

图11为本公开示例性实施例一种显示基板的结构示意图。在示例性实施方式中，显示基板可以包括显示区域和位于显示区域第二方向Y一侧的绑定区域，显示区域可以至少包括构成多个像素行和多个像素列的多个子像素、以及多条数据信号线，数据信号线与像素列中多个子像素电连接。绑定区域可以至少包括检测电路，检测电路可以至少包括多个检测单元，多个检测单元可以沿着第一方向X以设定的间隔依次设置，多个检测单元的位置可以与显示区域中多条数据信号线的位置一一对应，图11示意了绑定区域中2个检测单元的平面结构。如图11所示，至少一个检测单元可以至少包括多个晶体管以及与多个晶体管对应连接的多条控制线、多条检测线和多条传输线，多个晶体管可以沿着第二方向Y(像素列方向)依次设置，多条控制线的形状可以为沿着第一方向X(像素行方向)延伸的线形状，多条控制线分别与多个晶体管的栅电极对应连接，多条检测线的形状可以为沿着第一方向X延伸的线形状，多条检测线分别与多个晶体管的源电极对应连接，多条传输线的形状可以为沿着第二方向Y延伸的线形状，多条传输线分别与多个晶体管的漏电极对应连接。

在示例性实施方式中，多个晶体管可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6，第一晶体管T1可以设置在显示区域第二方向Y的一侧，第二晶体管T2可以设置在第一晶体管T1远离显示区域的一侧，第三晶体管T3可以设置在第二晶体管T2远离显示区域的一侧，第四晶体管T4可以设置在第三晶体管T3远离显示区域的一侧，第五晶体管T5可以设置在第四晶体管T4远离显示区域的一侧，第六晶体管T6可以设置在第五晶体管T5远离显示区域的一侧。

在示例性实施方式中，多条控制线可以包括第一控制线110、第二控制线120、第三控制线130、第四控制线140、第五控制线150和第六控制线160，上述控制线的第一端分别与绑定区域的引脚对应连接，上述控制线的第二端延伸到检测电路所在区域后，分别多个晶体管的栅电极对应连接。

在示例性实施方式中，多条检测线可以包括第一检测线210、第二检测线220、第三检测线230、第四检测线240、第五检测线250和第六检测线260，上述检测线的第一端分别与绑定区域的引脚对应连接，上述检测线的第二端延伸到检测电路所在区域后，分别多个晶体管的源电极对应连接。

在示例性实施方式中，多条传输线可以包括第一传输线51、第二传输线52、第三传输线53、第四传输线54，上述传输线的第一端分别与多个晶体管的漏电极对应连接，上述传输线的第二端向着显示区域延伸后，分别与显示区域的第一数据信号线、第二数据信号线、第三数据信号线和第四数据信号线对应连接，即第一传输线51与第一数据信号线连接，第二传输线52与第二数据信号线连接，第三传输线53与第三数据信号线连接，第四传输线54与第四数据信号线连接。

在示例性实施方式中，第一晶体管T1和第二晶体管T2可以构成第三开关单元。第一晶体管T1可以至少包括第一有源层、第一栅电极、第一源电极和第一漏电极，第一栅电极与第一控制线110连接，第一源电极与第一检测线210连接，第一漏电极与第三传输线53连接，实现了第一晶体管T1可以控制第一检测线210与第三传输线53之间的导通和断开。第二晶体管T2可以至少包括第二有源层、第二栅电极、第二源电极和第二漏电极，第二栅电极与第二控制线120连接，第二源电极与第二检测线220连接，第二漏电极与第三传输线53连接，实现了第二晶体管T2可以控制第二检测线220与第三传输线53之间的导通和断开。

在示例性实施方式中，第一晶体管T1的第一漏电极和第二晶体管T2的第二漏电极可以为相互连接的一体结构，即第一晶体管T1和第二晶体管T2通过第三连接电极93与第三传输线53连接，第三连接电极93可以同时作为第一晶体管T1的第一漏电极和第二晶体管T2的第二漏电极。

在示例性实施方式中，第三晶体管T3和第四晶体管T4可以构成第一开关单元。第三晶体管T3可以至少包括第三有源层、第三栅电极、第三源电极和第三漏电极，第三栅电极与第三控制线130连接，第三源电极与第三检测线230连接，第三漏电极与第一传输线51连接，实现了第三晶体管T3可以控制第三检测线230与第一传输线51之间的导通和断开。第四晶体管T4可以至少包括第四有源层、第四栅电极、第四源电极和第四漏电极，第四栅电极与第四控制线140连接，第四源电极与第四检测线240连接，第四漏电极与第一传输线51连接，实现了第四晶体管T4可以控制第四检测线240与第一传输线51之间的导通和断开。

在示例性实施方式中，第二控制线120和第三控制线130可以为相互连接的一体结构。

在示例性实施方式中，第三晶体管T3的第三漏电极和第四晶体管T4的第四漏电极可以为相互连接的一体结构，即第三晶体管T3和第四晶体管T4通过第一连接电极91与第一传输线51连接，第一连接电极91可以同时作为第三晶体管T3的第三漏电极和第四晶体管T4的第四漏电极。

在示例性实施方式中，第五晶体管T5可以构成第四开关单元。第五晶体管T5可以至少包括第五有源层15、第五栅电极25、第五源电极和第五漏电极，第五栅电极25与第五控制线150连接，第五源电极与第五检测线250连接，第五漏电极与第四传输线54连接，实现了第五晶体管T5可以控制第五检测线250与第四传输线54之间的导通和断开。

在示例性实施方式中，第五晶体管T5还可以包括第五栅极连接块45，第五栅电极25和第五栅极连接块45在基底上的正投影与第五控制线150在基底上的正投影至少部分交叠。第五栅电极25的形状可以为沿着第一方向X(像素行方向)延伸的条形状，第五栅极连接块45的形状可以为矩形状，第五栅极连接块45可以设置在第五栅电极25第一方向X的反方向的一侧，且与第五栅电极25连接，第五栅极连接块45通过过孔与第五控制线150连接。

在示例性实施方式中，第五栅极连接块45的宽度可以大于第五栅电极25的宽度，宽度可以为第五栅电极25和第五栅极连接块45沿着第二方向Y(像素列方向)的最小尺寸或者平均尺寸。

在示例性实施方式中，第五栅极连接块45在基底上的正投影与第五有源层15在基底上的正投影没有交叠，过孔在基底上的正投影与第五有源层15在基底上的正投影没有交叠。

在示例性实施方式中，第五栅电极25和第五栅极连接块45可以为相互连接的一体结构。

在示例性实施方式中，第五控制线150上可以设置有第一栅连接电极81，第一栅连接电极81在基底上的正投影与第五栅极连接块45在基底上的正投影至少部分交叠，第一栅连接电极81通过过孔与第五栅极连接块45连接。

在示例性实施方式中，第五控制线150和第一栅连接电极81可以为相互连接的一体结构。

在示例性实施方式中，第一栅连接电极81的宽度可以大于第五控制线150的宽度，宽度可以为第五控制线150和第一栅连接电极81沿着第二方向Y的最小尺寸或者平均尺寸。

在示例性实施方式中，第六晶体管T6可以构成第二开关单元。第六晶体管T6可以至少包括第六有源层16、第六栅电极26、第六源电极和第六漏电极，第六栅电极26与第六控制线160连接，第六源电极与第六检测线260连接，第六漏电极与第二传输线52连接，实现了第六晶体管T6可以控制第六检测线260与第二传输线52之间的导通和断开。

在示例性实施方式中，第六晶体管T6还可以包括第六栅极连接块46，第六栅电极26和第六栅极连接块46在基底上的正投影与第六控制线160在基底上的正投影至少部分交叠。第六栅电极26的形状可以为沿着第一方向X(像素行方向)延伸的条形状，第六栅极连接块46的形状可以为矩形状，第六栅极连接块46可以设置在第六栅电极26第一方向X的反方向的一侧，且与第六栅电极26连接，第六栅极连接块46通过过孔与第六控制线160连接。

在示例性实施方式中，第六栅极连接块46的宽度可以大于第六栅电极26的宽度，宽度可以为第六栅电极26和第六栅极连接块46沿着第二方向Y(像素列方向)的最小尺寸或者平均尺寸。

在示例性实施方式中，第六栅极连接块46在基底上的正投影与第六有源层16在基底上的正投影没有交叠，过孔在基底上的正投影与第六有源层16在基底上的正投影没有交叠。

在示例性实施方式中，第六栅电极26和第六栅极连接块46可以为相互连接的一体结构。

在示例性实施方式中，第六控制线160上可以设置有第二栅连接电极82，第二栅连接电极82在基底上的正投影与第六栅极连接块46在基底上的正投影至少部分交叠，第二栅连接电极82通过过孔与第六栅极连接块46连接。

在示例性实施方式中，第六控制线160和第二栅连接电极82可以为相互连接的一体结构。

在示例性实施方式中，第二栅连接电极82的宽度可以大于第六控制线160的宽度，宽度可以为第六控制线160和第二栅连接电极82沿着第二方向Y的最小尺寸或者平均尺寸。

在示例性实施方式中，在垂直于显示基板的平面上，显示基板可以包括在基底上依次设置的半导体层、第一导电层、第二导电层和第三导电层。半导体层可以至少包括多个晶体管的有源层，第一导电层可以至少包括多个晶体管的栅电极、第五栅极连接块45、第六栅极连接块46、第二传输线52和第四传输线54，第二导电层可以至少包括第一传输线51和第三传输线53，第三导电层可以至少包括第一控制线110至第六控制线160、第一检测线210至第六检测线260、第一栅连接电极81、第二栅连接电极82、第一连接电极91和第三连接电极93。

下面通过检测电路的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中，“A的正投影包含B的正投影”或“B的正投影位于“A的正投影范围之内”，是指B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。

在示例性实施方式中，检测电路的制备过程可以包括如下操作。

(1)在基底上形成半导体层图案。在示例性实施方式中，在基底上形成半导体层图案可以包括：在基底上依次沉积第一绝缘薄膜和半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成覆盖基底的第一绝缘层，以及设置在第一绝缘层上的半导体层图案，如图12所示。

在示例性实施方式中，每个检测单元的半导体层图案可以至少包括沿着第二方向Y(远离显示区域的方向)依次设置第一有源层11、第二有源层12、第三有源层13、第四有源层14、第五有源层15和第六有源层16，每个有源层的形状可以为沿着第二方向Y延伸的条形状。

在示例性实施方式中，第一有源层11可以作为第一晶体管T1的有源层，第二有源层12可以作为第二晶体管T2的有源层，第三有源层13可以作为第三晶体管T3的有源层，第四有源层14可以作为第四晶体管T4的有源层，第五有源层15可以作为第五晶体管T5的有源层，第六有源层16可以作为第六晶体管T6的有源层。

在示例性实施方式中，每个有源层可以包括第一区、第二区以及位于第一区和第二区之间的沟道区，第一有源层11的第二区和第二有源层12的第二区相互连接，使第一有源层11和第二有源层12形成相互连接的一体结构，第三有源层13的第二区和第四有源层14的第二区相互连接，使第三有源层13和第四有源层14形成相互连接的一体结构。

在示例性实施方式中，多个检测单元的半导体图案可以基本上相同。

(2)形成第一导电层图案。在示例性实施方式中，形成第一导电层图案可以包括：在形成前述图案的基底上依次沉积第二绝缘薄膜和第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成覆盖半导体层图案的第二绝缘层，以及设置在第二绝缘层上的第一导电层图案，如图13所示。在示例性实施方式中，第一导电层可以称为第一栅金属层(GATE1)。

在示例性实施方式中，每个检测单元的第一导电层图案至少包括：多个栅电极、多条栅极连接线、多个栅极连接块、多条传输线和多个传输连接块。

在示例性实施方式中，每个检测单元的多个栅电极可以至少包括沿着第二方向Y依次设置第一栅电极21、第二栅电极22、第三栅电极23、第四栅电极24、第五栅电极25和第六栅电极26，每个栅电极可以为沿着第一方向X延伸的条形状，多个栅电极在基底上的正投影与多个有源层在基底上的正投影至少部分交叠。

在示例性实施方式中，第一栅电极21可以作为第一晶体管T1的栅电极，第二栅电极22可以作为第二晶体管T2的栅电极，第三栅电极23可以作为第三晶体管T3的栅电极，第四栅电极24可以作为第四晶体管T4的栅电极，第五栅电极25可以作为第五晶体管T5的栅电极，第六栅电极26可以作为第六晶体管T6的栅电极，每个栅电极可以位于对应有源层第二方向Y的中部区域。

在示例性实施方式中，每个检测单元的多条栅极连接线可以至少包括第一栅极连接线31、第二栅极连接线32、第三栅极连接线33和第四栅极连接线34，每个检测单元的多个栅极连接块可以至少包括第一栅极连接块41、第二栅极连接块42、第三栅极连接块43和第四栅极连接块44，多条栅极连接线的形状可以为主体部分沿着第二方向Y延伸的条形状，第一栅极连接块41、第二栅极连接块42和第三栅极连接块43的形状可以为主体部分沿着第一方向X延伸的条形状，第四栅极连接块44的形状可以为矩形状。

在示例性实施方式中，第一栅极连接线31远离显示区域的第一端与第一栅电极21连接，第一栅极连接线31的第二端沿着第二方向Y向着靠近显示区域的方向延伸后，与第一栅极连接块41连接，第一栅极连接块41被配置为与后续形成的第一控制线连接。

在示例性实施方式中，第二栅极连接线32靠近显示区域的第一端与第二栅电极22连接，第二栅极连接线32的第二端沿着第二方向Y向着远离显示区域的方向延伸后，与第二栅极连接块42连接，第二栅极连接块42的被配置为与后续形成的第二控制线连接。

在示例性实施方式中，第三栅极连接线33远离显示区域的第一端与第三栅电极23连接，第三栅极连接线33的第二端沿着第二方向Y向着靠近显示区域的方向延伸后，与第三栅极连接块43连接，第三栅极连接块43被配置为与后续形成的第三控制线连接。

在示例性实施方式中，第四栅极连接线34靠近显示区域的第一端与第四栅电极24连接，第四栅极连接线34的第二端沿着第二方向Y向着远离显示区域的方向延伸后，与第四栅极连接块44连接，第四栅极连接块44被配置为与后续形成的第四控制线连接。

在示例性实施方式中，每个检测单元的多个栅极连接块还可以包括第五栅极连接块45和第六栅极连接块46，第五栅极连接块45和第六栅极连接块46的形状可以为矩形状。

在示例性实施方式中，第五栅极连接块45可以设置在第五栅电极25第一方向X的反方向的一侧，且与第五栅电极25连接，第五栅极连接块45被配置为与后续形成的第五控制线连接。

在示例性实施方式中，第五栅电极25在基底上的正投影与第五有源层15在基底上的正投影至少部分交叠，第五栅极连接块45在基底上的正投影与第五有源层15在基底上的正投影没有交叠。

在示例性实施方式中，第五栅电极25和第五栅极连接块45可以为相互连接的一体结构。

在示例性实施方式中，第六栅极连接块46可以设置在第六栅电极26第一方向X的反方向的一侧，且与第六栅电极26连接，第六栅极连接块46被配置为与后续形成的第六控制线连接。

在示例性实施方式中，第六栅电极26在基底上的正投影与第六有源层16在基底上的正投影至少部分交叠，第六栅极连接块46在基底上的正投影与第六有源层16在基底上的正投影没有交叠。

在示例性实施方式中，第六栅电极26和第六栅极连接块46可以为相互连接的一体结构。

在示例性实施方式中，条形状的第五栅电极25或者第六栅电极26具有第一宽度M1，矩形状的第五栅极连接块45或者第六栅极连接块46具有第二宽度M2，第二宽度M2可以大于第一宽度M1，第一宽度M1可以为第五栅电极25或者第六栅电极26沿着第二方向Y的最小尺寸或者平均尺寸，第二宽度M2可以为第五栅极连接块45或者第六栅极连接块46沿着第二方向Y的最小尺寸或者平均尺寸。

在示例性实施方式中，第五栅极连接块45靠近第五有源层15一侧的边缘与第五有源层15靠近第五栅极连接块45一侧的边缘之间的第一距离L1可以大于2μm，第六栅极连接块46靠近第六有源层16一侧的边缘与第六有源层16靠近第六栅极连接块46一侧的边缘之间的第一距离L1可以大于2μm。例如，第一距离L1可以约为2.5μm左右。

在示例性实施方式中，每个检测单元的多条传输线连接线可以至少包括第二传输线52和第四传输线54。

在示例性实施方式中，第二传输线52的形状可以为主体部分沿着第二方向Y延伸的折线状，第二传输线52可以至少包括依次连接的第一子线52-1、第四过渡线52-4、第二子线52-2、第五过渡线52-5和第三子线52-3。

在示例性实施方式中，第一子线52-1、第二子线52-2和第三子线52-3的形状可以为主体部分沿着第二方向Y延伸的线形状，第四过渡线52-4和第五过渡线52-5的形状可以为沿着第一方向X延伸的折线状。第一子线52-1可以位于第一栅电极21和第二栅电极22第一方向X的反方向的一侧，第二子线52-2可以位于第三栅电极23和第四栅电极24第一方向X的一侧，第三子线52-3可以位于第五栅电极25和第六栅电极26第一方向X的反方向的一侧。第四过渡线52-4可以位于第一子线52-1和第二子线52-2之间，第四过渡线52-4的第一端与第一子线52-1连接，第四过渡线52-4的第二端与第二子线52-2连接，使得第二传输线52从检测单元的左侧延伸到检测单元的右侧。第五过渡线52-5可以位于第二子线52-2和第三子线52-3之间，第五过渡线52-5的第一端与第二子线52-2连接，第五过渡线52-5的第二端与第三子线52-3连接，使得第二传输线52从检测单元的右侧延伸到检测单元的左侧。

在示例性实施方式中，第四传输线54的形状可以为主体部分沿着第二方向Y延伸的直线状，第四传输线54可以位于多个栅电极第一方向X的一侧。

在示例性实施方式中，每个检测单元的多个传输连接块可以至少包括第二传输连接块62和第四传输连接块64，第二传输连接块62和第四传输连接块64的形状可以为主体部分沿着第一方向X延伸的直线状。

在示例性实施方式中，第二传输连接块62可以位于第六有源层16靠近显示区域的一侧。第二传输连接块62的第一端与第二传输线52的第三子线52-3连接，第二传输连接块62的第二端向着靠近第四传输线54的方向延伸，第二传输连接块62被配置为与后续形成的第二连接电极连接。

在示例性实施方式中，第四传输连接块64可以位于第五有源层15远离显示区域的一侧。第四传输连接块64的第一端与第四传输线54连接，第四传输连接块64的第二端向着靠近第二传输线52的方向延伸，第四传输连接块64被配置为与后续形成的第四连接电极连接。

在示例性实施方式中，多个检测单元的第一导电层图案可以基本上相同。

(3)形成第二导电层图案。在示例性实施方式中，形成第二导电层图案可以包括：在形成前述图案的基底上依次沉积第三绝缘薄膜和第二导电薄膜，通过图案化工艺对第二导电薄膜进行图案化，形成覆盖第一导电层图案的第三绝缘层，以及设置在第三绝缘层上的第二导电层图案，如图14所示。在示例性实施方式中，第二导电层可以称为第二栅金属层(GATE2)。

在示例性实施方式中，每个检测单元的第二导电层图案至少包括多条传输线和多个传输连接块。

在示例性实施方式中，每个检测单元的多条传输线可以至少包括第一传输线51和第三传输线53。

在示例性实施方式中，第一传输线51的形状可以为主体部分沿着第二方向Y延伸的直线状，第一传输线51可以位于第二传输线52和多个栅电极第一方向X的反方向的一侧。

在示例性实施方式中，第三传输线53的形状可以为主体部分沿着第二方向Y延伸的折线状，第三传输线53可以至少包括依次连接的第十一子线53-11、第十四过渡线53-14、第十二子线53-12、第十五过渡线53-15和第十三子线53-13。

在示例性实施方式中，第十一子线53-11、第十二子线53-12和第十三子线53-13的形状可以为主体部分沿着第二方向Y延伸的线形状，第十四过渡线53-14和第十五过渡线53-15的形状可以为沿着第一方向X延伸的直线状或者折线状。第十一子线53-11可以位于第一栅电极21至第四栅电极24第一方向X的一侧，第十二子线53-12可以位于第五栅电极25第一方向X的反方向的一侧，第十三子线53-13可以位于第六栅电极26第一方向X的一侧。第十四过渡线53-14可以位于第十一子线53-11和第十二子线53-12之间，第十四过渡线53-14的第一端与第十一子线53-11连接，第十四过渡线53-14的第二端与第十二子线53-12连接，使得第三传输线53从检测单元的右侧延伸到检测单元的左侧。第十五过渡线53-15可以位于第十二子线53-12和第十三子线53-13之间，第十五过渡线53-15的第一端与第十二子线53-12连接，第十五过渡线53-15的第二端与第十三子线53-13连接，使得第三传输线53从检测单元的左侧延伸到检测单元的右侧。

在示例性实施方式中，第五栅极连接块45靠近第三传输线53中第十二子线53-12一侧的边缘与第三传输线53中第十二子线53-12靠近第五栅极连接块45一侧的边缘之间的第二距离L2可以大于2μm，以避免短路。例如，第二距离L2可以约为4.0μm左右。

在示例性实施方式中，第六栅极连接块46靠近第二传输线52中第三子线52-3一侧的边缘与第二传输线52中第三子线52-3靠近第六栅极连接块46一侧的边缘之间的第三距离L3可以大于2μm，以避免短路。例如，第三距离L3可以约为4.0μm左右。

在示例性实施方式中，每个检测单元的多个传输连接块可以至少包括第一传输连接块61和第三传输连接块63，第一传输连接块61和第三传输连接块63的形状可以为块形状。

在示例性实施方式中，第一传输连接块61与第一传输线51连接，第一传输连接块61被配置为与后续形成的第一连接电极连接。在第一方向X上，第一传输连接块61可以位于第一传输线51靠近第三传输线53的一侧，在第二方向Y上，第二传输连接块62可以位于第三栅电极23和第四栅电极24之间。

在示例性实施方式中，第三传输连接块63与第三传输线53的第十一子线53-11连接，第三传输连接块63被配置为与后续形成的第三连接电极连接。在第一方向X上，第三传输连接块63可以位于第三传输线53靠近第一传输线51的一侧，在第二方向Y上，第三传输连接块63可以位于第一栅电极21和第二栅电极22之间。

在示例性实施方式中，多个检测单元的第二导电层图案可以基本上相同。

(4)形成第四绝缘层图案。在示例性实施方式中，形成第四绝缘层图案可以包括：在形成前述图案的基底上沉积第四绝缘薄膜，通过图案化工艺对第四绝缘薄膜进行图案化，形成覆盖第二导电层的第四绝缘层图案，第四绝缘层上形成有多个过孔，如图15所示。

在示例性实施方式中，每个检测单元中的多个过孔可以至少包括第一过孔K1、第二过孔K2、第三过孔K3、第四过孔K4、第五过孔K5、第六过孔K6、第七过孔K7、第八过孔K8、第九过孔K9、第十过孔K10、第十一过孔K11、第十二过孔K12、第十三过孔K13、第十四过孔K14、第十五过孔K15、第十六过孔K16、第十七过孔K17、第十八过孔K18、第十九过孔K19和第二十过孔K20。

在示例性实施方式中，第一过孔K1在基底上的正投影可以位于第一有源层11的第一区在基底上的正投影的范围之内，第一过孔K1内的第二绝缘层、第三绝缘层和第四绝缘层被刻蚀掉，暴露出第一有源层11的第一区的表面，第一过孔K1被配置为使后续形成的第一检测线通过该过孔与第一有源层11的第一区连接。

在示例性实施方式中，第二过孔K2在基底上的正投影可以位于第二有源层12的第一区在基底上的正投影的范围之内，第二过孔K2内的第二绝缘层、第三绝缘层和第四绝缘层被刻蚀掉，暴露出第二有源层12的第一区的表面，第二过孔K2被配置为使后续形成的第二检测线通过该过孔与第二有源层12的第一区连接。

在示例性实施方式中，第三过孔K3在基底上的正投影可以位于第一有源层11的第二区(也是第二有源层12的第二区)在基底上的正投影的范围之内，第二过孔K2内的第二绝缘层、第三绝缘层和第四绝缘层被刻蚀掉，暴露出第一有源层11的第二区的表面，第二过孔K2被配置为使后续形成的第三连接电极通过该过孔与第一有源层11的第二区(也是第二有源层12的第二区)连接。

在示例性实施方式中，第四过孔K4在基底上的正投影可以位于第三有源层13的第一区在基底上的正投影的范围之内，第四过孔K4内的第二绝缘层、第三绝缘层和第四绝缘层被刻蚀掉，暴露出第三有源层13的第一区的表面，第四过孔K4被配置为使后续形成的第三检测线通过该过孔与第三有源层13的第一区连接。

在示例性实施方式中，第五过孔K5在基底上的正投影可以位于第四有源层14的第一区在基底上的正投影的范围之内，第五过孔K5内的第二绝缘层、第三绝缘层和第四绝缘层被刻蚀掉，暴露出第四有源层14的第一区的表面，第五过孔K5被配置为使后续形成的第四检测线通过该过孔与第四有源层14的第一区连接。

在示例性实施方式中，第六过孔K6在基底上的正投影可以位于第三有源层13的第二区(也是第四有源层14的第二区)在基底上的正投影的范围之内，第六过孔K6内的第二绝缘层、第三绝缘层和第四绝缘层被刻蚀掉，暴露出第三有源层13的第二区的表面，第六过孔K6被配置为使后续形成的第一连接电极通过该过孔与第三有源层13的第二区(也是第四有源层14的第二区)连接。

在示例性实施方式中，第七过孔K7在基底上的正投影可以位于第五有源层15的第一区在基底上的正投影的范围之内，第七过孔K7内的第二绝缘层、第三绝缘层和第四绝缘层被刻蚀掉，暴露出第五有源层15的第一区的表面，第七过孔K7被配置为使后续形成的第五检测线通过该过孔与第五有源层15的第一区连接。

在示例性实施方式中，第八过孔K8在基底上的正投影可以位于第五有源层15的第二区在基底上的正投影的范围之内，第八过孔K8内的第二绝缘层、第三绝缘层和第四绝缘层被刻蚀掉，暴露出第五有源层15的第二区的表面，第八过孔K8被配置为使后续形成的第四连接电极通过该过孔与第五有源层15的第二区连接。

在示例性实施方式中，第九过孔K9在基底上的正投影可以位于第六有源层16的第一区在基底上的正投影的范围之内，第九过孔K9内的第二绝缘层、第三绝缘层和第四绝缘层被刻蚀掉，暴露出第六有源层16的第一区的表面，第九过孔K9被配置为使后续形成的第六检测线通过该过孔与第六有源层16的第一区连接。

在示例性实施方式中，第十过孔K10在基底上的正投影可以位于第六有源层16的第二区在基底上的正投影的范围之内，第十过孔K10内的第二绝缘层、第三绝缘层和第四绝缘层被刻蚀掉，暴露出第六有源层16的第二区的表面，第十过孔K10被配置为使后续形成的第二连接电极通过该过孔与第六有源层16的第二区连接。

在示例性实施方式中，第十一过孔K11在基底上的正投影可以位于第一传输连接块61在基底上的正投影的范围之内，第十一过孔K11内的第四绝缘层被刻蚀掉，暴露出第一传输连接块61的表面，第十一过孔K11被配置为使后续形成的第一连接电极通过该过孔与第一传输连接块61连接。

在示例性实施方式中，第十二过孔K12在基底上的正投影可以位于第二传输连接块62在基底上的正投影的范围之内，第十二过孔K12内的第三绝缘层和第四绝缘层被刻蚀掉，暴露出第二传输连接块62的表面，第十二过孔K12被配置为使后续形成的第二连接电极通过该过孔与第二传输连接块62连接。

在示例性实施方式中，第十三过孔K13在基底上的正投影可以位于第三传输连接块63在基底上的正投影的范围之内，第十三过孔K13内的第四绝缘层被刻蚀掉，暴露出第三传输连接块63的表面，第十三过孔K13被配置为使后续形成的第三连接电极通过该过孔与第三传输连接块63连接。

在示例性实施方式中，第十四过孔K14在基底上的正投影可以位于第四传输连接块64在基底上的正投影的范围之内，第十四过孔K14内的第三绝缘层和第四绝缘层被刻蚀掉，暴露出第四传输连接块64的表面，第十四过孔K14被配置为使后续形成的第四连接电极通过该过孔与第四传输连接块64连接。

在示例性实施方式中，第十五过孔K15在基底上的正投影可以位于第一栅极连接块41在基底上的正投影的范围之内，第十五过孔K15内的第三绝缘层和第四绝缘层被刻蚀掉，暴露出第一栅极连接块41的表面，第十五过孔K15被配置为使后续形成的第一控制线通过该过孔与第一栅极连接块41连接。

在示例性实施方式中，第十六过孔K16在基底上的正投影可以位于第二栅极连接块42在基底上的正投影的范围之内，第十六过孔K16内的第三绝缘层和第四绝缘层被刻蚀掉，暴露出第二栅极连接块42的表面，第十六过孔K16被配置为使后续形成的第二控制线通过该过孔与第二栅极连接块42连接。

在示例性实施方式中，第十七过孔K17在基底上的正投影可以位于第三栅极连接块43在基底上的正投影的范围之内，第十七过孔K17内的第三绝缘层和第四绝缘层被刻蚀掉，暴露出第三栅极连接块43的表面，第十七过孔K17被配置为使后续形成的第三控制线通过该过孔与第二栅极连接块42连接。

在示例性实施方式中，第十八过孔K18在基底上的正投影可以位于第四栅极连接块44在基底上的正投影的范围之内，第十八过孔K18内的第三绝缘层和第四绝缘层被刻蚀掉，暴露出第四栅极连接块44的表面，第十八过孔K18被配置为使后续形成的第四控制线通过该过孔与第二栅极连接块42连接。

在示例性实施方式中，第十九过孔K19在基底上的正投影可以位于第五栅极连接块45在基底上的正投影的范围之内，第十九过孔K19内的第三绝缘层和第四绝缘层被刻蚀掉，暴露出第五栅极连接块45的表面，第十九过孔K19被配置为使后续形成的第五控制线通过该过孔与第二栅极连接块42连接。

在示例性实施方式中，第十九过孔K19在基底上的正投影与第五有源层15在基底上的正投影没有交叠。

在示例性实施方式中，第二十过孔K20在基底上的正投影可以位于第六栅极连接块46在基底上的正投影的范围之内，第二十过孔K20内的第三绝缘层和第四绝缘层被刻蚀掉，暴露出第六栅极连接块46的表面，第二十过孔K20被配置为使后续形成的第六控制线通过该过孔与第二栅极连接块42连接。

在示例性实施方式中，第二十过孔K20在基底上的正投影与第六有源层16在基底上的正投影没有交叠。

在示例性实施方式中，第一过孔K1至第二十过孔K20可以为多个，以增加连接可靠性。

在示例性实施方式中，第十九过孔K19和第二十过孔K20可以均包括两个过孔，两个过孔可以沿着第二方向Y依次设置。

在示例性实施方式中，多个检测单元的过孔图案可以基本上相同。

(4)形成第三导电层图案。在示例性实施方式中，形成第三导电层图案可以包括：在形成前述图案的基底上沉积第三导电薄膜，通过图案化工艺对第三导电薄膜进行图案化，在第四绝缘层上形成第三导电层图案，如图16所示。在示例性实施方式中，第三导电层可以称为第一源漏金属层(SD1)。

在示例性实施方式中，第三导电层图案可以至少包括多条控制线、多条检测线和多个连接电极。

在示例性实施方式中，每个检测单元的多条控制线可以至少包括第一控制线110、第二控制线120、第三控制线130、第四控制线140、第五控制线150和第六控制线160，第一控制线110至第六控制线160的形状可以为沿着第一方向X延伸的线形状。

在示例性实施方式中，第一控制线110的第一端与绑定引脚区的引脚连接，第一控制线110第二端延伸到检测电路区，通过第十五过孔K15与检测单元中的第一栅极连接块41连接。由于第一栅极连接块41与第一栅极连接线31连接，第一栅极连接线31与第一栅电极21连接，因而第一控制线110传输的第一控制信号可以通过第一栅极连接块41和第一栅极连接线31传输给第一栅电极21，控制第一晶体管T1的导通和断开。

在示例性实施方式中，第二控制线120的第一端与绑定引脚区的引脚连接，第二控制线120的第二端延伸到检测电路区，通过第十六过孔K16与检测单元中的第二栅极连接块42连接。由于第二栅极连接块42与第二栅极连接线32连接，第二栅极连接线32与第二栅电极22连接，因而第二控制线120传输的第二控制信号可以通过第二栅极连接块42和第二栅极连接线32传输给第二栅电极22，控制第二晶体管T2的导通和断开。

在示例性实施方式中，第三控制线130的第一端与绑定引脚区的引脚连接，第三控制线130的第二端延伸到检测电路区，通过第十七过孔K17与检测单元中的第三栅极连接块43连接。由于第三栅极连接块43与第三栅极连接线33连接，第三栅极连接线33与第三栅电极23连接，因而第三控制线130传输的第三控制信号可以通过第三栅极连接块43和第三栅极连接线33传输给第三栅电极23，控制第三晶体管T3的导通和断开。

在示例性实施方式中，第二控制线120和第三控制线130可以为相互连接的一体结构，即第二控制线120和第三控制线130可以是一条共用的控制线，使得第二晶体管T2和第三晶体管T3同时导通或者同时断开。

在示例性实施方式中，第四控制线140的第一端与绑定引脚区的引脚连接，第四控制线140的第二端延伸到检测电路区，通过第十八过孔K18与检测单元中的第四栅极连接块44连接。由于第四栅极连接块44与第四栅极连接线34连接，第四栅极连接线34与第四栅电极24连接，因而第四控制线140传输的第四控制信号可以通过第四栅极连接块44和第四栅极连接线34传输给第四栅电极24，控制第四晶体管T4的导通和断开。

在示例性实施方式中，第五控制线150的第一端与绑定引脚区的引脚连接，第五控制线150的第二端延伸到检测电路区，通过第十九过孔K19与检测单元中的第五栅极连接块45连接。由于第五栅极连接块45与第五栅电极25连接，因而第五控制线150传输的第五控制信号可以通过第五栅极连接块45传输给第五栅电极25，控制第五晶体管T5的导通和断开。

在示例性实施方式中，第五控制线150上可以连接有第一栅连接电极81，第一栅连接电极81的形状可以为矩形状，第一栅连接电极81在基底上的正投影与第五栅极连接块45在基底上的正投影至少部分交叠，第一栅连接电极81通过第十九过孔K19与第五栅极连接块45连接。

在示例性实施方式中，第五栅电极25在基底上的正投影与第五控制线150在基底上的正投影至少部分交叠，第五栅极连接块45在基底上的正投影与第五控制线150在基底上的正投影至少部分交叠。

在示例性实施方式中，第一栅连接电极81在基底上的正投影与第五有源层15在基底上的正投影没有交叠。

在示例性实施方式中，第六控制线160的第一端与绑定引脚区的引脚连接，第六控制线160的第二端延伸到检测电路区，通过第二十过孔K20与检测单元中的第六栅极连接块46连接。由于第六栅极连接块46与第六栅电极26连接，因而第六控制线160传输的第六控制信号可以通过第六栅极连接块46传输给第六栅电极26，控制第六晶体管T6的导通和断开。

在示例性实施方式中，第六控制线160上可以连接有第二栅连接电极82，第二栅连接电极82的形状可以为矩形状，第二栅连接电极82在基底上的正投影与第六栅极连接块46在基底上的正投影至少部分交叠，第二栅连接电极82通过第二十过孔K20与第六栅极连接块46连接。

在示例性实施方式中，第六栅电极26在基底上的正投影与第六控制线160在基底上的正投影至少部分交叠，第六栅极连接块46在基底上的正投影与第六控制线160在基底上的正投影至少部分交叠。

在示例性实施方式中，第二栅连接电极82在基底上的正投影与第六有源层16在基底上的正投影没有交叠。

在示例性实施方式中，线形状的第五控制线150或者第六控制线160具有第三宽度M3，矩形状的第一栅连接电极81或者第二栅连接电极82具有第四宽度M4，第四宽度M4可以大于第三宽度M3，第三宽度M3可以为第五控制线150或者第六控制线160沿着第二方向Y的最小尺寸或者平均尺寸，第四宽度M4可以为第一栅连接电极81或者第二栅连接电极82沿着第二方向Y的最小尺寸或者平均尺寸。

在示例性实施方式中，每个检测单元的多条检测线可以至少包括第一检测线210、第二检测线220、第三检测线230、第四检测线240、第五检测线250和第六检测线260，第一检测线210至第六检测线260的形状可以为沿着第一方向X延伸的线形状。

在示例性实施方式中，第一检测线210的第一端与绑定引脚区的引脚连接，第一检测线210的第二端延伸到检测电路区后，通过第一过孔K1与检测单元中的第一有源层11的第一区连接，因而实现了第一检测线210向第一晶体管T1的源电极写入第一检测信号。

在示例性实施方式中，第一检测线210上可以连接有第一连接凸块71，第一连接凸块71可以设置在第一检测线210靠近第一有源层11的一侧，且第一连接凸块71在基底上的正投影与第一有源层11的第一区在基底上的正投影至少部分交叠，第一连接凸块71通过第一过孔K1与检测单元中的第一有源层11的第一区连接。

在示例性实施方式中，第一检测线210和第一连接凸块71可以为相互连接的一体结构，第一连接凸块71可以作为第一晶体管T1的源电极。

在示例性实施方式中，第二检测线220的第一端与绑定引脚区的引脚连接，第二检测线220的第二端延伸到检测电路区后，通过第二过孔K2与检测单元中的第二有源层12的第一区连接，因而实现了第二检测线220向第二晶体管T2的源电极写入第二检测信号。

在示例性实施方式中，第二检测线220上可以连接有第二连接凸块72，第二连接凸块72可以设置在第二检测线220靠近第二有源层12的一侧，且第二连接凸块72在基底上的正投影与第二有源层12的第一区在基底上的正投影至少部分交叠，第二连接凸块72通过第二过孔K2与检测单元中的第二有源层12的第一区连接。

在示例性实施方式中，第二检测线220和第二连接凸块72可以为相互连接的一体结构，第二连接凸块72可以作为第二晶体管T2的源电极。

在示例性实施方式中，第三检测线230的第一端与绑定引脚区的引脚连接，第三检测线230的第二端延伸到检测电路区后，通过第四过孔K4与检测单元中的第三有源层13的第一区连接，因而实现了第三检测线230向第三晶体管T3的源电极写入第三检测信号。

在示例性实施方式中，第三检测线230上可以连接有第三连接凸块73，第三连接凸块73可以设置在第三检测线230靠近第三有源层13的一侧，且第三检测线230在基底上的正投影与第三有源层13的第一区在基底上的正投影至少部分交叠，第三连接凸块73通过第四过孔K4与检测单元中的第三有源层13的第一区连接。

在示例性实施方式中，第三检测线230和第三连接凸块73可以为相互连接的一体结构，第三连接凸块73可以作为第三晶体管T3的源电极。

在示例性实施方式中，第四检测线240的第一端与绑定引脚区的引脚连接，第四检测线240的第二端延伸到检测电路区后，通过第五过孔K5与检测单元中的第四有源层14的第一区连接，因而实现了第四检测线240向第四晶体管T4的源电极写入第四检测信号。

在示例性实施方式中，第四检测线240上可以连接有第四连接凸块74，第四连接凸块74可以设置在第四检测线240靠近第四有源层14的一侧，且第四连接凸块74在基底上的正投影与第四有源层14的第一区在基底上的正投影至少部分交叠，第四连接凸块74通过第五过孔K5与检测单元中的第四有源层14的第一区连接。

在示例性实施方式中，第四检测线240和第四连接凸块74可以为相互连接的一体结构，第四连接凸块74可以作为第四晶体管T4的源电极。

在示例性实施方式中，第五检测线250的第一端与绑定引脚区的引脚连接，第五检测线250的第二端延伸到检测电路区后，通过第七过孔K7与检测单元中的第五有源层15的第一区连接，因而实现了第五检测线250向第五晶体管T5的源电极写入第五检测信号。

在示例性实施方式中，第五检测线250上可以连接有第五连接凸块75，第五连接凸块75可以设置在第五检测线250靠近第五有源层15的一侧，且第五连接凸块75在基底上的正投影与第五有源层15的第一区在基底上的正投影至少部分交叠，第五连接凸块75通过第七过孔K7与检测单元中的第五有源层15的第一区连接。

在示例性实施方式中，第五检测线250和第五连接凸块75可以为相互连接的一体结构，第五连接凸块75可以作为第五晶体管T5的源电极。

在示例性实施方式中，第六检测线260的第一端与绑定引脚区的引脚连接，第六检测线260的第二端延伸到检测电路区后，通过第九过孔K9与检测单元中的第六有源层16的第一区连接，因而实现了第六检测线260向第六晶体管T6的源电极写入第六检测信号。

在示例性实施方式中，第六检测线260上可以连接有第六连接凸块76，第六连接凸块76可以设置在第六检测线260靠近第六有源层16的一侧，且第六连接凸块76在基底上的正投影与第六有源层16的第一区在基底上的正投影至少部分交叠，第六连接凸块76通过第九过孔K9与检测单元中的第六有源层16的第一区连接。

在示例性实施方式中，第六检测线260和第六连接凸块76可以为相互连接的一体结构，第六连接凸块76可以作为第六晶体管T6的源电极。

在示例性实施方式中，每个检测单元的多个连接电极可以至少包括第一连接电极91、第二连接电极92、第三连接电极93和第四连接电极94。

在示例性实施方式中，第一连接电极91的形状可以为沿着第一方向X延伸的条形状，可以设置在检测单元的第三栅电极23和第四栅电极24之间。一方面，第一连接电极91通过第六过孔K6与第三有源层13的第二区(也是第四有源层14的第二区)连接，另一方面，第一连接电极91通过第十一过孔K11与第一传输连接块61连接，第一连接电极91可以同时作为第三晶体管T3的漏电极和第四晶体管T4的漏电极。由于第一传输连接块61与第一传输线51连接，因而实现了第一传输线51与第三晶体管T3的漏电极和第四晶体管T4的漏电极的连接，第三晶体管T3可以控制第三检测线230与第一传输线51之间的导通和断开，第四晶体管T4可以控制第四检测线240与第一传输线51之间的导通和断开。

在示例性实施方式中，在第三晶体管T3导通时，第三检测线230传输的第三检测信号传输给第一传输线51，第一传输线51将第一检测信号传输给显示区域中连接B子像素的数据信号线。在第四晶体管T4导通时，第四检测线240传输的第四检测信号传输给第一传输线51，第一传输线51将第四检测信号传输给显示区域中连接R子像素的数据信号线。

在示例性实施方式中，第二连接电极92的形状可以为矩形状。一方面，第二连接电极92通过第十过孔K10与第六有源层16的第二区连接，另一方面，第二连接电极92通过第十二过孔K12与第二传输连接块62连接，第二连接电极92可以作为第六晶体管T6的漏电极。由于第二传输连接块62与第二传输线52连接，因而实现了第二传输线52与第六晶体管T6的漏电极的连接，第六晶体管T6可以控制第六检测线260与第二传输线52之间的导通和断开。

在示例性实施方式中，在第六晶体管T6导通时，第六检测线260传输的第六检测信号传输给第二传输线52，第二传输线52将第六检测信号传输给显示区域中连接G1子像素的数据信号线。

在示例性实施方式中，第三连接电极93的形状可以为沿着第一方向X延伸的条形状，可以设置在检测单元的第一栅电极21和第二栅电极22之间。一方面，第三连接电极93通过第三过孔K3与第一有源层11的第二区(也是第二有源层12的第二区)连接，另一方面，第三连接电极93通过第十三过孔K13与第三传输连接块63连接，第三连接电极93可以同时作为第一晶体管T1的漏电极和第二晶体管T2的漏电极。由于第三传输连接块63与第三传输线53连接，因而实现了第三传输线53与第一晶体管T1的漏电极和第二晶体管T2的漏电极的连接，第一晶体管T1可以控制第一检测线210与第三传输线53之间的导通和断开，第二晶体管T2可以控制第二检测线220与第三传输线53之间的导通和断开。

在示例性实施方式中，在第一晶体管T1导通时，第一检测线210传输的第一检测信号传输给第三传输线53，第三传输线53将第一检测信号传输给显示区域中连接R子像素的数据信号线。在第二晶体管T2导通时，第二检测线220传输的第二检测信号传输给第三传输线53，第三传输线53将第二检测信号传输给显示区域中连接B子像素的数据信号线。

在示例性实施方式中，第四连接电极94的形状可以为矩形状。一方面，第四连接电极94通过第八过孔K8与第五有源层15的第二区连接，另一方面，第四连接电极94通过第十四过孔K14与第四传输连接块64连接，第四连接电极94可以作为第五晶体管T5的漏电极。由于第四传输连接块64与第四传输线54连接，因而实现了第四传输线54与第五晶体管T5的漏电极的连接，第五晶体管T5可以控制第五检测线250与第四传输线54之间的导通和断开。

在示例性实施方式中，在第五晶体管T5导通时，第五检测线250传输的第五检测信号传输给第四传输线54，第四传输线54将第五检测信号传输给显示区域中连接G2子像素的数据信号线。

在示例性实施方式中，第一控制线110和第一检测线210可以设置在第一晶体管T1靠近显示区域的一侧，第一控制线110可以设置在第一检测线210远离第一晶体管T1(靠近显示区域)的一侧。

在示例性实施方式中，第二检测线220可以设置在第二晶体管T2远离显示区域的一侧，第三检测线230可以设置在第三晶体管T3靠近显示区域的一侧，一体结构的第二控制线120和第三控制线130可以设置在第二检测线220和第三检测线230之间。

在示例性实施方式中，第四检测线240可以设置在第四晶体管T4远离显示区域的一侧，第五检测线250可以设置在第五晶体管T5靠近显示区域的一侧，第四控制线140可以设置在第四检测线240和第五检测线250之间。

在示例性实施方式中，第六检测线260可以设置在第六晶体管T6远离显示区域的一侧，第五控制线150和第六控制线160可以设置在第五检测线250和第六检测线260之间，第六控制线160可以设置在第五控制线150远离显示区域的一侧。

至此，制备完成检测电路。检测电路可以包括沿着第一方向X依次设置的多个检测单元，至少一个检测单元可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6。第一晶体管T1的第一栅电极与第一控制线110连接，第一晶体管T1的第一源电极与第一检测线210连接，第一晶体管T1的第一漏电极与第三传输线53连接。第二晶体管T2的第二栅电极与第二控制线120连接，第二晶体管T2的第二源电极与第二检测线220连接，第二晶体管T2的第二漏电极与第三传输线53连接。第三晶体管T3的第三栅电极与第三控制线130连接，第三晶体管T3的第三源电极与第三检测线230连接，第三晶体管T3的第三漏电极与第一传输线51连接。第四晶体管T4的第四栅电极与第四控制线140连接，第四晶体管T4的第四源电极与第四检测线240连接，第四晶体管T4的第四漏电极与第一传输线51连接。第五晶体管T5的第五栅电极与第五控制线150连接，第五晶体管T5的第五源电极与第五检测线250连接，第五晶体管T5的第五漏电极与第四传输线54连接。第六晶体管T6的第六栅电极与第六控制线160连接，第六晶体管T6的第六源电极与第六检测线260连接，第六晶体管T6的第六漏电极与第二传输线52连接。

在示例性实施方式中，基底可以是柔性基底，或者可以是刚性基底。柔性基底可以包括叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层，第一柔性材料层和第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料，第一无机材料层和第二无机材料层的材料可以采用氮化硅(SiNx)或氧化硅(SiOx)等，用于提高基底的抗水氧能力，半导体层的材料可以采用非晶硅(a-si)。

在示例性实施方式中，第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层。第一绝缘层可称为缓冲(Buffer)层，用于提高基底的抗水氧能力，第二绝缘层和第三绝缘层可称之为栅绝缘(GI)层，第四绝缘层可称之为层间绝缘(ILD)层。第一导电层、第二导电层和第三导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或多种，或者上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Ti/Al/Ti等。有源层薄膜可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩或聚噻吩等材料，即本公开适用于基于氧化物(Oxide)技术、硅技术或有机物技术制造的晶体管。

通过本示例性实施例显示基板的结构和制备过程可以看出，本公开通过设置与栅电极连接的栅极连接块，利用栅极连接块通过过孔与相应的控制线连接，即控制线在晶体管之前接入，使得过孔有效避开了晶体管所在区域，即使过孔的实际尺寸较大或者过孔位置偏移较多，也不会存在控制线接入晶体管的源电极或者漏电极的情况，有效解决了亮线缺陷。本公开制备工艺利用成熟的制备设备即可实现，工艺改进较小、兼容性高，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高，具有良好的应用前景。

本公开示例性实施例还提供了一种显示基板的制备方法，以制备前述的显示基板。在示例性实施方式中，所述显示基板包括显示区域和位于所述显示区域一侧的绑定区域，所述显示区域至少包括构成多个像素行和多个像素列的多个子像素、以及多条数据信号线，所述数据信号线与所述像素列中多个子像素电连接；所述制备方法可以包括：

在所述绑定区域形成至少一个检测单元，所述检测单元包括多个晶体管，至少一个晶体管包括有源层、栅电极和栅极连接块，所述晶体管的源电极与检测线连接，所述晶体管的漏电极通过传输线与所述数据信号线连接，所述栅电极与栅极连接块连接，所述栅极连接块通过过孔与控制线连接，所述栅电极和栅极连接块在显示基板平面上的正投影与所述控制线在显示基板平面上的正投影至少部分交叠，所述过孔在显示基板平面上的正投影与所述有源层在显示基板平面上的正投影没有交叠。

本公开示例性实施例还提供了一种显示装置，包括前述实施例的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。

本领域的普通技术人员应当理解，可以对本公开的技术方案进行修改或者等同替换，而不脱离本公开技术方案的精神和范围，均应涵盖在本公开的权利要求的范围当中。

Claims (16)

1.一种显示基板，其特征在于，包括显示区域和位于所述显示区域一侧的绑定区域，所述显示区域至少包括构成多个像素行和多个像素列的多个子像素、以及多条数据信号线，所述数据信号线与所述像素列中多个子像素电连接；所述绑定区域包括至少一个检测单元以及与所述检测单元连接的控制线、检测线和传输线，所述检测单元包括多个晶体管，至少一个晶体管包括有源层、源电极、漏电极、栅电极和栅极连接块，所述源电极与所述检测线连接，所述漏电极通过所述传输线与所述数据信号线连接，所述栅电极与所述栅极连接块连接，所述栅极连接块通过过孔与所述控制线连接，所述栅电极和所述栅极连接块在所述显示基板平面上的正投影与所述控制线在所述显示基板平面上的正投影至少部分交叠，所述过孔在所述显示基板平面上的正投影与所述有源层在所述显示基板平面上的正投影没有交叠。

2.根据权利要求1所述的显示基板，其特征在于，所述栅极连接块在所述显示基板平面上的正投影与所述有源层在所述显示基板平面上的正投影没有交叠。

3.根据权利要求1所述的显示基板，其特征在于，所述栅极连接块靠近所述有源层一侧的边缘与所述有源层靠近所述栅极连接块一侧的边缘之间的距离大于2μm。

4.根据权利要求1所述的显示基板，其特征在于，所述栅电极的形状为沿着所述像素行方向延伸的条形状，所述栅极连接块的形状为矩形状，所述栅极连接块设置在所述栅电极的一侧，且与所述栅电极连接。

5.根据权利要求4所述的显示基板，其特征在于，所述栅电极和所述栅极连接块为相互连接的一体结构。

6.根据权利要求4所述的显示基板，其特征在于，所述栅极连接块的第二宽度大于所述栅电极的第一宽度，所述第一宽度为所述栅电极沿所述像素列方向的最小尺寸，所述第二宽度为所述栅极连接块沿所述像素列方向的最小尺寸。

7.根据权利要求1所述的显示基板，其特征在于，所述控制线上设置有栅连接电极，所述栅连接电极在所述显示基板平面上的正投影与所述栅极连接块在所述显示基板平面上正投影至少部分交叠，所述栅连接电极通过过孔与所述栅极连接块连接。

8.根据权利要求7所述的显示基板，其特征在于，所述控制线和所述栅连接电极为相互连接的一体结构。

9.根据权利要求7所述的显示基板，其特征在于，所述栅连接电极的第四宽度大于所述控制线的第三宽度，所述第三宽度为所述控制线沿所述像素列方向的最小尺寸，所述第四宽度为所述栅连接电极沿所述像素列方向的最小尺寸。

10.根据权利要求1至9任一项所述的显示基板，其特征在于，所述多个像素列至少包括沿着所述像素行方向依次设置的第一像素列、第二像素列、第三像素列和第四像素列，所述第一像素列和第三像素列均包括多个出射红色光线的红色子像素和多个出射蓝色光线的蓝色子像素，所述第二像素列包括多个出射绿色光线的第一绿色子像素，所述第四像素列包括多个出射绿色光线的第二绿色子像素；所述多条数据信号线至少包括沿着所述像素行方向依次设置的第一数据信号线、第二数据信号线、第三数据信号线和第四数据信号线，所述第一数据信号线与所述第一像素列中的多个红色子像素和多个蓝色子像素电连接，所述第二数据信号线与所述第二像素列中的多个第一绿色子像素电连接，所述第三数据信号线与所述第三像素列中的多个红色子像素和多个蓝色子像素电连接，所述第四数据信号线与所述第四像素列中的多个第二绿色子像素电连接；所述传输线至少包括第一传输线、第二传输线、第三传输线和第四传输线，所述第一传输线与所述第一数据信号线连接，所述第二传输线与所述第二数据信号线连接，所述第三传输线与所述第三数据信号线连接，所述第四传输线与所述第四数据信号线连接。

11.根据权利要求10所述的显示基板，其特征在于，所述检测单元的多个晶体管至少包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管，所述控制线至少包括第一控制线、第二控制线、第三控制线、第四控制线、第五控制线和第六控制线，所述检测线至少包括第一检测线、第二检测线、第三检测线、第四检测线、第五检测线和第六检测线；所述第一晶体管的第一栅电极与所述第一控制线连接，所述第一晶体管的第一源电极与所述第一检测线连接，所述第一晶体管的第一漏电极与所述第三传输线连接；所述第二晶体管的第二栅电极与所述第二控制线连接，所述第二晶体管的第二源电极与所述第二检测线连接，所述第二晶体管的第二漏电极与所述第三传输线连接；所述第三晶体管的第三栅电极与所述第三控制线连接，所述第三晶体管的第三源电极与所述第三检测线连接，所述第三晶体管的第三漏电极与所述第一传输线连接；所述第四晶体管的第四栅电极与所述第四控制线连接，所述第四晶体管的第四源电极与所述第四检测线连接，所述第四晶体管的第四漏电极与所述第一传输线连接；所述第五晶体管的第五栅电极与所述第五控制线连接，所述第五晶体管的第五源电极与所述第五检测线连接，所述第五晶体管的第五漏电极与所述第四传输线连接；所述第六晶体管的第六栅电极与所述第六控制线连接，所述第六晶体管的第六源电极与所述第六检测线连接，所述第六晶体管的第六漏电极与所述第二传输线连接。

12.根据权利要求11所述的显示基板，其特征在于，所述第二控制线和所述第三控制线为相互连接的一体结构，所述第一晶体管的第一漏电极和所述第二晶体管的第二漏电极为相互连接的一体结构，所述第三晶体管的第三漏电极和所述第四晶体管的第四漏电极为相互连接的一体结构。

13.根据权利要求11所述的显示基板，其特征在于，所述第五晶体管还包括第五栅极连接块，所述第五栅极连接块与所述第五栅电极连接，所述第五栅极连接块通过过孔与所述第五控制线连接，所述第五栅电极和所述第五栅极连接块在所述显示基板平面上的正投影与所述第五控制线在所述显示基板平面上的正投影至少部分交叠，所述过孔在所述显示基板平面上的正投影与所述第五晶体管的有源层在所述显示基板平面上的正投影没有交叠，所述第五栅极连接块靠近所述第三传输线一侧的边缘与所述第三传输线靠近所述第五栅极连接块一侧的边缘之间的距离大于2μm。

14.根据权利要求11所述的显示基板，其特征在于，所述第六晶体管还包括第六栅极连接块，所述第六栅极连接块与所述第六栅电极连接，所述第六栅极连接块通过过孔与所述第六控制线连接，所述第六栅电极和所述第六栅极连接块在所述显示基板平面上的正投影与所述第六控制线在所述显示基板平面上的正投影至少部分交叠，所述过孔在所述显示基板平面上的正投影与所述第六晶体管的有源层在所述显示基板平面上的正投影没有交叠，所述第六栅极连接块靠近所述第二传输线一侧的边缘与所述第二传输线靠近所述第六栅极连接块一侧的边缘之间的距离大于2μm。

15.一种显示装置，其特征在于，包括如权利要求1至14任一项所述的显示基板。

16.一种显示基板的制备方法，其特征在于，所述显示基板包括显示区域和位于所述显示区域一侧的绑定区域，所述显示区域至少包括构成多个像素行和多个像素列的多个子像素、以及多条数据信号线，所述数据信号线与所述像素列中多个子像素电连接；所述制备方法包括：

在所述绑定区域形成至少一个检测单元以及与所述检测单元连接的控制线、检测线和传输线，所述检测单元包括多个晶体管，至少一个晶体管包括有源层、源电极、漏电极、栅电极和栅极连接块，所述源电极与所述检测线连接，所述漏电极通过所述传输线与所述数据信号线连接，所述栅电极与所述栅极连接块连接，所述栅极连接块通过过孔与所述控制线连接，所述栅电极和所述栅极连接块在所述显示基板平面上的正投影与所述控制线在所述显示基板平面上的正投影至少部分交叠，所述过孔在所述显示基板平面上的正投影与所述有源层在所述显示基板平面上的正投影没有交叠。

Images