CN113851490A - 显示基板及其制备方法、显示装置 - Google Patents

显示基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN113851490A
CN113851490A CN202111119976.7A CN202111119976A CN113851490A CN 113851490 A CN113851490 A CN 113851490A CN 202111119976 A CN202111119976 A CN 202111119976A CN 113851490 A CN113851490 A CN 113851490A
Authority
CN
China
Prior art keywords
signal line
substrate
layer
area
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111119976.7A
Other languages
English (en)
Inventor
唐霞
魏悦
杨旭
崔伟
邹富伟
杨国强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202111119976.7A priority Critical patent/CN113851490A/zh
Publication of CN113851490A publication Critical patent/CN113851490A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开提供了一种显示基板及其制备方法、显示装置。显示基板包括显示区域和边框区域，边框区域包括第一电路区、走线区和第二电路区，边框区域包括设置在基底上的边框结构层和第一平坦层；第一电路区的边框结构层包括第一栅极驱动电路，第二电路区的边框结构层包括第二栅极驱动电路，走线区的边框结构层包括至少一条输出信号线，输出信号线向着显示区域的方向延伸；第一平坦层上设置有至少一个排气槽，排气槽在基底上的正投影与输出信号线在基底上的正投影不交叠。本公开通过设置排气槽在基底上的正投影与输出信号线在基底上的正投影没有交叠，保证了第一平坦层对信号线的包覆效果，有效避免了出现短路或者信号串扰等不良。

Description

显示基板及其制备方法、显示装置
技术领域
本公开涉及但不限于显示技术领域，尤指一种显示基板及其制备方法、显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，简称OLED)和量子点发光二极管(Quantum-dot Light Emitting Diodes，简称QLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以OLED或QLED为发光器件、由薄膜晶体管(Thin Film Transistor，简称TFT)进行信号控制的显示装置已成为目前显示领域的主流产品。
经本申请发明人研究发现，现有显示装置存在短路或者信号串扰等问题。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开示例性实施例所要解决的技术问题是，提供一种显示基板及其制备方法、显示装置，以解决现有显示装置存在的短路或者信号串扰等问题。
本公开提供了一种显示基板，包括显示区域和位于所述显示区域至少一侧的边框区域，所述边框区域包括沿着远离所述显示区域的方向依次设置的第一电路区、走线区和第二电路区；在垂直于所述显示基板的平面上，所述边框区域包括设置在基底上的边框结构层以及设置在所述边框结构层远离所述基底一侧的第一平坦层；所述第一电路区的边框结构层包括第一栅极驱动电路，所述第二电路区的边框结构层包括第二栅极驱动电路，所述走线区的边框结构层包括至少一条输出信号线，所述输出信号线向着所述显示区域的方向延伸；所述第一平坦层上设置有至少一个排气槽，所述排气槽在基底上的正投影与所述输出信号线在基底上的正投影不交叠。
在示例性实施方式中，所述排气槽设置在所述走线区。
在示例性实施方式中，所述走线区的边框结构层包括多条输出信号线，多条输出信号线沿着平行于显示区域边缘的方向间隔设置，至少一个排气槽设置在相邻的输出信号线之间。
在示例性实施方式中，所述第一平坦层上设置有多个排气槽，所述多个排气槽沿着平行于显示区域边缘的方向间隔设置。
在示例性实施方式中，沿着远离所述显示区域的方向，所述排气槽具有第一宽度；所述排气槽在所述基底上的正投影中靠近所述输出信号线一侧的边缘与所述输出信号线在所述基底上的正投影中靠近所述排气槽一侧的边缘之间的距离大于或等于所述第一宽度的20％。
在示例性实施方式中，所述排气槽在所述基底上的正投影中靠近所述输出信号线一侧的边缘与所述输出信号线在所述基底上的正投影中靠近所述排气槽一侧的边缘之间的距离大于或等于2.0μm。
在示例性实施方式中，沿着远离所述显示区域的方向，所述排气槽具有第一宽度，所述第一宽度为8.0μm至10.0μm。
在示例性实施方式中，所述第一平坦层的厚度为1.35μm至2.0μm。
在示例性实施方式中，所述走线区的边框结构层至少包括：设置在所述基底上的第一栅金属层，设置在所述第一栅金属层远离所述基底一侧的绝缘层，以及设置在所述绝缘层远离所述基底一侧的第一源漏金属层，所述第一栅金属层包括所述输出信号线。
在示例性实施方式中，所述第一源漏金属层包括第一信号线和第二信号线，所述第一信号线和第二信号线位于所述走线区，并沿着平行于显示区域边缘的方向延伸，所述第一信号线位于所述走线区中靠近所述第二电路区的一侧，所述第二信号线位于所述第一信号线远离所述第二电路区的一侧，所述排气槽设置在所述第一信号线与第二信号线之间。
在示例性实施方式中，所述排气槽在基底上的正投影与所述第一信号线在基底上的正投影不交叠，所述排气槽在基底上的正投影与所述第二信号线在基底上的正投影不交叠。
在示例性实施方式中，沿着远离所述显示区域的方向，所述排气槽具有第一宽度；所述排气槽靠近所述第一信号线一侧的边缘与所述第一信号线靠近所述排气槽一侧的边缘之间的距离大于或等于所述第一宽度的40％；所述排气槽靠近所述第二信号线一侧的边缘与所述第二信号线靠近所述排气槽一侧的边缘之间的距离大于或等于所述第一宽度的40％。
在示例性实施方式中，所述排气槽靠近所述第一信号线一侧的边缘与所述第一信号线靠近所述排气槽一侧的边缘之间的距离大于或等于4.0μm；所述排气槽靠近所述第二信号线一侧的边缘与所述第二信号线靠近所述排气槽一侧的边缘之间的距离大于或等于4.0μm。
本公开还提供了一种显示装置，包括前述的显示基板。
本公开还提供了一种显示基板的制备方法，所述显示基板包括显示区域和位于所述显示区域至少一侧的边框区域；所述边框区域包括沿着远离所述显示区域的方向依次设置的第一电路区、走线区和第二电路区；所述制备方法包括：
在基底上形成边框结构层；所述第一电路区的边框结构层包括第一栅极驱动电路，所述第二电路区的边框结构层包括第二栅极驱动电路，所述走线区的边框结构层包括至少一条输出信号线，所述输出信号线向着所述显示区域的方向延伸；
在所述边框结构层形成第一平坦层；所述第一平坦层上设置有至少一个排气槽，所述排气槽在基底上的正投影与所述输出信号线在基底上的正投影不交叠。
本公开提供了一种显示基板及其制备方法、显示装置，通过设置排气槽在基底上的正投影与输出信号线在基底上的正投影没有交叠，保证了第一平坦层对信号线的包覆效果，有效避免了出现短路或者信号串扰等不良。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。
图1为一种显示装置的结构示意图；
图2为一种显示基板的结构示意图；
图3为一种显示区域的平面结构示意图；
图4为一种显示区域的剖面结构示意图；
图5为一种像素驱动电路的等效电路示意图；
图6为一种像素驱动电路的工作时序图；
图7为一种显示基板边框区域的平面结构示意图；
图8为本公开示例性实施例一种显示基板边框区域的平面结构示意图；
图9为本公开示例性实施例形成边框结构层图案后的示意图；
图10至图12为本公开示例性实施例形成第一平坦层图案后的示意图；
图13为本公开示例性实施例形成连接电极图案后的示意图；
图14为一种显示基板中排气槽的剖面结构示意图。
附图标记说明:
10—基底； 11—第一绝缘层； 12—第二绝缘层；
13—第三绝缘层； 14—第四绝缘层； 15—第一平坦层；
21—第一输出信号线； 23—第二输出信号线； 31—第一信号线；
32—第二信号线； 33—第三信号线； 34—第四信号线；
40—排气槽； 50—连接电极； 100—显示区域；
102—驱动电路层； 103—发光结构层； 104—封装结构层；
200—边框区域； 210—第一电路区； 211—第一移位寄存器；
220—引线区； 230—第二电路区； 231—第二移位寄存器；
240—隔离坝区； 250—裂缝坝区； 260—切割区；
300—绑定区域； 301—阳极； 302—像素定义层；
303—有机发光层； 304—阴极； 401—第一封装层；
402—第二封装层； 403—第三封装层。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
本公开中的附图比例可以作为实际工艺中的参考，但不限于此。例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换，“源端”和“漏端”可以互相调换。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。
本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
图1为一种显示装置的结构示意图。如图1所示，显示装置可以包括时序控制器、数据驱动器、扫描驱动器、发光驱动器和像素阵列，时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接，数据驱动器分别与多个数据信号线(D1到Dn)连接，扫描驱动器分别与多个扫描信号线(S1到Sm)连接，发光驱动器分别与多个发光信号线(E1到Eo)连接。像素阵列可以包括多个子像素Pxij，i和j可以是自然数，至少一个子像素Pxij可以包括电路单元和与电路单元连接的发光器件，电路单元可以包括至少一个扫描信号线、至少一个数据信号线、至少一个发光信号线和像素驱动电路。在示例性实施方式中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器，可以将适合于发光驱动器的规格的时钟信号、发射停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和Dn的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn，n可以是自然数。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可以是自然数。发光驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线E1、E2、E3、……和Eo的发射信号。例如，发光驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光信号线E1至Eo。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号，o可以是自然数。
图2为一种显示基板的结构示意图。如图2所示，在示例性实施方式中，显示基板可以包括显示区域100和位于显示区域100至少一侧的边框区域200。显示区域100可以包括规则排列的多个子像素，子像素可以包括像素驱动电路和与像素驱动电路连接的发光器件，边框区域200可以包括向多个子像素的像素驱动电路传输扫描信号和发光信号的栅极驱动电路(Gate Driver on Array，简称GOA)。
在示例性实施方式中，显示基板还可以包括绑定区域300，绑定区域300可以位于显示区域100的一侧，绑定区域200可以包括将信号线连接至外部驱动装置的绑定电路。
图3为一种显示区域的平面结构示意图。在示例性实施方式中，显示区域可以包括以矩阵方式排布的多个像素单元P，至少一个像素单元P可以包括出射第一颜色光线的第一子像素P1、出射第二颜色光线的第二子像素P2和出射第三颜色光线的第三子像素P3。至少一个子像素可以包括像素驱动电路和发光器件，像素驱动电路可以与扫描信号线、数据信号线和发光信号线连接，像素驱动电路被配置为在扫描信号线和发光信号线的控制下，接收数据信号线传输的数据电压，向发光器件输出相应的电流，发光器件与所在子像素的像素驱动电路连接，发光器件被配置为响应所在子像素的像素驱动电路输出的电流发出相应亮度的光。
在示例性实施方式中，第一子像素P1可以是出射红色光线的红色子像素(R)，第二子像素P2可以是出射蓝色光线的蓝色子像素(B)，第三子像素P3可以是出射绿色光线的绿色子像素(G)。在示例性实施方式中，子像素的形状可以是矩形状、菱形、五边形或六边形，三个子像素可以采用水平并列、竖直并列或品字等方式排列。在示例性实施方式中，至少一个像素单元P可以包括四个子像素，本公开在此不做限定。
图4为一种显示区域的剖面结构示意图，示意了显示区域中三个子像素的剖面结构。如图4所示，在垂直于显示基板的平面上，显示区域可以包括设置在基底10上的驱动电路层102、设置在驱动电路层102远离基底一侧的发光结构层103以及设置在发光结构层103远离基底一侧的封装结构层104。在一些可能的实现方式中，显示基板可以包括其它膜层，本公开在此不做限定。
在示例性实施方式中，基底10可以是柔性基底，或者可以是刚性基底。每个子像素的驱动电路层102可以包括多个信号线和像素驱动电路，像素驱动电路可以包括多个晶体管和存储电容，图4中仅以一个晶体管102A和一个存储电容102B为例进行示意。每个子像素的发光结构层103可以包括构成发光器件的多个膜层，多个膜层可以包括阳极301、像素定义层302、有机发光层303和阴极304，阳极301可以通过过孔与晶体管102A的漏电极连接，有机发光层303与阳极301连接，阴极304与有机发光层303连接，有机发光层303在阳极301和阴极304驱动下出射相应颜色的光线。封装结构层104可以包括叠设的第一封装层401、第二封装层402和第三封装层403，第一封装层401和第三封装层403可以采用无机材料，第二封装层402可以采用有机材料，第二封装层402设置在第一封装层401和第三封装层403之间，形成无机材料/有机材料/无机材料的叠层结构，可以保证外界水汽无法进入发光结构层103。
在示例性实施方式中，有机发光层303可以包括发光层(EML)，以及如下任意一层或多层：空穴注入层(HIL)、空穴传输层(HTL)、电子阻挡层(EBL)、空穴阻挡层(HBL)、电子传输层(ETL)和电子注入层(EIL)。
在示例性实施方式中，显示区域中所有子像素的空穴注入层、空穴传输层和电子阻挡层可以是连接在一起的共通层，所有子像素的空穴阻挡层、电子传输层和电子注入层可以是连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以是隔离的。
图5为一种像素驱动电路的等效电路示意图。在示例性实施方式中，像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C、7T1C或8T1C结构。如图5所示，像素驱动电路可以包括7个晶体管(第一晶体管T1到第七晶体管T7)和1个存储电容C，像素驱动电路分别与7个信号线(数据信号线D、第一扫描信号线S1、第二扫描信号线S2、发光信号线E、初始信号线INIT、第一电源线VDD和第二电源线VSS)连接。
在示例性实施方式中，像素驱动电路可以包括第一节点N1、第二节点N2和第三节点N3。其中，第一节点N1分别与第三晶体管T3的第一极、第四晶体管T4的第二极和第五晶体管T5的第二极连接，第二节点N2分别与第一晶体管的第二极、第二晶体管T2的第一极、第三晶体管T3的控制极和存储电容C的第二端连接，第三节点N3分别与第二晶体管T2的第二极、第三晶体管T3的第二极和第六晶体管T6的第一极连接。
在示例性实施方式中，存储电容C的第一端与第一电源线VDD连接，存储电容C的第二端与第二节点N2连接，即存储电容C的第二端与第三晶体管T3的控制极连接。
第一晶体管T1的控制极与第二扫描信号线S2连接，第一晶体管T1的第一极与初始信号线INIT连接，第一晶体管的第二极与第二节点N2连接。当导通电平扫描信号施加到第二扫描信号线S2时，第一晶体管T1将初始电压传输到第三晶体管T3的控制极，以使第三晶体管T3的控制极的电荷量初始化。
第二晶体管T2的控制极与第一扫描信号线S1连接，第二晶体管T2的第一极与第二节点N2连接，第二晶体管T2的第二极与第三节点N3连接。当导通电平扫描信号施加到第一扫描信号线S1时，第二晶体管T2使第三晶体管T3的控制极与第二极连接。
第三晶体管T3的控制极与第二节点N2连接，即第三晶体管T3的控制极与存储电容C的第二端连接，第三晶体管T3的第一极与第一节点N1连接，第三晶体管T3的第二极与第三节点N3连接。第三晶体管T3可以称为驱动晶体管，第三晶体管T3根据其控制极与第一极之间的电位差来确定在第一电源线VDD与第二电源线VSS之间流动的驱动电流的量。
第四晶体管T4的控制极与第一扫描信号线S1连接，第四晶体管T4的第一极与数据信号线D连接，第四晶体管T4的第二极与第一节点N1连接。第四晶体管T4可以称为开关晶体管、扫描晶体管等，当导通电平扫描信号施加到第一扫描信号线S1时，第四晶体管T4使数据信号线D的数据电压输入到像素驱动电路。
第五晶体管T5的控制极与发光信号线E连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第一节点N1连接。第六晶体管T6的控制极与发光信号线E连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与发光器件的第一极连接。第五晶体管T5和第六晶体管T6可以称为发光晶体管。当导通电平发光信号施加到发光信号线E时，第五晶体管T5和第六晶体管T6通过在第一电源线VDD与第二电源线VSS之间形成驱动电流路径而使发光器件发光。
第七晶体管T7的控制极与第一扫描信号线S1连接，第七晶体管T7的第一极与初始信号线INIT连接，第七晶体管T7的第二极与发光器件的第一极连接。当导通电平扫描信号施加到第一扫描信号线S1时，第七晶体管T7将初始电压传输到发光器件的第一极，以使发光器件的第一极中累积的电荷量初始化或释放发光器件的第一极中累积的电荷量。
在示例性实施方式中，发光器件可以是OLED，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)，或者可以是QLED，包括叠设的第一极(阳极)、量子点发光层和第二极(阴极)。
在示例性实施方式中，发光器件的第二极与第二电源线VSS连接，第二电源线VSS的信号为低电平信号，第一电源线VDD的信号为持续提供高电平信号。第一扫描信号线S1为本显示行像素驱动电路中的扫描信号线，第二扫描信号线S2为上一显示行像素驱动电路中的扫描信号线，即对于第n显示行，第一扫描信号线S1为S(n)，第二扫描信号线S2为S(n-1)，本显示行的第二扫描信号线S2与上一显示行像素驱动电路中的第一扫描信号线S1为同一信号线，可以减少显示面板的信号线，实现显示面板的窄边框。
在示例性实施方式中，第一晶体管T1到第七晶体管T7可以是P型晶体管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。
在示例性实施方式中，第一晶体管T1到第七晶体管T7可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(LowTemperature Polycrystalline Oxide，简称LTPO)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。
图6为一种像素驱动电路的工作时序图。下面通过图5示例的像素驱动电路的工作过程说明本公开示例性实施例，图5中的像素驱动电路包括7个晶体管(第一晶体管T1到第六晶体管T7)和1个存储电容C，7个晶体管均为P型晶体管。
在示例性实施方式中，以OLED为例，像素驱动电路的工作过程可以包括：
第一阶段A1，称为复位阶段，第二扫描信号线S2的信号为低电平信号，第一扫描信号线S1和发光信号线E的信号为高电平信号。第二扫描信号线S2的信号为低电平信号，使第一晶体管T1导通，初始信号线INIT的信号提供至第二节点N2，对存储电容C进行初始化，清除存储电容中原有数据电压。第一扫描信号线S1和发光信号线E的信号为高电平信号，使第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7断开，此阶段OLED不发光。
第二阶段A2、称为数据写入阶段或者阈值补偿阶段，第一扫描信号线S1的信号为低电平信号，第二扫描信号线S2和发光信号线E的信号为高电平信号，数据信号线D输出数据电压。此阶段由于存储电容C的第二端为低电平，因此第三晶体管T3导通。第一扫描信号线S1的信号为低电平信号使第二晶体管T2、第四晶体管T4和第七晶体管T7导通。第二晶体管T2和第四晶体管T4导通使得数据信号线D输出的数据电压经过第一节点N1、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第二节点N2，并将数据信号线D输出的数据电压与第三晶体管T3的阈值电压之差充入存储电容C，存储电容C的第二端(第二节点N2)的电压为Vd-|Vth|，Vd为数据信号线D输出的数据电压，Vth为第三晶体管T3的阈值电压。第七晶体管T7导通使得初始信号线INIT的初始电压提供至OLED的第一极，对OLED的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保OLED不发光。第二扫描信号线S2的信号为高电平信号，使第一晶体管T1断开。发光信号线E的信号为高电平信号，使第五晶体管T5和第六晶体管T6断开。
第三阶段A3、称为发光阶段，发光信号线E的信号为低电平信号，第一扫描信号线S1和第二扫描信号线S2的信号为高电平信号。发光信号线E的信号为低电平信号，使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的第一极提供驱动电压，驱动OLED发光。
在像素驱动电路驱动过程中，流过第三晶体管T3(驱动晶体管)的驱动电流由其栅电极和第一极之间的电压差决定。由于第二节点N2的电压为Vdata-|Vth|，因而第三晶体管T3的驱动电流为：
I＝K*(Vgs-Vth)2＝K*[(Vdd-Vd+|Vth|)-Vth]2＝K*[(Vdd-Vd]2
其中，I为流过第三晶体管T3的驱动电流，也就是驱动OLED的驱动电流，K为常数，Vgs为第三晶体管T3的栅电极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，Vd为数据信号线D输出的数据电压，Vdd为第一电源线VDD输出的电源电压。
图7为一种显示基板边框区域的平面结构示意图，为图2中C区域的放大图。如图7所示，在示例性实施方式中，在平行于显示基板的平面内，边框区域200可以包括沿着远离显示区域100的方向依次设置的第一电路区210、走线区220、第二电路区230、隔离区240、裂缝坝区250和切割区260。
在示例性实施方式中，第一电路区210可以包括第一栅极驱动电路，第一栅极驱动电路被配置为向显示区域100输出第一驱动信号。第二电路区230可以包括第二栅极驱动电路，第二栅极驱动电路被配置为向显示区域100输出第二驱动信号。走线区230可以包括多条信号线，多条信号线被配置为向第一栅极驱动电路和第二栅极驱动电路输出控制信号。
在示例性实施方式中，第一驱动信号可以是扫描信号，第二驱动信号可以是发光信号。或者，第一驱动信号可以是发光信号，第二驱动信号可以是扫描信号。
在示例性实施方式中，隔离区240可以包括电源线、第一隔离坝和第二隔离坝。电源线可以沿着平行于显示区域边缘的方向延伸，电源线被配置为向显示区域中多个像素驱动电路输出低电平信号(VSS)。第一隔离坝和第二隔离坝可以沿着平行于显示区域边缘的方向延伸，第一隔离坝和第二隔离坝被配置为对封装层中的有机层进行阻挡，并阻隔水汽进入显示区域。裂缝坝区250可以包括多个裂缝，多个裂缝被配置为在切割过程中减小显示区域的受力，截断裂纹向显示区域方向传递，避免影响显示区域的膜层结构。切割区260可以包括至少一个切割槽，切割槽被配置为在显示基板的所有膜层制备完成后，切割设备沿着切割槽进行切割。
图8为本公开示例性实施例一种显示基板边框区域的平面结构示意图。如图8所示，在示例性实施方式中，边框区域200可以包括沿着远离显示区域的方向依次设置的第一电路区210、走线区220和第二电路区230，第一电路区210可以包括第一栅极驱动电路，第二电路区230可以包括第二栅极驱动电路，走线区230可以包括多条信号线，第一栅极驱动电路被配置为向显示区域输出第一驱动信号，第二栅极驱动电路被配置为向显示区域输出第二驱动信号，多条信号线被配置为向第一栅极驱动电路和第二栅极驱动电路输出控制信号。
在示例性实施方式中，第一电路区210中的第一栅极驱动电路可以包括级联的多个第一移位寄存器211，多个第一移位寄存器211可以沿着第二方向D2依次设置，第一移位寄存器211可以包括至少一条第一输出信号线21，第一输出信号线21可以沿着第一方向D1延伸到显示区域。
在示例性实施方式中，第二电路区230的第二栅极驱动电路可以包括级联的多个第二移位寄存器231，多个第二移位寄存器231可以沿着第二方向D2依次设置，第二移位寄存器231可以包括至少一条第二输出信号线23，第二输出信号线23可以沿着第一方向D1延伸到显示区域。
在示例性实施方式中，第一方向D1和第二方向D2交叉，第一方向D1可以是向着显示区域靠近的方向，第二方向D2可以是平行于显示区域边缘的方向，显示区域边缘是显示区域邻近边框区域一侧的边缘。
在示例性实施方式中，第一输出信号线21延伸到显示区域后，可以与显示区域中的扫描信号线连接，第一栅极驱动电路向显示区域输出扫描信号，第二输出信号线23延伸到显示区域后，可以与显示区域中的发光信号线连接，第二栅极驱动电路向显示区域输出发光信号。或者，第一输出信号线21延伸到显示区域后，可以与显示区域中的发光信号线连接，第二输出信号线23延伸到显示区域后，可以与显示区域中的扫描信号线连接。
在示例性实施方式中，级联的移位寄存器是指，在第二方向D2上相邻的移位寄存器之间电连接。例如，一个移位寄存器的输出端与其第二方向D2上相邻的另一个移位寄存器的输入端连接。又如，一个移位寄存器的输入端与其第二方向D2上相邻的另一个移位寄存器的输出端连接。
在示例性实施方式中，走线区230可以包括第一信号线31、第二信号线32、第三信号线33和第四信号线34，每条信号线可以沿着第二方向D2延伸，第一信号线31、第二信号线32、第三信号线33和第四信号线34可以沿着第一方向D1依次设置，即第一信号线31可以位于走线区230靠近第二电路区230的一侧，第四信号线34可以位于走线区230靠近第一电路区210的一侧，第二信号线32和第三信号线33可以位于第一信号线31和第四信号线34之间，第二信号线32可以位于第一信号线31远离第二电路区230的一侧，第三信号线33可以位于第二信号线32远离第二电路区230的一侧。
在示例性实施方式中，第一移位寄存器211可以包括多个第一晶体管和第一电容，第二移位寄存器231可以包括多个第二晶体管和第二电容，本公开在此不做限定。
在示例性实施方式中，在垂直于显示基板的平面上，边框区域可以包括基底、设置在基底上的边框结构层以及设置在边框结构层远离基底一侧的第一平坦层。在示例性实施方式中，第一电路区210的边框结构层可以包括第一栅极驱动电路，第二电路区230的边框结构层可以包括第二栅极驱动电路，走线区220的边框结构层可以包括至少一条第二输出信号线23，第二输出信号线23的第一端与第二栅极驱动电路连接，第二输出信号线23的第二端向着显示区域的方向(第一方向D1)延伸。
在示例性实施方式中，第一平坦层上可以设置有至少一个排气槽40，至少一个排气槽40在基底上的正投影与第二输出信号线23在基底上的正投影没有交叠。
在示例性实施方式中，排气槽40可以设置在走线区220。
在示例性实施方式中，走线区220的边框结构层可以包括多条第二输出信号线23，多条第二输出信号线23的第一端均与第二栅极驱动电路连接，多条第二输出信号线23的第二端均向着显示区域的方向(第一方向D1)延伸，排气槽40可以设置在相邻的第二输出信号线23之间。
在示例性实施方式中，第一平坦层上可以设置有多个排气槽40，多个排气槽40可以设置在走线区220，多个排气槽40可以沿着平行于显示区域边缘的方向(第二方向D2)间隔设置，多个排气槽40分别设置在相邻的第二输出信号线23之间，多个排气槽40在基底上的正投影与多条第二输出信号线23在基底上的正投影没有交叠。
在示例性实施方式中，沿着远离显示区域的方向(第一方向D1的反方向)，排气槽40具有第一宽度，第一宽度可以为8.0μm至10.0μm。
在示例性实施方式中，走线区220的边框结构层可以至少包括第一信号线31和第二信号线32，第一信号线31和第二信号线32可以沿着平行于显示区域边缘的方向(第二方向D2)延伸，并向着显示区域的方向(第一方向D1)间隔设置，第一信号线31位于走线区220靠近第二电路区230的一侧，第二信号线32位于第一信号线31远离第二电路区230的一侧。
在示例性实施方式中，排气槽40可以设置在第一信号线31与第二信号线32之间。
在示例性实施方式中，排气槽40在基底上的正投影与第一信号线31在基底上的正投影没有交叠。
在示例性实施方式中，排气槽40在基底上的正投影与第二信号线32在基底上的正投影没有交叠。
在示例性实施方式中，第一电路区210和第二电路区230的边框结构层可以包括：设置在基底上的第一绝缘层，设置在第一绝缘层远离基底一侧的半导体层，设置在半导体层远离基底一侧的第二绝缘层，设置在第二绝缘层远离基底一侧的第一导电层(第一栅金属层)，设置在第一导电层远离基底一侧的第三绝缘层，设置在第三绝缘层远离基底一侧的第二导电层(第二栅金属层)，设置在第二导电层远离基底一侧的第四绝缘层，设置在第四绝缘层远离基底一侧的第三导电层(第一源漏金属层)。
在示例性实施方式中，走线区220的边框结构层可以包括：设置在基底上的第一绝缘层和第二绝缘层，设置在第二绝缘层远离基底一侧的第一导电层(第一栅金属层)，设置在第一导电层远离基底一侧的第三绝缘层和第四绝缘层，设置在第四绝缘层远离基底一侧的第三导电层(第一源漏金属层)。
在示例性实施方式中，第二输出信号线23可以位于第一导电层(第一栅金属层)，第一信号线31与第二信号线32可以位于第三导电层(第一源漏金属层)。
下面通过显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中，“B的正投影位于A的正投影的范围之内”，是指B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。
在示例性实施方式中，第一电路区210可以包括级联的多个第一移位寄存器，第一移位寄存器可以包括多个第一晶体管和第一电容，第二电路区230的第二栅极驱动电路可以包括级联的多个第二移位寄存器，第二移位寄存器可以包括多个第二晶体管和第二电容，以第一电路区210中一个第一晶体管和一个第一电容、第二电路区230中一个第二晶体管和一个第二电容为例，本公开示例性实施例显示基板的制备过程可以包括如下操作。
(1)在基底上形成边框结构层图案，如图9所示。在示例性实施方式中，在基底上形成边框结构层图案可以包括：
在基底上依次沉积第一绝缘薄膜和半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成设置在基底上的第一绝缘层11，以及设置在第一绝缘层11上的半导体层图案，半导体层图案可以至少包括：位于第一电路区210的第一有源层和位于第二电路区230的第二有源层。
随后，依次沉积第二绝缘薄膜和第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成覆盖半导体层图案的第二绝缘层12，以及设置在第二绝缘层12上的第一导电层图案，第一导电层图案可以至少包括：位于第一电路区210的第一栅电极和第一极板，位于第二电路区230的第二栅电极和第二极板，以及位于走线区的第二输出信号线23，第二输出信号线23可以向着显示区域的方向延伸。在示例性实施方式中，第一导电层可以称为第一栅金属层(GATE1)。
随后，依次沉积第三绝缘薄膜和第二导电薄膜，通过图案化工艺对第二导电薄膜进行图案化，形成覆盖第一导电层的第三绝缘层13，以及设置在第三绝缘层13上的第二导电层图案，第二导电层图案可以至少包括：位于第一电路区210的第三极板，位于第二电路区230的第四极板，第三极板在基底上的正投影与第一极板在基底上的正投影至少部分交叠，第四极板在基底上的正投影与第二极板在基底上的正投影至少部分交叠。在示例性实施方式中，第二导电层可以称为第二栅金属层(GATE2)。
随后，沉积第四绝缘薄膜，通过图案化工艺对第四绝缘薄膜进行图案化，形成覆盖第二导电层图案第四绝缘层14图案，第四绝缘层14上形成多个有源过孔，多个有源过孔可以包括：位于第一电路区210的至少两个第一有源过孔，位于第二电路区230的至少两个第二有源过孔，至少两个第一有源过孔可以暴露出第一有源层的两端，至少两个第二有源过孔可以暴露出第二有源层的两端。
在示例性实施方式中，本次图案化工艺中，可以在裂缝坝区形成多个间隔设置的裂缝，可以在切割区形成凹槽，裂缝中的第二绝缘层12、第三绝缘层13和第四绝缘层14被去掉，暴露出第一绝缘层11的表面，凹槽中的第一绝缘层11、第二绝缘层12、第三绝缘层13和第四绝缘层14被去掉，暴露出基底10的表面。
在示例性实施方式中，可以采用两次图案化工艺形成裂缝坝区的裂缝和切割区的凹槽。例如，先通过第一次掩膜(Etch Bending A MASK，简称EBA MASK)刻蚀第四绝缘层14、第三绝缘层13和第二绝缘层12，在切割区形成第一凹槽，在裂缝坝区形成多个裂缝，以及在第一电路区和第二电路区形成多个有源过孔，第一凹槽和裂缝内的第四绝缘层14、第三绝缘层13和第二绝缘层12被刻蚀掉，暴露出第一绝缘层11的表面。然后通过第二次掩膜(EtchBending B MASK，简称EBB MASK)刻蚀切割区中第一凹槽内的第一绝缘层11，在第一绝缘层11上形成第二凹槽，第二凹槽内的第一绝缘层被刻蚀掉，暴露出基底的表面。在切割区，第一凹槽暴露出第二凹槽，形成台阶状的凹槽结构。在裂缝坝区，多个间隔设置的裂缝暴露出第一绝缘层的表面，形成凹凸状的裂缝坝结构。EBA MASK和EBB MASK工艺是对绑定区域的弯折区进行挖槽的图案化工艺，以减少弯折区的厚度。在示例性实施方式中，在裂缝坝区形成凹凸状的裂缝坝结构，可以避免在切割过程中影响显示区域和电路区的膜层结构，多个间隔设置的裂缝不仅能够减小显示区域和电路区的受力，而且能够截断裂纹向显示区域和电路区方向传递。
随后，沉积第三导电薄膜，通过图案化工艺对第三导电薄膜进行图案化，在第四绝缘层14上形成第三导电层图案，第三导电层图案可以至少包括：位于第一电路区210的第一源电极和第一漏电极，位于第二电路区230的第二源电极和第二漏电极，以及位于走线区的多条信号线。在示例性实施方式中，第三导电层可以称为第一源漏金属层(SD1)。
在示例性实施方式中，位于第一电路区210的第一源电极和第一漏电极分别通过第一有源过孔与第一有源层连接，位于第二电路区230的第二源电极和第二漏电极分别通过第二有源过孔与第二有源层连接。
在示例性实施方式中，多条信号线可以包括第一信号线31、第二信号线32、第三信号线33和第四信号线34，每条信号线可以沿着平行于显示区域边缘的方向延伸，第一信号线31、第二信号线32、第三信号线33和第四信号线34可以沿着靠近第一电路区210的方向依次设置，即第一信号线31可以位于走线区230靠近第二电路区230的一侧，第四信号线34可以位于走线区230靠近第一电路区210的一侧，第二信号线32和第三信号线33可以位于第一信号线31和第四信号线34之间，第二信号线32可以位于第一信号线31远离第二电路区230的一侧，第三信号线33可以位于第二信号线32远离第二电路区230的一侧。
至此，制备完成边框结构层图案，边框结构层可以包括在基底10上叠设的第一绝缘层11、半导体层、第二绝缘层12、第一导电层、第三绝缘层13、第二导电层、第四绝缘层14和第三导电层，如图9所示。
在示例性实施方式中，第一电路区210的边框结构层可以包括构成第一移位寄存器的多个第一晶体管和第一电容，图9中仅以一个第一晶体管210A和一个第一电容210B作为示例。第一晶体管210A可以包括第一有源层、第一栅电极、第一源电极和第一漏电极，第一电容210B可以包括第一极板和第三极板。
在示例性实施方式中，第二电路区230的边框结构层可以包括构成第二移位寄存器的多个第二晶体管和第二电容，图9中仅以一个第二晶体管230A和一个第二电容230B作为示例。第二晶体管230A可以包括第二有源层、第二栅电极、第二源电极和第二漏电极，第二电容230B可以包括第二极板和第四极板。在示例性实施方式中，第一晶体管210A和第二晶体管230A可以开关晶体管，开关晶体管可以是薄膜晶体管(Thin Film Transistor，简称TFT)。
在示例性实施方式中，第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。第一绝缘层可以称为缓冲(Buffer)层，第二绝缘层和第三绝缘层可以称为(GI)层，第四绝缘层可以称为层间绝缘(ILD)层。第一导电层、第二导电层和第三导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Ti/Al/Ti等。半导体层可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩、聚噻吩等各种材料，即本公开适用于基于氧化物Oxide技术、硅技术以及有机物技术制造的晶体管。
在示例性实施方式中，基底可以是刚性基底，或者可以是柔性基底。在示例性实施方式中，刚性基底可以采用玻璃或石英等材料，柔性基底可以采用聚酰亚胺(PI)等材料，柔性基底可以是单层结构，或者可以是无机材料层和柔性材料层构成的叠层结构，本公开在此不做限定。
(2)形成第一平坦层图案。在示例性实施方式中，形成第一平坦层图案可以包括：在形成前述图案的基底上涂覆第一平坦薄膜，通过图案化工艺对第一平坦薄膜进行图案化，形成覆盖第三导电层图案第一平坦层15图案，第一平坦层15上形成有至少一个排气槽40，如图10、图11和图12所示，图10为图8中A-A向的示意图，图11为图8中B-B向的示意图，图12为图8中C-C向的示意图。
在示例性实施方式中，第一平坦层15可以形成在第一电路区210、走线区220和第二电路区230，第一电路区210的第一平坦层15可以覆盖第一源电极和第一漏电极，第二电路区230的第一平坦层15可以覆盖第二源电极和第二漏电极，走线区220的第一平坦层15可以覆盖第一信号线31、第二信号线32、第三信号线33和第四信号线34。
在示例性实施方式中，走线区220的第一平坦层15上设置有至少一个排气槽40，排气槽40内的第一平坦薄膜被去掉，暴露出第四绝缘层14的表面。排气槽40被配置为排除第一平坦层图案化工艺中产生的水汽，以避免水汽进入显示区域导致像素失效、金属鼓包或者膜层剥离等不良，提高工艺质量。
在示例性实施方式中，第一平坦层可以采用有机材料，如树脂等。第一平坦层的厚度可以约为1.35μm至2.0μm，厚度为第三方向D3上的尺寸。
如图10所示，在示例性实施方式中，在第一方向D1(向着显示区域靠近的方向)上，排气槽40可以设置在第一信号线31和第二信号线32之间，且排气槽40在基底上的正投影与第一信号线31在基底上的正投影没有交叠，排气槽40在基底上的正投影与第二信号线32在基底上的正投影没有交叠。
在示例性实施方式中，排气槽40的第一宽度L1可以约为8.0μm至10.0μm，第一宽度L1是排气槽40第一方向D1上的尺寸。
在示例性实施方式中，第一平坦层15可以完全覆盖第一信号线31和第二信号线32第一方向D1两侧的边缘。
在示例性实施方式中，在第一方向D1上，排气槽40靠近第一信号线31一侧的边缘与第一信号线31靠近排气槽40一侧的边缘之间的第一距离M1可以大于或等于4.0μm，即第一平坦层15覆盖第一信号线31靠近排气槽40一侧的边缘，且覆盖宽度可以大于或等于4.0μm，覆盖宽度是第一方向D1上的尺寸。在示例性实施方式中，在第一方向D1上，排气槽40靠近第二信号线32一侧的边缘与第二信号线32靠近排气槽40一侧的边缘之间的第二距离M2可以大于或等于4.0μm，即第一平坦层15覆盖第二信号线32靠近排气槽40一侧的边缘，且覆盖宽度可以大于或等于4.0μm。本公开通过将第一平坦层15覆盖第一信号线边缘和覆盖第二信号线边缘的覆盖宽度设置成大于或等于4.0μm，保证了第一平坦层对第一信号线边缘和第二信号线边缘的包覆，有效避免了膜层剥离，提高工艺质量。
如图11所示，在示例性实施方式中，在第二方向D2(平行于显示区域边缘的方向)，排气槽40可以设置在相邻的第二输出信号线23之间，且排气槽40在基底上的正投影与第二输出信号线23在基底上的正投影没有交叠。
在示例性实施方式中，第一平坦层15可以完全包覆第二输出信号线23第二方向D2两侧的边缘。
在示例性实施方式中，对于在第二方向D2上邻近的排气槽40和第二输出信号线23，排气槽40在基底上的正投影中靠近第二输出信号线23一侧的边缘与第二输出信号线23在基底上的正投影中靠近排气槽40一侧的边缘之间的第三距离M3可以大于或等于2.0μm，即第一平坦层15对第二输出信号线23靠近排气槽40一侧的边缘的包覆宽度可以大于或等于2.0μm，包覆宽度是第二方向D2上的尺寸。本公开通过将第一平坦层15对第二输出信号线23靠近排气槽40一侧的边缘的包覆宽度设置成大于或等于2.0μm，既避免了因第二输出信号线23对曝光光线的反射导致排气槽侧壁坡度角的减小，又保证了第一平坦层15对第二输出信号线23的包覆，有效避免了膜层剥离，提高工艺质量。
如图12所示，在示例性实施方式中，第二输出信号线23所在区域没有设置排气槽40，即第一平坦层15可以完全覆盖第二输出信号线23所在区域，排气槽40在基底上的正投影与第二输出信号线23在基底上的正投影没有交叠。
在示例性实施方式中，走线区220的第一平坦层15上可以形成多个排气槽40，多个排气槽40可以沿着平行于显示区域边缘的方向间隔设置，多个排气槽40在基底上的正投影与多个第二输出信号线23在基底上的正投影均没有交叠。
在示例性实施方式中，在平行于显示基板的平面内，排气槽40的形状可以是矩形、多边形或者椭圆形，在垂直于显示基板的平面内，排气槽40的截面形状可以为矩形或梯形，本公开在此不做限定。
(3)形成连接电极图案。在示例性实施方式中，形成连接电极图案可以包括：在形成前述图案的基底上，先在显示区域的第一平坦层上形成第四导电层，然后在显示区域形成覆盖第四导电层的第二平坦层，随后沉积第五导电薄膜，通过图案化工艺对第五导电薄膜进行图案化，形成第五导电层图案，第五导电层可以至少包括位于显示区域的阳极和位于边框区域的连接电极50，如图13所示，图13为图8中C-C向的示意图。
在示例性实施方式中，显示区域的阳极可以设置在第二平坦层上，边框区域的连接电极50可以设置在第一平坦层15上，连接电极50被配置为使后续形成的阴极与隔离区的电源线连接。
后续工艺中，显示基板的制备可以包括：在显示区域形成像素定义层；在显示区域形成有机发光层；在显示区域和边框区域形成阴极，边框区域的阴极与边框区域的连接电极搭接；在显示区域和边框区域形成封装结构层等，本公开在此不做限定。
图14为一种显示基板中排气槽与输出信号线交叠区域的剖面结构示意图。如图14所示，该现有结构的显示基板中，边框区域设置有排气槽40，排气槽40沿着平行于显示区域边缘的方向连续设置。经本申请发明人研究表明，由于排气槽40与第二输出信号线23具有交叠区域，存在第一平坦层15对第一信号线31和第二信号线32包覆失效的情况，因而导致了短路或者信号串扰等问题。经本申请发明人进一步研究发现，在进行排气槽40的图案化工艺中，由于金属材料的第二输出信号线23对曝光光线具有反射特性，使得第二输出信号线23所在区域的第一平坦薄膜的曝光程度较其它区域的曝光程度更充分，显影形成排气槽40图案后，排气槽40侧壁中位于第二输出信号线23所在区域的第一平坦层15的膜厚较薄，且排气槽40侧壁的坡度角较小，因而使得第一平坦层15对第一信号线31和第二信号线32的包覆效果下降。由于第一平坦层15对第一信号线31和第二信号线32的包覆效果下降，在后续形成连接电极50后，连接电极50与第一信号线31之间的距离以及连接电极50与第二信号线32之间的距离较近，导致出现短路或者信号串扰等不良。
对于现有结构存在因包覆失效导致短路或者信号串扰等不良的问题，虽然可以通过增加第一平坦层厚度来解决，但增加第一平坦层厚度不仅会导致产能损耗，而且不利于产品轻薄化。此外，该问题可以通过增加排气槽侧壁的坡度角来解决，但增加坡度角不仅增加了工艺难度，而且易造成膜层剥离等不良。此外，该问题可以通过增加第一平坦层对第一信号线和第二信号线的包覆宽度来解决，但增加第一平坦层对第一信号线和第二信号线的包覆宽度，会减小排气槽的宽度，不仅曝光设备精度无法满足，导致排气槽内有残留，易造成膜层剥离不良，而且排气面积减小，不利于第一平坦层中水汽排出，影响显示区域的显示效果。
通过本公开示例性实施例显示基板的结构和制备过程可以看出，本公开示例性实施例通过在走线区设置间隔设置的排气槽，排气槽仅设置在相邻的第二输出信号线之间，排气槽在基底上的正投影与第二输出信号线在基底上的正投影没有交叠，即第二输出信号线所在区域的第一平坦层上没有设置排气槽，保证了第二输出信号线所在区域第一平坦层较厚的膜厚，保证了第一平坦层对第一信号线和第二信号线的包覆效果，增加了连接电极与信号线之间的距离，有效避免了出现短路或者信号串扰等不良。与增加第一平坦层厚度的解决方案相比，本公开方案中第一平坦层的厚度可以小于或等于2.0μm，既不会导致产能损耗，又有利于产品轻薄化。与增加排气槽侧壁坡度角的解决方案相比，本公开方案既没有增加工艺难度，也不会引起膜层剥离等不良。与增加包覆宽度的解决方案相比，本公开方案不会减小排气槽的宽度，有效保证了排气面积，保证了显示区域的显示效果。
本公开通过将第一平坦层对第二输出信号线靠近排气槽一侧的边缘的包覆宽度设置成大于或等于2.0μm，既避免了因第二输出信号线对曝光光线的反射导致排气槽侧壁坡度角的减小，又保证了第一平坦层对第二输出信号线的包覆，有效避免了膜层剥离，提高工艺质量。
本公开通过将第一平坦层覆盖第一信号线边缘和覆盖第二信号线边缘的覆盖宽度设置成大于或等于4.0μm，保证了第一平坦层对第一信号线边缘和第二信号线边缘的包覆，有效避免了膜层剥离，提高工艺质量。
本公开示例性实施例通过在第一平坦层上设置排气槽，且排气槽的宽度可以约为8.0μm至10.0μm，有效保证了排气面积，排气槽可以在工艺过程中有效排放平坦层产生的水汽，避免了水汽进入显示区域导致像素失效、金属鼓包或者膜层剥离等不良，提高工艺质量，保证显示区域的显示效果。
本公开示例性实施例通过设置间隔设置的排气槽，使得第一平坦层的厚度可以约为1.35μm至2.0μm，与现有结构第一平坦层的厚度大于2.1μm相比，既不会导致产能损耗，又有利于产品轻薄化。
本公开示例性实施例显示基板的制备过程具有良好的工艺兼容性，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。
本公开显示基板的结构及其制备过程仅仅是一种示例性说明。在示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少图案化工艺，本公开在此不做限定。
本公开示例性实施例还提供了一种显示基板的制备方法。在示例性实施方式中，所述显示基板可以包括显示区域和位于所述显示区域至少一侧的边框区域；所述边框区域可以包括沿着远离所述显示区域的方向依次设置的第一电路区、走线区和第二电路区；所述制备方法可以包括：
在基底上形成边框结构层；所述第一电路区的边框结构层包括第一栅极驱动电路，所述第二电路区的边框结构层包括第二栅极驱动电路，所述走线区的边框结构层包括至少一条输出信号线，所述输出信号线向着所述显示区域的方向延伸；
在所述边框结构层形成第一平坦层；所述第一平坦层上设置有至少一个排气槽，所述排气槽在基底上的正投影与所述输出信号线在基底上的正投影不交叠。
本公开还提供了一种显示装置，包括前述实施例的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。
虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本申请的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (15)

1.一种显示基板，其特征在于，包括显示区域和位于所述显示区域至少一侧的边框区域，所述边框区域包括沿着远离所述显示区域的方向依次设置的第一电路区、走线区和第二电路区；在垂直于所述显示基板的平面上，所述边框区域包括设置在基底上的边框结构层以及设置在所述边框结构层远离所述基底一侧的第一平坦层；所述第一电路区的边框结构层包括第一栅极驱动电路，所述第二电路区的边框结构层包括第二栅极驱动电路，所述走线区的边框结构层包括至少一条输出信号线，所述输出信号线向着所述显示区域的方向延伸；所述第一平坦层上设置有至少一个排气槽，所述排气槽在基底上的正投影与所述输出信号线在基底上的正投影不交叠。
2.根据权利要求1所述的显示基板，其特征在于，所述排气槽设置在所述走线区。
3.根据权利要求1所述的显示基板，其特征在于，所述走线区的边框结构层包括多条输出信号线，多条输出信号线沿着平行于显示区域边缘的方向间隔设置，至少一个排气槽设置在相邻的输出信号线之间。
4.根据权利要求1所述的显示基板，其特征在于，所述第一平坦层上设置有多个排气槽，所述多个排气槽沿着平行于显示区域边缘的方向间隔设置。
5.根据权利要求1所述的显示基板，其特征在于，沿着远离所述显示区域的方向，所述排气槽具有第一宽度；所述排气槽在所述基底上的正投影中靠近所述输出信号线一侧的边缘与所述输出信号线在所述基底上的正投影中靠近所述排气槽一侧的边缘之间的距离大于或等于所述第一宽度的20％。
6.根据权利要求1所述的显示基板，其特征在于，所述排气槽在所述基底上的正投影中靠近所述输出信号线一侧的边缘与所述输出信号线在所述基底上的正投影中靠近所述排气槽一侧的边缘之间的距离大于或等于2.0μm。
7.根据权利要求1所述的显示基板，其特征在于，沿着远离所述显示区域的方向，所述排气槽具有第一宽度，所述第一宽度为8.0μm至10.0μm。
8.根据权利要求1所述的显示基板，其特征在于，所述第一平坦层的厚度为1.35μm至2.0μm。
9.根据权利要求1至8任一项所述的显示基板，其特征在于，所述走线区的边框结构层至少包括：设置在所述基底上的第一栅金属层，设置在所述第一栅金属层远离所述基底一侧的绝缘层，以及设置在所述绝缘层远离所述基底一侧的第一源漏金属层，所述第一栅金属层包括所述输出信号线。
10.根据权利要求9所述的显示基板，其特征在于，所述第一源漏金属层包括第一信号线和第二信号线，所述第一信号线和第二信号线位于所述走线区，并沿着平行于显示区域边缘的方向延伸，所述第一信号线位于所述走线区中靠近所述第二电路区的一侧，所述第二信号线位于所述第一信号线远离所述第二电路区的一侧，所述排气槽设置在所述第一信号线与第二信号线之间。
11.根据权利要求10所述的显示基板，其特征在于，所述排气槽在基底上的正投影与所述第一信号线在基底上的正投影不交叠，所述排气槽在基底上的正投影与所述第二信号线在基底上的正投影不交叠。
12.根据权利要求10所述的显示基板，其特征在于，沿着远离所述显示区域的方向，所述排气槽具有第一宽度；所述排气槽靠近所述第一信号线一侧的边缘与所述第一信号线靠近所述排气槽一侧的边缘之间的距离大于或等于所述第一宽度的40％；所述排气槽靠近所述第二信号线一侧的边缘与所述第二信号线靠近所述排气槽一侧的边缘之间的距离大于或等于所述第一宽度的40％。
13.根据权利要求10所述的显示基板，其特征在于，所述排气槽靠近所述第一信号线一侧的边缘与所述第一信号线靠近所述排气槽一侧的边缘之间的距离大于或等于4.0μm；所述排气槽靠近所述第二信号线一侧的边缘与所述第二信号线靠近所述排气槽一侧的边缘之间的距离大于或等于4.0μm。
14.一种显示装置，包括如权利要求1至13任一项所述的显示基板。
15.一种显示基板的制备方法，所述显示基板包括显示区域和位于所述显示区域至少一侧的边框区域；所述边框区域包括沿着远离所述显示区域的方向依次设置的第一电路区、走线区和第二电路区；所述制备方法包括：
在基底上形成边框结构层；所述第一电路区的边框结构层包括第一栅极驱动电路，所述第二电路区的边框结构层包括第二栅极驱动电路，所述走线区的边框结构层包括至少一条输出信号线，所述输出信号线向着所述显示区域的方向延伸；
在所述边框结构层形成第一平坦层；所述第一平坦层上设置有至少一个排气槽，所述排气槽在基底上的正投影与所述输出信号线在基底上的正投影不交叠。
CN202111119976.7A 2021-09-24 2021-09-24 显示基板及其制备方法、显示装置 Pending CN113851490A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111119976.7A CN113851490A (zh) 2021-09-24 2021-09-24 显示基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111119976.7A CN113851490A (zh) 2021-09-24 2021-09-24 显示基板及其制备方法、显示装置

Publications (1)

Publication Number Publication Date
CN113851490A true CN113851490A (zh) 2021-12-28

Family

ID=78979641

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111119976.7A Pending CN113851490A (zh) 2021-09-24 2021-09-24 显示基板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN113851490A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114784082A (zh) * 2022-06-15 2022-07-22 京东方科技集团股份有限公司 显示基板和显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114784082A (zh) * 2022-06-15 2022-07-22 京东方科技集团股份有限公司 显示基板和显示装置
CN114784082B (zh) * 2022-06-15 2022-09-30 京东方科技集团股份有限公司 显示基板和显示装置

Similar Documents

Publication Publication Date Title
CN112071882B (zh) 显示基板及其制备方法、显示装置
CN113964109A (zh) 显示基板及其制备方法、显示装置
CN114730538A (zh) 显示基板及其制备方法、显示装置
US20240081115A1 (en) Display substrate, manufacturing method thereof, and display device
US20220344448A1 (en) Display Substrate and Preparation Method Thereof, and Display Apparatus
CN217562567U (zh) 显示基板和显示装置
CN113851490A (zh) 显示基板及其制备方法、显示装置
CN114156289A (zh) 显示基板及其制备方法、显示装置
CN116056504A (zh) 显示基板及其制备方法、显示装置
CN114868240B (zh) 显示基板及其制备方法、显示装置
CN115735427A (zh) 显示基板及其制备方法、显示装置
CN112864173A (zh) 显示基板及其制备方法、显示装置
WO2023178591A1 (zh) 显示基板及其制备方法、显示装置
WO2024036574A1 (zh) 显示基板及其制备方法、显示装置
WO2022267556A1 (zh) 显示基板及其制备方法、显示装置
WO2022252230A1 (zh) 显示基板和显示装置
CN118020401A (zh) 显示基板、显示装置
CN117915683A (zh) 显示基板及其制备方法、显示装置
CN118104418A (zh) 显示基板及其制备方法、显示装置
CN117480609A (zh) 显示基板及其制备方法、显示装置
CN114156283A (zh) 显示基板及其制备方法、显示装置
CN115705821A (zh) 显示基板及其制备方法、显示装置
CN115768184A (zh) 显示基板及其制备方法、显示装置
CN117882509A (zh) 显示基板及其制备方法、显示装置
CN115440747A (zh) 显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination