CN112864173A - 显示基板及其制备方法、显示装置 - Google Patents

显示基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN112864173A
CN112864173A CN202110035975.8A CN202110035975A CN112864173A CN 112864173 A CN112864173 A CN 112864173A CN 202110035975 A CN202110035975 A CN 202110035975A CN 112864173 A CN112864173 A CN 112864173A
Authority
CN
China
Prior art keywords
layer
active
insulating layer
source
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110035975.8A
Other languages
English (en)
Other versions
CN112864173B (zh
Inventor
刘文渠
姚琪
孟德天
张锋
崔钊
董立文
宋晓欣
侯东飞
王利波
吕志军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110035975.8A priority Critical patent/CN112864173B/zh
Publication of CN112864173A publication Critical patent/CN112864173A/zh
Priority to US17/359,675 priority patent/US11678530B2/en
Application granted granted Critical
Publication of CN112864173B publication Critical patent/CN112864173B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour

Abstract

本公开提供了一种显示基板及其制备方法、显示装置。显示基板包括基底，设置在所述基底上的有源结构层，设置在所述有源结构层远离所述基底一侧的第一源漏结构层，以及设置在所述第一源漏结构层远离所述基底一侧的第二源漏结构层；所述有源结构层包括第一有源层和第二有源层，所述第一源漏结构层包括第一有源过孔和第一源漏电极，所述第一源漏电极通过所述第一有源过孔与所述第一有源层连接；所述第二源漏结构层包括第二有源过孔和第二源漏电极，所述第二源漏电极通过所述第二有源过孔与所述第二有源层连接。本公开保证了低温多晶硅薄膜晶体管和氧化物薄膜晶体管的阈值电压和开启电流的均一性，提高了良率。

Description

显示基板及其制备方法、显示装置
技术领域
本公开涉及但不限于显示技术领域，尤指一种显示基板及其制备方法、显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，简称OLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以OLED为发光器件、由薄膜晶体管(Thin Film Transistor，简称TFT)进行信号控制的柔性显示装置(Flexible Display)已成为目前显示领域的主流产品。
经本申请发明人研究发现，现有OLED显示基板存在晶体管性能变差的问题，直接影响OLED显示装置的显示效果。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开所要解决的技术问题是，提供一种显示基板及其制备方法、显示装置，解决现有显示基板存在晶体管性能变差的问题。
本公开提供了一种显示基板，包括基底，设置在所述基底上的有源结构层，设置在所述有源结构层远离所述基底一侧的第一源漏结构层，以及设置在所述第一源漏结构层远离所述基底一侧的第二源漏结构层；所述有源结构层包括第一有源层和第二有源层，所述第一源漏结构层包括第一有源过孔和第一源漏电极，所述第一源漏电极通过所述第一有源过孔与所述第一有源层连接；所述第二源漏结构层包括第二有源过孔和第二源漏电极，所述第二源漏电极通过所述第二有源过孔与所述第二有源层连接。
在示例性实施方式中，所述有源结构层包括：设置在所述基底上的第一绝缘层，设置在所述第一绝缘层远离所述基底一侧的第一有源层，覆盖所述第一有源层的第二绝缘层，设置在所述第二绝缘层远离所述基底一侧的第一栅电极，覆盖所述第一栅电极的第三绝缘层，设置在所述第三绝缘层远离所述基底一侧的遮光层，覆盖所述遮光层的第四绝缘层，设置在所述第四绝缘层远离所述基底一侧的第二有源层，设置在所述第二有源层远离所述基底一侧的第五绝缘层，设置在所述第五绝缘层远离所述基底一侧的第二栅电极。
在示例性实施方式中，所述第一源漏结构层包括：覆盖所述有源结构层的第六绝缘层，以及设置在所述第六绝缘层远离所述基底一侧的第一源电极和第一漏电极；所述第二绝缘层、第三绝缘层、第四绝缘层和第六绝缘层上形成有第一有源过孔，所述第一源电极和第一漏电极通过所述第一有源过孔分别与所述第一有源层连接。
在示例性实施方式中，所述第二源漏结构层包括：覆盖所述第一源漏结构层的第七绝缘层，设置在所述第七绝缘层远离所述基底一侧的第一平坦层，以及设置在所述第七绝缘层远离所述基底一侧的第二源电极和第二漏电极；所述第六绝缘层、第七绝缘层和第一平坦层上形成有第二有源过孔，所述第二源电极和第二漏电极通过所述第二有源过孔分别与所述第二有源层连接。
在示例性实施方式中，所述第二有源过孔包括：通过一次图案化工艺在所述第七绝缘层上形成的过孔，以及通过另一次图案化工艺在所述第一平坦层和第六绝缘层上形成的过孔。
在示例性实施方式中，所述第二源漏结构层还包括连接电极，所述连接电极通过过孔与所述第一源漏电极连接，所述连接电极与所述第二源电极和第二漏电极同层设置。
在示例性实施方式中，所述显示基板还包括设置在所述第二源漏结构层上的第二平坦层和设置在所述第二平坦层上的阳极，所述阳极通过过孔与所述连接电极连接。
在示例性实施方式中，所述第一有源层的材料包括低温多晶硅，所述第二有源层的材料包括氧化物；或者，所述第一有源层的材料包括氧化物，所述第二有源层的材料包括低温多晶硅。
本公开还提供了一种显示装置，包括前述的显示基板。
本公开还提供了一种显示基板的制备方法，包括：
在基底上形成有源结构层，所述有源结构层包括第一有源层和第二有源层；
在所述有源结构层上形成第一源漏结构层，所述第一源漏结构层包括第一有源过孔和第一源漏电极，所述第一源漏电极通过所述第一有源过孔与所述第一有源层连接；
在所述第一源漏结构层上形成第二源漏结构层，所述第二源漏结构层包括第二有源过孔和第二源漏电极，所述第二源漏电极通过所述第二有源过孔与所述第二有源层连接。
在示例性实施方式中，在基底上形成有源结构层，包括：
在基底上依次形成第一绝缘层、第一有源层、第二绝缘层、第一栅电极、第三绝缘层、遮挡层、第四绝缘层和第二有源层；
形成设置在所述第二有源层上的第五绝缘层和设置在所述第五绝缘层上的第二栅电极。
在示例性实施方式中，在所述有源结构层上形成第一源漏结构层，包括：
形成覆盖所述有源结构层的第六绝缘层，所述第二绝缘层、第三绝缘层、第四绝缘层和第六绝缘层上形成有第一有源过孔；
在所述第六绝缘层上形成第一源电极和第一漏电极，所述第一源电极和第一漏电极通过所述第一有源过孔分别与所述第一有源层连接。
在示例性实施方式中，形成所述第一有源过孔后，还包括：对所述第一有源过孔内暴露出的第一有源层进行退火处理和/或清洗处理。
在示例性实施方式中，在所述第一源漏结构层上形成第二源漏结构层，包括：
形成覆盖所述第一源漏结构层的第七绝缘层，所述第七绝缘层上形成有第二过孔，所述第二过孔内保留有覆盖所述第二有源层的绝缘层；
在所述第七绝缘层上形成第一平坦层，在所述第一平坦层上形成与所述第二过孔连通的第四过孔后，刻蚀所述第二过孔内的绝缘层，形成第二有源过孔；
在所述第七绝缘层上形成第二源电极和第二漏电极，所述第二源电极和第二漏电极通过所述第二有源过孔分别与所述第二有源层连接。
在示例性实施方式中，在所述第七绝缘层上形成第一平坦层，包括：
在所述第七绝缘层上涂覆平坦薄膜；
通过固化退火工艺形成第一平坦层；
通过图案化工艺形成与所述第二过孔连通的第四过孔；
利用所述第一平坦层作为掩膜，对所述第二过孔内的绝缘层进行刻蚀，形成完整的暴露出第二有源层的第二有源过孔。
在示例性实施方式中，所述第一有源层的材料包括低温多晶硅，所述第二有源层的材料包括氧化物；或者，所述第一有源层的材料包括氧化物，所述第二有源层的材料包括低温多晶硅。
本公开示例性实施例公开了一种显示基板及其制备方法、显示装置，在形成第一漏源电极之后再开设第二有源过孔，因而高温退火工艺不会使得第二有源层脱氧导体化，清洗工艺也不会损伤第二有源层，保证了第二漏源电极与第二源电极的搭接质量，不仅避免了第二晶体管的性能变差，而且保证了低温多晶硅薄膜晶体管和氧化物薄膜晶体管的阈值电压和开启电流的均一性，提高了良率，提高了显示效果。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。
图1为一种显示装置的结构示意图；
图2为一种显示基板的平面结构示意图；
图3为一种显示基板的剖面结构示意图；
图4为一种像素驱动电路的等效电路示意图；
图5为本公开示例性实施例一种显示基板的结构示意图；
图6为本公开示例性实施例形成第一有源层图案后的示意图；
图7为本公开示例性实施例形成第一金属层图案后的示意图；
图8为本公开示例性实施例形成第二金属层图案后的示意图；
图9为本公开示例性实施例形成第二有源层图案后的示意图；
图10为本公开示例性实施例形成第三金属层图案后的示意图；
图11为本公开示例性实施例形成第一有源过孔图案后的示意图；
图12为本公开示例性实施例形成第四金属层图案后的示意图；
图13为本公开示例性实施例形成第七绝缘层图案后的示意图；
图14为本公开示例性实施例形成第二有源过孔图案后的示意图；
图15为本公开示例性实施例形成第五金属层图案后的示意图；
图16为本公开示例性实施例形成第二平坦层图案后的示意图；
图17为本公开示例性实施例形成阳极图案后的示意图；
图18为本公开示例性实施例形成像素定义层图案后的示意图。
附图标记说明:
1—玻璃载板； 10—基底； 11—第一绝缘层；
12—第二绝缘层； 13—第三绝缘层； 14—第四绝缘层；
15—第五绝缘层； 16—第六绝缘层； 17—第七绝缘层；
18—第一平坦层； 19—第二平坦层； 21—第一有源层；
22—第一栅电极； 23—第一源电极； 24—第一漏电极；
31—第二有源层； 32—第二栅电极； 33—第二源电极；
34—第二漏电极； 41—第一电容电极； 42—第二电容电极；
51—遮挡层； 52—连接电极； 53—连接线；
101—基底； 102—驱动电路层； 103—发光器件；
104—封装层； 210—驱动晶体管； 211—存储电容；
301—阳极； 302—像素定义层； 303—有机发光层；
304—阴极； 305—隔离柱； 401—第一封装层；
402—第二封装层； 403—第三封装层。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在附图中，有时为了明确起见，夸大表示了各构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
图1为一种显示装置的结构示意图。如图1所示，OLED显示装置可以包括扫描信号驱动器、数据信号驱动器、发光信号驱动器、OLED显示基板、第一电源单元、第二电源单元和初始电源单元。在示例性实施方式中，OLED显示基板至少包括多个扫描信号线(S1到SN)、多个数据信号线(D1到DM)和多个发光信号线(EM1到EMN)，扫描信号驱动器被配置为依次向多个扫描信号线(S1到SN)提供扫描信号，数据信号驱动器被配置为向多个数据信号线(D1到DM)提供数据信号，发光信号驱动器被配置为依次向多个发光信号线(EM1到EMN)提供发光控制信号。在示例性实施方式中，多个扫描信号线和多个发光信号线沿着水平方向延伸。所述显示装置包括多个子像素，每个子像素包括像素驱动电路和发光器件，一个子像素的像素驱动电路可以连接一条扫描信号线、一条发光控制线和一条数据信号线。第一电源单元、第二电源单元和初始电源单元分别被配置为通过第一电源线、第二电源线和初始信号线向像素驱动电路提供第一电源电压、第二电源电压和初始电源电压。
图2为一种显示基板的平面结构示意图。如图2所示，显示基板可以包括以矩阵方式排布的多个像素单元P，多个像素单元P的至少一个中包括出射第一颜色光线的第一发光单元P1、出射第二颜色光线的第二发光单元P2和出射第三颜色光线的第三发光单元P3，第一发光单元P1、第二发光单元P2和第三发光单元P3均包括像素驱动电路和发光器件。第一发光单元P1、第二发光单元P2和第三发光单元P3中的像素驱动电路分别与扫描信号线、数据信号线和发光信号线连接，像素驱动电路被配置为在扫描信号线和发光信号线的控制下，接收数据信号线传输的数据电压，向所述发光器件输出相应的电流。第一发光单元P1、第二发光单元P2和第三发光单元P3中的发光器件分别与所在发光单元的像素驱动电路连接，发光器件被配置为响应所在发光单元的像素驱动电路输出的电流发出相应亮度的光。
在示例性实施方式中，像素单元P中可以包括红色发光单元、绿色发光单元和蓝色发光单元，或者可以包括红色发光单元、绿色发光单元、蓝色发光单元和白色发光单元，本公开在此不做限定。在示例性实施方式中，像素单元中发光单元的形状可以是矩形状、菱形、五边形或六边形。像素单元包括三个发光单元时，三个发光单元可以采用水平并列、竖直并列或品字方式排列，像素单元包括四个发光单元时，四个发光单元可以采用水平并列、竖直并列或正方形(Square)方式排列，本公开在此不做限定。
图3为一种显示基板的剖面结构示意图，示意了OLED显示基板三个子像素的结构。如图3所示，在垂直于显示基板的平面上，显示基板了可以包括设置在基底101上的驱动电路层102、设置在驱动电路层102远离基底101一侧的发光器件103以及设置在发光器件103远离基底101一侧的封装层104。在一些可能的实现方式中，显示基板可以包括其它膜层，如隔垫柱等，本公开在此不做限定。
在示例性实施方式中，基底101可以是柔性基底，或者可以是刚性基底。每个子像素的驱动电路层102可以包括构成像素驱动电路的多个晶体管和存储电容，图3中以每个子像素中包括一个驱动晶体管210和一个存储电容211为例进行示意。发光器件103可以包括阳极301、像素定义层302、有机发光层303和阴极304，阳极301通过过孔与驱动晶体管210的漏电极连接，有机发光层303与阳极301连接，阴极304与有机发光层303连接，有机发光层303在阳极301和阴极304驱动下出射相应颜色的光线。封装层104可以包括叠设的第一封装层401、第二封装层402和第三封装层403，第一封装层401和第三封装层403可以采用无机材料，第二封装层402可以采用有机材料，第二封装层402设置在第一封装层401和第三封装层403之间，可以保证外界水汽无法进入发光器件103。
在示例性实施方式中，像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C或7T1C结构。图4为一种像素驱动电路的等效电路示意图。如图4所示，像素驱动电路可以包括7个开关晶体管(第一晶体管T1到第七晶体管T7)、1个存储电容C和8个信号线(数据信号线DATA、第一扫描信号线S1、第二扫描信号线S2、第一初始信号线INIT1、第二初始信号线INIT2、第一电源线VSS、第二电源线VDD和发光信号线EM)。
在示例性实施方式中，第一晶体管T1的控制极与第二扫描信号线S2连接，第一晶体管T1的第一极与第一初始信号线INIT1连接，第一晶体管的第二极与第二节点N2连接。第二晶体管T2的控制极与第一扫描信号线S1连接，第二晶体管T2的第一极与第二节点N2连接，第二晶体管T2的第二极与第三节点N3连接。第三晶体管T3的控制极与第二节点N2连接，第三晶体管T3的第一极与第一节点N1连接，第三晶体管T3的第二极与第三节点N3连接。第四晶体管T4的控制极与第一扫描信号线S1连接，第四晶体管T4的第一极与数据信号线DATA连接，第四晶体管T4的第二极与第一节点N1连接。第五晶体管T5的控制极与发光信号线EM连接，第五晶体管T5的第一极与第二电源线VDD连接，第五晶体管T5的第二极与第一节点N1连接。第六晶体管T6的控制极与发光信号线EM连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与发光器件的第一极连接。第七晶体管T7的控制极与第一扫描信号线S1连接，第七晶体管T7的第一极与第二初始信号线INIT2连接，第七晶体管T7的第二极与发光器件的第一极连接。存储电容C的第一端与第二电源线VDD连接，存储电容C的第二端与第二节点N2连接。
在示例性实施方式中，发光器件的第二极与第一电源线VSS连接，第一电源线VSS的信号为低电平信号，第二电源线VDD的信号为持续提供高电平信号。第一扫描信号线S1为本显示行像素驱动电路中的扫描信号线，第二扫描信号线S2为上一显示行像素驱动电路中的扫描信号线，即对于第n显示行，第一扫描信号线S1为S(n)，第二扫描信号线S2为S(n-1)，本显示行的第二扫描信号线S2与上一显示行像素驱动电路中的第一扫描信号线S1为同一信号线，可以减少显示面板的信号线，实现显示面板的窄边框。
在示例性实施方式中，第一晶体管T1到第七晶体管T7可以是P型晶体管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。
在示例性实施方式中，第一晶体管T1到第七晶体管T7可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)，氧化物薄膜晶体管的有源层采用氧化物(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点。在示例性实施方式中，可以将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(Low Temperature Polycrystalline Oxide，简称LTPO)显示基板，可以利用两者的优势，可以实现高分辨率(Pixel Per Inch，简称PPI)，低频驱动，可以降低功耗，可以提高显示品质。
本公开提供了一种显示基板，包括基底，设置在所述基底上的有源结构层，设置在所述有源结构层远离所述基底一侧的第一源漏结构层，以及设置在所述第一源漏结构层远离所述基底一侧的第二源漏结构层；所述有源结构层包括第一有源层和第二有源层，所述第一源漏结构层包括第一有源过孔和第一源漏电极，所述第一源漏电极通过所述第一有源过孔与所述第一有源层连接；所述第二源漏结构层包括第二有源过孔和第二源漏电极，所述第二源漏电极通过所述第二有源过孔与所述第二有源层连接。
在示例性实施方式中，所述有源结构层包括：设置在所述基底上的第一绝缘层，设置在所述第一绝缘层远离所述基底一侧的第一有源层，覆盖所述第一有源层的第二绝缘层，设置在所述第二绝缘层远离所述基底一侧的第一栅电极，覆盖所述第一栅电极的第三绝缘层，设置在所述第三绝缘层远离所述基底一侧的遮光层，覆盖所述遮光层的第四绝缘层，设置在所述第四绝缘层远离所述基底一侧的第二有源层，设置在所述第二有源层远离所述基底一侧的第五绝缘层，设置在所述第五绝缘层远离所述基底一侧的第二栅电极。
在示例性实施方式中，所述第一源漏结构层包括：覆盖所述有源结构层的第六绝缘层，以及设置在所述第六绝缘层远离所述基底一侧的第一源电极和第一漏电极；所述第二绝缘层、第三绝缘层、第四绝缘层和第六绝缘层上形成有第一有源过孔，所述第一源电极和第一漏电极通过所述第一有源过孔分别与所述第一有源层连接。
在示例性实施方式中，所述第二源漏结构层包括：覆盖所述第一源漏结构层的第七绝缘层，设置在所述第七绝缘层远离所述基底一侧的第一平坦层，以及设置在所述第七绝缘层远离所述基底一侧的第二源电极和第二漏电极；所述第六绝缘层、第七绝缘层和第一平坦层上形成有第二有源过孔，所述第二源电极和第二漏电极通过所述第二有源过孔分别与所述第二有源层连接。
在示例性实施方式中，所述第二有源过孔包括：通过一次图案化工艺在所述第七绝缘层上形成的过孔，以及通过另一次图案化工艺在所述第一平坦层和第六绝缘层上形成的过孔。
在示例性实施方式中，所述第一有源层的材料包括低温多晶硅，所述第二有源层的材料包括氧化物；或者，所述第一有源层的材料包括氧化物，所述第二有源层的材料包括低温多晶硅。
图5为本公开示例性实施例一种显示基板的结构示意图。如图5所示，显示基板可以包括基底10，设置在基底10上的有源结构层，设置在有源结构层上的第一源漏结构层，设置在第一源漏结构层上的第二源漏结构层，以及设置在第二源漏结构层上的发光结构层。
在示例性实施方式中，有源结构层可以包括：设置在基底10上的第一绝缘层11；设置在第一绝缘11上的第一半导体层，第一半导体层至少包括第一有源层21；覆盖第一半导体层的第二绝缘层12；设置在第二绝缘层12上的第一金属层，第一金属层至少包括第一栅电极22和第一电容电极41；覆盖第一金属层的第三绝缘层13；设置在第三绝缘层13上的第二金属层，第二金属层至少包括第二电容电极42和遮挡层51；覆盖第二金属层的第四绝缘层14；设置在第四绝缘层14上的第二半导体层，第二半导体层至少包括第二有源层31；设置在第二有源层31上的第五绝缘层15；设置在第五绝缘层15上的第三金属层，第三金属层至少包括第二栅电极32。
在示例性实施方式中，第一源漏结构层可以包括：覆盖第三金属层的第六绝缘层16，以及设置在第六绝缘层16上的第四金属层，第四金属层至少包括第一源电极23和第一漏电极24。第二绝缘层12、第三绝缘层13、第四绝缘层14和第六绝缘层16上开设有两个第一有源过孔，两个第一有源过孔暴露出第一有源层21远离基底一侧的表面，第一源电极23和第一漏电极24分别通过两个第一有源过孔与第一有源层21连接。
在示例性实施方式中，第二源漏结构层可以包括：覆盖第四金属层的第七绝缘层17，覆盖第七绝缘层17的第一平坦层18，以及设置在第一平坦层18上的第五金属层，第五金属层至少包括第二源电极33、第二漏电极34和连接电极52。第六绝缘层16、第七绝缘层17和第一平坦层18上开设有两个第二有源过孔，两个第二有源过孔暴露出第二有源层31远离基底一侧的表面，第二源电极33和第二漏电极34分别通过两个第二有源过孔与第二有源层31连接。第七绝缘层17和第一平坦层18上开设有阳极过孔，阳极过孔暴露出第一漏电极24远离基底一侧的表面，连接电极52通过连接电极过孔与第一漏电极24连接。
在示例性实施方式中，发光结构层可以包括：覆盖第五金属层的第二平坦层19，设置在第二平坦层19上的阳极301，设置在阳极301上的像素定义层302，与阳极301连接的有机发光层(未示出)以及与有机发光层连接的阴极(未示出)。第二平坦层19上开设有阳极过孔，阳极过孔暴露出连接电极52远离基底一侧的表面，阳极301通过阳极过孔与连接电极52连接。像素定义层302上开设有像素开口，像素开口暴露出阳极301的表面，有机发光层通过像素开口与阳极301连接。
下面通过显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中，“A的正投影包含B的正投影”或者“B的正投影位于A的正投影的范围之内”，是指B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。
图6至图18为显示基板一种制备过程的示意图。在示例性实施方式中，显示基板可以包括显示区域100和位于显示区域100一侧的绑定区域200，显示区域100的驱动结构层和绑定区域200的绑定结构层同步制备。在示例性实施方式中，显示基板的制备过程可以包括如下操作。
(1)在玻璃载板1上制备基底10。在示例性实施方式中，基底10可以包括在玻璃载板1上叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层。第一、第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料，第一、第二无机材料层的材料可以采用氮化硅(SiNx)或氧化硅(SiOx)等，用于提高基底的抗水氧能力，第一、第二无机材料层也称为阻挡(Barrier)层，半导体层的材料可以采用非晶硅(a-si)。在示例性实施方式中，以叠层结构PI1/Barrier1/a-si/PI2/Barrier2为例，其制备过程可以包括：先在玻璃载板1上涂布一层聚酰亚胺，固化成膜后形成第一柔性(PI1)层；随后在第一柔性层上沉积一层阻挡薄膜，形成覆盖第一柔性层的第一阻挡(Barrier1)层；然后在第一阻挡层上沉积一层非晶硅薄膜，形成覆盖第一阻挡层的非晶硅(a-si)层；然后在非晶硅层上再涂布一层聚酰亚胺，固化成膜后形成第二柔性(PI2)层；然后在第二柔性层上沉积一层阻挡薄膜，形成覆盖第二柔性层的第二阻挡(Barrier2)层，完成基底10的制备。
(2)形成第一半导体层图案。在示例性实施方式中，形成第一半导体层图案可以包括：在基底10上依次沉积第一绝缘薄膜和第一半导体薄膜，通过图案化工艺对第一半导体薄膜进行图案化，形成覆盖整个基底10的第一绝缘层11，以及设置在第一绝缘层11上的第一半导体层图案，第一半导体层图案形成在显示区域100，第一半导体层图案至少包括第一有源层21，如图6所示。在示例性实施方式中，第一绝缘层可以防止基底内的物质在后续工艺中扩散到其它膜层结构中，影响显示基板的品质。
在示例性实施方式中，本次图案化工艺称为第一次图案化工艺，本次图案化工艺后，绑定区域200的绑定结构层包括设置在玻璃载板1上的基底10，以及设置在基底10上的第一绝缘层11。
在示例性实施方式中，通过图案化工艺对第一半导体薄膜进行图案化可以包括：先在第一绝缘薄膜上形成非晶硅(a-si)薄膜，对非晶硅薄膜进行脱氢处理，对脱氢处理后的非晶硅薄膜进行结晶处理，形成多晶硅薄膜。随后，对多晶硅薄膜进行图案化，形成第一半导体层图案。由于非晶硅中存在大量氢会导致后续工艺产生缺陷，因而需要在形成非晶硅薄膜后执行去除氢的工艺。结晶工艺是用于将非晶硅结晶以形成多晶硅(p-si)的工艺。例如，可以通过准分子激光退火(ELA)工艺执行结晶工艺。由于用于形成多晶硅的退火处理可能会损坏氧化物，因此低温多晶硅的第一有源层的制备设置在金属氧化物的第二有源层的制备之前。
(3)形成第一金属层图案。在示例性实施方式中，形成第一金属层图案可以包括：在形成前述图案的基底上，依次沉积第二绝缘薄膜和第一金属薄膜，通过图案化工艺对第一金属薄膜进行图案化，形成覆盖第一半导体层图案的第二绝缘层12，以及设置在第二绝缘层12上的第一金属层图案，第一金属层图案形成在显示区域100，第一金属层图案至少包括第一栅电极22和第一电容电极41，如图7所示。
在示例性实施方式中，本次图案化工艺称为第二次图案化工艺，本次图案化工艺后，绑定区域200的绑定结构层包括设置在玻璃载板1上的基底10，设置在基底10上的第一绝缘层11以及设置在第一绝缘层11上的第二绝缘层12。
(4)形成第二金属层图案。在示例性实施方式中，形成第二金属层图案可以包括：在形成前述图案的基底上，依次沉积第三绝缘薄膜和第二金属薄膜，通过图案化工艺对第二金属薄膜进行图案化，形成覆盖第一金属层图案的第三绝缘层13，以及设置在第三绝缘层13上的第二金属层图案，第二金属层图案形成在显示区域100，第二金属层图案至少包括第二电容电极42和遮挡层51，如图8所示。在示例性实施方式中，第二电容电极42的位置与第一电容电极41的位置相对应，即第二电容电极42在基底上的正投影与第一电容电极41在基底上的正投影有交叠。
在示例性实施方式中，本次图案化工艺称为第三次图案化工艺，本次图案化工艺后，绑定区域200的绑定结构层包括设置在玻璃载板1上的基底10，在基底10上依次叠设的第一绝缘层11和第一复合绝缘层，第一复合绝缘层包括第二绝缘层12和第三绝缘层13。
(5)形成第二有源层图案。在示例性实施方式中，形成第二有源层图案可以包括：在形成前述图案的基底上，依次沉积第四绝缘薄膜和第二半导体薄膜，通过图案化工艺对第二半导体薄膜进行图案化，形成覆盖整个基底10的第四绝缘层14，以及设置在第四绝缘层14上的第二半导体层图案，第二半导体层图案形成在显示区域100，第二半导体层图案至少包括第二有源层31，如图9所示。在示例性实施方式中，第二有源层31的位置与遮挡层51的位置相对应，即第二有源层31在基底上的正投影位于遮挡层51在基底上的正投影的范围之内。在示例性实施方式中，本次图案化工艺称为第四次图案化工艺，本次图案化工艺后，绑定区域200的绑定结构层包括设置在玻璃载板1上的基底10，在基底10上依次叠设的第一绝缘层11、第一复合绝缘层和第四绝缘层14。
在示例性实施方式中，第二半导体薄膜可以采用氧化物，氧化物可以是如下任意一种或多种：铟镓锌氧化物(InGaZnO)、铟镓锌氮氧化物(InGaZnON)、氧化锌(ZnO)、氮氧化锌(ZnON)、锌锡氧化物(ZnSnO)、镉锡氧化物(CdSnO)、镓锡氧化物(GaSnO)、钛锡氧化物(TiSnO)、铜铝氧化物(CuAlO)、锶铜氧化物(SrCuO)、镧铜氧硫氧化物(LaCuOS)、氮化镓(GaN)、铟镓氮化物(InGaN)、铝镓氮化物(AlGaN)和铟镓铝氮化物(InGaAlN)。在一些可能的实现方式中，第二半导体薄膜可以采用氧化铟镓锌(IGZO)，氧化铟镓锌(IGZO)的电子迁移率高于非晶硅。
在示例性实施方式中，第二有源层31与基板之间的距离大于第一有源层21与基板之间的距离。
在示例性实施方式中，第四绝缘层14的厚度可以约为2500埃至3500埃，第二有源层31的厚度可以约为300埃至500埃。在一些可能的实现方式中，第四绝缘层14的厚度可以约为2800埃至3200埃，第二有源层31的厚度可以约为350埃至450埃。
(6)形成第三金属层图案。在示例性实施方式中，形成第三金属层图案可以包括：在形成前述图案的基底上，依次沉积第五绝缘薄膜和第三金属薄膜，通过图案化工艺对第三金属薄膜和第五绝缘薄膜进行图案化，形成设置在第二有源层31上的第五绝缘层15以及设置在第五绝缘层15上的第三金属层图案，第五绝缘层15和第三金属层图案形成在显示区域100，第三金属层图案至少包括第二栅电极32，如图10所示。在示例性实施方式中，第二栅电极32在基底上的正投影与第五绝缘层15在基底上的正投影基本上重叠。
在示例性实施方式中，本次图案化工艺称为第五次图案化工艺，本次图案化工艺后，绑定区域200的绑定结构层包括设置在玻璃载板1上的基底10，在基底10上依次叠设的第一绝缘层11、第一复合绝缘层和第四绝缘层14。
在示例性实施方式中，第三金属层的厚度可以约为2000埃至3000埃。在一些可能的实现方式中，第三金属层的厚度可以约为2300埃至2700埃。
(7)形成第六绝缘层图案。在示例性实施方式中，形成第六绝缘层图案可以包括：在形成前述图案的基底上，沉积第六绝缘薄膜，通过图案化工艺对第六绝缘薄膜进行图案化，形成覆盖第三金属层图案的第六绝缘层16图案，第六绝缘层16上开设有第一过孔K1和第一凹槽Q1，如图11所示。在示例性实施方式中，两个第一过孔K1形成在显示区域100中第一有源层21的两端所在位置，第一过孔K1内的第六绝缘层16、第四绝缘层14、第三绝缘层13和第二绝缘层12被刻蚀掉，分别暴露出第二有源层31两端的表面，第一过孔K1作为第一有源过孔。在示例性实施方式中，第一凹槽Q1形成在绑定区域200，第一凹槽Q1内的第六绝缘层16、第四绝缘层14、第三绝缘层13和第二绝缘层12被刻蚀掉，暴露出第一绝缘层11的的表面。
在示例性实施方式中，本次图案化工艺称为第六次图案化工艺，本次图案化工艺后，绑定区域200的绑定结构层包括设置在玻璃载板1上的基底10，在基底10上依次叠设的第一绝缘层11、第一复合绝缘层、第四绝缘层14和第六绝缘层16，第一复合绝缘层、第四绝缘层14和第六绝缘层16上形成有第一凹槽Q1。
在示例性实施方式中，第六绝缘层16的厚度可以约为4500埃至6500埃。在一些可能的实现方式中，第六绝缘层16的厚度可以约为5000埃至6000埃。
在示例性实施方式中，绑定区域可以包括第一扇出区、弯折区、第二扇出区、驱动芯片区和绑定引脚区，第一扇出区可以设置第一电源线、第二电源线和多条数据传输线，多条数据传输线配置为以扇出(Fanout)走线方式连接显示区域的数据线(Data Line)，第一电源线(VDD)配置为连接显示区域100的高电平电源线，第二电源线(VSS)配置为连接边缘区域的低电平电源线。第二扇出区可以设置以扇出走线方式引出的多条数据传输线。驱动芯片区可以设置源驱动电路(Driver IC)，配置为与第二扇出区的多条数据传输线连接。绑定引脚区可以设置多个引脚，多个引脚配置为连接柔性电路板(FPC)。绑定区域200形成的第一凹槽Q1位于绑定区域200中的弯折区，以减少弯折区的厚度，使绑定区域200弯折到显示基板的背面，以减小边框。在示例性实施方式中，本次形成第一凹槽Q1的工艺称为弯折区第一次掩膜(Etch Bending A MASK，简称EBA MASK)。
(8)形成第四金属层图案。在示例性实施方式中，形成第四金属层图案可以包括：在形成前述图案的基底上，沉积第四金属薄膜，通过图案化工艺对第四金属薄膜进行图案化，在第六绝缘层16上形成第四金属层图案，第四金属层图案形成在显示区域100，第四金属层图案至少包括第一源电极23和第一漏电极24，第一源电极23和第一漏电极24分别通过第一过孔K1与第一有源层21连接，如图12所示。在示例性实施方式中，第一源电极23和第一漏电极24称为第一源漏电极，第一源电极23和第一漏电极24分别与第一有源层21远离基底一侧的表面搭接，形成正面接触(Just Contact)的连接方式。
在示例性实施方式中，在形成第一过孔之后、形成第一源漏电极之前，还可以包括对第一有源层进行高温退火(450℃左右)的工艺以及对第一有源层进行清洗的工艺，以降低接触电阻并提高连接质量。
根据上述的制备过程可以看出，本公开示例性实施例是形成第一过孔后便形成第一源漏电极，实现第一源漏电极通过第一过孔与第一有源层连接，而此时第二有源层所在位置没有开设过孔，第二有源层被第六绝缘层完全覆盖。由于第二有源层被完全覆盖，因而对第一有源层的高温退火工艺和清洗工艺不会影响第二有源层，高温退火工艺不会使得第二有源层脱氧导体化，清洗工艺也不会损伤第二有源层，有效避免了第二晶体管的性能变差。
在示例性实施方式中，本次图案化工艺称为第七次图案化工艺，本次图案化工艺后，绑定区域200的绑定结构层与第六次图案化工艺后的结构相同。
在示例性实施方式中，第四金属层的厚度可以约为7000埃至9000埃。在一些可能的实现方式中，第四金属层的厚度可以约为7200埃。
(9)形成第七绝缘层图案。在示例性实施方式中，形成第七绝缘层图案可以包括：在形成前述图案的基底上，沉积第七绝缘薄膜，通过图案化工艺对第七绝缘薄膜进行图案化，形成覆盖第四金属层图案的第七绝缘层17图案，第七绝缘层17上开设有第二过孔K2、第三过孔K3和第二凹槽Q2，如图13所示。
在示例性实施方式中，两个第二过孔K2形成在显示区域100中第二有源层31的两端所在位置，第二过孔K2内的第七绝缘层17被刻蚀掉，部分厚度的第六绝缘层16被刻蚀掉，但部分厚度的第六绝缘层16保留，形成半孔结构，半孔结构的第二过孔K2内的绝缘层覆盖第二有源层31的表面，即半孔结构没有暴露出第二有源层31的表面。也就是说，第二过孔K2是没有完全打开的的过孔，是半开的过孔。
在示例性实施方式中，第三过孔K3形成在显示区域100中第一漏电极24所在位置，第三过孔K3内的第七绝缘层17被刻蚀掉，暴露出第一漏电极24的表面。
在示例性实施方式中，第二凹槽Q2形成在绑定区域200中第一凹槽Q1所在位置，第二凹槽Q2内的第七绝缘层17、第六绝缘层16和第四绝缘层14被刻蚀掉，暴露出第一凹槽Q1，第一凹槽Q1和第二凹槽Q2一起构成台阶状的凹槽结构。在示例性实施方式中，第二凹槽Q2在基底上的正投影包含第一凹槽Q1在基底上的正投影，即第二凹槽Q2暴露出第一凹槽Q1，第一凹槽Q1暴露出第一绝缘层11。在示例性实施方式中，本次形成第二凹槽Q2的工艺称为弯折区第二次掩膜(Etch Bending B MASK，简称EBB MASK)。
在示例性实施方式中，本次图案化工艺称为第八次图案化工艺，本次图案化工艺后，绑定区域200的绑定结构层包括设置在玻璃载板1上的基底10，在基底10上依次叠设的第一绝缘层11、第一复合绝缘层和第二复合绝缘层，第一复合绝缘层上形成有第一凹槽Q1，第二复合绝缘层上形成有第二凹槽Q2，第一复合绝缘层包括叠设的第二绝缘层12和第三绝缘层13，第二复合绝缘层包括叠设的第四绝缘层14、第六绝缘层16和第七绝缘层17。
(10)形成第一平坦层图案。在示例性实施方式中，形成第一平坦层图案可以包括：在形成前述图案的基底上，涂覆第一平坦薄膜，通过图案化工艺对第一平坦薄膜进行图案化，形成第一平坦层18图案，第一平坦层18上开设有第四过孔K4、第五过孔K5和第三凹槽Q3，如图14所示。
在示例性实施方式中，在绑定区域200，第一平坦层18完全填充第一凹槽Q1和第二凹槽Q2，第三凹槽Q3形成在绑定区域200的第一平坦层18上，第三凹槽Q3的位置与第二凹槽Q2的位置相对应。
在示例性实施方式中，第五过孔K5形成在显示区域100中第三过孔K3所在位置，第五过孔K5内的第一平坦层18被去掉，与第三过孔K3连通，因而第五过孔K5暴露出第一漏电极24的表面。在示例性实施方式中，第五过孔K5称为连接电极过孔。
在示例性实施方式中，两个第四过孔K4形成在显示区域100中两个第二过孔K2所在位置，第四过孔K4内的第一平坦层18被去掉，与第二过孔K2连通，且通过继续刻蚀，将半孔结构的第二过孔K2中剩余厚度的第六绝缘层16被刻蚀掉，使连通的第二过孔K2和第四过孔K4暴露出第二有源层31的表面。
在示例性实施方式中，涂覆第一平坦薄膜后，先通过固化退火(230℃左右)工艺形成固化的第一平坦层，然后采用掩膜板对固化的第一平坦层进行图案化。在形成与第二过孔连通的第四过孔后，利用第一平坦层作为掩膜(Hard mask)，继续对第二过孔内剩余的第六绝缘层进行刻蚀，形成完整的暴露出第二有源层的第二有源过孔，第二有源过孔包括第二过孔和第四过孔。
根据上述的制备过程可以看出，本公开示例性实施例是采用两次图案化工艺形成第二有源过孔，在形成第七绝缘层的第八次图案化工艺中，所开设的第二过孔为半开孔，仅实现过孔中部分深度的刻蚀，第二有源层仍被绝缘层覆盖，因而平坦层的固化退火工艺不会使得第二有源层脱氧导体化，避免了第二晶体管的性能变差。在形成第一平坦层的图案化工艺中，利用固化退火后的第一平坦层作为掩膜，所开设的第四过孔不仅连通第二过孔，而且进行第二过孔剩余深度的刻蚀，形成完整的暴露出第二有源层的第二有源过孔，工艺过程不会影响第二有源层的电学特性，有效避免了第二晶体管的性能变差。
在示例性实施方式中，本次图案化工艺称为第九次图案化工艺，本次图案化工艺后，绑定区域200的绑定结构层包括设置在玻璃载板1上的基底10，在基底10上依次叠设的第一绝缘层11、第一复合绝缘层、第二复合绝缘层和第一平坦层18，第一复合绝缘层上形成有第一凹槽Q1，第二复合绝缘层上形成有第二凹槽Q2，第一平坦层18上形成有第三凹槽Q3。
在示例性实施方式中，第九次图案化工艺采用的掩膜板与第八次图案化工艺采用的掩膜板可以是同一个掩膜板，即第四过孔K4在基底上的正投影与第二过孔K2在基底上的正投影重叠，第五过孔K5在基底上的正投影与第三过孔K3在基底上的正投影重叠，第三凹槽Q3在基底上的正投影与第二凹槽Q2在基底上的正投影重叠，减少了掩膜板的数量，降低了生产成本。
(11)形成第五金属层图案。在示例性实施方式中，形成第五金属层图案可以包括：在形成前述图案的基底上，沉积第五金属薄膜，通过图案化工艺对第五金属薄膜进行图案化，在第一平坦层18上形成第五金属层图案，第五金属层图案至少包括第二源电极33、第二漏电极34、连接电极52和连接线53，如图15所示。
在示例性实施方式中，第二源电极33和第二漏电极34形成在显示区域100，分别通过第二有源过孔与第二有源层31连接，第二源电极33和第二漏电极34与第二有源层31远离基底一侧的表面搭接，形成正面接触的连接方式。
在示例性实施方式中，连接电极52形成在显示区域100，通过连通的第三过孔K3和第五过孔K5与第一漏电极24连接。
在示例性实施方式中，连接线53形成在绑定区域200，连接线53设置在第三凹槽Q3内的第一平坦层18上。
在示例性实施方式中，本次图案化工艺称为第十次图案化工艺，本次图案化工艺后，绑定区域200的绑定结构层包括设置在玻璃载板1上的基底10，在基底10上依次叠设的第一绝缘层11、第一复合绝缘层、第二复合绝缘层、第一平坦层18和连接线53，第一复合绝缘层上形成有第一凹槽Q1，第二复合绝缘层上形成有第二凹槽Q2，第一平坦层18完全填充第一凹槽Q1和第二凹槽Q2，第一平坦层18上形成有第三凹槽Q3，连接线53设置在第三凹槽Q3内。
在示例性实施方式中，第五金属层的厚度可以约为7000埃至9000埃。在一些可能的实现方式中，第五金属层的厚度可以约为7200埃。
(12)形成第二平坦层图案。在示例性实施方式中，形成第二平坦层图案可以包括：在形成前述图案的基底上，涂覆第二平坦薄膜，通过图案化工艺对第二坦薄膜进行图案化，形成覆盖第五金属层图案的第二平坦层19图案，第二平坦层19上开设有第六过孔K6，第六过孔K6形成在显示区域100中连接电极52所在位置，第六过孔K6内的第二平坦层19被去掉，暴露出连接电极52的表面，如图16所示。在示例性实施方式中，第六过孔K6称为阳极过孔。
在示例性实施方式中，本次图案化工艺称为第十一次图案化工艺，本次图案化工艺后，绑定区域200的绑定结构层包括设置在玻璃载板1上的基底10，在基底10上依次叠设的第一绝缘层11、第一复合绝缘层、第二复合绝缘层、第一平坦层18、连接线53和第二平坦层19，第一复合绝缘层上形成有第一凹槽Q1，第二复合绝缘层上形成有第二凹槽Q2，第一平坦层18完全填充第一凹槽Q1和第二凹槽Q2，第一平坦层18上形成有第三凹槽Q3，连接线53设置在第三凹槽Q3内，第二平坦层19完全填充第三凹槽Q3，并覆盖连接线53。
(13)形成阳极图案。在示例性实施方式中，形成阳极图案可以包括：在形成前述图案的基底上，沉积导电薄膜，通过图案化工艺对导电薄膜进行图案化，在第二平坦层19上形成阳极301图案，阳极301形成在显示区域100，阳极301通过第六过孔K6与连接电极52连接，如图17所示。
在示例性实施方式中，本次图案化工艺称为第十二次图案化工艺，本次图案化工艺后，绑定区域200的结构与第十一次图案化工艺后的结构相同。
(14)形成像素定义图案。在示例性实施方式中，形成像素定义图案可以包括：在形成前述图案的基底上涂覆像素定义薄膜，通过图案化工艺对像素定义薄膜进行图案化，形成像素定义图案，像素定义图案形成在显示区域100，像素定义图案至少包括像素定义层(PDL)302和隔离柱(PS)305，如图18所示。
在示例性实施方式中，像素定义层302上开设有像素开口，像素开口内的像素定义薄膜被显影掉，暴露出阳极301的表面，隔离柱305设置在像素定义层302上。
在示例性实施方式中，像素定义层302和隔离柱305可以采用灰色调掩膜板通过一次图案化工艺形成。
在示例性实施方式中，本次图案化工艺称为第十三次图案化工艺，本次图案化工艺后，绑定区域200的结构与第十一次图案化工艺后的结构相同。
在示例性实施方式中，后续制备过程可以包括：在形成前述图案的基底上依次形成有机发光层、阴极和封装层。有机发光层通过像素开口与阳极连接，阴极设置在有机发光层上并与有机发光层连接。由于阳极与连接电极连接，连接电极与第一漏电极连接，因而实现了有机发光层与第一漏电极的连接。
在示例性实施方式中，有机发光层可以包括叠设的空穴注入层(Hole InjectionLayer，简称HIL)、空穴传输层(Hole Transport Layer，简称HTL)、电子阻挡层(ElectronBlock Layer，简称EBL)、发光层(Emitting Layer，简称EML)、空穴阻挡层(Hole BlockLayer，简称HBL)、电子传输层(Electron Transport Layer，简称ETL)和电子注入层(Electron Injection Layer，简称EIL)。在示例性实施方式中，所有子像素的空穴注入层可以是连接在一起的共通层，所有子像素的空穴传输层可以是连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以是隔离的，空穴阻挡层可以是连接在一起的共通层。
在示例性实施方式中，封装层可以包括第一封装层、第二封装层和第三封装层的叠层结构，第一封装层采用无机材料，第二封装层采用有机材料，第三封装层采用无机材料，形成无机材料/有机材料/无机材料的叠层结构，有机材料层设置在两个无机材料层之间，可以保证外界水汽无法进入发光结构层。在示例性实施例中，第一封装层的厚度可以约为800nm至1200nm，第二封装层的厚度可以约为100000nm至150000nm，第三封装层的厚度可以约为800nm至1200nm。
在示例性实施方式中，显示基板的制备过程还可以包括：通过剥离工艺将显示基板从玻璃载板上剥离，采用滚轮贴合方式在显示基板背面(基底10远离膜层的一侧表面)贴附一层背膜，利用切割设备进行切割等等，本公开在此不作限定。
在示例性实施方式中，第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层、第五绝缘层、第六绝缘层和第七绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。第一绝缘层称为缓冲(Buffer)层，用于提高基底的抗水氧能力，第二绝缘层、第三绝缘层和第五绝缘层称为栅绝缘(GI)层，第四绝缘层和第六绝缘层称为层间绝缘(ILD)层，第七绝缘层称为钝化(PVX)层。第一金属薄膜、第二金属薄膜、第三金属薄膜、第四金属薄膜和第五金属薄膜可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Ti/Al/Ti等。导电薄膜可以采用单层的透明导电材料，如氧化铟锡(ITO)或氧化铟锌(IZO)，或者可以采用复合层的金属材料和透明导电材料，如Ag/ITO、Ag/IZO或者ITO/Ag/ITO等。像素定义层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等。阴极可以采用镁(Mg)、银(Ag)、铝(Al)、铜(Cu)和锂(Li)中的任意一种或多种，或采用上述金属中任意一种或多种制成的合金。
通过前述工艺形成的显示基板中，第一有源层21、第一栅电极22、第一源电极23和第一漏电极24组成第一晶体管，第一晶体管为低温多晶硅薄膜晶体管，第二有源层31、第二栅电极32、第二源电极33和第二漏电极34组成第二晶体管，第二晶体管为氧化物薄膜晶体管，第一电容电极和第二电容电极组成存储电容，存储电容在像素驱动电路中可以补偿驱动晶体管的阈值电压。在示例性实施方式中，第一晶体管可以是像素驱动电路中的驱动晶体管，第二晶体管可以是像素驱动电路中的开关晶体管。
一种传统结构的显示基板采用14次图案化工艺形成，包括第一漏源电极和第二漏源电极同层设置，且通过同一次图案化工艺形成。该显示基板的制备过程包括：(1)在基底上形成第一绝缘层和LTPS有源层；(2)形成第二绝缘层和第一栅电极；(3)形成第三绝缘层和遮挡层；(4)形成第四绝缘层和Oxide有源层；(5)形成第五绝缘层和第二栅电极；(6)形成第六绝缘层，在第六绝缘层上形成暴露出LTPS有源层的低温多晶硅(CNT-L)过孔；(7)在第六绝缘层上形成暴露出Oxide有源层的氧化物(CNT-O)过孔；(8)形成第一漏源电极和第二漏源电极；(9)形成第七绝缘层，在第七绝缘层上形成暴露出第一漏电极的过孔；(10)形成第一平坦层，在第一平坦层形成暴露出第一漏电极的过孔；(11)形成连接电极；(12)形成第二平坦层，在第二平坦层形成暴露出连接电极的过孔；(13)形成阳极；(14)形成像素定义层和隔离柱。该制备工艺中，由于第一源漏电极连接LTPS有源层的CNT-L过孔深度较深，第二源漏电极连接Oxide有源层的CNT-O过孔深度较浅，CNT-L过孔和CNT-O过孔两者深度差距较大，对同步刻蚀工艺要求很高，工艺难度较大，因而采用不同的图案化工艺分别形成CNT-L过孔和CNT-O过孔，不仅图案化工艺数量多，生产成本高，而且导致晶体管性能变差。对于采用不同的图案化工艺分别形成过孔，无论是先形成CNT-L过孔、后形成CNT-O过孔，还是先形成CNT-O过孔、后形成CNT-L过孔，两种工艺均会存在导致晶体管性能变差的问题。例如，先形成CNT-L过孔后，在形成CNT-O过孔工艺中，会使CNT-L过孔中暴露出的低温多晶硅氧化，因而在形成CNT-O过孔后需要设置清洗工艺，采用缓冲氧化物刻蚀液(Buffered OxideEtch，简称BOE)清洗CNT-L过孔内的低温多晶硅，但缓冲氧化物刻蚀液会刻蚀CNT-O过孔中暴露出的氧化物，使得第二漏源电极与Oxide有源层接触电阻变大，导致两个晶体管的阈值电压(Vth)和开启电流(Ion)均一性变差。再如，先形成CNT-O过孔后，在形成CNT-L过孔工艺中，低温多晶硅有源层的高温退火(450℃左右)工艺会使CNT-O过孔中暴露出的氧化物脱氧导体化，导致第二晶体管的性能变差，恶化了两个晶体管的阈值电压和开启电流的均一性。
本公开示例性实施例提供的显示基板，在形成第一漏源电极之后再开设CNT-O过孔，因而低温多晶硅的高温退火工艺不会使得第二有源层脱氧导体化，低温多晶硅的清洗工艺也不会损伤第二有源层，保证了第二漏源电极与第二源电极的搭接质量，不仅避免了第二晶体管的性能变差，而且保证了低温多晶硅薄膜晶体管和氧化物薄膜晶体管的阈值电压和开启电流的均一性，提高了良率，提高了显示效果。
本公开示例性实施例提供的显示基板，采用两次图案化工艺开设CNT-O过孔，在形成第七绝缘层的第八次图案化工艺中，实现CNT-O过孔部分深度的刻蚀(即CNT-O过孔半开)，因而后续平坦层的固化退火(230℃左右)工艺不会使得第二有源层脱氧导体化，避免了第二晶体管的性能变差。在形成第一平坦层的第九次图案化工艺中，利用固化退火后的第一平坦层作为掩膜(Hard mask)进行CNT-O过孔剩余深度的刻蚀，形成完整的暴露出第二有源层的CNT-O过孔，实现第二漏源电极与第二有源层的连接，不仅避免了第二晶体管的性能变差，而且保证了低温多晶硅薄膜晶体管和氧化物薄膜晶体管的阈值电压和开启电流的均一性，提高了良率。
本公开示例性实施例提供的显示基板，通过合理的工艺流程，不仅大大降低了工艺难度，大大降低了工艺要求，而且简化了工艺，减少了图案化工艺数量，节约了生产成本。本公开示例性实施例显示基板的制备过程，工艺简单，工艺兼容性好，有利于保证两个晶体管的均一性，提高了良率，降低了生产成本。
本公开所示结构及其制备过程仅仅是一种示例性说明，在示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺。例如，第一有源层的材料可以包括氧化物，第二有源层的材料可以包括低温多晶硅。又如，OLED显示基板可以是顶发射结构，或者可以是底发射结构，晶体管可以是顶栅结构，或者可以是底栅结构，可以是单栅结构，或者可以是双栅结构。再如，相关膜层中还可以设置其它电极或引线，本公开在此不做具体的限定。
本公开还提供了一种显示基板的制备方法，在示例性实施方式中，所述制备方法可以包括：
S1、在基底上形成有源结构层，所述有源结构层包括第一有源层和第二有源层；
S2、在所述有源结构层上形成第一源漏结构层，所述第一源漏结构层包括第一有源过孔和第一源漏电极，所述第一源漏电极通过所述第一有源过孔与所述第一有源层连接；
S3、在所述第一源漏结构层上形成第二源漏结构层，所述第二源漏结构层包括第二有源过孔和第二源漏电极，所述第二源漏电极通过所述第二有源过孔与所述第二有源层连接。
在示例性实施方式中，步骤S1可以包括：
在基底上依次形成第一绝缘层、第一有源层、第二绝缘层、第一栅电极、第三绝缘层、遮挡层、第四绝缘层和第二有源层；
形成设置在所述第二有源层上的第五绝缘层和设置在所述第五绝缘层上的第二栅电极。
在示例性实施方式中，步骤S2可以包括：
形成覆盖所述有源结构层的第六绝缘层，所述第二绝缘层、第三绝缘层、第四绝缘层和第六绝缘层上形成有第一有源过孔；
在所述第六绝缘层上形成第一源电极和第一漏电极，所述第一源电极和第一漏电极通过所述第一有源过孔分别与所述第一有源层连接。
在示例性实施方式中，形成所述第一有源过孔后，还包括：对所述第一有源过孔内暴露出的第一有源层进行退火处理和/或清洗处理。
在示例性实施方式中，步骤S3可以包括：
形成覆盖所述第一源漏结构层的第七绝缘层，所述第七绝缘层上形成有第二过孔，所述第二过孔内保留有覆盖所述第二有源层的绝缘层；
在所述第七绝缘层上形成第一平坦层，在所述第一平坦层上形成与所述第二过孔连通的第四过孔后，刻蚀所述第二过孔内的绝缘层，形成第二有源过孔；
在所述第七绝缘层上形成第二源电极和第二漏电极，所述第二源电极和第二漏电极通过所述第二有源过孔分别与所述第二有源层连接。
在示例性实施方式中，在所述第七绝缘层上形成第一平坦层，包括：
在所述第七绝缘层上涂覆平坦薄膜；
通过固化退火工艺形成第一平坦层；
通过图案化工艺形成与所述第二过孔连通的第四过孔；
利用所述第一平坦层作为掩膜，对所述第二过孔内的绝缘层进行刻蚀，形成完整的暴露出第二有源层的第二有源过孔。
在示例性实施方式中，所述第一有源层的材料包括低温多晶硅，所述第二有源层的材料包括氧化物；或者，所述第一有源层的材料包括氧化物，所述第二有源层的材料包括低温多晶硅。
本公开提供了一种显示基板的制备方法，在形成第一漏源电极之后再开设第二有源过孔过孔，因而低温多晶硅的高温退火工艺不会使得第二有源层脱氧导体化，低温多晶硅的清洗工艺也不会损伤第二有源层，保证了第二漏源电极与第二源电极的搭接质量，不仅避免了第二晶体管的性能变差，而且保证了低温多晶硅薄膜晶体管和氧化物薄膜晶体管的阈值电压和开启电流的均一性，提高了良率。本公开示例性实施例显示基板的制备方法，通过合理的工艺流程，不仅大大降低了工艺难度，大大降低了工艺要求，而且简化了工艺，减少了图案化工艺数量，节约了生产成本。本公开示例性实施例显示基板的制备过程，工艺简单，工艺兼容性好，有利于保证两个晶体管的均一性，提高了良率，降低了生产成本。
本公开还提供了一种显示装置，包括前述实施例的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。
虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本申请的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (16)

1.一种显示基板，其特征在于，包括基底，设置在所述基底上的有源结构层，设置在所述有源结构层远离所述基底一侧的第一源漏结构层，以及设置在所述第一源漏结构层远离所述基底一侧的第二源漏结构层；所述有源结构层包括第一有源层和第二有源层，所述第一源漏结构层包括第一有源过孔和第一源漏电极，所述第一源漏电极通过所述第一有源过孔与所述第一有源层连接；所述第二源漏结构层包括第二有源过孔和第二源漏电极，所述第二源漏电极通过所述第二有源过孔与所述第二有源层连接。
2.根据权利要求1所述的显示基板，其特征在于，所述有源结构层包括：设置在所述基底上的第一绝缘层，设置在所述第一绝缘层远离所述基底一侧的第一有源层，覆盖所述第一有源层的第二绝缘层，设置在所述第二绝缘层远离所述基底一侧的第一栅电极，覆盖所述第一栅电极的第三绝缘层，设置在所述第三绝缘层远离所述基底一侧的遮光层，覆盖所述遮光层的第四绝缘层，设置在所述第四绝缘层远离所述基底一侧的第二有源层，设置在所述第二有源层远离所述基底一侧的第五绝缘层，设置在所述第五绝缘层远离所述基底一侧的第二栅电极。
3.根据权利要求2所述的显示基板，其特征在于，所述第一源漏结构层包括：覆盖所述有源结构层的第六绝缘层，以及设置在所述第六绝缘层远离所述基底一侧的第一源电极和第一漏电极；所述第二绝缘层、第三绝缘层、第四绝缘层和第六绝缘层上形成有第一有源过孔，所述第一源电极和第一漏电极通过所述第一有源过孔分别与所述第一有源层连接。
4.根据权利要求2所述的显示基板，其特征在于，所述第二源漏结构层包括：覆盖所述第一源漏结构层的第七绝缘层，设置在所述第七绝缘层远离所述基底一侧的第一平坦层，以及设置在所述第七绝缘层远离所述基底一侧的第二源电极和第二漏电极；所述第六绝缘层、第七绝缘层和第一平坦层上形成有第二有源过孔，所述第二源电极和第二漏电极通过所述第二有源过孔分别与所述第二有源层连接。
5.根据权利要求4所述的显示基板，其特征在于，所述第二有源过孔包括：通过一次图案化工艺在所述第七绝缘层上形成的过孔，以及通过另一次图案化工艺在所述第一平坦层和第六绝缘层上形成的过孔。
6.根据权利要求4所述的显示基板，其特征在于，所述第二源漏结构层还包括连接电极，所述连接电极通过过孔与所述第一源漏电极连接，所述连接电极与所述第二源电极和第二漏电极同层设置。
7.根据权利要求6所述的显示基板，其特征在于，所述显示基板还包括设置在所述第二源漏结构层上的第二平坦层和设置在所述第二平坦层上的阳极，所述阳极通过过孔与所述连接电极连接。
8.根据权利要求1至7任一项所述的显示基板，其中，所述第一有源层的材料包括低温多晶硅，所述第二有源层的材料包括氧化物；或者，所述第一有源层的材料包括氧化物，所述第二有源层的材料包括低温多晶硅。
9.一种显示装置，包括如权利要求1至8任一项所述的显示基板。
10.一种显示基板的制备方法，包括：
在基底上形成有源结构层，所述有源结构层包括第一有源层和第二有源层；
在所述有源结构层上形成第一源漏结构层，所述第一源漏结构层包括第一有源过孔和第一源漏电极，所述第一源漏电极通过所述第一有源过孔与所述第一有源层连接；
在所述第一源漏结构层上形成第二源漏结构层，所述第二源漏结构层包括第二有源过孔和第二源漏电极，所述第二源漏电极通过所述第二有源过孔与所述第二有源层连接。
11.根据权利要求10所述的制备方法，其中，在基底上形成有源结构层，包括：
在基底上依次形成第一绝缘层、第一有源层、第二绝缘层、第一栅电极、第三绝缘层、遮挡层、第四绝缘层和第二有源层；
形成设置在所述第二有源层上的第五绝缘层和设置在所述第五绝缘层上的第二栅电极。
12.根据权利要求10所述的制备方法，其中，在所述有源结构层上形成第一源漏结构层，包括：
形成覆盖所述有源结构层的第六绝缘层，所述第二绝缘层、第三绝缘层、第四绝缘层和第六绝缘层上形成有第一有源过孔；
在所述第六绝缘层上形成第一源电极和第一漏电极，所述第一源电极和第一漏电极通过所述第一有源过孔分别与所述第一有源层连接。
13.根据权利要求12所述的制备方法，其中，形成所述第一有源过孔后，还包括：对所述第一有源过孔内暴露出的第一有源层进行退火处理和/或清洗处理。
14.根据权利要求10所述的制备方法，其中，在所述第一源漏结构层上形成第二源漏结构层，包括：
形成覆盖所述第一源漏结构层的第七绝缘层，所述第七绝缘层上形成有第二过孔，所述第二过孔内保留有覆盖所述第二有源层的绝缘层；
在所述第七绝缘层上形成第一平坦层，在所述第一平坦层上形成与所述第二过孔连通的第四过孔后，刻蚀所述第二过孔内的绝缘层，形成第二有源过孔；
在所述第七绝缘层上形成第二源电极和第二漏电极，所述第二源电极和第二漏电极通过所述第二有源过孔分别与所述第二有源层连接。
15.根据权利要求14所述的制备方法，其中，在所述第七绝缘层上形成第一平坦层，包括：
在所述第七绝缘层上涂覆平坦薄膜；
通过固化退火工艺形成第一平坦层；
通过图案化工艺形成与所述第二过孔连通的第四过孔；
利用所述第一平坦层作为掩膜，对所述第二过孔内的绝缘层进行刻蚀，形成完整的暴露出第二有源层的第二有源过孔。
16.根据权利要求10至15任一项所述的制备方法，其中，所述第一有源层的材料包括低温多晶硅，所述第二有源层的材料包括氧化物；或者，所述第一有源层的材料包括氧化物，所述第二有源层的材料包括低温多晶硅。
CN202110035975.8A 2021-01-12 2021-01-12 显示基板及其制备方法、显示装置 Active CN112864173B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110035975.8A CN112864173B (zh) 2021-01-12 2021-01-12 显示基板及其制备方法、显示装置
US17/359,675 US11678530B2 (en) 2021-01-12 2021-06-28 Display substrate and preparation method thereof, and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110035975.8A CN112864173B (zh) 2021-01-12 2021-01-12 显示基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN112864173A true CN112864173A (zh) 2021-05-28
CN112864173B CN112864173B (zh) 2024-04-19

Family

ID=76002815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110035975.8A Active CN112864173B (zh) 2021-01-12 2021-01-12 显示基板及其制备方法、显示装置

Country Status (2)

Country Link
US (1) US11678530B2 (zh)
CN (1) CN112864173B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111461874A (zh) * 2020-04-13 2020-07-28 浙江大学 一种基于联邦模式的信贷风险控制系统及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107359168A (zh) * 2017-07-11 2017-11-17 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
CN109037346A (zh) * 2018-07-27 2018-12-18 京东方科技集团股份有限公司 薄膜晶体管、显示基板及其制作方法、显示装置
WO2019000493A1 (zh) * 2017-06-28 2019-01-03 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列基板及其制备方法、oled显示装置
CN111554749A (zh) * 2020-05-14 2020-08-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板和显示装置
WO2020206707A1 (zh) * 2019-04-08 2020-10-15 深圳市华星光电半导体显示技术有限公司 顶栅自对准金属氧化物半导体tft及其制作方法、显示面板
US20210005693A1 (en) * 2019-07-04 2021-01-07 Lg Display Co., Ltd. Display apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019000493A1 (zh) * 2017-06-28 2019-01-03 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列基板及其制备方法、oled显示装置
CN107359168A (zh) * 2017-07-11 2017-11-17 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
CN109037346A (zh) * 2018-07-27 2018-12-18 京东方科技集团股份有限公司 薄膜晶体管、显示基板及其制作方法、显示装置
WO2020206707A1 (zh) * 2019-04-08 2020-10-15 深圳市华星光电半导体显示技术有限公司 顶栅自对准金属氧化物半导体tft及其制作方法、显示面板
US20210005693A1 (en) * 2019-07-04 2021-01-07 Lg Display Co., Ltd. Display apparatus
CN111554749A (zh) * 2020-05-14 2020-08-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板和显示装置

Also Published As

Publication number Publication date
CN112864173B (zh) 2024-04-19
US20220223674A1 (en) 2022-07-14
US11678530B2 (en) 2023-06-13

Similar Documents

Publication Publication Date Title
US9825106B2 (en) OLED display substrate and method for manufacturing the same, and display apparatus
TWI683164B (zh) 顯示背板及其製作方法、顯示面板和顯示裝置
US20240038787A1 (en) Thin film transistor, array substrate, display panel, and method for fabricating array substrate
KR102151235B1 (ko) 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
US20170117302A1 (en) Thin film transistor, array substrate, and fabrication method there of, and display apparatus
CN110718571A (zh) 显示基板及其制备方法、显示装置
US11723257B2 (en) Organic light emitting diode display substrate, manufacturing method therefor, and organic light emitting diode display device
US10032849B2 (en) Organic light emitting diode display device and manufacturing method thereof
CN113629072A (zh) 阵列基板及其制备方法、显示面板
WO2022017394A1 (zh) 显示基板及其制备方法、显示装置
US20220344448A1 (en) Display Substrate and Preparation Method Thereof, and Display Apparatus
US20240081115A1 (en) Display substrate, manufacturing method thereof, and display device
TW201423976A (zh) 用於顯示設備的基板、包含該基板的顯示設備及製造該顯示設備的方法
CN112864173B (zh) 显示基板及其制备方法、显示装置
US10879329B2 (en) Semiconductor device, semiconductor substrate, luminescent unit, and display unit
WO2023143311A1 (zh) 显示基板及显示装置
CN114868240B (zh) 显示基板及其制备方法、显示装置
CN113711290A (zh) 显示基板及其制备方法、显示母板和显示装置
WO2022266887A1 (zh) 显示基板及其制备方法、显示装置
US20230024248A1 (en) Array substrate and manufacturing method thereof, display panel
CN114156289A (zh) 显示基板及其制备方法、显示装置
CN213042915U (zh) 显示基板和显示装置
CN113851490A (zh) 显示基板及其制备方法、显示装置
CN115280537A (zh) 显示基板及其制备方法、显示装置
CN217562567U (zh) 显示基板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant