CN109037346A - 薄膜晶体管、显示基板及其制作方法、显示装置 - Google Patents

薄膜晶体管、显示基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN109037346A
CN109037346A CN201810846256.2A CN201810846256A CN109037346A CN 109037346 A CN109037346 A CN 109037346A CN 201810846256 A CN201810846256 A CN 201810846256A CN 109037346 A CN109037346 A CN 109037346A
Authority
CN
China
Prior art keywords
via hole
layer
metal oxide
oxide layer
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810846256.2A
Other languages
English (en)
Other versions
CN109037346B (zh
Inventor
胡迎宾
赵策
丁远奎
李伟
宋威
丁录科
刘军
闫梁臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810846256.2A priority Critical patent/CN109037346B/zh
Publication of CN109037346A publication Critical patent/CN109037346A/zh
Priority to US16/393,023 priority patent/US10886410B2/en
Application granted granted Critical
Publication of CN109037346B publication Critical patent/CN109037346B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种薄膜晶体管、显示基板及其制作方法、显示装置，属于显示技术领域。薄膜晶体管包括：导电的遮光层；位于所述遮光层上的金属氧化物层；依次位于所述金属氧化物层上的缓冲层、有源层、栅绝缘层、栅电极和层间绝缘层，所述层间绝缘层和所述缓冲层包括有暴露出所述有源层的第一过孔和第二过孔、暴露出所述金属氧化物层的第三过孔，其中，所述金属氧化物层对应所述第三过孔的部分为导电部分，其他部分为绝缘的；位于所述层间绝缘层上的源电极和漏电极，所述源电极通过所述第一过孔与所述有源层连接，所述漏电极通过所述第二过孔与所述有源层连接，还通过所述第三过孔与所述导电部分连接。本发明能够提高显示基板的良率。

Description

薄膜晶体管、显示基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，特别是指一种薄膜晶体管、显示基板及其制作方法、显示装置。
背景技术
现如今OLED(有机电致发光二极管)显示产品替代液晶显示产品已经是不可避免的趋势，其中顶栅结构(Top Gate)的显示产品是未来的重点方向。在顶栅结构的OLED显示产品中，为了避免光照对薄膜晶体管的有源层的影响，在薄膜晶体管的有源层和衬底基板之间设置有遮光层，遮光层一般采用金属制成，为了避免遮光层与薄膜晶体管的电极之间产生寄生电容，需要对薄膜晶体管的绝缘层进行过孔刻蚀，使得薄膜晶体管的漏电极通过贯穿绝缘层的过孔与遮光层电连接；在对绝缘层进行过孔刻蚀时，由于大尺寸干法刻蚀均一性差异较大，刻蚀时间较难把控，当刻蚀时间较长时，会出现遮光层被刻蚀干净，造成搭接阻抗较大；当刻蚀时间较短时，则绝缘层未刻蚀干净，造成搭接断路，综上原因，导致显示基板的良率较低。
发明内容
本发明要解决的技术问题是提供一种薄膜晶体管、显示基板及其制作方法、显示装置，能够提高显示基板的良率。
为解决上述技术问题，本发明的实施例提供技术方案如下：
一方面，提供一种薄膜晶体管，包括：
导电的遮光层；
位于所述遮光层上的金属氧化物层；
依次位于所述金属氧化物层上的缓冲层、有源层、栅绝缘层、栅电极和层间绝缘层，所述层间绝缘层和所述缓冲层包括有暴露出所述有源层的第一过孔和第二过孔、暴露出所述金属氧化物层的第三过孔，其中，所述金属氧化物层对应所述第三过孔的部分为导电部分，其他部分为绝缘的；
位于所述层间绝缘层上的源电极和漏电极，所述源电极通过所述第一过孔与所述有源层连接，所述漏电极通过所述第二过孔与所述有源层连接，还通过所述第三过孔与所述导电部分连接。
进一步地，所述金属氧化物层的折射率大于所述缓冲层、栅绝缘层和层间绝缘层的折射率。
进一步地，所述金属氧化物层采用LaTiOx。
本发明实施例还提供了一种薄膜晶体管的制作方法，包括：
形成导电的遮光层；
在所述遮光层上形成金属氧化物层；
在所述金属氧化物层上依次形成缓冲层、有源层、栅绝缘层、栅电极和层间绝缘层；
对所述层间绝缘层和所述缓冲层进行干法刻蚀，形成暴露出所述有源层的第一过孔和第二过孔、暴露出所述金属氧化物层的第三过孔；
通过第三过孔对所述金属氧化物层进行导体化处理，使得所述第三过孔处的所述金属氧化物层转变为导电图形；
在所述层间绝缘层上形成源电极和漏电极，所述源电极通过所述第一过孔与所述有源层连接，所述漏电极通过所述第二过孔与所述有源层连接，还通过所述第三过孔与所述导电图形连接。
进一步地，所述金属氧化物层的折射率大于所述缓冲层、栅绝缘层和层间绝缘层的折射率。
进一步地，所述金属氧化物层采用LaTiOx。
进一步地，所述金属氧化物层的厚度为100～6000nm。
进一步地，所述通过第三过孔对所述金属氧化物层进行导体化处理包括：
向所述第三过孔通入氧气，产生氧离子，对所述第三过孔内的LaTiOx进行轰击，调整LaTiOx的氧含量使得所述第三过孔处的LaTiOx转变为导体；或
向所述第三过孔通入氦气，产生氦离子，对所述第三过孔内的LaTiOx进行轰击，调整LaTiOx的氧含量使得所述第三过孔处的LaTiOx转变为导体。
本发明实施例还提供了一种显示基板的制作方法，采用如上所述的制作方法在基板上制作薄膜晶体管。
本发明实施例还提供了一种显示基板，包括如上所述的薄膜晶体管。
本发明实施例还提供了一种显示装置，包括如上所述的显示基板。
本发明的实施例具有以下有益效果：
上述方案中，在遮光层上增加一层金属氧化物层，由于金属氧化物的原子半径较大，较耐物理轰击刻蚀，因此在对层间绝缘层和缓冲层进行干法刻蚀时，可以充分过刻，去除第三过孔处的所有缓冲层，避免第三过孔处存在缓冲层残留，并且不会对金属氧化物层造成过刻，从而克服了干刻均一性较差的问题；之后通过第三过孔对暴露出的金属氧化物层进行导体化处理，使得第三过孔处的金属氧化物层转变为导电图形，从而可以实现漏电极通过第三过孔与导电图形连接，进而与遮光层电连接，该种设计不存在漏电极与遮光层在过孔处搭接不良的问题，能够提高显示基板的良率。
附图说明
图1-图9为本发明实施例显示基板的制作流程示意图；
图10为本发明实施例显示基板的光线折射示意图。
附图标记
101 衬底基板
102 遮光层
103 金属氧化物层
104 缓冲层
105 有源层
106 栅绝缘层
107 栅电极
108 层间绝缘层
11 第一过孔
12 第二过孔
13 第三过孔
111 导电图形
112 源电极
113 漏电极
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明的实施例提供一种薄膜晶体管、显示基板及其制作方法、显示装置，能够提高显示基板的良率。
本发明实施例提供了一种薄膜晶体管，包括：
导电的遮光层；
位于所述遮光层上的金属氧化物层；
依次位于所述金属氧化物层上的缓冲层、有源层、栅绝缘层、栅电极和层间绝缘层，所述层间绝缘层和所述缓冲层包括有暴露出所述有源层的第一过孔和第二过孔、暴露出所述金属氧化物层的第三过孔，其中，所述金属氧化物层对应所述第三过孔的部分为导电部分，其他部分为绝缘的；
位于所述层间绝缘层上的源电极和漏电极，所述源电极通过所述第一过孔与所述有源层连接，所述漏电极通过所述第二过孔与所述有源层连接，还通过所述第三过孔与所述导电部分连接。
本实施例的薄膜晶体管中，在遮光层上增加一层金属氧化物层，由于金属氧化物的原子半径较大，较耐物理轰击刻蚀，因此在对层间绝缘层和缓冲层进行干法刻蚀时，可以充分过刻，去除第三过孔处的所有缓冲层，避免第三过孔处存在缓冲层残留，并且不会对金属氧化物层造成过刻，从而克服了干刻均一性较差的问题；并且金属氧化物层对应第三过孔的部分为导电部分，从而可以实现漏电极通过第三过孔与导电部分连接，进而与遮光层电连接，该种设计不存在漏电极与遮光层在过孔处搭接不良的问题，能够提高显示基板的良率。
进一步地，所述金属氧化物层的折射率大于所述缓冲层、栅绝缘层和层间绝缘层的折射率。具体地，金属氧化物层折射率可以大于1.9，在像素区域，由于发光层与衬底基板之间存在一定距离，因此像素区域的发光层发出的光线会斜入射及散射至相邻像素区域中，导致相邻像素之间存在混色的风险。如果金属氧化物层采用折射率为1.9以上的高折射率材料，当像素区域的发光层发出的光线斜入射或者散射进金属氧化物层时，会出现光线收缩现象，从而一定程度上降低了像素之间混色的问题。
具体地，所述金属氧化物层可以采用LaTiOx，LaTiOx是一种高折射率的透明材料，折射率在1.9以上，并且LaTiOx的原子半径较大，较难物理轰击刻蚀；LaTiOx材料的导电特性受到x值的影响，能够在导体与绝缘体之间进行转换，在遮光层上进行LaTiOx层镀膜时，调整x值，确保LaTiOx层为绝缘体；在对第三过孔内的LaTiOx材料进行处理时，调整x值，确保对应部位的LaTiOx转变为导体。
本发明实施例提供一种薄膜晶体管的制作方法，包括：
形成导电的遮光层；
在所述遮光层上形成金属氧化物层；
在所述金属氧化物层上依次形成缓冲层、有源层、栅绝缘层、栅电极和层间绝缘层；
对所述层间绝缘层和所述缓冲层进行干法刻蚀，形成暴露出所述有源层的第一过孔和第二过孔、暴露出所述金属氧化物层的第三过孔；
通过第三过孔对所述金属氧化物层进行导体化处理，使得所述第三过孔处的所述金属氧化物层转变为导电图形；
在所述层间绝缘层上形成源电极和漏电极，所述源电极通过所述第一过孔与所述有源层连接，所述漏电极通过所述第二过孔与所述有源层连接，还通过所述第三过孔与所述导电图形连接。
本实施例中，在遮光层上增加一层金属氧化物层，由于金属氧化物的原子半径较大，较耐物理轰击刻蚀，因此在对层间绝缘层和缓冲层进行干法刻蚀时，可以充分过刻，去除第三过孔处的所有缓冲层，避免第三过孔处存在缓冲层残留，并且不会对金属氧化物层造成过刻，从而克服了干刻均一性较差的问题；之后通过第三过孔对暴露出的金属氧化物层进行导体化处理，使得第三过孔处的金属氧化物层转变为导电图形，从而可以实现漏电极通过第三过孔与导电图形连接，进而与遮光层电连接，该种设计不存在漏电极与遮光层在过孔处搭接不良的问题，能够提高显示基板的良率。
具体地，遮光层可以采用金属，比如Al、Mg等，遮光层可以有效地阻挡外界光线照射到薄膜晶体管的有源层，进而避免外界光线对薄膜晶体管的性能造成影响。
进一步地，所述金属氧化物层的折射率大于所述缓冲层、栅绝缘层和层间绝缘层的折射率。
所述金属氧化物层优选采用折射率大于1.9的透明绝缘材料，在薄膜晶体管应用于OLED显示基板时，在像素区域，由于发光层与衬底基板之间存在一定距离，因此像素区域的发光层发出的光线会斜入射及散射至相邻像素区域中，导致相邻像素之间存在混色的风险。如果金属氧化物层采用折射率为1.9以上的高折射率材料，当像素区域的发光层发出的光线斜入射或者散射进金属氧化物层时，会出现光线收缩现象，从而一定程度上降低了像素之间混色的问题。
具体地，所述金属氧化物层可以采用LaTiOx，LaTiOx是一种高折射率的透明材料，折射率在1.9以上，并且LaTiOx的原子半径较大，较难物理轰击刻蚀；LaTiOx材料的导电特性受到x值的影响，能够在导体与绝缘体之间进行转换，在遮光层上进行LaTiOx层镀膜时，调整x值，确保LaTiOx层为绝缘体；在对第三过孔内的LaTiOx材料进行处理时，调整x值，确保对应部位的LaTiOx转变为导体。
具体地，所述金属氧化物层的厚度可以为100～6000nm。
进一步地，所述通过第三过孔对所述金属氧化物层进行导体化处理包括：
向所述第三过孔通入氧气，产生氧离子，对所述第三过孔内的LaTiOx进行轰击，调整LaTiOx的氧含量使得所述第三过孔处的LaTiOx转变为导体；或
向所述第三过孔通入氦气，产生氦离子，对所述第三过孔内的LaTiOx进行轰击，调整LaTiOx的氧含量使得所述第三过孔处的LaTiOx转变为导体。
下面结合附图以及具体的实施例对本发明的薄膜晶体管的制作方法进行进一步介绍，本实施例的薄膜晶体管的制作方法包括以下步骤：
步骤1、在衬底基板101上形成遮光层102和金属氧化物层103；
如图1所示，在衬底基板101上依次形成遮光层102和金属氧化物层103，其中，衬底基板101可为玻璃基板或石英基板。具体地，在衬底基板101上沉积一层遮光层材料，遮光层材料可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，对遮光层材料进行构图，形成遮光层102；
在遮光层102上进行金属氧化物层103的镀膜，具体地，金属氧化物层103可以采用LaTiOx，可以采用磁控溅射镀膜或者电子束热蒸发等方法形成金属氧化物层103，其厚度范围为100～6000nm。
步骤2、形成缓冲层104；
如图2所示，可以采用等离子体增强化学气相沉积(PECVD)方法在完成步骤1的衬底基板101上形成缓冲层104，缓冲层104可以选用氧化物、氮化物或者氧氮化合物，比如SiOx或者SiNx与SiOx叠层或者SiNx、SiNOx与SiOx叠层，缓冲层104的厚度范围为100-6000nm。
步骤3、形成有源层105；
如图3所示，可以在经过步骤2的衬底基板101上沉积一层半导体材料，对半导体材料进行构图，形成有源层105；
步骤4、形成栅绝缘层106；
如图4所示，可以在经过步骤3的衬底基板101上采用等离子体增强化学气相沉积方法沉积厚度为的栅绝缘层，栅绝缘层可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体是SiH4、NH3、N2或SiH2Cl2、NH3、N2。
步骤5、形成薄膜晶体管的栅电极107；
如图5所示，可以在经过步骤4的衬底基板101上采用溅射或热蒸发的方法沉积厚度约为的栅金属层，栅金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，栅金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。对栅金属层进行构图，形成栅电极107的图形。
步骤6、形成层间绝缘层108；
如图6所示，可以采用等离子体增强化学气相沉积方法在完成步骤5的衬底基板101上形成层间绝缘层108，层间绝缘层108可以选用氧化物、氮化物或者氧氮化合物。
步骤7、对层间绝缘层108和缓冲层104进行构图，形成暴露出有源层105的第一过孔11、第二过孔12，以及第三过孔13的一部分；
如图7所示，可以先仅对层间绝缘层108进行刻蚀，形成第一过孔11、第二过孔12和第三过孔13的一部分
步骤8、形成第三过孔13，并对第三过孔13内的金属氧化物层103进行导体化处理；
如图8所示，在形成第一过孔11和第二过孔12后，再在已形成的第三过孔13的一部分处采用干法刻蚀对剩余的层间绝缘层108和缓冲层104进行刻蚀，形成暴露出金属氧化物层103的第三过孔13。在对缓冲层104进行刻蚀时，可以进行过刻，这样可以将金属氧化物层103上方的缓冲层104刻蚀干净，避免搭接断路的问题。由于LaTiOx的原子半径较大，较难物理轰击刻蚀，所以刻蚀缓冲层104时，即使充分过刻对LaTiOx也不会造成过刻，从而降低了干刻均一性较差的影响。
之后对第三过孔13内的金属氧化物层103进行导体化处理，使得该处的金属氧化物层103转变为导电图形111。具体地，可以通入氧气，产生氧离子，对第三过孔13内LaTiOx进行氧轰击，调整LaTiOx的氧含量，或者通入氦气，产生氦离子，对孔内LaTiOx进行轰击，降低LaTiOx的氧含量。LaTiOx材料的导电特性受到x值的影响，会出现导体与绝缘体的变化，在进行LaTiOx层镀膜时，调整x值，确保LaTiOx层为绝缘体；在第三过孔13内对LaTiOx材料进行导体化处理时，调整x值，确保对应部位转变为导体。
步骤9、形成薄膜晶体管的源电极112和漏电极113。
如图9所示，可以在完成步骤8的衬底基板101上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为的源漏金属层，源漏金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金。源漏金属层可以是单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等。对源漏金属层进行构图，形成源电极112和漏电极113，源电极112通过第一过孔11与有源层105连接，漏电极113通过第二过孔12与有源层105连接，通过第三过孔13与导电图形111连接，进而实现与遮光层102的电连接。在第三过孔13处，漏电极113与导电图形111的连接状态良好，不存在搭接不良的问题。
在薄膜晶体管应用于OLED显示基板时，在像素区域，由于发光层与衬底基板之间存在一定距离，因此像素区域的发光层发出的光线会斜入射及散射到相邻像素区域中，导致相邻像素之间存在混色的风险。本实施例中，金属氧化物层采用折射率为1.9以上的高折射率材料LaTiOx，如图10所示，当像素区域的发光层发出的光线斜入射或者散射进金属氧化物层103时(R代表红色发光层，G代表绿色发光层，B代表蓝色发光层)，会出现光线收缩现象，从而一定程度上改善了由于斜入射或散射造成的像素之间混色的问题。
本发明实施例还提供了一种显示基板的制作方法，采用如上所述的制作方法在基板上制作薄膜晶体管。
本实施例中，在遮光层上增加一层金属氧化物层，由于金属氧化物的原子半径较大，较耐物理轰击刻蚀，因此在对层间绝缘层和缓冲层进行干法刻蚀时，可以充分过刻，去除第三过孔处的所有缓冲层，避免第三过孔处存在缓冲层残留，并且不会对金属氧化物层造成过刻，从而克服了干刻均一性较差的问题；之后通过第三过孔对暴露出的金属氧化物层进行导体化处理，使得第三过孔处的金属氧化物层转变为导电图形，从而可以实现漏电极通过第三过孔与导电图形连接，进而与遮光层电连接，该种设计不存在漏电极与遮光层在过孔处搭接不良的问题，能够提高显示基板的良率。
本发明实施例还提供了一种显示基板，包括如上所述的薄膜晶体管。具体地，所述显示基板可以为OLED显示基板。
本发明实施例还提供了一种显示装置，包括如上所述的显示基板。所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板。
在本发明各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，对各步骤的先后变化也在本发明的保护范围之内。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (11)

1.一种薄膜晶体管，其特征在于，包括：
导电的遮光层；
位于所述遮光层上的金属氧化物层；
依次位于所述金属氧化物层上的缓冲层、有源层、栅绝缘层、栅电极和层间绝缘层，所述层间绝缘层和所述缓冲层包括有暴露出所述有源层的第一过孔和第二过孔、暴露出所述金属氧化物层的第三过孔，其中，所述金属氧化物层对应所述第三过孔的部分为导电部分，其他部分为绝缘的；
位于所述层间绝缘层上的源电极和漏电极，所述源电极通过所述第一过孔与所述有源层连接，所述漏电极通过所述第二过孔与所述有源层连接，还通过所述第三过孔与所述导电部分连接。
2.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述金属氧化物层的折射率大于所述缓冲层、栅绝缘层和层间绝缘层的折射率。
3.根据权利要求2所述的薄膜晶体管的制作方法，其特征在于，所述金属氧化物层采用LaTiOx。
4.一种薄膜晶体管的制作方法，其特征在于，包括：
形成导电的遮光层；
在所述遮光层上形成金属氧化物层；
在所述金属氧化物层上依次形成缓冲层、有源层、栅绝缘层、栅电极和层间绝缘层；
对所述层间绝缘层和所述缓冲层进行干法刻蚀，形成暴露出所述有源层的第一过孔和第二过孔、暴露出所述金属氧化物层的第三过孔；
通过第三过孔对所述金属氧化物层进行导体化处理，使得所述第三过孔处的所述金属氧化物层转变为导电图形；
在所述层间绝缘层上形成源电极和漏电极，所述源电极通过所述第一过孔与所述有源层连接，所述漏电极通过所述第二过孔与所述有源层连接，还通过所述第三过孔与所述导电图形连接。
5.根据权利要求4所述的薄膜晶体管的制作方法，其特征在于，所述金属氧化物层的折射率大于所述缓冲层、栅绝缘层和层间绝缘层的折射率。
6.根据权利要求5所述的薄膜晶体管的制作方法，其特征在于，所述金属氧化物层采用LaTiOx。
7.根据权利要求6所述的薄膜晶体管的制作方法，其特征在于，所述金属氧化物层的厚度为100～6000nm。
8.根据权利要求6所述的薄膜晶体管的制作方法，其特征在于，所述通过第三过孔对所述金属氧化物层进行导体化处理包括：
向所述第三过孔通入氧气，产生氧离子，对所述第三过孔内的LaTiOx进行轰击，调整LaTiOx的氧含量使得所述第三过孔处的LaTiOx转变为导体；或
向所述第三过孔通入氦气，产生氦离子，对所述第三过孔内的LaTiOx进行轰击，调整LaTiOx的氧含量使得所述第三过孔处的LaTiOx转变为导体。
9.一种显示基板的制作方法，其特征在于，采用如权利要求4-8中任一项所述的制作方法在基板上制作薄膜晶体管。
10.一种显示基板，其特征在于，包括如权利要求1-3中任一项所述的薄膜晶体管。
11.一种显示装置，其特征在于，包括如权利要求10所述的显示基板。
CN201810846256.2A 2018-07-27 2018-07-27 薄膜晶体管、显示基板及其制作方法、显示装置 Active CN109037346B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810846256.2A CN109037346B (zh) 2018-07-27 2018-07-27 薄膜晶体管、显示基板及其制作方法、显示装置
US16/393,023 US10886410B2 (en) 2018-07-27 2019-04-24 Thin film transistor, display substrate, method for manufacturing the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810846256.2A CN109037346B (zh) 2018-07-27 2018-07-27 薄膜晶体管、显示基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN109037346A true CN109037346A (zh) 2018-12-18
CN109037346B CN109037346B (zh) 2020-06-02

Family

ID=64647252

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810846256.2A Active CN109037346B (zh) 2018-07-27 2018-07-27 薄膜晶体管、显示基板及其制作方法、显示装置

Country Status (2)

Country Link
US (1) US10886410B2 (zh)
CN (1) CN109037346B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109659325A (zh) * 2018-12-20 2019-04-19 深圳市华星光电技术有限公司 顶栅型薄膜晶体管基板及其制作方法
CN109887976A (zh) * 2019-03-07 2019-06-14 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法及显示面板和显示装置
CN110112072A (zh) * 2019-04-08 2019-08-09 深圳市华星光电技术有限公司 阵列基板的制造方法和阵列基板
CN110416314A (zh) * 2019-07-24 2019-11-05 深圳市华星光电半导体显示技术有限公司 Tft器件及其制备方法、tft阵列基板
CN110518018A (zh) * 2019-08-14 2019-11-29 深圳市华星光电半导体显示技术有限公司 阵列基板以及其制作方法
CN110931509A (zh) * 2019-11-25 2020-03-27 Tcl华星光电技术有限公司 阵列基板及其制备方法
CN111554749A (zh) * 2020-05-14 2020-08-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板和显示装置
CN112864173A (zh) * 2021-01-12 2021-05-28 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN114185214A (zh) * 2022-02-16 2022-03-15 北京京东方技术开发有限公司 阵列基板和显示器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016225593A (ja) * 2015-05-28 2016-12-28 鴻海精密工業股▲ふん▼有限公司 薄膜トランジスタの製造方法
CN106292108A (zh) * 2016-09-08 2017-01-04 京东方科技集团股份有限公司 一种阵列基板及显示面板
US20170221943A1 (en) * 2016-02-03 2017-08-03 Semiconductor Energy Laboratory Co., Ltd. Imaging Device and Electronic Device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102178766B1 (ko) * 2013-03-29 2020-11-13 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
CN107302032B (zh) * 2017-06-19 2020-05-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示面板
CN107799570A (zh) * 2017-10-09 2018-03-13 深圳市华星光电半导体显示技术有限公司 顶栅自对准金属氧化物半导体tft及其制作方法
CN107680993B (zh) * 2017-10-23 2019-12-24 深圳市华星光电半导体显示技术有限公司 Oled面板及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016225593A (ja) * 2015-05-28 2016-12-28 鴻海精密工業股▲ふん▼有限公司 薄膜トランジスタの製造方法
US20170221943A1 (en) * 2016-02-03 2017-08-03 Semiconductor Energy Laboratory Co., Ltd. Imaging Device and Electronic Device
CN106292108A (zh) * 2016-09-08 2017-01-04 京东方科技集团股份有限公司 一种阵列基板及显示面板

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109659325A (zh) * 2018-12-20 2019-04-19 深圳市华星光电技术有限公司 顶栅型薄膜晶体管基板及其制作方法
CN109659325B (zh) * 2018-12-20 2021-03-23 Tcl华星光电技术有限公司 顶栅型薄膜晶体管基板及其制作方法
CN109887976A (zh) * 2019-03-07 2019-06-14 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法及显示面板和显示装置
CN110112072A (zh) * 2019-04-08 2019-08-09 深圳市华星光电技术有限公司 阵列基板的制造方法和阵列基板
CN110112072B (zh) * 2019-04-08 2021-07-27 苏州华星光电技术有限公司 阵列基板的制造方法和阵列基板
CN110416314A (zh) * 2019-07-24 2019-11-05 深圳市华星光电半导体显示技术有限公司 Tft器件及其制备方法、tft阵列基板
US11411117B2 (en) 2019-07-24 2022-08-09 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. TFT device, manufacturing method thereof, and TFT array substrate
WO2021012449A1 (zh) * 2019-07-24 2021-01-28 深圳市华星光电半导体显示技术有限公司 Tft器件及其制备方法、tft阵列基板
WO2021027108A1 (zh) * 2019-08-14 2021-02-18 深圳市华星光电半导体显示技术有限公司 阵列基板以及其制作方法
CN110518018A (zh) * 2019-08-14 2019-11-29 深圳市华星光电半导体显示技术有限公司 阵列基板以及其制作方法
CN110931509A (zh) * 2019-11-25 2020-03-27 Tcl华星光电技术有限公司 阵列基板及其制备方法
CN110931509B (zh) * 2019-11-25 2022-12-06 Tcl华星光电技术有限公司 阵列基板及其制备方法
CN111554749A (zh) * 2020-05-14 2020-08-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板和显示装置
CN112864173A (zh) * 2021-01-12 2021-05-28 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN112864173B (zh) * 2021-01-12 2024-04-19 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN114185214A (zh) * 2022-02-16 2022-03-15 北京京东方技术开发有限公司 阵列基板和显示器

Also Published As

Publication number Publication date
US10886410B2 (en) 2021-01-05
CN109037346B (zh) 2020-06-02
US20200035836A1 (en) 2020-01-30

Similar Documents

Publication Publication Date Title
CN109037346A (zh) 薄膜晶体管、显示基板及其制作方法、显示装置
CN104576542B (zh) 阵列基板及其制作方法、显示装置
CN108428730A (zh) Oled显示基板及其制作方法、显示装置
WO2021036840A1 (zh) 显示基板及其制造方法、显示装置
US9646997B2 (en) Array substrate, method for manufacturing the same and display device
US10615284B2 (en) Thin film transistor and method for fabricating the same, display substrate, display apparatus
US9627414B2 (en) Metallic oxide thin film transistor, array substrate and their manufacturing methods, display device
CN110462830A (zh) 显示基板及其制备方法、显示面板和显示装置
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
CN105957867B (zh) 阵列基板母板及其制作方法、显示装置
CN110518053A (zh) 显示基板及其制备方法、显示装置
CN108550616A (zh) Oled显示基板及其制作方法、显示装置
CN109360843A (zh) Oled显示基板及其制作方法、显示装置
CN109742099A (zh) 显示面板的制作方法、显示面板及显示装置
CN109036134B (zh) 柔性显示基板及其制作方法、显示装置
WO2020093478A1 (zh) 一种tft的制备方法、tft、oled背板和显示装置
CN104241296B (zh) 一种阵列基板及其制作方法和显示装置
CN103094205A (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
US10879278B2 (en) Display substrate, manufacturing method therefor, and display device
CN111584509B (zh) 显示面板及其制备方法、显示装置
US11937481B2 (en) Display substrate, manufacturing method thereof, and display device
CN107302061A (zh) Oled显示基板及其制作方法、显示装置
US9165954B2 (en) Array substrate and method for manufacturing the same, and display device
TW201810641A (zh) 低反射金屬結構、顯示面板及其製作方法
CN109713020A (zh) 显示基板及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant