CN110112072A - 阵列基板的制造方法和阵列基板 - Google Patents
阵列基板的制造方法和阵列基板 Download PDFInfo
- Publication number
- CN110112072A CN110112072A CN201910274821.7A CN201910274821A CN110112072A CN 110112072 A CN110112072 A CN 110112072A CN 201910274821 A CN201910274821 A CN 201910274821A CN 110112072 A CN110112072 A CN 110112072A
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- light shield
- array substrate
- shield layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 74
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 238000005530 etching Methods 0.000 claims abstract description 40
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 28
- 238000002161 passivation Methods 0.000 claims abstract description 17
- 238000004380 ashing Methods 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 238000012545 processing Methods 0.000 claims abstract description 11
- 239000007789 gas Substances 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 6
- 239000000470 constituent Substances 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 239000011733 molybdenum Substances 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 10
- 239000010408 film Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000013067 intermediate product Substances 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- -1 aluminium (Al) Chemical class 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 238000012216 screening Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请实施例公开一种阵列基板的制造方法包括：提供一基板，在基板上形成遮光层；在遮光层上设置不同段差的光阻，并对遮光层进行刻蚀；刻蚀完成后，对光阻进行灰化处理，并保留遮光层预设位置上的光阻作为垫底层；在遮光层上依次沉积缓冲层、半导体层、绝缘层、栅极层以及介电层；在介电层上形成第一通孔、第二通孔和第三通孔，第三通孔的位置与预设位置相对应，用于暴露部分遮光层，第一通孔和第二通孔用于暴露部分半导体层；通过第一通孔、第二通孔和第三通孔形成源极和漏极，源极分别通过第二通孔和第三通孔与遮光层和半导体层相连接，漏极通过第一通孔与半导体层相连接；在介电层上形成覆盖源极和漏极的钝化层。本方案可以避免遮光层被刻穿。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板的制造方法和阵列基板。
背景技术
平板显示装置具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有的平板显示装置主要包括液晶显示装置(Liquid Crystal Display，LCD)及有机电致发光显示装置(Organic Light Emitting Display，OLED)。
薄膜晶体管(Thin Film Transistor，TFT)是平板显示装置的重要组成部分，可形成在玻璃基板或塑料基板上，通常作为开关装置和驱动装置用在诸如LCD显示装置与OLED显示装置中。
其中，在目前的顶栅金属氧化物半导体TFT的结构设计中，遮光层一般使用Mo金属层，其通过接触孔与金属电极接触进行信号传递。在对缓冲层进行干刻开孔时，易出现由于过刻导致位于缓冲层之下的遮光层被刻穿的问题，进而影响遮光层的遮光效果或导致金属线信号接触不良。
发明内容
本申请实施例提供了一种阵列基板的制造方法和阵列基板，可以避免出现遮光层被刻穿的问题。
本申请实施例提供了一种阵列基板的制造方法，包括：
提供一基板，在所述基板上形成遮光层；
在所述遮光层上设置不同段差的光阻，并对所述遮光层进行刻蚀；
刻蚀完成后，对所述光阻进行灰化处理，并保留所述遮光层预设位置上的光阻作为垫底层；
在所述遮光层上依次沉积缓冲层、半导体层、绝缘层、栅极层以及介电层；
在所述介电层上形成第一通孔、第二通孔和第三通孔，所述第三通孔的位置与所述预设位置相对应，用于暴露部分所述遮光层，所述第一通孔和所述第二通孔用于暴露部分半导体层；
通过所述第一通孔、所述第二通孔和所述第三通孔形成源极和漏极，所述源极分别通过所述第二通孔和所述第三通孔与遮光层和半导体层相连接，所述漏极通过所述第一通孔与所述半导体层相连接；
在所述介电层上形成覆盖所述源极和所述漏极的钝化层。
在本申请实施例提供的阵列基板的制造方法中，所述在所述介电层上形成第一通孔、第二通孔和第三通孔，包括：
通过黄光处理在所述介电层上分别形成第一预设图案和第二预设图案；
采用刻蚀气体根据所述第一预设图案和第二预设图案对所述介电层进行刻蚀，以形成所述第一通孔、第二通孔和第三通孔。
在本申请实施例提供的阵列基板的制造方法中，所述刻蚀气体包括三氟化氮和氧气。
在本申请实施例提供的阵列基板的制造方法中，采用刻蚀气体根据所述第一预设图案和第二预设图案对所述介电层进行刻蚀，以形成所述第一通孔、第二通孔和第三通孔，包括：
采用第一预设比例的三氟化氮和氧气作为刻蚀气体，根据所述第一预设图案对所述介电层进行刻蚀，以形成所述第一通孔和第二通孔；
采用第二预设比例的三氟化氮和氧气作为刻蚀气体，根据所述第二预设图案对所述介电层进行刻蚀，以形成所述第三通孔。
在本申请实施例提供的阵列基板的制造方法中，所述第一预设比例为体积比1-3:1。
在本申请实施例提供的阵列基板的制造方法中，所述第二预设比例为体积比3-5:1。
在本申请实施例提供的阵列基板的制造方法中，所述灰化处理的时长在20秒至150秒之间，功率在500瓦至2000瓦之间。
在本申请实施例提供的阵列基板的制造方法中，所述垫底层的面积为所述第三通孔与所述遮光层接触面积的1至3倍。
在本申请实施例提供的阵列基板的制造方法中，所述遮光层的构成材料包括金属钼，厚度在之间。
本申请实施例还提供了一种阵列基板，包括：基板、遮光层、缓冲层、半导体层、绝缘层、栅极层、介电层、源极、漏极以及钝化层；
所述遮光层设置在所述基板上；
所述缓冲层覆盖所述基板和所述遮光层；
所述半导体层设置在所述缓冲层上；
所述绝缘层设置在所述半导体层上；
所述栅极层设置在所述绝缘层上；
所述介电层覆盖所述缓冲层、所述半导体层、所述绝缘层和所述栅极层；
其中，所述介电层上包括第一通孔、第二通孔和第三通孔；
所述源极分别通过所述第二通孔和所述第三通孔与所述遮光层和所述半导体层相连接；
所述漏极通过所述第一通孔与所述半导体层相连接；
所述钝化层覆盖所述介电层、所述源极和所述漏极。
本申请实施例提供的阵列基板的制造方法包括提供一基板，在所述基板上形成遮光层；在所述遮光层上设置不同段差的光阻，并对所述遮光层进行刻蚀；刻蚀完成后，对所述光阻进行灰化处理，并保留所述遮光层预设位置上的光阻作为垫底层；在所述遮光层上依次沉积缓冲层、半导体层、绝缘层、栅极层以及介电层；在所述介电层上形成第一通孔、第二通孔和第三通孔，所述第三通孔的位置与所述预设位置相对应，用于暴露部分所述遮光层，所述第一通孔和所述第二通孔用于暴露部分半导体层；通过所述第一通孔、所述第二通孔和所述第三通孔形成源极和漏极，所述源极分别通过所述第二通孔和所述第三通孔与遮光层和半导体层相连接，所述漏极通过所述第一通孔与所述半导体层相连接；在所述介电层上形成覆盖所述源极和所述漏极的钝化层。本方案通过将保留在遮光层的预设位置上的光阻作为垫底层，可以增加刻蚀厚度，在形成第三通孔时，可以有效避免出现遮光层被刻穿的问题。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的阵列基板的制造方法的流程示意图。
图2是本申请实施例提供的阵列基板的第一中间产物的结构示意图。
图3是本申请实施例提供的阵列基板的第二中间产物的结构示意图。
图4是本申请实施例提供的阵列基板的第三中间产物的结构示意图。
图5是本申请实施例提供的阵列基板的第四中间产物的结构示意图。
图6是本申请实施例提供的阵列基板的第五中间产物的结构示意图。
图7是本申请实施例提供的阵列基板的第六中间产物的结构示意图。
图8是本申请实施例提供的阵列基板的第七中间产物的结构示意图。
图9是本申请实施例提供的阵列基板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供了一种阵列基板的制造方法和阵列基板，以下分别进行详细说明。
请参阅图1，图1是本申请实施例提供的阵列基板的制造方法的流程示意图，具体的流程可以如下：
101、提供一基板10，在所述基板10上形成遮光层20。
其中，基板10的材料可以包括玻璃、石英、蓝宝石或氧化铟锡等，需要说明的是，基板10的材料包括但不限于以上材料，还可以包括其他材料。
在一些实施例中，可以通过物理气相沉积在该基板10上沉积遮光层20。其中，该遮光层20可以由金属构成，比如钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)中的一种或多种的合金。需要说明的是，一般情况下，遮光层20都由金属钼构成。该遮光层20的厚度可以在之间，需要说明的是，该厚度包括和
102、在所述遮光层20上设置不同段差的光阻21，并对所述遮光层20进行刻蚀。
具体的，可以在该遮光层20上涂覆光阻21，如图2所示。再通过半色调光罩对光阻21进行曝光显影，形成不同段差的光阻21；之后，可以采用电感耦合等等离子体刻蚀技术进行刻蚀，未被光阻21保护的遮光层20被刻蚀，形成如图3所示结构。
在一些实施例中，刻蚀气体可以采用三氟化氮和氧气。其中，三氟化氮和氧气的体积比可以为1：1-3:1。
103、刻蚀完成后，对所述光阻21进行灰化处理，并保留所述遮光层预设位置上的光阻21作为垫底层。
具体的，刻蚀完成后，可以对光阻21进行灰化处理，以去除遮光层20上多余的光阻21。在一些实施例中，可以保留该遮光层20预设位置上的光阻21作为垫底层，具体可以如图4所示。
其中，灰化处理所使用的灰化气体可以为氧气或三氟化氮与氧气的混合气体，所述灰化处理的时长在20秒至150秒之间，需要说明的是，该时长可以包括20秒和150秒。灰化功率在500瓦-2000瓦之间，需要说明的是，该功率可以包括500瓦和2000瓦。
104、在所述遮光层20上依次沉积缓冲层30、半导体层40、绝缘层50、栅极层60以及介电层70。
在一些实施例中，如图5所示，可以通过化学气相沉积技术沉积覆盖基板10和遮光层20的缓冲层30，其中该缓冲层30可以由为氧化硅(SiOx)薄膜、氮化硅(SiNx)薄膜、或者氧化硅薄膜与氮化硅薄膜交替层叠设置形成的复合薄膜，该缓冲层30的厚度可以在之间。
在一些实施例中，请参阅图6，可以采用物理气相沉积技术在缓冲层30上形成半导体层40。其中，半导体层40的构成材料可以包括铟镓锌氧化物(IGZO)、铟锌锡氧化物(IZTO)、铟镓锌锡氧化物(IGZTO)中的一种或多种。
在一些实施例中，可以在半导体层40上形成绝缘层50。该绝缘层50的构成材料可以包括SiNx或SiOx等，主要是通过化学气相沉积工艺制备形成。
随后，可以通过物理气相沉积技术在绝缘层50上沉积栅极层60。其中，栅极层60的构成材料可以包括铝(Al)、钼(Mo)、铜(Cu)、银(Ag)等金属。
之后，可以采用物理气相沉积技术沉积介电层70，形成如图6所示结构。其中，介电层70覆盖缓冲层30、半导体层40、绝缘层50和栅极层60。
105、在所述介电层70上形成第一通孔71、第二通孔72和第三通孔73，所述第三通孔73的位置与所述预设位置相对应，用于暴露部分所述遮光层20，所述第一通孔71和所述第二通孔72用于暴露部分半导体层40。
请参阅图7，在一些实施例中，可以通过黄光处理在介电层70上分别形成第一预设图案和第二预设图案；之后，可以采用刻蚀气体根据第一预设图案和第二预设图案对介电层70进行刻蚀，以形成第一通孔71、第二通孔72和第三通孔73。需要说明的是，第一预设图案和第二预设图案可以通过同一掩膜形成，也可以通过不同掩膜形成。
其中，第一通孔71和第二通孔72用于暴露半部分半导体层40，第三通孔73用于暴露部分遮光层20。
其中，第二预设图案与遮光层20上的预设位置相对应，即第三通孔73的位置与遮光层20上的预设位置相对应。可以理解的是，预设位置上留有光阻21作为垫底层，加大了刻蚀厚度，在形成第三通孔73时，可以避免出现由于过刻导致位于缓冲层30之下的遮光层20被刻穿的问题。
在一些实施例中，如图8所示，该垫底层的面积可以为第三通孔73与遮光层20接触面积的1-3倍，垂直方向上可以完全覆盖第三通孔73的大小，以避免由于垫底层面积过小，而导致在形成第三通孔73时，不能达到避免遮光层20被刻穿的目的。
其中，刻蚀气体可以采用三氟化氮和氧气的混合气体。
在一些实施例中，可以采用第一预设比例的三氟化氮和氧气作为刻蚀气体，根据第一预设图案对介电层70进行刻蚀，以形成第一通孔71和第二通孔72；采用第二预设比例的三氟化氮和氧气作为刻蚀气体，根据第二预设图案对介电层70进行刻蚀，以形成所述第三通孔73。
其中，第一预设比例可以为体积比1-3:1，第二预设比例可以为体积比3-5:1。
106、通过所述第一通孔71、所述第二通孔72和所述第三通孔73形成源极74和漏极75，所述源极74分别通过所述第二通孔72和所述第三通孔73与遮光层20和半导体层40相连接，所述漏极75通过所述第一通孔71与所述半导体层40相连接。
请参阅图9，在一些实施例中，可以通过物理气相沉积技术在介电层70上沉积源漏极金属层，源漏极金属层可以通过第一通孔71、第二通孔72和第三通孔73分别与半导体层40和遮光层20相连接。
之后，可以对介电层70上的源漏极金属层进行光刻蚀，以形成源极74和漏极75。其中，源极74分别通过第二通孔72和所述第三通孔73与遮光层20和半导体层40相连接；漏极75通过第一通孔71与半导体层40相连接。
其中，源漏极金属层的构成材料可以包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等金属中的一种或多种的合金。一般情况下，源漏极金属层可以由金属Cu和金属Mo的合金构成，厚度可以在之间。
107、在所述介电层70上形成覆盖所述源极74和所述漏极75的钝化层80。
其中，钝化层80的形成方式有多种。比如，可以通过涂覆相应的钝化层材料形成覆盖源极74和漏极75的钝化层80，也可以通过化学气相沉积技术，在介电层80上形成覆盖源极74和漏极75的钝化层80。
在一些实施例中，钝化层80可以为氧化硅(SiOx)薄膜、氮化硅(SiNx)薄膜、或者氧化硅薄膜与氮化硅薄膜交替层叠设置形成的复合薄膜。
本申请实施例提供的阵列基板的制造方法包括提供一基板10，在所述基板10上形成遮光层20；在所述遮光层20上设置不同段差的光阻21，并对所述遮光层20进行刻蚀；刻蚀完成后，对所述光阻21进行灰化处理，并保留所述遮光层20预设位置上的光阻21作为垫底层；在所述遮光层20上依次沉积缓冲层30、半导体层40、绝缘层50、栅极层60以及介电层70；在所述介电层70上形成第一通孔71、第二通孔72和第三通孔73，所述第三通孔73的位置与所述预设位置相对应，用于暴露部分所述遮光层20，所述第一通孔71和所述第二通孔72用于暴露部分半导体层40；通过所述第一通孔71、所述第二通孔72和所述第三通孔73形成源极74和漏极75，所述源极74分别通过所述第二通孔72和所述第三通孔73与遮光层20和半导体层40相连接，所述漏极75通过所述第一通孔71与所述半导体层40相连接；在所述介电层70上形成覆盖所述源极74和所述漏极75的钝化层80。本方案通过将保留在遮光层20的预设位置上的光阻21作为垫底层，可以增加刻蚀厚度，在形成第三通孔73时，可以有效避免出现遮光层20被刻穿的问题。
请参阅图9，本申请实施例还提供了一种阵列基板，该阵列基板可以包括：基板10、遮光层20、缓冲层30、半导体层40、绝缘层50、栅极层60、介电层70、源极74、漏极75以及钝化层80。
其中，遮光层20设置在基板10上；缓冲层30覆盖基板10和遮光层20；半导体层40设置在缓冲层30上；绝缘层50设置在半导体层40上；栅极层60设置在绝缘层50上；介电层70覆盖缓冲层30、半导体层40、绝缘层50和栅极层60。
其中，介电层70上包括第一通孔71、第二通孔72和第三通孔73；源极74分别通过第二通孔72和第三通孔73与遮光层20和半导体层40相连接；漏极75通过第一通孔71与半导体层40相连接；钝化层80覆盖介电层70、源极74和漏极75。
需要说明的是，本实施例所提供的阵列基板与上述的阵列基板的制造方法形成的阵列基板结构一致，具体可以参照上述实施例，在此不做赘述。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种阵列基板的制造方法和阵列基板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种阵列基板的制造方法，其特征在于，包括：
提供一基板，在所述基板上形成遮光层；
在所述遮光层上设置不同段差的光阻，并对所述遮光层进行刻蚀；
刻蚀完成后，对所述光阻进行灰化处理，并保留所述遮光层预设位置上的光阻作为垫底层；
在所述遮光层上依次沉积缓冲层、半导体层、绝缘层、栅极层以及介电层；
在所述介电层上形成第一通孔、第二通孔和第三通孔，所述第三通孔的位置与所述预设位置相对应，用于暴露部分所述遮光层，所述第一通孔和所述第二通孔用于暴露部分半导体层；
通过所述第一通孔、所述第二通孔和所述第三通孔形成源极和漏极，所述源极分别通过所述第二通孔和所述第三通孔与遮光层和半导体层相连接，所述漏极通过所述第一通孔与所述半导体层相连接；
在所述介电层上形成覆盖所述源极和所述漏极的钝化层。
2.如权利要求1所述的阵列基板的制造方法，其特征在于，所述在所述介电层上形成第一通孔、第二通孔和第三通孔，包括：
通过黄光处理在所述介电层上分别形成第一预设图案和第二预设图案；
采用刻蚀气体根据所述第一预设图案和第二预设图案对所述介电层进行刻蚀，以形成所述第一通孔、第二通孔和第三通孔。
3.如权利要求2所述的阵列基板的制造方法，其特征在于，所述刻蚀气体包括三氟化氮和氧气。
4.如权利要求3所述的阵列基板的制造方法，其特征在于，采用刻蚀气体根据所述第一预设图案和第二预设图案对所述介电层进行刻蚀，以形成所述第一通孔、第二通孔和第三通孔，包括：
采用第一预设比例的三氟化氮和氧气作为刻蚀气体，根据所述第一预设图案对所述介电层进行刻蚀，以形成所述第一通孔和第二通孔；
采用第二预设比例的三氟化氮和氧气作为刻蚀气体，根据所述第二预设图案对所述介电层进行刻蚀，以形成所述第三通孔。
5.如权利要求4所述的阵列基板的制造方法，其特征在于，所述第一预设比例为体积比1-3:1。
6.如权利要求4所述的阵列基板的制造方法，其特征在于，所述第二预设比例为体积比3-5:1。
7.如权利要求1所述的阵列基板的制造方法，其特征在于，所述灰化处理的时长在20秒至150秒之间，功率在500瓦至2000瓦之间。
8.如权利要求1所述的阵列基板的制造方法，其特征在于，所述垫底层的面积为所述第三通孔与所述遮光层接触面积的1至3倍。
9.如权利要求1所述的阵列基板的制造方法，其特征在于，所述遮光层的构成材料包括金属钼，厚度在之间。
10.一种阵列基板，其特征在于，包括：基板、遮光层、缓冲层、半导体层、绝缘层、栅极层、介电层、源极、漏极以及钝化层；
所述遮光层设置在所述基板上；
所述缓冲层覆盖所述基板和所述遮光层；
所述半导体层设置在所述缓冲层上；
所述绝缘层设置在所述半导体层上；
所述栅极层设置在所述绝缘层上；
所述介电层覆盖所述缓冲层、所述半导体层、所述绝缘层和所述栅极层；
其中，所述介电层上包括第一通孔、第二通孔和第三通孔；
所述源极分别通过所述第二通孔和所述第三通孔与所述遮光层和所述半导体层相连接；
所述漏极通过所述第一通孔与所述半导体层相连接；
所述钝化层覆盖所述介电层、所述源极和所述漏极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910274821.7A CN110112072B (zh) | 2019-04-08 | 2019-04-08 | 阵列基板的制造方法和阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910274821.7A CN110112072B (zh) | 2019-04-08 | 2019-04-08 | 阵列基板的制造方法和阵列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110112072A true CN110112072A (zh) | 2019-08-09 |
| CN110112072B CN110112072B (zh) | 2021-07-27 |
Family
ID=67485148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910274821.7A Active CN110112072B (zh) | 2019-04-08 | 2019-04-08 | 阵列基板的制造方法和阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110112072B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110931509A (zh) * | 2019-11-25 | 2020-03-27 | Tcl华星光电技术有限公司 | 阵列基板及其制备方法 |
| US11574939B2 (en) * | 2020-07-28 | 2023-02-07 | Beihai Hkc Optoelectronics Technology Co., Ltd. | Method for manufacturing array substrate, array substrate and display device |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103762245A (zh) * | 2013-12-13 | 2014-04-30 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制备方法、显示装置 |
| CN104393000A (zh) * | 2014-10-20 | 2015-03-04 | 上海天马微电子有限公司 | 一种阵列基板及其制作方法、显示装置 |
| KR20150144060A (ko) * | 2014-06-16 | 2015-12-24 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 |
| KR20160018048A (ko) * | 2014-08-07 | 2016-02-17 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판 |
| CN108470717A (zh) * | 2017-02-22 | 2018-08-31 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板及显示装置 |
| CN108511465A (zh) * | 2018-04-28 | 2018-09-07 | 武汉华星光电技术有限公司 | 内嵌式触控阵列基板、显示面板及制造方法 |
| CN109037346A (zh) * | 2018-07-27 | 2018-12-18 | 京东方科技集团股份有限公司 | 薄膜晶体管、显示基板及其制作方法、显示装置 |
| CN109509707A (zh) * | 2018-12-11 | 2019-03-22 | 合肥鑫晟光电科技有限公司 | 显示面板、阵列基板、薄膜晶体管及其制造方法 |
-
2019
- 2019-04-08 CN CN201910274821.7A patent/CN110112072B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103762245A (zh) * | 2013-12-13 | 2014-04-30 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制备方法、显示装置 |
| KR20150144060A (ko) * | 2014-06-16 | 2015-12-24 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 |
| KR20160018048A (ko) * | 2014-08-07 | 2016-02-17 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판 |
| CN104393000A (zh) * | 2014-10-20 | 2015-03-04 | 上海天马微电子有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN108470717A (zh) * | 2017-02-22 | 2018-08-31 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板及显示装置 |
| CN108511465A (zh) * | 2018-04-28 | 2018-09-07 | 武汉华星光电技术有限公司 | 内嵌式触控阵列基板、显示面板及制造方法 |
| CN109037346A (zh) * | 2018-07-27 | 2018-12-18 | 京东方科技集团股份有限公司 | 薄膜晶体管、显示基板及其制作方法、显示装置 |
| CN109509707A (zh) * | 2018-12-11 | 2019-03-22 | 合肥鑫晟光电科技有限公司 | 显示面板、阵列基板、薄膜晶体管及其制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110931509A (zh) * | 2019-11-25 | 2020-03-27 | Tcl华星光电技术有限公司 | 阵列基板及其制备方法 |
| CN110931509B (zh) * | 2019-11-25 | 2022-12-06 | Tcl华星光电技术有限公司 | 阵列基板及其制备方法 |
| US11574939B2 (en) * | 2020-07-28 | 2023-02-07 | Beihai Hkc Optoelectronics Technology Co., Ltd. | Method for manufacturing array substrate, array substrate and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110112072B (zh) | 2021-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104576542B (zh) | 阵列基板及其制作方法、显示装置 | |
| KR100845699B1 (ko) | Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법 | |
| KR100898694B1 (ko) | Ｔｆｔ ｌｃｄ 어레이 기판 및 이를 제조하는 방법 | |
| CN105529301B (zh) | 阵列基板的制造方法、阵列基板和显示装置 | |
| TW449929B (en) | Structure and manufacturing method of amorphous-silicon thin film transistor array | |
| KR102094847B1 (ko) | 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법 | |
| US20150221669A1 (en) | Thin FilmTransistor, Array Substrate, And Manufacturing Method Thereof | |
| CN102646632A (zh) | 阵列基板及其制作方法和显示装置 | |
| KR20100024569A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| WO2018113214A1 (zh) | 薄膜晶体管及其制作方法、显示基板、显示装置 | |
| KR20140010361A (ko) | 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치 | |
| KR101212554B1 (ko) | Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법 | |
| CN109509707A (zh) | 显示面板、阵列基板、薄膜晶体管及其制造方法 | |
| CN106783737A (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
| CN105870169A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| US9831350B2 (en) | Thin film transistor and method of manufacturing the same | |
| CN105977205B (zh) | 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置 | |
| CN105118864B (zh) | 薄膜晶体管及其制作方法、显示器件 | |
| CN108474986A (zh) | 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板 | |
| CN110112072A (zh) | 阵列基板的制造方法和阵列基板 | |
| WO2015192549A1 (zh) | 阵列基板、其制作方法以及显示装置 | |
| CN105374827B (zh) | 显示设备和用于制造该显示设备的方法 | |
| KR20100070082A (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| US20200194572A1 (en) | ARRAY SUBSTRATE AND METHOD FOR MANUFACTURING ARRAY SUBSTRATE (As Amended) | |
| CN107507807A (zh) | 基板及其制备方法、显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Applicant after: TCL Huaxing Photoelectric Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Applicant before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210622 Address after: No. 338, Fangzhou Road, Suzhou Industrial Park, Suzhou, Jiangsu 215000 Applicant after: Suzhou Huaxing Optoelectronic Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Applicant before: TCL Huaxing Photoelectric Technology Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |