CN108474986A - 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板 - Google Patents

薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板 Download PDF

Info

Publication number
CN108474986A
CN108474986A CN201680000897.5A CN201680000897A CN108474986A CN 108474986 A CN108474986 A CN 108474986A CN 201680000897 A CN201680000897 A CN 201680000897A CN 108474986 A CN108474986 A CN 108474986A
Authority
CN
China
Prior art keywords
electrode
layer
tft
film transistor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680000897.5A
Other languages
English (en)
Other versions
CN108474986B (zh
Inventor
王珂
宁策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN108474986A publication Critical patent/CN108474986A/zh
Application granted granted Critical
Publication of CN108474986B publication Critical patent/CN108474986B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F5/00—Screening processes; Screens therefor
    • G03F5/14—Screening processes; Screens therefor by contact methods
    • G03F5/16—Screening processes; Screens therefor by contact methods using grey half-tone screens
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/443—Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/13363—Birefringent elements, e.g. for optical compensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate

Abstract

本申请公开了一种薄膜晶体管、具有该薄膜晶体管的显示基板和显示面板以及该薄膜晶体管的制作方法。所述薄膜晶体管包括：衬底基板；衬底基板上的有源层，其具有沟道区、第一电极接触区和第二电极接触区；以及位于第一电极接触区的远离衬底基板的一侧上的第一电极；和位于第二电极接触区的远离衬底基板的一侧上的第二电极；第一电极和第二电极由非晶碳材料制成。

Description

薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和 显示面板
技术领域
本发明涉及显示技术，具体地说，涉及一种薄膜晶体管、具有该薄膜晶体管的显示基板和显示面板、以及该薄膜晶体管的制造方法。
背景技术
诸如液晶显示器(LCD)和有机发光二极管(OLED)的显示装置已被广泛使用。LCD和OLED显示装置使用薄膜晶体管(TFT)来控制显示面板中的像素。TFT的示例包括非晶硅TFT、多晶硅TFT、单晶硅TFT和金属氧化物TFT。
发明内容
在一方面，本发明提供了一种薄膜晶体管，该薄膜晶体管包括：衬底基板；衬底基板上的有源层，其包括沟道区、第一电极接触区和第二电极接触区；以及位于第一电极接触区的远离衬底基板的一侧上的第一电极；以及位于第二电极接触区的远离衬底基板的一侧上的第二电极；第一电极和第二电极由非晶碳材料制成。
可选地，薄膜晶体管还包括：栅极绝缘层，其位于沟道区的远离衬底基板的一侧上；以及栅电极层，其位于栅极绝缘层的远离沟道区的一侧上。
可选地，薄膜晶体管还包括：缓冲层，其位于有源层的靠近衬底基板的一侧上；以及遮光层，其位于缓冲层的远离沟道区的一侧上对应于沟道区的区域中，用于为沟道区遮蔽光。
可选地，非晶碳材料包括氢化非晶碳材料。
可选地，有源层由包括M1OaNb的材料制成，其中M1是单金属或金属的组合，a＞0，并且b≥0。
可选地，有源层由氧化铟镓锌制成。
可选地，薄膜晶体管还包括：钝化层，其位于栅电极层的远离衬底基板的一侧上；以及像素电极层，其位于钝化层的远离衬底基板的一侧上。
可选地，有源层的厚度在约40nm至约50nm的范围内。
可选地，第一电极和第二电极的厚度在约200nm至约500nm的范围内。
在另一方面，本发明提供了一种制造薄膜晶体管的方法，包括以下步骤：在衬底基板上形成有源层，其具有沟道区、第一电极接触区和第二电极接触区；在第一电极接触区的远离衬底基板的一侧上形成第一电极；以及在第二电极接触区的远离衬底基板的一侧上形成第二电极；第一电极和第二电极由非晶碳材料制成。
可选地，形成有源层的步骤、形成第一电极的步骤以及形成第二电极的步骤包括：在衬底基板上按次序形成半导体材料层和非晶碳材料层；对半导体材料层进行图案化以形成有源层；以及对非晶碳材料层进行图案化以形成第一电极和第二电极。
可选地，通过利用单个掩模板对半导体材料层和非晶碳材料层进行图案化，来形成有源层、第一电极和第二电极。
可选地，通过以下步骤来形成半导体材料层和非晶碳材料层：将半导体材料沉积在衬底基板上以形成半导体材料层，以及在半导体材料层上沉积非晶碳材料以在半导体材料层的远离衬底基板的一侧上形成非晶碳材料层。
可选地，半导体材料包括氧化铟镓锡，并且在包括体积占约15％至约30％的范围内的氧的气氛中利用气相沉积处理将所述半导体材料沉积在衬底基板上。
可选地，通过磁控溅射处理沉积非晶碳材料。
可选地，利用单个掩模板形成有源层、第一电极和第二电极的步骤包括：在衬底基板上沉积半导体材料以形成半导体材料层；在半导体材料层上沉积非晶碳材料以在半导体材料层的远离衬底基板的一侧上形成非晶碳材料层；在非晶碳材料层的远离半导体材料层的一侧上形成光致抗蚀剂层；通过半色调掩模板或灰度色调掩模板暴露光致抗蚀剂层，以及将暴露的光致抗蚀剂层显影，以获得光致抗蚀剂图案，其具有对应于沟道区的第一部分、对应于第一电极接触区和第二电极接触区的第二部分以及在第一部分和第二部分以外的第三部分，第一部分被部分地曝光，第二部分基本不曝光，第三部分被完全曝光，并且去除第三部分中的光致抗蚀剂材料；去除第三部分中的半导体材料层和非晶碳材料层，从而形成有源层；去除第一部分中的光致抗蚀剂层，同时保留第二部分中的光致抗蚀剂层，从而暴露出第一部分中的非晶碳材料层；以及去除第一部分中的非晶碳材料层，从而形成第一电极和第二电极。
可选地，通过利用氧的干蚀刻去除第一部分和第三部分中的非晶碳材料层。
可选地，通过灰化去除第一部分中的光致抗蚀剂层。
可选地，在形成有源层、第一电极和第二电极的步骤之后，所述方法还包括：在约230度至约400度的范围内的退火温度下使有源层退火。
可选地，由有源层由包括M1OaNb的半导体材料制成，其中，M1是单金属或金属的组合，a＞0，并且b≥0。
另一方面，本发明提供了一种显示设备，其包括本文所述的或通过本文所述的方法制造的薄膜晶体管。
附图说明
下面的图仅是根据各个公开的实施例的用于示意性目的的示例，并且不旨在限制本发明的范围。
图1是示出一些实施例中的薄膜晶体管的结构的图。
图2是示出一些实施例中的薄膜晶体管的结构的图。
图3A至图3J示出了一些实施例中的制造薄膜晶体管的处理。
具体实施方式
现在将参照下面的实施例更具体地描述本公开。应该注意，在本文中仅出于示出和描述的目的提供以下对一些实施例的描述。其不旨在是穷举性的或者限于公开的具体形式。
常规TFT通常使用用于制造诸如栅电极、源电极和漏电极的各种电极的金属材料。因为金属材料不透明，所以常规TFT的开口率相对低。另外，通常利用多个图案化步骤制造常规TFT。例如，通常通过至少8至9个图案化步骤制造氧化物TFT。具有常规TFT的显示面板的制造成本由于这些原因而保持相对较高。
因此，本公开提供了一种新的薄膜晶体管、具有该薄膜晶体管的显示基板和显示面板、以及该薄膜晶体管的制造方法，其明显避免了由于现有技术的限制和不足导致的一个或多个问题。一方面，本公开提供了一种薄膜晶体管。在一些实施例中，该薄膜晶体管包括：衬底基板；衬底基板上的有源层，其具有沟道区、第一电极接触区和第二电极接触区；第一电极，其位于第一电极接触区的远离衬底基板的一侧上；以及第二电极，其位于第二电极接触区的远离衬底基板的一侧上；第一电极和第二电极由非晶碳材料制成。可选地，有源层由包括M1OaNb的材料制成，其中M1是单金属或金属的组合，a＞0，并且b≥0。
另一方面，本公开提供了一种制造薄膜晶体管的方法。在一些实施例中，所述方法包括以下步骤：在衬底基板上形成具有沟道区、第一电极接触区和第二电极接触区的有源层；在第一电极接触区的远离衬底基板的一侧上形成第一电极；以及在第二电极接触区的远离衬底基板的一侧上形成第二电极；第一电极和第二电极由非晶碳材料制成。可选地，有源层由包括M1OaNb的材料制成，其中M1是单金属或金属的组合，a＞0，并且b≥0。
图1是示出一些实施例中的薄膜晶体管的结构的图。参照图1，该实施例中的薄膜晶体管包括衬底基板BS、衬底基板BS上的有源层AL以及第一电极S和第二电极D。有源层AL包括沟道区CR、第一电极接触区SCR和第二电极接触区DCR。可选地，沟道区CR位于第一电极接触区SCR与第二电极接触区DCR之间(如图1所示)。第一电极S位于第一电极接触区SCR的远离衬底基板BS的一侧上。第二电极D位于第二电极接触区DCR的远离衬底基板BS的一侧上。具体地，第一电极S和第二电极D由非晶碳材料制成。
如本文所用，术语“非晶碳”是指由“sp2”键合的碳和“sp3”键合的碳的混合物构成的含碳材料。“sp2”键合的碳是指共同与石墨结合的双键合的碳。“sp3”键合的碳是指单键合的碳。非晶碳不具有高度有序的晶体结构，而是通常采用分散在sp3键合的碳的非晶矩阵中的小纳米尺寸(或更大)的石墨岛的形式。可选地，非晶碳具有石墨状非晶碳微结构、菱形非晶碳微结构、聚合物型非晶碳微结构或它们的任何组合。此外，可在不对具有特定多晶微结构的材料的百分比进行限制的情况下使用术语“非晶碳”。可选地，非晶碳是氢化非晶碳。可选地，非晶碳本质上可包括100％碳。可选地，非晶碳可包括多达约50％C-H键合的氢。可选地，非晶碳可包括约0.1％至约50％C-H键合的氢，例如，约0.1％至约1％、约1％至约5％、约5％至约10％、约10％至约20％、约20％至约30％、约30％至约40％以及约40％至约50％键合的氢。可选地，非晶碳是菱形氢化非晶碳。可选地，非晶碳是聚合物型氢化非晶碳。可选地，非晶碳是石墨状氢化非晶碳。可选地，非晶碳掺有掺杂物(例如，氮或硼)。可选地，非晶碳是衍生的非晶碳。可选地，例如，可通过物理气相沉积、化学气相沉积、等离子体增强的化学气相沉积、磁控溅射、离子束辅助沉积、直接离子束沉积、离子溅射、阴极电弧沉积或者脉冲激光沉积来制造非晶碳材料。
非晶碳材料在机械工程和医药工程中具有广泛的应用。例如，非晶碳材料用于轴承、密封件、切割工具(例如，吉列MACH3剃须刀)中。由于它们优良的生物适应性，非晶碳材料用于诸如移植物的医药装置中。在本公开中第一次探讨利用非晶碳材料制备半导体设备中的电极的可能性。在本公开中意外发现它们作为电极材料表现出显著的特性，诸如与薄膜晶体管的半导体组件的优良的欧姆接触。因此，本公开提供了一种具有良好的工业可加工性的半导体制造的节约成本的方案。
可使用任何合适的制造方法来制造第一电极S和第二电极D。例如，非晶碳材料可沉积在衬底基板上；并且(例如，通过诸如湿蚀刻工艺的光刻)进行图案化以形成第一电极S和第二电极D。合适的非晶碳沉积方法的示例包括(但不限于)物理气相沉积、化学气相沉积、等离子体增强的化学气相沉积、磁控溅射，离子束辅助沉积、直接离子束沉积、离子溅射、阴极电弧沉积或者脉冲激光沉积。合适的非晶材料的示例包括(但不限于)氢化非晶材料、菱形非晶碳材料、聚合物型非晶碳材料、石墨状非晶碳材料、聚合物型氢化非晶碳、菱形氢化非晶碳、石墨状氢化非晶碳或它们的任何组合。可选地，第一电极S和第二电极D的厚度在约200nm至约500nm的范围内，例如，在约200nm至约300nm、约300nm至约400nm和约400nm至约500nm的范围内。
在一些实施例中，有源层AL由包括M1OaNb的材料制成，其中M1是单金属或金属的组合(例如，作为金属合金或者层合物)，N代表氮元素，O代表氧元素，a＞0，并且b≥0，例如，有源层由金属氧化物材料或者金属氮氧化物材料制成。例如，有源层可由氧化铟镓锌、氧化铟镓锡或氧化铟锡锌制成。合适的金属氧化物有源层材料的示例包括(但不限于)氧化铟镓锌、氧化锌、氧化铟镓锡、氧化铟锡锌、氧化镓、氧化铟、HfInZnO(HIZO)、非晶InGaZnO(非晶IGZO)、InZnO、非晶InZnO、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb和Cd-Sn-O。合适的金属氮氧化物有源层材料的示例包括(但不限于)氮氧化锌、氮氧化铟、氮氧化镓、氮氧化锡、氮氧化镉、氮氧化铝、氮氧化锗、氮氧化钛、氮氧化硅或者它们的组合。可选地，有源层由包括掺有一种或多种金属元素的M1OaNb的材料制成。可选地，有源层由包括掺有一种或多种非金属元素的M1OaNb的材料制成。可选地，有源层由包括掺有一种或多种金属元素以及一种或多种非金属元素的M1OaNb的材料制成。
在一些实施例中，有源层AL由多晶硅材料制成。
可使用任何合适的制造方法制备有源层AL。例如，有源层材料可(例如，通过溅射或气相沉积)沉积在衬底基板上；并且(例如，通过诸如湿蚀刻工艺的光刻)进行图案化以形成有源层AL。可选地，有源层的厚度在约40nm至约50nm的范围内。
可选地，第一电极S接触第一电极接触区SCR的远离衬底基板的一侧并位于其上。可选地，第二电极D接触第二电极接触区DCR的远离衬底基板的一侧并位于其上。可选地，第一电极S位于第一电极接触区SCR的一侧上，并且薄膜晶体管还包括第一电极S与第一电极接触区SCR之间的欧姆接触层。可选地，第二电极D位于第二电极接触区DCR的一侧上，并且薄膜晶体管还包括第二电极D与第二电极接触区DCR之间的欧姆接触层。
在一些实施例中，薄膜晶体管是底栅型薄膜晶体管。在一些实施例中，薄膜晶体管是顶栅型薄膜晶体管。如图1所示，顶栅型薄膜晶体管还包括位于有源层AL(例如，有源层AL的沟道区CR)的远离衬底基板BS的一侧上的栅极绝缘层GI以及位于栅极绝缘层GI的远离有源层AL(例如，有源层AL的沟道区CR)的一侧上的栅电极层G。
可使用任何合适的栅电极材料和任何合适的制造方法来制造栅电极层G。例如，栅电极材料可(例如，通过溅射或气相沉积)沉积在衬底基板上；并且(例如，通过诸如湿蚀刻工艺的光刻法)进行图案化以形成栅电极层G。合适的栅电极材料的示例包括(但不限于)钼、铝、铜、铬、钨、钛、钽以及包含它们的合金或层合物。可选地，栅电极层可具有单层结构或者包括两个或更多个子层的堆叠层结构。可选地，栅电极层的厚度在约150nm至约300nm的范围内，例如，在约200nm至约300nm的范围内。
可使用任何合适的栅极绝缘材料和任何合适的制造方法来制造栅极绝缘层GI。例如，栅极绝缘材料可通过等离子体增强的化学气相沉积(PECVD)工艺沉积在衬底基板上。合适的栅极绝缘材料的示例包括(但不限于)硅的氧化物(SiOy)、硅的氮化物(SiNy，例如，Si3N4)、硅的氮氧化物(SiOxNy)。可选地，栅极绝缘层GI可具有单层结构或者包括两个或更多个子层的堆叠层结构(例如，包括硅的氧化物子层、硅的氮化物子层和硅的氮氧化物子层中的两个或更多个的堆叠层结构)。可选地，栅极绝缘层GI的厚度在约80nm至约300nm的范围内，例如，在约80nm至约150nm、约100nm至约200nm和约200nm至约300nm的范围内。
在一些实施例中，薄膜晶体管还包括用于为有源层的沟道区遮光的遮光层。如图1所示，该实施例中的薄膜晶体管还包括：缓冲层BL，其位于有源层AL的靠近衬底基板BS的一侧上；以及遮光层SL，其位于缓冲层BL的远离有源层AL(例如，有源层AL的沟道区CR)的一侧上对应于栅电极层G的区域中，用于为沟道区CR遮光，例如，为沟道区CR遮蔽从背光发射的光。
可使用任何合适的遮光材料和任何合适的制造方法来制造遮光层SL。例如，遮光材料可(例如，通过溅射或者气相沉积)沉积在衬底基板上；并且可(例如，通过诸如湿蚀刻工艺的光刻)进行图案化以形成遮光层SL。合适的遮光材料的示例包括(但不限于)钼、铝、铜、铬、钨、钛、钽和包含它们的合金或层合物。可选地，遮光层的厚度在约200nm至约300nm的范围内。
可使用任何合适的缓冲层材料和任何合适的制造方法来制造缓冲层BL。例如，缓冲层材料可通过等离子体增强的化学气相沉积(PECVD)工艺沉积在衬底基板上。合适的缓冲层材料的示例包括(但不限于)硅的氧化物(SiOy)、硅的氮化物(SiNy，例如，Si3N4)、硅的氮氧化物(SiOxNy)。可选地，缓冲层BL可具有单层结构或者包括两个或更多个子层的堆叠层结构(例如，包括硅的氧化物子层、硅的氮化物子层和硅的氮氧化物子层中的两个或更多个的堆叠层结构)。可选地，缓冲层BL的厚度在约200nm至约300nm的范围内。
在一些实施例中，薄膜晶体管还包括位于栅极绝缘层的远离衬底基板的一侧上的第一钝化层。如图1所示，第一钝化层PVX1位于栅电极层G的远离沟道区CR中的栅极绝缘层GI的一侧上，并且位于栅极绝缘层GI的远离第一电极接触区SCR和第二电极接触区DCR中的第一电极S和第二电极D的一侧上。图2是示出一些实施例中的薄膜晶体管的结构的图。参照图2，第一钝化层PVX1位于栅电极层G的远离沟道区CR中的栅极绝缘层GI的一侧上，位于第一电极S的远离第一电极接触区SCR中的有源层AL的一侧上，以及位于第二电极D的远离第二电极接触区DCR中的有源层AL的一侧上。
在一些实施例中，薄膜晶体管还包括位于第一钝化层的远离衬底基板的一侧上的像素电极层。参照图1，该实施例中的薄膜晶体管包括位于第一钝化层PVX1的远离栅极绝缘层GI的一侧上的像素电极层P。薄膜晶体管还包括延伸穿过第一钝化层PVX1和栅极绝缘层GI的过孔，像素电极层P通过该过孔电连接至薄膜晶体管的第二电极D(例如，漏电极)。参照图2，该实施例中的薄膜晶体管包括位于第一钝化层PVX1的远离缓冲层BL的一侧上的像素电极层P。薄膜晶体管还包括延伸穿过第一钝化层PVX1的过孔，像素电极层P通过该过孔电连接至薄膜晶体管的第二电极D(例如，漏电极)。
可使用任何合适的电极材料和任何合适的制造方法来制造像素电极层。例如，像素电极材料可(例如，通过溅射或气相沉积)沉积在衬底基板上；并且(例如，通过诸如湿蚀刻工艺的光刻)进行图案化以形成像素电极层P。合适的像素电极材料的示例包括(但不限于)诸如氧化铟锡、氧化铟锌、透明金属(例如，纳米银)和它们的组合的透明电极材料。
在一些实施例中，薄膜晶体管还包括位于第一钝化层PVX1和像素电极层P的一侧上的第二钝化层PVX2(如图1和图2所示)。在一些实施例中，薄膜晶体管还包括位于第二钝化层PVX2的远离第一钝化层PVX1和像素电极层P的一侧上的公共电极层C。
可使用任何合适的钝化层材料和任何合适的制造方法来制造钝化层PVX1或者PVX2。例如，钝化层材料可通过等离子体增强的化学气相沉积(PECVD)工艺沉积在衬底基板上。合适的钝化层材料的示例包括(但不限于)无机材料(例如，硅的氧化物或硅的氮化物)或有机材料(例如，由陶氏化学公司制造的丙烯酸酯)。通常，图案化工艺包括光致抗蚀剂涂敷、曝光、显影、蚀刻、光致抗蚀剂去除等等。在一些图案化工艺中，可利用半色调掩模或灰度色调掩模。
非晶碳材料具有相对高的透光率。因此，在具有由非晶碳材料制成的第一电极和第二电极的薄膜晶体管中，第一电极区域和第二电极区域是透明的。通过使第一电极和第二电极由非晶碳材料制成，可明显改进具有当前薄膜晶体管的显示面板的开口率。而且，用于蚀刻非晶碳材料的蚀刻条件对于非晶碳材料有高度专一性，即，用于蚀刻非晶碳材料的蚀刻剂可不蚀刻或损坏薄膜晶体管的其它组件，例如，有源层、栅电极层、栅极绝缘层。可通过图案化步骤的数量减少的大大简化的工艺制造当前薄膜晶体管，从而导致更低的制造成本。此外，因为蚀刻条件有高度专一性，所以当前薄膜晶体管不需要位于有源层的沟道区顶部的蚀刻停止层。另外，非晶碳材料具有吸氢能力。通过使得第一电极和第二电极由非晶碳材料制成，靠近第一电极和第二电极的自由氢可被第一电极和第二电极中的非晶碳材料吸收，从而改进薄膜晶体管的可靠性。
在另一方面，本公开提供了一种制造薄膜晶体管的方法。在一些实施例中，所述方法包括以下步骤：在衬底基板上形成有源层，其具有沟道区、第一电极接触区和第二电极接触区；在第一电极接触区的远离衬底基板的一侧上形成第一电极；以及在第二电极接触区的远离衬底基板的一侧上形成第二电极；第一电极和第二电极由非晶碳材料制成。可选地，有源层、第一电极和第二电极在单个工艺中形成。可选地，有源层由包括M1OaNb的半导体材料制成，其中M1是单金属或金属的组合，a＞0，并且b≥0。
在一些实施例中，形成有源层的步骤、形成第一电极的步骤以及形成第二电极的步骤包括：在衬底基板上按次序形成半导体材料层和非晶碳材料层；对半导体材料层进行图案化以形成有源层；以及对非晶碳材料层进行图案化以形成第一电极和第二电极。可选地，通过将半导体材料沉积在衬底基板上以形成半导体材料层、以及在半导体材料层上沉积非晶碳材料以在半导体材料层的远离衬底基板的一侧上形成非晶碳材料层，从而形成半导体材料层和非晶碳材料层。可选地，半导体材料包括M1OaNb。M1是单金属或金属的组合(例如，作为金属合金或者层合物)，N代表氮元素，O代表氧元素，a＞0，并且b≥0。可选地，有源层可由氧化铟镓锌、氧化铟镓锡或氧化铟锡锌制成。
在一些实施例中，可利用气相沉积处理(例如，PECVD沉积工艺)在衬底基板上沉积半导体材料。当有源层由金属氧化物或者金属氮氧化物材料制成时，可在含氧的气氛中可选地执行沉积处理。可选地，在含有体积占约15％至约30％的范围内的氧的气氛中利用气相沉积处理在衬底基板上沉积半导体材料。
可选地，通过磁控溅射处理在衬底基板上沉积非晶碳材料。可选地，通过PECVD沉积处理在衬底基板上沉积非晶碳材料。
在一些实施例中，通过例如利用单个掩模板在单个处理中对半导体材料层和非晶碳材料层进行图案化来形成有源层、第一电极和第二电极。例如，一些实施例中的方法包括以下步骤：在衬底基板上沉积半导体材料以形成半导体材料层；在半导体材料层上沉积非晶碳材料以在半导体材料层的远离衬底基板的一侧上形成非晶碳材料层；在非晶碳材料层的远离半导体材料层的一侧上形成光致抗蚀剂层；通过半色调掩模板或灰度色调掩模板对光致抗蚀剂层进行曝光，并将曝光后的光致抗蚀剂层显影，以获得光致抗蚀剂图案，其具有对应于沟道区的第一部分、对应于第一电极接触区和第二电极接触区的第二部分以及在第一部分和第二部分以外的第三部分，第一部分部分地曝光，第二部分基本不被曝光，第三部分完全曝光，并且去除第三部分中的光致抗蚀剂材料；去除第三部分中的半导体材料层和非晶碳材料层，从而形成有源层；去除第一部分中的光致抗蚀剂层，同时保留第二部分中的光致抗蚀剂层，从而暴露出第一部分中的非晶碳材料层；以及去除第一部分中的非晶碳材料层，从而形成第一电极和第二电极。可选地，通过灰化去除第一部分中的光致抗蚀剂层。可选地，半导体材料包括M1OaNb。
在一些实施例中，可利用干蚀刻工艺蚀刻非晶碳材料层。可选地，通过利用氧等离子体或UV臭氧的干蚀刻来执行干蚀刻工艺。例如，可通过调整氧或臭氧的流动实现非晶碳材料层的蚀刻。因为利用氧或臭氧的干蚀刻条件对于蚀刻非晶碳材料层具有高度专一性，所以在非晶碳材料层的干蚀刻工艺中栅极绝缘层和栅电极层不被损坏或蚀刻。因此，可通过利用氧或臭氧的干蚀刻去除第一部分和第三部分中的非晶碳材料层。
可选地，利用干蚀刻工艺蚀刻栅极绝缘层。可选地，通过利用四氟甲烷的干蚀刻来执行干蚀刻工艺。
在一些实施例中，在形成有源层、第一电极和第二电极的步骤之后，所述方法还包括将使有源层退火。通过将有源层退火，有源层材料(例如，金属氧化物或金属氮氧化物)可稳定并且其电阻可降低，从而提高薄膜晶体管的电子特性。可选地，有源层在约230度至约400度的范围内的退火温度下退火。可选地，在至少10分钟的退火持续时间内，使有源层退火。
可选地，所述方法还包括以下步骤：在沟道区的远离衬底基板的一侧上形成栅极绝缘层；以及在栅极绝缘层的远离沟道区的一侧上形成栅电极层。
可选地，在形成有源层、第一电极和第二电极之前，所述方法还包括以下步骤：在有源层的靠近衬底基板的一侧上形成缓冲层；以及在缓冲层的远离沟道区的一侧上对应于沟道区的区域中形成遮光层，以用于为沟道区遮光。
可选地，在形成栅极绝缘层的步骤之后，所述方法还包括：在栅电极层的远离衬底基板的一侧上形成第一钝化层。
可选地，所述方法还包括：在第一钝化层的远离衬底基板的一侧上形成像素电极层。
可选地，所述方法还包括：在像素电极层的远离衬底基板的一侧上(例如，在第一钝化层和像素电极层的远离衬底基板的一侧上)形成第二钝化层。
可选地，所述方法还包括：在第二钝化层的远离衬底基板的一侧上(例如，在第二钝化层的远离第一钝化层和像素电极层的一侧上)形成公共电极层。
图3A至图3J示出了一些实施例中的制造薄膜晶体管的工艺。参照图3A，制造方法包括：在衬底基板BS上形成遮光层SL，以及在遮光层SL的远离衬底基板BS的一侧上形成缓冲层BL。
参照图3B，实施例中的方法还包括：在缓冲层BL的远离衬底基板BS的一侧上继续形成半导体材料层SC，然后在半导体材料层SC的远离缓冲层BL的一侧上形成非晶碳材料层GC。
参照图3C，实施例中的方法还包括：在非晶碳材料层GC的远离半导体材料层SC的一侧上形成光致抗蚀剂层PR。随后通过半色调掩模板或灰度色调掩模板对光致抗蚀剂层PR进行曝光，并且将曝光后的光致抗蚀剂层显影以获得光致抗蚀剂图案，其具有对应于沟道区的第一部分R1、对应于第一电极接触区和第二电极接触区的第二部分R2以及在第一部分和第二部分以外的第三部分R3。第一部分R1被部分曝光，第二部分R2基本不曝光。第三部分R3被完全曝光，并且去除第三部分R3中的光致抗蚀剂材料。
参照图3D，实施例中的方法还包括：去除第三部分R3中的半导体材料层SC和非晶碳材料GC层，从而形成有源层AL。参照图3E，实施例中的方法还包括：(例如，通过灰化光致抗蚀剂层PR)去除第一部分R1中的光致抗蚀剂层PR，同时保留第二部分R2中的光致抗蚀剂层PR，从而暴露第一部分R1中的非晶碳材料层GC。
参照图3F，实施例中的方法还包括：去除第一部分中的非晶碳材料层GC，从而形成第一电极S和第二电极D。接着，可去除第二部分中的其余光致抗蚀剂层PR。
参照图3G，实施例中的方法还包括：在有源层AL、第一电极S和第二电极D的远离缓冲层BL的一侧上形成栅极绝缘层GI，并且在栅极绝缘层的远离有源层AL、第一电极S和第二电极D的一侧上形成栅电极材料层G；以及图案化栅电极材料层G以在栅极绝缘层GI的远离有源层AL(例如，有源层AL的沟道区)的一侧上形成栅电极层。
参照图3H，实施例中的方法还包括：在栅电极层G的远离沟道区中的栅极绝缘层GI的一侧上、在栅极绝缘层GI的远离第一电极接触区中的第一电极S的一侧上以及在栅极绝缘层GI的远离第二电极接触区中的第二电极D的一侧上形成第一钝化层PVX1。所述方法还包括：形成延伸穿过第一钝化层PVX1和栅极绝缘层GI的过孔V，暴露出第二电极D的一部分，以及在第一钝化层PVX1的远离栅极绝缘层GI的一侧上形成像素电极层P，像素电极层P通过所述过孔V电连接至第二电极D(例如，漏电极)。
参照图3I，实施例中的方法还包括：在像素电极层P的远离第一钝化层PVX1的一侧上形成第二钝化层PVX2。参照图3J，实施例中的方法还包括：在第二钝化层PVX2的远离第一钝化层PVX1的一侧上形成公共电极层C。
通过使第一电极和第二电极由非晶碳材料制成，可明显改进具有当前薄膜晶体管的显示面板的开口率。而且，蚀刻非晶碳材料的蚀刻条件相对于非晶碳材料具有高度专一性，即，用于蚀刻非晶碳材料的蚀刻剂可不蚀刻或损坏薄膜晶体管的其它组件，例如，有源层、栅电极层、栅极绝缘层。可通过图案化步骤的数量减少的大大简化的工艺来制造当前薄膜晶体管，从而导致更低的制造成本。此外，因为蚀刻条件有高度专一性，所以当前薄膜晶体管不需要位于有源层的沟道区顶部的蚀刻停止层。另外，非晶碳材料具有吸氢能力。通过使得第一电极和第二电极由非晶碳材料制成，靠近第一电极和第二电极的自由氢可被第一电极和第二电极中的非晶碳材料吸收，从而改进薄膜晶体管的可靠性。
另一方面，本公开提供了一种具有本文所述的或者通过本文所述的方法制造的薄膜晶体管的显示基板。另一方面，本公开还提供了一种具有本文所述的显示基板的显示面板。另一方面，本公开还提供一种具有本文所述的显示面板的显示设备。合适的显示设备的示例包括(但不限于)电子纸、移动电话、平板计算机、电视、监视器、笔记本计算机、数字相册、GPS等。
为了示出和描述的目的提供了本发明的实施例的以上描述。其不旨在是穷举性的或者将本发明限于所公开的具体形式或者示例性实施例。因此，应该将以上描述看作是示意性的而非限制性的。明显的是，对于本领域从业者来说，许多修改和变化都将是显而易见的。选择和描述实施例以解释本发明的原理及其最佳模式实施应用，从而使得本领域技术人员能够理解本发明的各个实施例和适于特定用途或考虑到的实施的各种修改形式。本发明的范围旨在由所附权利要求及其等同物限定，除非另有说明，否则在权利要求中，所有术语意指它们合理的最大解释。因此，术语“本发明”等不是非要把权利要求的范围限于特定实施例，并且对本发明的示例性实施例的参考不意味着对本发明的限制，并且不能推断出这种限制。本发明仅由所附权利要求的精神和范围限定。此外，这些权利要求可参照使用后面跟随有名词或元件的“第一”、“第二”等。除非提供了特定数字，否则这些术语应该被理解为命名法，并且不应理解为限制由所述命名法修饰的元件的数量。所描述的任何优点和利益可不适用于本发明的全部实施例。应该理解，在不脱离由所附权利要求限定的本发明的范围的情况下，本领域技术人员应该理解可在所描述的实施例中作出改变。此外，不管该元件或组件是否在权利要求中明确叙述，本公开中的元件和组件都不旨在献给公众。

Claims (21)

1.一种薄膜晶体管，包括：
衬底基板；
衬底基板上的有源层，其包括沟道区、第一电极接触区和第二电极接触区；以及
位于第一电极接触区的远离衬底基板的一侧上的第一电极；以及位于第二电极接触区的远离衬底基板的一侧上的第二电极；第一电极和第二电极由非晶碳材料制成。
2.根据权利要求1所述的薄膜晶体管，还包括：
栅极绝缘层，其位于沟道区的远离衬底基板的一侧上；以及
栅电极层，其位于栅极绝缘层的远离沟道区的一侧上。
3.根据权利要求2所述的薄膜晶体管，还包括：
缓冲层，其位于有源层的靠近衬底基板的一侧上；以及
遮光层，其位于缓冲层的远离沟道区的一侧上对应于沟道区的区域中，用于为沟道区遮蔽光。
4.根据权利要求1所述的薄膜晶体管，其中，非晶碳材料包括氢化非晶碳材料。
5.根据权利要求1所述的薄膜晶体管，其中，有源层由包括M1OaNb的材料制成，其中M1是单金属或金属的组合，a＞0，并且b≥0。
6.根据权利要求5所述的薄膜晶体管，其中，有源层由氧化铟镓锌制成。
7.根据权利要求2所述的薄膜晶体管，还包括：
钝化层，其位于栅电极层的远离衬底基板的一侧上；以及
像素电极层，其位于钝化层的远离衬底基板的一侧上。
8.根据权利要求1所述的薄膜晶体管，其中，有源层的厚度在约40nm至约50nm的范围内。
9.根据权利要求1所述的薄膜晶体管，其中，第一电极和第二电极的厚度在约200nm至约500nm的范围内。
10.一种显示设备，包括根据权利要求1至9中的任一项所述的薄膜晶体管。
11.一种制造薄膜晶体管的方法，包括步骤：
在衬底基板上形成有源层，所述有源区具有沟道区、第一电极接触区和第二电极接触区；
在第一电极接触区的远离衬底基板的一侧上形成第一电极；以及
在第二电极接触区的远离衬底基板的一侧上形成第二电极；第一电极和第二电极由非晶碳材料制成。
12.根据权利要求11所述的制造薄膜晶体管的方法，其中，形成有源层的步骤、形成第一电极的步骤以及形成第二电极的步骤包括：
在衬底基板上按次序形成半导体材料层和非晶碳材料层；
对半导体材料层进行图案化以形成有源层；以及
对非晶碳材料层进行图案化以形成第一电极和第二电极。
13.根据权利要求12所述的制造薄膜晶体管的方法，其中，通过利用单个掩模板对半导体材料层和非晶碳材料层进行图案化，来形成有源层、第一电极和第二电极。
14.根据权利要求12所述的制造薄膜晶体管的方法，其中，通过以下步骤来形成半导体材料层和非晶碳材料层：将半导体材料沉积在衬底基板上以形成半导体材料层，以及在半导体材料层上沉积非晶碳材料以在半导体材料层的远离衬底基板的一侧上形成非晶碳材料层。
15.根据权利要求12所述的制造薄膜晶体管的方法，其中，半导体材料包括氧化铟镓锡，并且在包括体积占约15％至约30％的范围内的氧的气氛中利用气相沉积处理将所述半导体材料沉积在衬底基板上。
16.根据权利要求12所述的制造薄膜晶体管的方法，其中，通过磁控溅射处理来沉积非晶碳材料。
17.根据权利要求13所述的制造薄膜晶体管的方法，其中，利用单个掩模板形成有源层、第一电极和第二电极的步骤包括：
在衬底基板上沉积半导体材料以形成半导体材料层；
在半导体材料层上沉积非晶碳材料以在半导体材料层的远离衬底基板的一侧上形成非晶碳材料层；
在非晶碳材料层的远离半导体材料层的一侧上形成光致抗蚀剂层；
利用半色调掩模板或灰度色调掩模板对光致抗蚀剂层进行曝光，以及将曝光后的光致抗蚀剂层显影，以获得光致抗蚀剂图案，所述光致抗蚀剂图案具有对应于沟道区的第一部分、对应于第一电极接触区和第二电极接触区的第二部分以及在第一部分和第二部分以外的第三部分，第一部分被部分地曝光，第二部分实质上未被曝光，第三部分被完全曝光，并且去除第三部分中的光致抗蚀剂材料；
去除第三部分中的半导体材料层和非晶碳材料层，从而形成有源层；
去除第一部分中的光致抗蚀剂层，同时保留第二部分中的光致抗蚀剂层，从而暴露出第一部分中的非晶碳材料层；以及
去除第一部分中的非晶碳材料层，从而形成第一电极和第二电极。
18.根据权利要求17所述的制造薄膜晶体管的方法，其中,通过利用氧的干蚀刻去除第一部分和第三部分中的非晶碳材料层。
19.根据权利要求17所述的制造薄膜晶体管的方法，其中，通过灰化去除第一部分中的光致抗蚀剂层。
20.根据权利要求11所述的制造薄膜晶体管的方法，在形成有源层、第一电极和第二电极的步骤之后，还包括：
在约230度至约400度的范围内的退火温度下使有源层退火。
21.根据权利要求11所述的制造薄膜晶体管的方法，其中，有源层由包括M1OaNb的半导体材料制成，其中M1是单金属或金属的组合，a＞0，并且b≥0。
CN201680000897.5A 2016-09-21 2016-09-21 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板 Active CN108474986B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/099573 WO2018053707A1 (en) 2016-09-21 2016-09-21 Thin film transistor, display substrate and display panel having the same, and fabricating method thereof

Publications (2)

Publication Number Publication Date
CN108474986A true CN108474986A (zh) 2018-08-31
CN108474986B CN108474986B (zh) 2022-07-05

Family

ID=61689300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680000897.5A Active CN108474986B (zh) 2016-09-21 2016-09-21 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板

Country Status (5)

Country Link
US (1) US10204997B2 (zh)
EP (1) EP3516453A4 (zh)
JP (1) JP7060205B2 (zh)
CN (1) CN108474986B (zh)
WO (1) WO2018053707A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113437236A (zh) * 2021-06-23 2021-09-24 合肥鑫晟光电科技有限公司 显示面板及其制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109103203B (zh) * 2018-06-29 2021-03-05 武汉华星光电技术有限公司 一种cmos薄膜晶体管及其制作方法
US20200091274A1 (en) * 2018-09-18 2020-03-19 Abhishek Sharma Non-linear gate dielectric material for thin-film transistors
CN109860305B (zh) * 2018-12-25 2020-11-06 合肥鑫晟光电科技有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
US20230102219A1 (en) * 2021-09-17 2023-03-30 Intel Corporation Graphitic carbon contacts for devices with oxide channels

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340497A (ja) * 2004-05-27 2005-12-08 Toppan Printing Co Ltd 電極体及びそれを用いた有機薄膜トランジスタ並びにそれらの製造方法
CN101692439A (zh) * 2009-09-10 2010-04-07 福建华映显示科技有限公司 薄膜晶体管数组基板的制作方法
US20100255666A1 (en) * 2007-03-05 2010-10-07 United Microelectronics Cof Thermal processing method
CN102269900A (zh) * 2010-06-03 2011-12-07 北京京东方光电科技有限公司 Tft阵列基板及其制造方法
CN103913944A (zh) * 2014-03-20 2014-07-09 京东方科技集团股份有限公司 半色调掩膜版、阵列基板及其制作方法、显示装置
CN104638015A (zh) * 2013-11-08 2015-05-20 元太科技工业股份有限公司 有机无机混合型晶体管
CN104701384A (zh) * 2015-04-09 2015-06-10 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN105093763A (zh) * 2015-08-19 2015-11-25 京东方科技集团股份有限公司 一种阵列基板、其制作方法、液晶显示面板及显示装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57144620A (en) 1981-02-27 1982-09-07 Daido Steel Co Ltd Half cut controller of material
JPS6229166A (ja) * 1985-07-29 1987-02-07 Oki Electric Ind Co Ltd 薄膜トランジスタ
US5219680A (en) * 1991-07-29 1993-06-15 Ultracell Incorporated Lithium rocking-chair rechargeable battery and electrode therefor
KR100229678B1 (ko) * 1996-12-06 1999-11-15 구자홍 박막트랜지스터 및 그의 제조방법
US5843393A (en) * 1997-07-28 1998-12-01 Motorola, Inc. Carbon electrode material for electrochemical cells and method of making same
EP1434232B1 (en) * 2001-08-13 2007-09-19 Advanced Micro Devices, Inc. Memory cell
AU2003260959A1 (en) * 2002-09-11 2004-04-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting apparatus and fabrication method of the same
KR100611154B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시장치
US7307338B1 (en) * 2004-07-26 2007-12-11 Spansion Llc Three dimensional polymer memory cell systems
KR101287198B1 (ko) * 2006-05-12 2013-07-16 엘지디스플레이 주식회사 폴리실리콘 ｔｆｔ 어레이 기판 및 그 제조방법
EP2117421B1 (en) * 2007-01-05 2014-08-13 Bayer HealthCare LLC Electrochemical test sensor with light guide
KR100850495B1 (ko) * 2007-03-02 2008-08-05 성균관대학교산학협력단 유기 박막 트랜지스터 및 그 제조방법
KR100863909B1 (ko) * 2007-04-06 2008-10-17 삼성에스디아이 주식회사 평판 디스플레이 장치 및 이를 제조하는 방법
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
US20120094176A1 (en) * 2009-02-10 2012-04-19 Gerold Neumann Power-Optimized And Energy-Density-Optimized Flat Electrodes For Electrochemcal Energy Stores
WO2011003033A1 (en) * 2009-07-01 2011-01-06 Energ2, Inc. Ultrapure synthetic carbon materials
JP5437776B2 (ja) 2009-11-18 2014-03-12 三井金属鉱業株式会社 酸化物半導体を用いた薄膜トランジスタおよびその製造方法
US8653514B2 (en) * 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20140042390A1 (en) * 2011-02-16 2014-02-13 The Regents Of University Of California Interpenetrating networks of carbon nanostructures and nano-scale electroactive materials
CN103094353B (zh) * 2013-01-23 2016-06-29 深圳市华星光电技术有限公司 一种薄膜晶体管结构、液晶显示装置及一种制造方法
JP2014175504A (ja) * 2013-03-08 2014-09-22 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
US9608122B2 (en) * 2013-03-27 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103928470B (zh) * 2013-06-24 2017-06-13 上海天马微电子有限公司 一种氧化物半导体tft阵列基板及其制造方法
KR20150070839A (ko) * 2013-12-17 2015-06-25 삼성디스플레이 주식회사 표시장치의 제조방법
US20150179743A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Graphene as a Ge Surface Passivation Layer to Control Metal-Semiconductor Junction Resistivity
KR102360025B1 (ko) 2014-10-16 2022-02-08 삼성전자주식회사 비정질 탄소원자층의 형성방법 및 비정질 탄소원자층을 포함하는 전자소자
CN104779302A (zh) * 2015-05-11 2015-07-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN105575819A (zh) 2016-02-26 2016-05-11 华南理工大学 一种顶栅结构金属氧化物薄膜晶体管及其制备方法
US10468434B2 (en) * 2016-04-08 2019-11-05 Innolux Corporation Hybrid thin film transistor structure, display device, and method of making the same
JP7270539B2 (ja) * 2016-09-01 2023-05-10 テスラ・インコーポレーテッド エネルギー貯蔵デバイスの電極を製造する方法および装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340497A (ja) * 2004-05-27 2005-12-08 Toppan Printing Co Ltd 電極体及びそれを用いた有機薄膜トランジスタ並びにそれらの製造方法
US20100255666A1 (en) * 2007-03-05 2010-10-07 United Microelectronics Cof Thermal processing method
CN101692439A (zh) * 2009-09-10 2010-04-07 福建华映显示科技有限公司 薄膜晶体管数组基板的制作方法
CN102269900A (zh) * 2010-06-03 2011-12-07 北京京东方光电科技有限公司 Tft阵列基板及其制造方法
CN104638015A (zh) * 2013-11-08 2015-05-20 元太科技工业股份有限公司 有机无机混合型晶体管
CN103913944A (zh) * 2014-03-20 2014-07-09 京东方科技集团股份有限公司 半色调掩膜版、阵列基板及其制作方法、显示装置
CN104701384A (zh) * 2015-04-09 2015-06-10 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN105093763A (zh) * 2015-08-19 2015-11-25 京东方科技集团股份有限公司 一种阵列基板、其制作方法、液晶显示面板及显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113437236A (zh) * 2021-06-23 2021-09-24 合肥鑫晟光电科技有限公司 显示面板及其制备方法
CN113437236B (zh) * 2021-06-23 2023-09-01 合肥鑫晟光电科技有限公司 显示面板及其制备方法

Also Published As

Publication number Publication date
WO2018053707A1 (en) 2018-03-29
EP3516453A1 (en) 2019-07-31
JP7060205B2 (ja) 2022-04-26
CN108474986B (zh) 2022-07-05
JP2019532484A (ja) 2019-11-07
US20180254328A1 (en) 2018-09-06
US10204997B2 (en) 2019-02-12
EP3516453A4 (en) 2020-05-06

Similar Documents

Publication Publication Date Title
CN105887091B (zh) 用于银薄层的蚀刻剂组合物，使用其形成金属图案的方法和使用其制作阵列基板的方法
CN108474986A (zh) 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板
US20100283055A1 (en) Tft substrate and tft substrate manufacturing method
US9812579B2 (en) Thin film transistor, method of fabricating the same, array substrate and display device
TW201222676A (en) Thin film transistors and methods for manufacturing the same
JP2007212699A (ja) 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
JP2007258675A (ja) Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
JP2007173489A (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
CN104600083B (zh) 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置
US20160343739A1 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display device
KR102080484B1 (ko) 액정표시장치용 어레이기판 및 그의 제조방법
TW201128779A (en) Thin film transistor and method of forming the same
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
CN107968097A (zh) 一种显示设备、显示基板及其制作方法
CN103545221A (zh) 金属氧化物薄膜晶体管及其制备方法
CN104900533B (zh) 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置
CN105118864B (zh) 薄膜晶体管及其制作方法、显示器件
WO2022116313A1 (zh) 一种阵列基板、显示面板及其制备方法
CN106229344B (zh) 薄膜晶体管、其制备方法及显示装置
CN103820784A (zh) 刻蚀剂组合物、金属图案的形成方法和阵列基板的制法
CN107369719B (zh) 一种氧化物薄膜晶体管纯铜复合结构源漏电极及其制备方法
CN105765709B (zh) 阵列基板及其制备方法、显示面板、显示装置
CN108010960B (zh) 一种氧化物薄膜晶体管栅电极及其制备方法
CN104425623B (zh) 薄膜晶体管
WO2016201610A1 (zh) 金属氧化物薄膜晶体管及制备方法、显示面板和显示器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant