CN106229344B - 薄膜晶体管、其制备方法及显示装置 - Google Patents

薄膜晶体管、其制备方法及显示装置 Download PDF

Info

Publication number
CN106229344B
CN106229344B CN201610698433.8A CN201610698433A CN106229344B CN 106229344 B CN106229344 B CN 106229344B CN 201610698433 A CN201610698433 A CN 201610698433A CN 106229344 B CN106229344 B CN 106229344B
Authority
CN
China
Prior art keywords
grid
substrate
layer
tft
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610698433.8A
Other languages
English (en)
Other versions
CN106229344A (zh
Inventor
秦纬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610698433.8A priority Critical patent/CN106229344B/zh
Publication of CN106229344A publication Critical patent/CN106229344A/zh
Priority to PCT/CN2017/092748 priority patent/WO2018032918A1/zh
Priority to US15/765,473 priority patent/US10707353B2/en
Application granted granted Critical
Publication of CN106229344B publication Critical patent/CN106229344B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及晶体管领域，本发明提供了一种薄膜晶体管其制备方法，显示基板及显示装置。所述薄膜晶体管包括：衬底、栅极、栅极绝缘层、半导体层、源极和漏极；所述栅极朝向所述半导体层的一侧具有粗糙的表面。由于栅极表面的凹凸不平，使得反射到栅极表面的光线不会再进行反射，或者直接散射到其他方向，从而使得背光源的入射光线无法再通过连续反射照射到半导体层上，减少半导体层被光照射的频率，稳定性得到提升。

Description

薄膜晶体管、其制备方法及显示装置
技术领域
本发明涉及晶体管领域，特别涉及一种薄膜晶体管、其制备方法及显示装置。
背景技术
薄膜晶体管是一种场效应半导体器件，包括衬底、栅极、栅极绝缘层、有源层和源漏极等几个重要组成部分。其中有源层对于器件性能和制造工艺具有至关重要的影响。在近十几年时间，以硅材料薄膜晶体管为驱动单元的液晶显示器件以其体积小、重量轻、品质高等优点获得了迅速发展，并成为主流的信息显示终端。然而，非晶硅存在场效应迁移率低、光敏性强以及材料不透明等缺点，而多晶硅薄膜晶体管大面积制作工艺复杂，低温工艺难以实现。
然而，目前薄膜晶体管中作为有源层的氧化物半导体在光照的情况下，存在退化现象。在背光源照射下，光线穿过基板照射到源漏极金属层后，通过反射照射到栅极金属层上，这样连续的反射会使得光线照射到半导体层上，由于半导体层对于光非常敏感，长时间照射后，薄膜晶体管的特性会出现明显的退化。
发明内容
本发明要解决的技术问题是提供一种薄膜晶体管、其制备方法及显示装置，可以有效降低栅极的反射率，减少半导体层被光照射的频率，改善薄膜晶体管的稳定性，延长显示装置的寿命。
本发明提供了一种薄膜晶体管，包括：衬底，栅极，栅极绝缘层，半导体层，和源极和漏极；
所述栅极朝向所述半导体层的一侧具有粗糙的表面。
优选的，所述薄膜晶体管具有底栅结构，包括：
衬底；
设置于所述衬底上的栅极，所述栅极背离所述衬底的一侧具有粗糙的表面；
栅极绝缘层，
设置于所述栅极绝缘层上的半导体层，所述半导体层在所述衬底上的投影在所述栅极在所述衬底上的投影内，
设置于所述半导体层上的源极和漏极，
优选的，所述半导体层的材料为金属氧化物、a-Si或者是p-Si。
所述栅极朝向所述半导体层的一侧具有粗糙的表面。
优选的，所述粗糙的表面的粗糙度为20～100nm。
优选的，所述栅极和所述栅极绝缘层之间还设置有缓冲层。
优选的，所述缓冲层采用导电材料。
本发明提供了一种薄膜晶体管的制备方法，其特征在于，包括以下步骤：
提供一衬底；
在所述衬底上形成具有粗糙表面的栅极，所述粗糙表面位于背离所述衬底的一侧；
制备栅极绝缘层；
在所述栅极绝缘层上制备半导体层，所述半导体层在所述衬底上的投影在所述栅极在所述衬底上的投影内；；
制备源极和漏极，得到薄膜晶体管。
优选的，在所述衬底上形成具有粗糙表面的栅极包括：
在衬底上沉积栅金属层；
对栅金属层进行微蚀处理，形成背离所述衬底一侧具有粗糙表面的栅金属层，所述表面的粗糙度为20～100nm；
对所述栅金属层进行构图工艺，形成背离所述衬底一侧具有粗糙表面的栅极。
优选的，制备栅极绝缘层之前，所述方法还包括：
形成覆盖具有粗糙表面的栅极的缓冲层。
优选的，形成所述栅极和所述缓冲层的方法为：
在衬底上沉积栅金属层；
对栅金属层进行微蚀处理，形成背离所述衬底的一侧具有粗糙表面的栅金属层；
在所述栅金属层的表面沉积导电材料层；
对所述栅金属层和所述导电材料层进行构图工艺，形成所述栅极和覆盖所述栅极的所述缓冲层。
优选的，所述对栅金属层进行微蚀处理具体为：
使用弱酸性溶液或氧化剂腐蚀栅金属层背离所述衬底一侧的表面。
优选的，所述微蚀处理的方法为：使用质量浓度为1～3％的双氧水腐蚀栅极，腐蚀时间为10秒～10分钟。
本发明还提供一种显示基板，包括上述技术方案所述的薄膜晶体管。
本发明还提供了一种显示装置，包括上述技术方案所述的显示基板。
与现有技术相比，本发明的薄膜晶体管具有表面粗糙的栅极。由于栅极表面的凹凸不平，使得反射到栅极表面的光线不会再进行反射，或者直接散射到其他方向，从而使背光源的入射光线无法再通过连续反射照射到半导体层上，减少半导体层被光照射的频率，特别是半导体材料为金属氧化物时，能够减少对光敏感的金属氧化物半导体被光照射的频率，延缓退化。具有该种结构的薄膜晶体管由于具有了较为稳定的半导体层，因此其自身稳定性得到提升。
附图说明
图1表示现有的薄膜晶体管的结构示意图；
图2表示背光源照射薄膜晶体管时，光线的入射及反射示意图；
图3表示本发明一实施例中的薄膜晶体管的结构示意图；
图4表示本发明另一实施例中的薄膜晶体管的结构示意图；
图5表示背光源照射本发明薄膜晶体管时，光线的入射及反射示意图；
图6表示栅金属层沉积导电材料层的结构示意图；
图7表示栅金属层和导电材料层经构图后形成的栅极和缓冲层的结构示意图；
图8表示实施例2制备的薄膜晶体管稳定性测试的结果图；
图9表示现有薄膜晶体管稳定性测试的结果图。
附图标记
1背光源；2光线；3衬底；4栅极绝缘层；5栅极；6源极或漏极；7半导体层；8栅极的粗糙表面；9缓冲层。
具体实施方式
为了进一步理解本发明，下面结合实施例对本发明优选实施方案进行描述，但是应当理解，这些描述只是为进一步说明本发明的特征和优点，而不是对本发明权利要求的限制。
现有的薄膜晶体管的结构示意图如图1所示。图1中，1为背光源；2为光线；3为衬底，可以为玻璃衬底；4为栅极绝缘层，为氧化硅材料，可以透光；5为栅极，为金属材料；6为源极或漏极，为金属材料；7为半导体层，可以为氧化铟镓锌或氧化铟锌等。
图2为背光源照射薄膜晶体管时，光线的入射及反射示意图。图2中，2为光线，3为衬底，4为栅极绝缘层，5为栅极，6为源极或漏极，7为半导体层。
在背光源照射下，背光源1发出的光线2，穿过衬底3,及透明的栅极绝缘层，直接照射到源极或漏极6上，其反射的示意图如图2所示，照射到源极或漏极的金属层6上的光线2通过反射照射到栅极5上，然后光线2经过连续的反射照射到半导体层7上。由于半导体层对于光线比较敏感，特别是半导体材料为金属氧化物时，氧化物半导体层对光线非常敏感，长时间照射后，整个薄膜晶体管的性能会发生明显的退化。因此，本发明针对此问题做出了改进。
本发明实施例公开了一种薄膜晶体管，包括：
衬底，栅极，栅极绝缘层，半导体层，和源极和漏极；
所述栅极朝向所述半导体层的一侧具有粗糙的表面。
所述薄膜晶体管可以是底栅结构，也可以是顶栅结构。
薄膜晶体管为顶栅结构：
衬底；
依次设置在所述衬底上的遮光金属层和半导体层；
设置在所述半导体层上的栅极绝缘层；
源极和漏极；
设置在所述栅极绝缘层上的栅极，所述栅极朝向所述半导体层的一侧具有粗糙的表面。
优选的，薄膜晶体管为底栅结构，包括：
衬底；
设置于所述衬底上的栅极；所述栅极背离所述衬底的一侧具有粗糙的表面；
栅极绝缘层；
设置于所述栅极绝缘层上的半导体层，所述半导体层在所述衬底上的投影在所述栅极在所述衬底上的投影内；；
设置于所述半导体层上的源极和漏极。
图3为本发明一实施例中的薄膜晶体管的结构示意图，图3中，1为背光源；2为光线；3为衬底；4为栅极绝缘层；5为栅极；6为源极或漏极；7为半导体层；8为栅极的粗糙表面。
本发明的关键是改进了栅极，所述栅极朝向半导体层一侧具有粗糙的表面。对于底栅结构的薄膜晶体管来说，所述栅极朝向半导体层一侧，即背离衬底的一侧具有粗糙的表面。所述粗糙即为凹凸不平的结构，可以用粗糙度表示，优选的，所述粗糙表面的粗糙度Ra为20～100nm。粗糙的表面反射光线的性能差，可有效避免光线经过反射照射到半导体层上。
所述栅极采用的金属可以为Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，本发明不做特别限制；所述栅极优选采用铜。
所述栅极的粗糙表面优选经过微蚀处理得到。所述微蚀处理的方法优选为：使用弱酸性溶液或氧化剂腐蚀栅金属层背离所述衬底一侧的表面。所述微蚀处理中选用的腐蚀溶液可以根据栅金属的具体材料进行选择，只要能够出现凹凸不平的表面即可。优选的方案为，选用铜作为栅极，使用质量浓度为1～3％的双氧水腐蚀栅极，腐蚀时间为10秒～10分钟。
由于栅极具有粗糙的表面，因此其离子可能进入到栅极绝缘层和半导体层中，从而影响薄膜晶体管的性能，因此，优选的所述栅极和所述栅极绝缘层之间还设置有缓冲层。所述缓冲层有效避免了栅极的金属离子进入栅极绝缘层和半导体层中。
所述缓冲层优选采用导电材料，更优选透明导电材料，更优选为氧化铟镓锌、氧化铟锡或氧化铟锌。
图4为表示本发明一实施例中的氧化物薄膜晶体管的结构示意图。图4中包括：1为背光源；2为光线；3为衬底；4为栅极绝缘层；5为栅极；6为源极或漏极；7为氧化物半导体层；8为栅极的粗糙表面；9为缓冲层。
图5为背光源照射本发明薄膜晶体管时，光线的入射及反射示意图。当光线2通过栅极照射到栅极5上时，由于栅极5的表面具有粗糙的表面8，从而避免了光线的反射，减少了光线照射到半导体层的可能性，有助于提高薄膜晶体管的稳定性。
本发明所述的半导体层优选采用氧化物半导体、a-Si或者是p-Si。由于氧化物半导体对于光比较敏感，所以本发明对于以氧化物半导体作为半导体层的薄膜晶体管的稳定性提高，效果更为明显。
所述薄膜晶体管的衬底可以为玻璃、石英或者柔性衬底，如聚酰亚胺等。所述栅极绝缘层优选由氧化硅或者有机树脂材料制成。其中采用有机树脂作为栅极绝缘层可以形成更平坦的上表面，避免氧化物半导体层受到栅极粗糙度的影响。而且采用有机树脂作为栅极绝缘层可以应用于柔性工艺上，制备得到柔性显示装置。
所述设置于所述氧化物半导体层上的源极和漏极可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金。源漏金属层可以是单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等。
本发明实施例还公开了一种薄膜晶体管的制备方法，包括以下步骤：
提供一衬底；
在所述衬底上形成具有粗糙表面的栅极，所述粗糙表面位于位于背离所述衬底的一侧；；
制备栅极绝缘层；
在所述栅极绝缘层上制备半导体层，所述半导体层在所述衬底上的投影在所述栅极在所述衬底上的投影内；
制备源极和漏极，得到薄膜晶体管。
进一步的，在所述衬底上形成具有粗糙表面的栅极包括以下步骤：
在衬底上沉积栅金属层；
对栅金属层进行微蚀处理，形成背离所述衬底一侧的具有粗糙表面的栅金属层，所述表面的粗糙度Ra为20～100nm；
对所述栅金属层进行构图工艺，形成背离所述衬底一侧的具有粗糙表面的栅极。
在所述形成具有粗糙表面的栅极的方法中，在衬底上沉积栅金属层的方法可以为物理溅射或者本领域技术人员熟知的其他沉积方法。所述栅金属层的厚度优选为300～400纳米。
所述微蚀处理的方法优选为：使用弱酸性溶液或氧化剂腐蚀栅金属层背离所述衬底一侧的表面。所述微蚀处理中选用的腐蚀溶液可以根据栅金属的具体材料进行选择，只要能够出现凹凸不平的粗糙表面即可。优选的方案为，选用铜作为栅极，使用质量浓度为1～3％的双氧水腐蚀栅极，腐蚀时间为10秒～10分钟，更优选为1～2分钟。本发明通过控制微蚀处理时使用的溶液以及腐蚀时间控制栅极表面的粗糙度，以达到较好的避免光线反射的效果。
为了防止粗糙表面的栅极金属离子进入栅极绝缘层和半导体层，优选的，还可以在半导体层上制备缓冲层。即：制备栅极绝缘层之前，所述方法还包括：
形成覆盖具有粗糙表面的栅极的缓冲层。
进一步的，形成所述栅极和所述缓冲层的方法为：
在衬底上沉积栅金属层；
对栅金属层进行微蚀处理，形成背离所述衬底的一侧具有粗糙表面的栅金属层；
在所述栅金属层的表面沉积导电材料层；
对所述栅金属层和所述导电材料层进行构图工艺，形成所述栅极和覆盖所述栅极的所述缓冲层。
所述导电材料层优选采用透明导电材料形成，如氧化铟镓锌、氧化铟锡或氧化铟锌。
图6为栅金属层沉积导电材料层的结构示意图。
图7为栅金属层和导电材料层经构图后形成的栅极和缓冲层的结构示意图。
在本发明的制备方法中，所述半导体层优选的采用氧化物半导体、a-Si或者是p-Si。本发明对于制备栅极绝缘层、半导体层、源极和漏极的方法没有特殊的限制，按照本领域技术人员熟知的方法即可。
如果所述薄膜晶体管为顶栅结构，其制备方法包括以下步骤：
提供一衬底；
在所述衬底上依次制备遮光金属层和半导体层；
在所述半导体层上制备栅极绝缘层，所述栅极绝缘层朝向栅极一侧具有粗糙表面；
制备源极和漏极；
在所述栅极绝缘层上制备栅极，所述栅极具有粗糙表面，所述粗糙表面位于朝向所述半导体层的一侧。该种制备方法中，通过制备具有粗糙表面的栅极绝缘层，使得在该栅极绝缘层上沉积的栅极具有粗糙的表面。具体制备粗糙表面的方法，可以采用等离子气体处理等方法制备。
本发明还公开了一种显示基板，包括上述技术方案所述的薄膜晶体管。
本发明还公开了一种显示装置，包括如上述技术方案所述的显示基板。
为了进一步理解本发明，下面结合实施例对本发明提供的薄膜晶体管及其制备方法行详细说明，本发明的保护范围不受以下实施例的限制。
实施例1
步骤1、提供一衬底；
其中，衬底基板可为玻璃或石英。
步骤2、在上述衬底上形成栅极；
具体地，可以采用溅射或热蒸发的方法在完成步骤1的基板上沉积厚度约为300～400纳米的栅金属层，栅金属层是Cu。
步骤3、使用质量浓度为3％的双氧水腐蚀栅金属层，腐蚀时间为2分钟，形成背离所述衬底一侧的表面包括凹凸不平的结构的栅金属层，表面的粗糙度Ra为20～100nm。
步骤4、在完成步骤3的衬底上形成栅绝缘层；
具体地，可以采用等离子体增强化学气相沉积(PECVD)方法在完成步骤3的衬底上沉积栅极绝缘层，栅绝缘层可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体是SiH4、NH3、N2或SiH2Cl2、NH3、N2。
步骤5、在完成步骤4的衬底上沉积形成氧化物半导体层；
具体选用氧化物半导体可以为氧化铟锌、氧化锌锡或氧化铟镓锌。
步骤6、在完成步骤5的衬底上形成数据线、源电极和漏电极的图形；
具体地，可以在完成步骤5的衬底上采用磁控溅射、热蒸发或其它成膜方法沉积一层源漏金属层，源漏金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金。源漏金属层可以是单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等。在源漏金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于源电极、漏电极和数据线的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的源漏金属层，剥离剩余的光刻胶，形成漏电极、源电极以及数据线。
实施例2
步骤1、提供一衬底；
其中，衬底基板可为玻璃或石英。
步骤2、在上述衬底上形成栅极；
具体地，可以采用溅射或热蒸发的方法在完成步骤1的基板上沉积厚度约为300～400纳米的栅金属层，栅金属层是Cu。
步骤3、使用质量浓度为1％的双氧水腐蚀栅金属层，腐蚀时间为1分钟，形成背离所述衬底一侧的表面包括凹凸不平的结构的栅金属层，表面的粗糙度Ra为20～100nm。
在具有粗糙表面的栅金属层的表面沉积透明导电层，所述透明导电层采用氧化铟锡。对所述栅金属层和所述透明导电层进行构图工艺，形成具有粗糙表面的栅极和覆盖所述栅极的所述缓冲层。
步骤4、在完成步骤3的衬底上形成栅绝缘层；
具体地，可以采用等离子体增强化学气相沉积(PECVD)方法在完成步骤3的衬底上沉积栅极绝缘层，栅绝缘层可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体是SiH4、NH3、N2或SiH2Cl2、NH3、N2。
步骤5、在完成步骤4的衬底上沉积形成氧化物半导体层；
具体选用氧化物半导体可以为氧化铟锌、氧化锌锡或氧化铟镓锌。
步骤6、在完成步骤5的衬底上形成数据线、源电极和漏电极的图形；
具体地，可以在完成步骤5的衬底上采用磁控溅射、热蒸发或其它成膜方法沉积一层源漏金属层，源漏金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金。源漏金属层可以是单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等。在源漏金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于源电极、漏电极和数据线的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的源漏金属层，剥离剩余的光刻胶，形成漏电极、源电极以及数据线。
对薄膜晶体管(TFT)稳定性进行测试，分别对于背光源照射了0秒、10秒、100秒、1000秒、2000秒、3000秒的薄膜晶体管进行测试。结果如图8所示，图中为TFT的转移特性，实验结果表明，背光源照射不同时间后的薄膜晶体管在相同栅极电压下，其源漏极电流也基本一致，，由此可见本发明实施例制备的薄膜晶体管即使长时间照射，其特性偏移量也较小，稳定性高。
比较例1
选用现有的非晶硅或者多晶硅薄膜晶体管进行TFT特性测试，分别对于背光源照射了0秒、10秒、100秒、1000秒、2000秒、3000秒的薄膜晶体管进行测试。结果如图9所示，背光源照射不同时间后的薄膜晶体管在相同栅极电压下，特别是高于0V以后，源漏极电流变化加大，实验结果表明：现有的非晶硅或者多晶硅薄膜晶体管特性偏移较大，其稳定性较本发明的差其。
实施例3
步骤1、提供一衬底；
其中，衬底基板可为柔性衬底，如聚酰亚胺。
步骤2、在上述衬底上形成栅极；
具体地，可以采用溅射或热蒸发的方法在完成步骤1的基板上沉积厚度约为300～400纳米的栅金属层，栅金属层是Cu。
步骤3、使用质量浓度为1.5％的双氧水腐蚀栅金属层，腐蚀时间为1分钟，形成背离所述衬底一侧的表面包括凹凸不平的结构的栅金属层，表面的粗糙度Ra为20～100nm。
在具有粗糙表面的栅金属层的表面沉积透明导电层，所述透明导电层采用氧化铟锡。对所述栅金属层和所述透明导电层进行构图工艺，形成具有粗糙表面的栅极和覆盖所述栅极的所述缓冲层。
步骤4、在完成步骤3的衬底上形成栅绝缘层；
具体地，可以采用等离子体增强化学气相沉积(PECVD)方法在完成步骤3的衬底上沉积栅极绝缘层，栅绝缘层可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体是SiH4、NH3、N2或SiH2Cl2、NH3、N2。
步骤5、在完成步骤4的衬底上沉积形成氧化物半导体层；
具体选用氧化物半导体可以为氧化铟锌、氧化锌锡或氧化铟镓锌。
步骤6、在完成步骤5的衬底上形成数据线、源电极和漏电极的图形；
具体地，可以在完成步骤5的衬底上采用磁控溅射、热蒸发或其它成膜方法沉积一层源漏金属层，源漏金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金。源漏金属层可以是单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等。在源漏金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于源电极、漏电极和数据线的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的源漏金属层，剥离剩余的光刻胶，形成漏电极、源电极以及数据线。
以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (11)

1.一种薄膜晶体管，包括：衬底、栅极、栅极绝缘层、半导体层、源极和漏极；
其特征在于，所述栅极朝向所述半导体层的一侧具有粗糙的表面，所述栅极和所述栅极绝缘层之间还设置有缓冲层；所述粗糙的表面的粗糙度为20～100nm。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管具有底栅结构，包括：
衬底，
设置于所述衬底上的栅极，所述栅极背离所述衬底的一侧具有粗糙的表面，所述粗糙的表面的粗糙度为20～100nm，
设置于所述栅极和所述栅极绝缘层之间的有缓冲层，栅极绝缘层，设置于所述栅极绝缘层上的半导体层，所述半导体层在所述衬底上的投影在所述栅极在所述衬底上的投影内，
设置于所述半导体层上的源极和漏极。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述半导体层的材料为金属氧化物、a-Si或者是p-Si。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述缓冲层采用导电材料。
5.一种薄膜晶体管的制备方法，其特征在于，包括以下步骤：
提供一衬底；
在所述衬底上形成具有粗糙表面的栅极，所述粗糙表面位于背离所述衬底的一侧；所述粗糙的表面的粗糙度为20～100nm；
形成覆盖具有粗糙表面的栅极的缓冲层；
制备栅极绝缘层；
在所述栅极绝缘层上制备半导体层；所述半导体层在所述衬底上的投影在所述栅极在所述衬底上的投影内；
制备源极和漏极，得到薄膜晶体管。
6.根据权利要求5所述的制备方法，其特征在于，在所述衬底上形成具有粗糙表面的栅极包括：
在衬底上沉积栅金属层；
对栅金属层进行微蚀处理，形成背离所述衬底一侧具有粗糙表面的栅金属层，所述表面的粗糙度为20～100nm；
对所述栅金属层进行构图工艺，形成背离所述衬底一侧具有粗糙表面的栅极。
7.根据权利要求5所述的制备方法，其特征在于，形成所述栅极和所述缓冲层的方法包括：
在衬底上沉积栅金属层；
对栅金属层进行微蚀处理，形成背离所述衬底的一侧具有粗糙表面的栅金属层；
在所述栅金属层的表面沉积导电材料层；
对所述栅金属层和所述导电材料层进行构图工艺，形成所述栅极和覆盖所述栅极的所述缓冲层。
8.根据权利要求6或7所述的制备方法，其特征在于，所述对栅金属层进行微蚀处理具体为：
使用弱酸性溶液或氧化剂腐蚀栅金属层背离所述衬底一侧的表面。
9.根据权利要求8所述的制备方法，其特征在于，所述微蚀处理的方法为：使用质量浓度为1～3％的双氧水腐蚀栅极，腐蚀时间为10秒～10分钟。
10.一种显示基板，其特征在于，包括如权利要求1-4中任一项所述的薄膜晶体管。
11.一种显示装置，其特征在于，包括如权利要求10所述的显示基板。
CN201610698433.8A 2016-08-19 2016-08-19 薄膜晶体管、其制备方法及显示装置 Active CN106229344B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610698433.8A CN106229344B (zh) 2016-08-19 2016-08-19 薄膜晶体管、其制备方法及显示装置
PCT/CN2017/092748 WO2018032918A1 (zh) 2016-08-19 2017-07-13 薄膜晶体管及其制备方法、显示基板及显示装置
US15/765,473 US10707353B2 (en) 2016-08-19 2017-07-13 Thin film transistor, method for fabricating the same, display substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610698433.8A CN106229344B (zh) 2016-08-19 2016-08-19 薄膜晶体管、其制备方法及显示装置

Publications (2)

Publication Number Publication Date
CN106229344A CN106229344A (zh) 2016-12-14
CN106229344B true CN106229344B (zh) 2019-10-15

Family

ID=57554235

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610698433.8A Active CN106229344B (zh) 2016-08-19 2016-08-19 薄膜晶体管、其制备方法及显示装置

Country Status (3)

Country Link
US (1) US10707353B2 (zh)
CN (1) CN106229344B (zh)
WO (1) WO2018032918A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106229344B (zh) * 2016-08-19 2019-10-15 京东方科技集团股份有限公司 薄膜晶体管、其制备方法及显示装置
CN107123687B (zh) 2017-05-11 2020-03-13 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、显示装置
CN111697007A (zh) * 2020-06-08 2020-09-22 Tcl华星光电技术有限公司 显示面板及其制备方法
CN111599751B (zh) * 2020-06-24 2022-08-05 武汉华星光电技术有限公司 Ltps tft基板的制造方法及ltps tft基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200120A (ja) * 1997-01-10 1998-07-31 Sharp Corp 半導体装置の製造方法
JPH11204798A (ja) * 1998-01-16 1999-07-30 Nippon Telegr & Teleph Corp <Ntt> 絶縁ゲート型電界効果トランジスタの製法
CN1641451A (zh) * 2004-01-16 2005-07-20 鸿扬光电股份有限公司 横向电场液晶显示器的像素及其底板、及像素的工艺
CN1768437A (zh) * 2003-03-31 2006-05-03 佳能株式会社 有机薄膜晶体管及其制作方法
KR20090068939A (ko) * 2007-12-24 2009-06-29 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그의 제조방법과, 그를 구비하는평판표시장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100623692B1 (ko) * 2004-06-30 2006-09-19 삼성에스디아이 주식회사 박막트랜지스터의 제조방법 및 그를 사용하여 제조된박막트랜지스터
TWI242289B (en) * 2004-11-22 2005-10-21 Au Optronics Corp Fabrication method of thin film transistor
US8030655B2 (en) * 2007-12-03 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor
JP5308019B2 (ja) * 2007-12-19 2013-10-09 三菱電機株式会社 薄膜トランジスタ、及びその製造方法、並びに表示装置
CN105008593B (zh) 2013-02-28 2018-08-24 三井金属矿业株式会社 黑化表面处理铜箔、黑化表面处理铜箔的制造方法、覆铜层压板及柔性印刷线路板
CN104952791A (zh) 2015-06-26 2015-09-30 深圳市华星光电技术有限公司 Amoled显示器件的制作方法及其结构
CN106229344B (zh) 2016-08-19 2019-10-15 京东方科技集团股份有限公司 薄膜晶体管、其制备方法及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200120A (ja) * 1997-01-10 1998-07-31 Sharp Corp 半導体装置の製造方法
JPH11204798A (ja) * 1998-01-16 1999-07-30 Nippon Telegr & Teleph Corp <Ntt> 絶縁ゲート型電界効果トランジスタの製法
CN1768437A (zh) * 2003-03-31 2006-05-03 佳能株式会社 有机薄膜晶体管及其制作方法
CN1641451A (zh) * 2004-01-16 2005-07-20 鸿扬光电股份有限公司 横向电场液晶显示器的像素及其底板、及像素的工艺
KR20090068939A (ko) * 2007-12-24 2009-06-29 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그의 제조방법과, 그를 구비하는평판표시장치

Also Published As

Publication number Publication date
US20180308980A1 (en) 2018-10-25
CN106229344A (zh) 2016-12-14
WO2018032918A1 (zh) 2018-02-22
US10707353B2 (en) 2020-07-07

Similar Documents

Publication Publication Date Title
CN106229344B (zh) 薄膜晶体管、其制备方法及显示装置
TW449929B (en) Structure and manufacturing method of amorphous-silicon thin film transistor array
US9165956B2 (en) Array substrate and manufacturing method thereof
TW200304575A (en) Liquid crystal display device and manufacturing method thereof
WO2013155840A1 (zh) 阵列基板及其制造方法和显示装置
CN102902111B (zh) 形成透明电极以及制造液晶显示装置的阵列基板的方法
KR102094847B1 (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
CN101097371A (zh) 制造用于平板显示器件的薄膜晶体管的方法
WO2015143839A1 (zh) 氧化物薄膜晶体管阵列基板的制造方法
US20160365366A1 (en) Metallic oxide thin film transistor, array substrate and their manufacturing methods, display device
WO2017107274A1 (zh) 一种低温多晶硅薄膜晶体管及其制备方法
CN103545319A (zh) 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
CN105374749B (zh) 一种薄膜晶体管及其制造方法
CN107393932B (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法
WO2013026375A1 (zh) 薄膜晶体管阵列基板及其制造方法和电子器件
CN106784014A (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
CN103048840B (zh) 阵列基板及其制作方法、液晶显示面板和显示装置
CN100543539C (zh) 半穿半反式液晶显示器制造方法
CN103337462B (zh) 一种薄膜晶体管的制备方法
CN108474986A (zh) 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板
WO2015180357A1 (zh) 阵列基板及其制作方法和显示装置
US9240424B2 (en) Thin film transistor array substrate and producing method thereof
CN105097837B (zh) 阵列基板及其制作方法、显示装置
CN109065455A (zh) 薄膜晶体管的制备方法及采用该方法制备的薄膜晶体管
CN103820784A (zh) 刻蚀剂组合物、金属图案的形成方法和阵列基板的制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant