CN103545319A - 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置 - Google Patents

低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN103545319A
CN103545319A CN201310553574.7A CN201310553574A CN103545319A CN 103545319 A CN103545319 A CN 103545319A CN 201310553574 A CN201310553574 A CN 201310553574A CN 103545319 A CN103545319 A CN 103545319A
Authority
CN
China
Prior art keywords
active layer
conductive pattern
contact hole
array base
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310553574.7A
Other languages
English (en)
Inventor
左岳平
刘政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310553574.7A priority Critical patent/CN103545319A/zh
Publication of CN103545319A publication Critical patent/CN103545319A/zh
Priority to PCT/CN2014/082349 priority patent/WO2015067068A1/zh
Priority to US14/428,578 priority patent/US10008516B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Abstract

本发明提供了一种低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置，属于薄膜晶体管制造工艺领域。所述低温多晶硅薄膜晶体管阵列基板，包括有接触孔，所述阵列基板的源电极、漏电极通过所述接触孔分别与有源层连接，其中，所述接触孔的底部设置有与所述有源层连接的导电图形。通过本发明的技术方案，能够在接触孔刻蚀完成后使得阵列基板的源电极、漏电极与有源层形成良好的欧姆接触，保证显示装置的显示质量。

Description

低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
技术领域
本发明涉及薄膜晶体管制造工艺领域，特别是指一种低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置。
背景技术
LTPS（低温多晶硅）由于其原子规则排列，载流子迁移率高（10～300cm2/Vs），同时也有较高的驱动电流，可以加快液晶的反应时间，缩小TFT（薄膜晶体管）的体积，增加透过面积，得到更高的亮度和解析度，因此薄膜晶体管的制作工艺中广泛采用LTPS制备有源层。
图1和图2所示为现有低温多晶硅薄膜晶体管阵列基板的结构示意图，其中，10为衬底基板，11为缓冲层，13为有源层，14为栅绝缘层，15为栅电极，16为层间绝缘层，170为源电极，171为漏电极。在制作图1所示的阵列基板时，由于栅绝缘层14与层间绝缘层16的厚度相对于有源层13的厚度较大（一般而言栅绝缘层+层间绝缘层的厚度大于有源层厚度10倍以上），再加之沉积薄膜与刻蚀过程中的不均匀性，在进行栅绝缘层和层间绝缘层的接触孔刻蚀时，为了保证在整个基板上均可使接触孔到达有源层，就必须要达到较高的过刻量，而在保证栅绝缘层和层间绝缘层过刻量的前提下，相对很薄的有源层就极容易形成过刻，影响源电极、漏电极与有源层的欧姆接触，使开态电流降低影响TFT特性，从而影响显示装置的显示。
发明内容
本发明要解决的技术问题是提供一种低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置，能够在接触孔刻蚀完成后使得阵列基板的源电极、漏电极与有源层形成良好的欧姆接触，保证显示装置的显示质量。
为解决上述技术问题，本发明的实施例提供技术方案如下：
一方面，提供一种低温多晶硅薄膜晶体管阵列基板，包括有接触孔，所述阵列基板的源电极、漏电极通过所述接触孔分别与有源层连接，所述接触孔的底部设置有与所述有源层连接的导电图形。
进一步地，所述导电图形为连续薄膜或网状薄膜。
进一步地，所述导电图形的厚度小于或等于所述有源层的厚度。
进一步地，所述导电图形的尺寸大于或等于所述接触孔的尺寸，且所述导电图形位于所述有源层的源区和漏区所对应的范围内。
进一步地，所述导电图形为采用Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，ITO，ZnO和W中的至少一种制成。
进一步地，所述阵列基板具体包括：
衬底基板；
所述衬底基板上的缓冲层；
所述缓冲层上的所述导电图形；
所述导电图形上的所述有源层；
所述有源层上的栅绝缘层；
所述栅绝缘层上的栅电极；
所述栅电极上的层间绝缘层；
所述层间绝缘层上的源电极和漏电极，所述源电极和漏电极分别通过贯穿所述有源层、栅绝缘层和层间绝缘层的接触孔与所述导电图形连接。
进一步地，所述阵列基板具体包括：
衬底基板；
所述衬底基板上的缓冲层；
所述缓冲层上的栅电极；
所述栅电极上的栅绝缘层；
所述栅绝缘层上的所述导电图形；
所述导电图形上的所述有源层；
所述有源层上的层间绝缘层；
所述层间绝缘层上的源电极和漏电极，所述源电极和漏电极分别通过贯穿所述有源层和层间绝缘层的接触孔与所述导电图形连接。
本发明实施例还提供了一种显示装置，包括如上所述的低温多晶硅薄膜晶体管阵列基板。
本发明实施例还提供了一种低温多晶硅薄膜晶体管阵列基板的制作方法，所述阵列基板包括有接触孔，所述阵列基板的源电极、漏电极通过所述接触孔分别与有源层连接，在形成所述有源层之前，在对应所述接触孔的位置形成用以与所述有源层连接的导电图形。
进一步地，所述制作方法具体包括：
提供一衬底基板；
在所述衬底基板上形成缓冲层；
通过一次构图工艺在所述缓冲层上、对应所述接触孔的位置形成能够与所述有源层连接的导电图形；
在所述导电图形上形成所述有源层；
在所述有源层上形成栅绝缘层；
在所述栅绝缘层上形成栅电极和栅线的图形；
在形成有所述栅电极和栅线的衬底基板上形成层间绝缘层；
在对应源电极和漏电极的位置进行接触孔刻蚀，刻蚀停止于所述导电图形；
通过一次构图工艺在所述层间绝缘层上形成数据线、源电极和漏电极的图形，所述源电极和漏电极分别通过贯穿所述有源层、栅绝缘层和层间绝缘层的接触孔与所述导电图形连接。
进一步地，所述制作方法具体包括：
提供一衬底基板；
在所述衬底基板上形成缓冲层；
通过一次构图工艺在所述缓冲层上形成栅电极和栅线的图形；
在形成有所述栅电极和栅线的衬底基板上形成栅绝缘层；
通过一次构图工艺在所述栅绝缘层上、对应所述接触孔的位置形成能够与所述有源层连接的导电图形；
在所述导电图形上形成所述有源层；
在所述有源层上形成层间绝缘层；
在对应源电极和漏电极的位置进行接触孔刻蚀，刻蚀停止于所述导电图形；
通过一次构图工艺在所述层间绝缘层上形成数据线、源电极和漏电极的图形，所述源电极和漏电极分别通过贯穿所述有源层和层间绝缘层的接触孔与所述导电图形连接。
本发明的实施例具有以下有益效果：
上述方案中，连接源电极、漏电极与有源层的接触孔底部设置有与有源层连接的导电图形，这样源电极可以通过导电图形与有源层电性连接，漏电极可以通过导电图形与有源层电性连接，使得接触孔刻蚀完成后源电极、漏电极能与有源层形成良好的欧姆接触，且不影响源电极、漏电极掺杂工艺，提高工艺稳定性与可靠性，保证显示装置的显示质量。
附图说明
图1为现有低温多晶硅薄膜晶体管阵列基板的结构示意图；
图2为现有低温多晶硅薄膜晶体管阵列基板中源电极、漏电极通过接触孔与有源层连接的结构示意图；
图3为本发明实施例低温多晶硅薄膜晶体管阵列基板的结构示意图；
图4为本发明实施例低温多晶硅薄膜晶体管阵列基板中源电极、漏电极通过接触孔与有源层连接的结构示意图。
附图标记
10 衬底基板   11 缓冲层    120、121 刻蚀阻挡层
13 有源层     14 栅绝缘层  15 栅电极
16 层间绝缘层 170 源电极   171 漏电极
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明的实施例提供一种低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置，能够在接触孔刻蚀完成后使得阵列基板的源电极、漏电极与有源层形成良好的欧姆接触，保证显示装置的显示质量。
本发明提供了一种低温多晶硅薄膜晶体管阵列基板，包括有接触孔，所述阵列基板的源电极、漏电极通过所述接触孔分别与有源层连接，其中，所述接触孔的底部设置有与所述有源层连接的导电图形。
所述源电极可以通过所述导电图形与所述有源层电性连接，所述漏电极可以通过所述导电图形与所述有源层电性连接。
本发明的低温多晶硅薄膜晶体管阵列基板，连接源电极、漏电极与有源层的接触孔底部设置有与有源层连接的导电图形，这样源电极可以通过导电图形与有源层电性连接，漏电极可以通过导电图形与有源层电性连接，使得接触孔刻蚀完成后源电极、漏电极能与有源层形成良好的欧姆接触，且不影响源电极、漏电极掺杂工艺，提高工艺稳定性与可靠性，保证显示装置的显示质量。
其中，所述导电图形可以为连续薄膜或导电性能较好的网状结构薄膜，所述导电图形的厚度小于或等于所述有源层的厚度。
进一步地，所述导电图形的尺寸大于或等于所述接触孔的尺寸，且所述导电图形位于所述有源层的源区和漏区所对应的范围内。所述导电图形可以采用Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta和W中的至少一种制成，还可以采用导电性能较好的金属氧化物制成，如ITO或IZO，还可以采用ZnO:Al薄膜或网状ZnO:Al薄膜等制成。
本发明的一具体实施例中，所述阵列基板可以包括：
衬底基板；
所述衬底基板上的缓冲层；
所述缓冲层上的所述导电图形；
所述导电图形上的所述有源层；
所述有源层上的栅绝缘层；
所述栅绝缘层上的栅电极；
所述栅电极上的层间绝缘层；
所述层间绝缘层上的源电极和漏电极，所述源电极和漏电极分别通过贯穿所述有源层、栅绝缘层和层间绝缘层的接触孔与所述导电图形连接。
本发明的一具体实施例中，所述阵列基板可以包括：
衬底基板；
所述衬底基板上的缓冲层；
所述缓冲层上的栅电极；
所述栅电极上的栅绝缘层；
所述栅绝缘层上的所述导电图形；
所述导电图形上的所述有源层；
所述有源层上的层间绝缘层；
所述层间绝缘层上的源电极和漏电极，所述源电极和漏电极分别通过贯穿所述有源层和层间绝缘层的接触孔与所述导电图形连接。
本发明实施例还提供了一种显示装置，包括上述的低温多晶硅薄膜晶体管阵列基板。其中，低温多晶硅薄膜晶体管阵列基板的结构同上述实施例，在此不再赘述。另外，显示装置其他部分的结构可以参考现有技术，对此本文不再详细描述。该显示装置可以为：显示面板、电子纸、电视、显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
本发明实施例提供了一种低温多晶硅薄膜晶体管阵列基板的制作方法，所述阵列基板包括有接触孔，所述阵列基板的源电极、漏电极通过所述接触孔分别与有源层连接，其中，在形成所述有源层之前，在对应所述接触孔的位置形成用以与所述有源层连接的导电图形。
本发明的低温多晶硅薄膜晶体管阵列基板的制作方法，在连接源电极、漏电极与有源层的接触孔底部设置有与有源层连接的导电图形，这样源电极可以通过导电图形与有源层电性连接，漏电极可以通过导电图形与有源层电性连接，使得接触孔刻蚀完成后源电极、漏电极能与有源层形成良好的欧姆接触，且不影响源电极、漏电极掺杂工艺，提高工艺稳定性与可靠性，保证显示装置的显示质量。
本发明的一具体实施例中，所述制作方法可以包括：
提供一衬底基板；
在所述衬底基板上形成缓冲层；
通过一次构图工艺在所述缓冲层上、对应所述接触孔的位置形成能够与所述有源层连接的导电图形；
在所述导电图形上形成所述有源层；
在所述有源层上形成栅绝缘层；
在所述栅绝缘层上形成栅电极和栅线的图形；
在形成有所述栅电极和栅线的衬底基板上形成层间绝缘层；
在对应源电极和漏电极的位置进行接触孔刻蚀，刻蚀停止于所述导电图形；
通过一次构图工艺在所述层间绝缘层上形成数据线、源电极和漏电极的图形，所述源电极和漏电极分别通过贯穿所述有源层、栅绝缘层和层间绝缘层的接触孔与所述导电图形连接。
本发明的一具体实施例中，所述制作方法可以包括：
提供一衬底基板；
在所述衬底基板上形成缓冲层；
通过一次构图工艺在所述缓冲层上形成栅电极和栅线的图形；
在形成有所述栅电极和栅线的衬底基板上形成栅绝缘层；
通过一次构图工艺在所述栅绝缘层上、对应所述接触孔的位置形成能够与所述有源层连接的导电图形；
在所述导电图形上形成所述有源层；
在所述有源层上形成层间绝缘层；
在对应源电极和漏电极的位置进行接触孔刻蚀，刻蚀停止于所述导电图形；
通过一次构图工艺在所述层间绝缘层上形成数据线、源电极和漏电极的图形，所述源电极和漏电极分别通过贯穿所述有源层和层间绝缘层的接触孔与所述导电图形连接。
下面结合具体的实施例对本发明的低温多晶硅薄膜晶体管阵列基板及其制作方法进行详细介绍：
如图1和图2所示，在制作现有的低温多晶硅薄膜晶体管阵列基板时，由于栅绝缘层与层间绝缘层的厚度相对于有源层的厚度较大（一般而言栅绝缘层+层间绝缘层的厚度大于有源层厚度10倍以上），再加之沉积薄膜与刻蚀过程中的不均匀性，在进行栅绝缘层和层间绝缘层的接触孔刻蚀时，为了保证在整个基板上均可使接触孔到达有源层，就必须要达到较高的过刻量，而在保证栅绝缘层和层间绝缘层过刻量的前提下，相对很薄的有源层就极容易形成过刻，使得接触孔处的有源层减薄，影响源电极170、漏电极171与有源层13的欧姆接触，使开态电流降低影响TFT特性，从而影响显示装置的显示。
现有技术中为了解决上述问题，可以选用具有高选择比的气体进行接触孔刻蚀，在接触孔刻蚀过程中刻蚀完栅绝缘层或层间绝缘层后立即停止于有源层或是只刻蚀掉部分有源层，但这样会增加刻蚀工艺难度，刻蚀均一性及选择比难控制，刻蚀时间增长，工艺窗口小。
为了解决上述问题，如图3和图4所示，本发明的低温多晶硅薄膜晶体管阵列基板，在连接源电极170、漏电极171与有源层13的接触孔底部设置与有源层13连接的导电图形（120、121），该导电图形可以充当刻蚀阻挡层，使得接触孔刻蚀中，接触孔停止于位于有源层13与缓冲层11之间的刻蚀阻挡层，这样源电极170可以通过导电图形120与有源层13电性连接，漏电极171可以通过导电图形121与有源层13电性连接，使得接触孔刻蚀完成后源电极、漏电极能与有源层形成良好的欧姆接触，且不影响源电极、漏电极掺杂工艺，提高工艺稳定性与可靠性，保证显示装置的显示质量。
实施例一
通过本实施例可以制作顶栅结构的低温多晶硅薄膜晶体管阵列基板，本实施例的阵列基板的制作方法包括以下步骤：
步骤a1：提供一衬底基板10，在衬底基板10上形成缓冲层11；
其中，衬底基板10可为玻璃基板或石英基板。具体地，可以采用等离子体增强化学气相沉积（PECVD）方法，在衬底基板10上沉积厚度约为
Figure BDA0000410808700000081
的缓冲层11，其中，缓冲层材料可以选用氧化物、氮化物或者氮氧化物，缓冲层可以为单层、双层或多层结构。具体地，缓冲层可以是SiNx，SiOx或Si(ON)x。
步骤a2：在缓冲层11上、对应接触孔的位置形成能够与有源层连接的导电图形120、121；
具体地，可以采用溅射或热蒸发的方法在衬底基板10上沉积一层导电金属层，导电金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，该导电图形也可为导电性能较好的金属氧化物制成，如采用ITO薄膜或IZO薄膜制成，还可以采用ZnO:Al薄膜或网状ZnO:Al薄膜等制成。导电金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。在导电金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于接触孔所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的导电金属薄膜，剥离剩余的光刻胶，形成导电图形120、121。其中，导电图形120、121的尺寸大于或等于接触孔的尺寸，且不超出有源层的源区和漏区所对应的范围。最终形成的导电图形可以使连续的薄膜，也可以是网状薄膜。
步骤a3：在经过步骤a2的衬底基板10上形成有源层13的图形；
具体地，可以在经过步骤a2的衬底基板10上采用磁控溅射、热蒸发或其它成膜方法沉积一层低温多晶硅薄膜，形成包括源区、漏区的有源层13。
步骤a4：在经过步骤a3的衬底基板10上形成栅绝缘层14；
具体地，可以采用PECVD方法，在经过步骤a3的衬底基板10上沉积厚度约为
Figure BDA0000410808700000091
的栅绝缘层14，其中，栅绝缘层材料可以选用氧化物、氮化物或者氮氧化物，栅绝缘层可以为单层、双层或多层结构。具体地，栅绝缘层可以是SiNx，SiOx或Si(ON)x，栅绝缘层还可以采用氮化硅和氧化硅构成的两层结构。
步骤a5：通过一次构图工艺在经过步骤a4的衬底基板10上形成栅电极15和栅线的图形；
具体地，可以采用溅射或热蒸发的方法在栅绝缘层14上沉积一层厚度为
Figure BDA0000410808700000092
的栅金属层，栅金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，栅金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。在栅金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于栅线和栅电极的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的栅金属薄膜，剥离剩余的光刻胶，形成栅线和栅电极15的图形。
步骤a6：在经过步骤a5的衬底基板10上形成层间绝缘层16；
具体地，在经过步骤a5的衬底基板10上采用磁控溅射、热蒸发、PECVD或其它成膜方法沉积厚度为
Figure BDA0000410808700000101
的层间绝缘层，其中，层间绝缘层材料可以选用氧化物、氮化物或氮氧化物，具体地，绝缘层材料可以是SiNx，SiOx或Si(ON)x。层间绝缘层可以是单层结构，也可以是采用氮化硅和氧化硅构成的两层结构。
步骤a7：在对应源电极和漏电极的位置进行接触孔刻蚀，刻蚀停止于所述导电图形；
具体地，可以采用干法刻蚀或湿法刻蚀对有源层、栅绝缘层和层间绝缘层进行刻蚀，形成贯穿有源层、栅绝缘层和层间绝缘层的接触孔，在接触孔刻蚀后，导电图形的厚度不大于所述有源层。
步骤a8：通过一次构图工艺在经过步骤a7的衬底基板10上形成数据线、源电极和漏电极的图形。
具体地，在经过步骤a7的衬底基板10上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为
Figure BDA0000410808700000102
的源漏金属层，源漏金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金。源漏金属层可以是单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等。在源漏金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于源电极、漏电极和数据线的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的源漏金属薄膜，剥离剩余的光刻胶，形成数据线、源电极170和漏电极171，如图4所示，源电极170通过接触孔与导电图形120连接，漏电极171通过接触孔与导电图形121连接。
通过上述步骤a1-a8即可制作出如图3和图4所示的低温多晶硅薄膜晶体管阵列基板，本实施例的低温多晶硅薄膜晶体管阵列基板中，连接源电极、漏电极与有源层的接触孔底部设置有与有源层连接的导电图形，这样源电极可以通过导电图形与有源层电性连接，漏电极可以通过导电图形与有源层电性连接，使得接触孔刻蚀完成后源电极、漏电极能与有源层形成良好的欧姆接触，且不影响源电极、漏电极掺杂工艺，提高工艺稳定性与可靠性，保证显示装置的显示质量。
实施例二
通过本实施例可以制作底栅结构的低温多晶硅薄膜晶体管阵列基板，本实施例的阵列基板的制作方法包括以下步骤：
步骤b1：提供一衬底基板，在衬底基板上形成缓冲层；
其中，衬底基板可为玻璃基板或石英基板。具体地，可以采用等离子体增强化学气相沉积（PECVD）方法，在衬底基板上沉积厚度约为的缓冲层，其中，缓冲层材料可以选用氧化物、氮化物或者氮氧化物，缓冲层可以为单层、双层或多层结构。具体地，缓冲层可以是SiNx，SiOx或Si(ON)x。
步骤b2：通过一次构图工艺在经过步骤b1的衬底基板上形成栅电极和栅线的图形；
具体地，可以采用溅射或热蒸发的方法在缓冲层上沉积一层厚度为
Figure BDA0000410808700000112
的栅金属层，栅金属层可以是Cu，Bl，Bg，Mo，Cr，Nd，Ni，Mn，Ti，Tb，W等金属以及这些金属的合金，栅金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Bl\Mo等。在栅金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于栅线和栅电极的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的栅金属薄膜，剥离剩余的光刻胶，形成栅线和栅电极的图形。
步骤b3：在经过步骤b2的衬底基板上形成栅绝缘层；
具体地，可以采用PECVD方法，在经过步骤b2的衬底基板上沉积厚度约为
Figure BDA0000410808700000121
的栅绝缘层，其中，栅绝缘层材料可以选用氧化物、氮化物或者氮氧化物，栅绝缘层可以为单层、双层或多层结构。具体地，栅绝缘层可以是SiNx，SiOx或Si(ON)x，栅绝缘层还可以采用氮化硅和氧化硅构成的两层结构。
步骤b4：在栅绝缘层上、对应接触孔的位置形成能够与有源层连接的导电图形；
具体地，可以采用溅射或热蒸发的方法在衬底基板上沉积一层导电金属层，导电金属层可以是Cu，Bl，Bg，Mo，Cr，Nd，Ni，Mn，Ti，Tb，W等金属以及这些金属的合金，导电金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Bl\Mo等。在导电金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于接触孔所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的导电金属薄膜，剥离剩余的光刻胶，形成导电图形。其中，导电图形的尺寸大于或等于接触孔的尺寸，且不超出有源层的源区和漏区所对应的范围。
步骤b5：在经过步骤b4的衬底基板上形成有源层的图形；
具体地，可以在经过步骤b4的衬底基板上采用磁控溅射、热蒸发或其它成膜方法沉积一层低温多晶硅薄膜，形成包括源区、漏区的有源层。
步骤b6：在经过步骤b5的衬底基板上形成层间绝缘层；
具体地，在经过步骤b5的衬底基板上采用磁控溅射、热蒸发、PECVD或其它成膜方法沉积厚度为
Figure BDA0000410808700000131
的层间绝缘层，其中，层间绝缘层材料可以选用氧化物、氮化物或氮氧化物，具体地，绝缘层材料可以是SiNx，SiOx或Si(ON)x。层间绝缘层可以是单层结构，也可以是采用氮化硅和氧化硅构成的两层结构。
步骤b7：在对应源电极和漏电极的位置进行接触孔刻蚀，刻蚀停止于所述导电图形；
具体地，可以采用干法刻蚀或湿法刻蚀对有源层和层间绝缘层进行刻蚀，形成贯穿有源层和层间绝缘层的接触孔，在接触孔刻蚀后，导电图形的厚度不大于所述有源层。
步骤b8：通过一次构图工艺在经过步骤b7的衬底基板上形成数据线、源电极和漏电极的图形。
具体地，在经过步骤b7的衬底基板上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为
Figure BDA0000410808700000132
的源漏金属层，源漏金属层可以是Cu，Bl，Bg，Mo，Cr，Nd，Ni，Mn，Ti，Tb，W等金属以及这些金属的合金。源漏金属层可以是单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti，Mo\Bl\Mo等。在源漏金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于源电极、漏电极和数据线的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的源漏金属薄膜，剥离剩余的光刻胶，形成数据线、源电极和漏电极，源电极通过接触孔与导电图形连接，漏电极通过接触孔与导电图形连接。
通过上述步骤b1-b8即可制作出本实施例的低温多晶硅薄膜晶体管阵列基板，本实施例的低温多晶硅薄膜晶体管阵列基板中，连接源电极、漏电极与有源层的接触孔底部设置有与有源层连接的导电图形，这样源电极可以通过导电图形与有源层电性连接，漏电极可以通过导电图形与有源层电性连接，使得接触孔刻蚀完成后源电极、漏电极能与有源层形成良好的欧姆接触，且不影响源电极、漏电极掺杂工艺，提高工艺稳定性与可靠性，保证显示装置的显示质量。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (11)

1.一种低温多晶硅薄膜晶体管阵列基板，包括有接触孔，所述阵列基板的源电极、漏电极通过所述接触孔分别与有源层连接，其特征在于，所述接触孔的底部设置有与所述有源层连接的导电图形。
2.根据权利要求1所述的低温多晶硅薄膜晶体管阵列基板，其特征在于，所述导电图形为连续薄膜或网状薄膜。
3.根据权利要求1所述的低温多晶硅薄膜晶体管阵列基板，其特征在于，所述导电图形的厚度小于或等于所述有源层的厚度。
4.根据权利要求1所述的低温多晶硅薄膜晶体管阵列基板，其特征在于，所述导电图形的尺寸大于或等于所述接触孔的尺寸，且所述导电图形位于所述有源层的源区和漏区所对应的范围内。
5.根据权利要求1所述的低温多晶硅薄膜晶体管阵列基板，其特征在于，所述导电图形为采用Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，ITO，ZnO和W中的至少一种制成。
6.根据权利要求1所述的低温多晶硅薄膜晶体管阵列基板，其特征在于，所述阵列基板具体包括：
衬底基板；
所述衬底基板上的缓冲层；
所述缓冲层上的所述导电图形；
所述导电图形上的所述有源层；
所述有源层上的栅绝缘层；
所述栅绝缘层上的栅电极；
所述栅电极上的层间绝缘层；
所述层间绝缘层上的源电极和漏电极，所述源电极和漏电极分别通过贯穿所述有源层、栅绝缘层和层间绝缘层的接触孔与所述导电图形连接。
7.根据权利要求1所述的低温多晶硅薄膜晶体管阵列基板，其特征在于，所述阵列基板具体包括：
衬底基板；
所述衬底基板上的缓冲层；
所述缓冲层上的栅电极；
所述栅电极上的栅绝缘层；
所述栅绝缘层上的所述导电图形；
所述导电图形上的所述有源层；
所述有源层上的层间绝缘层；
所述层间绝缘层上的源电极和漏电极，所述源电极和漏电极分别通过贯穿所述有源层和层间绝缘层的接触孔与所述导电图形连接。
8.一种显示装置，其特征在于，包括如权利要求1-7中任一项所述的低温多晶硅薄膜晶体管阵列基板。
9.一种低温多晶硅薄膜晶体管阵列基板的制作方法，所述阵列基板包括有接触孔，所述阵列基板的源电极、漏电极通过所述接触孔分别与有源层连接，其特征在于，在形成所述有源层之前，在对应所述接触孔的位置形成用以与所述有源层连接的导电图形。
10.根据权利要求9所述的低温多晶硅薄膜晶体管阵列基板的制作方法，其特征在于，所述制作方法具体包括：
提供一衬底基板；
在所述衬底基板上形成缓冲层；
通过一次构图工艺在所述缓冲层上、对应所述接触孔的位置形成能够与所述有源层连接的导电图形；
在所述导电图形上形成所述有源层；
在所述有源层上形成栅绝缘层；
在所述栅绝缘层上形成栅电极和栅线的图形；
在形成有所述栅电极和栅线的衬底基板上形成层间绝缘层；
在对应源电极和漏电极的位置进行接触孔刻蚀，刻蚀停止于所述导电图形；
通过一次构图工艺在所述层间绝缘层上形成数据线、源电极和漏电极的图形，所述源电极和漏电极分别通过贯穿所述有源层、栅绝缘层和层间绝缘层的接触孔与所述导电图形连接。
11.根据权利要求9所述的低温多晶硅薄膜晶体管阵列基板的制作方法，其特征在于，所述制作方法具体包括：
提供一衬底基板；
在所述衬底基板上形成缓冲层；
通过一次构图工艺在所述缓冲层上形成栅电极和栅线的图形；
在形成有所述栅电极和栅线的衬底基板上形成栅绝缘层；
通过一次构图工艺在所述栅绝缘层上、对应所述接触孔的位置形成能够与所述有源层连接的导电图形；
在所述导电图形上形成所述有源层；
在所述有源层上形成层间绝缘层；
在对应源电极和漏电极的位置进行接触孔刻蚀，刻蚀停止于所述导电图形；
通过一次构图工艺在所述层间绝缘层上形成数据线、源电极和漏电极的图形，所述源电极和漏电极分别通过贯穿所述有源层和层间绝缘层的接触孔与所述导电图形连接。
CN201310553574.7A 2013-11-08 2013-11-08 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置 Pending CN103545319A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310553574.7A CN103545319A (zh) 2013-11-08 2013-11-08 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
PCT/CN2014/082349 WO2015067068A1 (zh) 2013-11-08 2014-07-16 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
US14/428,578 US10008516B2 (en) 2013-11-08 2014-07-16 LTPS TFT array substrate, its manufacturing method, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310553574.7A CN103545319A (zh) 2013-11-08 2013-11-08 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置

Publications (1)

Publication Number Publication Date
CN103545319A true CN103545319A (zh) 2014-01-29

Family

ID=49968620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310553574.7A Pending CN103545319A (zh) 2013-11-08 2013-11-08 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置

Country Status (3)

Country Link
US (1) US10008516B2 (zh)
CN (1) CN103545319A (zh)
WO (1) WO2015067068A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022042A (zh) * 2014-06-10 2014-09-03 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法
WO2015067068A1 (zh) * 2013-11-08 2015-05-14 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
CN104979215A (zh) * 2015-06-23 2015-10-14 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及其制备方法
CN105304722A (zh) * 2015-09-24 2016-02-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板、显示装置
CN105609567A (zh) * 2016-03-29 2016-05-25 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、阵列基板、显示装置
CN104157695B (zh) * 2014-07-14 2017-02-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768254B2 (en) 2015-07-30 2017-09-19 International Business Machines Corporation Leakage-free implantation-free ETSOI transistors
CN107919268B (zh) * 2017-10-12 2020-10-09 惠科股份有限公司 低温多晶硅薄膜及晶体管的制造方法
JP7344869B2 (ja) * 2018-06-29 2023-09-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN109686795A (zh) * 2019-01-02 2019-04-26 京东方科技集团股份有限公司 一种薄膜晶体管、薄膜晶体管的制作方法以及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1236981A (zh) * 1998-05-26 1999-12-01 松下电器产业株式会社 薄膜晶体管及其制造方法
CN101414564A (zh) * 2008-11-24 2009-04-22 上海广电光电子有限公司 低温多晶硅薄膜晶体管的制造方法
US20090121232A1 (en) * 2007-11-13 2009-05-14 Chul Huh Array substrate, method for manufacturing the same and display panel having the same
CN102790096A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100234892B1 (ko) * 1996-08-26 1999-12-15 구본준 액정표시장치의 구조 및 그 제조방법
WO2002095834A1 (en) * 2001-05-18 2002-11-28 Sanyo Electric Co., Ltd. Thin film transistor and active matrix type display unit production methods therefor
CN1929100A (zh) * 2005-09-07 2007-03-14 中华映管股份有限公司 薄膜晶体管的制造方法、薄膜晶体管以及像素结构
JP2015023161A (ja) * 2013-07-19 2015-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法ならびに電子機器
CN103545319A (zh) * 2013-11-08 2014-01-29 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1236981A (zh) * 1998-05-26 1999-12-01 松下电器产业株式会社 薄膜晶体管及其制造方法
US20090121232A1 (en) * 2007-11-13 2009-05-14 Chul Huh Array substrate, method for manufacturing the same and display panel having the same
CN101414564A (zh) * 2008-11-24 2009-04-22 上海广电光电子有限公司 低温多晶硅薄膜晶体管的制造方法
CN102790096A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10008516B2 (en) 2013-11-08 2018-06-26 Boe Technology Group Co., Ltd. LTPS TFT array substrate, its manufacturing method, and display device
WO2015067068A1 (zh) * 2013-11-08 2015-05-14 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
CN104022042B (zh) * 2014-06-10 2017-01-25 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法
WO2015188542A1 (zh) * 2014-06-10 2015-12-17 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法
CN104022042A (zh) * 2014-06-10 2014-09-03 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法
CN104157695B (zh) * 2014-07-14 2017-02-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US9685556B2 (en) 2014-07-14 2017-06-20 Boe Technology Group Co., Ltd. Thin film transistor and preparation method therefor, array substrate, and display apparatus
EP3171411A4 (en) * 2014-07-14 2018-02-28 Boe Technology Group Co. Ltd. Thin film transistor and preparation method therefor, array substrate, and display apparatus
KR101901045B1 (ko) * 2014-07-14 2018-09-20 보에 테크놀로지 그룹 컴퍼니 리미티드 박막 트랜지스터 및 그 준비 방법, 어레이 기판, 및 디스플레이 장치
US9923075B2 (en) 2015-06-23 2018-03-20 Boe Technology Group Co., Ltd. Low temperature poly-silicon thin film transistor and manufacturing method thereof
CN104979215A (zh) * 2015-06-23 2015-10-14 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及其制备方法
CN105304722A (zh) * 2015-09-24 2016-02-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板、显示装置
CN105609567A (zh) * 2016-03-29 2016-05-25 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、阵列基板、显示装置
WO2017166833A1 (en) * 2016-03-29 2017-10-05 Boe Technology Group Co., Ltd. Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus
EP3437140A4 (en) * 2016-03-29 2019-11-13 Boe Technology Group Co. Ltd. THIN-LAYER TRANSISTOR AND MANUFACTURING METHOD, ARRAY SUBSTRATE AND DISPLAY DEVICE

Also Published As

Publication number Publication date
US20160247823A1 (en) 2016-08-25
WO2015067068A1 (zh) 2015-05-14
US10008516B2 (en) 2018-06-26

Similar Documents

Publication Publication Date Title
CN103545319A (zh) 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
CN103700665B (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置
CN102751240B (zh) 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
CN105070727B (zh) 一种薄膜晶体管阵列基板、其制作方法及显示装置
CN102646717B (zh) 阵列基板和其制造方法以及显示装置
CN103236440B (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN103412450A (zh) 阵列基板及其制作方法和显示装置
CN103499906A (zh) 一种阵列基板、其制备方法及显示装置
CN104952932A (zh) 薄膜晶体管、阵列基板及其制作方法、显示装置
CN203521413U (zh) 一种阵列基板及显示装置
CN103887245B (zh) 一种阵列基板的制造方法
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN102683422A (zh) 氧化物薄膜晶体管及制作方法、阵列基板、显示装置
CN103048840B (zh) 阵列基板及其制作方法、液晶显示面板和显示装置
CN105097548A (zh) 氧化物薄膜晶体管、阵列基板及各自制备方法、显示装置
CN103700628A (zh) 阵列基板制作方法、阵列基板及显示装置
CN103531640A (zh) 薄膜晶体管、阵列基板及其制造方法和显示装置
CN103441129A (zh) 阵列基板及其制作方法和显示装置
CN103456747A (zh) 阵列基板及其制作方法、显示装置
CN102629576A (zh) 阵列基板及其制作方法
CN104465670A (zh) 一种阵列基板及其制作方法、显示装置
CN103700663A (zh) 一种阵列基板及其制作方法、显示装置
CN106229344A (zh) 薄膜晶体管、其制备方法及显示装置
CN203351574U (zh) 阵列基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140129