CN1929100A - 薄膜晶体管的制造方法、薄膜晶体管以及像素结构 - Google Patents

Abstract

一种薄膜晶体管的制造方法，包括下列步骤。首先，在基板上形成多晶硅岛状物。接着，在多晶硅岛状物上形成图案化栅极介电层与栅极。继之，在栅极下方两侧的多晶硅岛状物中形成源极/漏极，而源极/漏极之间是通道区。再来，在基板上形成金属层，覆盖栅极、图案化栅极介电层与多晶硅岛状物。接着，使位于源极/漏极上方的金属层与多晶硅岛状物反应而形成硅化金属层。再来，移除未反应的金属层。继之，形成层间介电层，其覆盖基板。之后，移除源极/漏极上方的层间介电层而形成源极/漏极接触孔开口，其中硅化金属层是作为移除终止层。此薄膜晶体管的制造方法可以制造尺寸精细的源极/漏极接触孔开口，且硅化金属层可降低接触阻抗值。

Description

薄膜晶体管的制造方法、薄膜晶体管以及像素结构

技术领域

本发明涉及一种薄膜晶体管的制造方法、薄膜晶体管以及像素结构，且特别涉及一种能够制造尺寸精细的源极/漏极接触孔开口的薄膜晶体管的制造方法，以及操作特性良好的薄膜晶体管以及像素结构。

背景技术

随着光电技术的发展，数字化的视频或图像装置已经成为在一般日常生活中常见的产品。在这些数字化的视频或图像装置中，显示器是重要的人机沟通界面。使用者可通过显示器读取信息进而控制装置的运作。

而薄膜晶体管(TFT)是应用于显示器中的驱动元件。其中，低温多晶硅薄膜晶体管是一种有别于一般传统的非晶硅薄膜晶体管(AmorphousSilicon TFT)的技术，其电子迁移率可以达到200cm²/V-sec以上，因此可使薄膜晶体管元件做得更小，而使孔径比(Aperture Ratio)增加，进而增加显示器亮度，减少功率消耗的功能。

图1A～图1E为一种的公知低温多晶硅薄膜晶体管的制造步骤流程剖面示意图。首先，请参照图1A，在基板100上先形成缓冲层110以及非晶硅层120，并进行准分子激光退火法130将此非晶硅层120转变为多晶硅层140。接着，请参照图1B，图案化此多晶硅层140而形成多个多晶硅岛状物142(图1B中仅示出一个)，并在基板100上形成栅极介电层150覆盖多晶硅岛状物142。再来，请参照图1C，在多晶硅岛状物142上方的栅极介电层150上形成栅极160，并以此栅极160为自行对准掩膜进行离子植入工艺170，以在栅极160下方两侧的多晶硅岛状物142中形成源极/漏极144，而源极/漏极144之间是通道区146。继之，请参照图1D，在基板100上形成一层间介电层180(Inter-Layer Dielectric，ILD)，其覆盖住栅极160。并利用干式蚀刻(dry etching)以及湿式蚀刻(wet etching)，移除源极/漏极144上方的部分层间介电层180与栅极介电层150，而形成源极/漏极接触孔开口190(contact hole)。之后，请参照图1E，在层间介电层180上形成源极/漏极金属层195，且此源极/漏极金属层195填入源极/漏极接触孔开口190而与源极/漏极144电连接，至此，形成低温多晶硅薄膜晶体管200。

值得注意的是，如图1D所示，公知技术是利用干式蚀刻与湿式蚀刻而制造源极/漏极接触孔开口190。首先，利用干式蚀刻移除层间介电层180，且此层间介电层180的材质通常是氮化硅，由于干式蚀刻具有各向异性蚀刻(anisotropic etching)的特性，所以其可以较精准地控制源极/漏极接触孔开口190的尺寸。接着，采用湿式蚀刻移除栅极介电层150，此栅极介电层150的材质通常是氧化硅。但是，由于湿式蚀刻具有各向同性蚀刻(isotropic etching)的特性，而湿式蚀刻的蚀刻能力有极限，且蚀刻均匀性不易控制，所以将无法制造尺寸精细的源极/漏极接触孔开口190。另外，在移除源极/漏极144上方的栅极介电层150时，上述的工艺可能会使得源极/漏极144受到损伤(如图1D所示)，而劣化了低温多晶硅薄膜晶体管200的操作特性。

发明内容

有鉴于此，本发明的目的就是提供一种薄膜晶体管的制造方法，其适于制造尺寸精细的源极/漏极接触孔开口，并且不使源极/漏极受到损伤，进而提升薄膜晶体管的操作特性。

本发明的又一目的是提供一种薄膜晶体管，其适于提供良好的元件操作特性。

本发明的又一目的是提供一种像素结构，其适于提供良好的元件操作特性。

本发明提出一种薄膜晶体管的制造方法，包括下列步骤。首先，在基板上形成多晶硅岛状物。接着，在多晶硅岛状物上形成图案化栅极介电层与栅极。继之，在栅极下方两侧的多晶硅岛状物中形成源极/漏极，而源极/漏极之间是通道区。再来，在基板上形成金属层，覆盖栅极、图案化栅极介电层与多晶硅岛状物。接着，使位于源极/漏极上方的金属层与多晶硅岛状物反应而形成硅化金属层。再来，移除未反应的金属层。继之，形成层间介电层，其覆盖基板。之后，移除源极/漏极上方的层间介电层而形成源极/漏极接触孔开口，其中硅化金属层是作为移除终止层。

在本发明一较佳实施例中，上述在基板上形成多晶硅岛状物的方法例如包括下列步骤。首先，在基板上形成非晶硅层。接着，使非晶硅层转变为多晶硅层。之后，图案化多晶硅层以形成多晶硅岛状物，其中，使非晶硅层转变为多晶硅层的方法例如是准分子激光退火法或快速热退火法。

在本发明一较佳实施例中，上述在基板上形成非晶硅层之前，例如还包括在基板上形成缓冲层，且此缓冲层的材质例如是氮化硅。

在本发明一较佳实施例中，上述金属层的材质例如是选自于钯、钛、镍、钛化钨、钨、钴、钽、钼、铂、锗及其组合中的一个。

在本发明一较佳实施例中，上述在基板上形成金属层的方法例如是溅镀法或是等离子沉积法。

在本发明一较佳实施例中，上述的使位于源极/漏极上方的金属层与多晶硅岛状物反应而形成硅化金属层的方法例如是进行回火工艺。

在本发明一较佳实施例中，上述移除未反应的金属层的方法例如是进行湿式蚀刻工艺。

在本发明一较佳实施例中，上述移除源极/漏极上方的层间介电层的方法例如是进行光刻工艺以及干式蚀刻法，且硅化金属层是作为蚀刻终止层。

在本发明一较佳实施例中，上述在形成源极/漏极接触孔开口之后，例如还包括形成源极/漏极金属层，其填入此源极/漏极接触孔开口而与源极/漏极电连接。

本发明又提出一种薄膜晶体管，适用于显示器中，此薄膜晶体管包括基板、多晶硅岛状物、图案化栅极介电层、栅极、硅化金属层、层间介电层、源极/漏极接触插塞(contact plug)以及源极/漏极金属层。多晶硅岛状物设置在基板上，其中多晶硅岛状物中包括有源极/漏极以及位于源极/漏极之间的通道区。图案化栅极介电层设置在多晶硅岛状物通道区的上方。栅极设置在图案化栅极介电层上。硅化金属层形成在多晶硅岛状物的源极/漏极上方。层间介电层覆盖基板。源极/漏极接触插塞位于层间介电层中，此源极/漏极接触插塞会与源极/漏极电连接。源极/漏极金属层设置在层间介电层上，其中源极/漏极金属层会与源极/漏极接触插塞电连接，并通过硅化金属层与源极/漏极电连接。

在本发明一较佳实施例中，上述硅化金属层的材质例如是选自于硅化钯、硅化钛、硅化镍、硅化钛钨、硅化钨、硅化钴、硅化钽、硅化钼、硅化铂、硅化锗及其组合中的一个。

在本发明一较佳实施例中，上述薄膜晶体管例如还包括缓冲层，设置在基板与多晶硅岛状物之间，且此缓冲层的材质例如是氮化硅。

本发明又提出一种像素结构，适用于显示器中，此像素结构包括基板、多晶硅岛状物、图案化栅极介电层、栅极、硅化金属层、层间介电层、源极/漏极接触插塞、源极/漏极金属层、图案化保护层以及像素电极。多晶硅岛状物设置在基板上，其中多晶硅岛状物中包括有源极/漏极以及位于源极/漏极之间的通道区。图案化栅极介电层设置在多晶硅岛状物通道区的上方。栅极设置在图案化栅极介电层上。硅化金属层形成在多晶硅岛状物的源极/漏极上方。层间介电层覆盖基板。源极/漏极接触插塞位于层间介电层中，此源极/漏极接触插塞会与源极/漏极电连接。源极/漏极金属层设置在层间介电层上，其中源极/漏极金属层会与源极/漏极接触插塞电连接，并通过硅化金属层与源极/漏极电连接。图案化保护层设置在基板上，其具有开口而暴露源极/漏极金属层。像素电极设置在图案化保护层上，此像素电极会填入开口而与源极/漏极金属层电连接。

本发明因采用硅化金属层作为蚀刻终止层，因此，本发明可仅利用干式蚀刻的方式，进而制造尺寸较为精细的源极/漏极接触孔开口。此外，由于硅化金属层覆盖在源极/漏极上，所以源极/漏极也不会在蚀刻的过程中受到伤害。再者，硅化金属层具有良好的导电性质，其可以降低接触阻抗而让导电性变佳，进而提升薄膜晶体管的元件操作特性。

为让本发明之上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

图1A～图1E为一种公知的低温多晶硅薄膜晶体管的制造步骤流程剖面示意图。

图2A～图2M为本发明的较佳实施例中一种薄膜晶体管的制造方法步骤流程示意图。

图3为本发明的较佳实施例中一种薄膜晶体管的剖面示意图。

图4为本发明的较佳实施例中一种像素结构的剖面示意图。

主要元件标记说明

100、300、510、610：基板

110、310、590、698：缓冲层

120、320：非晶硅层

130、330：准分子激光退火法

140、340：多晶硅层

142、342、520、620：多晶硅岛状物

144、344、522、622：源极/漏极

146、346、524、624：通道区

150、350：栅极介电层

160、360a、540、640：栅极

170、348：离子植入工艺

180、390、560、660：层间介电层

190、395：源极/漏极接触孔开口

195、398、580、680：源极/漏极金属层

200：低温多晶硅薄膜晶体管

350a、530、630：图案化栅极介电层

360：栅极材料层

370：金属层

380、550、650：硅化金属层

400、500：薄膜晶体管

570、670：源极/漏极接触插塞

600：像素结构

690：图案化保护层

695：像素电极

具体实施方式

图2A～图2M为本发明的较佳实施例中一种薄膜晶体管的制造方法步骤流程示意图。

首先在基板300上形成多晶硅岛状物342(如图2C所示)，在一实施例中，形成多晶硅岛状物342的方法例如是采用如图2A～图2C的步骤。

请先参照图2A，在基板300上形成非晶硅层320，其中，形成非晶硅层320的方法例如为化学气相沉积法(Chemical Vapor Deposition，CVD)。而基板300的材质例如为玻璃。接着如图2B所示，使非晶硅层320转变为多晶硅层340。之后如图2C所示，图案化多晶硅层340以形成多晶硅岛状物342(图中仅示出1个)，其中，使非晶硅层320转变为多晶硅层340的方法例如是利用如图2B中所示的准分子激光退火法330或快速热退火法(图中未表示)。另外，请继续参照图2A，在基板300上形成非晶硅层320之前，可以先在基板300上形成缓冲层310，且此缓冲层310的材质例如是氮化硅。并且，形成此缓冲层310的方法例如是化学气相沉积法，此缓冲层310可以增进非晶硅层320与基板300之间的附着力。

接着，在多晶硅岛状物342上形成图案化栅极介电层350a与栅极360a(如图2F所示)。在一实施例中，形成图案化栅极介电层350a与栅极360a例如是采用图2D～图2F的步骤。首先请参照图2D，在基板300上形成栅极介电层350，其覆盖多晶硅岛状物342。形成栅极介电层350的方法例如是化学气相沉积法。接着如图2E所示，在栅极介电层上350形成栅极材料层360，形成此栅极材料层360的方法例如是溅镀法(sputtering)。之后如图2F所示，依序图案化栅极材料层360以与栅极介电层350，而形成栅极360a与图案化栅极介电层350a。图案化的方式为一般的光刻蚀刻工艺，在此不予以赘述。

继之，于栅极360a下方两侧的多晶硅岛状物342中形成源极/漏极344，而源极/漏极344之间是通道区346(如图2G所示)。在一实施例中，形成源极/漏极344的方法例如是以栅极360a与图案化介电层350a为自行对准掩膜而进行离子植入工艺348，而在多晶硅岛状物342中形成源极/漏极344。

再来，在基板300上形成金属层370，覆盖栅极360a、图案化栅极介电层350a与多晶硅岛状物342(如图2H所示)。在一实施例中，形成金属层370的方法例如是溅镀法或是等离子沉积法(plasma deposition)，以形成均匀且连续覆盖栅极360a、图案化栅极介电层350a与多晶硅岛状物342的金属层370。且金属层370的材质例如是选自于钯、钛、镍、钛化钨、钨、钴、钽、钼、铂、锗及其组合中的一个。

接着，使位于源极/漏极344上方的金属层370与多晶硅岛状物342反应而形成硅化金属层380(如图2I所示)。在一实施例中，形成硅化金属层380(silicide)的方法例如是进行回火工艺，此回火工艺可以是一般的热炉管回火或是快速热退火工艺(Rapid Thermal Annealing，RTA)。在进行回火工艺时，除了多晶硅与金属层370反应生成硅化金属层380外，之前进行离子植入工艺348(如图2G所示)所破坏的多晶硅岛状物342的晶格结构，也可通过此回火工艺而消除其应力。

再来，移除未反应的金属层370(如图2J所示)。在一实施例中，移除未反应的金属层370的方法例如是进行湿式蚀刻工艺。由于硅化金属层380与金属层370的蚀刻性质不同，所以可选择仅对于金属层370进行蚀刻的蚀刻液，而移除未反应的金属层370。同时，硅化金属层380并不会被蚀刻。

继之，形成层间介电层390，其覆盖基板300(如图2K所示)。在一实施例中，形成层间介电层390的方法例如是利用化学气相沉积法。且此层间介电层390的材质例如是氮化硅。

之后移除源极/漏极344上方的层间介电层390而形成源极/漏极接触孔开口395，其中硅化金属层380是作为移除终止层(如图2L所示)。在一实施例中，移除源极/漏极344上方的层间介电层390的方法例如是进行光刻工艺以及干式蚀刻法，且硅化金属层380是作为蚀刻终止层。由于光刻工艺与干式蚀刻法为所属技术领域的技术人员可据以实施，在此将不予以赘述。值得注意的是，由于硅化金属层380覆盖住源极/漏极344，所以，在进行层间介电层390蚀刻的同时，源极/漏极344并不会受到伤害。

另外，在形成源极/漏极接触孔开口395之后，可以再形成源极/漏极金属层398，其填入此源极/漏极接触孔开口395而与源极/漏极344电连接(如图2M所示)。至此，形成薄膜晶体管400。值得注意的是，由于硅化金属层380具有导电性质，且位于源极/漏极金属层398与源极/漏极344之间，所以可降低两者之间的接触阻抗而使导电性变佳。

综上所述，利用硅化金属层作为蚀刻终止层，可以仅使用干式蚀刻的方式，进而制造尺寸较为精细的源极/漏极接触孔开口。另外，源极/漏极受到硅化金属层的保护，所以其不会在蚀刻的过程中受到伤害。再者，硅化金属层具有良好的导电性质，也可以降低源极/漏极与源极/漏极金属层之间的接触阻抗而让导电性变佳，并进而提升薄膜晶体管的元件操作特性。

图3为本发明的较佳实施例中一种薄膜晶体管的剖面示意图，此薄膜晶体管500适用于显示器(图中未表示)中，此显示器可以是液晶显示器、有机电致发光显示器或是等离子显示器等。

请参照图3，薄膜晶体管500包括基板510、多晶硅岛状物520、图案化栅极介电层530、栅极540、硅化金属层550、层间介电层560、源极/漏极接触插塞570(contact plug)以及源极/漏极金属层580，其中，多晶硅岛状物520设置在基板510上，而多晶硅岛状物520中包括有源极/漏极522以及位于源极/漏极522之间的通道区524。图案化栅极介电层530设置在多晶硅岛状物520通道区524的上方。栅极540设置在图案化栅极介电层530上。硅化金属层550形成在多晶硅岛状物520的源极/漏极522上方。层间介电层560覆盖基板510。源极/漏极接触插塞570位于层间介电层560中，此源极/漏极接触插塞570会与源极/漏极522电连接。源极/漏极金属层580设置在层间介电层560上，其中源极/漏极金属层580会与源极/漏极接触插塞570电连接，并通过硅化金属层550与源极/漏极522电连接。

值得注意的是，本发明的薄膜晶体管500具有硅化金属层550，其位于源极/漏极522与源极/漏极接触插塞570之间。在一实施例中，硅化金属层550的材质例如是选自于硅化钯、硅化钛、硅化镍、硅化钛钨、硅化钨、硅化钴、硅化钽、硅化钼、硅化铂、硅化锗及其组合中的一个。由于硅化金属层550具有良好的导电性，因此可以使源极/漏极522与源极/漏极接触插塞570之间的良好地电连接，进而提升薄膜晶体管500的操作特性。

另外，在本发明一实施例中，薄膜晶体管500例如还包括缓冲层590，设置在基板510与多晶硅岛状物520之间，且此缓冲层590的材质例如是氮化硅。

综上所述，本发明的具有硅化金属层550的薄膜晶体管500，其适用于作为各种显示器中的开关元件，且硅化金属层550可以提供良好的导电性质，进而提升薄膜晶体管500的操作特性。

图4为本发明较佳实施例中一种像素结构的剖面示意图。此像素结构600适用于显示器中(图中未表示)中，此显示器可以是液晶显示器、有机电致发光显示器或是等离子显示器等。

请参照图4，像素结构600包括基板610、多晶硅岛状物620、图案化栅极介电层630、栅极640、硅化金属层650、层间介电层660、源极/漏极接触插塞670、源极/漏极金属层680、图案化保护层690以及像素电极695，其中，多晶硅岛状物620设置在基板610上，其中多晶硅岛状物620中包括有源极/漏极622以及位于源极/漏极622之间的通道区624。图案化栅极介电层630设置在多晶硅岛状物620通道区624的上方。栅极640设置在图案化栅极介电层630上。硅化金属层650形成在多晶硅岛状物620的源极/漏极622上方。层间介电层660覆盖基板610。源极/漏极接触插塞670位于层间介电层660中，此源极/漏极接触插塞670会与源极/漏极622电连接。源极/漏极金属层680设置在层间介电层660上，其中源极/漏极金属层680会与源极/漏极接触插塞670电连接，并通过硅化金属层650与源极/漏极622电连接。图案化保护层690设置在基板610上，其具有开口692而暴露源极/漏极金属层680。像素电极695设置在图案化保护层690上，此像素电极695会填入开口692而与源极/漏极金属层680电连接。

值得注意的是，在一实施例中，硅化金属层650的材质例如是选自于硅化钯、硅化钛、硅化镍、硅化钛钨、硅化钨、硅化钴、硅化钽、硅化钼、硅化铂、硅化锗及其组合中的一个，其具有良好的导电性，因此可以使源极/漏极622与源极/漏极接触插塞670之间的良好地电连接，进而提升像素结构600的操作特性。

另外，像素结构600例如还包括缓冲层698，设置在基板610与多晶硅岛状物620之间，且缓冲层698的材质例如是氮化硅。

综上所述，本发明的薄膜晶体管的制造方法、薄膜晶体管以及像素结构具有下列优点：

(1)利用硅化金属层作为蚀刻终止层，可以仅使用干式蚀刻的方式，进而制造尺寸较为精细的源极/漏极接触孔开口。

(2)由于源极/漏极受到硅化金属层的保护，所以其不会在蚀刻的过程中受到伤害。因此，薄膜晶体管的元件操作特性不会受到影响。

(3)由于硅化金属层具有良好的导电性质，所以可以降低源极/漏极与源极/漏极金属层之间的接触阻抗，并进而提升薄膜晶体管的元件操作特性。

虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明之精神和范围内，当可作些许之更动与改进，因此本发明之保护范围当视权利要求所界定者为准。

Claims (15)

1.一种薄膜晶体管的制造方法，其特征在于包括：

在基板上形成多晶硅岛状物；

在该多晶硅岛状物上形成图案化栅极介电层与栅极；

在该栅极下方两侧的该多晶硅岛状物中形成源极/漏极，而该源极/漏极之间是通道区；

在该基板上形成金属层，覆盖该栅极、该图案化栅极介电层与该多晶硅岛状物；

使位于该源极/漏极上方的该金属层与该多晶硅岛状物反应而形成硅化金属层；

移除未反应的该金属层；

形成层间介电层，其覆盖该基板；以及

移除该源极/漏极上方的该层间介电层而形成源极/漏极接触孔开口，其中该硅化金属层是作为移除终止层。

2.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于在该基板上形成该多晶硅岛状物的方法包括：

在该基板上形成非晶硅层；

使该非晶硅层转变为多晶硅层；以及

图案化该多晶硅层以形成该多晶硅岛状物。

3.根据权利要求2所述的薄膜晶体管的制造方法，其特征在于使该非晶硅层转变为该多晶硅层的方法包括准分子激光退火法或快速热退火法。

4.根据权利要求2所述的薄膜晶体管的制造方法，其特征在于在该基板上形成该非晶硅层之前，还包括在该基板上形成缓冲层。

5.根据权利要求4所述的薄膜晶体管的制造方法，其特征在于该缓冲层的材质包括氮化硅。

6.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于该金属层的材质是选自于钯、钛、镍、钛化钨、钨、钴、钽、钼、铂、锗及其组合中的一个。

7.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于在该基板上形成该金属层的方法包括溅镀法或是等离子沉积法。

8.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于使位于该源极/漏极上方的该金属层与该多晶硅岛状物反应而形成该硅化金属层的方法包括进行回火工艺。

9.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于移除未反应的该金属层的方法包括进行湿式蚀刻工艺。

10.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于移除该源极/漏极上方的该层间介电层的方法包括进行光刻工艺以及干式蚀刻法，且该硅化金属层是作为该蚀刻终止层。

11.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于在形成该源极/漏极接触孔开口之后，还包括形成源极/漏极金属层，其填入该源极/漏极接触孔开口而与该源极/漏极电连接。

12.一种薄膜晶体管，适用于显示器中，其特征在于该薄膜晶体管包括：

基板；

多晶硅岛状物，设置在该基板上，其中该多晶硅岛状物中包括有源极/漏极以及位于该源极/漏极之间的通道区；

图案化栅极介电层，设置在该多晶硅岛状物的该通道区的上方；

栅极，设置在该图案化栅极介电层上；

硅化金属层，形成在该多晶硅岛状物的该源极/漏极上方；

层间介电层，其覆盖该基板；

源极/漏极接触插塞，位于该层间介电层中，该源极/漏极接触插塞会与该源极/漏极电连接；以及

源极/漏极金属层，设置在该层间介电层上，其中该源极/漏极金属层会与该源极/漏极接触插塞电连接，并通过该硅化金属层与该源极/漏极电连接。

13.根据权利要求12所述的薄膜晶体管，其特征在于该硅化金属层的材质是选自于硅化钯、硅化钛、硅化镍、硅化钛钨、硅化钨、硅化钴、硅化钽、硅化钼、硅化铂、硅化锗及其组合中的一个。

14.根据权利要求12所述的薄膜晶体管，其特征在于还包括缓冲层，设置在该基板与该多晶硅岛状物之间。

15.一种像素结构，适用于显示器中，其特征在于该像素结构包括：

基板；

多晶硅岛状物，设置在该基板上，其中该多晶硅岛状物中包括有源极/漏极以及位于该源极/漏极之间的通道区；

图案化栅极介电层，设置在该多晶硅岛状物的该通道区的上方；

栅极，设置在该图案化栅极介电层上；

硅化金属层，形成在该多晶硅岛状物的该源极/漏极上方；

层间介电层，其覆盖该基板；

源极/漏极接触插塞，位于该层间介电层中，该源极/漏极接触插塞会与该源极/漏极电连接；

源极/漏极金属层，设置在该层间介电层上，其中该源极/漏极金属层会与该源极/漏极接触插塞电连接，并通过该硅化金属层与该源极/漏极电连接；

图案化保护层，设置在该基板上，其具有开口而暴露该源极/漏极金属层；以及

像素电极，设置在该图案化保护层上，该像素电极会填入该开口而与该源极/漏极金属层电连接。

Images