JP2006024887A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006024887A JP2006024887A JP2005071258A JP2005071258A JP2006024887A JP 2006024887 A JP2006024887 A JP 2006024887A JP 2005071258 A JP2005071258 A JP 2005071258A JP 2005071258 A JP2005071258 A JP 2005071258A JP 2006024887 A JP2006024887 A JP 2006024887A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- heat treatment
- silicon layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 238000010438 heat treatment Methods 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 48
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 36
- 239000010703 silicon Substances 0.000 claims abstract description 36
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 23
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 230000003213 activating effect Effects 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 claims description 32
- 238000002425 crystallisation Methods 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 19
- 230000008025 crystallization Effects 0.000 claims description 17
- 239000010409 thin film Substances 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 238000005224 laser annealing Methods 0.000 claims description 7
- 239000004973 liquid crystal related substance Substances 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 24
- 239000011521 glass Substances 0.000 description 7
- 238000004151 rapid thermal annealing Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 238000001994 activation Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 238000004880 explosion Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】本発明は、結晶性がよく、熱処理工程を減らすことによって高温の熱処理温度による基板の曲がりを防止することができる半導体装置の製造方法及びこれを用いて製造される半導体装置を提供する。
【解決手段】基板１０上に非晶質シリコンを含むシリコン層を蒸着し、不純物をドーピングしてソース／ドレイン領域を形成し、Ｈ２Ｏ雰囲気、一定温度下で熱処理して非晶質シリコンを結晶化すると同時に不純物を活性化して半導体層２４を形成することにより、熱処理工程を減らすことによって熱による基板１０の損傷を防止することができる。
【選択図】 図５
【解決手段】基板１０上に非晶質シリコンを含むシリコン層を蒸着し、不純物をドーピングしてソース／ドレイン領域を形成し、Ｈ２Ｏ雰囲気、一定温度下で熱処理して非晶質シリコンを結晶化すると同時に不純物を活性化して半導体層２４を形成することにより、熱処理工程を減らすことによって熱による基板１０の損傷を防止することができる。
【選択図】 図５
Description
本発明は、半導体装置及びその製造方法に係り、さらに詳細には、半導体装置に含まれる結晶性が優秀な多結晶シリコンを結晶化すると同時に結晶化時高温の結晶化温度による基板の曲がりを防止することができる半導体装置の製造方法及びこれを用いて製造される半導体装置に関する。
有機電界発光装置に用いる能動形素子には通常的に画素領域と周辺駆動領域に電流を供給するために使われる薄膜トランジスタ（Thin Film Transistor;TFT）には多結晶シリコンを用いる。
一般的に多結晶シリコンは非晶質シリコンを結晶化させることによって形成する。通常の結晶化方法では、結晶化温度を基準にして、５００℃の前と後とで低温結晶化法と高温結晶化法に分けられる。
低温結晶化法としては、エキシマレーザーを用いるＥＬＡ（Eximer Laser Annealing）法が主に行われている。このエキシマレーザーアニーリング法は、結晶化温度が４５０℃程度であるため、ガラス基板を用いることができるが、製造費用が高くなり、基板の大きさが制限されるのでディスプレイ全体の製造費用がするという短所がある。
高温結晶化法としては、固相熱処理法（Solid Phase Crystallization）、急速熱処理法（Rapid Thermal Annealing Process）などがあって、低費用熱処理方法が広く使われている。
しかし、固相熱処理法は６００℃以上で２０時間以上加熱して結晶化しなければならないので結晶化された多結晶シリコンに結晶欠陥（defect）が多く含まれて充分な電界移動度を得ることができず、加えて熱処理工程中に基板が変形されやすいという問題点がある。そこで、結晶化温度を低く設定した場合には、生産性が落ちるという短所がある。また、高温の結晶化温度を用いるためガラス基板を用いることができない短所がある。
一方、急速熱処理法（ＲＴＡ）は比較的短い時間で工程が行われることができるが、大きな熱的衝撃によって基板が変形されやすく、また結晶化された多結晶シリコンの電気的特性がよくないという短所がある。
したがって、能動形素子の製造費用を節減するためには結晶化工程における費用が低廉な高温熱処理法を用いる必要性があるが、低費用のガラス基板を用いながらも基板の曲がりなどの問題点が発生せず、しかも結晶性も優秀な高温熱処理法を開発する必要性がある。
従来の方法として、基板上に非晶質シリコン膜を蒸着した後、レーザーアニーリング方法によって非晶質シリコン膜を結晶化させ、この結晶化された多結晶シリコン膜に不純物を領域を形成して、不純物領域をＲＴＡ（Rapid Thermal Annealing）法によって活性化させる工程を含む半導体装置の製造方法が知られている（例えば、特許文献１参照。）。
また、他の従来の方法として、基板上に非晶質シリコン膜をエッチングすると同時に熱的アニーリングして約５０％以下で結晶化を進行させて、もう一度ＲＴＡによって結晶化させることによって、全体的に９０％以上の結晶化された多結晶シリコン薄膜を得る方法が知られている（例えば、特許文献２参照。）。
韓国特許公開番号１９９７−８６５８号
韓国特許公開番号１９９５−９９８１号
しかしながら、上記の従来の方法では、先に非晶質シリコンを結晶化した後に、不純物の活性化工程においてもう一度高温状態で活性化工程と共に非晶質シリコンを結晶化する工程を含んでおり、特に活性化工程時ＲＴＡ温度が７００℃〜９５０℃（特に、韓国特許公開番号１９９５−９９８１号公報記載の発明では１０００℃以上）で相当に高いために基板に変形が生じる可能性があるという問題点がある。
本発明は、上述の問題点を解決するために創案されたものであって、本発明の目的は、結晶性が良好で、しかも多結晶シリコンを結晶化すると同時に不純物の活性化工程をも行えるようにすることによって、熱処理工程を減らすことができ、高温の熱処理温度による基板の曲がりを防止することができる半導体装置の製造方法及び半導体装置を提供することにある。
本発明は前記目的を達成するために、本発明の第１の特徴は、半導体装置の製造方法であって、基板上に非晶質シリコンを含むシリコン層を蒸着する工程と、前記シリコン層を不純物でドーピングしてソース／ドレイン領域を定義する工程と、Ｈ２Ｏ雰囲気、一定温度下で熱処理して前記非晶質シリコンを結晶化すると同時に不純物を活性化して半導体層を形成する工程と、前記半導体層に上部に基板全面にかけてゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上部に前記半導体層のチャネル領域に対応するゲート電極を形成する工程とを含むことを要旨とする。
また、本発明の第２の特徴は、基板上にゲート電極を形成する工程と、前記ゲート電極上部に基板全面にかけてゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上部に非晶質シリコンを含むシリコン層を蒸着する工程と、フォトレジストパターンを用いて不純物を前記シリコン層に浸透させてソース／ドレイン、チャネル領域を形成する工程と、フォトレジストパターンを除去した後、Ｈ２Ｏ雰囲気、一定温度下で熱処理して前記非晶質シリコンを結晶化すると同時に不純物を活性化する段階を含むことを特徴とする半導体装置の製造方法を提供する。
また、本発明の第２の特徴は、上記の方法のうちいずれか一つによって製造される半導体装置の多結晶シリコン薄膜の（半値全幅）ＦＷＨＭは７．５ｃｍ−１以下であることを特徴とする半導体装置を提供する。
さらに、本発明の半導体装置は、有機電界発光表示装置または液晶ディスプレイ装置に使われることを特徴とする。
本発明によれば、薄膜トランジスタ製造時非晶質シリコン膜を結晶化すると同時に半導体層にドーピングされた不純物を活性化する工程を同時に進行することによって熱処理工程を減らすことができるため、熱による基板の損傷を防止することができる。
以下、本発明の実施の形態に係る半導体装置の製造方法及び半導体装置の詳細を図面に基づいて説明する。
（第１の実施の形態）
図１〜図５は、本発明の第１の実施の形態係る半導体装置の製造方法を示す工程断面図である。
図１〜図５は、本発明の第１の実施の形態係る半導体装置の製造方法を示す工程断面図である。
図１に示すように、まず、基板１０上に非晶質シリコンまたは非晶質シリコンを多量に含むシリコン層１２を蒸着する。このとき、基板１０としては、絶縁性を有する透明なガラス基板を用いる。
このシリコン層１２の蒸着方法としては、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）またはＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）などの通常の蒸着方法を用いる。
このとき、上記シリコン層１２を蒸着する前に、基板上に基板から発生する汚染物などがシリコン層１２に拡散されることを防止したり、シリコン層１２と基板１０との間の界面特性を改善するために窒化シリコン（ＳｉＮｘ）または二酸化シリコン（ＳｉＯ２）などのバッファ層を形成する工程を付加してもよい。
次に、シリコン層１２のうちソース／ドレイン領域１００ａ、１００ｂを形成する領域を除いて、フォトレジスト（ＰＲ）パターンを形成する。このフォトレジストパターンの形成方法は、フォトレジストを塗布した後、所定の露光マスクを用いて、現像を行うものであり、シリコン層１２のソース／ドレイン領域１００ａ、１００ｂを形成予定する領域が露出するようにフォトレジストパターンを形成すればよい。そして、このフォトレジストパターンをマスクとして、不純物をイオン注入する。その結果、シリコン層１２にソース／ドレイン領域１００ａ、１００ｂが形成される。
次に、フォトレジストパターンを剥離した後、図２に示すように、不純物がドーピングされているシリコン層１２をパターニングする。このとき、シリコン層１２のパターニング工程は後述するように熱処理工程以後に施行することもできる。
続いて、シリコン層１２に対して熱処理を施す。この熱処理工程により、ソース／ドレイン領域１００ａ、１００ｂにドーピングされている不純物が活性化されると同時に非晶質シリコンを含むシリコン層１２が結晶化されて多結晶シリコン膜（半導体層）１２ａとなる。
本発明では熱処理工程としてはＲＴＡのような通常の高温熱処理工程で使われる方法を用いるが、熱処理雰囲気を従来の雰囲気である不活性であるＮ２またはＯ２雰囲気に代えて、本発明ではＨ２Ｏ雰囲気で熱処理を行う。
このようにＨ２Ｏ雰囲気で熱処理をする場合には、従来のように、Ｎ２またはＯ２雰囲気で熱処理する場合より同一温度ならば熱処理時間が短縮されて、同一時間なら熱処理温度が減少される。
特に、従来の場合には透明絶縁基板であるガラス基板のような場合、高温で基板が曲がる問題点が発生するが、本発明のように熱処理温度を減少させることができる場合には基板の曲がりを防止することができる。
本発明における熱処理温度は５５０〜７５０℃であることが望ましく、より一層望ましくは６００〜７１０℃であることが望ましい。５５０℃以下である場合には結晶化が遂行されないで、７５０℃以上である場合には基板が曲がる可能性があるので望ましくない。また、６００℃〜７１０℃間の温度では適切な熱処理時間であって優秀な多結晶シリコンを得ることができるのでより一層望ましい。
そして、Ｈ２Ｏの圧力は１００００Ｐａ〜２ＭＰａであることが望ましい。結晶化速度は、圧力に比例するためにあまり圧力が低い場合には結晶化速度が小さく熱処理時間が長くなってします。これにより、基板に影響を与えるため、あまり高圧である場合には爆発の危険性があるため１００００Ｐａ〜２ＭＰａの圧力で熱処理することが望ましい。
一方、蒸着されるシリコン層１２の厚みが２０００Å以下に蒸着されれば構わない。しかし、シリコン層１２の厚さは、薄いほど結晶化が容易である反面、あまり薄い場合には多結晶シリコンが薄膜トランジスタを形成する場合に素子の特性に影響を与えるため、３００〜１０００Åの厚さで蒸着することが望ましい。
以上のような工程を備えることによって多結晶シリコンを形成することができるが、本発明では形成された多結晶シリコンの欠陥を減少させるために１回さらに熱処理工程を施してもよい。
なお、この熱処理工程は、エキシマレーザーアニーリング（Eximer Laser Annealing）法または炉（furnace）で熱を加えて行うことができる。
続いて、図３に示したように、パターニングされた多結晶シリコン膜（半導体層）１２ａ上部にＳｉＯ２またはＳｉＮｘのような無機絶縁膜でゲート絶縁膜を形成する。
続いて、図４に示したように、チャネル領域１００ｃに該当する領域にゲート電極１６を形成する。
続いて、図５に示したように、ゲート電極１６の上に基板全面に亘って層間絶縁膜１８を形成してソース／ドレイン領域１００ａ、１００ｂが開口されるように層間絶縁膜１８及びゲート絶縁膜１４をエッチングしてコンタクトホールを形成して、前記コンタクトホールに金属を充填させてソース／ドレイン電極１９ａ、１９ｂを形成して薄膜トランジスタを完成する。
（第２の実施の形態）
図６〜図９は、本発明の第２の実施の形態に係る半導体装置の製造方法を示す工程断面図である。
図６〜図９は、本発明の第２の実施の形態に係る半導体装置の製造方法を示す工程断面図である。
図６に示すように、まず、基板２０上に、ゲート電極２６をパターニングして形成する。このとき、基板１０としては一般に使われる絶縁性で透明なガラス基板を用いる。
このとき、基板２０の上面には、この基板２０から発生する汚染物などが拡散されることを防止したり界面特性を改善するためにＳｉＮｘまたはＳｉＯ２などのバッファ層をさらに形成してもよい。
続いて、図７に示したように、ＳｉＯ２またはＳｉＮｘのような無機絶縁膜でゲート絶縁膜２４を、ゲート電極２６を形成した基板２０の全面に亘って形成する。
その後、ゲート絶縁膜２４の上面に非晶質シリコンまたは非晶質シリコンを多量で含むシリコン層２２を蒸着する。このシリコン層２２の蒸着方法としてはＰＥＣＶＤまたはＬＰＣＶＤなどの通常の蒸着方法（化学気相成長法）を用いることができる。
そして、図８に示したように、シリコン層２２のうち後の工程でソース／ドレイン領域２００ａ、２００ｂに該当する領域を除いてフォトレジストパターンを形成して、不純物でイオン注入を行う。この不純物イオン注入工程は、高農度イオンドーピングだけでなく低濃度イオンドーピング工程（ＬＤＤ工程；Lightly Drain Doping工程）も含んでもよい。
続いて、熱処理を施行する。このとき、熱処理工程では、ソース／ドレイン領域２００ａ、２００ｂにドーピングされている不純物が活性化されると同時に非晶質シリコンを含むシリコン層２２が結晶化されて多結晶シリコン膜２２ａになる。
本発明では熱処理工程としてはＲＴＡのような通常の高温熱処理工程で使われる方法を用いる。しかし、本発明では、熱処理雰囲気を従来のような不活性であるＮ２またはＯ２雰囲気に代えて、Ｈ２Ｏ雰囲気で熱処理を行う。
Ｈ２Ｏ雰囲気で熱処理をする場合には、従来のようにＮ２またはＯ２雰囲気で熱処理する場合に比べて、同一温度ならば熱処理時間が短縮されて、同一時間なら熱処理温度が減少される。
特に、従来の場合には透明絶縁基板であるガラスのような場合高温で基板が曲がる問題点が発生するが本発明のように熱処理温度を減少させることができる場合には基板の曲がりを防止することができる。
本発明における熱処理温度は５５０〜７５０℃であることが望ましく、より一層望ましくは６００係る７１０℃であることが望ましい。また、熱処理温度が５５０℃以下である場合には、結晶化が遂行されず、７５０℃以上の場合には基板が曲がる可能性があるので望ましくない。また、６００〜７１０℃間の温度範囲では適切な熱処理時間であって優秀な多結晶シリコンを得ることができるのでより一層望ましい。
そして、Ｈ２Ｏの圧力は１００００Ｐａ〜２ＭＰａであることが望ましく、結晶化速度が圧力に比例するためにあまり圧力が低い場合には結晶化速度が小さくて熱処理時間が長くなる。これにより基板に影響を与えるため望ましくなく、あまり高圧である場合には爆発の危険があるので１００００Ｐａ〜２ＭＰａの圧力で熱処理することが望ましい。
一方、蒸着されるシリコン層２２が２０００Å以下に蒸着されればよい。なお、厚さが薄いほど結晶化が容易であるが、あまり薄い場合には多結晶シリコンが薄膜トランジスタを形成する場合素子の特性に影響を与えるため、３００〜１０００Åの厚さとなるように蒸着することが望ましい。
以上のような工程を備えることによって、多結晶シリコンを形成することができるが、本発明では、形成された多結晶シリコンの欠陥を減少させるために１回さらに熱処理工程を付加してもよい。この熱処理工程は、エキシマレーザーアニーリング法または炉で熱を加えて行うことができる。
続いて、図９に示したように、多結晶シリコン膜２２ａ上に基板全面に亘って金属膜を積層し、その後パターニングしてソース／ドレイン電極２９ａ、２９ｂを形成して半導体装置の製造が完了する。
本発明では、半導体装置としては薄膜トランジスタが望ましく、薄膜トランジスタの構造としてはゲート電極１６が多結晶シリコン膜１２ａの上部に形成されるトップゲート（top gate）型構造の薄膜トランジスタまたはゲート電極２６が多結晶シリコン膜２２ａの下部に形成されるボトムゲート（bottom gate）型構造の薄膜トランジスタのすべてに適用することができる。
また、このような薄膜トランジスタは、有機電界発光装置または液晶表示装置のような平板表示装置に使われることができる。具体的には、この薄膜トランジスタを、有機電界発光装置または液晶表示装置の画素電極のスイッチング素子として、もしくはこれらの駆動回路素子としても用いることができる。
１０ 基板
１２ シリコン層
１２ａ 多結晶シリコン膜（半導体層）
１６ ゲート電極
１８ 層間絶縁膜
１９ａ、１９ｂ ソース／ドレイン電極
２０ 基板
２２ シリコン層
２２ａ 多結晶シリコン膜（半導体層）
２４ ゲート絶縁膜
２６ ゲート電極
２９ａ、１９ｂ ソース／ドレイン電極
１００ａ、１００ｂ ソース／ドレイン領域
２００ａ、２００ｂ ソース／ドレイン領域
１２ シリコン層
１２ａ 多結晶シリコン膜（半導体層）
１６ ゲート電極
１８ 層間絶縁膜
１９ａ、１９ｂ ソース／ドレイン電極
２０ 基板
２２ シリコン層
２２ａ 多結晶シリコン膜（半導体層）
２４ ゲート絶縁膜
２６ ゲート電極
２９ａ、１９ｂ ソース／ドレイン電極
１００ａ、１００ｂ ソース／ドレイン領域
２００ａ、２００ｂ ソース／ドレイン領域
Claims (18)
- 基板上に、非晶質シリコンを含むシリコン層を蒸着して形成する工程と、
前記シリコン層に不純物を選択的にドーピングしてソース／ドレイン領域を形成する工程と、
Ｈ２Ｏ雰囲気、一定温度下で熱処理を施して前記非晶質シリコンを結晶化すると同時に不純物を活性化して半導体層を形成する工程と、
前記半導体層上の全面にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に前記半導体層のチャネル領域に対応する領域にゲート電極を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記熱処理の温度は、５５０〜７５０℃であることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記熱処理の温度は、６００〜７１０℃であることを特徴とする請求項２に記載の半導体装置の製造方法。
- 前記Ｈ２Ｏ雰囲気の圧力は、１００００Ｐａ〜２ＭＰａであることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記シリコン層の厚さは、２０００Å以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記シリコン層の厚さは、３００〜１０００Åであることを特徴とする請求項５に記載の半導体装置の製造方法。
- 前記熱処理をした後、炉またはエキシマレーザーアニーリング（ＥＬＡ）によって前記シリコン層に再度、熱処理を施すことを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記半導体層を結晶化させる工程の前に、前記シリコン層をパターニングすることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記半導体層を結晶化した後に、前記半導体層をパターニングすることを特徴とする請求項１に記載の半導体装置の製造方法。
- 基板上にゲート電極を形成する工程と、
前記ゲート電極が形成された前記基板全面に亘ってゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、非晶質シリコンを含むシリコン層を蒸着して形成する工程と、
フォトレジストパターンを用いて前記シリコン層に不純物を選択的に導入させてソース／ドレイン領域を形成する工程と、
フォトレジストパターンを除去した後、Ｈ２Ｏ雰囲気、一定温度下で熱処理を施して前記非晶質シリコンを結晶化すると同時に不純物を活性化する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記熱処理の温度は、５５０〜７５０℃であることを特徴とする請求項１０に記載の半導体装置の製造方法。
- 前記熱処理の温度は、６００〜７１０℃であることを特徴とする請求項１１に記載の半導体装置の製造方法。
- 前記Ｈ２Ｏ雰囲気の圧力は、１００００Ｐａ〜２ＭＰａであることを特徴とする請求項１０に記載の半導体装置の製造方法。
- 前記シリコン層の厚さは、２０００Å以下であることを特徴とする請求項１０に記載の半導体装置の製造方法。
- 前記シリコン層の厚さは、３００〜１０００Åであることを特徴とする請求項１４に記載の半導体装置の製造方法。
- 前記熱処理をした後、炉またはエキシマレーザーアニーリング（ＥＬＡ）によって前記シリコン層に再度、熱処理を施すことを特徴とする請求項１０に記載の半導体装置の製造方法。
- 請求項１乃至請求項１６のいずれか一項に記載の半導体装置の製造方法で製造された半導体装置であって、導電型がＰ型またはＮ型の薄膜トランジスタであることを特徴とする半導体装置。
- 前記半導体装置は、有機電界発光表示装置または液晶ディスプレイ装置に用いられることを特徴とする請求項１７に記載の半導体装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040052054A KR100666563B1 (ko) | 2004-07-05 | 2004-07-05 | 반도체 장치의 제조 방법 및 이 방법에 의하여 제조되는반도체 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006024887A true JP2006024887A (ja) | 2006-01-26 |
Family
ID=35514520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005071258A Pending JP2006024887A (ja) | 2004-07-05 | 2005-03-14 | 半導体装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7544550B2 (ja) |
| JP (1) | JP2006024887A (ja) |
| KR (1) | KR100666563B1 (ja) |
| CN (1) | CN100565824C (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110037886A1 (en) * | 2009-08-14 | 2011-02-17 | Harpuneet Singh | Wafer level camera module with molded housing and method of manufacturing |
| WO2012004925A1 (ja) * | 2010-07-08 | 2012-01-12 | シャープ株式会社 | 半導体装置及びその製造方法並びに液晶表示装置 |
| CN108074525A (zh) * | 2016-11-11 | 2018-05-25 | 昆山国显光电有限公司 | 像素电路的驱动方法、显示面板及显示装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101240651B1 (ko) * | 2006-04-12 | 2013-03-08 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| KR100810638B1 (ko) * | 2006-12-06 | 2008-03-07 | 삼성에스디아이 주식회사 | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 |
| KR101015847B1 (ko) | 2008-01-18 | 2011-02-23 | 삼성모바일디스플레이주식회사 | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 |
| CN104658898A (zh) * | 2013-11-22 | 2015-05-27 | 上海和辉光电有限公司 | 低温多晶硅薄膜的制作方法 |
| CN105938800A (zh) | 2016-07-01 | 2016-09-14 | 深圳市华星光电技术有限公司 | 薄膜晶体管的制造方法及阵列基板的制造方法 |
| CN106783544A (zh) * | 2016-12-23 | 2017-05-31 | 武汉华星光电技术有限公司 | 多晶硅层的制造方法和薄膜晶体管的制造方法 |
| CN113454755A (zh) * | 2019-02-19 | 2021-09-28 | 应用材料公司 | 多晶硅衬垫 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DK155233C (da) | 1986-10-14 | 1989-07-10 | Kosan Teknova As | Gasflaskeventil |
| US4790278A (en) | 1986-12-10 | 1988-12-13 | Dana Corporation | Centrifugal axle speed governor |
| JPS63304670A (ja) | 1987-06-04 | 1988-12-12 | Hitachi Ltd | 薄膜半導体装置の製造方法 |
| KR950001437B1 (ko) | 1990-12-28 | 1995-02-24 | 삼성전자주식회사 | 음성부호화방법 |
| JP3143967B2 (ja) | 1991-07-09 | 2001-03-07 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
| KR100203982B1 (ko) | 1993-03-12 | 1999-06-15 | 야마자끼 순페이 | 반도체장치 및 그의 제작방법 |
| KR970002424B1 (ko) | 1994-03-29 | 1997-03-05 | 엘지전자 주식회사 | 후보문자분류방법 |
| JP3477836B2 (ja) | 1994-08-05 | 2003-12-10 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
| JP3306258B2 (ja) | 1995-03-27 | 2002-07-24 | 三洋電機株式会社 | 半導体装置の製造方法 |
| US6066516A (en) * | 1995-06-26 | 2000-05-23 | Seiko Epson Corporation | Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and method for fabricating solar cells and active matrix liquid crystal devices |
| JPH11261078A (ja) | 1999-01-08 | 1999-09-24 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2001210726A (ja) * | 2000-01-24 | 2001-08-03 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP3832213B2 (ja) | 2000-09-08 | 2006-10-11 | セイコーエプソン株式会社 | 半導体装置の製造方法および電気光学装置の製造方法 |
| JP2002261290A (ja) | 2001-03-01 | 2002-09-13 | Sony Corp | 半導体薄膜の形成方法及びそれを用いた薄膜トランジスタの製造方法 |
| JP3842083B2 (ja) | 2001-08-03 | 2006-11-08 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ及びその作製方法並びに表示装置 |
| JP4201239B2 (ja) | 2001-11-30 | 2008-12-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2004055771A (ja) | 2002-07-18 | 2004-02-19 | Nec Lcd Technologies Ltd | 半導体薄膜の製造方法及びレーザ照射装置 |
-
2004
- 2004-07-05 KR KR1020040052054A patent/KR100666563B1/ko active IP Right Grant
-
2005
- 2005-03-14 JP JP2005071258A patent/JP2006024887A/ja active Pending
- 2005-03-18 US US11/083,203 patent/US7544550B2/en not_active Expired - Fee Related
- 2005-04-06 CN CNB2005100640634A patent/CN100565824C/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110037886A1 (en) * | 2009-08-14 | 2011-02-17 | Harpuneet Singh | Wafer level camera module with molded housing and method of manufacturing |
| US9419032B2 (en) * | 2009-08-14 | 2016-08-16 | Nanchang O-Film Optoelectronics Technology Ltd | Wafer level camera module with molded housing and method of manufacturing |
| WO2012004925A1 (ja) * | 2010-07-08 | 2012-01-12 | シャープ株式会社 | 半導体装置及びその製造方法並びに液晶表示装置 |
| CN108074525A (zh) * | 2016-11-11 | 2018-05-25 | 昆山国显光电有限公司 | 像素电路的驱动方法、显示面板及显示装置 |
| CN108074525B (zh) * | 2016-11-11 | 2019-09-17 | 昆山国显光电有限公司 | 像素电路的驱动方法、显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7544550B2 (en) | 2009-06-09 |
| KR100666563B1 (ko) | 2007-01-09 |
| CN100565824C (zh) | 2009-12-02 |
| KR20060003242A (ko) | 2006-01-10 |
| CN1722385A (zh) | 2006-01-18 |
| US20060003502A1 (en) | 2006-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3713232B2 (ja) | 結晶質シリコン活性層を含む薄膜トランジスタの製造方法 | |
| JP2006024887A (ja) | 半導体装置及びその製造方法 | |
| JP5059703B2 (ja) | 薄膜トランジスタ、その製造方法、これを含む有機電界発光表示装置、及びその製造方法 | |
| US7390705B2 (en) | Method for crystallizing amorphous semiconductor thin film by epitaxial growth using non-metal seed and method for fabricating poly-crystalline thin film transistor using the same | |
| EP2083440B1 (en) | Method of fabricating a thin film transistor | |
| JP4153500B2 (ja) | 半導体装置の製造方法 | |
| TWI492315B (zh) | 低溫多晶矽薄膜晶體管製造方法 | |
| JP4188330B2 (ja) | 半導体素子の製造方法 | |
| US9773921B2 (en) | Combo amorphous and LTPS transistors | |
| US6586287B2 (en) | Method for fabricating thin film transistor including crystalline silicon active layer | |
| KR100776362B1 (ko) | 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 실리콘 박막 트랜지스터의 제조방법 | |
| TW200423407A (en) | Fabricating method of low temperature poly-silicon film and low temperature poly-silicon thin film transistor | |
| KR101274697B1 (ko) | 실리콘 결정화 방법 및 이를 이용한 박막 트랜지스터제조방법 | |
| JP2004063845A (ja) | 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置 | |
| KR20090072099A (ko) | 금속 유도 측면 결정화를 이용한 다결정 실리콘 박막트랜지스터 및 그의 제조방법 | |
| US20070026588A1 (en) | Method of fabricating a thin film transistor | |
| KR100867921B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR20070000802A (ko) | 금속유도측면결정화를 이용한 ｌｄｄ 구조를 갖는 박막트랜지스터의 제조방법 | |
| TWI651765B (zh) | 結晶金屬氧化物層的製造方法、主動元件基板的製造方法及主動元件基板 | |
| KR100685409B1 (ko) | 박막트랜지스터 및 그 제조 방법 | |
| JP2002026332A (ja) | 薄膜トランジスタの製造方法 | |
| KR20130056500A (ko) | 다결정 실리콘층의 제조방법 및 이를 이용한 박막트랜지스터의 제조방법 | |
| JP2004103841A (ja) | 半導体装置の製造方法、半導体装置、アクティブマトリクス基板、電気光学装置 | |
| JPH10333185A (ja) | 半導体装置およびその製造方法ならびにｔｆｔ型液晶表示装置 | |
| JP2005051011A (ja) | トランジスタを備えた装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071010 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071030 |