CN1722385A - 半导体器件的制造方法及通过该方法制造的半导体器件 - Google Patents
半导体器件的制造方法及通过该方法制造的半导体器件 Download PDFInfo
- Publication number
- CN1722385A CN1722385A CNA2005100640634A CN200510064063A CN1722385A CN 1722385 A CN1722385 A CN 1722385A CN A2005100640634 A CNA2005100640634 A CN A2005100640634A CN 200510064063 A CN200510064063 A CN 200510064063A CN 1722385 A CN1722385 A CN 1722385A
- Authority
- CN
- China
- Prior art keywords
- silicon layer
- semiconductor device
- substrate
- layer
- crystallization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 88
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000000137 annealing Methods 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 36
- 239000010703 silicon Substances 0.000 claims abstract description 36
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 24
- 238000002425 crystallisation Methods 0.000 claims description 44
- 230000008025 crystallization Effects 0.000 claims description 38
- 238000005516 engineering process Methods 0.000 claims description 16
- 239000012212 insulator Substances 0.000 claims description 12
- 239000010409 thin film Substances 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000005224 laser annealing Methods 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 25
- 239000012535 impurity Substances 0.000 abstract description 8
- 238000000151 deposition Methods 0.000 abstract description 5
- 150000002500 ions Chemical class 0.000 abstract 3
- 230000003213 activating effect Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 50
- 229920005591 polysilicon Polymers 0.000 description 24
- 238000004151 rapid thermal annealing Methods 0.000 description 9
- 239000011521 glass Substances 0.000 description 8
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 239000012190 activator Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 206010020852 Hypertonia Diseases 0.000 description 2
- 208000001953 Hypotension Diseases 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000003344 environmental pollutant Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 208000021822 hypotensive Diseases 0.000 description 2
- 230000001077 hypotensive effect Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 231100000719 pollutant Toxicity 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
提供了一种半导体器件及其制造方法。所述方法包括：在衬底上淀积包含非晶硅的硅层；通过用杂质离子掺杂所述硅层来界定源极区和漏极区；通过在预定温度下、H2O气氛中的退火工艺晶化所述非晶硅，同时激活所述杂质离子以形成半导体层；在具有所述半导体层的所述衬底的整个表面上方形成栅极绝缘层；以及在所述栅极绝缘层上对应于所述半导体层的沟道区形成栅电极。在该方法中，通过晶化多晶硅并同时激活杂质离子来简化退火工艺，由此防止衬底由于退火工艺期间的高温而变形。
Description
技术领域
本发明涉及一种半导体器件的制造方法以及通过该方法制造的半导体器件，更具体而言，涉及一种能够以极佳的结晶度晶化多晶硅并防止衬底在结晶时由于高晶化温度而弯曲的半导体器件的制造方法以及通过该方法所制造的半导体器件。
背景技术
多晶硅用于有机发光显示装置的有源器件，通常为薄膜晶体管(TFT)，所述薄膜晶体管用于向像素区域和外围驱动区域提供电流。
通常，通过晶化非晶硅来形成多晶硅。
通常，依据晶化温度，例如参照约500℃，用于晶化的方法可大体分为低温晶化法和高温晶化法。
主要利用使用准分子激光器的准分子激光退火(ELA)法作为低温晶化法。准分子激光退火法可使用玻璃衬底，因为其是在约450℃的晶化温度下进行的。然而，制造成本高并且衬底在最佳尺寸方面受到限制，由此增加了制造显示装置的总成本。
高温晶化法包括固相晶化法、快速热退火法等。低成本的退火法被广泛用作高温晶化法。
然而，由于固相晶化法需要在高于600℃的温度下加热20或更多个小时以用于晶化，在晶化的多晶硅中包含许多晶体缺陷。因此，不能获得足够的电场迁移率，衬底易于在退火工艺、即热处理工艺期间变形，并且降低的晶化温度降低了生产率。因为固相晶化法也在高晶化温度下执行，所以不能使用玻璃衬底。
同时，尽管快速热退火(RTA)法可以在相对短的时间内完成，但衬底容易因严重的热冲击而变形，并且晶化的多晶硅具有较差的电特性。
因此，在晶化时可能需要使用低成本的高温退火法，以降低制造有源器件的成本。而且，需要使用廉价玻璃衬底的高温退火法，通过该方法玻璃衬底不弯曲并且结晶度极佳。
同时，在韩国专利公开No.1997-8658中已公开了一种半导体器件的制造方法，其包括：在衬底上淀积非晶硅层；使用激光退火法晶化非晶硅层；在晶化的多晶硅层上形成杂质区域；以及使用RTA工艺激活杂质区域。
此外，在韩国专利公开No.1995-9981中已公开了一种半导体器件的制造方法，其包括：通过蚀刻形成在衬底上的非晶硅层同时退火非晶硅层，使非晶硅层晶化50％或更少；以及使用RTA工艺再次晶化非晶硅层，由此制造晶化90％或更高的多晶硅薄膜。
然而，上述传统方法包括晶化非晶硅以及再次晶化非晶硅并同时在高温下激活杂质区的复杂工序。此外，在上述传统方法中，用于激活杂质区的RTA工艺通常在700-950℃的非常高的温度下执行(例如，在韩国专利公开No.1995-9981中为1000℃或更高)，使得衬底易于变形。
发明内容
因此，通过提供一种半导体器件的制造方法以及应用通过该方法制造的多晶硅的半导体器件，本发明解决了与传统器件相关的上述问题，在所述方法中，通过以极佳的结晶度晶化多晶硅并同时激活杂质区来简化退火工艺，由此防止衬底由于高的退火温度而弯曲。
在本发明的一个示例性实施例中，半导体器件的制造方法包括：在衬底上淀积包含非晶硅的硅层；通过用杂质离子掺杂所述硅层来界定源极区和漏极区；通过在预定温度下、H2O气氛中的退火工艺晶化所述非晶硅，同时激活所述杂质离子以形成半导体层；在具有所述半导体层的所述衬底的整个表面上方形成栅极绝缘层；以及在所述栅极绝缘层上对应于所述半导体层的沟道区形成栅电极。
在本发明的另一示例性实施例中，半导体器件的制造方法包括：在衬底上形成栅电极；在具有所述栅电极的所述衬底的整个表面上方形成栅极绝缘层；在所述栅极绝缘层上淀积包含非晶硅的硅层；通过使用光致抗蚀剂用杂质离子掺杂所述硅层来界定源极区和漏极区；在去除所述光致抗蚀剂之后，通过在预定温度下、H2O气氛中的退火工艺晶化所述非晶硅，同时激活所述杂质离子以形成半导体层。
在本发明的又一示例性实施例中，通过上述方法制造的半导体器件包括半最大值全宽度为7.5cm-1或更小的多晶硅薄层。
所述半导体器件可以用于有机发光显示器或液晶显示器。
附图说明
现将参照附图并参考其某些示例性实施例来描述本发明的上述和其他特征，附图中：
图1A至1E顺序说明了根据本发明第一实施例的半导体器件的制造方法；以及
图2A至2D顺序说明了根据本发明第二实施例的半导体器件的制造方法。
具体实施方式
以下将参照附图更充分地描述本发明，附图中示出了本发明的优选实施例。然而，本发明可以以不同的形式实现而不应解释为仅限于此处阐述的实施例。相反，提供这些实施例是为了使本公开彻底、全面，并将本发明的范围充分传达给本领域技术人员。在附图中，为了清楚起见，夸大了诸层和诸区域的厚度。在说明书通篇，相同的附图标记表示相同的元件。
图1A至1E顺序说明了根据本发明第一实施例的半导体器件的制造方法。
参照图1A，在衬底10上淀积非晶硅层或包含大量非晶硅的硅层12。这里，衬底10通常由透明玻璃衬底形成。
此外，可以通过通常的淀积方法、如等离子体增强化学气相淀积(PECVD)法、低压化学气相淀积(LPCVD)法等来淀积硅层12。
另外，为了防止在衬底中产生的污染物或类似物扩散到硅层12中，或者为了增强硅层12和衬底10之间的界面特性，在淀积非晶硅层之前，可在衬底10和非晶硅层12之间插入缓冲层，如氮化硅(SiNx)层或氧化硅(SiO2)层。
光致抗蚀剂被涂敷到硅层12除了对应于源极区和漏极区100a和100b的区域的表面上，然后将杂质离子掺杂到硅层12中。
参照图1B，通过光刻和蚀刻工艺去除光致抗蚀剂，然后构图已掺杂的硅层12。可选择地，可以在执行以下描述的退火工艺之后执行构图硅层12的工艺。
然后，执行退火工艺。
在退火工艺期间，掺杂到源极区和漏极区100a和100b中的杂质离子被激活，同时包含非晶硅的硅层12晶化为多晶硅层12a。
在本实施例中，通过通常的高温退火工艺、如快速热退火(RTA)工艺来执行退火工艺，但是与在N2或O2气氛中执行的传统退火工艺相反，在H2O气氛中进行。
与在N2或O2气氛中执行的传统退火工艺相比，在H2O气氛中执行的退火工艺在相同温度的条件下缩短了退火时间，在相同时间的条件下降低了退火温度。
更具体而言，根据本发明的实施例，降低了退火温度，由此解决了比如玻璃的绝缘透明衬底通常由于高温而变形的问题。
根据本发明的实施例，退火温度优选在550至750℃的范围内，更优选地，退火温度在600至710℃的范围内。当退火温度为550℃或更低时，不能实现晶化。并且，当退火温度为750℃或更高时，衬底容易弯曲。另一方面，当退火温度在600至710℃的范围内时，由于适当的退火时间，可以获得极佳的多晶硅。
同时，优选H2O的压力在10000Pa至2MPa的范围内。此处，晶化速率与H2O的压力成比例，在压力过低的情况下，晶化速率变低并且退火时间由此变长，从而不良地影响衬底。在压力过高的情况下，有爆炸的危险。因此，优选H2O的压力在10000Pa至2MPa的范围内。
同时，优选将硅层12淀积到小于2000的厚度。小的厚度有助于晶化。然而，当多晶硅用于形成薄膜晶体管时，过小的厚度会影响器件特性。因此，更优选地，将硅层淀积到300至1000的厚度。
上述工艺足以形成多晶硅。然而，根据本发明的实施例，再次执行退火工艺以减少晶化的多晶硅的缺陷。此处，可通过准分子激光退火(ELA)工艺或炉中的加热来执行附加的退火工艺。
然后，如图1C所示，在图案化的硅层12a上形成如SiO2或SiNx的无机绝缘层，以作为栅极绝缘层。
接着，如图1D所示，在对应于沟道区100c的区域上形成栅极16。
然后，如图1E所示，在具有栅极16的衬底10的整个表面上方形成层间绝缘层18。然后，蚀刻层间绝缘层18和栅极绝缘层，以敞开源极区和漏极区100a和100b，由此形成接触孔。然后，用金属填充接触孔以形成源电极和漏电极19a和19b，由此完成薄膜晶体管。
图2A至2D顺序说明了根据本发明第二实施例的半导体器件的制造方法。
参照图2A，在衬底20上构图栅电极26。此处，衬底20通常由透明玻璃衬底形成。
另外，为了防止在衬底中产生的污染物或类似物扩散到栅电极26中，或者为了提高栅电极26和衬底20之间的界面特性，可在衬底20上形成缓冲层，如SiNx或SiO2。
然后，如图2B所示，在具有栅电极26的衬底20的整个表面上方，形成如SiO2或SiNx的无机绝缘层，以作为栅极绝缘层24。
接下来，在栅极绝缘层24上淀积非晶硅层或包含大量非晶硅的硅层22。
此处，可以通过通常的淀积方法、如PECVD法、LPCVD法等来淀积硅层22。
然后，如图2C所示，光致抗蚀剂被涂敷到硅层22除了对应于源极区和漏极区200a和200b的区域的表面上，然后用杂质离子掺杂硅层22。此处，可通过轻掺杂漏极(LDD)工艺以及重掺杂工艺来掺杂杂质离子。
然后，执行退火工艺。在退火工艺期间，掺杂到源极区和漏极区200a和200b中的杂质离子被激活，同时包含非晶硅的硅层22晶化为多晶硅层22a。
在本实施例中，通过通常的高温退火工艺，如RTA工艺来执行退火工艺，但是与在N2或O2气氛中执行的传统退火工艺相反，在H2O气氛中进行。
与在N2或O2气氛中执行的传统退火工艺相比，在H2O气氛中执行的退火工艺在相同温度的条件下缩短了退火时间，在相同时间的条件下降低了退火温度。
更具体而言，根据本发明的实施例，降低了退火温度，由此解决了比如玻璃的透明衬底通常由于高温而变形的问题。
根据本发明的实施例，退火温度优选在550至750℃的范围内，更优选地，退火温度在600至710℃的范围内。当退火温度为550℃或更低时，不能实现晶化。并且，当退火温度为750℃或更高时，衬底容易变形。另一方面，当退火温度在600至710℃的范围内时，由于适当的退火时间，可以获得极佳的多晶硅。
同时，优选H2O的压力在10000Pa至2MPa的范围内。此处，晶化速率与H2O的压力成比例。在H2O的压力过低的情况下，晶化速率变低并且退火时间由此变长，因而不良地影响衬底。在压力过高的情况下，有爆炸的危险。因此，优选H2O的压力在10000Pa至2MPa的范围内。
同时，优选将硅层22淀积到小于2000的厚度。小的厚度有助于晶化。然而，当多晶硅用于形成薄膜晶体管时，过小的厚度会影响器件特性。因此，更优选地，将硅层淀积到300至1000的厚度。
上述工艺足以形成多晶硅。然而，根据本发明的实施例，再次执行退火工艺以减少晶化的多晶硅的缺陷。此处，可通过ELA工艺或炉中加热来执行退火工艺。
然后，如图2D所示，金属形成在具有多晶硅层22a的衬底20的整个表面上方，然后被构图以形成源电极和漏电极29a和29b，由此制造出半导体器件。
因此，根据本发明实施例的半导体器件可以应用于具有顶部栅极结构以及底部栅极结构的薄膜晶体管。此处，顶部栅极薄膜晶体管包括形成在多晶硅层12a上部的栅电极16。另外，底部栅极薄膜晶体管包括形成在多晶硅层22a下部的栅电极26。
同时，这样的薄膜晶体管可以用于平板显示器，比如有机电致发光显示器或液晶显示器。
如上所述，通过晶化多晶硅并同时激活掺杂到半导体层中的杂质离子来简化退火工艺，由此防止衬底由于退火工艺期间的高温而变形。
尽管已参照其某些示例性实施例描述了本发明，但本领域技术人员应理解的是，在不偏离由所附权利要求及其等同物所限定的本发明的主旨和范围的前提下，可以对本发明进行各种修改和变化。
本申请要求于2004年7月5日提交的韩国专利申请No.2004-52054的优先权，其全部内容在此引入作为参考。
Claims (20)
1.一种半导体器件的制造方法，包括：
在衬底上淀积包括非晶硅的硅层；
通过用杂质离子掺杂所述硅层来界定源极区和漏极区；
通过在预定温度下、H2O气氛中的退火工艺晶化所述非晶硅，同时激活所述杂质离子以形成半导体层；
在具有所述半导体层的所述衬底的整个表面上方形成栅极绝缘层；以及
在所述栅极绝缘层上对应于所述半导体层的沟道区形成栅电极。
2.根据权利要求1所述的方法，其中所述温度在550至750℃的范围内。
3.根据权利要求2所述的方法，其中所述温度在600至710℃的范围内。
4.根据权利要求1所述的方法，其中所述H2O的压力在10000Pa至2MPa的范围内。
5.根据权利要求1所述的方法，其中所述硅层具有2000或更小的厚度。
6.根据权利要求5所述的方法，其中所述硅层具有300至1000的厚度。
7.根据权利要求1所述的方法，还包括在所述退火工艺之后，通过在炉中加热或者准分子激光退火工艺再次退火所述硅层。
8.根据权利要求1所述的方法，还包括在晶化所述半导体层之前，构图所述半导体层。
9.根据权利要求1所述的方法，还包括在晶化所述半导体层之后，构图所述半导体层。
10.一种半导体器件的制造方法，包括：
在衬底上形成栅电极；
在具有所述栅电极的所述衬底的整个表面上方形成栅极绝缘层；
在所述栅极绝缘层上淀积包含非晶硅的硅层；
通过使用光致抗蚀剂用杂质离子掺杂所述硅层来界定源极区和漏极区；以及
在去除所述光致抗蚀剂之后，通过在预定温度下、H2O气氛中的退火工艺晶化所述非晶硅，同时激活所述杂质离子以形成半导体层。
11.根据权利要求10所述的方法，其中所述温度在550至750℃的范围内。
12.根据权利要求11所述的方法，其中所述温度在600至710℃的范围内。
13.根据权利要求10所述的方法，其中所述H2O的压力在10000Pa至2MPa的范围内。
14.根据权利要求10所述的方法，其中所述硅层具有2000或更小的厚度。
15.根据权利要求14所述的方法，其中所述硅层具有300至1000的厚度。
16.根据权利要求10所述的方法，还包括在所述退火工艺之后，通过在炉中加热或者准分子激光退火工艺再次退火所述硅层。
17.一种利用根据权利要求1的方法制造的半导体器件，包括P型或N型薄膜晶体管。
18.一种利用根据权利要求10的方法制造的半导体器件，包括P型或N型薄膜晶体管。
19.根据权利要求17所述的半导体器件，其中所述半导体器件用于有机发光显示器或液晶显示器。
20.根据权利要求18所述的半导体器件，其中所述半导体器件用于有机发光显示器或液晶显示器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040052054A KR100666563B1 (ko) | 2004-07-05 | 2004-07-05 | 반도체 장치의 제조 방법 및 이 방법에 의하여 제조되는반도체 장치 |
| KR52054/04 | 2004-07-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1722385A true CN1722385A (zh) | 2006-01-18 |
| CN100565824C CN100565824C (zh) | 2009-12-02 |
Family
ID=35514520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100640634A Expired - Fee Related CN100565824C (zh) | 2004-07-05 | 2005-04-06 | 半导体器件的制造方法及通过该方法制造的半导体器件 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7544550B2 (zh) |
| JP (1) | JP2006024887A (zh) |
| KR (1) | KR100666563B1 (zh) |
| CN (1) | CN100565824C (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104658898A (zh) * | 2013-11-22 | 2015-05-27 | 上海和辉光电有限公司 | 低温多晶硅薄膜的制作方法 |
| CN105938800A (zh) * | 2016-07-01 | 2016-09-14 | 深圳市华星光电技术有限公司 | 薄膜晶体管的制造方法及阵列基板的制造方法 |
| CN106783544A (zh) * | 2016-12-23 | 2017-05-31 | 武汉华星光电技术有限公司 | 多晶硅层的制造方法和薄膜晶体管的制造方法 |
| CN113454755A (zh) * | 2019-02-19 | 2021-09-28 | 应用材料公司 | 多晶硅衬垫 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101240651B1 (ko) * | 2006-04-12 | 2013-03-08 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| KR100810638B1 (ko) * | 2006-12-06 | 2008-03-07 | 삼성에스디아이 주식회사 | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 |
| KR101015847B1 (ko) | 2008-01-18 | 2011-02-23 | 삼성모바일디스플레이주식회사 | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 |
| US9419032B2 (en) * | 2009-08-14 | 2016-08-16 | Nanchang O-Film Optoelectronics Technology Ltd | Wafer level camera module with molded housing and method of manufacturing |
| US20130077012A1 (en) * | 2010-07-08 | 2013-03-28 | Kenshi Tada | Semiconductor device and method for manufacturing the same, and liquid crystal display device |
| CN108074525B (zh) * | 2016-11-11 | 2019-09-17 | 昆山国显光电有限公司 | 像素电路的驱动方法、显示面板及显示装置 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DK155233C (da) | 1986-10-14 | 1989-07-10 | Kosan Teknova As | Gasflaskeventil |
| US4790278A (en) | 1986-12-10 | 1988-12-13 | Dana Corporation | Centrifugal axle speed governor |
| JPS63304670A (ja) | 1987-06-04 | 1988-12-12 | Hitachi Ltd | 薄膜半導体装置の製造方法 |
| KR950001437B1 (ko) | 1990-12-28 | 1995-02-24 | 삼성전자주식회사 | 음성부호화방법 |
| JP3143967B2 (ja) | 1991-07-09 | 2001-03-07 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
| CN1095204C (zh) | 1993-03-12 | 2002-11-27 | 株式会社半导体能源研究所 | 半导体器件和晶体管 |
| KR970002424B1 (ko) | 1994-03-29 | 1997-03-05 | 엘지전자 주식회사 | 후보문자분류방법 |
| JP3477836B2 (ja) | 1994-08-05 | 2003-12-10 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
| JP3306258B2 (ja) | 1995-03-27 | 2002-07-24 | 三洋電機株式会社 | 半導体装置の製造方法 |
| CN1089486C (zh) * | 1995-06-26 | 2002-08-21 | 精工爱普生株式会社 | 形成晶体性半导体膜的方法 |
| JPH11261078A (ja) | 1999-01-08 | 1999-09-24 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2001210726A (ja) * | 2000-01-24 | 2001-08-03 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP3832213B2 (ja) | 2000-09-08 | 2006-10-11 | セイコーエプソン株式会社 | 半導体装置の製造方法および電気光学装置の製造方法 |
| JP2002261290A (ja) | 2001-03-01 | 2002-09-13 | Sony Corp | 半導体薄膜の形成方法及びそれを用いた薄膜トランジスタの製造方法 |
| JP3842083B2 (ja) | 2001-08-03 | 2006-11-08 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ及びその作製方法並びに表示装置 |
| JP4201239B2 (ja) | 2001-11-30 | 2008-12-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2004055771A (ja) | 2002-07-18 | 2004-02-19 | Nec Lcd Technologies Ltd | 半導体薄膜の製造方法及びレーザ照射装置 |
-
2004
- 2004-07-05 KR KR1020040052054A patent/KR100666563B1/ko active IP Right Grant
-
2005
- 2005-03-14 JP JP2005071258A patent/JP2006024887A/ja active Pending
- 2005-03-18 US US11/083,203 patent/US7544550B2/en not_active Expired - Fee Related
- 2005-04-06 CN CNB2005100640634A patent/CN100565824C/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104658898A (zh) * | 2013-11-22 | 2015-05-27 | 上海和辉光电有限公司 | 低温多晶硅薄膜的制作方法 |
| CN105938800A (zh) * | 2016-07-01 | 2016-09-14 | 深圳市华星光电技术有限公司 | 薄膜晶体管的制造方法及阵列基板的制造方法 |
| CN106783544A (zh) * | 2016-12-23 | 2017-05-31 | 武汉华星光电技术有限公司 | 多晶硅层的制造方法和薄膜晶体管的制造方法 |
| CN113454755A (zh) * | 2019-02-19 | 2021-09-28 | 应用材料公司 | 多晶硅衬垫 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006024887A (ja) | 2006-01-26 |
| KR20060003242A (ko) | 2006-01-10 |
| US7544550B2 (en) | 2009-06-09 |
| KR100666563B1 (ko) | 2007-01-09 |
| CN100565824C (zh) | 2009-12-02 |
| US20060003502A1 (en) | 2006-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1722385A (zh) | 半导体器件的制造方法及通过该方法制造的半导体器件 | |
| CN1716552A (zh) | 半导体器件的制造方法及通过该方法制造的半导体 | |
| CN1719615A (zh) | 薄膜晶体管及其制造方法 | |
| CN1725440A (zh) | 制造半导体器件的方法和由此方法制造的半导体器件 | |
| CN1309091C (zh) | 薄膜晶体管衬底及其制造方法 | |
| CN1825629A (zh) | 顶栅型薄膜晶体管 | |
| CN101034685A (zh) | 制造双层导线结构的薄膜晶体管显示器阵列的方法 | |
| CN1855393A (zh) | 薄膜晶体管及其制造方法 | |
| CN101068030A (zh) | 半导体器件和制造半导体器件的方法 | |
| CN1967877A (zh) | 薄膜晶体管及其制造方法 | |
| CN1738011A (zh) | 薄膜晶体管的制造方法 | |
| CN1719582A (zh) | 制备多晶硅薄膜的方法以及用其制备半导体器件的方法 | |
| CN101064256A (zh) | 低温直接沉积多晶硅薄膜晶体管及其制造方法 | |
| CN1716633A (zh) | 薄膜晶体管及其制造方法 | |
| CN1501437A (zh) | 用于多晶化的掩模和用其制造薄膜晶体管的方法 | |
| CN1707810A (zh) | 薄膜晶体管和其制造方法 | |
| CN1215567C (zh) | 平板显示器及其制造方法 | |
| CN1652349A (zh) | 薄膜晶体管、其制造方法和使用薄膜晶体管的平板显示器 | |
| CN1564313A (zh) | 薄膜晶体管及其制作方法 | |
| CN1713397A (zh) | 薄膜晶体管及其制造方法 | |
| CN1259693C (zh) | 低温多晶硅薄膜的制造方法及低温多晶硅薄膜晶体管 | |
| CN1285107C (zh) | 低温多晶硅薄膜晶体管的制造方法 | |
| CN1731571A (zh) | 薄膜晶体管及其制造方法 | |
| CN1265446C (zh) | 一种薄膜晶体管的制作方法 | |
| CN1317735C (zh) | 可促进电子迁移率提高的缓冲层及含该层的薄膜晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20090109 Address after: Gyeonggi Do, South Korea Applicant after: Samsung Mobile Display Co., Ltd. Address before: Gyeonggi Do, South Korea Applicant before: Samsung SDI Co., Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG MOBILE DISPLAY CO., LTD. Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD. Effective date: 20090109 |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG DISPLAY CO., LTD. Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD. Effective date: 20121017 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20121017 Address after: Gyeonggi Do, South Korea Patentee after: Samsung Display Co., Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Samsung Mobile Display Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091202 Termination date: 20200406 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |