CN106783544A - 多晶硅层的制造方法和薄膜晶体管的制造方法 - Google Patents

多晶硅层的制造方法和薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN106783544A
CN106783544A CN201611207483.8A CN201611207483A CN106783544A CN 106783544 A CN106783544 A CN 106783544A CN 201611207483 A CN201611207483 A CN 201611207483A CN 106783544 A CN106783544 A CN 106783544A
Authority
CN
China
Prior art keywords
contact region
pattern
layer
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611207483.8A
Other languages
English (en)
Inventor
邢升阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201611207483.8A priority Critical patent/CN106783544A/zh
Publication of CN106783544A publication Critical patent/CN106783544A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种多晶硅层的制造方法和薄膜晶体管的制造方法。该制造方法包括：对含有SiH4和BH3的气体进行等离子处理，以形成掺杂有B3+的非晶硅层。本发明无需依赖于IMP即可完成离子的掺杂处理，简化工艺流程的同时，改善离子植入的均匀性。

Description

多晶硅层的制造方法和薄膜晶体管的制造方法
技术领域
本发明涉及显示制造技术领域，具体而言涉及一种多晶硅层的制造方法和薄膜晶体管的制造方法。
背景技术
在当前的TFT(Thin Film Transistor,薄膜晶体管)制造工艺中，IMP(IndustrialManagement Program,工业管理程序机台或离子植入机)对沉积的非晶硅(amorphoussilicon,简称a-Si)整面的进行掺杂处理，而后对掺杂有离子的非晶硅进行热退火(RapidThermal Anneal,RTA)处理，从而得到TFT的多晶硅半导体层。这种依赖于IMP的掺杂处理方法不仅会增加工艺流程，而且离子植入的均匀性也不佳。
发明内容
有鉴于此，本发明提供一种多晶硅层的制造方法和薄膜晶体管的制造方法，无需依赖于IMP即可完成离子的掺杂处理，简化工艺流程的同时，改善离子植入的均匀性。
本发明一实施例的多晶硅层的制造方法，包括：对含有SiH4和BH3的气体进行等离子处理，以形成掺杂有B3+的非晶硅层；对非晶硅层进行热退火处理，使得掺杂有B3+的非晶硅层形成多晶硅半导体层。
其中，在充满惰性气体的氛围中对含有SiH4和BH3的气体进行等离子处理。
其中，采用化学气相沉积法形成非晶硅层。
本发明一实施例的薄膜晶体管的制造方法，包括：提供一基板；对含有SiH4和BH3的气体进行等离子处理，以在基板上形成掺杂有B3+的非晶硅层；对非晶硅层进行热退火处理，使得掺杂有B3+的非晶硅层形成包括源极接触区和漏极接触区的多晶硅半导体层；在对应于源极接触区和漏极接触区的上方分别形成源极图案和漏极图案，使得源极图案和漏极图案可分别与源极接触区和漏极接触区电连接。
其中，在充满惰性气体的氛围中对含有SiH4和BH3的气体进行等离子处理。
其中，采用化学气相沉积法在基板上形成非晶硅层。
其中，所述制造方法还包括：在多晶硅半导体层上形成栅极绝缘层；在栅极绝缘层上形成栅极图案，且栅极图案位于源极接触区和漏极接触区之间的上方。
其中，形成源极图案和漏极图案的步骤包括：在栅极图案上形成层间介电层；在对应于源极接触区和漏极接触区的上方形成贯穿层间介电层和栅极绝缘层的接触孔；在层间介电层的对应于源极接触区和漏极接触区的上方分别形成源极图案和漏极图案，使得源极图案和漏极图案可通过接触孔分别与源极接触区和漏极接触区电连接。
其中，在基板上形成非晶硅层的步骤包括：在基板上依次形成栅极图案和栅极绝缘层；在栅极绝缘层上形成非晶硅层。
其中，形成源极图案和漏极图案的步骤包括：在多晶硅半导体层上形成层间介电层；在对应于源极接触区和漏极接触区的上方形成贯穿层间介电层的接触孔；在层间介电层的对应于源极接触区和漏极接触区的上方分别形成源极图案和漏极图案，使得源极图案和漏极图案可通过接触孔分别与源极接触区和漏极接触区电连接。
有益效果：本发明实施例在通入含有SiH4的气体以形成非晶硅层的同时通入含有BH3的气体并进行等离子处理，即可完成离子的掺杂处理，省去了通过IMP进行掺杂处理这一道工艺，使得工艺流程简化，并且，气体的扩散比较均匀，能够改善离子植入的均匀性。
附图说明
图1是本发明一实施例的多晶硅层的制造方法的流程示意图；
图2是本发明一实施例的制造薄膜晶体管的场景示意图；
图3是本发明一实施例的薄膜晶体管的制造方法的流程示意图；
图4是本发明另一实施例的薄膜晶体管的制造方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明所提供的各个示例性的实施例的技术方案进行清楚、完整地描述。在不冲突的情况下，下述各个实施例以及实施例中的特征可以相互组合。并且，本发明全文所采用的方向性术语，例如“上”、“下”等措辞，均是为了更好的描述各个实施例，并非用于限制本发明的保护范围。
请参阅图1，为本发明一实施例的多晶硅(poly-Si，P-Si)层的制造方法。所述多晶硅层的制造方法可以包括步骤S11和S12。
S11：对含有SiH4和BH3的气体进行等离子处理，以形成掺杂有B3+的非晶硅层。
S12：对非晶硅层进行热退火处理，使得掺杂有B3+的非晶硅层形成多晶硅半导体层。
在充满惰性气体的密闭环境中，例如在充满氩(Ar)气的氛围中，通入含有SiH4和BH3的气体，并加热。随着温度不断升高，气体中构成SiH4和BH3的分子会发生离解现象，变为独立的Si原子和B原子。继续升高温度，各个原子中的电子就会从原子中剥离出来，成为带正电荷的原子核和带负电荷的电子，即Si原子和B原子会发生电离现象。当电离过程频繁发生，电子和离子的浓度达到一定程度时，SiH4和BH3变为等离子态。此时，气体就变成了由带正电的原子核和带负电的电子组成的一团均匀的“浆糊”，即离子浆或等离子体。
进一步，通过CVD(Chemical vapor deposition,化学气相沉积)方法即可使得等离子体沉积，并形成非晶硅层。最后，热退火处理使得非晶硅层结晶形成的多晶硅半导体层。
相比较于现有技术，本发明实施例在通入含有SiH4的气体以形成非晶硅层的同时通入含有BH3的气体并进行等离子处理，即可完成离子的掺杂处理，省去了通过IMP进行掺杂处理这一道工艺，使得工艺流程简化，并且，气体的扩散比较均匀，能够改善离子植入的均匀性。
请参阅图2和图3，为本发明一实施例的薄膜晶体管的制造方法。所述薄膜晶体管的制造方法可以包括步骤S31～S38。
S31：提供一基板。
所述基板包括但不限于玻璃基材、透明塑料基材和可挠式基材。当然，该基板也可以设置有钝化保护层，如图2所示，基板21包括衬底基材211和形成于衬底基材211上的缓冲层212。衬底基材211可以为玻璃基材、透明塑料基材或可挠式基材。缓冲层212作为钝化保护层，其材料包括但不限于硅氮化合物，例如Si3N4(四氮化三硅)。
S32：对含有SiH4和BH3的气体进行等离子处理，以在基板上形成掺杂有B3+的非晶硅层。
S33：对非晶硅层进行热退火处理，使得掺杂有B3+的非晶硅层形成包括源极接触区和漏极接触区的多晶硅半导体层。
S34：在多晶硅半导体层上形成栅极绝缘层。
本发明实施例优选采用涂覆、蒸镀或溅射方式在多晶硅半导体层22上形成栅极绝缘层(Gate Insulation Layer，GI)23。进一步优选地，所述栅极绝缘层23可以包括依次形成于多晶硅半导体层22上的硅氧化合物层和硅氮化合物，例如SiO2(二氧化硅)和Si3N4，从而能够进一步提高栅极绝缘层23的耐磨损能力和绝缘性能。
S35：在栅极绝缘层上形成栅极图案，且栅极图案位于源极接触区和漏极接触区之间的上方。
本发明实施例可以采用曝光、显影、刻蚀的图案化处理方法形成具有预定图案的栅极图案24。
S36：在栅极图案上形成层间介电层。
层间介电层(Interlayer Dielectric Layer,简称IDL，又称介电层)25覆盖栅极图案24以及栅极绝缘层23。
S37：在对应于源极接触区和漏极接触区的上方形成贯穿层间介电层和栅极绝缘层的接触孔。
请继续参阅图2，本实施例可以通过刻蚀方式形成两个接触孔26。所述两个接触孔26暴露源极接触区和漏极接触区的上表面，使得后续形成的源极图案和漏极图案可分别通过两个接触孔26与源极接触区和漏极接触区电连接。
S38：在层间介电层的对应于源极接触区和漏极接触区的上方分别形成源极图案和漏极图案，使得源极图案和漏极图案可通过接触孔分别与源极接触区和漏极接触区电连接。
源极图案27和漏极图案28的材质与栅极图案24的材质可以相同也可以不相同，例如为钼(Molybdenum，化学式为Mo)。
请继续参阅图2，鉴于栅极图案24形成于多晶硅半导体层22的上方，因此该实施例的TFT可视为顶栅型结构。基于前述发明目的，本发明实施例还适用于底栅型结构的TFT。如图4所示，所述薄膜晶体管的制造方法可以包括以下步骤S41～S47。
S41：提供一基板。
S42：在基板上依次形成栅极图案和栅极绝缘层。
S43：对含有SiH4和BH3的气体进行等离子处理，以在基板上形成掺杂有B3+的非晶硅层。
S44：对非晶硅层进行热退火处理，使得掺杂有B3+的非晶硅层形成包括源极接触区和漏极接触区的多晶硅半导体层。
S45：在多晶硅半导体层上形成层间介电层。
S46：在对应于源极接触区和漏极接触区的上方形成贯穿层间介电层的接触孔。
S47：在层间介电层的对应于源极接触区和漏极接触区的上方分别形成源极图案和漏极图案，使得源极图案和漏极图案可通过接触孔分别与源极接触区和漏极接触区电连接。
在图2和图3所述实施例的描述基础上但与其不同的是，本实施例将栅极图案和栅极绝缘层设置于非晶硅层的下方，并且接触孔仅贯穿层间介电层，而未贯穿栅极绝缘层。由于本实施例的多晶硅半导体层也采用图1所述实施例的方法，因此本实施例的TFT也具有前述有益效果。
综上所述，本发明的目的是在通入含有SiH4的气体以形成非晶硅层的同时通入含有BH3的气体并进行等离子处理，即可完成离子的掺杂处理，省去了通过IMP进行掺杂处理这一道工艺，使得工艺流程简化，并且，气体的扩散比较均匀，能够改善离子植入的均匀性。
基于该目的，本发明上述实施例可适用于任何具有多晶硅半导体层的薄膜晶体管，例如采用LTPS(Low Temperature Poly-silicon,低温多晶硅)技术的液晶显示面板的薄膜晶体管，又例如基于OLED(Organic Light-Emitting Diode,有机发光二极管)技术的显示装置。
另外，以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种多晶硅层的制造方法，其特征在于，所述制造方法包括：
对含有四氢化硅SiH4和三氢化硼BH3的气体进行等离子处理，以形成掺杂有硼离子B3+的非晶硅层；
对所述非晶硅层进行热退火处理，使得掺杂有B3+的所述非晶硅层形成多晶硅半导体层。
2.根据权利要求1所述的制造方法，其特征在于，在充满惰性气体的氛围中对含有SiH4和BH3的气体进行等离子处理。
3.根据权利要求2所述的制造方法，其特征在于，采用化学气相沉积法形成所述非晶硅层。
4.一种薄膜晶体管的制造方法，其特征在于，所述制造方法包括：
提供一基板；
对含有四氢化硅SiH4和三氢化硼BH3的气体进行等离子处理，以在所述基板上形成掺杂有硼离子B3+的非晶硅层；
对所述非晶硅层进行热退火处理，使得掺杂有B3+的所述非晶硅层形成包括源极接触区和漏极接触区的多晶硅半导体层；
在对应于所述源极接触区和所述漏极接触区的上方分别形成源极图案和漏极图案，使得所述源极图案和所述漏极图案可分别与所述源极接触区和所述漏极接触区电连接。
5.根据权利要求4所述的制造方法，其特征在于，在充满惰性气体的氛围中对含有SiH4和BH3的气体进行等离子处理。
6.根据权利要求4所述的制造方法，其特征在于，采用化学气相沉积法在所述基板上形成所述非晶硅层。
7.根据权利要求4所述的制造方法，其特征在于，所述制造方法还包括：
在所述多晶硅半导体层上形成栅极绝缘层；
在所述栅极绝缘层上形成栅极图案，且所述栅极图案位于所述源极接触区和所述漏极接触区之间的上方。
8.根据权利要求7所述的制造方法，其特征在于，形成所述源极图案和所述漏极图案的步骤包括：
在所述栅极图案上形成层间介电层；
在对应于所述源极接触区和所述漏极接触区的上方形成贯穿所述层间介电层和所述栅极绝缘层的接触孔；
在所述层间介电层的对应于所述源极接触区和所述漏极接触区的上方分别形成源极图案和漏极图案，使得所述源极图案和所述漏极图案可通过所述接触孔分别与所述源极接触区和所述漏极接触区电连接。
9.根据权利要求4所述的制造方法，其特征在于，在所述基板上形成所述非晶硅层的步骤包括：
在所述基板上依次形成栅极图案和栅极绝缘层；
在所述栅极绝缘层上形成所述非晶硅层。
10.根据权利要求9所述的制造方法，其特征在于，形成所述源极图案和所述漏极图案的步骤包括：
在所述多晶硅半导体层上形成层间介电层；
在对应于所述源极接触区和所述漏极接触区的上方形成贯穿所述层间介电层的接触孔；
在所述层间介电层的对应于所述源极接触区和所述漏极接触区的上方分别形成源极图案和漏极图案，使得所述源极图案和所述漏极图案可通过所述接触孔分别与所述源极接触区和所述漏极接触区电连接。
CN201611207483.8A 2016-12-23 2016-12-23 多晶硅层的制造方法和薄膜晶体管的制造方法 Pending CN106783544A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611207483.8A CN106783544A (zh) 2016-12-23 2016-12-23 多晶硅层的制造方法和薄膜晶体管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611207483.8A CN106783544A (zh) 2016-12-23 2016-12-23 多晶硅层的制造方法和薄膜晶体管的制造方法

Publications (1)

Publication Number Publication Date
CN106783544A true CN106783544A (zh) 2017-05-31

Family

ID=58919842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611207483.8A Pending CN106783544A (zh) 2016-12-23 2016-12-23 多晶硅层的制造方法和薄膜晶体管的制造方法

Country Status (1)

Country Link
CN (1) CN106783544A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1284749A (zh) * 1999-07-14 2001-02-21 佳能株式会社 微晶光电元件、其制造方法、及使用其的建筑材料和发电装置
CN1567549A (zh) * 2003-06-12 2005-01-19 统宝光电股份有限公司 低温多晶硅薄膜晶体管的制造方法
CN1722385A (zh) * 2004-07-05 2006-01-18 三星Sdi株式会社 半导体器件的制造方法及通过该方法制造的半导体器件
CN101271947A (zh) * 2008-05-06 2008-09-24 南京大学 可控非对称掺杂势垒纳米硅基发光器件及其制备方法
CN101414650A (zh) * 2008-11-28 2009-04-22 江苏工业学院 一种纳米晶/非晶硅两相薄膜太阳电池的制备方法
CN101570312A (zh) * 2009-06-11 2009-11-04 南京大学 一种实现纳米硅量子点可控掺杂的方法
CN104362253A (zh) * 2014-10-23 2015-02-18 河北工业大学 全固态钙钛矿微晶硅复合太阳电池及其制备方法
CN104900491A (zh) * 2015-05-05 2015-09-09 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置
CN105938800A (zh) * 2016-07-01 2016-09-14 深圳市华星光电技术有限公司 薄膜晶体管的制造方法及阵列基板的制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1284749A (zh) * 1999-07-14 2001-02-21 佳能株式会社 微晶光电元件、其制造方法、及使用其的建筑材料和发电装置
CN1567549A (zh) * 2003-06-12 2005-01-19 统宝光电股份有限公司 低温多晶硅薄膜晶体管的制造方法
CN1722385A (zh) * 2004-07-05 2006-01-18 三星Sdi株式会社 半导体器件的制造方法及通过该方法制造的半导体器件
CN101271947A (zh) * 2008-05-06 2008-09-24 南京大学 可控非对称掺杂势垒纳米硅基发光器件及其制备方法
CN101414650A (zh) * 2008-11-28 2009-04-22 江苏工业学院 一种纳米晶/非晶硅两相薄膜太阳电池的制备方法
CN101570312A (zh) * 2009-06-11 2009-11-04 南京大学 一种实现纳米硅量子点可控掺杂的方法
CN104362253A (zh) * 2014-10-23 2015-02-18 河北工业大学 全固态钙钛矿微晶硅复合太阳电池及其制备方法
CN104900491A (zh) * 2015-05-05 2015-09-09 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置
CN105938800A (zh) * 2016-07-01 2016-09-14 深圳市华星光电技术有限公司 薄膜晶体管的制造方法及阵列基板的制造方法

Similar Documents

Publication Publication Date Title
CN104134674B (zh) 一种多晶硅薄膜晶体管阵列基板及其制备方法、显示装置
US10290663B2 (en) Manufacturing method of thin film transistor and manufacturing method of array substrate
CN106206622A (zh) 一种阵列基板及其制备方法、显示装置
CN1230881C (zh) 制造具有低温多晶硅的顶栅型薄膜晶体管的方法
US10644159B2 (en) Array substrate, method for manufacturing array substrate, and display device
CN104576399B (zh) 一种薄膜晶体管及其制造方法
CN103050410A (zh) 低温多晶硅薄膜晶体管的制造方法、低温多晶硅薄膜晶体管
CN109920856B (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
US10121883B2 (en) Manufacturing method of top gate thin-film transistor
CN107316874B (zh) 阵列基板及其制作方法、显示装置
CN103022143A (zh) 薄膜晶体管、用于制造该薄膜晶体管的方法、以及显示设备
CN109786440A (zh) 阵列基板的制造方法、装置及阵列基板
CN110993610A (zh) 阵列基板及其制备方法、显示面板
US8748222B2 (en) Method for forming oxide thin film transistor
CN105185788A (zh) 阵列基板及其制造方法
CN109119427B (zh) 背沟道蚀刻型tft基板的制作方法及背沟道蚀刻型tft基板
CN104658898A (zh) 低温多晶硅薄膜的制作方法
CN106298880B (zh) 氧化物薄膜及制备方法、晶体管及制备方法、显示背板
CN104617151B (zh) 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置
CN105261636B (zh) 一种薄膜晶体管、其制备方法、阵列基板及显示装置
CN109148598B (zh) 薄膜晶体管及其制备方法
CN107910378B (zh) Ltps薄膜晶体管、阵列基板及其制作方法、显示装置
CN106783544A (zh) 多晶硅层的制造方法和薄膜晶体管的制造方法
CN109103105A (zh) 薄膜晶体管及其制备方法、显示装置
CN106847828A (zh) 低温多晶硅阵列基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170531