CN1567549A - 低温多晶硅薄膜晶体管的制造方法 - Google Patents

Abstract

本发明涉及一种制造低温多晶硅薄膜晶体管(LTPS TFT)的方法，该方法是先形成一包含有一通道区域的多晶硅层，接着进行一第一以及第二等离子增强化学气相沉积工序，以便在上述通道区域之上依序形成一由一以四乙基原硅酸酯为主的氧化硅层以及一氮化硅层所构成的复合栅极绝缘层，最后再形成该低温多晶硅薄膜晶体管的栅极电极以及源极/漏极。

Description

低温多晶硅薄膜晶体管的制造方法

技术领域

本发明涉及一种低温多晶硅薄膜晶体管(low temperature polysilicon thinfilm transistor，LTPS TFT)的制造方法，尤其涉及一种具有优良电气特性(electrical characteristics)以及可靠度(reliability)的低温多晶硅薄膜晶体管的制造方法。

背景技术

在现今的平面显示器技术中，液晶显示器(liquid crystal display，LCD)可以说是其中最为成熟的一项技术，例如，日常生活中常见的手机、数码相机、摄影机、笔记本电脑以至于监视器均是利用此项技术所制造的商品。然而随着人们对于显示器视觉感受要求的提高，加上新技术应用领域不断扩展，更高像质、高清晰度、高亮度且具低价位的平面显示器已成为未来显示技术发展的趋势，也是新的显示技术发展的原动力。而平面显示器中的低温多晶硅薄膜晶体管(low temperature polysilicon thin film transistor，LTPS TFT)除了具有符合有源驱动(actively drive)潮流的特性外，其技术也正是一个可以达到上述目标的重要技术突破。

请参考图1至图4，图1至图4为现有的制造低温多晶硅薄膜晶体管(lowtemperature polysilicon thin film transistor，LTPS TFT)26的方法示意图。现有的低温多晶硅薄膜晶体管26制造在一绝缘基板(insulating substrate)10之上，绝缘基板10必需由透光(transparent)材料构成，通常为一玻璃基板或一石英(quartz)基板。

如图1所示，首先在绝缘基板10的表面上形成一非晶硅薄膜(amorphoussilicon thin film，α-Si thin film，未示出)，接着进行一准分子激光退火(excimer laser annealing，ELA)工序，使非晶硅薄膜(未示出)再结晶(recrystallize)成为一多晶硅层12，而多晶硅层12的表面包含有一源极区域(source region)13、一漏极区域(drain region)14以及一通道区域(channelregion)15。

由于非晶硅薄膜(未示出)的品质好坏对后续所形成的多晶硅层12特性影响很大，因此需要严格控制非晶硅薄膜沉积工序中的各参数(parameter)，以便能形成低氢含量(hydrogen content)、高膜厚均匀性(thickness uniformity)以及低表面粗糙度(surface roughness)的非晶硅薄膜。此外，在准分子激光退火的过程中，非晶硅薄膜通过对激光远紫外光的吸收而达到快速熔融与再结晶，形成多晶硅层12，这种采用短时间脉冲激光所造成的快速吸收只对非晶硅薄膜表面造成影响，并不影响绝缘基板10，故绝缘基板10能一直保持在低温状态。

如图2所示，然后利用一等离子增强化学气相沉积(plasma enhancedchemical vapor deposition，PECVD)工序，于多晶硅层12表面形成一厚度约为500～1200埃(angstrom，)的氧化硅层(SiO_x layer，x～2)16。由于形成氧化硅层16时是利用等离子(plasma)来使参与反应的硅烷(silane，SiH₄)以及笑气(N₂O)分子加以解离成原子、离子或离子团(radical)以进行沉积反应，故氧化硅层16亦被称为以硅烷为基础的氧化硅(SiH₄-based SiO_x)。随后再进行一第一溅射工序，以便在氧化硅层16的表面形成一金属层18，该金属层18可以是一钨(W)层、一铬(Cr)层或其他金属导电层。

接着如图3所示，在绝缘基板10的表面涂布一层光阻层(未示出)，并利用一光刻(photolithography)工序在光阻层(未示出)中限定出一栅极图案(pattern)22，该栅极图案22位于通道区域15的上方。然后对金属层18进行一乾蚀刻(dry etch)工序，以便在氧化硅层16之上形成栅极24，而氧化硅层16用来作为低温多晶硅薄膜晶体管的栅极绝缘层。

在去除栅极图案22之后，如图4所示，随后进行一离子注入(ionimplantation)工序，利用栅极24作为掩模，于多晶硅层12之内的源极区域13以及漏极区域14中分别形成低温多晶硅薄膜晶体管26的源极(source)28以及漏极(drain)32。由于在薄膜晶体管(TFT)的应用中，源极/漏极的串联电阻(series resistance)必须很低，因此，离子注入工序之后再进行一道活化(activation)工序，使源极28以及漏极32内的掺杂剂(dopants)被高度活化，活化的过程除了将离子移至正确的晶格位置外，亦有修复离子注入时所造成的晶格缺陷(lattice defect)的作用，以完成低温多晶硅薄膜晶体管26的制造。

完成低温多晶硅薄膜晶体管26的制造之后，再沉积一介电层34。介电层34可为一单层介电层，或一复合介电层。最后利用一黄光暨蚀刻工序(photo-etching-process，PEP)在源极区域13以及漏极区域14的上方的介电层34以及氧化硅层16之内分别形成一直达源极28以及漏极32的接触孔(contact hole)36，以便随后将接触孔36内填满导电材料，从而依照电路设计将源极28以及漏极32分别电连接至电容的极板以及图像信号线。

然而，现有的制造低温多晶硅薄膜晶体管26的方法，存在一个相当严重的问题。即，以PECVD法所沉积的以硅烷为基础的氧化硅薄膜(SiH₄-basedSiO_x)，其组成含有显著含量的氢，依操作条件的不同，氢含量约在2～9原子百分比(atomic％)之间。这些氢含量，主要是因为等离子内部分解温度较低的先驱物(precursor)所产生的氢原子，在进行沉积时，与未达饱和键结的硅原子形成Si-H键的结果。因为氢原子非常小，扩散速度快，容易扩散至硅与氧化硅的界面(Si-SiO₂ interface)，而由于Si-SiO₂界面的不连续性，H原子非常容易被俘获(trap)在Si-SiO₂界面而成为界面俘获电荷(interface-trapped charge，Qit)。原则上，界面俘获电荷可以通过适当的退火(annealing)来降低其电荷的浓度，但却不可能被完全消除。

请参考图5，图5为现有的另一种低温多晶硅薄膜晶体管56的示意图。图5中的低温多晶硅薄膜晶体管56的结构与图4中的低温多晶硅薄膜晶体管26相类似，主要不同之处在于其结构中用来作为栅极绝缘层的氧化硅层46由以四乙基原硅酸酯为主的氧化硅层(tetra-ethyl-ortho-silicate based siliconoxide layer，TEOS-based SiO_x layer)代替。以四乙基原硅酸酯为主的氧化硅层是一利用通入四乙基原硅酸酯以及氧气的等离子增强化学气相沉积(PECVD)工序所制造出的氧化硅薄膜，利用此种方式所制造出来的氧化硅薄膜，不仅比PECVD法所沉积的以硅烷为基础的氧化硅薄膜具有更好的界面特性(interface property)，且其阶梯覆盖能力(step coverage ability)亦较优良。

如上所述，由于低温多晶硅薄膜晶体管56的氧化硅层46由以四乙基原硅酸酯为主的氧化硅层构成，具有较佳的界面特性，故能大幅度地抑制界面俘获电荷的产生，使得低温多晶硅薄膜晶体管56的平带电压(flat bandvoltage，V_FB)较低，而对于任何一个低温多晶硅薄膜晶体管而言，其阈电压(threshold voltage，V_t)又与平带电压之间有相当大的关连性，因此，由以四乙基原硅酸酯为主的氧化硅层构成的氧化硅层46能有效地提高低温多晶硅薄膜晶体管56的阈电压的稳定度(stability)，对元件有利。然而，氧化硅层46的绝缘强度(breakdown field strength)并不高，就元件而言，却又不十分理想。

请参考图6，图6为现有的又一种低温多晶硅薄膜晶体管86的示意图。图6中的低温多晶硅薄膜晶体管86的结构与图4中的低温多晶硅薄膜晶体管26相似，主要不同处在于其结构中的栅极绝缘层76是一由以硅烷为基础的氧化硅层77与氮化硅层79构成的复合层(composite layer)。此复合层的制造过程是：利用等离子增强化学气相沉积工序形成以硅烷为基础的氧化硅层77之后，接着再利用另一等离子增强化学气相沉积工序，借助于通入硅烷、氨气(NH₃)以及氮气(N₂)，在氧化硅层77表面形成一以硅烷为基础的氮化硅层(SiH4-based SiN_x)79。与氧化硅薄膜相比，氮化硅层79具有良好的防湿(moisture)能力，良好的金属离子(metal ions)防堵能力以及较高的绝缘强度(breakdown field strength)，因此，可使得低温多晶硅薄膜晶体管86具有较佳的电气特性以及可靠度。

然而，在以上所述的各种现有技术中，没有一种技术方案可以制造出既具有良好界面特性以及高阈电压稳定度、又对水气以及金属离子具有较佳的阻挡与防堵能力、同时更具有高击穿电压(breakdown voltage)的低温多晶硅薄膜晶体管。因此，开发出一种新的兼有上述各项优点的低温多晶硅薄膜晶体管制造方法，已成为十分重要的课题。

发明内容

本发明要解决的技术问题是：提供一种制造低温多晶硅薄膜晶体管(LTPS TFT)的方法，尤其是提供一种可以提高电气特性(electricalcharacteristics)以及可靠度(reliability)的低温多晶硅薄膜晶体管的制造方法。

在本发明的优选实施方式中，先提供一绝缘基板，再在该绝缘基板上直接形成一表面包含有一源极区域、一漏极区域以及一通道区域的多晶硅层，接着进行一第一等离子增强化学气相沉积工序以及一第二等离子增强化学气相沉积工序，以便在上述通道区域之上形成一由一以四乙基原硅酸酯为主的氧化硅层以及一氮化硅层所构成的复合栅极绝缘层，然后在该复合栅极绝缘层之上形成一栅极电极，最后再利用栅极电极作为掩蔽进行一离子注入工序，以便在上述源极区域以及漏极区域内的多晶硅层之内分别形成一源极电极以及一漏极电极，完成一低温多晶硅薄膜晶体管的制造。

由于本发明的低温多晶硅薄膜晶体管栅极绝缘层的制造方法，是先利用一等离子增强化学气相沉积工序以及四乙基原硅酸酯形成一氧化硅层，故能有效改善Si-SiO2的界面以降低Si-SiO2界面的界面俘获电荷浓度，并具有良好的阶梯覆盖能力，接着再进行另一等离子增强化学气相沉积工序，在上述氧化硅层上形成一氮化硅层，以使低温多晶硅薄膜晶体管的栅极绝缘层具有一良好的防湿能力、良好的金属离子防堵能力以及较高的绝缘强度(breakdown field strength)。总体来说，在生产线上利用本发明方法进行生产时，不仅可大幅度地提高低温多晶硅薄膜晶体管阈电压的稳定性，还可以有效地提高元件的电气特性(electrical characteristics)以及可靠度(reliability)。

附图说明

图1至图4为现有的低温多晶硅薄膜晶体管的制造方法示意图；

图5为现有的另一种低温多晶硅薄膜晶体管的示意图；

图6为现有的又一种低温多晶硅薄膜晶体管的示意图；

图7至图10为本发明第一实施方式的制造一低温多晶硅薄膜晶体管的方法示意图；

图11至图14为本发明第二实施方式的制造一低温多晶硅薄膜晶体管的方法示意图。

附图标号说明

10绝缘基板                    12多晶硅层

13源极区域                    14漏极区域

15通道区域                    16氧化硅层

18金属层                      22栅极图案

24栅极                        26低温多晶硅薄膜晶体管

28源极                        32漏极

34介电层                      36接触孔

46氧化硅层                    56低温多晶硅薄膜晶体管

76栅极绝缘层                  77氧化硅层

79氮化硅层                    86低温多晶硅薄膜晶体管

100绝缘基板                   102多晶硅层

103源极区域                   104漏极区域

105通道区域                   106氧化硅层

108氮化硅层                   112复合栅极绝缘层

114金属层                     116栅极图案

118栅极                       122低温多晶硅薄膜晶体管

124源极                       126漏极

128介电层                     132接触孔

200绝缘基板                   201源极预定区域

202漏极预定区域               203通道预定区域

204栅极                       206氮化硅层

208氧化硅层                   212栅极绝缘层

214多晶硅层                   216第二金属层

222源极图案                   224漏极图案

226低温多晶硅薄膜晶体管       228源极

232漏极                       234介电层

236接触孔

具体实施方式

请参考图7至图10，图7至图10为本发明第一实施方式的制造一低温多晶硅薄膜晶体管(low temperature polysilicon thin film transistor，LTPSTFT)122的方法示意图。如图7所示，本发明的低温多晶硅薄膜晶体管制造在一绝缘基板100之上，绝缘基板100必需由透光(transparent)材料构成，通常是一玻璃基板或一石英(quartz)基板。首先在绝缘基板100的表面上形成一非晶硅薄膜(amorphous silicon thin film，α-Si thin film，未示出)，接着进行一准分子激光退火(excimer laser annealing，ELA)工序，使非晶硅薄膜(未示出)再结晶(recrystallize)成为一多晶硅层102，该多晶硅层102的表面包含有一源极区域(source region)103、一漏极区域(drain region)104以及一通道区域(channel region)105。

如前所述，由于非晶硅薄膜(未示出)的品质好坏对后续所形成的多晶硅层102特性影响很大，因此，需要严格控制非晶硅薄膜沉积工序中的各参数(parameter)，以便能形成低氢含量(hydrogen content)、高膜厚均匀性(thickness uniformity)以及低表面粗糙度(surface roughness)的非晶硅薄膜。此外，在准分子激光退火的过程中，非晶硅薄膜通过对激光远紫外光的吸收而达到快速熔融与再结晶，形成多晶硅层102，这种采用短时间脉冲激光所造成的快速吸收只对非晶硅薄膜表面造成影响，并不影响绝缘基板100，故绝缘基板100能一直保持在低温状态。

如图8所示，然后进行一第一等离子增强化学气相沉积(plasmaenhanced chemical vapor deposition，PECVD)工序，借助于通入四乙基原硅酸酯以及氧气，在多晶硅层102表面形成一厚度约为500～1200埃(angstrom，)的以四乙基原硅酸酯为主的氧化硅层(tetra-ethyl-ortho-silicatebased silicon oxide layer，TEOS-based SiO_x layer)，即氧化硅层(SiO_xlayer)106。随后再进行一第二等离子增强化学气相沉积工序，借助于通入硅烷、氨基(NH₃)以及氮气(N₂)，在氧化硅层106表面形成一厚度约为100～500埃(angstrom，)的氮化硅层(silicon nitride layer，SiN_x layer，1.0＜x＜1.6)，即图8中以硅烷为基础的氮化硅层(SiH₄-based SiN_x)108。其中，由以四乙基原硅酸酯为主的氧化硅层(tetra-ethyl-ortho-silicate based silicon oxidelayer，TEOS-based SiO_x layer，其中x～2)构成的氧化硅层106以及氮化硅层108构成一复合栅极绝缘层(composite gate insulating layer)112。此外，第一等离子增强化学气相沉积工序以及第二等离子增强化学气相沉积工序可在一单一晶片式(single wafer type)反应器中连续(continuously)进行，或者分别在一单一晶片式反应器中进行。

由于氮化硅层108的介电常数(dielectric constant)比氧化硅层106大得多，故本发明另可通过调整栅极绝缘层112中各层的厚度，使氧化硅层106的厚度较氮化硅层108的厚度大得多，以便有效避免栅极绝缘层112的电容(capacitance)值过大的问题。随后进行一第一溅射工序，在氮化硅层108的表面形成一金属层114，金属层114可以是一钨(W)层、一铬(Cr)层或其他导电金属层。

如图9所示，接着在绝缘基板100的表面涂布一层光阻层(未示出)，并利用一光刻(photolithography)工序在光阻层(未示出)中限定出栅极图案116，该栅极图案116可约略位于通道区域105的上方。然后对金属层114进行一干蚀刻(dryetch)工序，以便在氮化硅层108之上形成栅极118。

如图10所示，去除栅极图案116之后，接着进行一离子注入(ionimplantation)工序，利用栅极118作为掩模，于多晶硅层102内的源极区域103以及漏极区域104中分别形成低温多晶硅薄膜晶体管122的源极(source)124以及漏极(drain)126。

由于在薄膜晶体管(TFT)的应用中，源极/漏极的串联电阻(seriesresistance)必须很低，因此，离子注入工序之后再进行一道活化(activation)工序，使源极124以及漏极126内的掺杂剂(dopants)被高度活化，活化的过程除了将离子移至正确的晶格位置外，亦有修复离子注入时所造成的晶格缺陷(lattice defect)的作用，以完成低温多晶硅薄膜晶体管122的制造。

完成低温多晶硅薄膜晶体管122的制造之后，再沉积一介电层128，介电层128可为一单层的介电层，或一复合介电层。最后利用一黄光暨蚀刻工序(photo-etching-process，PEP)在源极区域103以及漏极区域104的上方的介电层128以及复合栅极绝缘层112之内分别形成一直达源极124以及漏极126的接触孔(contact hole)132，以便随后将接触孔132内填满导电材料，从而依照电路设计将源极124以及漏极126分别电连接至电容的极板或图像信号线。

请参考图11至图14，图11至图14为本发明第二实施方式的制造一低温多晶硅薄膜晶体管(low temperature polysilicon thin film transistor，LTPSTFT)226的方法示意图。本发明的第二实施方式与第一实施方式的不同之处在于，本发明第一实施方式中的低温多晶硅薄膜晶体管122的结构为一顶栅(top gate)结构，而本发明第二实施方式中的低温多晶硅薄膜晶体管226的结构为一底栅(bottom gate)结构。

如图11所示，本发明的低温多晶硅薄膜晶体管制造在一绝缘基板200之上，绝缘基板200必需由透光(transparent)材料构成，通常为一玻璃基板或一石英(quartz)基板。绝缘基板200的表面包含有一源极预定区域(predetermined source region)201、一漏极预定区域(predetermined drainregion)202以及一通道预定区域(predetermined channel region)203。首先进行一第一溅射(sputtering)工序，在绝缘基板200的表面形成一第一金属层(未示出)，第一金属层(未示出)可以是一钨(W)层、一铬(Cr)层或其他导电金属层。接着利用一第一黄光暨蚀刻工序(photo-etching-process，PEP)在绝缘基板200的表面形成一栅极204，该栅极204位于通道预定区域203的上方。

然后进行一第一等离子增强化学气相沉积(plasma enhanced chemicalvapor deposition，PECVD)工序，借助于通入硅烷(SiH₄)、氨气(NH₃)以及氮气(N₂)，在栅极204以及绝缘基板200的表面形成一厚度约为100～500埃(angstrom，)的氮化硅层(silicon nitride layer，SiN_x layer，1.0＜x＜1.6)206，该氮化硅层206亦被称为以硅烷为基础的氮化硅层(SiH₄-based SiN_x)。随后再进行一第二等离子增强化学气相沉积工序，借助于通入四乙基原硅酸酯以及氧气，在氮化硅层206的表面形成一厚度约为500～1200埃(angstrom，)的以四乙基原硅酸酯为主的氧化硅层(tetra-ethyl-ortho-silicate based siliconoxide layer，TEOS-based SiO_x layer)，即氧化硅层(SiO_x layer)208。其中，由氮化硅层206以及氧化硅层208构成一复合栅极绝缘层(composite gateinsulating layer)212。此外，第一等离子增强化学气相沉积工序以及第二等离子增强化学气相沉积工序可在一单一晶片式(single wafer type)的反应器中连续(continuously)进行，或者分别在一单一晶片式的反应器中进行。

由于氮化硅层206的介电常数(dielectric constant)比氧化硅层208大得多，故本发明的第二实施方式亦可通过调整栅极绝缘层212中各层的厚度，使氧化硅层208的厚度比氮化硅层206的厚度大得多，以有效避免栅极绝缘层212的电容(capacitance)值过大的问题。

随后在氧化硅层208的表面上形成一非晶硅薄膜(amorphous silicon thinfilm，α-Si thin film，未示出)，接着再进行一准分子激光退火(excimer laserannealing，ELA)工序，使非晶硅薄膜(未示出)再结晶(recrystallize)成为一多晶硅层214。

同样，在准分子激光退火的过程中，非晶硅薄膜(未示出)通过对激光远紫外光的吸收而达到快速熔融与再结晶，使绝缘基板200能保持在低温状态而不受影响。而且亦需要严格控制非晶硅薄膜(未示出)沉积工序中的各参数(parameter)，以便能形成低氢含量(hydrogen content)、高膜厚均匀性(thickness uniformity)以及低表面粗糙度(surface roughness)的非晶硅薄膜(未示出)。

如图12所示，再进行一第二溅射工序，在多晶硅层214以及氧化硅层208的表面上形成一第二金属层216，第二金属层216可以是一钨(W)层、一铬(Cr)层或其他导电金属层。接着在绝缘基板200的表面涂布一层光阻层(未示出)，并利用一光刻(photolithography)工序在光阻层(未示出)中限定出源极图案222以及漏极图案224。如图13所示，然后进行一干蚀刻(dry etch)工序，以便在第二金属层216之中形成低温多晶硅薄膜晶体管226的源极228以及漏极232。其中，源极228位于源极预定区域201之上，并同时位于部分栅极绝缘层212以及多晶硅层214之上，而漏极232位于漏极预定区域202之上，并同时位于部分栅极绝缘层212以及多晶硅层214之上。

去除源极图案222以及漏极图案224之后。如图14所示，最后再沉积一介电层234，并利用一第二黄光暨蚀刻工序，在源极预定区域201以及漏极预定区域202上方的介电层234内分别形成一直达源极228以及漏极232的接触孔(contact hole)236，以便随后将接触孔236内填满导电材料，并依照电路设计将源极228以及漏极232分别电连接至电容的极板或图像信号线。介电层234可为一单层的介电层或一复合介电层。

由于本发明的低温多晶硅薄膜晶体管栅极绝缘层的制造方法，是先利用一等离子增强化学气相沉积工序以及四乙基原硅酸酯形成一氧化硅层，再利用另一等离子增强化学气相沉积工序形成一氮化硅层(或顺序相反，视本发明的低温多晶硅薄膜晶体管为一顶栅(top gate)结构或为一底栅(bottomgate)结构而定)，除了可以改善Si-SiO₂界面特性以有效降低Si-SiO₂界面的界面俘获电荷浓度之外，亦具有良好的阶梯覆盖能力、防湿(moisture)、金属离子防堵(metalions)能力，以及较高的击穿电压(breakdown voltage)等优点，因此，可以有效提高元件的特性以及可靠度(reliability)。

与现有的制造低温多晶硅薄膜晶体管栅极绝缘层的方法相比，本发明先利用一等离子增强化学气相沉积工序以及四乙基原硅酸酯形成一氧化硅层，再利用另一等离子增强化学气相沉积工序形成一氮化硅层(或顺序相反)，以复合构成本发明的低温多晶硅薄膜晶体管的栅极绝缘层。由于利用四乙基原硅酸酯所沉积的氧化硅薄膜，其界面特性比以硅烷为基础的氧化硅薄膜的界面特性优良，故可有效降低Si-SiO₂界面的界面俘获电荷浓度，相对而言，平带电压的大小不容易被改变，进而能大幅度地提高低温多晶硅薄膜晶体管阈电压的稳定性，而且利用四乙基原硅酸酯所沉积的氧化硅薄膜的阶梯覆盖能力比以硅烷为基础的氧化硅薄膜优良。此外，与现有技术中的氧化硅薄膜相比，本发明的低温多晶硅薄膜晶体管的栅极绝缘层因有氮化硅薄膜，而具有良好的阻挡水气能力，优良的金属离子防堵能力以及较高的绝缘强度(breakdown field strength)，故可有效提高元件的特性以及可靠度(reliability)。

以上仅对本发明的优选实施方式进行了描述，显然，凡按本发明申请文件所公开的内容作出的等同改变与修饰，皆涵盖在本发明要求保护的范围之内。

Claims (15)

1.一种在一绝缘基板上制造至少一低温多晶硅薄膜晶体管的方法，包括下列步骤：

在上述绝缘基板的表面形成至少一多晶硅层(polysilicon layer，poly-Silayer)，该多晶硅层的表面包含有所述低温多晶硅薄膜晶体管的一源极区域、一漏极区域以及一通道区域；

进行一第一等离子增强化学气相沉积工序以及一第二等离子增强化学气相沉积工序，以便在上述通道区域上依序形成一第一介电层(first dielectriclayer)以及一第二介电层(second dielectric layer)，上述第一介电层以及第二介电层构成一复合栅极绝缘层；以及

在该复合栅极绝缘层之上形成一栅极电极(gate electrode)。

2.如权利要求1所述的方法，其中上述绝缘基板包括一玻璃基板或一石英基板。

3.如权利要求1所述的方法，其中上述形成多晶硅层的步骤另包括下列工序：

进行一溅射工序，以便在上述绝缘基板的表面上形成一非晶硅层(amorphous silicon layer，α-Si layer)；以及

进行一退火工序，以使上述非晶硅层再结晶形成上述多晶硅层。

4.如权利要求3所述的方法，其中上述退火工序包括一准分子激光退火工序。

5.如权利要求1所述的方法，其中上述第一等离子增强化学气相沉积工序以及第二等离子增强化学气相沉积工序在一单一晶片式反应器中连续进行。

6.如权利要求1所述的方法，其中上述第一等离子增强化学气相沉积工序以及第二等离子增强化学气相沉积工序分别在一单一晶片式反应器中进行。

7.如权利要求1所述的方法，其中上述第一介电层包括一以四乙基原硅酸酯为主的氧化硅层(tetra-ethyl-ortho-silicate based silicon oxide layer，TEOS-based SiO_x layer，其中x～2)，上述第二介电层包括一氮化硅层(siliconnitride layer，SiN_y layer，其中1.0＜y＜1.6)。

8.如权利要求7所述的方法，其中上述复合栅极绝缘层中的以四乙基原硅酸酯为主的氧化硅层用于改善上述多晶硅层与复合栅极绝缘层的界面特性。

9.如权利要求7所述的方法，其中上述复合栅极绝缘层中的氮化硅层用于使上述复合栅极绝缘层具有对水气以及金属离子阻挡的能力。

10.如权利要求7所述的方法，其中上述以四乙基原硅酸酯为主的氧化硅层的厚度远大于上述氮化硅层的厚度。

11.如权利要求10所述的方法，其中上述以四乙基原硅酸酯为主的氧化硅层的厚度远大于上述氮化硅层的厚度，以有效降低寄生电容(parasiticcapacitance)。

12.如权利要求10所述的方法，其中上述以四乙基原硅酸酯为主的氧化硅层的厚度约为500～1200埃()，上述氮化硅层的厚度约为100～500埃()。

13.如权利要求1所述的方法，其中构成上述栅极电极的材料包括钨(W)或铬(Cr)。

14.如权利要求1所述的方法，其中形成上述栅极电极之后再进行一利用上述栅极电极作为掩蔽物(mask)的离子注入工序，以便在上述源极区域以及漏极区域内的上述多晶硅层之内分别形成一源极电极以及一漏极电极。

15.如权利要求14所述的方法，其中在上述离子注入工序之后再进行一活化工序，以活化上述源极电极以及漏极电极内的掺杂剂。

Images