CN1314090C - 形成多晶硅层的方法以及制造多晶硅薄膜晶体管的方法 - Google Patents
形成多晶硅层的方法以及制造多晶硅薄膜晶体管的方法 Download PDFInfo
- Publication number
- CN1314090C CN1314090C CNB021578095A CN02157809A CN1314090C CN 1314090 C CN1314090 C CN 1314090C CN B021578095 A CNB021578095 A CN B021578095A CN 02157809 A CN02157809 A CN 02157809A CN 1314090 C CN1314090 C CN 1314090C
- Authority
- CN
- China
- Prior art keywords
- layer
- amorphous silicon
- silicon nitride
- silicon layer
- preliminary treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种形成多晶硅层以及制造多晶硅薄膜晶体管的方法,包括以下步骤。首先,形成一非晶硅层。接着,对于非晶硅层进行预处理,使非晶硅层的表面氧化成氧化硅层或氮化成氮化硅层。接着,使非晶硅层结晶而形成一多晶硅层。使用本发明方法所制造出的薄膜晶体管具有较小的阈值电压和较高的电子迁移速率。
Description
技术领域
本发明涉及一种形成多晶硅层的方法,特别涉及形成具有较大晶粒尺寸的多晶硅层的方法。
背景技术
由于多晶硅薄膜晶体管(polysilicon thin film transistor;poly-Si TFT)比起非晶硅(amorphous silicon)TFT有较高的电子迁移率、较快的反应时间、较高的分辨率,因此,目前多晶硅TFT已普遍应用在LCD中以驱动LCD。多晶硅TFT的制作方法一般采用低温多晶硅方法(LTPS;low temperaturepolysilicon)。
图1a至图1c显示传统TFT阵列工艺中,以LTPS法形成多晶硅层的工艺剖面图。参照第1a图,在一衬底100上依序形成一阻挡层120和一非晶硅层200。
接着,使非晶硅层200进行结晶,例如使用准分子激光退火(ELA;excimer laser annealing)方式进行结晶。参照图1b,非晶硅层200被激光照射后,会熔化而成为非晶硅液体220。当非晶硅液体220冷却时,在非晶硅液体220/阻挡层120的界面上,会产生形核中心(nucleation center)(如图1b中的点所示)。如此,非晶硅液体220会依据形核中心而渐渐结晶而长成多晶硅层300,如图1c所示。
如上所述,若没有对非晶硅做结晶预处理,最后所形成多晶硅层300的晶粒尺寸(grain size)很小,并且工艺冗余度(process window)很窄。在进行后续工艺,而完成TFT后,小粒径的多晶硅层会造成所得的TFT有较高的Vt(threshold voltage;阈值电压)和较小的电子迁移速率(electron mobility)。
发明内容
因此,本发明的目的为解决上述问题而提供一种形成大晶粒尺寸的多晶硅层的方法。使用此方法所制造出的TFT具有较低的Vt和较高的电子迁移速率。
为实现本发明的目的,本发明形成多晶硅层的方法包括以下步骤。首先,形成一非晶硅层。接着,对于非晶硅层进行预处理,使非晶硅层的表面氮化成氮化硅层。接着,使非晶硅层结晶而形成一多晶硅层。
本发明还提供一种制造多晶硅薄膜晶体管的方法,其包括:在一衬底上形成一非晶硅层;对该非晶硅层进行预处理,使该非晶硅层的表面氮化成氮化硅层;使得该非晶硅层结晶而形成一多晶硅层,以作为有源层;以及形成一栅极介电层、栅极、源极区、和漏极区。
附图说明
图1a至1c显示传统TFT阵列工艺中,形成多晶硅层的工艺剖面图;
图2a至2d显示依据本发明优选实施例形成多晶硅层的工艺剖面图;
图3a至3f显示依据本发明优选实施例制造顶栅型(top-gate)多晶硅NTFT的工艺剖面图;
图4显示本发明经过了结晶预处理和传统上未经过结晶预处理的非晶硅层,以不同激光能量密度照射后,所得多晶硅层的晶粒大小与激光能量密度的关系图;以及
图5显示本发明方法和传统方法所得的NTFT的Id-Vg图。
附图中的附图标记说明如下:
100~衬底 120~阻挡层
200~非晶硅层 220~非晶硅液体
300~多晶硅层 10~衬底
12~阻挡层 20、22~非晶硅层
24~氧化硅层或氮化硅层 32~非晶硅液体
34~氮化硅液体 40、42~多晶硅层
PR1,PR2~光致抗蚀剂图案 46~n型源/漏极区
48~轻度掺杂漏极区(LDD) 50~栅极介电层
52~层间介电层 53~第一开口
56~钝化层 57~第二开口
60~栅极层 62~源/漏极电极
70~像素电极
具体实施方式
图2a至2d显示依据本发明优选实施例形成多晶硅层的工艺剖面图。参照图2a,在一衬底10上依序形成一阻挡层12和一非晶硅层20。
接着,参照图2b,对非晶硅层20进行预处理,使非晶硅层20的表面氧化成氧化硅层24或氮化成氮化硅层24。氧化硅层或氮化硅层24的厚度可为1埃至50埃,优选的可为5埃至25埃。原来的非晶硅层20因表面氧化或氮化而厚度变小,以附图标记22表示。
对于使非晶硅层20的表面氧化而言,本发明的结晶预处理可使用含氧等离子体处理非晶硅层20,而形成氧化硅层,含氧等离子体可为N2O等离子体。或者,可将非晶硅层20浸泡在含氧溶液中,而形成氧化硅层,含氧溶液可为双氧水(H2O2)或臭氧水(O3 water)。使用UV灯照射亦可形成氧化层。例如,可用UV灯在空气为介质的条件下照射非晶硅表面,而形成氧化硅层。或者,以炉管(furnace)或炉子(oven)烘烤非晶硅表面,而形成氧化硅层。
对于使非晶硅层20的表面氮化而言,本发明的结晶预处理可使用含氮等离子体处理非晶硅层20,而形成氮化硅层,含氮等离子体可为N2等离子体或NH3等离子体。或者,可将非晶硅层20浸泡在含氮溶液中,而形成氮化硅层。或者,以炉管(furnace)或炉子(oven)烘烤非晶硅表面,而形成氮化硅层。
为方便说明起见,以下以非晶硅层的表面氮化成氮化硅层24为例说明。接着,使非晶硅层22结晶。可使用许多传统方法来进行结晶,包括在低温下进行准分子激光退火(ELA;excimer laser annealing),在高温下进行固相结晶(SPC;solid phase crystallization),连续晶粒成长法(CGG;continuous graingrowth),金属诱导结晶法(MIC;metal induced crystallization),金属诱导横向结晶法(MILC;metal induced lateral crystallization),和连续横向凝固法(SLS;sequential lateral solidification)等。参照图2c,非晶硅层22被激光照射后,会熔化而成为非晶硅液体32。当冷却时,在非晶硅液体32/阻挡层12的界面上,以及非晶硅液体32/氮化硅固体34的界面上,会产生形核中心(如图2c中的点所示)。如此,非晶硅液体32会依据形核中心而渐渐结晶而长成多晶硅层40,如图2d所示。
如上所述,传统方法中非晶硅层并没有经过结晶预处理,没有多一层氮化硅层,因此,结晶的时间较短。反观本发明的方法,由于非晶硅层在结晶前经过预处理而多长了一层氮化硅层,氮化硅层会使结晶的时间延长,因而得到较大的晶粒尺寸。因此,本发明所形成的多晶硅层40的晶粒尺寸较大,并且工艺冗余度(process window)较宽。
图3a至3f显示依据本发明优选实施例制造顶栅型(top-gate)多晶硅NTFT的工艺剖面图。
首先,依据上述图2a至2d的方法,在一衬底10上依序形成一阻挡层12和一非晶硅层(未显示)。接着,对于非晶硅层进行预处理,使非晶硅层的表面氮化成氮化硅层,再进行结晶,而形成一多晶硅层(未显示)。接着,将多晶硅层构图而形成多晶硅层42,如图3a所示。衬底10可为透明衬底,例如玻璃或塑料。阻挡层12可为氮化硅或氧化硅,或者,可包括两层:氮化硅层和氧化硅层的组合。非晶硅层可使用硅烷(silane;SiH4)为反应气体,以等离子体辅助化学气相沉积法(PECVD;plasma-enhanced chemical vapordeposition)或低压化学气相沉积法(LPCVD;low pressure chemical vapordeposition)而形成。
接着,参照图3b,形成光致抗蚀剂图案PR1,使用光致抗蚀剂图案PR1为掩模,以磷对多晶硅层42进行重度掺杂,而形成n型源/漏极区46。接着,参照图3c,除去光致抗蚀剂图案PR1,形成一栅极介电层50,再形成光致抗蚀剂图案PR2。使用光致抗蚀剂图案PR2为掩模,以磷对多晶硅层42进行轻度掺杂,而在n型源/漏极区46的内侧形成轻度掺杂漏极区(LDD;lightly-doped drain)48。
接着,参照图3d,除去光致抗蚀剂图案PR2,在栅极介电层50上形成一金属层(未显示),再对于金属层进行光刻和蚀刻,而在多晶硅层42的对应位置上,形成一栅极层60。至此,完成NTFT。
接着,参照图3e,形成一层间介电层(interlayer dielectric)52,再于层间介电层52内形成抵达源/漏极区46的第一开口53。接着,将金属填入第一开口53内,而形成源/漏极电极62。
接着,参照图3f,形成一钝化层(passivation layer)56,再于钝化层56内形成抵达NTFT的漏极电极62的一第二开口57。接着,将像素电极70,例如ITO(indium-tin oxide;氧化铟锡)填入第二开口57内,至此完成TFT阵列工艺,得到图3f所示的TFT阵列。此TFT阵列可与一前透明衬底(如彩色滤光片衬底)和液晶组合在一起,而构成TFT-LCD面板。
图4显示本发明经过结晶预处理和传统上未经过结晶预处理的非晶硅层,以不同激光能量密度照射后,所得的多晶硅层的晶粒大小与激光能量密度的关系图。在激光照射前,本发明对非晶硅层的预处理为,使用0.078W/cm2的N2O等离子体处理10秒、30秒、50秒。传统方法均未对非晶硅层进行预处理,由图4可见,本发明方法在很宽的激光能量密度范围内(350-370mj/cm2),多晶硅的晶粒尺寸都很大且很均匀,这表示工艺冗余度(process window)很大。至于使用传统方法,多晶硅的晶粒尺寸都很小,且在不同激光能量下,晶粒尺寸的变化很大,工艺冗余度较小。
表1为本发明方法和传统方法所得NTFT的电性能数据。图5则显示本发明方法和传统方法所得的NTFT的Id-Vg图。本发明对于非晶硅层的预处理为,使用0.078W/cm2的N2O等离子体处理50秒,形成20埃的氮化硅层。传统方法未对非晶硅层进行预处理。
表1 NTFT的电性能数据
传统方法 | 本发明方法(以N2O对非晶硅进行预处理) | |
Vt(V) | 1.71 | 0.91 |
Ufe(cm2/Vs) | 61 | 138 |
SS(mV/decade) | 0.5 | 0.5 |
Vt:临界电压(threshold voltage)
Ufe:场效应迁移率(field effect mobility)
SS:亚临界振幅(subthreshold swing)
由表1和图5可见,使用本发明的结晶预处理方法所得的TFT具有良好的电性能,Vt较小,且电子迁移率较高。
虽然本发明已以优选实施例公开如上,但是其并非用以限制本发明,在不脱离本发明的精神和范围的情况下,本领域技术人员可对其作更改与润饰,因此本发明的保护范围应当以所附的权利要求所确定的为准。
Claims (14)
1.一种形成多晶硅层的方法,其包括:
形成一非晶硅层;
对该非晶硅层进行预处理,使该非晶硅层的表面氮化成氮化硅层;以及
使该非晶硅层结晶而形成一多晶硅层。
2.如权利要求1所述的形成多晶硅层的方法,其中该预处理使用含氮等离子体处理该非晶硅层,而形成氮化硅层。
3.如权利要求2所述的形成多晶硅层的方法,其中该含氮等离子体为N2等离子体或NH3等离子体。
4.如权利要求1所述的形成多晶硅层的方法,其中该预处理将非晶硅层浸泡在含氮溶液中,而形成氮化硅层。
5.如权利要求1所述的形成多晶硅层的方法,其中该预处理以炉管或炉子烘烤非晶硅表面,而形成氮化硅层。
6.如权利要求1所述的形成多晶硅层的方法,其中该氮化硅层的厚度为1埃至50埃。
7.如权利要求6所述的形成多晶硅层的方法,其中该氮化硅层的厚度为5埃至25埃。
8.一种制造多晶硅薄膜晶体管的方法,其包括:
在一衬底上形成一非晶硅层;
对该非晶硅层进行预处理,使该非晶硅层的表面氮化成氮化硅层;
使得该非晶硅层结晶而形成一多晶硅层,以作为有源层;以及
形成一栅极介电层、栅极、源极区、和漏极区。
9.如权利要求8所述的制造多晶硅薄膜晶体管的方法,其中该预处理使用含氮等离子体处理该非晶硅层,而形成氮化硅层。
10.如权利要求9所述的制造多晶硅薄膜晶体管的方法,其中该含氮等离子体为N2等离子体或NH3等离子体。
11.如权利要求8所述的制造多晶硅薄膜晶体管的方法,其中该预处理将非晶硅层浸泡在含氮溶液中,而形成氮化硅层。
12.如权利要求8所述的制造多晶硅薄膜晶体管的方法,其中该预处理以炉管或炉子烘烤非晶硅表面,而形成氮化硅层。
13.如权利要求8所述的制造多晶硅薄膜晶体管的方法,其中该氮化硅层的厚度为1埃至50埃。
14.如权利要求13所述的制造多晶硅薄膜晶体管的方法,其中该氮化硅层的厚度为5埃至25埃。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021578095A CN1314090C (zh) | 2002-12-19 | 2002-12-19 | 形成多晶硅层的方法以及制造多晶硅薄膜晶体管的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021578095A CN1314090C (zh) | 2002-12-19 | 2002-12-19 | 形成多晶硅层的方法以及制造多晶硅薄膜晶体管的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1508855A CN1508855A (zh) | 2004-06-30 |
CN1314090C true CN1314090C (zh) | 2007-05-02 |
Family
ID=34236715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB021578095A Expired - Lifetime CN1314090C (zh) | 2002-12-19 | 2002-12-19 | 形成多晶硅层的方法以及制造多晶硅薄膜晶体管的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1314090C (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101872839B (zh) * | 2010-05-31 | 2013-10-30 | 中国科学院上海微系统与信息技术研究所 | 稳定阈值电压的低功耗相变存储器及其制造方法 |
KR101507381B1 (ko) * | 2014-02-26 | 2015-03-30 | 주식회사 유진테크 | 폴리실리콘 막의 성막 방법 |
CN106571306A (zh) * | 2016-10-27 | 2017-04-19 | 武汉华星光电技术有限公司 | 薄膜晶体管及其制造方法 |
CN115498071B (zh) * | 2022-09-20 | 2024-05-14 | 通威太阳能(成都)有限公司 | 电池的制备方法、电池和电子产品 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1122953A (zh) * | 1994-07-28 | 1996-05-22 | 株式会社半导体能源研究所 | 激光处理方法 |
-
2002
- 2002-12-19 CN CNB021578095A patent/CN1314090C/zh not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1122953A (zh) * | 1994-07-28 | 1996-05-22 | 株式会社半导体能源研究所 | 激光处理方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1508855A (zh) | 2004-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8435843B2 (en) | Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors | |
US8263421B2 (en) | Manufacturing method of semiconductor device | |
US9328414B2 (en) | Method of manufacturing thin film semiconductor device | |
US7303981B2 (en) | Polysilicon structure, thin film transistor panel using the same, and manufacturing method of the same | |
US20040119072A1 (en) | Method of forming a thin film transistor | |
US20130295731A1 (en) | Thin film transistor array panel and method for manufacturing the same | |
JP3122699B2 (ja) | 薄膜状半導体装置の作製方法。 | |
JPWO2005104239A1 (ja) | 薄膜トランジスタ及びその製造方法 | |
US6869834B2 (en) | Method of forming a low temperature polysilicon thin film transistor | |
CN1314090C (zh) | 形成多晶硅层的方法以及制造多晶硅薄膜晶体管的方法 | |
US20090200553A1 (en) | High temperature thin film transistor on soda lime glass | |
CN1285107C (zh) | 低温多晶硅薄膜晶体管的制造方法 | |
CN1317735C (zh) | 可促进电子迁移率提高的缓冲层及含该层的薄膜晶体管 | |
CN101043049A (zh) | 叠层布线和利用该叠层布线的半导体器件及其制造方法 | |
JP3170533B2 (ja) | 薄膜状半導体装置の作製方法 | |
JP3361670B2 (ja) | 半導体装置およびその製造方法 | |
CN1265428C (zh) | 一种制作薄膜晶体管的方法 | |
CN105742370A (zh) | 低温多晶硅薄膜晶体管及其制备方法 | |
JP2009111302A (ja) | 半導体装置およびその製造方法 | |
JP2003173969A (ja) | 半導体膜、半導体装置及びこれらの作製方法 | |
CN1801467A (zh) | 薄膜晶体管与多晶硅层的制造方法 | |
JP3462157B2 (ja) | 半導体装置の作製方法 | |
KR20040036761A (ko) | 고밀도 플라즈마 화학기상증착법에 의한 실리콘 증착방법 | |
JPH0334465A (ja) | 薄膜トランジスタおよびその製造方法並びに液晶ディスプレイ装置 | |
JP2898365B2 (ja) | 絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜の作製方法及び該作製方法で作製された絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20070502 |