JP3170533B2 - 薄膜状半導体装置の作製方法 - Google Patents

薄膜状半導体装置の作製方法

Info

Publication number
JP3170533B2
JP3170533B2 JP17619393A JP17619393A JP3170533B2 JP 3170533 B2 JP3170533 B2 JP 3170533B2 JP 17619393 A JP17619393 A JP 17619393A JP 17619393 A JP17619393 A JP 17619393A JP 3170533 B2 JP3170533 B2 JP 3170533B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
oxide film
silicon oxide
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP17619393A
Other languages
English (en)
Other versions
JPH06124889A (ja
Inventor
舜平 山崎
俊司 迫
信洋 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP17619393A priority Critical patent/JP3170533B2/ja
Publication of JPH06124889A publication Critical patent/JPH06124889A/ja
Application granted granted Critical
Publication of JP3170533B2 publication Critical patent/JP3170533B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、400℃以下の低温で
絶縁基板上に特性がよく信頼性の高い絶縁ゲイト型半導
体装置およびそれらが多数形成された集積回路を歩留り
よく形成する方法に関する。本発明による半導体装置
は、液晶ディスプレー等のアクティブマトリクスやイメ
ージセンサー等の駆動回路、あるいはSOI集積回路や
従来の半導体集積回路(マイクロプロセッサーやマイク
ロコントローラ、マイクロコンピュータ、あるいは半導
体メモリー等)における薄膜トランジスタとして使用さ
れるものである。
【0002】
【従来の技術】近年、絶縁基板上に絶縁ゲイト型半導体
装置(MOSFET)を形成する研究が盛んに成されて
いる。このように絶縁基板上に半導体集積回路を形成す
ることは回路の高速駆動の上で有利である。なぜなら、
従来の半導体集積回路の速度は主として配線と基板との
容量(浮遊容量)によって制限されていたのに対し、絶
縁基板上ではこのような浮遊容量が存在しないからであ
る。このように絶縁基板上に形成され、薄膜状の活性層
を有するMOSFETを薄膜トランジスタ(TFT)と
いう。従来の半導体集積回路においても、例えばSRA
Mの負荷トランジスタとしてTFTが使用されている。
【0003】また、最近になって、透明な基板上に半導
体集積回路を形成する必要のある製品が出現した。例え
ば、液晶ディスプレーやイメージセンサーというような
光デバイスの駆動回路である。ここにもTFTが用いら
れている。これらの回路は大面積に形成することが要求
されるのでTFT作製プロセスの低温化が求められてい
る。また、例えば、絶縁基板上に多数の端子を有する装
置で、該端子を半導体集積回路に接続する必要がある場
合にも、実装密度を低減するために、半導体集積回路の
最初の方の段、あるいは半導体集積回路そのものを、同
じ絶縁基板上にモノリシックに形成することも考えられ
ている。
【0004】従来、TFTは、アモルファスもしくはセ
ミアモルファス、あるいは微結晶の半導体被膜を450
℃〜1200℃の温度で熱的なアニールをおこなうこ
と、もしくはレーザー等の強光を照射することによっ
て、結晶性を改善し、良質な(すなわち、移動度の十分
に大きな)半導体被膜に改善することがなされてきた。
半導体被膜にアモルファス材料を使用するアモルファス
TFTもあるが、移動度が5cm2 /Vs以下、通常は
1cm2 /Vs程度と小さく、動作速度の点からで、ま
た、Pチャネル型のTFTが得られない点からその利用
は大きく制限されている。移動度が5cm2 /Vs以上
のTFTを得るには、上記のような温度でのアニールが
必要であった。また、このようなアニールによってPチ
ャネル型TFT(PTFT)を形成することができた。
【0005】
【発明が解決しようとする課題】しかしながら、上記の
うち、特に高温を要するプロセスでは、基板材料が著し
い制約を受けた。すなわち、いわゆる高温プロセス(最
高プロセス温度が900〜1200℃のプロセス)で
は、ゲイト酸化膜として質のよい熱酸化膜が使用できる
のであるが、基板は石英やサファイヤ、スピネルのよう
な高価で大面積化の困難な材料しか使用できなかった。
【0006】これに対し、低温プロセス(最高プロセス
温度が750℃以下のプロセス、レーザー照射による結
晶化プロセスも含む)では、高温プロセスよりも基板材
料の選択の巾は広がるが、低温でステップカバーレージ
のよい絶縁膜を高いスループットで形成する技術も課題
であった。低温での絶縁膜の形成方法としてはスパッタ
法が利用されているが、ステップカバレージが悪く、ま
た、スループットも十分でなかった。一方、テトラ・テ
トキシ・シラン(TEOS)を始めとするシリコン原子
を含有する有機材料(以下、有機シランという)を気化
させてこれを原料として、プラズマCVD、減圧CV
D、常圧CVD等の化学的気相成長法によって、低温で
高スループットの酸化珪素膜を得る技術が知られていた
が、このようにして得られた膜には多くの炭素原子、炭
化水素基が含まれ、これらがクラスターを形成し、トラ
ップセンターとなった。このため絶縁特性も十分でな
く、また、界面準位密度が非常に大きいためゲイト絶縁
膜としては使用できなかった。
【0007】このような有機シランを原料として形成さ
れた酸化珪素膜は、そのままではゲイト絶縁膜のような
十分な電気特性が要求される材料には使用できず、通
常、600℃以上の温度で長時間の酸化処理を必要とし
た。このような熱処理が基板にダメージを与え、また、
スループットを低下させる原因となることが問題であっ
た。
【0008】本発明はこのような現状に鑑みてなされた
もので、低温でのステップカバレージのよい酸化膜の形
成と、スループットの向上、さらにその酸化膜の質を向
上させることを目的とする。また、このような技術の積
み重ねによって最高プロセス温度が400℃以下のTF
Tの作製方法を提案するものである。
【0009】
【課題を解決するための手段】本発明の第1の方法は、
有機シランを各種CVD法によって分解・堆積すること
によって酸化珪素膜を形成し、これをパルスレーザー光
の照射によってその特性を改善せしめ、特に膜中に含ま
れる炭素や炭化水素基を排除し、よって、トラップセン
ターを無くし、これをTFTのゲイト絶縁膜に使用する
ことを主旨とするものである。本発明で使用するパルス
レーザーとしては、KrF、ArF、XeCl、XeF
等のエキシマーレーザーのような紫外光レーザーが望ま
しい。
【0010】この場合には、このレーザー照射を利用し
て、半導体被膜の結晶性の改善(例えばアモルファス状
態から結晶化状態へ変えること)をおこなうことも可能
である。もちろん、半導体被膜の結晶性の改善と酸化珪
素膜の改質を別々におこなうことも可能である。
【0011】本発明の第2の方法は、有機シランを各種
CVD法によって分解・堆積することによって酸化珪素
膜を形成し、これを酸素、オゾン、酸化窒素等を含む酸
化性の雰囲気にさらし、150〜400℃まで、加熱し
た状態で、300nm以下の波長の紫外光の照射によっ
て膜中に含まれる炭素や炭化水素基を排除し、よって、
トラップセンターを無くし、これをTFTのゲイト絶縁
膜に使用することを主旨とするものである。
【0012】もちろん第1の発明と第2の発明を組み合
わせてもより一層の効果が得られる。例えば、有機シラ
ンを原料とした酸化珪素膜を酸化雰囲気中にさらして、
150〜400℃に加熱して、波長300nmの紫外光
レーザーを照射してもよい。
【0013】TEOS等の有機シラン(その炭化水素
基、エトキシ基、水素等の一部がフッ素によって置換さ
れているものを含む)は多くの場合、常圧・室温では液
体であるので、必要に応じて、これを減圧下で昇温して
気化させ、反応チャンバーに導入する。プラズマCVD
法によって酸化珪素膜を得る場合には、有機シランに酸
素を適量混合し、また、キャリヤガスとして、アルゴ
ン、ヘリウム等の不活性ガスを混入させて反応をおこな
う。減圧CVDもしくは常圧CVDによって作製する場
合には、有機シランとオゾンとを混入し、必要に応じて
上記のキャリヤガスを混入して、反応をおこなえばよ
い。
【0014】この結果、もはや半導体被膜の結晶性を改
善するためのアニールが最高プロセス温度を決定するの
ではなく、その他の要因(例えば、水素化アニールやゲ
イト酸化膜のアニール等)が最高プロセス温度を決定す
ることとなり、基板の選択の巾は著しく改善される。具
体的には最高プロセス温度は400℃以下である。特
に、従来であれば熱的な膨張やソリ等の影響で大面積基
板上ではパターンがずれてしまったが、本発明では上述
の通り400℃以下のプロセスであるので、何ら問題が
生じない。例えば300mm×400mmというような
大きな基板であっても極めて精度良く多数のTFTを作
製することができる。このため、多面取りによってスル
ープットを向上させることが可能である。
【0015】また、基板の選択に関しては、例えば、ソ
ーダーガラスは、軟化点が低く、従来はTFTをその上
に形成して動作させることは不可能とされてきたが、本
発明によって適切な処置を施せばTFTを動作させるこ
とが可能である。
【0016】本発明の第1の応用例としては、アモルフ
ァスシリコン(a−Si)TFTを用いたアクティブマ
トリクス(AM)型の液晶表示装置(LCD)の周辺回
路がある。a−SiTFT−AMLCDは、基板として
無アルカリガラス(例えばコーニング7059)を用
い、通常400℃以下の温度でa−SiTFTを形成す
るものである。a−SiTFTは、OFF抵抗が高く、
アクティブマトリクスのスイッチング素子としては理想
的であるが、先にも述べたように動作速度が遅く、ま
た、CMOSが形成できないという理由から、周辺駆動
回路は単結晶集積回路(IC)を使用し、マトリクスの
端子をTAB等の方法でICの端子に接続している。し
かしながら、このような実装方法は、画素の大きさが小
さくなるにしたがって、困難なものとなり、また、実装
に要する費用がモジュールの大きな部分を占めるように
なった。
【0017】しかしながら、従来のプロセスではマトリ
クスと同じ基板上に周辺回路を形成することは、熱的な
問題から困難であった。しかしながら、本発明によっ
て、a−SiTFTの形成に要する温度と同じ程度の温
度でより移動度の大きなTFTを形成することができる
ようになった。
【0018】第2の応用例としては、無アルカリガラス
よりも安価なソーダガラス等の材料の上にTFTを形成
することである。この場合には、TFTをソーダガラス
に密着して形成すると、ガラス中に含まれるナトリウム
等の可動イオンが侵入するので、ガラス上には窒化珪素
もしくは酸化アルミニウムを主成分とする絶縁被膜を形
成し、さらにその上に酸化珪素等の材料で下地の絶縁膜
を形成してから、本発明を適用してTFTを形成するこ
とが望まれる。また、より不良を少なくするには、マト
リクスのTFTとしては、NTFTよりもPTFTを用
いることが好まれる。なぜならば、NTFTでは、基板
から可動イオンが侵入した場合にはチャネルが形成され
てTFTが常時オン状態となるが、PTFTでは、例え
可動イオンが侵入してもチャネルが形成されないからで
ある。
【0019】第3の応用例としては、スタテッィクな駆
動をする単純マトリクスのLCDの周辺回路がある。例
えば、強誘電性液晶材料(FLC)は、メモリー性があ
るので、単純マトリクスであっても高コントラストが得
られるが、従来は周辺回路はa−SiTFT−AMLC
Dと同じくICをTAB等の方法で接続していた。同様
に液晶のコレステリック相とネマティック相との間の相
変化を利用してスタティックな動作をおこなうLCDも
周辺回路をTAB接続していた。また、ネマティック液
晶と強誘電ポリマーを組み合わせることによってスタテ
ッィクな駆動をおこなうLCD(例えば、特開昭61−
1152)も提案されているが、やはり周辺回路はTA
B接続されることが前提とされている。
【0020】これらのLCDは単純マトリクスであるの
で、安価な基板を使用して大画面が得られると同時によ
り高精彩が得られることも特徴である。高精彩とするた
めには端子間のピッチを狭めなければならないが、そう
するとIC実装が困難となるという矛盾を抱えていた。
本発明によって、安価な基板であっても熱的な問題を気
にすること無く周辺回路をモノリシックに形成できる。
【0021】第4の応用例としては、金属配線が形成さ
れた後の半導体集積回路において、TFTを形成する、
いわゆる3次元ICが上げられる。その他にも様々な応
用が可能である。以下に実施例を示し、より詳細に本発
明を説明する。
【0022】
【実施例】
〔実施例1〕 本発明によって、TFTを作製する例を
図1に示す。まず、基板(コーニング7059、300
mm×300mmもしくは100mm×100mm)1
01上に下地酸化膜102として厚さ100〜300n
mの酸化珪素膜を形成した。この酸化膜の形成方法とし
ては、酸素雰囲気中でのスパッタ法やTEOSをプラズ
マCVD法で分解・堆積した膜を450〜650℃でア
ニールしてもよい。
【0023】その後、プラズマCVD法やLPCVD法
によってアモルファス状のシリコン膜103を30〜1
50nm、好ましくは50〜100nm堆積した。そし
て、図1(A)に示すようにKrFエキシマーレーザー
(波長248nm、パルス幅20nsec)を照射し
て、シリコン膜103の結晶性を改善させた。レーザー
照射装置は図3(B)に示されるものを用いた。
【0024】レーザー照射時には、試料の温度を150
〜400℃に加熱した。また、雰囲気は10mtorr
以下とした。この結果、結晶性を良好にすることができ
た。レーザーのエネルギー密度は200〜400mJ/
cm2 、好ましくは250〜300mJ/cm2 とし
た。このようにして形成されたシリコン膜103の結晶
性をラマン散乱分光法によって調べたところ、単結晶シ
リコンのピーク(521cm-1)とは異なって、515
cm-1付近に比較的ブロードなピークが観測された。
【0025】次にシリコン層103を島状にパターニン
グして、NTFT領域104とPTFT領域105を形
成した。さらに、TEOSを原料とし、酸素とともに基
板温度150〜400℃、好ましくは200〜250℃
で、RFプラズマCVD法で酸化珪素膜を分解・堆積
し、これをゲイト酸化膜106とした。TEOSと酸素
の圧力比は1:1〜1:3、また、圧力は0.05〜
0.5torr、RFパワーは100〜250Wとし
た。この工程においては、やはりTEOSを原料として
オゾンガスとともに減圧CVD法もしくは常圧CVD法
によって、基板温度を150〜400℃、好ましくは2
00〜250℃として形成してもよい。
【0026】このような酸化膜中には多量の炭化水素基
が含まれており、そのため、膜には多数のトラップセン
ターが存在し、このままではゲイト酸化膜としては使用
できない。そこで、図3(B)に示す装置によってレー
ザー照射をおこなって、酸化膜中のトラップセンターを
減少せしめた。図に示すように、チャンバー308に
は、酸素ガス導入口310と排気ポート313、石英製
の窓309が設けられ、また、チャンバー内にはヒータ
ー314を有するホルダー311が配置され、その上に
試料312が置かれる。そして、窓309を通して、レ
ーザー光もしくは(インコヒーレントな)紫外光が試料
に照射される。
【0027】チャンバー内は、十分な真空まで排気され
た後、酸素、オゾン、もしくは酸化窒素(NO2 、N
O、N2 O等)が導入された。好ましくはこのレーザー
照射は10torr以下の減圧下で行われる。なぜなら
ば、減圧状態の方が酸化膜中の炭素原子の離脱が容易で
あるからである。レーザーはKrFレーザー光を使用し
た。しかし、他の紫外光レーザーを使用してもよいこと
はいうまでもない。このときにはレーザー光のエネルギ
ー密度は250〜300mJ/cm2 と設定し、また、
ショット数も10回とした。好ましくは、温度を150
〜400℃、代表的には300℃に保つと良い。その結
果、ゲイト酸化膜の界面準位密度は1011cm-2以下に
減少した。
【0028】その後、厚さ200nm〜5μmのアルミ
ニウム膜を電子ビーム蒸着法によって形成して、これを
パターニングし、図1(C)に示すようにゲイト電極1
07、108を形成した。このとき、アルミニウムは後
のレーザー照射に耐える必要があるので、電子ビーム蒸
着によって形成した反射率の高いアルミニウム膜を用い
た。電子ビーム蒸着で形成したアルミニウム膜では光学
顕微鏡では粒の存在が確認できないほど表面が平坦であ
った。電子顕微鏡によって観測した結果、粒の大きさは
200nm以下であった。すなわち、使用するレーザー
の波長よりも小さな粒径となるようにしなければならな
い。
【0029】その後、イオンドーピング法によって、各
TFTの島状シリコン膜中に、ゲイト電極部をマスクと
して自己整合的に不純物を注入した。この際には、最初
に全面にフォスフィン(PH3 )をドーピングガスとし
て燐を注入し、その後、図の島状領域104だけをフォ
トレジストで覆って、ジボラン(B2 6 )をドーピン
グガスとして、島状領域105だけに硼素を注入した。
ドーズ量は、燐は2〜8×1015cm-2、硼素は4〜1
0×1015cm-2とし、硼素のドーズ量が燐を上回るよ
うに設定した。
【0030】さらに、図1(D)に示すようにKrFエ
キシマーレーザー(波長248nm、パルス幅20ns
ec)を照射して、上記不純物領域の導入によって、結
晶性の劣化した部分の結晶性を改善させた。この際の装
置としても、やはり図3(B)に示されるものを用い
た。レーザーのエネルギー密度は200〜400mJ/
cm2 、好ましくは250〜300mJ/cm2 とし
た。試料は特に加熱しなかった。こうして、N型不純物
(燐)を領域109、110に、P型不純物(硼素)を
領域111、112を形成した。これらの領域のシート
抵抗は200〜800Ω/□であった。その後、全面に
層間絶縁物113として、TEOSを原料として、これ
と酸素とのプラズマCVD法、もしくはオゾンとの減圧
CVD法あるいは常圧CVD法によって酸化珪素膜を厚
さ300nm形成した。基板温度は150〜400℃、
好ましくは200℃〜300℃とした。
【0031】そして、TFTのソース/ドレインにコン
タクトホールを形成し、アルミニウム配線114〜11
6を形成した。図1(E)には、左側のNTFTとPT
FTでインバータ回路が形成されていることが示されて
いる。TFTの移動度はNTFTで50〜100cm2
/Vs、PTFTで30〜100cm2 /Vsが得られ
た。本実施例では最高プロセス温度は400℃以下であ
るので、コーニング7059等の無アルカリガラスであ
れば、基板の縮みやソリ等は皆無である。このため、基
板が本実施例の如く大きなものであってもパターンのず
れが発生することはほとんどなく、したがって、大面積
ディスプレーもしくはその駆動回路に応用する上で都合
がよい。
【0032】〔実施例2〕 ソーダガラス基板上にTF
Tを形成し、アクティブマトリクス型の液晶表示素子を
作製した例を示す。基板201としてはソーダガラス基
板(厚さ1.1mm、300×400mm)を使用し
た。ソーダガラスは多量のナトリウムを含有するので、
このナトリウムがTFT中に拡散しないようにプラズマ
CVD法で全面に厚さ5〜50nm、好ましくは5〜2
0nmの窒化珪素膜202を形成した。このように、基
板を窒化珪素または酸化アルミニウムの皮膜でコーティ
ングしてこれをブロッキング層とする技術は、本発明人
等の出願である特願平3−238710、同3−238
714に記述されている。
【0033】ついで下地酸化膜203(酸化珪素)を形
成した後、LPCVD法もしくはプラズマCVD法でシ
リコン膜204(厚さ30〜150nm、好ましくは3
0〜50nm)を形成し、400℃で1時間脱水素化を
行った後、これをパターニングして島状の半導体領域
(TFTの活性層)を形成した。さらにテトラ・エトキ
シ・シラン(TEOS)を原料として、酸素雰囲気中の
プラズマCVD法によって、酸化珪素のゲイト絶縁膜
(厚さ70〜120nm、典型的には100nm)20
5を形成した。基板温度はガラスの縮みやソリを防止す
るために400℃以下、好ましくは200〜350℃と
した。しかしながら、この程度の基板温度では、酸化膜
中には多量の炭化水素基が含まれ、多くの再結合中心が
存在し、例えば、界面準位密度は1012cm-2以上でゲ
イト絶縁膜としては使用できないレベルのものであっ
た。
【0034】そこで、図2(A)に示すようにKrFレ
ーザー光を照射して、このシリコン膜204の結晶性を
改善せしめると同時にゲイト酸化膜205の再結合中心
(トラップセンター)を減少させ、ゲイト酸化膜205
の特性の改善を図った。すなわち、本工程では、実施例
1においては2つの工程に分けてなされていた、シリコ
ン膜の結晶化と、ゲイト酸化膜の改善という2つの作用
を1つの工程でおこなった。
【0035】好ましくはこのレーザー照射は10tor
r以下の酸素過剰雰囲気の減圧下で行われる。なぜなら
ば、減圧状態の方が酸化膜中の炭素原子の離脱が容易で
あるからである。酸素分圧は、例えば1〜10torr
とした。このときにはレーザー光のエネルギー密度は2
50〜300mJ/cm2 と設定し、また、ショット数
も10回とした。好ましくは、温度を150〜400
℃、代表的には300℃に保つと良い。レーザー照射の
装置としては図3(B)に示すものを用いた。その結
果、シリコン膜204は結晶性が改善され、また、ゲイ
ト酸化膜の界面準位密度も1011cm-2以下に減少し
た。
【0036】次に、実施例1と同じ要領でアルミニウム
のゲイト電極208を形成し、基板ごと電解溶液に浸漬
して、これを陽極として通電し、ゲイト電極等のアルミ
ニウム配線表面に陽極酸化物の被膜209を厚さ206
nm形成した。このような陽極酸化の技術は本発明人等
の出願である特願平4−30220、同4−3863
7、および同4−54322に記述されている。この工
程の完了した様子を図2(B)に示す。また、陽極酸化
工程が終了した後に、逆に負の電圧、例えば−100〜
−200Vの電圧を0.1〜5時間印加してもよい。こ
のときには、基板温度は100〜250℃、代表的には
150℃とすることが好ましい。この工程によって、酸
化珪素中あるいは酸化珪素とシリコン界面にあった可動
イオンがゲイト電極(Al)に引き寄せられる。このよ
うに、陽極酸化後、もしくは陽極酸化中にゲイト電極に
負の電圧を印加する技術は、本発明人等の出願の特願平
4−115503(平成4年4月7日出願)に記述され
ている。
【0037】その後、P型の不純物として、硼素をイオ
ンドーピング法でシリコン層に自己整合的に注入し、T
FTのソース/ドレイン208、209を形成し、さら
に、図2(C)に示すように、これにKrFレーザー光
を照射して、このイオンドーピングのために結晶性の劣
化したシリコン膜の結晶性を改善せしめた。このときに
はレーザー光のエネルギー密度は250〜300mJ/
cm2 と設定した。このレーザー照射によって、このT
FTのソース/ドレインのシート抵抗は300〜800
Ω/□となった。
【0038】その後、ポリイミドによって層間絶縁物2
10を形成し、さらに、画素電極211をITOによっ
て形成した。そして、コンタクトホールを形成して、T
FTのソース/ドレイン領域にクロム/アルミニウム多
層膜で電極212、213を形成し、このうち一方の電
極213はITOにも接続するようにした。クロム/ア
ルミニウム多層膜は、下層にクロム膜20〜200n
m、典型的には100nm、上層にアルミニウム膜10
0〜2000nm、典型的には500nmが堆積されて
できている。これらは連続的にスパッタ法にて形成する
ことが望まれる。最後に、水素中で200〜300℃で
2時間アニールして、シリコンの水素化を完了した。こ
のようにして、TFTが完成した。同時に作製した多数
のTFTをマトリクス状に配列せしめてアクティブマト
リクス型液晶表示装置とした。
【0039】〔実施例3〕 本発明によって、TFTを
作製する例を図1に示す。まず、基板101上に下地酸
化膜102として厚さ100〜300nmの酸化珪素膜
を形成した。その後、プラズマCVD法やLPCVD法
によってアモルファス状のシリコン膜103を30〜1
50nm、好ましくは50〜100nm堆積した。そし
て、図1(A)に示すようにKrFエキシマーレーザー
(波長248nm、パルス幅20nsec)を照射し
て、シリコン膜103の結晶性を改善させた。
【0040】次にシリコン層103を島状にパターニン
グして、NTFT領域104とPTFT領域105を形
成した。さらに、TEOSを原料としRFプラズマCV
D法で酸化珪素膜を分解・堆積し、これをゲイト酸化膜
106とした。このような酸化膜中には多量の炭化水素
基が含まれており、そのため、膜には多数のトラップセ
ンターが存在し、このままではゲイト酸化膜としては使
用できない。そこで、図3(A)に示す装置によってレ
ーザー照射をおこなって、酸化膜中のトラップセンター
を減少せしめた。図に示すように、チャンバー301に
は、シャワー状の酸素ガス導入管305と排気ポート3
06、紫外光ランプ303が設けられ、また、チャンバ
ー内にはヒーター307を有するホルダー302が配置
され、その上に試料304が置かれる。紫外光ランプの
発光スペクトルは250nm付近にピークを持ってい
た。消費電力は40Wであった。
【0041】チャンバー内は、シャワー状の酸素、オゾ
ン、もしくは酸化窒素(NO2 、NO、N2 O等)が試
料に吹きつけられた。特にチャンバー内を真空にまで排
気することはしなかった。紫外光照射処理は大気圧でお
こなわれた。この紫外光と酸化性ガスとの光化学反応に
よって、活性状態の酸素、もしくはオゾンが生成し、こ
れが酸化珪素膜中の炭素、炭化水素等と反応して、膜中
の炭素原子を十分な量にまで減らすことができた。好ま
しくは、試料の温度を150〜400℃、代表的には3
00℃に保つと良い。その結果、ゲイト酸化膜の界面準
位密度は1011cm-2以下に減少した。
【0042】図3(A)の装置の代わりに、図3(C)
に示される装置を使用してもよい。この装置には、チャ
ンバー315に酸素導入口320と排気ポート321、
紫外光ランプ317が設けられ、また、チャンバー内に
はヒーター316とその上のホルダー318が配置さ
れ、その上に試料319が置かれる。この装置では、チ
ャバー内を十分な真空にまで排気した後、酸素、オゾ
ン、もしくは酸化窒素等の酸化性ガスを導入した。
【0043】その後、厚さ200nm〜5μmのアルミ
ニウム膜を電子ビーム蒸着法によって形成して、これを
パターニングし、図1(C)に示すようにゲイト電極1
07、108を形成した。さらに、イオンドーピング法
によって、各TFTの島状シリコン膜中に、ゲイト電極
部をマスクとして自己整合的に不純物を注入し、図1
(D)に示すようにKrFエキシマーレーザー(波長2
48nm、パルス幅20nsec)を照射して、上記不
純物領域の導入によって、結晶性の劣化した部分の結晶
性を改善させた。こうして、N型不純物(燐)を領域1
09、110に、P型不純物(硼素)を領域111、1
12を形成した。これらの領域のシート抵抗は200〜
800Ω/□であった。その後、全面に層間絶縁物11
3として、TEOSを原料として酸化珪素膜を厚さ30
0nm形成した。
【0044】そして、TFTのソース/ドレインにコン
タクトホールを形成し、アルミニウム配線114〜11
6を形成した。図1(E)には、左側のNTFTとPT
FTでインバータ回路が形成されていることが示されて
いる。TFTの移動度はNTFTで50〜100cm2
/Vs、PTFTで30〜100cm2 /Vsが得られ
た。また、このようにして作製されたシフトレジスタ
(5段)では、20Vのドレイン電圧で10MHz以上
の駆動を確認した。
【0045】
【発明の効果】本発明によって、低温で極めて歩留りよ
くTFTを作製することが出来た。特に大面積基板上に
TFTを形成し、これをアクティブマトリクスや駆動回
路に利用することによる産業上のインパクトは大きい。
実施例では示さなかったが、本発明を単結晶結晶ICや
その他のICの上にさらに半導体回路を積み重ねるとい
ういわゆる立体ICを形成することに用いてもよい。ま
た、実施例では主として各種LCDに本発明を使用する
例を示したが、その他の絶縁基板上に形成することが要
求される回路、例えばイメージセンサー等においても本
発明が実施できることは自明である。
【図面の簡単な説明】
【図1】本発明によるTFTの作製方法を示す。
【図2】本発明によるTFTの作製方法を示す。
【図3】本発明に使用したレーザー、紫外光処理装置の
概念図を示す。
【符号の説明】
101 絶縁基板 102 下地酸化膜 103 半導体領域 104 島状半導体領域(NTFT用) 105 島状半導体領域(PTFT用) 106 ゲイト絶縁膜 107 ゲイト電極(NTFT用) 108 ゲイト電極(PTFT用) 109、110 N型不純物領域 111、112 P型不純物領域 113 層間絶縁物 114〜116 金属配線
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−119974(JP,A) 特開 平2−224253(JP,A) 特開 平2−295111(JP,A) 特開 昭63−105970(JP,A) 特開 平1−238024(JP,A) 特開 平4−110470(JP,A) 特開 平3−132041(JP,A) 特開 平3−34434(JP,A) 特開 昭58−98933(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 H01L 21/336 H01L 21/20 H01L 21/316

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁基板上にアモルファス状の半導体膜
    を形成した後、有機シランを原料とする化学的気相成長
    法によって前記半導体膜上に酸化珪素膜を形成して薄膜
    状半導体装置を作製する際、150〜400℃に加熱さ
    れた状態で前記半導体膜及び前記酸化珪素膜に対してレ
    ーザー光を照射することを特徴とする薄膜状半導体装置
    の作製方法。
  2. 【請求項2】 絶縁基板上にアモルファス状の半導体膜
    を形成した後、有機シランを原料とするプラズマCV
    D、減圧CVD、及び常圧CVDのいずれか一つの方法
    によって前記半導体膜上に酸化珪素膜を形成して薄膜状
    半導体装置を作製する際、150〜400℃に加熱され
    た状態で前記半導体膜及び前記酸化珪素膜に対してレー
    ザー光を照射することを特徴とする薄膜状半導体装置の
    作製方法。
  3. 【請求項3】 絶縁基板上にアモルファス状の半導体膜
    を形成した後、有機シランを原料とする化学的気相成長
    法によって前記半導体膜上に酸化珪素膜を形成して薄膜
    状半導体装置を作製する際、150〜400℃に加熱さ
    れた状態で前記半導体膜及び前記酸化珪素膜に対して酸
    素、オゾン、もしくは酸化窒素を含む雰囲気中で紫外光
    を照射することを特徴とする薄膜状半導体装置の作製方
    法。
  4. 【請求項4】 絶縁基板上にアモルファス状の半導体膜
    を形成した後、有機シランを原料とするプラズマCV
    D、減圧CVD、及び常圧CVDのいずれか一つの方法
    によって前記半導体膜上に酸化珪素膜を形成して薄膜状
    半導体装置を作製する際、150〜400℃に加熱され
    た状態で前記半導体膜及び前記酸化珪素膜に対して酸
    素、オゾン、もしくは酸化窒素を含む雰囲気中で紫外光
    を照射することを特徴とする薄膜状半導体装置の作製方
    法。
  5. 【請求項5】 前記レーザー光は、紫外光レーザーであ
    ることを特徴とする請求項1又は2記載の薄膜状半導体
    装置の作製方法。
  6. 【請求項6】 前記レーザー光の照射は、10torr
    以下の減圧下で行われることを特徴とする請求項1又は
    2記載の薄膜状半導体装置の作製方法。
  7. 【請求項7】 前記紫外光の照射は、10torr以下
    の減圧下で行われることを特徴とする請求項3又は4記
    載の薄膜状半導体装置の作製方法。
  8. 【請求項8】 前記酸化珪素膜の形成は、前記絶縁基板
    の温度が400℃以下で行われることを特徴とする請求
    項1乃至4のいずれか1つ記載の薄膜状半導体装置の作
    製方法。
JP17619393A 1992-08-27 1993-06-23 薄膜状半導体装置の作製方法 Expired - Lifetime JP3170533B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17619393A JP3170533B2 (ja) 1992-08-27 1993-06-23 薄膜状半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4-252296 1992-08-27
JP25229692 1992-08-27
JP17619393A JP3170533B2 (ja) 1992-08-27 1993-06-23 薄膜状半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH06124889A JPH06124889A (ja) 1994-05-06
JP3170533B2 true JP3170533B2 (ja) 2001-05-28

Family

ID=26497215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17619393A Expired - Lifetime JP3170533B2 (ja) 1992-08-27 1993-06-23 薄膜状半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP3170533B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0855848A (ja) * 1994-08-11 1996-02-27 Semiconductor Energy Lab Co Ltd 酸化珪素膜の加熱処理方法
JP3359794B2 (ja) * 1994-08-31 2002-12-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6656779B1 (en) * 1998-10-06 2003-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus having semiconductor circuits made of semiconductor devices, and method of manufacture thereof
US7223670B2 (en) * 2004-08-20 2007-05-29 International Business Machines Corporation DUV laser annealing and stabilization of SiCOH films
JP2009260333A (ja) * 2008-03-26 2009-11-05 Meidensha Corp 酸化膜改質方法とその装置及びプロセス装置

Also Published As

Publication number Publication date
JPH06124889A (ja) 1994-05-06

Similar Documents

Publication Publication Date Title
US7416907B2 (en) Semiconductor device and method for forming the same
US6655767B2 (en) Active matrix display device
US5977559A (en) Thin-film transistor having a catalyst element in its active regions
KR0171437B1 (ko) 반도체 회로 및 그 제조 방법
KR100333153B1 (ko) 반도체장치제작방법
KR100297315B1 (ko) 반도체 장치의 제조방법
KR100291971B1 (ko) 기판처리장치및방법과박막반도체디바이스제조방법
JPH06296023A (ja) 薄膜状半導体装置およびその作製方法
JPH0869968A (ja) 半導体装置の作製方法
JP3122699B2 (ja) 薄膜状半導体装置の作製方法。
US6300659B1 (en) Thin-film transistor and fabrication method for same
JP3781787B2 (ja) 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法
US6149984A (en) Laser irradiation method
KR100369918B1 (ko) 반도체장치제조방법
JP3170533B2 (ja) 薄膜状半導体装置の作製方法
KR100512683B1 (ko) 절연막 제조장치
JP3462157B2 (ja) 半導体装置の作製方法
JP3560929B2 (ja) 半導体装置の作製方法
JP4112451B2 (ja) 半導体装置の作製方法
JPH07183234A (ja) 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法
JP3973960B2 (ja) 半導体装置の作製方法
JP2002134426A (ja) 薄膜の製造方法とその製造装置、および薄膜トランジスタとその製造方法
JPH09171965A (ja) 半導体装置の作製方法
JP3383280B2 (ja) 半導体装置の作製方法
KR100273833B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080316

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090316

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100316

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100316

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100316

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110316

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110316

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120316

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120316

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130316

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130316

Year of fee payment: 12