JP2002134426A - 薄膜の製造方法とその製造装置、および薄膜トランジスタとその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】デバイス性能の低下を抑制しつつ製造プロセス
温度の低温化及び製造工程数の低減が図れる薄膜の製造
方法を提供する。 【解決手段】基板１上に所定のパターン形状のエネルギ
ー吸収体２を形成する工程と、エネルギー吸収体２上に
絶縁層３を形成する工程と、絶縁層３上に半導体薄膜を
形成する工程であって、エネルギー吸収体２にエネルギ
ーを付与して該エネルギーをエネルギー吸収体２から熱
として放散させることにより絶縁層３を選択的に加熱
し、これによりエネルギー吸収体２の上方及びその近傍
の領域と、それ以外の領域とで膜質の異なる半導体薄膜
を形成する工程と、半導体薄膜をエッチングすることに
より、エネルギー吸収体２の上方及びその近傍の領域以
外の領域を選択的に除去して、半導体薄膜を所定の形状
にパターニングする工程とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜の製造方法お
よびその製造装置と、液晶表示素子や有機ＥＬ素子等に
おいてスイッチング素子等として用いられる薄膜トラン
ジスタおよびその製造方法に関するものである。

【０００２】

【従来の技術】水素化アモルファスシリコン薄膜（以
下、ａ−Ｓｉ：Ｈ薄膜と称する。）は、液晶ディスプレ
イ用の画素スイッチングトランジスタやファクシミリに
おけるイメージセンサ用光センサ、電卓用バッテリーと
しての太陽電池等に実用化されてきた。このａ−Ｓｉ：
Ｈ薄膜の最大の長所は、高々３００℃程度のプロセス温
度で、大面積の基板上に再現性よく、かつ安定的に製造
できる点にある。しかし、液晶ディスプレイやイメージ
センサに於ける画素の高密度化が進むにしたがい、より
高速の駆動に追随できるシリコン半導体薄膜が求められ
る様になった。従来の、ａ−Ｓｉ：Ｈ薄膜を用いたトラ
ンジスタの移動度は高々１．０ｃｍ²／Ｖ・ｓｅｃであ
り、その要求を充分満たせる性能ではない。そこで、移
動度の向上を図る為、ａ−Ｓｉ：Ｈ薄膜を結晶化させる
技術の開発が行われている。その結晶化の方法として
は、例えば下記の技術が挙げられる。

【０００３】１）シランガスに水素またはＳｉＦ₄を混
合させた原料ガス用いて、プラズマＣＶＤ法により基板
上に薄膜を堆積し、その薄膜を結晶化させる方法

【０００４】２）ａ−Ｓｉ薄膜を前駆体として、このａ
−Ｓｉ薄膜の結晶化を試みる方法

【０００５】これらのうち、前記２）に述べた結晶化方
法としては、６００℃程度の温度で長時間熱処理を行う
固相成長法やエキシマレーザーアニール法等が例示でき
る。

【０００６】特に、後者のエキシマレーザーアニール法
を用いた場合、基板の温度を積極的に上げなくても、移
動度の高い多結晶シリコン薄膜（＞１００ｃｍ²／Ｗ・
ｓｅｃ）を得ることに成功している。このことは、IEEE
Electron Device Letters,7(1986),p.276-278、IEEE T
ransactions on Electron Devices, 42(1995),p.251-25
7等に於いて詳細に述べられている。

【０００７】前述のａ−Ｓｉ：Ｈ薄膜または多結晶シリ
コン薄膜のＴＦＴを、液晶ディスプレイに於ける画素部
分にスイッチングトランジスタとして使用した場合、Ｔ
ＦＴに印加された信号を所定時間内に液晶（層）に書き
込む為に十分なオン電流が必要であると共に、オフ時の
リーク電流の低減も要求される。また、駆動回路を基板
の周辺部に設けた内蔵型の液晶ディスプレイに於いて、
その駆動回路に多結晶シリコン薄膜のＴＦＴを用いた場
合には、回路素子としての各ＴＦＴの性能と信頼性が充
分保証される必要がある。

【０００８】これらの要求を満たす為、例えばａ−Ｓ
ｉ：Ｈ薄膜を有するＴＦＴに於いては、ソース領域およ
びドレイン領域に不純物をドープしておくことにより、
リーク電流の低減を図っている。また、多結晶シリコン
薄膜のＴＦＴに於いては、オフセット構造やＬＤＤ構造
を採用することにより、ＴＦＴの性能と信頼性を両立さ
せ、それと同時にオフ時のいわゆるリーク電流も低減さ
せている（ここで、オフセット構造とは、半導体のチャ
ネル部（トップゲート型のＴＦＴに於いてはゲート電極
の直下に位置する。）と、ソース領域およびドレイン領
域との間に適当な間隔（例えば０．５μｍ）を設けた構
造を言う。また、ＬＤＤ構造とは、半導体のチャネル部
（ゲート電極直下）と、ソース領域およびドレイン領域
との間に、両領域よりも低濃度の不純物を拡散させたド
ーピング領域を設ける構造を言う。）。

【０００９】今後、例えば液晶ディスプレイに要求され
ることとしては、低コストおよび画品質等（例えば、写
真画質の様な解像度を有する表示品位）であろう。これ
らの要求を満たす為には、当然液晶ディスプレイに於け
る画素の高精細化、内蔵駆動回路の高速化が必要とな
り、技術的にはＴＦＴの微細化が重要な必須技術とな
る。

【００１０】このＴＦＴの一層の微細化が実現されれ
ば、例えば画素部分に用いるＴＦＴ（以下、画素用ＴＦ
Ｔと称する）に於いては、画素の開口率の向上、寄生容
量の容量値の低減、画質の向上および駆動の高速化を一
層図ることができる。また、内蔵駆動回路に使用するＴ
ＦＴ（以下、駆動回路用ＴＦＴと称する）に於いては、
寄生容量の容量値の低減によりさらに高速の駆動が可能
となる。

【００１１】但し、ＴＦＴを一層微細化するには、さら
に解決すべき問題がある。その一つを画素用ＴＦＴの観
点から述べると、それは、従来のオフ時のリーク電流
（約１０〜１２Ａ）をさらに１桁以上低減して、パネル
面内の輝度差を低減しなければならないことである。こ
の問題を解決しなければ、たとえＴＦＴの微細化により
１画素の面積を小さくし、かつ、信号の電荷を蓄積する
蓄積容量部を小さくできたとしても、開口率を低減させ
ることなく、明るい表示を実現するのは困難となる。ま
た、前記の課題を駆動回路用ＴＦＴの観点から述べる
と、前述のオフセット構造やＬＤＤ構造をとる為には、
微細加工精度およびフォトリソグラフィー技術の合わせ
精度等、製造上の理由が大きな制約となる。さらに、オ
フセット構造やＬＤＤ構造は、安定した特性と、構造的
に自己整合的であることとが要求されるので、製造プロ
セスは一層複雑になり、コスト高を招来する。

【００１２】また、液晶ディスプレイに使用する画素用
ＴＦＴや駆動回路用ＴＦＴ、表示と画像の入力一体化パ
ネル、ファクシミリに使用するイメージセンサ用光セン
サ、または電卓のバッテリーに使用する太陽電池等は、
フレキシブル基板（プラスチック等）を使用することに
よって、電子ペーパーやネットワーク（インターネッ
ト）に接続可能な超薄型フレキシブル入出力パネルへの
展開が期待される。よって、この様なフレキシブル基板
に対しても、特性の優れた薄膜トランジスタ、光センサ
ー、太陽電池等を低コストで製造する技術が必要であ
る。

【００１３】しかしながら、前記フレキシブル基板にＴ
ＦＴ等を搭載させる為には、そのフレキシブル基板上に
ＴＦＴを作製する為の微細化の技術と信頼性の向上とが
必要となる。また、フレキシブル基板は、例えばガラス
基板等と比較して耐熱性に劣る為、製造プロセスの低温
化も図る必要がある。さらに、製造コストを抑制する為
には、製造工程数の削減も求められる。

【００１４】以上のことを要約すると、従来のＴＦＴに
は以下に述べる課題がある。 ＴＦＴの微細化に伴う製造プロセスの複雑化および高
コスト化 ＴＦＴの微細化に伴うＴＦＴの信頼性の低下 フレキシブル基板等にＴＦＴを形成する際のプロセス
温度が高い

【００１５】

【発明が解決しようとする課題】本発明は、前記の課題
を解決する為になされたものであり、その目的は、デバ
イス性能の低下を抑制しつつ製造プロセス温度の低温化
および製造工程数の低減を図ることにある。

【００１６】

【課題を解決するための手段】（薄膜の製造方法） （１）前記の課題を解決する為に、本発明に係る薄膜の
製造方法は、基板の上に薄膜を形成する工程であって、
前記基板を選択的に加熱することにより、該基板の領域
毎に膜質の異なる薄膜を形成する工程と、前記薄膜をエ
ッチングすることにより、該薄膜のうち所定の膜質の部
分のみを選択的に除去して、前記薄膜を所定の形状にパ
ターニングする工程とを有することを特徴とする。

【００１７】前記の方法によれば、プロセス温度の低温
化およびプロセスステップの削減を図ることができる。
すなわち前記方法に於ける薄膜の形成は、基板の全面を
加熱して行うのではなく、膜形成に必要な部分だけを選
択的に加熱して行う。従って、基板温度の大幅な上昇を
防止でき、プロセス温度の低減が図れる。

【００１８】また、基板を選択的に加熱するのは、基板
表面に温度分布を生じさせる為である。これにより、基
板上の領域毎に温度条件が変わるので、領域毎に膜質の
異なった薄膜が基板上に形成される。例えば基板の選択
的な加熱により、基板上に高温の領域と低温の領域とを
生じさせた場合、高温の領域に対応する部分と低温の領
域に対応する部分とで膜質を異ならせることができる。
ここで、膜質の違いは、薄膜をエッチングする際にエッ
チング速度の差として現れる。すなわち、高温の領域に
対応する部分と低温の領域に対応する部分とでエッチン
グ速度を比較すると、前者の方がエッチング速度が小さ
い。この為、同じ条件で薄膜のエッチングを行っても、
低温の領域に対応する部分のみが選択的に除去される。
よって、前記の方法によれば、マスクを使用しなくて
も、所定のパターン形状を備えた薄膜の形成が可能とな
り、従来必要であったフォトリソグラフィ法等の加工プ
ロセスを削減することが可能となる。

【００１９】（２）また、前記の課題を解決する為に、
本発明に係る他の薄膜の製造方法は、基板の上に薄膜を
堆積する工程であって、前記基板を選択的に加熱するこ
とにより、該基板の領域毎に堆積速度を異ならせて、所
定の領域にのみ薄膜を堆積する工程を有することを特徴
とする。

【００２０】前記の方法によれば、（１）の方法と同様
に、薄膜の形成の際、基板の全面を加熱するのではなく
膜形成に必要な部分だけを選択的に加熱して行うので、
プロセス温度の低温化が図れる。

【００２１】また薄膜の堆積は、例えばＣＶＤ法等の化
学的手法を用いる場合、基板の表面温度を所定の温度以
上にして成膜処理を行う必要がある。この為、前記温度
に達しない基板の領域では、基板上に堆積するのに必要
な堆積速度に達することができない。従って、前記方法
の様に基板を選択的に加熱すれば、基板上の加熱された
領域のみが膜形成に必要な堆積速度に達する為、その領
域にのみ薄膜を堆積することができる。この結果、従来
より薄膜のパターニングの際に必要であったリソグラフ
ィ工程を行うことなく、所定のパターン形状を有する薄
膜を形成することができ、製造工程数の減少による低コ
スト化が図れる。

【００２２】前記（１）および（２）の各方法に於い
て、前記基板の選択的な加熱は、前記基板上にエネルギ
ー吸収体または所定のパターン形状を有するエネルギー
吸収体を形成した後、前記エネルギー吸収体にエネルギ
ーを付与することにより、該エネルギー吸収体から熱を
放散させて行うことができる。ここで、エネルギー吸収
体とは、熱的エネルギーまたは電磁的エネルギー等を吸
収すると共に、これらのエネルギーを熱の形で放散する
ものを言う。

【００２３】さらに、前記エネルギーの付与は、前記エ
ネルギー吸収体に電磁波を照射することにより行うこと
ができる。前記電磁波としては、例えば光等が挙げられ
る。

【００２４】また、前記（１）および（２）の各方法に
於いて、前記基板の選択的な加熱は、前記基板上に導電
膜または所定のパターン形状を有する導電膜を形成した
後、前記導電膜に通電することにより、該導電膜から熱
を放散させて行うことも可能である。

【００２５】さらに前記基板の選択的な加熱は、間欠的
に行うのが好ましい。基板を連続して一定時間加熱する
と、基板表面に於ける高温の領域と低温の領域との間で
の温度差を小さくし、両領域での差異を明確にすること
ができなくなる。しかしながら、間欠的な加熱である
と、吸収したエネルギーを熱として放散するエネルギー
吸収体の特性により、両領域での温度差をはっきりとす
ることができる。これにより、基板上に形成される薄膜
の膜質も明確に異ならせることができ、パターンの形状
異常を防止して所望のパターン形状が得られる。

【００２６】また、前記（１）の方法に於ける前記薄膜
を形成する工程、および前記（２）の方法に於ける前記
薄膜を堆積する工程に於いては、ＣＶＤ法を用いるのが
好ましい。さらに、前記（１）の方法に於いては、前記
ＣＶＤ法のうち、プラズマＣＶＤ法を採用するのがより
好ましい。

【００２７】（薄膜トランジスタの製造方法） （１）前記の課題を解決する為に、本発明に係る薄膜ト
ランジスタの製造方法は、絶縁性基板上に所定のパター
ン形状の金属薄膜を形成する工程と、前記金属薄膜上に
絶縁層を形成する工程と、前記絶縁層上に半導体薄膜を
形成する工程であって、前記金属薄膜にエネルギーを付
与して該エネルギーを金属薄膜から熱として放散させる
ことにより絶縁層を選択的に加熱し、これにより該金属
薄膜の上方およびその近傍の領域と、それ以外の領域と
で膜質の異なる半導体薄膜を形成する工程と、前記半導
体薄膜をエッチングすることにより、前記金属薄膜の上
方およびその近傍の領域以外の領域を選択的に除去し
て、半導体薄膜を所定の形状にパターニングする工程と
を有することを特徴とする。

【００２８】前記の方法によれば、半導体薄膜の形成の
際に、絶縁性基板のうち膜形成に必要な部分だけを選択
的に加熱して行うので、基板温度の大幅な上昇を防止で
き、プロセス温度の低減が図れる。この結果、例えばフ
レキシブル基板等にも薄膜トランジスタを形成すること
ができる。

【００２９】また、前記の方法によれば、領域毎に膜質
の異なる半導体薄膜を形成できるので、同一の条件でエ
ッチングを行っても所定の部分のみを選択的に除去する
ことができる。この結果、マスクを用いることなく所定
のパターン形状を有する半導体薄膜を形成できるので、
製造コストの低減が図れる。

【００３０】（２）また、前記の課題を解決する為に、
本発明に係る他の薄膜トランジスタの製造方法は、絶縁
性基板上に所定のパターン形状の金属薄膜を形成する工
程と、前記金属薄膜上に絶縁層を形成する工程と、前記
絶縁層の上に半導体薄膜を堆積する工程であって、前記
金属薄膜にエネルギーを付与し、該エネルギーを金属薄
膜から熱として放散させて前記絶縁層を選択的に加熱す
ることにより、該絶縁層の領域毎に堆積速度を異ならせ
て、所定の領域にのみ半導体薄膜を堆積する工程とを有
することを特徴とする。

【００３１】前記の方法によれば、（１）の方法と同様
に、半導体薄膜の形成の際、絶縁性基板の全面を加熱す
るのではなく膜形成に必要な部分だけを選択的に加熱し
て行うので、プロセス温度の低温化が図れる。

【００３２】また前記の方法は、絶縁性基板を選択的に
加熱することにより、絶縁性基板の領域毎に堆積条件を
異ならせることができる。この結果、所望の領域にのみ
半導体薄膜を堆積することがなり、従来必要であったリ
ソグラフィ工程を行うことなく、所定のパターン形状を
有する半導体薄膜を形成することができる。これによ
り、製造工程数の減少による低コスト化が図れる。

【００３３】前記（１）および（２）の各方法に於い
て、前記金属薄膜としては、ゲート電極、またはソース
電極およびドレイン電極を用いることができる。

【００３４】また、前記金属薄膜に前記エネルギーとし
ての電磁波を照射することにより、該金属薄膜から熱を
放散させて、前記絶縁層を選択的に加熱することができ
る。

【００３５】また、前記（１）および（２）の各方法に
於いて、前記金属薄膜に通電することにより、該金属薄
膜から熱を放散させて、前記絶縁層を選択的に加熱する
ことができる。

【００３６】また、前記（１）および（２）の各方法に
於いて、前記金属薄膜に対するエネルギーの付与は間欠
的に行うのが好ましい。基板を連続して一定時間加熱す
ると、基板表面に於ける高温の領域と低温の領域との間
での温度差を小さくし、両領域での差異を明確にするこ
とができなくなる。しかしながら、間欠的な加熱である
と、両領域での温度差をはっきりとすることができ、こ
れにより基板上に形成される半導体薄膜の膜質も明確に
異ならせることができる。この結果、エッチング後に得
られる半導体薄膜のパターン形状も明確なものにでき
る。

【００３７】また、前記（１）および（２）の各方法に
於いて、前記薄膜を形成する工程は、ＣＶＤ法を用いる
のが好ましい。さらに、前記ＣＶＤ法のうち、プラズマ
ＣＶＤ法を採用するのがより好ましい。

【００３８】また、前記（１）および（２）の各方法に
於いて、前記半導体薄膜を堆積する工程の後に、前記半
導体薄膜を結晶化させてもよい。

【００３９】さらに前記熱処理に替えて、レーザーアニ
ールを行うこともできる。

【００４０】（３）また、前記の課題を解決する為に、
本発明に係るさらに他の薄膜トランジスタの製造方法
は、絶縁性基板上に、所定のパターン形状の金属薄膜を
形成する工程と、前記金属薄膜にエネルギーを付与し
て、該エネルギーを金属薄膜から熱として放散させるこ
とにより、前記絶縁性基板を選択的に加熱しながら絶縁
性基板の上に第１半導体薄膜を形成する工程であって、
前記金属薄膜を覆う部分と、それ以外の部分とで膜質の
異なる第１半導体薄膜を形成する工程と、前記第１半導
体薄膜をエッチングすることにより、前記金属薄膜を覆
う部分以外の部分のみを選択的に除去して、前記金属薄
膜のみを覆う様にパターニングする工程と、前記第１半
導体薄膜が設けられた前記絶縁性基板上に、前記第１半
導体薄膜よりも融点の高い第２半導体薄膜を形成する工
程と、前記第２半導体薄膜を熱処理することにより、前
記第１半導体薄膜を成長核として第２半導体薄膜を結晶
化させる工程とを有することを特徴とする。

【００４１】（４）また、前記の課題を解決する為に、
本発明に係るさらに他の薄膜トランジスタの製造方法
は、絶縁性基板上に所定のパターン形状の金属薄膜を形
成する工程と、前記金属薄膜を覆う様に第１半導体薄膜
を堆積する工程であって、前記金属薄膜にエネルギーを
付与して該エネルギーを金属薄膜から熱として放散さ
せ、これにより金属薄膜近傍とそれ以外の領域とで堆積
速度を異ならせて、前記金属薄膜の上面および側面に第
１半導体薄膜を堆積する工程と、前記第１半導体薄膜が
設けられた前記絶縁性基板上に、前記第１半導体薄膜よ
りも融点の高い第２半導体薄膜を形成する工程と、前記
第２半導体薄膜を熱処理することにより、前記第１半導
体薄膜を成長核として第２半導体薄膜を結晶化させる工
程とを有することを特徴とする。

【００４２】（５）また、前記の課題を解決する為に、
本発明に係るさらに他の薄膜トランジスタの製造方法
は、絶縁性基板上に、所定のパターン形状の金属薄膜を
形成する工程と、前記金属薄膜を備えた前記絶縁性基板
上に絶縁層を形成する工程と、前記絶縁層上に第１半導
体薄膜を形成する工程であって、前記金属薄膜にエネル
ギーを付与して該エネルギーを金属薄膜から熱として放
散させることにより絶縁層を選択的に加熱し、これによ
り該絶縁層の領域毎に膜質の異なる第１半導体薄膜を形
する工程と、前記第１半導体薄膜をエッチングすること
により、該第１半導体薄膜のうち所定の膜質の部分のみ
を選択的に除去して、第１半導体薄膜を所定の形状にパ
ターニングする工程と、前記第１半導体薄膜が設けられ
た前記絶縁性基板上に、前記第１半導体薄膜よりも融点
の高い第２半導体薄膜を形成する工程と、前記第２半導
体薄膜を熱処理することにより、前記第１半導体薄膜を
成長核として第２半導体薄膜を結晶化させる工程とを有
することを特徴とする。

【００４３】（６）また、前記の課題を解決する為に、
本発明に係るさらに他の薄膜トランジスタの製造方法
は、絶縁性基板上に所定のパターン形状の金属薄膜を形
成する工程と、前記金属薄膜を備えた前記絶縁性基板上
に絶縁層を形成する工程と、前記絶縁層の上に第１半導
体薄膜を堆積する工程であって、前記金属薄膜にエネル
ギーを付与し、該エネルギーを金属薄膜から熱として放
散させて前記絶縁層を選択的に加熱することにより、該
絶縁層の領域毎に堆積速度を異ならせて、所定の領域に
のみ第１半導体薄膜を堆積する工程と、前記第１半導体
薄膜が設けられた前記絶縁性基板上に、前記第１半導体
薄膜よりも融点の高い第２半導体薄膜を形成する工程
と、前記第２半導体薄膜を熱処理することにより、前記
第１半導体薄膜を成長核として第２半導体薄膜を結晶化
させる工程とを有することを特徴とする。

【００４４】前記（３）〜（６）の各方法に於いて、前
記金属薄膜は、ゲート電極、またはソース電極およびド
レイン電極とすることができる。すなわち金属薄膜がゲ
ート電極である場合、前記各方法に於いてはボトムゲー
ト型の薄膜トランジスタを作製することができる。その
一方、金属薄膜がソース電極およびドレイン電極である
場合、前記各方法に於いてはトップゲート型の薄膜トラ
ンジスタを作製することができる。

【００４５】また、前記（３）〜（６）の各方法に於い
て、前記金属薄膜に前記エネルギーとしての電磁波を照
射することにより、該金属薄膜から熱を放散させて、前
記絶縁層を選択的に加熱することができる。

【００４６】また、前記（３）〜（６）の各方法に於い
ては、前記金属薄膜に通電することにより、該金属薄膜
から熱を放散させて、前記絶縁層を選択的に加熱するこ
ともできる。

【００４７】また、前記（３）〜（６）の各方法に於い
ては、前記金属薄膜に対するエネルギーの付与を間欠的
に行うのが好ましい。

【００４８】また、前記（３）〜（６）の各方法に於い
て、前記薄膜を形成する工程は、ＣＶＤ法を用いるのが
好ましい。さらに、前記ＣＶＤ法のうち、プラズマＣＶ
Ｄ法を採用するのがより好ましい。

【００４９】また、前記（３）〜（６）の各方法に於い
ては、前記半導体薄膜を形成する工程の後に、前記半導
体薄膜を結晶化させてもよい。

【００５０】（薄膜の製造装置） （１）前記の課題を解決する為に、本発明に係る薄膜の
製造装置は、基板上に、所定のパターン形状の金属薄膜
を形成する金属薄膜形成手段と、前記基板の上に薄膜を
形成する薄膜形成手段であって、前記金属薄膜にエネル
ギーを付与して該エネルギーを金属薄膜から熱として放
散させることにより基板を選択的に加熱し、これにより
該基板の領域毎に膜質の異なる薄膜を形成する薄膜形成
手段と、前記薄膜をエッチングすることにより、所定の
膜質の部分のみを選択的に除去して、前記薄膜を所定の
形状にパターニングするエッチング手段とを備えること
を特徴とする。

【００５１】（２）また、前記の課題を解決する為に、
本発明に係る他の薄膜の製造装置は、基板上に、所定の
パターン形状の金属薄膜を形成する金属薄膜形成手段
と、前記基板の上に薄膜を形成する薄膜形成手段であっ
て、前記金属薄膜にエネルギーを付与し、該エネルギー
を金属薄膜から熱として放散させて前記基板を選択的に
加熱することにより、該基板の領域毎に堆積速度を異な
らせて、所定の領域にのみ薄膜を形成する薄膜形成手段
とを備えることを特徴とする。

【００５２】前記（１）および（２）の各構成に於い
て、前記薄膜形成手段は、前記基板を内部に保持する反
応容器と、前記金属薄膜に、前記エネルギーとしての電
磁波を照射する電磁波照射部と、前記反応容器内部に原
料ガスを供給する供給部と、前記原料ガスの化学反応を
励起する為の反応励起部とを備える構成とすることがで
きる。

【００５３】（薄膜トランジスタ） （１）前記の課題を解決する為に、本発明に係る薄膜ト
ランジスタは、絶縁性基板上に設けられた所定のパター
ン形状の金属薄膜と、前記金属薄膜を有する前記絶縁性
基板上に設けられた絶縁層と、前記絶縁層上に設けられ
た所定のパターン形状を有する半導体薄膜とを備える薄
膜トランジスタであって、前記半導体薄膜は、前記金属
薄膜にエネルギーを付与し該エネルギーを金属薄膜から
熱として放散させて、前記絶縁層を選択的に加熱するこ
とにより、該金属薄膜の上方およびその近傍の領域と、
それ以外の領域とで膜質の異なる半導体薄膜を設けた
後、該半導体薄膜をエッチングすることにより、前記金
属薄膜の上方およびその近傍の領域以外の領域を選択的
に除去して、所定のパターン形状にパターニングされた
ものであることを特徴とする。

【００５４】（２）また、前記の課題を解決する為に、
本発明に係る他の薄膜トランジスタは、絶縁性基板上に
設けられた所定のパターン形状の金属薄膜と、前記金属
薄膜を有する前記絶縁性基板上に設けられた絶縁層と、
前記絶縁層上に設けられた所定のパターン形状を有する
半導体薄膜とを備える薄膜トランジスタであって、前記
半導体薄膜は、前記金属薄膜にエネルギーを付与し該エ
ネルギーを金属薄膜から熱として放散させて、前記絶縁
層を選択的に加熱することにより、該絶縁層の領域毎に
堆積速度を異ならせて、所定の領域にのみ堆積させたも
のであることを特徴とする。

【００５５】さらに前記（１）および（２）の各方法
は、前記半導体薄膜の側壁が緩やかな傾斜面になってい
ることを特徴とする。通常のエッチングであると、側壁
は基板面に対して垂直になっており、絶縁層との段差が
大きい。この為、例えば前記半導体薄膜上にソース電極
やドレイン電極などを形成した場合に、この段差に起因
して断線などが発生することがある。しかし、前記構成
の様に、半導体薄膜の側壁が緩やかな傾斜面になってい
れば、断線の発生を低減することができる。

【００５６】（３）また、前記の課題を解決する為に、
本発明に係るさらに他の薄膜トランジスタは、絶縁性基
板上に、所定の形状にパターニングされた金属薄膜と、
前記金属薄膜を覆う様に堆積された第１半導体薄膜であ
って、前記金属薄膜にエネルギーを付与して該エネルギ
ーを金属薄膜から熱として放散させ、これにより前記金
属薄膜を覆う部分と、それ以外の部分とで膜質の異なる
第１半導体薄膜を設けた後、エッチングにより前記金属
薄膜を覆う部分以外の部分を選択的に除去して、前記金
属薄膜のみを覆う様にして設けられた第１半導体薄膜
と、前記第１半導体薄膜の存在する前記絶縁性基板上に
設けられ、かつ、前記第１半導体薄膜よりも融点の高い
第２半導体薄膜であって、該第２半導体薄膜を熱処理す
ることにより、前記第１半導体薄膜を成長核として結晶
化された第２半導体薄膜とを有し、前記結晶化された第
２半導体薄膜のうち、前記第１半導体薄膜の存在しない
領域をチャネル部とすることを特徴とする。

【００５７】（４）また、前記の課題を解決する為に、
本発明に係るさらに他の薄膜トランジスタは、絶縁性基
板上に、所定の形状にパターニングされた金属薄膜と、
前記金属薄膜を覆う様に堆積された第１半導体薄膜であ
って、前記金属薄膜にエネルギーを付与して該エネルギ
ーを金属薄膜から熱として放散させ、これにより金属薄
膜近傍とそれ以外の領域とで堆積速度を異ならせて、前
記金属薄膜の上面および側面に堆積された第１半導体薄
膜と、前記第１半導体薄膜の存在する前記絶縁性基板上
に設けられた、前記第１半導体薄膜よりも融点の高い第
２半導体薄膜であって、該第２半導体薄膜を熱処理する
ことにより、前記第１半導体薄膜を成長核として結晶化
された第２半導体薄膜とを有し、前記結晶化された第２
半導体薄膜のうち、前記第１半導体薄膜の存在しない領
域をチャネル部とすることを特徴とする。

【００５８】（５）また、前記の課題を解決する為に、
本発明に係るさらに他の薄膜トランジスタは、絶縁性基
板上に、所定の形状にパターニングされた金属薄膜と、
前記金属薄膜を備えた前記絶縁性基板上に設けられた絶
縁層と、前記絶縁層の上に、前記金属薄膜にエネルギー
を付与して該エネルギーを金属薄膜から熱として放散さ
せることにより、前記絶縁層を選択的に加熱しながら形
成されることにより、前記絶縁層に於ける表面温度が高
温の領域に対応する部分と低温の領域に対応する部分と
で膜質の異なる第１半導体薄膜であって、前記第１半導
体薄膜のエッチングにより、前記低温の領域に対応する
部分を選択的に除去して、前記第１半導体薄膜のうち前
記高温の領域のみに設けられた第１半導体薄膜と、前記
第１半導体薄膜の存在する前記絶縁性基板上に設けら
れ、かつ、前記第１半導体薄膜よりも融点の高い第２半
導体薄膜であって、該第２半導体薄膜を熱処理すること
により、前記第１半導体薄膜を成長核として結晶化され
た第２半導体薄膜とを有し、前記結晶化された第２半導
体薄膜のうち、前記第１半導体薄膜の存在しない領域を
チャネル部とすることを特徴とする。

【００５９】（６）また、前記の課題を解決する為に、
本発明に係るさらに他の薄膜トランジスタは、絶縁性基
板上に、所定の形状にパターニングされた金属薄膜と、
前記金属薄膜を備えた前記絶縁性基板上に設けられた絶
縁層と、前記絶縁層の上に設けられた第１半導体薄膜で
あって、前記金属薄膜にエネルギーを付与して該エネル
ギーを金属薄膜から熱として放散させ、これにより前記
絶縁層を選択的に加熱して、前記絶縁層に於ける表面温
度が高温の領域と低温の領域とで堆積速度を異ならせ、
前記高温の領域にのみ設けられた第１半導体薄膜と、前
記第１半導体薄膜の存在する前記絶縁性基板上に設けら
れた、前記第１半導体薄膜よりも融点の高い第２半導体
薄膜であって、該第２半導体薄膜を熱処理することによ
り、前記第１半導体薄膜を成長核として結晶化された第
２半導体薄膜とを有し、前記結晶化された第２半導体薄
膜のうち、前記第１半導体薄膜の存在しない領域をチャ
ネル部とすることを特徴とする。

【００６０】

【発明の実施の形態】本発明は、基板に温度分布を生じ
させた状態で薄膜形成を行うことにより、プロセス温度
の低温化を図ると共に、マスクを用いたリソグラフィ工
程を行わずに所定のパターン形状を有する薄膜の形成を
可能とする。

【００６１】より具体的には、以下の通りである。 （１）基板表面を選択的に加熱することにより領域毎に
膜質の異なる薄膜を形成し、この膜質の違いに起因して
生じるエッチング速度の差を利用して、マスクを用いた
リソグラフィ工程を行わずにパターニングを可能とす
る。

【００６２】（２）基板表面を選択的に加熱することに
より、基板上の領域毎に堆積速度そのものを異ならせ、
この堆積速度の差を利用して、リソグラフィ工程を行わ
ずに基板上の特定の領域にのみ薄膜を形成させる。

【００６３】（実施の形態１）本実施の形態１は前述の
（１）の場合に対応し、基板表面の選択的な加熱を行う
為の手段として、エネルギー吸収体を用いることによ
り、領域毎に膜質の異なる薄膜の形成を可能としてい
る。

【００６４】本実施の形態に係る前記エネルギー吸収体
は、光等の電磁波が照射されることにより、これをエネ
ルギーとして吸収し、さらにこのエネルギーを熱として
放散する機能を有する。この機能を有するエネルギー吸
収体としては、例えばＭｏ、Ｔｉ、Ｃｕ、Ａｕ等の融点
の高い金属からなるものが例示できる。

【００６５】このエネルギー吸収体の形成は、次の様に
して行う。すなわち、図１に示す様に、ガラス基板であ
る基板１上に、エネルギー吸収体２の前駆体膜をスパッ
タリング法等により形成した後、これを所定の形状にパ
ターニングしてエネルギー吸収体２を形成する。パター
ニングの方法としては、例えばフォトリソグラフィ法等
が採用できる。

【００６６】次に、前記エネルギー吸収体２が設けられ
た基板１上に、ＳｉＯ₂やＳｉＮ_x等の絶縁層３を形成す
る。

【００６７】さらに、図２に示す様に、前記基板１を加
熱しながら、例えばプラズマＣＶＤ法により絶縁層３上
にａ−Ｓｉ薄膜からなる半導体薄膜６を形成する。

【００６８】基板１の加熱は、例えば以下の様に行う。
すなわち、基板１の成膜面とは反対側から、基板１の全
面に光４を照射する。光照射に使用するエネルギー源と
しては、例えばハロゲンランプ、キセノンランプ、メタ
ルハライドランプ等が挙げられる。

【００６９】基板１に光４が照射されると、エネルギー
吸収体２は光エネルギーとして吸収した後、これを熱と
して放散する。これにより、当該エネルギー吸収体２近
傍では、エネルギー吸収体２が設けられていない他の領
域よりも温度が高くなる。これを、基板温度を基準とし
て観察すれば、概ね図３の点線で示すような温度分布と
なる。図３（ａ）は、同図（ｂ）に示す基板１の要部に
於ける温度分布を示すグラフであって、基板１の断面に
於ける長さ（μｍ）と基板温度（℃）との関係を示して
いる。同図（ａ）から分かる様に、エネルギー吸収体２
が存在する領域での基板温度が、例えば約３００℃とな
る様に設定した場合、このエネルギー吸収体２から数μ
ｍ離れた位置での基板温度は約２００℃となっている。

【００７０】エネルギー吸収体２が存在する領域での基
板温度を約３００℃に設定するのは、ａ−Ｓｉ薄膜から
なる半導体薄膜６の成膜プロセスに関係している。すな
わち、例えばプラズマＣＶＤ法を用いて、半導体薄膜６
を形成する場合には、堆積温度を約３００℃に設定する
必要があるからである。よって、前述の基板温度はあく
までも例示的な値であって、形成する薄膜の材料や成膜
方法によって適宜変更して設定されるものである。尚、
基板温度とは、厳密には絶縁層３の表面温度を意味する
ものである。しかしながら、本発明に於いては、絶縁層
３を設けずに、エネルギー吸収体２上に半導体薄膜を直
接成膜することも可能である。この場合に於ける基板温
度とは、基板１の表面温度（エネルギー吸収体２が存在
する領域では、エネルギー吸収体２の表面温度）を意味
する。

【００７１】基板１に対する光の照射方法としては特に
限定されるものではないが、例えば光の照射エネルギー
（Ｊ）と照射時間（ｓｅｃ）との関係を示した図４にあ
る様に、所定の時間間隔毎に間欠的に光を照射するのが
好ましい。これにより、基板１に於ける温度分布が、図
３（ａ）の一点鎖線で示す様に、なだらかな分布曲線と
なるのを防止できる。光の間欠的な照射は、例えば前記
エネルギー源の電源のＯＮ／ＯＦＦ制御等により行うこ
とができる。

【００７２】この様に、半導体薄膜６の形成は、基板１
の表面に温度分布を生じさせた状態でプラズマＣＶＤ法
を用いて行う。半導体薄膜６の形成に必要なフラックス
５としては、ＳｉＨ₄ガスを使用する。このＳｉＨ₄を使
用した場合、ＳｉＨ₄はプラズマにより分解されて、Ｓ
ｉＨ_x（Ｘ＝０，１，２，３）のラジカルを発生させ
る。その結果、ａ−Ｓｉ薄膜が形成される。成膜の為の
フラックス供給は、プラズマＣＶＤ等の装置構成を利用
して供給できるような設備システムとすることにより可
能な様にする。

【００７３】基板１上に成膜される半導体薄膜６の膜質
は、プラズマＣＶＤのパワー、動作圧力、ガス流量およ
び基板温度等に大きく依存する。プラズマＣＶＤのパワ
ーとＳｉＨ₄ガスの供給の条件を最適化すると、基板温
度が３００℃の基板１上には、膜中にＳｉＨ₂結合を殆
ど含まない膜質の優れたａ−Ｓｉ薄膜を成膜することが
できる。

【００７４】例えば、同一のプラズマ条件で基板温度を
変化させた場合の、ａ−Ｓｉ薄膜の膜質の変化について
調べてみると、図５の実線で示す曲線が得られた。同図
は、ＳｉＨ₂／ＳｉＨ比またはエッチング速度（ｎｍ／
ｓｅｃ）と基板温度（℃）との関係を示すグラフであ
る。このグラフから分かる様に、基板温度が下がると共
にＳｉＨ₂／ＳｉＨ比が増加することが示されている。
そして、基板温度が３００℃の場合では、ＳｉＨ₂／Ｓ
ｉＨ比が最も小さくなることが示されている。これによ
り、ａ−Ｓｉ薄膜の膜中にＳｉＨ₂結合が殆ど含まれて
いないことが理解される。

【００７５】この様に、絶縁層３上に形成された半導体
薄膜６は、エネルギー吸収体２上に形成された領域６ａ
とそれ以外の領域６ｂとで膜質の異なったものになって
いる。すなわち、領域６ａでは、基板温度が約３００℃
であったことから、ＳｉＨ₂結合が殆ど含まれず、Ｓｉ
Ｈ結合の多い膜質となっている。これに対して領域６ｂ
では、基板温度が約２００℃であったことから、ＳｉＨ
₂結合の極めて多い膜質となっている。

【００７６】次に、リソグラフィ工程を行わずに、前記
半導体薄膜６をエッチングする（図６）。前記した様
に、半導体薄膜６は領域６ａと領域６ｂとで膜質の異な
った薄膜であるが、この膜質の違いは、エッチングをす
る際のエッチング速度差となって現れる。膜質の違いと
エッチング速度との関係は、次に述べる実験結果からも
明らかである。すなわち、各基板温度毎に成膜したａ−
Ｓｉ薄膜に対してそれぞれエッチング速度を測定する
と、図５の点線で示す曲線が得られた。測定値は水素プ
ラズマ処理によるものである。このグラフから明らかな
様に、半導体薄膜６をエッチングする際のエッチング速
度としては、領域６ｂの方が領域６ａよりもエッチング
速度が大きいことが分かる。これにより、領域６ａと領
域６ｂとで、同一の条件でエッチングを行っても、両領
域に於ける膜質が異なる結果、エッチング速度に差が生
じる。その結果、領域６ｂの部分だけが選択的に除去さ
れて、図７に示す様に所定のパターン形状を有する半導
体薄膜６を形成することができる。このとき、除去され
たエッチング部７に於ける側壁部８は、緩やかに傾斜し
たテーパー状となっている。尚、図５に示した結果は水
素プラズマ処理によるものであるが、ＣＦ₄等のプラズ
マ処理の場合でも、エッチング速度差は生じた。

【００７７】以上に述べた、本実施の形態に係る薄膜の
製造方法によれば、所定のパターン形状を有する半導体
薄膜の形成が低温で可能となり、この結果、例えばフレ
キシブル基板等にも容易に形成することができる。ま
た、従来より薄膜のパターニングの際に必要であったリ
ソグラフィ工程を行うこともないので、製造工程数の減
少による低コスト化が図れる。さらに、本実施の形態に
於いて形成されたａ−Ｓｉ薄膜はＳｉＨ₂結合を殆ど含
まないので、これを薄膜トランジスタに適用すれば移動
度の高い高品質のものが得られる。その上、ａ−Ｓｉ薄
膜の膜中に於ける欠陥も少ないので、ＯＦＦ時に於ける
リーク電流の低減も図れる。

【００７８】（実施の形態２）本実施の形態２は前述の
（２）の場合に対応するものであり、基板表面の選択的
な加熱を行う為の手段としてエネルギー吸収体を用いる
点では、前記実施の形態１と同様であるが、基板表面の
選択的な加熱により、基板上に於いて堆積速度そのもの
を基板上の領域毎に異ならせ、特定の領域にのみ薄膜が
形成させる点が異なる。

【００７９】基板上の領域毎に堆積速度を異ならせる
為、本実施の形態に於いては、図３の実線で示す様にエ
ネルギー吸収体２表面近傍に於ける基板温度を約４００
℃に設定する。このとき、エネルギー吸収体から数μｍ
離れた位置に於ける基板温度は約３００℃であった。エ
ネルギー吸収体２表面の温度を約４００℃に設定するの
は、Ｓｉ₂Ｈ₆を用いた減圧ＣＶＤ法により半導体薄膜を
成膜する場合に、Ｓｉ₂Ｈ₆を熱分解させる温度（すなわ
ち、４００℃）に設定する必要があるからである。よっ
て、前述の基板温度はあくまでも例示的な値であって、
形成する薄膜の材料や成膜方法によって適宜変更して設
定されるものである。

【００８０】半導体薄膜の形成は、前記の様に基板１の
表面に温度分布を生じさせた状態で、減圧ＣＶＤ法によ
り絶縁層上にａ−Ｓｉ薄膜からなる半導体薄膜を形成す
る。半導体薄膜の形成に必要なフラックスとしては、前
述のＳｉ₂Ｈ₆を使用する。また、成膜条件としては、前
記した様に基板温度を４００℃に設定する他に、例えば
減圧ＣＶＤの動作圧力を約３００ｍＴｏｒｒ、約ガス流
量を１００ｓｃｃｍとする。減圧にしない場合には、熱
ＣＶＤ法により半導体薄膜を形成することも可能であ
る。

【００８１】ここで、基板１上にはａ−Ｓｉ薄膜が堆積
される領域と堆積されない領域とが生じる。つまり、エ
ネルギー吸収体２の上方およびその近傍ではａ−Ｓｉ薄
膜が堆積されるが、その他の領域ではａ−Ｓｉ薄膜が堆
積されない。このことは例えば図８に示す、基板の温度
による堆積速度の変化から説明できる。すなわち、減圧
ＣＶＤ法による膜形成に於いてＳｉ₂Ｈ₆の熱分解が生じ
る為には、少なくとも約４００℃が必要となる。この温
度より低いと、図８から明らかな様に、堆積速度が急激
に小さくなり、基板温度が約３００℃のときではａ−Ｓ
ｉ薄膜をほとんど堆積できなくなる。

【００８２】以上に述べた、本実施の形態に係る薄膜の
製造方法によれば、従来より薄膜のパターニングの際に
必要であったリソグラフィ工程を行うことなく、所定の
パターン形状を有する薄膜を形成することができる。こ
の結果、製造工程数の減少による低コスト化が図れる。
また、本実施の形態に於いて形成されたａ−Ｓｉ薄膜
は、前記実施の形態１と同様に、ＳｉＨ₂結合を殆ど含
まないので、これを薄膜トランジスタに適用すれば移動
度の高い高品質のものが得られる。さらに、ａ−Ｓｉ薄
膜の膜中に於ける欠陥も少ないので、ＯＦＦ時に於ける
リーク電流の低減も図れる。

【００８３】尚、本実施の形態に於いては、原料ガスと
してＳｉ₂Ｈ₆を使用した場合について説明したが、本発
明はこれに限定されるものではなく、例えばＳｉＨ₄ガ
スも使用することができる。この場合は、エネルギー吸
収体２の表面温度を５５０℃に設定する必要がある。

【００８４】（実施の形態３）本実施の形態３に係る薄
膜の製造方法は、前記実施の形態１に係る薄膜の製造方
法と比較して、エネルギー吸収体に替えて導電膜を用
い、この導電膜に電流を流すことにより基板表面を選択
的に加熱した点が異なる。

【００８５】図９に示す様に、基板１上に導電膜を形成
した後、従来公知の方法にてパターニングし、導電膜９
を形成する。

【００８６】次に、前記導電膜９が設けられた基板１上
に、ＳｉＯ₂やＳｉＮ_x等の絶縁層３を形成する。

【００８７】さらに、図９に示す様に、前記基板１を加
熱しながら、例えばプラズマＣＶＤ法により絶縁層３上
にａ−Ｓｉ薄膜からなる半導体薄膜６を形成する。

【００８８】基板１の加熱は以下の様にして行う。すな
わち、導電膜９に電流印加部１０を接続して、この電流
印加部１０から電流を流す。導電膜９に電流が流れる
と、導電膜９は電気的エネルギーを熱として放散する。
これにより、当該導電膜９近傍では、導電膜９が設けら
れていない他の領域よりも温度が高くなる。これを、基
板温度を基準として観察すれば、概ね図１０の点線で示
すような温度分布となる。導電膜９が存在する領域での
基板温度は、前記実施の形態１と同様に約３００℃に設
定している。

【００８９】また、導電膜９に印加する電流は、電流量
と印加時間（ｓｅｃ）との関係を示した図１１にある様
に、パルス的（間欠的）に印加するのが好ましい。

【００９０】この様にして基板１の表面に温度分布を生
じさせた状態で、前記実施の形態１と同様にしてプラズ
マＣＶＤ法により絶縁層３上にａ−Ｓｉ薄膜からなる半
導体薄膜６を形成し、その後リソグラフィ工程を行わず
にエッチングを行う。この結果、前記実施の形態１と同
様に、所定のパターン形状を有する半導体薄膜の形成を
低温で行うことができる（図１２参照）。また、従来よ
り薄膜のパターニングの際に必要であったリソグラフィ
工程を行うこともないので、製造工程数の減少による低
コスト化が図れる。また、本実施の形態に係る薄膜の製
造方法により形成されたａ−Ｓｉ薄膜を薄膜トランジス
タに適用すると、前記実施の形態１と同様に、移動度が
高く、かつＯＦＦ時に於けるリーク電流の低減も図れ、
高品質のものが得られる。

【００９１】（実施の形態４）本実施の形態４に係る薄
膜の製造方法は、前記実施の形態２に係る薄膜の製造方
法と比較して、エネルギー吸収体に替えて導電膜を用
い、この導電膜に電流を流すことにより基板表面を選択
的に加熱した点が異なる。

【００９２】先ず、前記実施の形態３と同様にして、基
板上に導電膜をスパッタリング法により形成した後、従
来公知の方法にてパターニングし、導電膜を形成する。

【００９３】次に、前記導電膜が設けられた基板上に、
ＳｉＯ₂やＳｉＮ_x等の絶縁層を形成する。

【００９４】さらに、前記基板を加熱しながら、例えば
プラズマＣＶＤ法により絶縁層上にａ−Ｓｉ薄膜からな
る半導体薄膜を形成する。

【００９５】基板の加熱は以下の様にして行う。すなわ
ち、導電膜に電流印加部を接続して電流を流す。導電膜
に電流が流れると、導電膜は電気的エネルギーを熱とし
て放散する。これにより、当該導電膜近傍では、導電膜
が設けられていない他の領域よりも温度が高くなる。こ
れを、基板温度を基準として観察すれば、概ね図１０の
実線で示すような温度分布となる。導電膜が存在する領
域での基板温度は、前記実施の形態１と同様に約３００
℃に設定している。

【００９６】また、導電膜に印加する電流は、前記実施
の形態３と同様に、パルス的（間欠的）に印加するのが
好ましい（図１１参照）。

【００９７】この様にして基板の表面に温度分布を生じ
させた状態で、前記実施の形態２と同様にして減圧ＣＶ
Ｄ法により絶縁層上にａ−Ｓｉ薄膜からなる半導体薄膜
を形成する。これにより、前記実施の形態２と同様に、
導電膜の上方およびその近傍にのみ、ａ−Ｓｉ薄膜が堆
積され、所定のパターン形状を有した半導体薄膜が形成
された。

【００９８】以上の様に、本実施の形態に係る薄膜の製
造方法によれば、従来より薄膜のパターニングの際に必
要であったリソグラフィ工程を行う必要がないので、製
造工程数の減少による低コスト化が図れる。また、本実
施の形態に係る薄膜の製造方法により形成されたａ−Ｓ
ｉ薄膜を薄膜トランジスタに適用すると、前記実施の形
態１と同様に、移動度が高く、かつＯＦＦ時に於けるリ
ーク電流の低減も図れ、高品質のものが得られる。

【００９９】（実施の形態５）本発明の実施の形態５に
ついて以下に説明する。図１３は、本実施の形態に係る
半導体薄膜の製造工程を示す断面図である。

【０１００】先ず、基板１上にエネルギー吸収体２１の
前駆体膜をスパッタリング法等により形成した後、これ
を所定の形状にパターニングしてエネルギー吸収体２１
を形成する。エネルギー吸収体２１は、基本的には前記
実施の形態１に於いて説明したのと同様の機能を有す
る。また、本実施の形態に係るエネルギー吸収体２１と
しては、例えばＮｉ、Ｐｄ、Ｐｔ、ＡｇおよびＡｌ等か
らなる群より選ばれる何れか１種の金属、または２種以
上の金属を含む合金からなるものが例示できる。

【０１０１】パターンの形状は特に限定されず、例えば
複数のエネルギー吸収体２１をドット状またはストライ
プ状に、任意の離間距離を置いて形成することができ
る。また、パターニングの方法としては、例えばフォト
リソグラフィ法等を採用することができる。

【０１０２】次に、前記エネルギー吸収体２１のパター
ニングの後、基板１の成膜面とは反対側から、基板１の
全面に光を間欠的に照射し、エネルギー吸収体２１表面
近傍に於ける基板温度を約４００℃となる様に加熱す
る。この状態で、減圧ＣＶＤ法により第１半導体薄膜２
２の形成を行う。このとき、エネルギー吸収体２１の表
面は、該エネルギー吸収体２１が設けられていない基板
１上の領域よりも温度が高くなっている。この為、エネ
ルギー吸収体２１の表面では、それが設けられていない
基板１上の領域よりも堆積速度を速くできる為、エネル
ギー吸収体２１の表面にのみ第１半導体薄膜２２を形成
することができる。ここで、第１半導体薄膜２２として
は、ａ−Ｇｅ膜またはａ−ＳｉＧｅ膜等が例示できる。
また、これらの膜を成膜する為、熱ＣＶＤ法に於いて使
用するフラックスとしては、ＧｅＨ ₄ガスやＳｉ₂Ｈ₆ガ
ス等が例示できる。さらに、第１半導体薄膜２２の膜厚
としては、約１０ｎｍ〜５０ｎｍの範囲内であればよ
い。

【０１０３】続いて、前記基板１および第１半導体薄膜
２２上に、例えばａ−Ｓｉ薄膜からなる第２半導体薄膜
２３を形成する。この第２半導体薄膜２３の成膜方法と
しては、例えばプラズマＣＶＤ法や減圧ＣＶＤ法等が例
示できる。さらに、第２半導体薄膜２３の膜厚として
は、約３０ｎｍ〜１００ｎｍの範囲内であればよい。

【０１０４】次に、図１３（ｂ）に示す様に、第２半導
体薄膜２３を熱処理し、該第２半導体薄膜２３を結晶化
させる。結晶化は、先ず前記第１半導体薄膜２２を初期
成長核として始まる。さらに、第１半導体薄膜２２が固
相成長の起点となることの効果により、結晶の横方向成
長（ラテラル成長）が生じる。これにより、第１半導体
薄膜２２を中心として、その近傍に粒径２〜３μｍ程度
の単結晶領域２４が生成する。また、単結晶領域２４以
外の領域はアモルファス状態のままである。第１半導体
薄膜２２が初期成長核となるのは、第２半導体薄膜２３
よりも融点が低いことによる。またエネルギー吸収体２
１が、第２半導体薄膜２３を結晶化させる為のポテンシ
ャル障壁を低減させる、触媒としての機能を果たす為で
ある。ここで、第２半導体薄膜２３は、前記第１半導体
薄膜２２よりも融点の高い高融点半導体薄膜であること
が好ましい。これは、第２半導体薄膜２３の結晶化の際
に、融点の低い第１半導体薄膜２２で最初に結晶化を開
始させることにより、この第１半導体薄膜２２を初期成
長核として機能させる為である。また、第２半導体薄膜
２３は、第１半導体薄膜２２とは異種の材料からなるの
が好ましい。これは、エネルギー吸収体２１として前述
の金属からなる金属膜を用いた場合、第２半導体薄膜２
３の結晶化の為に行われる熱処理よって、前記金属が第
２半導体薄膜２３中に拡散するのを防止できるからであ
る。さらに、この拡散防止の観点からは、エネルギー吸
収体２１として合金からなるものを使用するのが好まし
い。尚、熱処理の条件としては、例えば処理温度５５０
〜６００℃、処理時間３時間以上とすることができる。

【０１０５】また、第２半導体薄膜２３の結晶化は、前
記した熱処理に替えて、エネルギー吸収体２１およびそ
の近傍に間欠的にエキシマレーザーを照射することによ
り行うこともできる。この場合、照射された第１半導体
薄膜２２は溶融していったん液相となり、これを中心と
して横方向に液相域を広げながら結晶化が進行する。こ
れにより、４〜５μｍ程度に結晶成長した単結晶領域２
４が形成される。照射後の冷却過程では、レーザーショ
ットの照射範囲内（すなわち、単結晶領域２４）におい
て外側から内側に向かって固化が進行する。

【０１０６】以上の様にして得られる単結晶領域２４は
非常に高性能な薄膜であり、この単結晶領域２４を例え
ばＴＦＴに於けるチャネル部に適用すれば、高移動度の
ＴＦＴが得られる。かかるＴＦＴは、高精細の表示が可
能なアクティブマトリクス型の液晶ディスプレイに適用
できる他、高速動作が要求される内蔵駆動回路にも適用
することができる。また、画素部に電流駆動用のＴＦＴ
が要求される有機ＥＬデバイス用にも応用することがで
きる。

【０１０７】尚、本実施の形態に於いては、前記実施の
形態２に係る薄膜の製造方法を適用した例について説明
したが、本発明はこれに限定されるものではなく、前記
実施の形態２に係る薄膜の製造方法を適用することも可
能である。

【０１０８】（実施の形態６）本発明の実施の形態６に
ついて以下に説明する。図１４は、本実施の形態に係る
半導体薄膜の製造工程を示す断面図である。

【０１０９】先ず、前記実施の形態５と同様にして、基
板１上に所定のパターン形状を有するエネルギー吸収体
２１形成する。次に、プラズマＣＶＤ法により絶縁層２
６を形成する。

【０１１０】続いて、基板１の成膜面とは反対側から、
基板１の全面に光を間欠的に照射し、エネルギー吸収体
２１表面近傍に於ける基板温度を約４００℃となる様に
加熱する。この状態で、減圧ＣＶＤ法により第１半導体
薄膜２２の形成を行う。このとき、絶縁層２６に於ける
エネルギー吸収体２１の上方およびその近傍では、その
他の領域よりも温度が高くなっている。この為、エネル
ギー吸収体２１の表面にのみ第１半導体薄膜２７が形成
される。ここで、第１半導体薄膜２７としては、ａ−Ｇ
ｅ膜またはａ−ＳｉＧｅ膜等が例示できる。また、これ
らの膜を成膜する為、熱ＣＶＤ行う際に使用するフラッ
クスとしては、ＧｅＨ₄ガスやＳｉ₂Ｈ₆ガス等が例示で
きる。さらに、第１半導体薄膜２７の膜厚としては、約
１０ｎｍ〜５０ｎｍの範囲内であればよい。

【０１１１】続いて、前記基板１および第１半導体薄膜
２７上に、例えばａ−Ｓｉ薄膜からなる第２半導体薄膜
２８を形成する。この第２半導体薄膜２８の成膜方法と
しては、例えばプラズマＣＶＤ法や減圧ＣＶＤ法等が例
示できる。さらに、第２半導体薄膜２８の膜厚として
は、約３０ｎｍ〜１００ｎｍの範囲内であればよい。

【０１１２】さらに、図１４（ｂ）に示す様に、第２半
導体薄膜２８にエキシマレーザーを照射し、該第２半導
体薄膜２８を結晶化させる。結晶化は、前記実施の形態
５と同様に、第１半導体薄膜２７を初期成長核として結
晶化が始まり、この第１半導体薄膜２７を固相成長の起
点としてラテラル成長が生じる。さらに、照射後の冷却
過程では、レーザーショットの照射範囲内（すなわち、
単結晶領域２９）において外側から内側に向かって固化
が進行する。この結果、前記実施の形態５と同様に、第
２半導体薄膜２８に粒径が約４〜５μｍの単結晶領域２
９を形成することができる。尚、単結晶領域２９以外の
領域はアモルファス状態のままである。

【０１１３】以上の様にして得られる単結晶領域２９は
非常に高性能な薄膜であり、この領域を例えばＴＦＴに
於けるチャネル部に適用すれば、高移動度のＴＦＴが得
られる。これにより、高精細の表示が可能なアクティブ
マトリクス型の液晶ディスプレイに適用可能なＴＦＴ
や、さらに高速動作が要求される駆動回路の内蔵化に適
したＴＦＴを提供することができる。また、画素部に電
流駆動用のＴＦＴが要求される有機ＥＬデバイス用にも
応用することができる。

【０１１４】尚、本実施の形態に於いては、前記実施の
形態２に係る薄膜の製造方法を適用した例について説明
したが、本発明はこれに限定されるものではなく、前記
実施の形態２に係る薄膜の製造方法を適用することも可
能である。

【０１１５】

【実施例】以下、実施例により本発明をさらに具体的に
説明するが、本発明はこれらにより何ら限定されるもの
ではない。

【０１１６】（実施例１）本実施例１は、前記実施の形
態１に係る薄膜の製造方法を薄膜トランジスタの製造に
適用したものである。図１５は、本実施例１に於いて使
用する薄膜トランジスタの製造装置を概念的に示した平
面図である。図１６は、本実施例１に於いて使用するプ
ラズマＣＶＤ装置を模式的に示した断面図である。図１
７は、本実施例１に係る薄膜トランジスタの製造工程を
説明する為の断面図である。

【０１１７】先ず、本実施例１に於いて使用する薄膜ト
ランジスタの製造装置について説明する。この製造装置
は、図１５に示す様に、プラズマＣＶＤチャンバ（薄膜
形成手段）３１の周囲に、各々ゲートバルブ３２を介し
て、ロード・アンロード（Ｌ／ＵＬ）チャンバ３３、カ
セットステーション（Ｃ／Ｓ）３４、スパッタチャンバ
３５、エッチングチャンバ（エッチング手段）３６が接
続された多室型の構成となっている。

【０１１８】プラズマＣＶＤチャンバ３１は、プラズマ
ＣＶＤ法により基板１上に薄膜を形成する。より具体的
には、図１６に示す様に、反応室（反応容器）３８と、
基板１を支持する支持台３９と、原料ガスを反応室３８
内部に供給するガス供給管（供給部）４０と、反応室３
８からガスを排気する排気管４１と、反応室３８の外部
に設けられたハロゲンランプ（電磁波照射部）４２と、
ハロゲンランプ４２から発せられた光を透過させるビュ
ーポート４３と、上部電極４４および下部電極（反応励
起部、プラズマ励起部）とを備えている。前記ビューポ
ート４３は、例えば石英やガラス等からなる。

【０１１９】Ｌ／ＵＬチャンバ３３はゲートバルブ３２
を介して外部から基板１の搬入および搬出を行う。カセ
ットステーション３４は、カセットを収納している。ま
た、このカセットには複数の基板１が収納されている。
スパッタチャンバ３５では、基板１上にスパッタリング
法により薄膜を形成する。エッチングチャンバ３６で
は、基板１上の薄膜を除去する。また、各チャンバ間で
の基板１の搬入および搬出操作は、ロボット等の基板搬
送手段３７が行う。

【０１２０】前記の様な装置構成を有する薄膜トランジ
スタの製造装置を用いて、本実施例１に係る薄膜トラン
ジスタは以下の様にして作製した。

【０１２１】先ず、ガラス基板からなる基板１を、基板
搬送手段３７によりスパッタチャンバ３５に搬送し、該
スパッタチャンバ３５内で、基板１上にスパッタリング
法によりＭｏからなる金属膜を被着した。この後、これ
をフォトリソグラフィ法により所定の形状にパターニン
グしてゲート電極５１を形成した。続いて、ゲート電極
５１が形成された基板１を、基板搬送手段３７によりプ
ラズマＣＶＤチャンバ３１に搬送し、プラズマＣＶＤ法
により基板１上にＳｉＮ_xからなるゲート絶縁層５２を
形成した（図１７（ａ））。

【０１２２】次に、ハロゲンランプ４２を用いて基板１
に於ける成膜面とは反対側の面から間欠的に光を照射し
た。このとき、ゲート電極５１の上方に於けるゲート絶
縁層５２表面の表面温度を約３００℃となる様に設定し
た。また、原料ガスとしてＳｉＨ₄ガスを用い、プラズ
マＣＶＤ法により前記ゲート絶縁層５２上にａ−Ｓｉ薄
膜を形成した。形成されたａ−Ｓｉ薄膜は、ゲート電極
５１の上方およびその近傍にＳｉＨ₂結合が殆ど含まれ
ない膜質の部分を有する一方、それ以外の領域ではＳｉ
Ｈ₂結合の極めて多い膜質の部分を有していた。

【０１２３】さらに、基板１をエッチングチャンバ３６
に搬送し、ａ−Ｓｉ薄膜を水素プラズマ処理によりエッ
チングして、前記ＳｉＨ₂結合の極めて多い膜質の部分
のみを選択的に除去した。これにより、図１７（ｂ）に
示す様に、所定のパターン形状を有する半導体薄膜５３
を形成することができた。

【０１２４】次に、ゲート絶縁層５２および半導体薄膜
５３上に、プラズマＣＶＤ法によりＳｉＮ_x膜を形成し
た後、これをフォトリソグラフィ法によりパターニング
してチャネル保護層５４を形成した。

【０１２５】続いて、ゲート絶縁層５２、半導体薄膜５
３およびチャネル保護層５４上に、プラズマＣＶＤ法に
よりａ−Ｓｉ薄膜５５を形成した後、これをフォトリソ
グラフィ法によりパターニングした（図１７（ｃ））。
さらに、チャネル保護層５４の上部よりｎ⁺イオンを注
入し、これによりｎ⁺ａ−Ｓｉ薄膜５５’を形成した
（図１７（ｄ））。

【０１２６】次に、Ｍｏからなる金属膜をスパッタリン
グ法により被着した後、フォトリソグラフィ法により所
定の形状にパターニングしてソース電極５６およびドレ
イン電極５７を形成した（図１７（ｅ））。以上の様に
して、本実施例１に係るチャネル保護型の薄膜トランジ
スタを作製した。

【０１２７】（実施例２）本実施例２は、前記実施の形
態１に係る薄膜の製造方法を薄膜トランジスタの製造に
適用したものである。但し、本実施例２に係る薄膜トラ
ンジスタは、前記実施例１に係る薄膜トランジスタと比
較して、チャネルエッチ型である点が異なる。図１８
は、本実施例に係る薄膜トランジスタの製造工程を説明
する為の断面図である。

【０１２８】先ず、前記実施例１と同様にしてゲート電
極５１を形成した後、さらにＳｉＮ _xからなるゲート絶
縁層５２を形成した（図１８（ａ））。

【０１２９】次に、前記実施例１と同様にして前記ゲー
ト絶縁層５２上にａ−Ｓｉ薄膜を形成した後、これを水
素プラズマ処理によりエッチングして半導体薄膜５３を
形成した（図１８（ｂ））。

【０１３０】次に、ゲート絶縁層５２および半導体薄膜
５３上に、プラズマＣＶＤ法によりａ−Ｓｉ薄膜を形成
した後、ａ−Ｓｉ薄膜の上部よりｎ⁺イオンを注入し、
ｎ⁺ａ−Ｓｉ薄膜を形成した。さらに、ｎ⁺ａ−Ｓｉ薄膜
上にＴｉ／Ａｌの積層膜からなる金属膜を形成した。続
いて、フォトリソグラフィ法により、ｎ⁺ａ−Ｓｉ薄膜
および金属膜を所定の形状にパターニングして、ｎ⁺ａ
−Ｓｉ薄膜６１、ソース電極６２およびドレイン電極６
３を形成した。

【０１３１】さらに、半導体薄膜５３、ｎ⁺ａ−Ｓｉ薄
膜６１、ソース電極６２およびドレイン電極６３を覆う
様に、ＳｉＮ_x層を形成した後、これをフォトリソグラ
フィ法によりパターニングして保護層６４を形成した。
以上の様にして、本実施例２に係るチャネルエッチ型の
薄膜トランジスタを作製した。

【０１３２】（実施例３）本実施例３は、前記実施の形
態２に係る薄膜の製造方法を薄膜トランジスタの製造に
適用したものである。

【０１３３】先ず、前記実施例１と同様にしてゲート電
極５１を形成した後、さらにＳｉＮ _xからなるゲート絶
縁層５２を形成した（図１７（ａ）参照）。

【０１３４】次に、前記実施例１と同様にハロゲンラン
プを用いて基板１に於ける成膜面とは反対側の面から間
欠的に光を照射した。このとき、ゲート電極５１の上方
に於けるゲート絶縁層５２表面の表面温度を約４００℃
となる様に設定した。続いて、原料ガスとしてＳｉ₂Ｈ₆
ガスを用い、減圧ＣＶＤ法により前記ゲート絶縁層５２
に於けるゲート電極５１の上方およびその近傍にのみａ
−Ｓｉ薄膜を堆積した（図１７（ｂ）参照）。

【０１３５】続いて、前記実施例１と同様にして、チャ
ネル保護層５４、ｎ⁺ａ−Ｓｉ薄膜５５’、ソース電極
５６およびドレイン電極５７を形成した（図１７（ｅ）
参照）。以上の様にして、本実施例３に係るチャネル保
護型の薄膜トランジスタを作製した。

【０１３６】（実施例４）本実施例４は、前記実施の形
態２に係る薄膜の製造方法を薄膜トランジスタの製造に
適用したものである。但し、本実施例４に係る薄膜トラ
ンジスタは、前記実施例３に係る薄膜トランジスタと比
較して、チャネルエッチ型である点が異なる。

【０１３７】先ず、前記実施例２と同様にしてゲート電
極５１を形成した後、さらにＳｉＮ _xからなるゲート絶
縁層５２を形成した（図１８（ａ）参照）。

【０１３８】次に、前記実施例１と同様にハロゲンラン
プを用いて基板１に於ける成膜面とは反対側の面から間
欠的に光を照射した。このとき、ゲート電極５１の上方
に於けるゲート絶縁層５２表面の表面温度を約４００℃
となる様に設定した。続いて、原料ガスとしてＳｉ₂Ｈ₆
ガスを用い、減圧ＣＶＤ法により前記ゲート絶縁層５２
に於けるゲート電極５１の上方およびその近傍にのみａ
−Ｓｉ薄膜を堆積した（図１８（ｂ）参照）。

【０１３９】続いて、前記実施例２と同様にして、ゲー
ト絶縁層５２および半導体薄膜５３上にｎ⁺ａ−Ｓｉ薄
膜を形成した後、該ｎ⁺ａ−Ｓｉ薄膜上にＴｉ／Ａｌの
積層膜からなる金属膜を形成した。さらに、フォトリソ
グラフィ法により、ｎ⁺ａ−Ｓｉ薄膜および金属膜を所
定の形状にパターニングして、ｎ⁺ａ−Ｓｉ薄膜６１、
ソース電極６２およびドレイン電極６３を形成した。さ
らに、半導体薄膜５３、ｎ⁺ａ−Ｓｉ薄膜６１、ソース
電極６２およびドレイン電極６３を覆う様に保護層６４
を形成した。以上の様にして、本実施例４に係るチャネ
ルエッチ型の薄膜トランジスタを作製した。

【０１４０】（実施例５）〜（実施例８）実施例５〜実
施例８に係る各薄膜トランジスタは、それぞれ前記実施
例１〜実施例４に係る薄膜トランジスタに対応してお
り、各々同様の構成を有している。但し、それらの製造
方法に於いては、それぞれ光の照射に替えて、ゲート電
極に通電することにより基板面を選択的に加熱した点が
異なる。

【０１４１】（実施例９）本実施例９は、前記実施の形
態１に係る薄膜の製造方法を薄膜トランジスタの製造に
適用したものである。但し、本実施例９に係る薄膜トラ
ンジスタは、前記実施例１に係る薄膜トランジスタと比
較して、トップゲート型である点が異なる。図１９は、
本実施例９に係る薄膜トランジスタの製造工程を説明す
る為の断面図である。

【０１４２】先ず、図１９（ａ）に示す様に、基板１上
にＭｏからなる金属膜をスパッタリング法により成膜し
た。この金属膜をフォトリソグラフィ法によりパターニ
ングし、ソース電極７１およびドレイン電極７２を形成
した。

【０１４３】次に、ハロゲンランプを用いて基板１に於
ける成膜面とは反対側の面から間欠的に光を照射した。
このとき、ソース電極７１およびドレイン電極７２表面
の表面温度を約３００℃となる様に設定した。さらに、
原料ガスとしてＳｉＨ₄ガスを用い、プラズマＣＶＤ法
により基板１、ソース電極７１およびドレイン電極７２
上にａ−Ｓｉ薄膜を形成した。形成されたａ−Ｓｉ薄膜
は、ソース電極７１およびドレイン電極７２を覆う部分
ではＳｉＨ₂結合が殆ど含まれない膜質であり、それ以
外の部分ではＳｉＨ₂結合の極めて多い膜質となってい
た。さらにこのａ−Ｓｉ薄膜にｎ⁺イオンを注入し、こ
れによりｎ⁺ａ−Ｓｉ薄膜を形成した。

【０１４４】続いて、前記ｎ⁺ａ−Ｓｉ薄膜を水素プラ
ズマ処理によりエッチングして、前記ＳｉＨ₂結合の極
めて多い膜質の部分のみを選択的に除去した。これによ
り、所定のパターン形状を有するｎ⁺ａ−Ｓｉ薄膜７３
を形成することができた。

【０１４５】次に、基板１およびｎ⁺ａ−Ｓｉ薄膜７３
上にａ−Ｓｉ薄膜を形成し、さらにフォトリソグラフィ
法によりａ−Ｓｉ薄膜を所定のパターン形状となる様に
島化して、ａ−Ｓｉ薄膜７４を形成した（図１９
（ｂ））。

【０１４６】続いて、基板１およびａ−Ｓｉ薄膜７４上
に、プラズマＣＶＤ法によりＳｉＯ ₂からなるゲート絶
縁層７５を形成した。さらに、ゲート絶縁層７５上に金
属膜を形成した後、フォトリソグラフィ法により所定の
形状にパターニングしてゲート電極７６を形成した（図
１９（ｃ））。なお、ソース電極７１およびドレイン電
極７２と、ゲート電極７６とを自己整合させる場合に
は、基板１の成膜面とは反対側の面から露光する裏面露
光と、リフトオフとによりゲート電極７６を形成するの
がよい。

【０１４７】最後に、プラズマＣＶＤ法によりＳｉＮ_x
膜からなる保護膜７７を形成した（図１９（ｄ））。以
上の様にして、本実施例９に係るトップゲート型の薄膜
トランジスタを作製した。

【０１４８】（結果）以上に述べた各実施例１〜実施例
９に係る薄膜トランジスタの製造方法によれば、所定の
パターン形状を有する半導体薄膜５３を形成する際に、
マスクを必要としないのでマスク数の削減が図れ、製造
コストの低減が図れた。また、前記実施例３および実施
例４に於いては、前記実施例１および実施例２と比較し
て、ａ−Ｓｉ薄膜の水素プラズマ処理によるエッチング
を行う必要も無くなり、さらに製造工程数を削減するこ
とができた。

【０１４９】また、前記各実施例１〜実施例９に於いて
得られた薄膜トランジスタは、膜中にＳｉＨ₂結合を殆
ど含まないａ−Ｓｉ薄膜を有しており、これにより移動
度が高く高品質のものであった。さらに、ａ−Ｓｉ薄膜
の膜中に於ける欠陥も少ないので、ＯＦＦ時に於けるリ
ーク電流の低減も可能であった。

【０１５０】（その他の事項）なお、前記実施例１およ
び実施例２に於いて、所定のパターン形状に形成された
半導体薄膜を、エキシマーレーザー等を用いて結晶化す
れば、駆動回路等のオンガラス化を目的とした多結晶シ
リコンの薄膜トランジスタを製造することもできた。こ
の場合に於いてもマスク数を削減することができ、製造
コストの低減が図れた。

【０１５１】また、前記実施例９に於いては、ａ−Ｓｉ
薄膜を形成する場合について述べたが、本発明はこれに
限定されるものではなく、ｐ−Ｓｉ膜を形成することも
できる。

【０１５２】

【発明の効果】以上に説明した様に、本発明の方法によ
れば、薄膜の形成の際に、基板の全面を加熱するのでは
なく、膜形成に必要な部分だけを選択的に加熱して行う
ので、基板温度の大幅な上昇を防止でき、プロセス温度
の低減が図れる。

【０１５３】また、基板を選択的に加熱しながら薄膜の
形成を行うので、基板上には領域毎に膜質の異なるもの
が形成される。膜質を異ならせると、エッチング速度に
も差を生じさせることができるので、これにより同一の
条件でエッチングを行っても、所定の膜質の部分だけを
選択的に除去できる。その結果、従来必要であったフォ
トリソグラフィ法等の加工プロセスを削減することがで
き、製造工程数および製造コストの削減が可能となる。

【０１５４】さらに、基板を選択的に加熱しながら薄膜
の形成を行うことにより堆積速度を異ならせることもで
きるので、これにより前記基板に於いて所定の領域にの
み薄膜を堆積することができる。よって、この場合に於
いても、従来より薄膜のパターニングの際に必要であっ
たリソグラフィ工程を省略することができ、製造工程数
の削減による低コスト化が図れる。

【０１５５】また、本発明の方法により作製された半導
体薄膜は高い移動度を有しているので、例えばこれを備
えた薄膜トランジスタを液晶表示素子等に適用すれば、
素子の高精細化および内蔵駆動回路の高速化も図れる。
さらに、前記半導体薄膜は欠陥も少ないのでＯＦＦ時の
リーク電流も低減できる。よって、その様な半導体薄膜
を備えた本発明に係る薄膜トランジスタは、性能および
信頼性に於いても優れたものにできる。。

【図面の簡単な説明】

【図１】本発明の実施の形態１に係る薄膜の製造工程を
示す断面図であって、絶縁層表面の選択的な加熱の様子
を示している。

【図２】前記実施の形態１に係る薄膜の製造工程を示す
断面図であって、絶縁層上に半導体薄膜を形成した状態
を示す。

【図３】前記実施の形態１に係る薄膜の製造方法に於い
て、基板の選択的加熱を説明する為の説明図であって、
同図（ａ）は絶縁層の表面に於ける温度分布を示すグラ
フであり、同図（ｂ）は前記基板の要部を示す断面図で
ある。

【図４】前記実施の形態１に係る薄膜の製造方法に於い
て、光の照射エネルギーと照射時間との関係を示すグラ
フである。

【図５】前記実施の形態１に係る薄膜の製造方法に於い
て、ＳｉＨ₂／ＳｉＨ比またはエッチング速度と、絶縁
層の表面に於ける温度との関係を示すグラフである。

【図６】前記実施の形態１に係る薄膜の製造方法に於い
て、半導体薄膜のエッチングを説明する為の断面図であ
る。

【図７】前記実施の形態１に係る薄膜の製造方法により
製造された半導体薄膜を示す断面図である。

【図８】本発明の実施の形態２に係る薄膜の製造方法に
於いて、堆積速度と絶縁層の表面に於ける温度との関係
を示すグラフである。

【図９】本発明の実施の形態３に係る薄膜の製造方法を
説明する為の断面図である。

【図１０】前記実施の形態３に係る薄膜の製造方法に於
いて、基板の選択的加熱を説明する為の説明図であっ
て、同図（ａ）は絶縁層の表面に於ける温度分布を示す
グラフであり、同図（ｂ）は前記基板の要部を示す断面
図である。

【図１１】前記実施の形態３に係る薄膜の製造方法に於
いて、電流量と印加時間との関係を示すグラフである。

【図１２】前記実施の形態３に係る薄膜の製造方法に於
いて、半導体薄膜のエッチングを説明する為の断面図で
ある。

【図１３】本発明の実施の形態５に係る半導体薄膜の製
造工程を示す断面図であって、同図（ａ）は第１及び第
２半導体薄膜の形成を説明する為の断面図であり、同図
（ｂ）は第２半導体薄膜の結晶化を説明する為の断面図
である。

【図１４】本発明の実施の形態６に係る半導体薄膜の製
造工程を示す断面図であって、同図（ａ）は第１及び第
２半導体薄膜の形成を説明する為の断面図であり、同図
（ｂ）は第２半導体薄膜の結晶化を説明する為の断面図
である。

【図１５】本発明の実施例１に於いて使用する薄膜トラ
ンジスタの製造装置を概念的に示した平面図である。

【図１６】本発明の実施例１に於いて使用するプラズマ
ＣＶＤ装置を模式的に示した断面図である。

【図１７】本発明の実施例１に係る薄膜トランジスタの
製造工程を説明する為の断面図である。

【図１８】本発明の実施例２に係る薄膜トランジスタの
製造工程を説明する為の断面図である。

【図１９】本発明の実施例９に係る薄膜トランジスタの
製造工程を説明する為の断面図である。

【符号の説明】

１ 基板 ２ エネルギー吸収体 ３ 絶縁層 ４ 光 ５ フラックス ６ 半導体薄膜 ７ エッチング部 ９ 導電膜 １０ 電流印加部 ２１ エネルギー吸収体 ２２、２７ 第１半導体薄膜 ２３、２８ 第２半導体薄膜 ２４、２９ 単結晶領域 ２６ 絶縁層 ３１ プラズマＣＶＤチャンバ ３２ ゲートバルブ ３３ Ｌ／ＵＬチャンバ ３４ カセットステーション ３５ スパッタチャンバ ３６ エッチングチャンバ ３７ 基板搬送手段 ３８ 反応室 ４２ ハロゲンランプ（電磁波照射部） ５１、７６ ゲート電極 ５２、７５ ゲート絶縁層 ５３ 半導体薄膜 ５４ チャネル保護層 ５６、６２、７１ ソース電極 ５７、６３、７２ ドレイン電極 ６４ 保護層

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６２６Ｃ 21/302 Ｊ （出願人による申告）国等の委託研究の成果に係る特許 出願（平成12年度新エネルギー・産業技術総合開発機構 「次世代液晶プロセス基板技術に関わる先導研究開発」 委託研究、産業活力再生特別措置法第30条の適用を受け るもの) Ｆターム(参考） 4K030 AA06 BA30 BA40 BB12 CA06 DA08 FA01 HA04 LA15 5F004 AA03 DA24 DB02 EA05 EA38 5F045 AA06 AA08 AB04 AC01 AD08 AE19 BB07 BB16 CA15 DA68 EK17 HA18 5F052 AA02 AA11 BB07 DA02 DA03 DA10 DB02 GB03 JA02 5F110 AA01 AA06 AA16 AA17 BB01 CC05 CC07 DD02 EE02 EE04 EE44 FF02 FF03 FF30 GG02 GG13 GG15 GG45 HJ13 HK03 HK04 HK09 HK16 HK21 HK33 HK35 NN02 NN12 NN24 NN35 PP01 PP03 PP10 QQ09 QQ12 QQ14

Claims (44)

【特許請求の範囲】
1. 【請求項１】 基板の上に薄膜を形成する工程であっ
   て、前記基板を選択的に加熱することにより、該基板の
   領域毎に膜質の異なる薄膜を形成する工程と、 前記薄膜をエッチングすることにより、該薄膜のうち所
   定の膜質の部分のみを選択的に除去して、前記薄膜を所
   定の形状にパターニングする工程とを有することを特徴
   とする薄膜の製造方法。
2. 【請求項２】 基板の上に薄膜を堆積する工程であっ
   て、前記基板を選択的に加熱することにより、該基板の
   領域毎に堆積速度を異ならせて、所定の領域にのみ薄膜
   を堆積する工程を有する薄膜の製造方法。
3. 【請求項３】 請求項１または請求項２に記載の薄膜の
   製造方法であって、 前記基板の選択的な加熱は、前記基板上にエネルギー吸
   収体または所定のパターン形状を有するエネルギー吸収
   体を形成した後、前記エネルギー吸収体にエネルギーを
   付与することにより、該エネルギー吸収体から熱を放散
   させて行うことを特徴とする薄膜の製造方法。
4. 【請求項４】 請求項３に記載の薄膜の製造方法であっ
   て、 前記エネルギーの付与は、前記エネルギー吸収体に電磁
   波を照射することにより行うことを特徴とする薄膜の製
   造方法。
5. 【請求項５】 請求項１または請求項２に記載の薄膜の
   製造方法であって、 前記基板の選択的な加熱は、前記基板上に導電膜または
   所定のパターン形状を有する導電膜を形成した後、前記
   導電膜に通電することにより、該導電膜から熱を放散さ
   せて行うことを特徴とする薄膜の製造方法。
6. 【請求項６】 請求項１〜請求項５の何れか１項に記載
   の薄膜の製造方法であって、 前記基板の選択的な加熱は、間欠的に行うことを特徴と
   する薄膜の製造方法。
7. 【請求項７】 請求項１〜請求項６の何れか１項に記載
   の薄膜の製造方法であって、 前記基板を選択的に加熱したことによる基板の表面温度
   は、前記薄膜の原料ガスが化学反応を起こす温度以上で
   あることを特徴とする薄膜の製造方法。
8. 【請求項８】 請求項１に記載の薄膜の製造方法であっ
   て、 前記薄膜を形成する工程は、ＣＶＤ法を用いることを特
   徴とする薄膜の製造方法。
9. 【請求項９】 請求項８に記載の薄膜の製造方法であっ
   て、 前記ＣＶＤ法がプラズマＣＶＤ法であることを特徴とす
   る薄膜の製造方法。
10. 【請求項１０】 請求項１、請求項８または請求項９の
    何れか１項に記載の薄膜の製造方法であって、 前記薄膜のエッチングは、水素ラジカルを含む処理であ
    ることを特徴とする薄膜の製造方法。
11. 【請求項１１】 請求項２に記載の薄膜の製造方法であ
    って、 前記薄膜を堆積する工程は、ＣＶＤ法を用いることを特
    徴とする薄膜の製造方法。
12. 【請求項１２】 絶縁性基板上に所定のパターン形状の
    金属薄膜を形成する工程と、 前記金属薄膜上に絶縁層を形成する工程と、 前記絶縁層上に半導体薄膜を形成する工程であって、前
    記金属薄膜にエネルギーを付与して該エネルギーを金属
    薄膜から熱として放散させることにより絶縁層を選択的
    に加熱し、これにより該金属薄膜の上方およびその近傍
    の領域と、それ以外の領域とで膜質の異なる半導体薄膜
    を形成する工程と、 前記半導体薄膜をエッチングすることにより、前記金属
    薄膜の上方およびその近傍の領域以外の領域を選択的に
    除去して、半導体薄膜を所定の形状にパターニングする
    工程とを有することを特徴とする薄膜トランジスタの製
    造方法。
13. 【請求項１３】 絶縁性基板上に所定のパターン形状の
    金属薄膜を形成する工程と、 前記金属薄膜上に絶縁層を形成する工程と、 前記絶縁層の上に半導体薄膜を堆積する工程であって、
    前記金属薄膜にエネルギーを付与し、該エネルギーを金
    属薄膜から熱として放散させて前記絶縁層を選択的に加
    熱することにより、該絶縁層の領域毎に堆積速度を異な
    らせて、所定の領域にのみ半導体薄膜を堆積する工程と
    を有することを特徴とする薄膜トランジスタの製造方
    法。
14. 【請求項１４】 請求項１２または請求項１３に記載の
    薄膜トランジスタの製造方法であって、 前記金属薄膜は、ゲート電極、またはソース電極および
    ドレイン電極であることを特徴とする薄膜トランジスタ
    の製造方法。
15. 【請求項１５】 請求項１２〜請求項１４の何れか１項
    に記載の薄膜トランジスタの製造方法であって、 前記金属薄膜に前記エネルギーとしての電磁波を照射す
    ることにより、該金属薄膜から熱を放散させて、前記絶
    縁層を選択的に加熱することを特徴とする薄膜トランジ
    スタの製造方法。
16. 【請求項１６】 請求項１２〜請求項１４の何れか１項
    に記載の薄膜トランジスタの製造方法であって、 前記金属薄膜に通電することにより、該金属薄膜から熱
    を放散させて、前記絶縁層を選択的に加熱することを特
    徴とする薄膜トランジスタの製造方法。
17. 【請求項１７】 請求項１２〜請求項１６の何れか１項
    に記載の薄膜トランジスタの製造方法であって、 前記金属薄膜に対するエネルギーの付与を間欠的に行う
    ことを特徴とする薄膜トランジスタの製造方法。
18. 【請求項１８】 請求項１２〜請求項１７の何れか１項
    に記載の薄膜トランジスタの製造方法であって、 前記絶縁層を選択的に加熱したことによる絶縁層の表面
    温度は、前記半導体薄膜の原料ガスが化学反応を起こす
    温度以上であることを特徴とする薄膜トランジスタの製
    造方法。
19. 【請求項１９】 請求項１２に記載の薄膜トランジスタ
    の製造方法であって、 前記半導体薄膜を形成する工程に於いて、ＣＶＤ法を用
    いることを特徴とする薄膜トランジスタの製造方法。
20. 【請求項２０】 請求項１９に記載の薄膜トランジスタ
    の製造方法であって、 前記ＣＶＤ法がプラズマＣＶＤ法であることを特徴とす
    る薄膜トランジスタの製造方法。
21. 【請求項２１】 請求項１２、請求項１９または請求項
    ２０の何れか１項に記載の薄膜トランジスタの製造方法
    であって、 前記半導体薄膜のエッチングは、水素ラジカルを含む処
    理であることを特徴とする薄膜トランジスタの製造方
    法。
22. 【請求項２２】 請求項１２、請求項１９〜請求項２１
    の何れか１項に記載の薄膜トランジスタの製造方法であ
    って、 前記半導体薄膜を形成する工程の後に、前記半導体薄膜
    を熱処理により結晶化させることを特徴とする薄膜トラ
    ンジスタの製造方法。
23. 【請求項２３】 請求項１３に記載の薄膜トランジスタ
    の製造方法であって、 前記半導体薄膜を堆積する工程に於いて、ＣＶＤ法を用
    いることを特徴とする薄膜トランジスタの製造方法。
24. 【請求項２４】 請求項１３または請求項２３に記載の
    薄膜トランジスタの製造方法であって、 前記半導体薄膜を堆積する工程の後に、前記半導体薄膜
    を熱処理により結晶化させることを特徴とする薄膜トラ
    ンジスタの製造方法。
25. 【請求項２５】 請求項１２〜請求項２４の何れか１項
    に記載の薄膜トランジスタの製造方法であって、 前記熱処理に替えて、レーザーアニールを行うことを特
    徴とする薄膜トランジスタの製造方法。
26. 【請求項２６】 絶縁性基板上に、所定のパターン形状
    の金属薄膜を形成する工程と、 前記金属薄膜にエネルギーを付与して、該エネルギーを
    金属薄膜から熱として放散させることにより、前記絶縁
    性基板を選択的に加熱しながら絶縁性基板の上に第１半
    導体薄膜を形成する工程であって、前記金属薄膜を覆う
    部分と、それ以外の部分とで膜質の異なる第１半導体薄
    膜を形成する工程と、 前記第１半導体薄膜をエッチングすることにより、前記
    金属薄膜を覆う部分以外の部分のみを選択的に除去し
    て、前記金属薄膜のみを覆う様にパターニングする工程
    と、 前記第１半導体薄膜が設けられた前記絶縁性基板上に、
    前記第１半導体薄膜よりも融点の高い第２半導体薄膜を
    形成する工程と、 前記第２半導体薄膜を熱処理することにより、前記第１
    半導体薄膜を成長核として第２半導体薄膜を結晶化させ
    る工程とを有することを特徴とする薄膜トランジスタの
    製造方法。
27. 【請求項２７】 絶縁性基板上に所定のパターン形状の
    金属薄膜を形成する工程と、 前記金属薄膜を覆う様に第１半導体薄膜を堆積する工程
    であって、前記金属薄膜にエネルギーを付与して該エネ
    ルギーを金属薄膜から熱として放散させ、これにより金
    属薄膜近傍とそれ以外の領域とで堆積速度を異ならせ
    て、前記金属薄膜の上面および側面に第１半導体薄膜を
    堆積する工程と、 前記第１半導体薄膜が設けられた前記絶縁性基板上に、
    前記第１半導体薄膜よりも融点の高い第２半導体薄膜を
    形成する工程と、 前記第２半導体薄膜を熱処理することにより、前記第１
    半導体薄膜を成長核として第２半導体薄膜を結晶化させ
    る工程とを有することを特徴とする薄膜トランジスタの
    製造方法。
28. 【請求項２８】 絶縁性基板上に、所定のパターン形状
    の金属薄膜を形成する工程と、 前記金属薄膜を備えた前記絶縁性基板上に絶縁層を形成
    する工程と、 前記絶縁層上に第１半導体薄膜を形成する工程であっ
    て、前記金属薄膜にエネルギーを付与して該エネルギー
    を金属薄膜から熱として放散させることにより絶縁層を
    選択的に加熱し、これにより該絶縁層の領域毎に膜質の
    異なる第１半導体薄膜を形する工程と、 前記第１半導体薄膜をエッチングすることにより、該第
    １半導体薄膜のうち所定の膜質の部分のみを選択的に除
    去して、第１半導体薄膜を所定の形状にパターニングす
    る工程と、 前記第１半導体薄膜が設けられた前記絶縁性基板上に、
    前記第１半導体薄膜よりも融点の高い第２半導体薄膜を
    形成する工程と、 前記第２半導体薄膜を熱処理することにより、前記第１
    半導体薄膜を成長核として第２半導体薄膜を結晶化させ
    る工程とを有することを特徴とする薄膜トランジスタの
    製造方法。
29. 【請求項２９】 絶縁性基板上に所定のパターン形状の
    金属薄膜を形成する工程と、 前記金属薄膜を備えた前記絶縁性基板上に絶縁層を形成
    する工程と、 前記絶縁層の上に第１半導体薄膜を堆積する工程であっ
    て、前記金属薄膜にエネルギーを付与し、該エネルギー
    を金属薄膜から熱として放散させて前記絶縁層を選択的
    に加熱することにより、該絶縁層の領域毎に堆積速度を
    異ならせて、所定の領域にのみ第１半導体薄膜を堆積す
    る工程と、 前記第１半導体薄膜が設けられた前記絶縁性基板上に、
    前記第１半導体薄膜よりも融点の高い第２半導体薄膜を
    形成する工程と、 前記第２半導体薄膜を熱処理することにより、前記第１
    半導体薄膜を成長核として第２半導体薄膜を結晶化させ
    る工程とを有することを特徴とする薄膜トランジスタの
    製造方法。
30. 【請求項３０】 請求項２６〜請求項２９の何れか１項
    に記載の薄膜トランジスタの製造方法であって、 前記金属薄膜は、Ｎｉ、Ｐｄ、Ｐｔ、ＡｌおよびＡｇか
    らなる群より選ばれる少なくとも１種または２種以上の
    金属からなることを特徴とする薄膜トランジスタの製造
    方法。
31. 【請求項３１】 請求項２６〜請求項３０の何れか１項
    に記載の薄膜トランジスタの製造方法であって、 前記第１半導体薄膜はａ−Ｇｅ薄膜またはａ−ＧｅＳｉ
    薄膜であり、前記第２半導体薄膜はＳｉ薄膜であること
    を特徴とする薄膜トランジスタの製造方法。
32. 【請求項３２】 請求項２６〜請求項３１の何れか１項
    に記載の薄膜トランジスタの製造方法であって、 前記熱処理に替えてレーザーアニールを行うことを特徴
    とする薄膜トランジスタの製造方法。
33. 【請求項３３】 基板上に、所定のパターン形状の金属
    薄膜を形成する金属薄膜形成手段と、 前記基板の上に薄膜を形成する薄膜形成手段であって、
    前記金属薄膜にエネルギーを付与して該エネルギーを金
    属薄膜から熱として放散させることにより基板を選択的
    に加熱し、これにより該基板の領域毎に膜質の異なる薄
    膜を形成する薄膜形成手段と、 前記薄膜をエッチングすることにより、所定の膜質の部
    分のみを選択的に除去して、前記薄膜を所定の形状にパ
    ターニングするエッチング手段とを備えることを特徴と
    する薄膜の製造装置。
34. 【請求項３４】 基板上に、所定のパターン形状の金属
    薄膜を形成する金属薄膜形成手段と、 前記基板の上に薄膜を形成する薄膜形成手段であって、
    前記金属薄膜にエネルギーを付与し、該エネルギーを金
    属薄膜から熱として放散させて前記基板を選択的に加熱
    することにより、該基板の領域毎に堆積速度を異ならせ
    て、所定の領域にのみ薄膜を形成する薄膜形成手段とを
    備えることを特徴とする薄膜の製造装置。
35. 【請求項３５】 請求項３３または請求項３４に記載の
    薄膜の製造装置であって、 前記薄膜形成手段は、 前記基板を内部に保持する反応容器と、 前記金属薄膜に、前記エネルギーとしての電磁波を照射
    する電磁波照射部と、 前記反応容器内部に原料ガスを供給する供給部と、 前記原料ガスの化学反応を励起する為の反応励起部と、 を備えることを特徴とする薄膜の製造装置。
36. 【請求項３６】 請求項３５に記載の薄膜の製造装置で
    あって、 前記電磁波照射部に替えて、前記金属薄膜に間欠的に電
    流を流す電流印加部を備えていることを特徴とする薄膜
    の製造装置。
37. 【請求項３７】 請求項３５に記載の薄膜の製造装置で
    あって、 前記反応励起部はプラズマ励起部であることを特徴とす
    る薄膜の製造装置。
38. 【請求項３８】 絶縁性基板上に設けられた所定のパタ
    ーン形状の金属薄膜と、前記金属薄膜を有する前記絶縁
    性基板上に設けられた絶縁層と、前記絶縁層上に設けら
    れた所定のパターン形状を有する半導体薄膜とを備える
    薄膜トランジスタであって、 前記半導体薄膜は、 前記金属薄膜にエネルギーを付与し該エネルギーを金属
    薄膜から熱として放散させて、前記絶縁層を選択的に加
    熱することにより、該金属薄膜の上方およびその近傍の
    領域と、それ以外の領域とで膜質の異なる半導体薄膜を
    設けた後、該半導体薄膜をエッチングすることにより、
    前記金属薄膜の上方およびその近傍の領域以外の領域を
    選択的に除去して、所定のパターン形状にパターニング
    されたものであることを特徴とする薄膜トランジスタ。
39. 【請求項３９】 絶縁性基板上に設けられた所定のパタ
    ーン形状の金属薄膜と、前記金属薄膜を有する前記絶縁
    性基板上に設けられた絶縁層と、前記絶縁層上に設けら
    れた所定のパターン形状を有する半導体薄膜とを備える
    薄膜トランジスタであって、 前記半導体薄膜は、 前記金属薄膜にエネルギーを付与し該エネルギーを金属
    薄膜から熱として放散させて、前記絶縁層を選択的に加
    熱することにより、該絶縁層の領域毎に堆積速度を異な
    らせて、所定の領域にのみ堆積させたものであることを
    特徴とする薄膜トランジスタ。
40. 【請求項４０】 請求項３８または請求項３９に記載の
    薄膜トランジスタであって、 前記半導体薄膜の側壁が緩やかな傾斜面になっているこ
    とを特徴とする薄膜トランジスタ。
41. 【請求項４１】 絶縁性基板上に、所定の形状にパター
    ニングされた金属薄膜と、 前記金属薄膜を覆う様に堆積された第１半導体薄膜であ
    って、前記金属薄膜にエネルギーを付与して該エネルギ
    ーを金属薄膜から熱として放散させ、これにより前記金
    属薄膜を覆う部分と、それ以外の部分とで膜質の異なる
    第１半導体薄膜を設けた後、エッチングにより前記金属
    薄膜を覆う部分以外の部分を選択的に除去して、前記金
    属薄膜のみを覆う様にして設けられた第１半導体薄膜
    と、 前記第１半導体薄膜の存在する前記絶縁性基板上に設け
    られた、前記第１半導体薄膜よりも融点の高い第２半導
    体薄膜であって、該第２半導体薄膜を熱処理することに
    より、前記第１半導体薄膜を成長核として結晶化された
    第２半導体薄膜とを有し、 前記結晶化された第２半導体薄膜のうち、前記第１半導
    体薄膜の存在しない領域をチャネル部とすることを特徴
    とする薄膜トランジスタ。
42. 【請求項４２】 絶縁性基板上に、所定の形状にパター
    ニングされた金属薄膜と、 前記金属薄膜を覆う様に堆積された第１半導体薄膜であ
    って、前記金属薄膜にエネルギーを付与して該エネルギ
    ーを金属薄膜から熱として放散させ、これにより金属薄
    膜近傍とそれ以外の領域とで堆積速度を異ならせて、前
    記金属薄膜の上面および側面に堆積された第１半導体薄
    膜と、 前記第１半導体薄膜の存在する前記絶縁性基板上に設け
    られ、かつ、前記第１半導体薄膜よりも融点の高い第２
    半導体薄膜であって、該第２半導体薄膜を熱処理するこ
    とにより、前記第１半導体薄膜を成長核として結晶化さ
    れた第２半導体薄膜とを有し、 前記結晶化された第２半導体薄膜のうち、前記第１半導
    体薄膜の存在しない領域をチャネル部とすることを特徴
    とする薄膜トランジスタ。
43. 【請求項４３】 絶縁性基板上に、所定の形状にパター
    ニングされた金属薄膜と、 前記金属薄膜を備えた前記絶縁性基板上に設けられた絶
    縁層と、 前記絶縁層の上に、前記金属薄膜にエネルギーを付与し
    て該エネルギーを金属薄膜から熱として放散させること
    により、前記絶縁層を選択的に加熱しながら形成される
    ことにより、前記絶縁層に於ける表面温度が高温の領域
    に対応する部分と低温の領域に対応する部分とで膜質の
    異なる第１半導体薄膜であって、前記第１半導体薄膜の
    エッチングにより、前記低温の領域に対応する部分を選
    択的に除去して、前記第１半導体薄膜のうち前記高温の
    領域のみに設けられた第１半導体薄膜と、 前記第１半導体薄膜の存在する前記絶縁性基板上に設け
    られた、前記第１半導体薄膜よりも融点の高い第２半導
    体薄膜であって、該第２半導体薄膜を熱処理することに
    より、前記第１半導体薄膜を成長核として結晶化された
    第２半導体薄膜とを有し、 前記結晶化された第２半導体薄膜のうち、前記第１半導
    体薄膜の存在しない領域をチャネル部とすることを特徴
    とする薄膜トランジスタ。
44. 【請求項４４】 絶縁性基板上に、所定の形状にパター
    ニングされた金属薄膜と、 前記金属薄膜を備えた前記絶縁性基板上に設けられた絶
    縁層と、 前記絶縁層の上に設けられた第１半導体薄膜であって、
    前記金属薄膜にエネルギーを付与して該エネルギーを金
    属薄膜から熱として放散させ、これにより前記絶縁層を
    選択的に加熱して、前記絶縁層に於ける表面温度が高温
    の領域と低温の領域とで堆積速度を異ならせ、前記高温
    の領域にのみ設けられた第１半導体薄膜と、 前記第１半導体薄膜の存在する前記絶縁性基板上に設け
    られ、かつ、前記第１半導体薄膜よりも融点の高い第２
    半導体薄膜であって、該第２半導体薄膜を熱処理するこ
    とにより、前記第１半導体薄膜を成長核として結晶化さ
    れた第２半導体薄膜とを有し、 前記結晶化された第２半導体薄膜のうち、前記第１半導
    体薄膜の存在しない領域をチャネル部とすることを特徴
    とする薄膜トランジスタ。