JPH06232059A - 半導体および半導体装置の作製方法 - Google Patents

半導体および半導体装置の作製方法

Info

Publication number
JPH06232059A
JPH06232059A JP5039499A JP3949993A JPH06232059A JP H06232059 A JPH06232059 A JP H06232059A JP 5039499 A JP5039499 A JP 5039499A JP 3949993 A JP3949993 A JP 3949993A JP H06232059 A JPH06232059 A JP H06232059A
Authority
JP
Japan
Prior art keywords
plasma
substrate
film
silicon film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5039499A
Other languages
English (en)
Other versions
JP3497198B2 (ja
Inventor
Toru Takayama
徹 高山
Kouyuu Chiyou
宏勇 張
Shunpei Yamazaki
舜平 山崎
Yasuhiko Takemura
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP03949993A priority Critical patent/JP3497198B2/ja
Priority to TW083100774A priority patent/TW266315B/zh
Priority to EP94101571A priority patent/EP0609867A3/en
Priority to EP01124710A priority patent/EP1207549A3/en
Priority to EP99124492A priority patent/EP0997950A3/en
Priority to KR1019940002195A priority patent/KR0168693B1/ko
Priority to CNB001344838A priority patent/CN100416750C/zh
Priority to CN94102771A priority patent/CN1052564C/zh
Publication of JPH06232059A publication Critical patent/JPH06232059A/ja
Priority to US08/479,720 priority patent/US5843225A/en
Priority to US08/977,944 priority patent/US6610142B1/en
Priority to KR1019980022657A priority patent/KR100267145B1/ko
Priority to KR1019990002855A priority patent/KR100285864B1/ko
Priority to CN99121081A priority patent/CN1123934C/zh
Priority to CN99121082A priority patent/CN1132222C/zh
Priority to JP2000026875A priority patent/JP3472220B2/ja
Priority to JP2000061226A priority patent/JP3472226B2/ja
Priority to KR1020000058774A priority patent/KR100287485B1/ko
Priority to KR1020000058775A priority patent/KR100287486B1/ko
Priority to CNB00134482XA priority patent/CN1201380C/zh
Application granted granted Critical
Publication of JP3497198B2 publication Critical patent/JP3497198B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 アモルファスシリコンの結晶化温度を下げ、
結晶化時間を短縮する方法、および該方法を用いて薄膜
トランジスタを作製する方法を提供する。 【構成】 下地絶縁膜（例えば、酸化珪素膜２２）を堆
積した後、プラズマ雰囲気にさらすことによってプラズ
マ処理をおこない、その後、アモルファスシリコン膜２
５を堆積し、４５０〜６００℃で結晶化させる。また、
選択的にプラズマ雰囲気にさらすことによって、結晶核
の生じる部分を制御し、よって良好な結晶性を有する部
分２６を任意に形成し、これを薄膜トランジスタに用い
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、薄膜状の絶縁ゲイト型
電界効果トランジスタ（薄膜トランジスタもしくはＴＦ
Ｔ）等の薄膜デバイスに用いられる結晶性半導体を得る
方法に関するものである。
【０００２】
【従来の技術】従来、薄膜状の絶縁ゲイト型電界効果ト
ランジスタ（ＴＦＴ）等の薄膜デバイスに用いられる結
晶性シリコン半導体薄膜は、プラズマＣＶＤ法や熱ＣＶ
Ｄ法で形成されたアモルファスシリコン膜を電気炉等の
装置の中で６００℃以上の温度で１２時間以上の長時間
にわたって結晶化させて作製された。特に十分な特性
（高い電解効果移動度や高い信頼性）を得るためにはよ
り長時間の熱処理が求められていた。
【０００３】
【発明が解決しようする課題】しかしながら、このよう
な従来の方法は多くの課題を抱えていた。１つはスルー
プットが低く、したがって、コストが高くなることであ
る。例えば、この結晶化工程に２４時間の時間を要する
ものとすると、基板１枚当たりの処理時間を２分とすれ
ば７２０枚の基板を同時に処理しなければならなかっ
た。しかしながら、例えば、通常使用される管状炉で
は、１度に処理できる基板の枚数は５０枚がせいぜい
で、１つの装置（反応管）だけを使用した場合には１枚
当たり３０分も時間がかかってしまった。すなわち、１
枚当たりの処理時間を２分とするには、反応管を１５本
も使用しなければならなかった。このことは投資規模が
拡大することと、その投資の減価償却が大きく、製品の
コストに跳ね返ることを意味していた。
【０００４】もう１つの問題は、熱処理の温度であっ
た。通常、ＴＦＴの作製に用いられる基板は石英ガラス
のような純粋な酸化珪素からなるものと、コーニング社
７０５９番（以下、コーニング７０５９という）のよう
な無アルカリのホウ珪酸ガラスに大別される。このう
ち、前者は、耐熱性が優れており、通常の半導体集積回
路のウェファープロセスと同じ取扱いができるため、温
度に関しては何ら問題がない。しかしながら、そのコス
トが高く、基板面積の増加と共に指数関数的に急激に増
大する。したがって、現在のところ、比較的小面積のＴ
ＦＴ集積回路にのみ使用されている。
【０００５】一方、無アルカリガラスは、石英に比べれ
ばコストは十分に低いが、耐熱性の点で問題があり、一
般に歪み点が５５０〜６５０℃程度、特に入手しやすい
材料では６００℃以下であるので、６００℃の熱処理で
は基板に不可逆的な収縮やソリという問題が生じた。特
に基板が対角１０インチを越えるような大きなものでは
顕著であった。以上のような理由から、シリコン半導体
膜の結晶化に関しては、５５０℃以下、４時間以内とい
う熱処理条件がコスト削減に不可欠とされていた。本発
明はこのような条件をクリアする半導体の作製方法およ
び、そのような半導体を用いた半導体装置の作製方法を
提供することを目的とする。
【０００６】
【発明を解決するための手段】本発明は、基板に絶縁被
膜を形成する工程と、前記絶縁被膜をプラズマにさらす
工程と、前記工程後、前記絶縁被膜上にアモルファス状
態のシリコン膜を形成する工程と、前記シリコン膜を４
００℃〜６００℃で処理する工程を有することを特徴と
する。また、本発明は 基板上に絶縁被膜を形成する工
程と、前記絶縁被膜をマスク材によって選択的に被覆す
る工程と、基板をプラズマにさらす工程と、前記工程
後、前記絶縁被膜上にアモルファス状態のシリコン膜を
形成する工程と、前記シリコン膜を４００℃〜６００℃
で処理する工程と、前記シリコン膜を選択的にエッチン
グする工程とを有する。
【０００７】さらに、本発明は、薄膜トランジスタを作
製する工程において、基板上に絶縁被膜を形成する工程
と、前記絶縁被膜をマスク材によって選択的に被覆する
工程と、基板をプラズマにさらす工程と、前記工程後、
前記絶縁被膜上にアモルファス状態のシリコン膜を形成
する工程と、前記シリコン膜を４００℃〜６００℃で処
理する工程と、前記シリコン膜を選択的にエッチングす
る工程と、先にマスク材で被覆された部分を薄膜トラン
ジスタのチャネル形成領域とする工程とを有することを
特徴とする。
【０００８】本発明人は鋭意研究を重ねた上、上記課題
を解決する方法を見出した。本発明人は、基板上に、基
板からの不純物が半導体層に侵入するのを防止するため
の下地の絶縁層を形成した後、一度、プラズマ中にこの
絶縁層をさらし、その後にアモルファスシリコンを堆積
し、熱結晶化することによって、その後に堆積したシリ
コン半導体膜が著しく結晶化しやすくなることを発見し
た。
【０００９】これは以下のように説明される。従来、６
００℃程度の熱結晶化にかように長時間が要されたの
は、１つには結晶核の発生に時間がかかるためであっ
た。この時間のことを、本発明人は潜伏時間と呼ぶ。本
発明人の観察では、２４時間の結晶化工程のうち、最初
の６時間には全く核が形成されず、したがって、ほとん
どアモルファスの状態である。次の６時間の間に核が自
然に発生し、その後に結晶化が始まる。すなわち、従来
の方法では、６〜１２時間の潜伏時間を要していた。し
かしながら、このようにして発生した核は極めて無秩序
で、核の密度は場所によってさまざまであった。したが
って、極めて結晶化が進行している領域があるかと思え
ば、全く結晶化が見られない領域もあった。さらに、時
間を重ねると、この結晶化が見られなかった領域にも核
が発生し、あるいは、結晶化した領域が拡がって、次第
に基板全面が結晶化するようになる。このようにして、
基板全面が結晶化するには、さらに１２時間以上の時間
が必要であった。
【００１０】プラズマで下地の絶縁膜を処理すると結晶
核を発生させる触媒というべき物質が形成される。結晶
核を発生させる触媒とは、例えば、プラズマのダメージ
によって生じた電荷や欠陥、あるいはチャンバーや基板
を構成する材料の被着物等である。具体的には、ニッケ
ル、鉄、コバルト、白金という触媒作用を有する材料が
特に顕著に効果を有することが明らかになった。このよ
うな触媒によって、結晶核の発生が容易となり、潜伏時
間が短縮される。また、この触媒物質の量が多いと、結
晶核が多数発生する。このことは、例えば、プラズマの
処理時間を長くすると、得られる結晶の粒径が微細にな
り、結晶核の密度が高いことから推測される。
【００１１】さらに、注目すべきは結晶核の発生密度が
極めて均等であることである。このことは、本発明によ
って結晶化させたシリコン膜の表面を軽くエッチングし
て観察することによっても知ることができる。プラズマ
処理後にアモルファスシリコン膜を堆積し、５５０℃で
４時間の熱処理をおこなった試料を、フッ硝酸によっ
て、少しエッチングして、光学顕微鏡、電子顕微鏡等で
表面を観察すると、クレーターのような穴がほぼ等間隔
で出来ていることがわかる。この穴は、エッチングされ
やすい材料が存在していた箇所と考えられ、すなわち、
シリコン膜中の結晶核の密度を示すものである。したが
って、結晶核を発生させる触媒もこの穴と同じ密度（濃
度）で分布していたものと推測される。
【００１２】プラズマ処理は、特に平行平板型のプラズ
マ発生装置においておこなうと良好な結果が得られる。
また、平行平板型以外にも、例えば陽光柱放電を利用す
るチャンバーにおいても、基板に適当なバイアスを印加
することによって良好な結果が得られる。いずれの場合
にも、プラズマ発生のための電極にニッケル、鉄、コバ
ルトを用いていると良好な結果が得られた。さらに、プ
ラズマ処理の際には基板を１００〜５００℃に加熱する
と結晶化が容易であった。具体的には２００℃以上に加
熱することが好ましい。これは上記の触媒物質が高温で
得られやすいからである。
【００１３】なお、プラズマを発生させる雰囲気として
は、窒素、酸素、アルゴン、ネオン、クリプトンを含む
雰囲気で、これらの割合が１０体積％以上であった場合
には特に好ましい結果が得られ、これらのガスを希釈し
て用いる場合には水素もしくはヘリウムで希釈すること
が好ましかった。また、特に良好な結果が得られたシリ
コン膜は真性、または実質的に真性で、公知の２次イオ
ン質量分析（ＳＩＭＳ）法によって、異元素を分析した
ところ、炭素、酸素、窒素の濃度はいずれも１×１０19
ｃｍ-3以下であった。
【００１４】本発明は下地絶縁膜の表面をプラズマ処理
するのであるが、一度、プラズマ処理した基板を大気に
さらすとゴミや水分等が付着し、これがシリコン膜の結
晶性に悪影響を与える。すなわち基板内のばらつきが大
きくなる。このような問題を避けるためには、閉ざされ
た系の中で成膜やプラズマ処理をおこない、少なくとも
プラズマ処理された基板を大気にさらすことなく連続的
にアモルファスシリコン膜の成膜がおこなえるような環
境とすることが必要である。さらには、プラズマ処理す
る前には基板または絶縁被膜の表面を十分に清浄な状態
にすることが好ましく、例えば、紫外線照射やオゾン処
理、もしくは紫外線照射とオゾン処理を組み合わせるこ
とによって、表面に存在する炭素や有機物等を除去する
ことが好ましい。
【００１５】
【実施例】
〔実施例１〕 本実施例は、コーニング７０５９ガラス
基板上の平面状のアモルファスシリコン膜を結晶化させ
る方法について記述する。まず、基板上にＲＦスパッタ
法によってによって、厚さ２０００Åの下地酸化珪素膜
を堆積した。そして、この酸化珪素膜を窒素プラズマ中
で処理した。プラズマ処理装置は平行平板型の装置で、
その概要を図１に示す。なお、電極にはニッケル合金を
用いた。 チャンバー・・１１、ガス導入系・・１２、排気系・・
・１３ ＲＦ電源・・・１４、電極・・１５、１６、基板・・・
・１７ ＲＦプラズマ・・１８
【００１６】プラズマ処理の条件は以下の通りである。 ＲＦパワー ２０Ｗもしくは６０Ｗ 反応ガス 窒素（流量は１００ＳＣＣＭ） 反応時間 ５分 基板温度 ２００℃ 反応圧力 １０Ｐａ （到達真空度は１０-3Ｐａ以
下）
【００１７】その後、プラズマＣＶＤ法によって厚さ１
５００Åのアモルファスシリコン膜を形成した。そし
て、４３０℃で１時間、水素出しをおこなった後、５０
０〜５８０℃で、１０分〜８時間の固相成長をおこなっ
た。
【００１８】なお、例えば、図５に示すような２つ以上
のチャンバーを有する装置において、上記の工程を連続
的におこなってもよい。特に上記の方法では、下地酸化
珪素膜をプラズマ処理した後、一度、大気にさらしてか
らアモルファスシリコンの成膜をおこなう。本発明は表
面の状態に敏感なものであるので、大気にさらされてい
る際に、ゴミなどが基板に付着すると得られる結晶性シ
リコン膜の特性にばらつきを生じさせる原因となる。
【００１９】図５の装置について簡単に説明すると、チ
ャンバー５０１はスパッタ装置であり、２つの電極（サ
ンプルホルダー）５０２と５０３（バッキングプレー
ト）にＲＦ電源５０４より電力を供給してプラズマを発
生させる。それぞれの電極の上には、試料の基板５０６
とターゲット５０５が置かれてあり、この場合、ターゲ
ットは酸化珪素である。このチャンバーには、酸素／ア
ルゴンの混合ガスを導入するガス系５０７と窒素ガスを
導入するガス系５０８が設けられ、酸化珪素の成膜中に
は前者より、また、プラズマ処理中には後者よりガスが
供給される。５０９は排気系である。
【００２０】チャンバー５２１は平行平板型プラズマＣ
ＶＤ装置であり、２つの電極５２２と５２３にＲＦ電源
５２４より電力を供給してプラズマを発生させる。電極
５２２の上には、試料の基板５２５が置かれてある。こ
のチャンバーには、シラン／水素の混合ガスを導入する
ガス系５２６が設けられ、プラズマ反応によって生成し
た被膜が基板５２５上に形成される。図には示されてい
ないが、これらのチャンバーにおいては基板が適当な温
度にまで加熱される機構となっている。この２つのプラ
ズマチャンバーの間には、予備室５１０が設けられ、そ
の中には基板５１１が置かれている。
【００２１】図５の装置では、チャンバー５０１で酸化
珪素のスパッタ成膜を終了した後、チャンバー内の雰囲
気を窒素にして、引き続き窒素プラズマ処理とする。こ
のときには酸化珪素のターゲットが存在していると、ス
パッタリングによってさらに酸化珪素膜が堆積すること
となる。この問題を避けるためには、ＲＦパワーを低く
するか、酸化珪素ターゲットがプラズマに触れないよう
にすればよい。幸いなことに、スパッタリングに必要な
ＲＦパワーは１００Ｗ以上であるのに対し、後で述べる
が、プラズマ処理に最適なパワーは６０Ｗ以下、好まし
くは２０Ｗであるので、窒素プラズマ処理中に酸化珪素
の堆積が生じることはほとんどなかった。しかし、より
安全を期すためには、酸化珪素成膜用のチャンバーとプ
ラズマ処理用のチャンバーとアモルファスシリコン用の
チャンバーをそれぞれ独立に設けることである。このよ
うにして成膜したアモルファスシリコン膜も上記の条件
で固相結晶化される。
【００２２】固相結晶成長終了後、Ａｒ+ レーザーラマ
ン法によって、結晶化の度合いを評価した。その結果を
図６、図７に示す。いずれも縦軸は標準試料（シリコン
単結晶）のラマンピークの強度を１としたときの相対強
度である。プラズマ処理をおこなわなかった試料では５
８０℃以下、８時間以内ではいかなる結晶化もなかっ
た。しかしながら、プラズマ処理をおこなった試料で
は、ＲＦパワーが２０Ｗのものでも６０Ｗのものでもい
ずれも結晶化したことが観察された。
【００２３】注意深く観察すると結晶化の進行はＲＦパ
ワーに依存することがわかる。すなわち、低パワー（２
０Ｗ）では、比較的結晶化は進行しにくい。５５０℃で
結晶化するには少なくとも１時間アニールすることが必
要である。すなわち、潜伏時間は１時間である。しか
し、その後は急激に結晶化が進行し、２時間のアニール
でほぼ飽和状態となる。ラマンのピークは標準試料であ
るシリコン単結晶のものと同程度にまで結晶化が進行し
たことが分かる。
【００２４】一方、高パワー（６０Ｗ）のものでは、比
較的結晶化しやすい。例えば、４時間のアニールでは、
既に４８０℃で結晶化が観察され、５５０℃のアニール
でも１０分で結晶化（潜伏時間１０分）し、１時間で飽
和状態となることがわかる。しかし、結晶化の度合いは
低く、ラマン強度は低パワー（２０Ｗ）のものの７０％
弱である。
【００２５】この相違は結晶核発生密度の相違として説
明できる。すなわち、低パワーの条件では触媒物質の濃
度が低いため核の密度が低い。そのため、結晶化温度は
高く、かつ、時間も長くなる。しかし、核の密度が小さ
いために結晶性が良好であり、ラマン強度は強い。一
方、高パワーの条件では触媒物質の濃度が高く、核の密
度も高いために結晶化しやすい。しかし、そのために他
の核の妨害も受けやすく、結晶性は良くない。しかし、
いずれの場合もプラズマ処理をおこなわなかった場合に
比較すると低温で短時間の結晶化を達成することができ
た。これがプラズマ処理の効果であることは明らかであ
る。本実施例では、触媒物質の濃度を制御する方法とし
て、ＲＦパワーを制御する場合を取り上げたが、その他
にプラズマ処理時の圧力やガスの種類、成分、試料の温
度、処理時間等の要素も重要な制御項目である。
【００２６】〔実施例２〕 本実施例はプラズマによる
下地酸化膜の処理を選択的におこなうことによって、選
択的に結晶化をおこなう方法に関するものである。図２
にその方法を示す。基板（コーニング７０５９）２１上
に厚さ２０００Åの酸化珪素膜２２をスパッタ法によっ
て形成し、さらに、耐熱性フォトレジスト２４をスピン
コートし、これをパターニングした。そして、この基板
を実施例１と同様に窒素プラズマ中にさらし、下地酸化
膜の露出した部分２３をプラズマ処理した。プラズマ処
理の条件としてはＲＦパワーを６０Ｗとした以外は実施
例１と同一の条件とした。（図２（Ａ））
【００２７】このとき、基板は２００℃以上の温度に保
持されるので、マスク材としては、少なくともそれに耐
えるだけの耐熱性があることが望まれる。また、マスク
材は除去する際に、プラズマを使用しないで除去できる
ことが望ましい。マスク材として耐熱性のフォトレジス
トを用いることは、これらの点で好ましい。また、窒化
チタン、酸化珪素、窒化珪素等の無機材料も使用でき
る。
【００２８】その後、減圧ＣＶＤ法によって、厚さ１５
００Åのアモルファスシリコン膜２５を堆積し、続い
て、５５０℃で４時間のアニールをおこない、結晶化を
おこなった。この結果、先のプラズマ処理の際にマスク
材で覆われていなかった部分を中心として結晶化が進行
し、結晶性シリコン２６が観察された。この結晶性シリ
コンは、マスク材で覆われた部分へも拡大し、約５μｍ
程度進行した。それ以外のマスク材で覆われていた領域
では結晶化は観察されなかった。
【００２９】注目すべきことは、プラズマ処理をおこな
った箇所とその周辺の５μｍの箇所の結晶性を比較した
際に、後者の方が前者よりも良好な結晶性が得られたと
いうことであった。これは前者では、複数の核が独立に
結晶を成長させ、それらが衝突して結晶成長を制約する
のに対し、後者には核がなく、結晶成長の方向が１方向
であり、いかなる結晶成長の制約も無いからである。
【００３０】〔実施例３〕 本実施例は、特に高移動度
のＴＦＴを得るために、プラズマ処理を選択的におこな
った場合である。具体的にはＴＦＴのチャネル形成領域
（島状半導体領域のソースとドレインの中間の領域で、
ゲイト電極の下に存在する領域）を作製する部分にのみ
マスク材を形成し、プラズマが当たらないようにしたも
のである。ただし、実施例２にも示したように、結晶化
が進行する領域は、アニール温度・時間にも依存する
が、数〜１０μｍであるので、チャネル長、チャネル幅
がいずれも大きなものは適当でない。
【００３１】プラズマ処理では、プラズマの衝撃によっ
て下地の酸化珪素表面に欠陥が生じ、また、様々な被着
物が付着する。このような欠陥・被着物の一部は、本発
明の結晶核を発生させる触媒となる一方、ＴＦＴのチャ
ネル形成領域に存在するとリーク電流の原因となる。ま
た、高い移動度を得んとすれば結晶性が良好なものが好
ましく、実施例２に示したように、プラズマ処理された
部分よりも、その周辺の方が良好である。図３を用いて
本実施例の工程を説明する。
【００３２】基板（コーニング７０５９）３０上に酸化
珪素の下地膜３１（厚さ２０００Å）をスパッタ法によ
って形成した。そして、耐熱性フォトレジストを用いて
マスク３２Ａ、３２Ｂを形成した。マスクの大きさはチ
ャネルの大きさと同じで、いずれも５μｍ×１５μｍと
した。あるいはこのマスクのパターニングにはゲイト配
線のパターニングを用いてもよい。後で示すようにアモ
ルファスシリコン膜をパターニングしてから結晶化をお
こなうので、同じ効果が得られる。そして、基板をプラ
ズマ３３中に置き、図３（Ａ）に示すようにプラズマ処
理をおこなった。用いたプラズマ処理装置は実施例１と
同じである。処理条件は以下の通り。 ＲＦパワー ６０Ｗ 反応ガス 窒素（流量は１００ＳＣＣＭ） 反応時間 ５分 基板温度 ２００℃ 反応圧力 １０Ｐａ （到達真空度は１０-3Ｐａ以
下）
【００３３】プラズマ処理後、マスク３２Ａ、３２Ｂは
除去した。その後、減圧ＣＶＤ法によってアモルファス
シリコン膜を厚さ１５００Å形成した。原料ガスとして
はモノシラン（ＳｉＨ4 ）を用いた。さらに、連続的に
５５０℃で４時間アニールをおこない、結晶化を進行さ
せた。次に、これをパターニングして、島状シリコン領
域３４Ａ、３４Ｂを形成した。さらに、プラズマＣＶＤ
法によってゲイト絶縁膜として厚さ１０００Åの酸化珪
素膜３５を形成した。原料ガスはＴＥＯＳ（テトラ・エ
トキシ・シラン）と酸素を用いた。そして、Ｎ型のポリ
シリコンを減圧ＣＶＤ法によって堆積し、これをパター
ニングしてゲイト配線・電極３６Ａ、３６Ｂを形成し
た。（図３（Ｂ））
【００３４】次に、プラズマドーピング法によって不純
物ドープをおこなった。ドーピングガスとしては、Ｎ型
にはフォスフィン（ＰＨ3 ）を、Ｐ型にはジボラン（Ｂ
2 Ｈ6 ）を用いた。加速電圧は、フォスフィンは８０ｋ
ｅＶ、ジボランは６５ｋｅＶとした。さらに５５０℃で
４時間アニールすることによって、不純物の活性化をお
こない、不純物領域３７を形成した。活性化にはレーザ
ーアニールもしくはフラッシュランプアニールのような
光エネルギーを使用する方法も用いることができる。
（図３（Ｃ））
【００３５】最後に、通常のＴＦＴ作製と同様に層間絶
縁物３８として、厚さ５０００Åの酸化珪素膜を堆積
し、これにコンタクトホールを形成してソース領域、ド
レイン領域に配線・電極３９Ａ、３９Ｂを形成した。
（図３（Ｄ）） 出来上がったＴＦＴ回路を上方から見た図を図３（Ｅ）
に示す。図の一点鎖線の断面が図３（Ａ）〜（Ｄ）であ
る。得られたＴＦＴの電解効果移動度はＮチャネル型で
４０〜６０ｃｍ2 ／Ｖｓ、Ｐチャネル型で３０〜５０ｃ
ｍ2 ／Ｖｓであった。
【００３６】〔実施例４〕 本実施例は、アルミニウム
ゲイトのＴＦＴ作製を本発明を用いておこなった場合で
ある。図４を用いて本実施例の工程を説明する。基板
（コーニング７０５９）４０上に酸化珪素の下地膜４１
（厚さ２０００Å）をスパッタ法によって形成した。そ
して、基板をプラズマ４２中に置き、図４（Ａ）に示す
ようにプラズマ処理をおこなった。もちいたプラズマ処
理装置は実施例１と同じものである。処理条件は以下の
通り。 ＲＦパワー ２０Ｗ 反応ガス アルゴン（流量は１００ＳＣＣＭ） 反応時間 ５分 基板温度 ２００℃ 反応圧力 １０Ｐａ （到達真空度は１０-3Ｐａ以
下）
【００３７】その後、減圧ＣＶＤ法によってアモルファ
スシリコン膜４３を厚さ１５００Å形成した。原料ガス
としてはモノシラン（ＳｉＨ4 ）を用いた。さらに、５
５０℃で４時間アニールをおこない、結晶化を進行させ
た。（図４（Ｂ）） そして、これをパターニングして、島状シリコン領域４
４を形成した。さらに、プラズマＣＶＤ法によってゲイ
ト絶縁膜として厚さ１０００Åの酸化珪素膜４５を形成
した。原料ガスはＴＥＯＳ（テトラ・エトキシ・シラ
ン）と酸素を用いた。そして、１％のシリコンを含むア
ルミニウム膜（厚さ５０００Å）をスパッタ法によって
堆積し、これをパターニングしてゲイト配線・電極４６
を形成した。（図４（Ｃ））
【００３８】次に、基板を３％の酒石酸のエチレングリ
コール溶液に浸し、白金を陰極として、アルミニウム配
線４６を陽極とし、これに電流を流して陽極酸化をおこ
なった。電流は最初は、２Ｖ／分で電圧が上昇するよう
に印加し、２２０Ｖに達したところで電圧を一定とし、
電流が１０μＡ／ｍ2 以下になったところで電流を停止
した。この結果、厚さ２０００Åの陽極酸化物４７が形
成された。（図４（Ｄ））
【００３９】次に、プラズマドーピング法によって不純
物ドープをおこなった。ドーピングガスとしては、Ｎ型
にはフォスフィン（ＰＨ3 ）を、Ｐ型にはジボラン（Ｂ
2 Ｈ6 ）を用いた。加速電圧は、フォスフィンは８０ｋ
ｅＶ、ジボランは６５ｋｅＶとした。さらにこれをレー
ザーアニールすることによって、不純物の活性化をおこ
ない、不純物領域４８を形成した。使用したレーザー
は、ＫｒＦレーザー（波長２４８ｎｍ）で、２５０〜３
００ｍＪ／ｃｍ2 のエネルギー密度のレーザー光を５シ
ョット照射した。（図４（Ｅ））
【００４０】最後に、通常のＴＦＴ作製と同様に層間絶
縁物４９として、厚さ５０００Åの酸化珪素膜を堆積
し、これにコンタクトホールを形成してソース領域、ド
レイン領域に配線・電極５０Ａ、５０Ｂを形成した。
（図３（Ｆ）） 得られたＴＦＴの電解効果移動度はＮチャネル型で４０
〜６０ｃｍ2 ／Ｖｓ、Ｐチャネル型で３０〜５０ｃｍ2
／Ｖｓであった。また、このＴＦＴを用いて作製された
シフトレジスタではドレイン電圧１７Ｖで６ＭＨｚ、２
０Ｖで１１ＭＨｚでの動作が確認された。
【００４１】
【発明の効果】以上、述べたように、本発明はアモルフ
ァスシリコン結晶化の低温化、短時間化を促進するとい
う意味で画期的なものであり、また、そのための設備、
装置、手法は極めて一般的で、かつ量産性に優れたもの
であるので、産業にもたらす利益は図りしえないもので
ある。
【００４２】例えば、従来の固相成長法においては、少
なくとも２４時間のアニールが必要とされたために、１
枚当たりの基板処理時間を２分とすれば、アニール炉は
１５本も必要とされたのであるが、本発明によって、４
時間以内に短縮することができたので、アニール炉の数
を１／６以下に削減することができる。このことによる
生産性の向上、設備投資額の削減は、基板処理コストの
低下につながり、ひいてはＴＦＴ価格の低下とそれによ
る新規需要の喚起につながるものである。このように本
発明は工業上、有益であり、特許されるにふさわしいも
のである。
【図面の簡単な説明】
【図１】 本発明を実施する装置の例を示す。（実施
例１参照）
【図２】 実施例２の工程を示す。（選択的に結晶化
する例）
【図３】 実施例３によるＴＦＴの作製工程図（断面
図）を示す。
【図４】 実施例４によるＴＦＴの作製工程図（断面
図）を示す。
【図５】 本発明を実施する装置の例を示す。（実施
例１参照）
【図６】 実施例１によってえられたシリコン膜のラ
マン散乱強度のアニール時間依存性を示す。（ピーク比
は、標準試料（単結晶シリコン）のラマン散乱強度を１
としたときの相対強度）
【図７】 実施例１によってえられたシリコン膜のラ
マン散乱強度のアニール温度依存性を示す。（ピーク比
は、標準試料（単結晶シリコン）のラマン散乱強度を１
としたときの相対強度）
【符号の説明】
１１・・・チャンバー １２・・・ガス導
入系 １３・・・排気系 １４・・・ＲＦ電
源 １５、１６・・・電極 １７・・・基板
（試料） １８・・・ＲＦプラズマ ２１・・・基板 ２２・・・下地酸
化珪素膜 ２３・・・プラズマ処理された面 ２４・・・マスク
材 ２５・・・アモルファスシリコン膜 ２６・・・結晶化
シリコン膜 ２７・・・結晶化していないシリコン膜 ３０・・・基板 ３１・・・下地酸
化珪素膜 ３２・・・マスク材 ３３・・・プラズ
マ ３４・・・結晶性シリコン領域 ３５・・・ゲイト
絶縁膜（酸化珪素） ３６・・・ゲイト電極（Ｎ型シリコン） ３７・・・不純物領域（ソース、ドレイン） ３８・・・層間絶縁物 ３９・・・ソース
電極、ドレイン電極 ４０・・・基板 ４１・・・下地酸
化珪素膜 ４２・・・プラズマ ４３・・・アモル
ファスシリコン領域 ４４・・・結晶性シリコン領域 ４５・・・ゲイト
絶縁膜（酸化珪素） ４６・・・ゲイト電極（アルミニウム） ４７・・・陽極酸化物（酸化アルミニウム） ４８・・・不純物領域（ソース、ドレイン） ４９・・・層間絶縁物 ５０・・・ソース
電極、ドレイン電極 ５０１・・・スパッタチャンバー ５０２・・・電極
（試料側） ５０３・・・電極（ターゲット側） ５０４・・・ＲＦ
電源 ５０５・・・ターゲット ５０６・・・試料
（基板） ５０７・・・ガス（酸素／Ａｒ）系 ５０８・・・ガス
（窒素）系 ５０９・・・排気系 ５１０・・・予備
室 ５１１・・・試料（基板） ５２１・・・プラ
ズマＣＶＤチャンバー ５２２・・・電極（試料側） ５２３・・・電極
（対向側） ５２４・・・ＲＦ電源 ５２５・・・試料
（基板） ５２６・・・ガス（シラン／水素）系 ５２７・・・
排気系
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹村 保彦 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 基板に絶縁被膜を形成する工程と、前記
    絶縁被膜をプラズマにさらす工程と、前記工程後、前記
    絶縁被膜上にアモルファス状態のシリコン膜を形成する
    工程と、前記シリコン膜を４００℃〜６００℃で処理す
    る工程を有することを特徴とする半導体の作製方法。
  2. 【請求項２】 請求項１において、プラズマにさらす工
    程においては、基板は１００〜５００℃に加熱されてい
    ることを特徴とする半導体の作製方法。
  3. 【請求項３】 請求項１において、用いられるプラズマ
    は窒素、酸素、ネオン、クリプトンもしくはアルゴンの
    少なくとも一つを１０体積％以上含有していることを特
    徴とする半導体の作製方法。
  4. 【請求項４】 請求項１において、基板上の絶縁被膜を
    プラズマにさらす工程と、絶縁被膜上にアモルファス状
    態のシリコン膜を形成する工程との間は、基板を大気に
    さらすことなくおこなわれることを特徴とする半導体の
    作製方法。
  5. 【請求項５】 請求項１において、基板上の絶縁被膜を
    プラズマにさらす工程は、ニッケル、鉄、コバルト、白
    金の少なくとも１つの元素を含む材料によって構成され
    た電極を有する空間でおこなわれることを特徴とする半
    導体の作製方法。
  6. 【請求項６】 基板上に絶縁被膜を形成する工程と、前
    記絶縁被膜をマスク材によって選択的に被覆する工程
    と、基板をプラズマにさらす工程と、前記工程後、前記
    絶縁被膜上にアモルファス状態のシリコン膜を形成する
    工程と、前記シリコン膜を４００℃〜６００℃で処理す
    る工程と、前記シリコン膜を選択的にエッチングする工
    程とを有することを特徴とする半導体の作製方法。
  7. 【請求項７】 薄膜トランジスタを作製する工程におい
    て、基板上に絶縁被膜を形成する工程と、前記絶縁被膜
    をマスク材によって選択的に被覆する工程と、基板をプ
    ラズマにさらす工程と、前記工程後、前記絶縁被膜上に
    アモルファス状態のシリコン膜を形成する工程と、前記
    シリコン膜を４００℃〜６００℃で処理する工程と、前
    記シリコン膜を選択的にエッチングする工程と、先にマ
    スク材で被覆された部分を薄膜トランジスタのチャネル
    形成領域とする工程とを有することを特徴とする半導体
    装置の作製方法。
JP03949993A 1993-02-03 1993-02-03 半導体装置および薄膜トランジスタの作製方法 Expired - Fee Related JP3497198B2 (ja)

Priority Applications (19)

Application Number Priority Date Filing Date Title
JP03949993A JP3497198B2 (ja) 1993-02-03 1993-02-03 半導体装置および薄膜トランジスタの作製方法
TW083100774A TW266315B (ja) 1993-02-03 1994-01-31
EP94101571A EP0609867A3 (en) 1993-02-03 1994-02-02 Manufacturing method of a crystallized semiconductor layer and manufacturing method of a semiconductor device.
EP01124710A EP1207549A3 (en) 1993-02-03 1994-02-02 Method for fabricating a semiconductor device
EP99124492A EP0997950A3 (en) 1993-02-03 1994-02-02 Method of improving the crystallization of semiconductor films particularly for thin film transistors
KR1019940002195A KR0168693B1 (ko) 1993-02-03 1994-02-03 반도체 제작방법 및 반도체장치 제작방법
CNB001344838A CN100416750C (zh) 1993-02-03 1994-02-03 半导体制造工艺和半导体器件制造工艺
CN94102771A CN1052564C (zh) 1993-02-03 1994-02-03 半导体制造工艺和半导体器件制造工艺
US08/479,720 US5843225A (en) 1993-02-03 1995-06-07 Process for fabricating semiconductor and process for fabricating semiconductor device
US08/977,944 US6610142B1 (en) 1993-02-03 1997-11-24 Process for fabricating semiconductor and process for fabricating semiconductor device
KR1019980022657A KR100267145B1 (ko) 1993-02-03 1998-06-17 박막트랜지스터 제작방법
KR1019990002855A KR100285864B1 (ko) 1993-02-03 1999-01-29 반도체장치 제작방법
CN99121081A CN1123934C (zh) 1993-02-03 1999-10-06 半导体制造工艺和半导体器件制造工艺
CN99121082A CN1132222C (zh) 1993-02-03 1999-10-06 半导体制造工艺和半导体器件制造工艺
JP2000026875A JP3472220B2 (ja) 1993-02-03 2000-02-03 薄膜トランジスタの作製方法
JP2000061226A JP3472226B2 (ja) 1993-02-03 2000-03-06 半導体の作製方法
KR1020000058774A KR100287485B1 (ko) 1993-02-03 2000-10-06 박막트랜지스터 제작방법
KR1020000058775A KR100287486B1 (ko) 1993-02-03 2000-10-06 반도체장치 제작방법 및 제작장치
CNB00134482XA CN1201380C (zh) 1993-02-03 2000-11-28 半导体制造工艺和半导体器件制造工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03949993A JP3497198B2 (ja) 1993-02-03 1993-02-03 半導体装置および薄膜トランジスタの作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000026875A Division JP3472220B2 (ja) 1993-02-03 2000-02-03 薄膜トランジスタの作製方法

Publications (2)

Publication Number Publication Date
JPH06232059A true JPH06232059A (ja) 1994-08-19
JP3497198B2 JP3497198B2 (ja) 2004-02-16

Family

ID=12554743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03949993A Expired - Fee Related JP3497198B2 (ja) 1993-02-03 1993-02-03 半導体装置および薄膜トランジスタの作製方法

Country Status (6)

Country Link
US (1) US6610142B1 (ja)
EP (3) EP0997950A3 (ja)
JP (1) JP3497198B2 (ja)
KR (5) KR0168693B1 (ja)
CN (5) CN1052564C (ja)
TW (1) TW266315B (ja)

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995034916A1 (fr) * 1994-06-15 1995-12-21 Seiko Epson Corporation Fabrication d'un equipement a semi-conducteurs a couches minces, equipement a semi-conducteurs a couches minces, afficheur a cristaux liquides et equipement electronique
US5834827A (en) * 1994-06-15 1998-11-10 Seiko Epson Corporation Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method
US5869363A (en) * 1995-12-15 1999-02-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US5915174A (en) * 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
US5986286A (en) * 1995-01-28 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
US6093937A (en) * 1996-02-23 2000-07-25 Semiconductor Energy Laboratory Co. Ltd. Semiconductor thin film, semiconductor device and manufacturing method thereof
US6144082A (en) * 1998-07-16 2000-11-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device equipped with semiconductor circuits composed of semiconductor elements and process for production thereof
US6204101B1 (en) 1995-12-15 2001-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US6278132B1 (en) 1996-07-11 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6294441B1 (en) 1998-08-18 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2001319877A (ja) * 2000-05-02 2001-11-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2001326175A (ja) * 2000-05-12 2001-11-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6323142B1 (en) 1995-09-08 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. APCVD method of forming silicon oxide using an organic silane, oxidizing agent, and catalyst-formed hydrogen radical
US6362027B1 (en) 1998-07-08 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, active matrix substrate, method of manufacturing the semiconductor device and method of manufacturing the active matrix substrate
US6369410B1 (en) 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US6380007B1 (en) 1998-12-28 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002134426A (ja) * 2000-04-04 2002-05-10 Matsushita Electric Ind Co Ltd 薄膜の製造方法とその製造装置、および薄膜トランジスタとその製造方法
US6396147B1 (en) 1998-05-16 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with metal-oxide conductors
US6396105B1 (en) 1996-02-23 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and its manufacturing method and semiconductor device and its manufacturing method
US6399960B1 (en) 1998-07-16 2002-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with semiconductor circuit comprising semiconductor units, and method for fabricating it
US6613613B2 (en) 1994-08-31 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Thin film type monolithic semiconductor device
US6635900B1 (en) 1995-06-01 2003-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film having a single-crystal like region with no grain boundary
US6680487B1 (en) 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
US6787806B1 (en) 1996-02-23 2004-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and method of manufacturing the same and semiconductor device and method of manufacturing the same
US6875674B2 (en) 2000-07-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorine concentration
US6878968B1 (en) 1999-05-10 2005-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6913986B2 (en) 2000-04-04 2005-07-05 Matsushita Electric Industrial Co., Ltd. Method and apparatus for fabricating a thin film and thin film transistor and method of fabricating same
US7075002B1 (en) 1995-03-27 2006-07-11 Semiconductor Energy Laboratory Company, Ltd. Thin-film photoelectric conversion device and a method of manufacturing the same
US7173281B2 (en) 1999-07-06 2007-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP2007087996A (ja) * 2005-09-20 2007-04-05 Nissin Electric Co Ltd シリコンドット付き基板
CN1328797C (zh) * 1996-02-23 2007-07-25 株式会社半导体能源研究所 薄膜半导体、半导体器件以及薄膜晶体管的制造方法
US7330234B2 (en) 1999-05-14 2008-02-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7393723B2 (en) 1995-09-08 2008-07-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7517774B2 (en) 1995-02-02 2009-04-14 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method
US8603870B2 (en) 1996-07-11 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6997985B1 (en) 1993-02-15 2006-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
CN1052110C (zh) 1993-02-15 2000-05-03 株式会社半导体能源研究所 制造半导体器件的方法
JPH0855848A (ja) * 1994-08-11 1996-02-27 Semiconductor Energy Lab Co Ltd 酸化珪素膜の加熱処理方法
JP3897826B2 (ja) 1994-08-19 2007-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
JP3235817B2 (ja) * 1995-09-21 2001-12-04 シャープ株式会社 半導体回路、半導体装置およびそれらの製造方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20070275411A1 (en) 2006-05-25 2007-11-29 Mcgall Glenn H Silane mixtures
US7332273B2 (en) 2002-06-20 2008-02-19 Affymetrix, Inc. Antireflective coatings for high-resolution photolithographic synthesis of DNA arrays
EP1445802A1 (en) * 2003-02-06 2004-08-11 Centre National De La Recherche Scientifique (Cnrs) Transistor for active matrix display, a display unit comprising the said transistor and a method for producing said transistor
TWI227565B (en) * 2003-04-16 2005-02-01 Au Optronics Corp Low temperature poly-Si thin film transistor and method of manufacturing the same
SG115733A1 (en) 2004-03-12 2005-10-28 Semiconductor Energy Lab Thin film transistor, semiconductor device, and method for manufacturing the same
KR100738068B1 (ko) * 2004-08-20 2007-07-12 삼성전자주식회사 산화 환원 반응을 이용한 귀금속 전극 형성 방법
JP4497068B2 (ja) * 2005-09-26 2010-07-07 日新電機株式会社 シリコンドット形成方法及びシリコンドット形成装置
WO2008104346A2 (en) * 2007-02-27 2008-09-04 Carl Zeiss Laser Optics Gmbh Continuous coating installation and methods for producing crystalline thin films and solar cells
WO2008150769A2 (en) * 2007-05-31 2008-12-11 Thinsilicon Corporation Photovoltaic device and method of manufacturing photovoltaic devices
US8030147B2 (en) 2007-09-14 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and display device including the thin film transistor
JP5311957B2 (ja) * 2007-10-23 2013-10-09 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP5311955B2 (ja) 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
US8591650B2 (en) * 2007-12-03 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device
US8187956B2 (en) * 2007-12-03 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film, thin film transistor having microcrystalline semiconductor film, and photoelectric conversion device having microcrystalline semiconductor film
JP2009272402A (ja) * 2008-05-02 2009-11-19 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
CN101746547B (zh) * 2008-12-08 2011-04-20 中国石油天然气股份有限公司 改性沥青包装薄膜袋及其制备方法
JP2012523125A (ja) * 2009-06-10 2012-09-27 シンシリコン・コーポレーション 光起電モジュール、及び、タンデム型半導体層スタックを有する光起電モジュールを製造する方法
US8258025B2 (en) * 2009-08-07 2012-09-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and thin film transistor
JP5709579B2 (ja) 2010-03-02 2015-04-30 株式会社半導体エネルギー研究所 微結晶半導体膜の作製方法
CN103634960A (zh) * 2013-12-06 2014-03-12 阳泉市新鑫科技研究所有限责任公司 等离子氦气和氙气高压气体发热装置
CN111279458B (zh) 2017-07-31 2023-10-27 康宁股份有限公司 制造多晶硅的闪光灯退火方法
TWI750375B (zh) * 2018-05-16 2021-12-21 力智電子股份有限公司 溝槽閘極金氧半場效電晶體及其製造方法
CN111564365A (zh) * 2020-04-10 2020-08-21 中国科学院微电子研究所 一种沉积薄膜的方法及其应用、形成半导体有源区的方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE28385E (en) 1968-03-20 1975-04-08 Method of treating semiconductor devices
US3556880A (en) 1968-04-11 1971-01-19 Rca Corp Method of treating semiconductor devices to improve lifetime
US3783049A (en) 1971-03-31 1974-01-01 Trw Inc Method of platinum diffusion
US4231809A (en) 1979-05-25 1980-11-04 Bell Telephone Laboratories, Incorporated Method of removing impurity metals from semiconductor devices
JPS57194518A (en) * 1981-05-27 1982-11-30 Toshiba Corp Manufacture of polycrystalline silicon
JPS5833822A (ja) * 1981-08-21 1983-02-28 Mitsubishi Electric Corp 半導体基体の製作方法
JPS58130517A (ja) * 1982-01-29 1983-08-04 Hitachi Ltd 単結晶薄膜の製造方法
AT380974B (de) 1982-04-06 1986-08-11 Shell Austria Verfahren zum gettern von halbleiterbauelementen
JPS58190020A (ja) 1982-04-30 1983-11-05 Seiko Epson Corp エピタキシヤル成長法
JPS5983993A (ja) * 1982-11-02 1984-05-15 Nec Corp 単結晶半導体層の成長方法
JPS60202952A (ja) * 1984-03-28 1985-10-14 Fujitsu Ltd 半導体装置の製造方法
JPH07105338B2 (ja) 1985-08-07 1995-11-13 日本電気株式会社 半導体装置の製造方法
JPS63142807A (ja) 1986-12-05 1988-06-15 Nec Corp 半導体装置の製造方法
US5225355A (en) 1988-02-26 1993-07-06 Fujitsu Limited Gettering treatment process
US5010037A (en) 1988-10-14 1991-04-23 California Institute Of Technology Pinhole-free growth of epitaxial CoSi2 film on Si(111)
JPH02140915A (ja) * 1988-11-22 1990-05-30 Seiko Epson Corp 半導体装置の製造方法
JP2765968B2 (ja) 1989-07-27 1998-06-18 三洋電機株式会社 結晶性シリコン膜の製造方法
US5075259A (en) 1989-08-22 1991-12-24 Motorola, Inc. Method for forming semiconductor contacts by electroless plating
JPH0395922A (ja) * 1989-09-07 1991-04-22 Canon Inc 半導体薄膜の形成方法
JPH03138925A (ja) 1989-10-24 1991-06-13 Kyocera Corp 半導体膜の結晶化法
JPH03138625A (ja) * 1989-10-25 1991-06-13 Fujitsu Ltd 半導体光学装置及びその製造方法
JPH03200319A (ja) 1989-12-27 1991-09-02 Nec Corp 多結晶シリコンの形成方法
JP3054422B2 (ja) * 1990-03-07 2000-06-19 株式会社東芝 半導体装置の製造方法
JPH03257818A (ja) * 1990-03-07 1991-11-18 Seiko Epson Corp 半導体装置の製造方法
US5177826A (en) * 1990-03-16 1993-01-12 Hagemann International Rotary toothbrush
JPH0760807B2 (ja) 1990-03-29 1995-06-28 株式会社ジーティシー 半導体薄膜の製造方法
EP0459763B1 (en) * 1990-05-29 1997-05-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistors
JPH0462976A (ja) * 1990-06-30 1992-02-27 Nippon Seiki Co Ltd 加速度センサの製造方法
GB9014723D0 (en) * 1990-07-03 1990-08-22 Marconi Gec Ltd Crystallisation process
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JP2650003B2 (ja) 1991-02-14 1997-09-03 信越化学工業株式会社 化学的気相成長法によるシリコン単結晶の製造方法およびその原料クロロシラン類中の超微量元素と製造されたシリコン単結晶中の超微量元素の分別定量方法
US5289030A (en) * 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
JPH05182923A (ja) * 1991-05-28 1993-07-23 Semiconductor Energy Lab Co Ltd レーザーアニール方法
GB9114018D0 (en) 1991-06-28 1991-08-14 Philips Electronic Associated Thin-film transistor manufacture
JPH05109737A (ja) 1991-10-18 1993-04-30 Casio Comput Co Ltd 薄膜トランジスタの製造方法
US5244819A (en) 1991-10-22 1993-09-14 Honeywell Inc. Method to getter contamination in semiconductor devices
JP3204735B2 (ja) * 1992-06-01 2001-09-04 株式会社東芝 水素化アモルファスシリコン薄膜トランジスタの製造方法
US5288662A (en) 1992-06-15 1994-02-22 Air Products And Chemicals, Inc. Low ozone depleting organic chlorides for use during silicon oxidation and furnace tube cleaning
US5300187A (en) 1992-09-03 1994-04-05 Motorola, Inc. Method of removing contaminants
US5843225A (en) 1993-02-03 1998-12-01 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor and process for fabricating semiconductor device
US5275851A (en) 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
US5422311A (en) 1993-05-03 1995-06-06 Hyundai Electronics Industries Co., Ltd. Method for manufacturing a conductor layer in a semiconductor device
US5426061A (en) 1994-09-06 1995-06-20 Midwest Research Institute Impurity gettering in semiconductors

Cited By (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6017779A (en) * 1994-06-15 2000-01-25 Seiko Epson Corporation Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device
US5834827A (en) * 1994-06-15 1998-11-10 Seiko Epson Corporation Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method
US5858819A (en) * 1994-06-15 1999-01-12 Seiko Epson Corporation Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device
WO1995034916A1 (fr) * 1994-06-15 1995-12-21 Seiko Epson Corporation Fabrication d'un equipement a semi-conducteurs a couches minces, equipement a semi-conducteurs a couches minces, afficheur a cristaux liquides et equipement electronique
US6335542B2 (en) 1994-06-15 2002-01-01 Seiko Epson Corporation Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device
US6972433B2 (en) 1994-06-15 2005-12-06 Seiko Epson Corporation Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device
US6613613B2 (en) 1994-08-31 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Thin film type monolithic semiconductor device
US5915174A (en) * 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
US6316789B1 (en) 1994-09-30 2001-11-13 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device and method for producing the same
US5986286A (en) * 1995-01-28 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
US7939435B2 (en) 1995-02-02 2011-05-10 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method
US7517774B2 (en) 1995-02-02 2009-04-14 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method
US7075002B1 (en) 1995-03-27 2006-07-11 Semiconductor Energy Laboratory Company, Ltd. Thin-film photoelectric conversion device and a method of manufacturing the same
US6635900B1 (en) 1995-06-01 2003-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film having a single-crystal like region with no grain boundary
US6323142B1 (en) 1995-09-08 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. APCVD method of forming silicon oxide using an organic silane, oxidizing agent, and catalyst-formed hydrogen radical
US7393723B2 (en) 1995-09-08 2008-07-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6706648B2 (en) 1995-09-08 2004-03-16 Semiconductor Energy Laboratory Co., Ltd APCVD method of forming silicon oxide using an organic silane, oxidizing agent, and catalyst-formed hydrogen radical
US7491659B2 (en) 1995-09-08 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. APCVD method of forming silicon oxide using an organic silane, oxidizing agent, and catalyst-formed hydrogen radical
US6204101B1 (en) 1995-12-15 2001-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US5869363A (en) * 1995-12-15 1999-02-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
CN100355044C (zh) * 1996-02-23 2007-12-12 株式会社半导体能源研究所 半导体薄膜、半导体器件及其制造方法和电子设备
CN1328797C (zh) * 1996-02-23 2007-07-25 株式会社半导体能源研究所 薄膜半导体、半导体器件以及薄膜晶体管的制造方法
US6909148B2 (en) 1996-02-23 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and its manufacturing method and semiconductor device and its manufacturing method
US6396105B1 (en) 1996-02-23 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and its manufacturing method and semiconductor device and its manufacturing method
US6323072B1 (en) 1996-02-23 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming semiconductor thin film
US7375401B2 (en) 1996-02-23 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Static random access memory using thin film transistors
US7372073B2 (en) 1996-02-23 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film, semiconductor device and manufacturing method thereof
US6611022B2 (en) 1996-02-23 2003-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and its manufacturing method and semiconductor device and its manufacturing method
US6093937A (en) * 1996-02-23 2000-07-25 Semiconductor Energy Laboratory Co. Ltd. Semiconductor thin film, semiconductor device and manufacturing method thereof
US7091519B2 (en) 1996-02-23 2006-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film, semiconductor device and manufacturing method thereof
US7172929B2 (en) 1996-02-23 2007-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and method of manufacturing the same and semiconductor device and method of manufacturing the same
US6787806B1 (en) 1996-02-23 2004-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and method of manufacturing the same and semiconductor device and method of manufacturing the same
US7635861B2 (en) 1996-07-11 2009-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US8603870B2 (en) 1996-07-11 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6278132B1 (en) 1996-07-11 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US8129232B2 (en) 1996-07-11 2012-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7037765B2 (en) 1996-07-11 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6369410B1 (en) 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US6613614B2 (en) 1997-12-15 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US6396147B1 (en) 1998-05-16 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with metal-oxide conductors
US6362027B1 (en) 1998-07-08 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, active matrix substrate, method of manufacturing the semiconductor device and method of manufacturing the active matrix substrate
US6822293B2 (en) 1998-07-16 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device equipped with semiconductor circuits composed of semiconductor elements and process for production thereof
US6144082A (en) * 1998-07-16 2000-11-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device equipped with semiconductor circuits composed of semiconductor elements and process for production thereof
US7078768B2 (en) 1998-07-16 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device equipped with semiconductor circuits composed of semiconductor elements and process for production thereof
US7709844B2 (en) 1998-07-16 2010-05-04 Semiconductor Energy Laboratory Co., Ltd Semiconductor device equipped with semiconductor circuits composed of semiconductor elements and processes for production thereof
US6608357B1 (en) 1998-07-16 2003-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device equipped with semiconductor circuits composed of semiconductor elements and process for production thereof
US6399960B1 (en) 1998-07-16 2002-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with semiconductor circuit comprising semiconductor units, and method for fabricating it
US6586766B2 (en) 1998-07-16 2003-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with semiconductor circuit comprising semiconductor units, and method of fabricating it
US7371623B2 (en) 1998-07-16 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with semiconductor circuit comprising semiconductor units, and method for fabricating it
US6294441B1 (en) 1998-08-18 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6620711B2 (en) 1998-08-18 2003-09-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6380007B1 (en) 1998-12-28 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US6878968B1 (en) 1999-05-10 2005-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7700947B2 (en) 1999-05-10 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6680487B1 (en) 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
US7696514B2 (en) 1999-05-14 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device having a column-like spacer
US7391055B1 (en) 1999-05-14 2008-06-24 Semiconductor Energy Laboratory Co., Ltd. Capacitor, semiconductor device and manufacturing method thereof
US6909115B2 (en) 1999-05-14 2005-06-21 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device applying to the crystalline semiconductor film
US8026518B2 (en) 1999-05-14 2011-09-27 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device and method of fabricating the same
EP2264764A2 (en) 1999-05-14 2010-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of fabricating the same
EP2105966A2 (en) 1999-05-14 2009-09-30 Semiconductor Energy Laboratory Co, Ltd. Semiconductor TFT device and method of fabricating same
US7330234B2 (en) 1999-05-14 2008-02-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7173281B2 (en) 1999-07-06 2007-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US9395584B2 (en) 1999-07-06 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US9069215B2 (en) 1999-07-06 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US9052551B2 (en) 1999-07-06 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6913986B2 (en) 2000-04-04 2005-07-05 Matsushita Electric Industrial Co., Ltd. Method and apparatus for fabricating a thin film and thin film transistor and method of fabricating same
JP2002134426A (ja) * 2000-04-04 2002-05-10 Matsushita Electric Ind Co Ltd 薄膜の製造方法とその製造装置、および薄膜トランジスタとその製造方法
JP2001319877A (ja) * 2000-05-02 2001-11-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2001326175A (ja) * 2000-05-12 2001-11-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7208394B2 (en) 2000-07-10 2007-04-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with a fluorine concentration
US8304327B2 (en) 2000-07-10 2012-11-06 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US8603899B2 (en) 2000-07-10 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6875674B2 (en) 2000-07-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorine concentration
US7670881B2 (en) 2000-07-10 2010-03-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4730034B2 (ja) * 2005-09-20 2011-07-20 日新電機株式会社 シリコンドット付き基板の形成方法
JP2007087996A (ja) * 2005-09-20 2007-04-05 Nissin Electric Co Ltd シリコンドット付き基板

Also Published As

Publication number Publication date
JP3497198B2 (ja) 2004-02-16
CN1255742A (zh) 2000-06-07
CN100416750C (zh) 2008-09-03
CN1316767A (zh) 2001-10-10
CN1201380C (zh) 2005-05-11
EP0609867A2 (en) 1994-08-10
EP1207549A2 (en) 2002-05-22
CN1123934C (zh) 2003-10-08
US6610142B1 (en) 2003-08-26
EP0997950A3 (en) 2009-01-28
EP1207549A3 (en) 2010-07-07
TW266315B (ja) 1995-12-21
CN1132222C (zh) 2003-12-24
CN1255732A (zh) 2000-06-07
KR100287485B1 (ko) 2001-04-16
EP0609867A3 (en) 1995-01-11
CN1052564C (zh) 2000-05-17
KR100267145B1 (ko) 2000-10-16
CN1095859A (zh) 1994-11-30
KR0168693B1 (ko) 1999-02-01
KR100287486B1 (ko) 2001-04-16
CN1316769A (zh) 2001-10-10
KR100285864B1 (ko) 2001-07-03
EP0997950A2 (en) 2000-05-03

Similar Documents

Publication Publication Date Title
JP3497198B2 (ja) 半導体装置および薄膜トランジスタの作製方法
US5313076A (en) Thin film transistor and semiconductor device including a laser crystallized semiconductor
US6423586B1 (en) Method for crystallizing semiconductor material without exposing it to air
US5962869A (en) Semiconductor material and method for forming the same and thin film transistor
JP3535205B2 (ja) 薄膜トランジスタの作製方法
US6562672B2 (en) Semiconductor material and method for forming the same and thin film transistor
JPH06267979A (ja) 薄膜トランジスタおよびその作製方法
JP3369244B2 (ja) 薄膜トランジスタ
JPH06267988A (ja) 半導体回路の作製方法
JP3472220B2 (ja) 薄膜トランジスタの作製方法
KR100326529B1 (ko) 반도체장치 제작방법
JP3986781B2 (ja) 薄膜トランジスタの作製方法
JP3986772B2 (ja) 薄膜トランジスタの作製方法
JP3413162B2 (ja) 半導体装置の製造方法
JP3369530B2 (ja) 薄膜トランジスタの作製方法
JPH0851220A (ja) 半導体材料およびその作製方法
JP2001230215A (ja) 半導体装置の作製方法
JP2000294507A (ja) 半導体薄膜およびそれを用いた半導体装置
JP2003179072A (ja) 半導体装置の作製方法
JP2001222029A (ja) アクティブマトリクス型表示装置
JPH10144608A (ja) 半導体薄膜およびそれを用いた半導体装置
JP2001308007A (ja) 多結晶半導体膜の形成方法、形成装置、及び多結晶半導体薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081128

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091128

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091128

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091128

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101128

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101128

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees