KR100738068B1 - 산화 환원 반응을 이용한 귀금속 전극 형성 방법 - Google Patents

산화 환원 반응을 이용한 귀금속 전극 형성 방법 Download PDF

Info

Publication number
KR100738068B1
KR100738068B1 KR1020040065878A KR20040065878A KR100738068B1 KR 100738068 B1 KR100738068 B1 KR 100738068B1 KR 1020040065878 A KR1020040065878 A KR 1020040065878A KR 20040065878 A KR20040065878 A KR 20040065878A KR 100738068 B1 KR100738068 B1 KR 100738068B1
Authority
KR
South Korea
Prior art keywords
noble metal
gas
electrode
reaction chamber
source gas
Prior art date
Application number
KR1020040065878A
Other languages
English (en)
Other versions
KR20060017263A (ko
Inventor
이정현
최상준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040065878A priority Critical patent/KR100738068B1/ko
Priority to JP2005239535A priority patent/JP5079224B2/ja
Priority to CN2005100965015A priority patent/CN1737193B/zh
Priority to US11/207,722 priority patent/US7435678B2/en
Publication of KR20060017263A publication Critical patent/KR20060017263A/ko
Application granted granted Critical
Publication of KR100738068B1 publication Critical patent/KR100738068B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562Selective deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 산화 환원 반응을 이용한 귀금속 전극 형성 방법에 관한 것이다. 하부 구조체 상에 귀금속층 또는 이를 포함하는 귀금속 산화층 제조 방법에 있어서, 반응 챔버 내에 귀금속 소스 가스, 산화 가스 및 환원 가스를 투입하는 단계; 및 상기 반응 챔버 내에 플라즈마를 발생시켜, 상기 산화 가스와 상기 환원 가스의 반응에 의해 OH 라디칼을 생성시키고, 상기 OH 라디칼과 상기 귀금속 소스 가스와 반응시켜 귀금속층 또는 귀금속 산화층을 형성하는 단계;를 포함하는 산화 환원 반응을 이용한 귀금속 전극 형성 방법을 제공하여 우수한 막질을 지닌 귀금속 전극을 제공할 수 있다. .

Description

산화 환원 반응을 이용한 귀금속 전극 형성 방법{Noble metal electrode deposition method using oxidation and reduction method}
도 1a 및 도 1b는 일반적인 반도체 캐패시터 및 이를 이용한 메모리 장치를 나타낸 단면도이다.
도 2는 CVD에 의하여 SiO2 상에 Ru를 도포한 것을 나타낸 SEM 사진이다.
도 3a은 본 발명에 의한 산화 환원 반응을 이용한 귀금속 증착 장치를 나타낸 순서도이다.
도 3b 내지 도 3d는 본 발명에 의한 산화 환원 반응을 이용한 귀금속 증착 방법을 나타낸 도면이다.
도 4b는 본 발명에 의한 산화 환원 반응에 의해 귀금속을 SiO2 홀 내부에 도포한 것을 나타낸 SEM 사진이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10... 하부 구조체 11... 반도체 기판
12a... 제 1 불순물 영역 12b... 제 2 불순물 영역
13... 게이트 절연층 14... 게이트 전극
15... 절연층 16... 도전성 플러그
21... 하부 전극 22... 유전체막
23... 상부 전극 31... 반응 챔버
32a, 32b, 32c... 가스 공급관 33... 배기관
41...홀 42... Ru층
본 발명은 산화 환원 반응을 이용한 귀금속 전극 형성 방법에 관한 것으로, 보다 상세하게는 반도체 캐패시터의 전극으로 귀금속(noble metal)을 사용하여 형성시키는 경우 산화 및 환원 공정을 동시에 수행하는 산화 환원 반응을 이용한 귀금속 전극 형성 방법 및 이를 포함하는 반도체 캐패시터의 제조 방법에 관한 것이다.
도 1a는 일반적인 반도체 캐패시터의 구조를 나타낸 단면도이다. 도 1a를 참조하면, 반도체 캐패시터(C)는 하부 구조체(10) 상에 순차적으로 형성된 하부 전극(21), 유전체층(22)(dielectric layer) 및 상부 전극(23)을 포함하는 구조를 지니고 있다.
도 1b는 하부 구조체(10)로 트랜지스터를 채용한 일반적인 반도체 메모리 장치의 구조를 나타낸 도면이다. 도 1b를 참조하면, 반도체 기판(11)에 제 1불순물 영역(12a) 및 제 2불순물 영역(12b)이 형성되어 있으며, 제 1불순물 영역(12a) 및 제 2불순물 영역(12b) 사이의 채널 영역 상에 게이트 절연층(13) 및 게이트 전극(14)이 형성되어 있다. 제 1불순물 영역(12a), 제 2불순물 영역(12b) 및 게이 트(13, 14) 상에 절연층(15)이 형성되어 있다. 캐패시터(C)는 절연층(15)을 관통하는 홀을 형성하고, 전도성 물질로 채운 전도성 플러그(16)를 제 2불순물 영역(12b)과 전기적으로 연결된다.
반도체 캐패시터(C)의 전극, 예를 들어 하부 전극(21)은 단일 금속 또는 합금이나 산화물 형태로 형성시키고 있다. 현재 많이 사용되는 것이 귀금속(noble metal)인 Ru, Pt, Ir 또는 Au 등이다. 일반적으로 귀금속을 사용하여 반도체 캐패시터(C)의 하부 전극(21)을 형성시키는 경우, CVD(Chemical Vapor Deposition : 화학 기상 증착) 또는 ALD(Atomic Layer Deposition)을 이용한다.
반도체 캐패시터(C)의 하부 전극(23)으로 귀금속을 사용하는 경우 다음과 같은 문제점이 있다. 반도체 캐패시터의 하부 전극(21)을 직접 도포하는 하부 물질은 Si, SiO2 또는 TiN(도전성 플러그) 등이 있다. Si 또는 SiO2 상에 귀금속 물질을 증착하면 결정 구조(crystal structure)의 차이로 인하여 부착 특성(adhesion)이 나빠지고 귀금속 물질의 핵생성(nucleation) 및 결정 성장(crystallization)이 어렵다. 따라서, 귀금속 물질의 증착 후 하부 전극(21)이 매우 거칠어지고 비저항이 증가하는 문제점이 있다.
도 2는 SiO2 상에 귀금속인 Ru를 CVD를 이용하여 도포한 것을 나타낸 사진이다. 도 2를 참조하면, SiO2 상에 도포한 Ru가 접착성(adhesion)이 낮아 매우 낮아 불규칙적으로 형성되며, 그 분포도 고르지 못하고 불균일한 것을 알 수 있다. 귀금속으로 하부 전극(21)을 형성시킨 뒤, 그 상부에 유전체층(22)을 형성시키고 고온 열처리를 하게 되는데, 이때 귀금속 하부 전극(21)이 덩어리화(agglomeration)되어 캐패시터 소자 자체를 사용하기 어렵게 된다.
이와 같은 문제점을 해결하기 위해 ALD 공정으로 귀금속 전구체를 O2와 반응시키는 경우, 귀금속 계열 전극의 촉매 특성으로 인해 과다한 산소 포집 및 이에 따른 전극 자체가 산화되는 문제점이 있다. 또한, H2 만을 투입하는 경우 전구체의 분해 반응 자체가 발생하지 않는 문제점이 있다.
본 발명에서는 상기 종래 기술의 문제점을 해결하기 위하여, 하부 구조체 상에 하부 전극을 형성시키는 경우, 접착 특성이 우수하며 산소 포집을 방지할 수 있는 귀금속 계열 전극의 증착 방법을 제공하는 것을 목적으로 한다.
본 발명에서는 상기 목적을 달성하기 위하여,
하부 구조체 상에 귀금속층 또는 이를 포함하는 귀금속 산화층 제조 방법에 있어서,
반응 챔버 내에 귀금속 소스 가스, 산화 가스 및 환원 가스를 투입하는 단계; 및
상기 반응 챔버 내에 플라즈마를 발생시켜, 상기 산화 가스와 상기 환원 가스의 반응에 의해 OH 라디칼을 생성시키고, 상기 OH 라디칼과 상기 귀금속 소스 가스와 반응시켜 귀금속층 또는 귀금속 산화층을 형성하는 단계;를 포함하는 산화 환원 반응을 이용한 귀금속 전극 형성 방법을 제공한다.
본 발명에 있어서, 상기 귀금속 소스 가스, 산화 가스 및 환원 가스를 상기 반응 챔버 내에 동시에 투입하는 것을 특징으로 한다.
본 발명에 있어서, 상기 귀금속 소스 가스는 사이클로펜타디에닐 계열의 전구체를 포함하는 가스인 것을 특징으로 한다.
본 발명에 있어서, 상기 귀금속 소스 가스는 Ru(iPr-Cp)2, Ru(C5H5) 2 중 적어도 어느 하나인 것을 특징으로 한다.
본 발명에 있어서, 상기 산화 가스는 O2, NO2 중 어느 하나를 포함하며, 상기 환원 가스는 NH3, H2 중 어느 하나를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 반응 챔버 내의 공정 온도는 섭씨 약 150도 내지 350도 사이인 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명에 의한 산화 환원 반응을 이용한 귀금속 증착 방법에 대해 보다 상세하게 설명하고자 한다. 여기서, 설명을 위하여 도면을 과장되게 도시하였음을 명심하여야 한다.
도 3a는 본 발명에 의한 귀금속을 증착하는 ALD 장치를 개략적으로 나타낸 도면이다. 본 발명에서는 귀금속을 증착시키는 방법으로 ALD를 이용한다. 도 3a를 참조하면, 먼저 반응 챔버(31) 내에, 예를 들어 Si, SiO2, 유전체 또는 TiN으로 형성된 하부 구조체(10)를 장착시키고, 진공 펌프(P)로 챔버 내부의 불순물 등의 기체를 배기관(33)을 통해 외부로 배출시켜 고진공 상태로 유지한다. 소스 가스, 반응 가스 및 퍼지 가스는 반응 챔버(31)와 연결된 가스 공급관(32a, 32b, 33c)를 통 해 공급된다. 통상 초기 진공 상태는 10-7 Torr 내지 10-8 Torr 이며, 공정시의 온도는 섭씨 약 150도 내지 350도이다.
도 3b 내지 도 3d는 본 발명에 의한 산화 환원 반응을 이용한 귀금속 증착 방법을 나타낸 도면이다.
도 3b를 참조하면, 먼저 하부 전극 또는 상부 전극으로 증착시키고하는 물질의 소스 가스인 귀금속 전구체를 반응 챔버(31) 내에 주입한다. 귀금속 전구체는 일반적으로 ALD 공정에서 사용되는 Cp 계열의 전구체를 사용하는 것이 바람직하다. 여기서 Cp는 사이클로펜타디에닐(cyclopentadienyl : C5H5)을 나타내거나, 치환된 사이클로펜타디에닐 리간드를 포함하며 귀금속에 π-결합된다. Ru의 경우를 예로 들면 Ru(iPr-Cp)2, Ru(C5H5)2, 중 적어도 어느 하나를 사용한다. 소스 가스인 귀금속 전구체의 주입에 의해 하부 구조체(10) 상에는 귀금속 전구체가 도포된다.
다음으로, 반응 챔버 내의 가스를 펌프를 통하여 배기한다. 이때, 배기 효율을 향상시키기 위하여 비활성 가스인 Ar, Ne 또는 N2 등의 퍼지 가스를 사용할 수 있으며 이는 선택적이다. 이에 따라서, 하부 구조체(10) 주변의 귀금속 전구체를 제외한 반응 챔버(31) 내의 가스는 외부로 방출된다.
그리고, 반응 챔버(31) 내에 산화 가스 및 환원 가스를 동시에 투입시킨다. 여기서 산화 가스로는 O2 또는 NO2 등을 사용하며, 환원 가스로는 NH3, H2O 또는 H2를 사용한다. 본 발명에서는 이와 같이 반응 가스로 산화 가스 및 환원 가스를 모 두 동시에 투입하는 것을 특징으로 한다. 여기서, 귀금속 소스 가스를 먼저 반응 챔버(31) 내에 투입하고 산화 가스 및 환원 가스를 투입할 수 있으나, 바람직하게는 귀금속 소스 가스, 산화 가스 및 반응 가스를 공급 튜브(32a, 32b, 32c)를 통해 모두 동시에 반응 챔버(31) 내에 투입할 수 있다. 그리고, 플라즈마를 발생시켜 산화 가스 및 환원 가스의 반응을 촉진시켜 OH 라디칼(radical)을 반응시킨다.
여기서, 캐패시터의 상하부 전극을 금속 전극으로 형성시킬 것이가, 아니면 금속 산화물 전극으로 형성시킬 것인가에 따라 투입되는 산화 가스 및 환원 가스의 비율이 변화한다. 예를 들어, 전극을 금속 전극으로 형성시킬 경우에는 투입하는 산화, 환원 가스 중 환원 가스가 90 at% 이상이 되도록한다. 금속 산화물 전극으로 형성시킬 경우에는 환원 가스가 10 at% 이하가 되도록 투입한다. 이에 따라서, 하부 구조체(10) 상에는 소스 가스 및 반응 가스의 반응으로 OH가 생성되며, 이것이 귀금속 전구체와 반응하여 하부 구조체(10) 상에 귀금속 전극 또는 귀금속 산화물 전극층이 형성된다. 이를 도 3c를 참조하여 상세히 설명하면 다음과 같다.
반응 가스인 산화 가스 및 환원 가스를 동시에 투입하면 그 일부가 반응하여 반응식 1과 같이 OH를 발생시킨다.
O2 + H2 -> 2OH
그리고, OH는 Cp 계열 전구체의 H와 치환된 리간드(R')와 반응을 한다. 도 3c를 참조하면, Cp 계열 전구체의 리간드 R'와 OH가 반응하여 Cp 계열 전구체와 분 리된다. 이에 따라서, 귀금속과 파이 결합한 사이클로펜타디에닐은 불안정해져서 자발적으로 Ru과 분리된다. 이를 종래 기술과 비교하면, 산화 가스를 투입하던 소스 가스와 반응시키는 공정 대신, 본 발명에서는 산화 가스를 환원 가스의 일부와 결합시킴으로써 발생된 라디칼 상태의 가스를 Cp 계열의 전구체와 반응시키는 공정을 사용하는 것이다.
결과적으로, 하부 구조체(10) 상에는 귀금속만이 잔존하게 된다. 하부 구조체 상에 귀금속 산화물 전극을 형성시키고자 할 경우에는 상술한 바와 같이 산화 가스와 환원 가스의 비율을 90 : 10 이상으로 산화 가스의 분률을 높게하여 투입한다. 이는 반응식 1과 같은 반응에 참가하지 않은 잔류 산화 가스가 귀금속과 반응하여 형성된 것이다. .
하부 구조체 표면에서의 반응이 마무리되면 반응 챔버(31) 내에서 잔류하는 소스 가스 또는 반응 가스들을 외부로 배기하거나 불활성 가스(퍼지 가스)를 투입한다.
도 3d는 본 발명에 의한 산화 환원 반응을 이용한 귀금속 형성시의 1모노 레이여 형성 공정 시퀀스를 나타내는 타이밍도이다. 통상적인 ALD 공정과 같이 귀금속 소스 가스를 먼저 투입 -> 퍼지 -> 산화 가스 투입(플라즈마 발생) -> 퍼지의 과정을 거쳐도 되며, 귀금속 소스 가스, 산화 가스 및 환원 가스를 동시에 투입 -> 퍼지 가스 투입하지 않은 상태에서는 플라즈마 발생시켜 반응하는 단순화된 공정으로 목적을 이룰 수 있다.
도 4에서는 본 발명에 의해 SiO2 하부 구조체에 귀금속인 Ru를 도포한 결과를 나타낸 SEM 이미지이다. 이때에는 소스 가스로 Ru과 파이 결합한 사이클로펜타디에닐 계열 전구체인 Ru(i-Pr)Cp(ethanol)을 사용하였으며, 반응 챔버 내에 0.008 sec 내지 10sec의 시간을 변화시키면서 투입하였다. 그리고, 산화 가스로는 O2를 사용하였고, 환원 가스로는 H2를 사용하였다. 산화 가스 및 환원 가스의 주입시 1 sec 내지 10sec 시간을 변화시키면서 주입하였다. 순수한 Ru 층을 얻기 위해 O2를 약 30sccm의 유량으로 주입하였고, H2는 약 300sccm 유량으로 주입하였다.
도 4를 참조하면, 실재 3차원 캐패시터 구조체에 하부 전극을 형성하는 것과 동일한 구조로 SiO2 하부 구조체 표면에 다수의 홀(41)을 형성된 것을 알 수 있다. 그리고, 상술한 바와 같은 공정 조건 하에 SiO2 하부 구조체의 표면에 대해 Ru 층을 형성시켰다. Ru은 SiO2 하부 구조체의 홀(41) 내부 및 그 표면에 매우 안정된 형태로 증착되는 것을 확인할 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
본 발명에 의하면, 캐패시터 등의 반도체 소자의 전극 등으로 사용되는 귀금 속층을 형성시키기 위해 산화 가스 및 환원 가스를 동시에 ALD 반응 챔버 내에 투입하여 반응 시킴으로써 우수한 성질을 지닌 막을 얻을 수 있다. 또한, 산화 가스 및 환원 가스의 투입량을 적절히 조절하여 귀금속층 또는 귀금속 산화층을 선택적으로 제조할 수 있는 장점이 있다.

Claims (12)

  1. 하부 구조체 상에 귀금속층 또는 이를 포함하는 귀금속 전극 형성 방법에 있어서,
    반응 챔버 내에 귀금속 소스 가스, 산화 가스 및 환원 가스를 투입하는 단계; 및
    상기 반응 챔버 내에 플라즈마를 발생시켜 상기 산화 가스와 상기 환원 가스의 반응에 의해 OH 라디칼을 생성시키고, 상기 OH 라디칼과 상기 귀금속 소스 가스와 반응시켜 귀금속층 또는 귀금속 산화층을 형성하는 단계;를 포함하는 것을 특징으로 하는 산화 환원 반응을 이용한 귀금속 전극 형성 방법.
  2. 제 1항에 있어서,
    상기 귀금속 소스 가스, 산화 가스 및 환원 가스를 상기 반응 챔버 내에 동시에 투입하는 것을 특징으로 하는 산화 환원 반응을 이용한 귀금속 전극 형성 방법.
  3. 제 1항에 있어서,
    상기 귀금속 소스 가스는 사이클로펜타디에닐 계열의 전구체를 포함하는 가스인 것을 특징으로 하는 산화 환원 반응을 이용한 귀금속 전극 형성 방법.
  4. 제 3항에 있어서,
    상기 귀금속 소스 가스는 Ru(iPr-Cp)2, Ru(C5H5)2 중 적어도 어느 하나인 것을 특징으로 하는 산화 환원 반응을 이용한 귀금속 전극 형성 방법.
  5. 제 1항에 있어서,
    상기 산화 가스는 O2, NO2 중 어느 하나를 포함하며, 상기 환원 가스는 NH3 , H2 중 어느 하나를 포함하는 것을 특징으로 하는 산화 환원 반응을 이용한 귀금속 전극 형성 방법.
  6. 제 1항에 있어서,
    상기 반응 챔버 내의 공정 온도는 섭씨 약 150도 내지 350도 사이인 것을 특징으로 하는 산화 환원 반응을 이용한 귀금속 전극 형성 방법.
  7. 하부 구조체, 상기 하부 구조체 상에 순차적으로 형성된 하부 전극, 유전체층 및 상부 전극을 포함하는 반도체 캐패시터의 제조 방법에 있어서,
    상기 하부 전극 또는 상기 상부 전극은,
    반응 챔버 내에 귀금속 소스 가스, 산화 가스 및 환원 가스를 투입하는 단계; 및
    상기 반응 챔버 내에 플라즈마를 발생시켜, 상기 산화 가스와 상기 환원 가스의 반응에 의해 OH 라디칼을 생성시키고, 상기 OH 라디칼과 상기 귀금속 소스 가스와 반응시켜 귀금속층 또는 귀금속 산화층을 형성하는 단계;를 포함하는 것을 특징으로 하는 귀금속 전극을 포함하는 반도체 캐패시터의 제조 방법.
  8. 제 7항에 있어서,
    상기 귀금속 소스 가스, 산화 가스 및 환원 가스를 상기 반응 챔버 내에 동시에 투입하는 것을 특징으로 하는 귀금속 전극을 포함하는 반도체 캐패시터의 제조 방법.
  9. 제 7항에 있어서,
    상기 귀금속 소스 가스는 사이클로펜타디에닐 계열의 전구체를 포함하는 가스인 것을 특징으로 하는 귀금속 전극을 포함하는 반도체 캐패시터의 제조 방법.
  10. 제 9항에 있어서,
    상기 귀금속 소스 가스는 Ru(iPr-Cp)2, Ru(C5H5)2 중 적어도 어느 하나인 것을 특징으로 하는 귀금속 전극을 포함하는 반도체 캐패시터의 제조 방법.
  11. 제 7항에 있어서,
    상기 산화 가스는 O2, NO2 중 어느 하나를 포함하며, 상기 환원 가스는 NH3, H2 중 어느 하나를 포함하는 것을 특징으로 하는 귀금속 전극을 포함하는 반도체 캐패시터의 제조 방법.
  12. 제 7항에 있어서,
    상기 반응 챔버 내의 공정 온도는 섭씨 약 150도 내지 350도 사이인 것을 특징으로 하는 귀금속 전극을 포함하는 반도체 캐패시터의 제조 방법.
KR1020040065878A 2004-08-20 2004-08-20 산화 환원 반응을 이용한 귀금속 전극 형성 방법 KR100738068B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040065878A KR100738068B1 (ko) 2004-08-20 2004-08-20 산화 환원 반응을 이용한 귀금속 전극 형성 방법
JP2005239535A JP5079224B2 (ja) 2004-08-20 2005-08-22 貴金属電極の製造方法及び半導体キャパシタの製造方法
CN2005100965015A CN1737193B (zh) 2004-08-20 2005-08-22 利用氧化还原反应沉积贵金属电极的方法
US11/207,722 US7435678B2 (en) 2004-08-20 2005-08-22 Method of depositing noble metal electrode using oxidation-reduction reaction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040065878A KR100738068B1 (ko) 2004-08-20 2004-08-20 산화 환원 반응을 이용한 귀금속 전극 형성 방법

Publications (2)

Publication Number Publication Date
KR20060017263A KR20060017263A (ko) 2006-02-23
KR100738068B1 true KR100738068B1 (ko) 2007-07-12

Family

ID=36080131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040065878A KR100738068B1 (ko) 2004-08-20 2004-08-20 산화 환원 반응을 이용한 귀금속 전극 형성 방법

Country Status (4)

Country Link
US (1) US7435678B2 (ko)
JP (1) JP5079224B2 (ko)
KR (1) KR100738068B1 (ko)
CN (1) CN1737193B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4966899B2 (ja) * 2008-03-26 2012-07-04 株式会社アルバック 薄膜形成方法、及び半導体装置の製造方法
US10153156B2 (en) * 2016-12-15 2018-12-11 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma enhanced atomic layer deposition
WO2021187485A1 (ja) * 2020-03-18 2021-09-23 東ソー株式会社 金属含有薄膜の製造方法および金属含有薄膜
WO2023073924A1 (ja) * 2021-10-29 2023-05-04 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置及び記録媒体

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020055884A (ko) * 2000-12-29 2002-07-10 박종섭 반도체 소자의 캐패시터 제조 방법
KR20030002045A (ko) 2001-06-30 2003-01-08 주식회사 하이닉스반도체 금속막의 원자층 증착 방법 및 그를 이용한 캐패시터의제조 방법
KR20030010518A (ko) 2001-07-24 2003-02-05 삼성전자주식회사 귀금속 산화막을 포함하는 층에 주름을 형성하여 집적회로 전극 및 캐패시터를 형성하는 방법, 및 그에 의하여제조되는 집적 회로 전극 및 캐패시터
KR20030047373A (ko) 2001-12-10 2003-06-18 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3497198B2 (ja) * 1993-02-03 2004-02-16 株式会社半導体エネルギー研究所 半導体装置および薄膜トランジスタの作製方法
US6271131B1 (en) * 1998-08-26 2001-08-07 Micron Technology, Inc. Methods for forming rhodium-containing layers such as platinum-rhodium barrier layers
WO2000022658A1 (fr) * 1998-10-14 2000-04-20 Hitachi, Ltd. Dispositif semi-conducteur et son procede de fabrication
US6210605B1 (en) * 1999-07-26 2001-04-03 General Electric Company Mn2+ activated green emitting SrAL12O19 luminiscent material
US6919273B1 (en) * 1999-12-09 2005-07-19 Tokyo Electron Limited Method for forming TiSiN film, diffusion preventive film comprising TiSiN film, semiconductor device and its production method, and apparatus for forming TiSiN film
KR20020031525A (ko) * 2000-10-20 2002-05-02 박종섭 캐패시터 하부 전극 특성 개선 방법
US6559001B2 (en) * 2001-05-30 2003-05-06 International Business Machines Corporation Methods of patterning a multi-layer film stack and forming a lower electrode of a capacitor
JP4065670B2 (ja) * 2001-08-09 2008-03-26 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6824816B2 (en) * 2002-01-29 2004-11-30 Asm International N.V. Process for producing metal thin films by ALD
KR100985363B1 (ko) * 2002-07-15 2010-10-04 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조방법 및 기판처리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020055884A (ko) * 2000-12-29 2002-07-10 박종섭 반도체 소자의 캐패시터 제조 방법
KR20030002045A (ko) 2001-06-30 2003-01-08 주식회사 하이닉스반도체 금속막의 원자층 증착 방법 및 그를 이용한 캐패시터의제조 방법
KR20030010518A (ko) 2001-07-24 2003-02-05 삼성전자주식회사 귀금속 산화막을 포함하는 층에 주름을 형성하여 집적회로 전극 및 캐패시터를 형성하는 방법, 및 그에 의하여제조되는 집적 회로 전극 및 캐패시터
KR20030047373A (ko) 2001-12-10 2003-06-18 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법

Also Published As

Publication number Publication date
CN1737193A (zh) 2006-02-22
JP5079224B2 (ja) 2012-11-21
US7435678B2 (en) 2008-10-14
CN1737193B (zh) 2010-10-06
US20060040486A1 (en) 2006-02-23
JP2006060231A (ja) 2006-03-02
KR20060017263A (ko) 2006-02-23

Similar Documents

Publication Publication Date Title
US10580645B2 (en) Plasma enhanced atomic layer deposition (PEALD) of SiN using silicon-hydrohalide precursors
JP3687651B2 (ja) 薄膜形成方法
Leskelä et al. Atomic layer deposition (ALD): from precursors to thin film structures
US7968437B2 (en) Semiconductor device manufacturing method and substrate processing apparatus
US6475910B1 (en) Radical-assisted sequential CVD
US7329615B2 (en) Atomic layer deposition method of forming an oxide comprising layer on a substrate
KR101544198B1 (ko) 루테늄 막 형성 방법
JP2003517731A (ja) 原子層堆積中の寄生化学気相成長を最小限に抑える装置と方法
WO2006134930A1 (ja) 半導体装置の製造方法、及び基板処理装置
WO2006026350A2 (en) Low temperature silicon compound deposition
JP5079224B2 (ja) 貴金属電極の製造方法及び半導体キャパシタの製造方法
WO2004008513A1 (ja) 半導体装置の製造方法及び基板処理装置
KR20000007465A (ko) 원자층 증착법을 이용한 반도체소자의 커패시터 상부 전극 형성방법
KR101094379B1 (ko) 오존을 반응가스로 이용한 귀금속막의 형성 방법
JP2009228113A (ja) ルテニウム膜の成膜方法
KR20040096337A (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
KR20180058123A (ko) 텅스텐 박막 증착 방법
KR102564112B1 (ko) 루테늄 박막의 선택적 증착 방법
KR100582405B1 (ko) 캐패시터 및 그 제조 방법
KR101046757B1 (ko) 반도체소자의 캐패시터 및 그 제조 방법
KR100780605B1 (ko) 탄탈륨지르코늄산화막을 구비한 반도체소자 및 그의 제조방법
KR100604665B1 (ko) 하프늄이 함유된 유전막을 갖는 캐패시터 및 그 제조 방법
KR100530008B1 (ko) Ru 박막 증착방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140619

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150624

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170630

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180629

Year of fee payment: 12