JP2006060231A - 貴金属電極の製造方法及び半導体キャパシタの製造方法 - Google Patents

貴金属電極の製造方法及び半導体キャパシタの製造方法 Download PDF

Info

Publication number
JP2006060231A
JP2006060231A JP2005239535A JP2005239535A JP2006060231A JP 2006060231 A JP2006060231 A JP 2006060231A JP 2005239535 A JP2005239535 A JP 2005239535A JP 2005239535 A JP2005239535 A JP 2005239535A JP 2006060231 A JP2006060231 A JP 2006060231A
Authority
JP
Japan
Prior art keywords
noble metal
gas
oxidation
metal electrode
reaction chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005239535A
Other languages
English (en)
Other versions
JP5079224B2 (ja
Inventor
Shoken Ri
李 正 賢
Sang-Jun Choi
崔 俊 相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006060231A publication Critical patent/JP2006060231A/ja
Application granted granted Critical
Publication of JP5079224B2 publication Critical patent/JP5079224B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562Selective deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 酸化還元反応を利用した貴金属電極の製造方法を提供する。
【解決手段】 反応チャンバ内に、シクロペンタジエニル系列の前駆体を含む貴金属ソースガス、O2またはNO2を含む酸化ガス及びNH3またはH2を含む還元ガスを同時に導入するステップと、反応チャンバ内にプラズマを発生させ、下部構造体上に貴金属層または貴金属酸化層を形成するステップと、により下部構造体上に貴金属層または貴金属酸化層を形成して貴金属電極を製造する。
【選択図】 図3A

Description

本発明は、酸化還元反応を利用した貴金属電極の製造方法及び半導体キャパシタの製造方法に係り、さらに詳細には、半導体キャパシタの電極を、貴金属を使用して形成する場合に、酸化工程及び還元工程を同時に行う酸化還元反応を利用した貴金属電極の製造方法及び半導体キャパシタの製造方法に関する。
図1Aは、一般的な半導体キャパシタの構造を示す断面図である。図1Aに示すように、半導体キャパシタCは、下部構造体10上に順次に形成された下部電極21、誘電体層22及び上部電極23を備える。
図1Bは、下部構造体としてトランジスタを採用した一般的な半導体メモリ装置の構造を示す断面図である。図1Bに示すように、半導体基板11に第1不純物領域12a及び第2不純物領域12bが形成されており、第1不純物領域12a及び第2不純物領域12b間のチャンネル領域上に、ゲート絶縁層13及びゲート電極14が形成されている。第1不純物領域12a、第2不純物領域12b、ゲート絶縁層13及びゲート電極14上に絶縁層15が形成されている。半導体キャパシタCは、絶縁層15を貫通するホールを形成し、伝導性物質として充填した伝導性プラグ16を第2不純物領域12bと電気的に連結する。
半導体キャパシタCの電極、例えば、下部電極21は、単一金属、合金または金属酸化物で形成されている。現在多用されているのは、貴金属であるRu、Pt、IrまたはAuなどである。一般的に、貴金属を使用して半導体キャパシタCの下部電極21を形成する場合、化学気相蒸着(CVD:Chemical Vapor Deposition)または原子層蒸着(ALD:Atomic Layer Deposition)法を利用する。
半導体キャパシタCの下部電極21として貴金属を使用する場合、次のような問題点がある。半導体キャパシタCの下部電極21を直接蒸着する下部物質は、Si、SiO2またはTiN(導電性プラグ)などがある。SiまたはSiO2上に貴金属物質を蒸着すれば、結晶構造の違いによって付着特性が悪くなり、貴金属物質の核生成及び結晶成長が困難となる。従って、貴金属物質の蒸着後に、下部電極21が非常に粗くなって比抵抗が増加するという問題点がある。
図2は、SiO2上に貴金属であるRuを、CVD法を利用して蒸着した状態を表したSEM写真である。図2を参照すれば、SiO2上に蒸着したRuの接着性が低く、不規則に形成され、その分布も等しくなく不均一であるということが分かる。貴金属を用いて下部電極21を形成した後、その上部に誘電体層22を形成して高温熱処理を行うが、そのとき貴金属の下部電極21が凝集化(agglomeration)して、キャパシタ素子自体を使用し難くなる。
かかる問題点を解決するために、ALD工程で貴金属前駆体をO2と反応させる場合、貴金属系電極の触媒特性により、過大な酸素捕集及びそれによる電極自体が酸化されるという問題点がある。また、H2だけを導入する場合、前駆体の分解反応自体が起こらないという問題点がある。
本発明では、前記従来技術の問題点を解決するために、下部構造体上に下部電極を形成する場合、接着特性に優れ、かつ酸素捕集を防止できる貴金属系電極の製造方法を提供することを目的とする。
また、本発明の他の目的は、下部構造体上に下部電極を形成する場合、接着特性に優れ、かつ酸素捕集を防止できる貴金属系電極を備える半導体キャパシタの製造方法を提供することを目的とする。
前記目的を達成するために、本発明に係る酸化還元反応を利用した貴金属電極の製造方法は、反応チャンバ内に、貴金属ソースガス、酸化ガス及び還元ガスを導入するステップと、前記反応チャンバ内にプラズマを発生させ、下部構造体上に貴金属層または貴金属酸化層を形成するステップと、を含むことを特徴とする。
前記貴金属ソースガス、前記酸化ガス及び前記還元ガスを前記反応チャンバ内に同時に導入することが好ましい。
前記貴金属ソースガスは、シクロペンタジエニル系列の前駆体を含むガスであることが好ましい。
前記貴金属ソースガスは、Ru(C53CHCH3CH3)(HOCH2CH3)、Ru(C552のうち少なくともいずれか一つであることがさらに好ましい。
前記酸化ガスは、O2またはNO2を含み、前記還元ガスは、NH3またはH2を含んでいることが好ましい。
前記反応チャンバ内の工程温度は、約150℃から350℃の間であることが好ましい。
また、本発明に係る酸化還元反応を利用した貴金属電極を備える半導体キャパシタの製造方法は、反応チャンバ内に、貴金属ソースガス、酸化ガス及び還元ガスを導入するステップと、前記反応チャンバ内にプラズマを発生させ、下部構造体上に貴金属層または貴金属酸化層を形成するステップと、を含むことを特徴とする。
前記貴金属ソースガス、前記酸化ガス及び前記還元ガスを前記反応チャンバ内に同時に導入することが好ましい。
前記貴金属ソースガスは、シクロペンタジエニル系列の前駆体を含むガスであることが好ましい。
前記貴金属ソースガスは、Ru(iPr−Cp)2、Ru(C552のうち少なくともいずれか一つであることがより好ましい。
前記酸化ガスは、O2またはNO2を含み、前記還元ガスは、NH3またはH2を含むことが好ましい。
前記反応チャンバ内の工程温度は、約150℃から350℃の間であることが好ましい。
本発明によれば、キャパシタなどの半導体素子の電極などに使われる貴金属層を形成するために、酸化ガス及び還元ガスを同時に反応チャンバ内に導入して反応させることにより、優れた性質を有する貴金属層または貴金属酸化層を得ることができる。また、酸化ガス及び還元ガスの導入量を適切に調節し、貴金属層または貴金属酸化層を選択的に製造できる。
以下、図面を参照して、本実施形態に係る酸化還元反応を利用した貴金属の蒸着(製造)方法についてさらに詳細に説明する。なお、説明のために、図面を誇張して図示している。
図3Aは、本実施形態に係る貴金属を蒸着するALD装置を概略的に表した図面である。本実施形態では、貴金属を蒸着させる方法としてALD法を利用する。図3Aに示すように、まず反応チャンバ31内に、例えばSi、SiO2、誘電体またはTiNから形成された下部構造体10を装着し、真空ポンプPでチャンバ内の不純物などの気体を、排気管33を介して外部に排出させて高真空状態に保持する。
次に、ソースガス、反応ガス及びパージガスは、反応チャンバ31と連結されたガス供給管32a,32b,32cを介して供給される。普通、初期真空状態は、10-7Torrから10-8Torrであり、工程時の温度は、約150℃から350℃である。
図3Bから図3Dは、本実施形態に係る酸化還元反応を利用した貴金属の蒸着方法を示した図面である。
図3Bに示すように、まず下部電極または上部電極として蒸着させようとする物質の貴金属ソースガスである貴金属前駆体を反応チャンバ31内に導入する。貴金属前駆体は、一般的にALD工程で使われるCp系の前駆体を使用することが望ましい。ここでCpは、シクロペンタジエニル(Cyclopentadienyl:C55)であり、置換されて貴金属にπ結合する。Ruの場合を例に挙げれば、Ru(C53CHCH3CH3)(HOCH2CH3)、Ru(C552、のうち少なくとも一つを使用する。ソースガスの貴金属前駆体の導入により、下部構造体10上に貴金属前駆体が蒸着する。
次に、反応チャンバ31内のガスを、ポンプを介して排気する。このとき、排気効率を向上させるために、非活性ガスであるAr、Ne、N2などのパージガスを使用できる。それにより、下部構造体10周辺の貴金属前駆体以外の反応チャンバ31内のガスは、外部に放出される。
そして、反応チャンバ31内に酸化ガス及び還元ガスを同時に導入する。ここで、酸化ガスとしてはO2またはNO2などを使用し、還元ガスとしてはNH3、H2OまたはH2を使用する。本実施形態では、このように、反応ガスとして酸化ガス及び還元ガスをいずれも同時に導入する。ここで、貴金属ソースガスをまず反応チャンバ31内に導入した後酸化ガス及び還元ガスを導入できるが、望ましくは貴金属ソースガス、酸化ガス及び反応ガスを供給チューブ32a,32b,32cを介していずれも同時に反応チャンバ31内に導入する。そして、プラズマを発生させて酸化ガス及び還元ガスの反応を促進させ、OHラジカルを生成する。
ここで、キャパシタの上部電極及び下部電極を金属電極から形成するか、または金属酸化物電極から形成するかにより、導入される酸化ガス及び還元ガスの比率が変化する。例えば、上部電極及び下部電極を金属電極で形成する場合には、導入する酸化ガスと還元ガスのうち、還元ガスが90at%以上とする。金属酸化物電極で形成する場合には、還元ガスが10at%以下になるように導入する。これにより、下部構造体10上には、ソースガス及び反応ガスの反応によりOHが生成され、これが貴金属前駆体と反応し、下部構造体10上に貴金属電極層または貴金属酸化物電極層が形成される。
以下、図3Cを参照して詳細に説明する。
反応ガスである酸化ガス及び還元ガスを同時に導入すれば、その一部が反応して次の反応式(1)のようにOHを発生させる。
2+H2→2OH・・・(1)
そして、OHは、Cp系前駆体のHと置換された配位子R´と反応する。図3Cに示すように、Cp系前駆体の配位子R´とOHとが反応し、Cp系前駆体と分離する。これにより、貴金属とπ結合したシクロペンタジエニルは、不安定になって自発的にRuと分離する。これを従来技術と比較すれば、酸化ガスを導入したソースガスと反応させる工程の代わりに、本実施形態では、酸化ガスを還元ガスの一部と結合させることによって発生したラジカル状態のガスをCp系の前駆体と反応させる工程を使用するのである。
結果的に、下部構造体10上には、貴金属だけが残存する。下部構造体10上に貴金属酸化物電極を形成しようとする場合には、前述のように酸化ガスと還元ガスとの比率を90:10以上に酸化ガスの比率を高めて導入する。これは、反応式(1)の反応後に残った酸化ガスを貴金属と反応させるためである。
下部構造体10の表面での反応が終われば、反応チャンバ31内で残留するソースガスまたは反応ガスを外部に排気するか、または不活性ガス(パージガス)を導入する。
図3Dは、本実施形態による酸化還元反応を利用した貴金属形成時の単層形成工程シーケンスを表すタイミング図である。一般的なALD工程のように、貴金属ソースガスを導入→パージ→酸化ガスを導入(プラズマ発生)→パージの過程を経てもよく、または貴金属ソースガス、酸化ガス及び還元ガスを同時に導入→パージガスを導入しない状態でプラズマを発生させて反応するというさらに単純化された工程で目的をなすことも可能である。
図4では、本実施形態によりSiO2の下部構造体に貴金属であるRuを蒸着した結果を表したSEM(Scanning Electron Microscope)写真である。このときには、ソースガスとしてRuとπ結合したシクロペンタジエニル系前駆体であるRu(i−Pr)Cp(エタノール)を使用し、反応チャンバ31内に導入時間を0.008秒から10秒変化させつつ導入した。そして、酸化ガスとしてはO2を使用し、還元ガスとしてはH2を使用した。酸化ガス及び還元ガスの導入時間を1秒から10秒変化させつつ導入した。純粋なRu層を得るために、O2を約30sccmの流量で導入し、H2は約300sccmの流量で導入した。
図4を参照すれば、実在の三次元キャパシタ構造体に下部電極を形成するのと同じ構造でSiO2の下部構造体10の表面に多数のホール41が形成されていることが分かる。そして、前述のような工程条件下でSiO2の下部構造体10の表面に対してRu層を形成した。Ruは、SiO2の下部構造体10のホール41内部及びその表面に非常に安定した形態で蒸着されていることが確認できる。
本実施の形態に係る半導体キャパシタも本実施の形態に係る貴金属電極と同様に製造することができる。
なお、本発明の技術的範囲は実施形態に限定されず、特許請求の範囲の記載に基づいて定めなければならない。
本発明の酸化還元反応を利用した貴金属電極の製造方法は、例えば半導体素子に効果的に適用可能である。
一般的な半導体キャパシタの構造を示す断面図である。 下部構造体としてトランジスタを採用した一般的な半導体メモリ装置の構造を示す断面図である。 SiO2上に貴金属であるRuを、CVD法を利用して蒸着した状態を表したSEM写真である。 本実施形態に係る貴金属を蒸着するALD装置を概略的に表した図面である。 本実施形態に係る酸化還元反応を利用した貴金属の蒸着方法を示した図面である。 本実施形態に係る酸化還元反応を利用した貴金属の蒸着方法を示した図面である。 本実施形態による酸化還元反応を利用した貴金属形成時の単層形成工程シーケンスを表すタイミング図である。 本実施形態によりSiO2の下部構造体に貴金属であるRuを蒸着した結果を表したSEM写真である。
符号の説明
10 下部構造体
31 反応チャンバ
32a,32b,32c ガス供給管
33 排気管
P 真空ポンプ

Claims (12)

  1. 反応チャンバ内に、貴金属ソースガス、酸化ガス及び還元ガスを導入するステップと、
    前記反応チャンバ内にプラズマを発生させ、下部構造体上に貴金属層または貴金属酸化層を形成するステップと、
    を含むことを特徴とする酸化還元反応を利用した貴金属電極の製造方法。
  2. 前記貴金属ソースガス、前記酸化ガス及び前記還元ガスを前記反応チャンバ内に同時に導入することを特徴とする請求項1に記載の酸化還元反応を利用した貴金属電極の製造方法。
  3. 前記貴金属ソースガスは、シクロペンタジエニル系列の前駆体を含むガスであることを特徴とする請求項1に記載の酸化還元反応を利用した貴金属電極の製造方法。
  4. 前記貴金属ソースガスは、Ru(C53CHCH3CH3)(HOCH2CH3)、Ru(C552のうち少なくともいずれか一つであることを特徴とする請求項3に記載の酸化還元反応を利用した貴金属電極の製造方法。
  5. 前記酸化ガスは、O2またはNO2を含み、
    前記還元ガスは、NH3またはH2を含む
    ことを特徴とする請求項1に記載の酸化還元反応を利用した貴金属電極の製造方法。
  6. 前記反応チャンバ内の工程温度は、150℃から350℃の間であることを特徴とする請求項1に記載の酸化還元反応を利用した貴金属電極の製造方法。
  7. 反応チャンバ内に、貴金属ソースガス、酸化ガス及び還元ガスを導入するステップと、
    前記反応チャンバ内にプラズマを発生させ、下部構造体上に貴金属層または貴金属酸化層を形成するステップと、
    を含むことを特徴とする酸化還元反応を利用した貴金属電極を備える半導体キャパシタの製造方法。
  8. 前記貴金属ソースガス、前記酸化ガス及び前記還元ガスを前記反応チャンバ内に同時に導入することを特徴とする請求項7に記載の酸化還元反応を利用した貴金属電極を備える半導体キャパシタの製造方法。
  9. 前記貴金属ソースガスは、シクロペンタジエニル系列の前駆体を含むガスであることを特徴とする請求項7に記載の酸化還元反応を利用した貴金属電極を備える半導体キャパシタの製造方法。
  10. 前記貴金属ソースガスは、Ru(C53CHCH3CH3)(HOCH2CH3)、Ru(C552のうち少なくともいずれか一つであることを特徴とする請求項9に記載の酸化還元反応を利用した貴金属電極を備える半導体キャパシタの製造方法。
  11. 前記酸化ガスは、O2またはNO2を含み、
    前記還元ガスは、NH3またはH2を含む
    ことを特徴とする請求項7に記載の酸化還元反応を利用した貴金属電極を備える半導体キャパシタの製造方法。
  12. 前記反応チャンバ内の工程温度は、150℃から350℃の間であることを特徴とする請求項7に記載の酸化還元反応を利用した貴金属電極を備える半導体キャパシタの製造方法。
JP2005239535A 2004-08-20 2005-08-22 貴金属電極の製造方法及び半導体キャパシタの製造方法 Active JP5079224B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2004-0065878 2004-08-20
KR1020040065878A KR100738068B1 (ko) 2004-08-20 2004-08-20 산화 환원 반응을 이용한 귀금속 전극 형성 방법

Publications (2)

Publication Number Publication Date
JP2006060231A true JP2006060231A (ja) 2006-03-02
JP5079224B2 JP5079224B2 (ja) 2012-11-21

Family

ID=36080131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005239535A Active JP5079224B2 (ja) 2004-08-20 2005-08-22 貴金属電極の製造方法及び半導体キャパシタの製造方法

Country Status (4)

Country Link
US (1) US7435678B2 (ja)
JP (1) JP5079224B2 (ja)
KR (1) KR100738068B1 (ja)
CN (1) CN1737193B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009235461A (ja) * 2008-03-26 2009-10-15 Ulvac Japan Ltd 薄膜形成方法、及び半導体装置の製造方法
WO2021187485A1 (ja) * 2020-03-18 2021-09-23 東ソー株式会社 金属含有薄膜の製造方法および金属含有薄膜
WO2023073924A1 (ja) * 2021-10-29 2023-05-04 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置及び記録媒体

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10153156B2 (en) * 2016-12-15 2018-12-11 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma enhanced atomic layer deposition
JP7531322B2 (ja) 2020-06-12 2024-08-09 文化シヤッター株式会社 建材の連結装置
JP7531321B2 (ja) 2020-06-12 2024-08-09 文化シヤッター株式会社 建材の連結具及びその連結方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000022658A1 (fr) * 1998-10-14 2000-04-20 Hitachi, Ltd. Dispositif semi-conducteur et son procede de fabrication
JP2002217314A (ja) * 2000-12-29 2002-08-02 Hynix Semiconductor Inc 半導体素子のキャパシタ製造方法
JP2003060081A (ja) * 2001-08-09 2003-02-28 Hitachi Ltd 半導体集積回路装置の製造方法
WO2004008513A1 (ja) * 2002-07-15 2004-01-22 Hitachi Kokusai Electric Inc. 半導体装置の製造方法及び基板処理装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3497198B2 (ja) * 1993-02-03 2004-02-16 株式会社半導体エネルギー研究所 半導体装置および薄膜トランジスタの作製方法
US6271131B1 (en) * 1998-08-26 2001-08-07 Micron Technology, Inc. Methods for forming rhodium-containing layers such as platinum-rhodium barrier layers
US6210605B1 (en) * 1999-07-26 2001-04-03 General Electric Company Mn2+ activated green emitting SrAL12O19 luminiscent material
KR100983165B1 (ko) * 1999-12-09 2010-09-20 도쿄엘렉트론가부시키가이샤 티탄실리콘나이트라이드막의 성막방법 및 반도체장치의 제조방법
KR20020031525A (ko) * 2000-10-20 2002-05-02 박종섭 캐패시터 하부 전극 특성 개선 방법
US6559001B2 (en) * 2001-05-30 2003-05-06 International Business Machines Corporation Methods of patterning a multi-layer film stack and forming a lower electrode of a capacitor
KR100414870B1 (ko) 2001-06-30 2004-01-13 주식회사 하이닉스반도체 원자층 증착 방법을 이용한 캐패시터의 제조 방법
US20030020122A1 (en) 2001-07-24 2003-01-30 Joo Jae Hyun Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a noble metal oxide, and integrated circuit electrodes and capacitors fabricated thereby
KR100408725B1 (ko) 2001-12-10 2003-12-11 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
US6824816B2 (en) * 2002-01-29 2004-11-30 Asm International N.V. Process for producing metal thin films by ALD

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000022658A1 (fr) * 1998-10-14 2000-04-20 Hitachi, Ltd. Dispositif semi-conducteur et son procede de fabrication
JP2002217314A (ja) * 2000-12-29 2002-08-02 Hynix Semiconductor Inc 半導体素子のキャパシタ製造方法
JP2003060081A (ja) * 2001-08-09 2003-02-28 Hitachi Ltd 半導体集積回路装置の製造方法
WO2004008513A1 (ja) * 2002-07-15 2004-01-22 Hitachi Kokusai Electric Inc. 半導体装置の製造方法及び基板処理装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009235461A (ja) * 2008-03-26 2009-10-15 Ulvac Japan Ltd 薄膜形成方法、及び半導体装置の製造方法
WO2021187485A1 (ja) * 2020-03-18 2021-09-23 東ソー株式会社 金属含有薄膜の製造方法および金属含有薄膜
WO2023073924A1 (ja) * 2021-10-29 2023-05-04 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置及び記録媒体
JP7562013B2 (ja) 2021-10-29 2024-10-04 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置及びプログラム

Also Published As

Publication number Publication date
CN1737193A (zh) 2006-02-22
US20060040486A1 (en) 2006-02-23
US7435678B2 (en) 2008-10-14
JP5079224B2 (ja) 2012-11-21
KR100738068B1 (ko) 2007-07-12
KR20060017263A (ko) 2006-02-23
CN1737193B (zh) 2010-10-06

Similar Documents

Publication Publication Date Title
US8435905B2 (en) Manufacturing method of semiconductor device, and substrate processing apparatus
TWI383449B (zh) 半導體裝置之製造方法、基板處理裝置及基板處理方法
TWI338376B (en) Capacitor with zirconium oxide and method for fabricating the same
KR101498960B1 (ko) 박막의 형성 방법 및 성막 장치
JP3817621B2 (ja) プラズマ原子層蒸着法を利用したタンタル酸化膜形成方法
JP2007088113A (ja) 半導体装置の製造方法
WO2006026350A2 (en) Low temperature silicon compound deposition
JP2005533181A (ja) タングステン層のパルス核生成堆積
KR20090039083A (ko) 루테늄 막 형성 방법
JP2001303251A (ja) 原子層蒸着方法を利用した障壁金属膜の製造方法
US12068156B2 (en) Selective deposition of SiOC thin films
CN101565829B (zh) 使用臭氧反应气体形成贵金属层的方法
CN105839068A (zh) 钨膜的成膜方法
KR100985363B1 (ko) 반도체 장치의 제조방법 및 기판처리 장치
JP5079224B2 (ja) 貴金属電極の製造方法及び半導体キャパシタの製造方法
JP2018178259A (ja) ルテニウム薄膜形成方法
KR20050067548A (ko) 하프늄, 란탄늄 및 산소가 혼합된 유전막을 구비한캐패시터 및 그 제조 방법
KR100668827B1 (ko) 반도체소자의 캐패시터 형성방법
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
JP2009228113A (ja) ルテニウム膜の成膜方法
JP2001144272A (ja) 半導体素子のキャパシタ製造方法
KR101046757B1 (ko) 반도체소자의 캐패시터 및 그 제조 방법
CN110265354B (zh) 钨塞的制备方法
JP2009299101A (ja) 半導体装置の製造方法および基板処理装置
KR20180058123A (ko) 텅스텐 박막 증착 방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061102

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120829

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5079224

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250