KR100668827B1 - 반도체소자의 캐패시터 형성방법 - Google Patents

반도체소자의 캐패시터 형성방법 Download PDF

Info

Publication number
KR100668827B1
KR100668827B1 KR1020040051058A KR20040051058A KR100668827B1 KR 100668827 B1 KR100668827 B1 KR 100668827B1 KR 1020040051058 A KR1020040051058 A KR 1020040051058A KR 20040051058 A KR20040051058 A KR 20040051058A KR 100668827 B1 KR100668827 B1 KR 100668827B1
Authority
KR
South Korea
Prior art keywords
purge
supply
feed
source
dielectric film
Prior art date
Application number
KR1020040051058A
Other languages
English (en)
Other versions
KR20060002137A (ko
Inventor
장준수
이태혁
채수진
이은아
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040051058A priority Critical patent/KR100668827B1/ko
Publication of KR20060002137A publication Critical patent/KR20060002137A/ko
Application granted granted Critical
Publication of KR100668827B1 publication Critical patent/KR100668827B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체소자의 캐패시터 형성방법은, 스토리지노드 전극을 구비한 반도체기판을 제공하는 단계; 상기 스토리지노드 전극 상에 "Al소오스 공급→제1 퍼지→O3 공급→제2 퍼지→NH3 공급→제3 퍼지", "Al소오스 공급→제1 퍼지→NH3 공급→제2 퍼지→O3 공급→제3 퍼지", "O3 공급→제1 퍼지→Al소오스 공급→제2 퍼지→NH3 공급→제3 퍼지", "O3 공급→제1 퍼지→NH3 공급→제2 퍼지→Al소오스 공급→제3 퍼지", "NH3 공급→제1 퍼지→Al소오스 공급→제2 퍼지→O3 공급→제3 퍼지" 및 "NH3 공급→제1 퍼지→O3 공급→제2 퍼지→Al소오스 공급→제3 퍼지"로 구성된 그룹으로부터 선택되는 어느 하나의 싸이클로 진행하면서 상기 NH3공급 시에 플라즈마 및 자외선 중 어느 하나를 이용하는 원자층 증착방법으로 Al2O3 유전막을 형성하는 단계; 상기 Al2O3 유전막을 포함한 반도체기판에 열처리를 수행하는 단계; 및 상기 열처리된 Al2O3 유전막 상에 플레이트 전극을 형성하는 단계;를 포함한다. 본 발명은 Al, O3, NH3 사이클의 조합을 이용하여 원자층 증착방법으로 Al2O3 유전막을 형성함으로써 종래 보다도 Al2O3 유전막 내의 카본 농도를 감소시키고, 계면산화막의 유전율을 증대시켜 낮은 누설전류와 높은 충전용량을 실현할 수 있으며, 리플래쉬 특성이 개선되어 소자특성 향상 및 수율 증대의 장점이 있다.

Description

반도체소자의 캐패시터 형성방법{METHOD FOR FABRICATING CAPACITOR IN SEMICONDUCTOR DEVICE}
도 1a 내지 도 1c는 본 발명에 따른 반도체소자의 캐패시터 형성방법을 설명하기 위한 공정단면도.
본 발명은 캐패시터 형성방법에 관한 것으로서, 구체적으로는 유전특성 및 절연특성을 개선하여 높은 충전용량과 낮은 누설전류 특성을 실현하여 리플래쉬(reflash) 특성을 향상시킬 수 있는 반도체소자의 캐패시터 형성방법에 관한 것이다.
반도체 메모리 소자의 고집적화에 따라 캐패시터의 하부전극인 스토리지 노드전극의 형상을 대부분 내부 실린더형으로 형성하고 있다. 또한 좁은 셀면적 내에서 충분한 캐패시터를 확보하기 위하여, 캐패시터 높이를 증가시키거나 하부전극 표면에 MPS(Metastable PolySilicon)를 성장시켜 표면적을 증가시키거나, 유전막의 두께 감소 또는 고유전율의 유전막을 적용하는 방법 등이 이루어지고 있다. 그러나, 소자의 고집적화가 점점 더 가속되면서 디자인룰(design rule)도 급격하게 감 소함에 따라 캐패시터 표면적을 증대시키는 데에는 한계가 있고, 소자에 필요한 유전막 특성을 유지하기 위해서는 유전막도 일정 두께 이상을 가져야하기 때문에 유전막 두께를 감소시키는데에도 역시 한계가 있다. 따라서, 고유전율의 유전막을 적용한 캐패시터 형성에 대한 연구가 활발히 이루어지고 있으나, Ta2O5, TaON, TaO, Al2O3를 제외하고는 아직 증착방법 및 소오스에 대한 연구뿐만 아니라 소자특성에 대한 영향이 밝혀지지 않아 사용하기에는 많은 연구가 필요하다.
유전막으로서 Al2O3막을 적용하는 경우, 통상, 원자층증착(Atomic Llayer Deposition; 이하, ALD) 방법으로 300∼500℃의 비교적 저온에서 카본(carbon) 함유량이 높은 MO소오스와 산화력이 높은 O3를 사용해서 Al소오스 피딩(feeding), 퍼지(purge), O3 피딩, 퍼지 순으로 증착하기 때문에, 증착되는 박막 내의 카본 함유량이 높고, 후속 열공정으로 인하여 결정화되어 표면이 거칠어진다. 이로 인해, 누선전류가 증대되고, 또한, Al2O3 유전막의 증착 시, 스토리지노드 전극의 표면을 산화시켜 저유전율의 계면 산화막이 생성하게 되어 충전용량이 감소되는 문제점이 있다. 게다가, 카본 함유량이 높은 MO소오스는 ALD 공정시에 불필요한 부산물을 많이 생성시켜 파티클 발생을 유발하는 문제점도 있다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로서, ALD 증착방법으로 Al2O3 유전막을 형성함에 있어서 Al2O3 유전막 내의 카본 농도를 줄이고 스토리지노드 전극 표면에 생성되는 저유전율의 계면산화막 행성을 억제하여 낮은 누설전류와 높은 충전용량을 얻을 수 있는 반도체소자의 캐패시터 형성방법을 제공함에 그 목적이 있다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자의 캐패시터 형성방법은, 스토리지노드 전극을 구비한 반도체기판을 제공하는 단계; 상기 스토리지노드 전극 상에 "Al소오스 공급→제1 퍼지→O3 공급→제2 퍼지→NH3 공급→제3 퍼지", "Al소오스 공급→제1 퍼지→NH3 공급→제2 퍼지→O3 공급→제3 퍼지", "O3 공급→제1 퍼지→Al소오스 공급→제2 퍼지→NH3 공급→제3 퍼지", "O3 공급→제1 퍼지→NH3 공급→제2 퍼지→Al소오스 공급→제3 퍼지", "NH3 공급→제1 퍼지→Al소오스 공급→제2 퍼지→O3 공급→제3 퍼지" 및 "NH3 공급→제1 퍼지→O3 공급→제2 퍼지→Al소오스 공급→제3 퍼지"로 구성된 그룹으로부터 선택되는 어느 하나의 싸이클로 진행하면서 상기 NH3공급 시에 플라즈마 및 자외선 중 어느 하나를 이용하는 원자층 증착방법으로 Al2O3 유전막을 형성하는 단계; 상기 Al2O3 유전막을 포함한 반도체기판에 열처리를 수행하는 단계; 및 상기 열처리된 Al2O3 유전막 상에 플레이트 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
상기 스토리지노드 전극으로는, 도핑된 실리콘층, 도핑되지 않은 실리콘층 및 이중 구조의 도핑된 실리콘층/도핑되지 않은 실리콘층 중 어느 하나를 이용하거나, 또는, 상기 스토리지노드 전극으로 도핑되지 않은 실리콘층에 Si씨드를 형성하고 진공열처리를 진행하여 표면이 울퉁불퉁한 구조를 갖도록 형성하는 것이 바람직하다.
상기 Al2O3 유전막 형성공정은 300∼800℃온도 및 0.05∼50토르의 압력에서 진행하는 것이 바람직하다.
상기 열처리 공정은 N2 및 NH3 중 어느 하나를 함유하는 가스를 사용하여 500∼900℃온도, 0.01∼760토르의 압력에서 진행하는 것이 바람직하며, 10초∼2시간 동안 퍼니스, RTP 및 플라즈마처리 중 어느 하나로 진행한다.
상기 플레이트 전극은 P 및 As 중 어느 하나의 불순물이 도핑된 실리콘층을 이용하거나, Al, TiN, Ru, RuOX, Pt 및 Cu 중 어느 하나의 금속을 화학기상증착, 원자층 증착, 물리적 기상증착 중 어느 하나의 방법으로 증착하는 것이 바람직하다.
(실시예)
도 1a 내지 도 1c는 본 발명에 따른 반도체소자의 캐패시터 형성방법을설명하기 위한 공정단면도이다.
도 1a를 참조하면, 소정의 하부 구조를 가진 반도체기판(1) 상에 스토리지노드 전극(2)을 형성한다. 이때, 상기 스토리지노드 전극(2)으로는, 도핑된 실리콘층, 도핑되지 않은 실리콘층 및 이중 구조의 도핑된 실리콘층/도핑되지 않은 실리콘층 중 어느 하나를 이용한다. 또는, 상기 스토리지노드 전극(2)은 도핑되지 않은 실리콘층에 Si씨드(seed)를 형성하고 진공열처리를 진행하여 표면이 울퉁불퉁한 구조를 갖도록 형성한다. 이어, 상기 스토리지노드 전극(2)을 구비한 기판 상에 ALD 공정으로 Al2O3 유전막(3)을 형성한다. 이때, 상기 ALD 공정을 이용한 Al2O3 유전막(3)의 형성공정은 300∼800℃온도 및 0.05∼50토르의 압력에서 진행하며, Al소오스, O3, NH3 사이클의 조합을 이용한다. 바람직하게는, 상기 Al2O3 유전막(3)의 형성공정은, 도 2에 도시된 바와 같이, "Al소오스 공급→제1 퍼지→NH3 공급→제2 퍼지→O3 공급→제3 퍼지"의 순으로 진행한다.
이외에도, 상기 Al2O3 유전막(3)의 형성공정은, "Al소오스 공급→제1 퍼지→O3 공급→제2 퍼지→NH3 공급→제3 퍼지", "O3 공급→제1 퍼지→Al소오스 공급→제2 퍼지→NH3 공급→제3 퍼지", "O3 공급→제1 퍼지→NH3 공급→제2 퍼지→Al소오스 공급→제3 퍼지", "NH3 공급→제1 퍼지→Al소오스 공급→제2 퍼지→O3 공급→제3 퍼지" 및 "NH3 공급→제1 퍼지→O3 공급→제2 퍼지→Al소오스 공급→제3 퍼지" 중에서 어느 하나의 사이클로 진행한다. 또한, 상기 ALD 증착공정에서, NH3공급 시에 플라즈마 및 자외선 중 어느 하나를 이용할 수 있다.
도 1b를 참조하면, 상기 Al2O3 유전막을 포함한 기판에 열처리(5)를 진행한다. 이때, 상기 열처리 공정은 N2 및 NH3 중 어느 하나를 함유하는 가스를 사용하여 500∼900℃온도, 0.01∼760토르의 압력에서 진행하며, 10초∼2시간 동안 퍼니스, RTP 및 플라즈마 처리 중 어느 하나의 공정으로 진행한다. 미설명된 도면부호 4는 열처리가 진행된 Al2O3 유전막을 나타낸다.
도 1c를 참조하면, 상기 열처리가 완료된 Al2O3 유전막(4) 상에 플레이트 전극(6)을 형성한다. 이때, 상기 플레이트 전극(6)은 P 및 As 중 어느 하나의 불순물이 도핑된 실리콘층을 이용하거나, 또는 Al, TiN, Ru, RuOX, Pt 및 Cu 중 어느 하나의 금속을 화학기상증착, 원자층 증착, 물리적 기상증착 중 어느 하나의 방법으로 증착하여 형성한다.
본 발명에 따르면, Al소오스, O3, NH3 사이클의 조합을 이용하여 ALD 방법으로 Al2O3 유전막을 형성함으로써, Al2O3 유전막 내의 카본 농도를 감소시키고, 계면산화막의 유전율을 증대시켜 낮은 누설전류와 높은 충전용량을 실현할 수 있다.
이상에서 살펴본 바와 같이, 본 발명은 Al소오스, O3, NH3 사이클의 조합을 이용하여 ALD 방법으로 Al2O3 유전막을 형성함으로써, 종래 보다 Al2O3 유전막 내의 카본 농도를 감소시키고, 계면산화막의 유전율을 증대시켜 낮은 누설전류와 높은 충전용량을 실현할 수 있다. 이로써, 본 발명은 리플래쉬 특성을 개선시킬 수 있는 등, 소자 특성 향상 및 수율 증대의 장점을 얻을 수 있다.

Claims (11)

  1. 스토리지노드 전극을 구비한 반도체기판을 제공하는 단계;
    상기 스토리지노드 전극 상에 "Al소오스 공급→제1 퍼지→O3 공급→제2 퍼지→NH3 공급→제3 퍼지", "Al소오스 공급→제1 퍼지→NH3 공급→제2 퍼지→O3 공급→제3 퍼지", "O3 공급→제1 퍼지→Al소오스 공급→제2 퍼지→NH3 공급→제3 퍼지", "O3 공급→제1 퍼지→NH3 공급→제2 퍼지→Al소오스 공급→제3 퍼지", "NH3 공급→제1 퍼지→Al소오스 공급→제2 퍼지→O3 공급→제3 퍼지" 및 "NH3 공급→제1 퍼지→O3 공급→제2 퍼지→Al소오스 공급→제3 퍼지"로 구성된 그룹으로부터 선택되는 어느 하나의 싸이클로 진행하면서 상기 NH3공급 시에 플라즈마 및 자외선 중 어느 하나를 이용하는 원자층 증착방법으로 Al2O3 유전막을 형성하는 단계;
    상기 Al2O3 유전막을 포함한 반도체기판에 열처리를 수행하는 단계; 및
    상기 열처리된 Al2O3 유전막 상에 플레이트 전극을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  2. 제 1항에 있어서, 상기 스토리지노드 전극은 도핑된 실리콘층, 도핑되지 않은 실리콘층 및 이중 구조의 도핑된 실리콘층/도핑되지 않은 실리콘층 중 어느 하나를 이용하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  3. 제 1항에 있어서, 상기 스토리지노드 전극은 도핑되지 않은 실리콘층에 Si씨드를 형성하고 진공열처리를 진행하여 표면이 울퉁불퉁한 구조를 갖도록 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  4. 제 1항에 있어서, 상기 Al2O3유전막 형성공정은 300∼800℃온도 및 0.05∼50토르의 압력에서 진행하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  5. 삭제
  6. 삭제
  7. 제 1항에 있어서, 상기 열처리 공정은 N2 및 NH3 중 어느 하나를 함유하는 가스를 사용하여 500∼900℃온도, 0.01∼760토르의 압력에서 진행하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  8. 제 7항에 있어서, 상기 열처리공정은 10초∼2시간 동안 퍼니스, RTP 및 플라즈마처리 중 어느 하나로 진행하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  9. 제 1항에 있어서, 상기 플레이트 전극은 P 및 As 중 어느 하나의 불순물이 도핑된 실리콘층을 이용하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  10. 제 1항에 있어서, 상기 플레이트 전극은 Al,TiN,Ru, RuOX,Pt 및 Cu 중 어느 하나의 금속을 이용하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  11. 제 10항에 있어서, 상기 금속은 화학기상증착, 원자층 증착, 물리적 기상증착 중 어느 하나의 공정으로 증착하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
KR1020040051058A 2004-07-01 2004-07-01 반도체소자의 캐패시터 형성방법 KR100668827B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040051058A KR100668827B1 (ko) 2004-07-01 2004-07-01 반도체소자의 캐패시터 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040051058A KR100668827B1 (ko) 2004-07-01 2004-07-01 반도체소자의 캐패시터 형성방법

Publications (2)

Publication Number Publication Date
KR20060002137A KR20060002137A (ko) 2006-01-09
KR100668827B1 true KR100668827B1 (ko) 2007-01-16

Family

ID=37105128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040051058A KR100668827B1 (ko) 2004-07-01 2004-07-01 반도체소자의 캐패시터 형성방법

Country Status (1)

Country Link
KR (1) KR100668827B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10573701B2 (en) 2017-11-16 2020-02-25 Samsung Display Co., Ltd. Organic light emitting display device having high dielectric constant insulation layer
KR102102609B1 (ko) 2019-09-24 2020-04-21 서울대학교 산학협력단 유전체막의 형성 방법, 반도체 소자의 제조방법 및 그에 따라 제조된 반도체 소자
US11348995B2 (en) 2019-12-30 2022-05-31 Samsung Electronics Co., Ltd. Capacitor structure, method of forming the same, semiconductor device including the capacitor structure and method of manufacturing the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564286B2 (en) * 2014-08-14 2017-02-07 Samsung Electronics Co., Ltd. Method of forming thin film of semiconductor device
KR102322960B1 (ko) 2015-07-15 2021-11-05 삼성전자주식회사 반도체 소자 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000039578A (ko) * 1998-12-15 2000-07-05 윤종용 화학적 결함을 제거한 유전막 제조 방법 및이를 이용한 셀 캐패시터
KR20010084386A (ko) * 2000-02-25 2001-09-06 윤종용 원자층 증착법을 이용한 알루미늄 산화막 형성 방법
KR20030002894A (ko) * 2001-06-30 2003-01-09 주식회사 하이닉스반도체 알루미나의 원자층증착법 및 그를 이용한 캐패시터의 제조방법
US6620670B2 (en) 2002-01-18 2003-09-16 Applied Materials, Inc. Process conditions and precursors for atomic layer deposition (ALD) of AL2O3

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000039578A (ko) * 1998-12-15 2000-07-05 윤종용 화학적 결함을 제거한 유전막 제조 방법 및이를 이용한 셀 캐패시터
KR20010084386A (ko) * 2000-02-25 2001-09-06 윤종용 원자층 증착법을 이용한 알루미늄 산화막 형성 방법
KR20030002894A (ko) * 2001-06-30 2003-01-09 주식회사 하이닉스반도체 알루미나의 원자층증착법 및 그를 이용한 캐패시터의 제조방법
US6620670B2 (en) 2002-01-18 2003-09-16 Applied Materials, Inc. Process conditions and precursors for atomic layer deposition (ALD) of AL2O3

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10573701B2 (en) 2017-11-16 2020-02-25 Samsung Display Co., Ltd. Organic light emitting display device having high dielectric constant insulation layer
KR102102609B1 (ko) 2019-09-24 2020-04-21 서울대학교 산학협력단 유전체막의 형성 방법, 반도체 소자의 제조방법 및 그에 따라 제조된 반도체 소자
US11348995B2 (en) 2019-12-30 2022-05-31 Samsung Electronics Co., Ltd. Capacitor structure, method of forming the same, semiconductor device including the capacitor structure and method of manufacturing the same
US11695034B2 (en) 2019-12-30 2023-07-04 Samsung Electronics Co., Ltd. Capacitor structure, method of forming the same, semiconductor device including the capacitor structure and method of manufacturing the same

Also Published As

Publication number Publication date
KR20060002137A (ko) 2006-01-09

Similar Documents

Publication Publication Date Title
JP2636755B2 (ja) 半導体装置および半導体装置の製造方法
US7741173B2 (en) Method for forming a metal oxide film
US6537925B2 (en) Method for forming Ta2O5 dielectric layer using plasma enhanced atomic layer deposition
JP2007088113A (ja) 半導体装置の製造方法
KR20010059661A (ko) 비휘발성 메모리 소자 및 그 제조방법
KR20030043380A (ko) 반도체 소자의 캐패시터 제조방법
KR100507860B1 (ko) 산화저항막을 구비한 캐패시터 및 그 제조 방법
US7329573B2 (en) Methods of forming capacitors
JP2005150228A (ja) 半導体装置の製造方法
KR19980075657A (ko) 반도체 커패시터 제조방법 및 그에 따라 형성된 반도체 커패시터
JP2001203339A (ja) 半導体素子のキャパシタ製造方法
KR100668827B1 (ko) 반도체소자의 캐패시터 형성방법
KR100328454B1 (ko) 반도체 소자의 캐패시터 제조 방법
US8586430B2 (en) Method of forming dielectric film and capacitor manufacturing method using the same
US20150194478A1 (en) Capacitors and Methods of Forming Capacitors
JP2006060231A (ja) 貴金属電極の製造方法及び半導体キャパシタの製造方法
KR100671604B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100691004B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
JP2006147896A (ja) 薄膜の製造方法および半導体装置の製造方法
KR100388203B1 (ko) 반도체 소자의 캐패시터 제조방법
JP2001144272A (ja) 半導体素子のキャパシタ製造方法
JP2006054382A (ja) 金属シリケート膜と金属シリケート膜の製造方法および半導体装置と半導体装置の製造方法
KR100604672B1 (ko) 하프늄질화막을 구비한 캐패시터 및 그 제조 방법
KR100910220B1 (ko) 반도체소자의 유전체박막 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee