KR100691004B1 - 반도체 소자의 캐패시터 형성방법 - Google Patents

반도체 소자의 캐패시터 형성방법 Download PDF

Info

Publication number
KR100691004B1
KR100691004B1 KR1020050031298A KR20050031298A KR100691004B1 KR 100691004 B1 KR100691004 B1 KR 100691004B1 KR 1020050031298 A KR1020050031298 A KR 1020050031298A KR 20050031298 A KR20050031298 A KR 20050031298A KR 100691004 B1 KR100691004 B1 KR 100691004B1
Authority
KR
South Korea
Prior art keywords
forming
storage electrode
film
chamber
capacitor
Prior art date
Application number
KR1020050031298A
Other languages
English (en)
Other versions
KR20060109052A (ko
Inventor
박종범
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050031298A priority Critical patent/KR100691004B1/ko
Priority to US11/302,621 priority patent/US20060234500A1/en
Publication of KR20060109052A publication Critical patent/KR20060109052A/ko
Application granted granted Critical
Publication of KR100691004B1 publication Critical patent/KR100691004B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 한 개의 챔버 내에서 연속해서 ALD 공정에 따라 유전막과 플레이트 전극을 형성하는 반도체 소자의 캐패시터 형성방법에 관한 것이다. 본 발명은, 반도체 기판 상에 스토리지 전극을 형성하는 단계; 상기 스토리지 전극이 형성된 반도체 기판을 ALD 챔버 내에 장입시키는 단계; 상기 챔버 내에서 ALD 공정에 따라 스토리지 전극 상에 금속산화물 유전막을 형성하는 단계; 및 상기 동일 챔버 내에서 연속해서 ALD 공정에 따라 금속산화물 유전막 상에 금속 플레이트 전극을 형성하는 단계;를 포함한다.

Description

반도체 소자의 캐패시터 형성방법{Method of forming capacitor of semiconductor device}
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
11: 기판 12: 스토리지 전극
13: 유전막 14: 플레이트 전극
본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 보다 상세하게는, 한 개의 챔버 내에서 연속해서 ALD 공정에 따라 유전막과 플레이트 전극을 형성하는 반도체 소자의 캐패시터 형성방법에 관한 것이다.
주지된 바와 같이, 캐패시터는 디램과 같은 메모리 소자에서 소정의 데이터를 저장하는 기억 장소로서 기능하며, 스토리지 전극과 플레이트 전극 사이에 유전체막이 개재된 구조를 갖는다.
종래에는 캐패시터를 형성함에 있어서, 기판 상에 스토리지 전극을 증착하 고, 이를 다른 챔버로 이동시킨 후 상기 스토리지 전극 상에 유전막을 증착하고, 상기 기판을 또 다른 챔버로 이동시켜서 상기 유전막 상에 플레이트 전극을 증착하였다.
그런데, 이와 같이 스토리지 전극과 유전막 및 플레이트 전극을 각기 다른 챔버에서 증착할 경우, 공정이 복잡하고 공정시간이 길어지며 기판 이동시 기판 표면 상에 자연산화막 및 오염이 발생할 수 있다.
따라서, 본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 공정 단순화를 이룰 수 있는 반도체 소자의 캐패시터 형성방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명은, 반도체 기판 상에 스토리지 전극을 형성하는 단계; 상기 스토리지 전극이 형성된 반도체 기판을 ALD 챔버 내에 장입시키는 단계; 상기 챔버 내에서 ALD 공정에 따라 스토리지 전극 상에 금속산화물 유전막을 형성하는 단계; 및 상기 동일 챔버 내에서 연속해서 ALD 공정에 따라 금속산화물 유전막 상에 금속 플레이트 전극을 형성하는 단계;를 포함한다.
상기 스토리지 전극은 n+ 도프트 폴리실리콘막, 또는 TiN, Ru, Pt, Ir, HfN, ZrN 중 하나의 금속막으로 형성한다.
상기 스토리지 전극은 50∼500Å의 두께로 형성한다.
상기한 본 발명의 방법은, 상기 스토리지 전극을 형성하는 단계 후, 그리고, 상기 반도체 기판을 ALD 챔버 내에 장입시키는 단계 전, 상기 스토리지 전극 표면에 발생된 자연산화막이 제거되도록 세정공정을 수행하는 단계를 더 포함한다.
상기 세정공정은 스토리지 전극이 금속인 경우 HF 또는 BOE 용액을 이용하여 수행하며, 스토리지 전극이 폴리실리콘인 경우 HF, BOE 및 HF+SC-1 용액으로 이루어진 그룹에서 선택되는 어느 하나를 이용하여 수행한다.
상기 금속산화물 유전막은 HfO2막 또는 ZrO2막이다.
상기 HfO2막 또는 ZrO2 막은 0.1∼10초 동안 Hf 또는 Zr 소오스 가스를 플로우시키는 공정, 0.1∼10초 동안 N2 가스를 플로우시켜 퍼지하는 공정, 0.1∼10초 동안 O3 반응가스를 플로우시키는 공정, 및, 0.1∼5초 동안 N2 가스를 플로우시켜 퍼지하는 공정을 순차적으로 진행하는 증착 싸이클을 소망하는 두께가 얻어질 때까지 반복 수행하여 형성한다.
상기 Hf 소오스 가스는 Hf[NC2H5CH3]4, Hf[N(CH3)2]4, Hf[OC(CH3)2CH2OCH3]4 또는 Hf[OC(CH3)3]4를 사용한다.
상기 Zr 소오스 가스는 ZrCl4 또는 ZrI4를 사용한다.
상기 금속산화물 유전막은 0.1∼10 Torr의 압력 및 25∼500℃의 온도 조건하에서 30∼300 Å의 두께로 형성한다.
상기 금속 플레이트 전극은 HfN 또는 ZrN로 이루어진다.
상기 HfN 또는 ZrN은 0.1∼20초 동안 Hf 또는 Zr 소오스 가스를 플로우시키는 공정, 0.1∼20초 동안 N2 가스를 플로우시켜 퍼지하는 공정, 0.1∼10초 동안 NH3 플라즈마 반응가스를 플로우시키는 공정, 및, 0.1∼5초 동안 N2 가스를 플로우 시켜 퍼지하는 공정을 순차적으로 진행하는 증착 싸이클을 소망하는 두께가 얻어질 때까지 반복 수행하여 형성한다.
상기 Hf 소오스 가스는 Hf[NC2H5CH3]4, Hf[N(CH3)2]4, Hf[OC(CH3)2CH2OCH3]4 또는 Hf[OC(CH3)3]4를 이용한다.
상기 Zr 소오스 가스는 ZrCl4 또는 ZrI4를 사용한다.
상기 금속 플레이트 전극은 금속산화물 유전막 형성과 동일한 0.1∼10Torr의 압력 및 25∼500℃의 온도 조건하에서 50∼500 Å의 두께로 형성한다.
또한, 상기와 같은 목적을 달성하기 위하여, 본 발명은, 반도체 기판 상에 스토리지 전극을 형성하는 단계; 상기 스토리지 전극이 형성된 반도체 기판을 ALD 챔버 내에 장입시키는 단계; 상기 챔버 내에서 ALD 공정에 따라 스토리지 전극 상에 HfO2 유전막을 형성하는 단계; 및 상기 동일 챔버 내에서 연속해서 ALD 공정에 따라 HfN 플레이트 전극을 형성하는 단계;를 포함하는 반도체 소자의 캐패시터 형성방법을 제공한다.
게다가, 상기와 같은 목적을 달성하기 위하며, 본 발명은, 반도체 기판 상에 스토리지 전극을 형성하는 단계; 상기 스토리지 전극이 형성된 반도체 기판을 ALD 챔버 내에 장입시키는 단계; 상기 챔버 내에서 ALD 공정에 따라 스토리지 전극 상에 ZrO2 유전막을 형성하는 단계; 및 상기 동일 챔버 내에서 연속해서 ALD 공정에 따라 ZrN 플레이트 전극을 형성하는 단계;를 포함하는 반도체 소자의 캐패시터 형성방법을 제공한다.
(실시예)
이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 상술하기로 한다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 공정별 단면도이다.
도 1a를 참조하면, 소정의 하지층이 형성된 반도체 기판(11) 상에 스토리지 전극(12)을 형성한다. 상기 스토리지 전극(12)은 n+ 도프트 폴리실리콘막, 또는 TiN, Ru, Pt, Ir, HfN, ZrN 중 어느 하나의 금속막으로 형성하며, 50∼500Å의 두께로 형성한다. 상기 스토리지 전극(12)을 형성한 후, 상기 스토리지 전극(12) 표면에 발생된 자연산화막이 제거되도록 기판을 세정한다.
이때, 상기 세정공정은 스토리지 전극(12)을 금속으로 형성한 경우에는 HF 또는 BOE 용액을 이용하여 수행하며, 스토리지 전극(12)을 폴리실리콘으로 형성한 경우에는 HF, BOE 또는 HF+SC-1(NH4OH+H2O2+H2O) 용액을 이용하여 수행한다.
여기서, 상기 스토리지 전극(12)은 평판형 구조로 형성하였지만, 오목형 및 실린더형은 물론 다양한 구조로 형성될 수 있다.
도 1b를 참조하면, 상기 스토리지 전극(12)이 형성된 반도체 기판(11)을 ALD 챔버 내에 장입시키고, 상기 챔버 내에서 ALD 공정에 따라 스토리지 전극(12) 상에 금속산화물 유전막(13)을 형성한다. 상기 금속산화물 유전막(13)은 HfO2막 또는 ZrO2막을 이용해서 형성하며, 상기 HfO2막 또는 ZrO2 막을 형성하는 공정은 다음과 같다.
먼저, 0.1∼10초 동안 Hf 또는 Zr 소오스 가스를 플로우시켜 스토리지 전극(12) 표면에 Hf 또는 Zr 원자층을 형성시킨 다음, 0.1∼10초 동안 N2 가스를 플로우시켜 미반응한 소오스 가스를 퍼지한다. 그리고 나서, 0.1∼10초 동안 O3 반응 가스를 플로우시켜 산소원자층을 형성시키고 0.1∼5초 동안 N2 가스를 플로우시켜 미반응한 반응가스를 퍼지한다. 그리고, 상기 네 단계의 공정을 순차적으로 진행하는 증착싸이클을 소망하는 두께가 얻어질 때까지 반복 수행하여 최종 유전막(13)을 형성한다.
상기 Hf 소오스 가스로서는 Hf[NC2H5CH3]4, Hf[N(CH3)2]4, Hf[OC(CH3)2CH2OCH3]4 또는 Hf[OC(CH3)3]4 중 어느 하나를 사용하며, 상기 Zr 소오스 가스는 ZrCl4 또는 ZrI4를 사용한다. 또한, 이러한 HfO2 또는 ZrO2막은 0.1∼10 Torr의 압력 및 25∼500℃의 온도 조건하에서 30∼300 Å의 두께로 형성한다.
도 1c를 참조하면, 상기 동일 챔버 내에서 연속해서 ALD 공정에 따라 금속산화물 유전막(13) 상에 금속 플레이트 전극(14)을 형성한다. 상기 금속 플레이트 전극(14)은 HfN 또는 ZrN로 이루어지며, 상기 HfN 또는 ZrN을 형성하는 공정은 다음과 같다.
먼저, 0.1∼20초 동안 Hf 또는 Zr 소오스 가스를 플로우시켜 Hf 또는 Zr 원자층(14a)을 형성시키고, 0.1∼20초 동안 N2 가스를 플로우시켜 미반응한 소오스 가스를 퍼지한다. 이어서, 0.1∼10초 동안 NH3 플라즈마 반응가스를 플로우시켜 질소원자층(14b)을 형성시킨 다음, 0.1∼5초 동안 N2 가스를 플로우시켜 미반응한 반응가스를 퍼지한다. 상기 네 단계의 공정을 순차적으로 진행하는 증착 싸이클을 소망하는 두께가 얻어질 때까지 반복 수행하여 플레이트 전극(14)을 형성한다.
상기 플레이트 전극의 Hf 소오스 가스 및 Zr 소오스 가스는 유전막의 소오스 가스와 동일하다. 또한, 상기 금속 플레이트 전극은 금속산화물 유전막 형성과 동 일한 압력 및 온도 조건하에서 50∼500 Å의 두께로 형성한다.
여기서, HfN을 형성하기 위한 반응가스로서 NH3 플라즈마를 사용하면, HfO2를 형성하기 위한 소스 가스에 함유된 C가 H+와 결합되어 휘발됨으로써 HfO2의 막질이 개선된다. 또한, HfO2는 저온에서 증착을 진행해도 박막이 결정화되지만, 이렇게 결정화된 HfO2 유전막에 NH3 플라즈마 처리를 하면 결정화된 HfO2가 비정질화되며, 이에 따라, 결정화된 HfO2의 입계(grain boundry)를 통해 흐르던 누설전류를 감소시키게 되어 소자의 특성을 향상시킬 수 있다.
상기한 바와 같이, 본 발명은 스토리지 전극을 증착했던 챔버에서 유전막과 플레이트 전극을 연속적으로 증착함으로써, 유전막 및 플레이트 전극을 증착하기 위해 기판을 이동시킬 필요가 없으므로, 유전막 위에 자연산화막이 생성되는 것과 오염이 발생하는 것을 방지할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 스토리지 전극을 증착했던 챔버에서 유전막과 플레이트 전극을 연속적으로 증착함으로써, 유전막 위에 자연산화막이 생성되는 것과 오염이 발생하는 것을 방지할 수 있는바, 소자의 전기적 특성을 향상시킬 수 있 다.
또한, 한 개의 챔버와 하나의 증착방식을 이용하여 유전막과 플레이트 전극을 형성함으로써, 초기 장비 투자 비용 감소 효과를 얻을 수 있으며, 공정시간 단축 및 공정진행에 필요한 유틸리티의 소모량을 줄일 수 있으므로, 원가절감의 효과를 얻을 수 있다.

Claims (18)

  1. 반도체 기판 상에 스토리지 전극을 형성하는 단계;
    상기 스토리지 전극이 형성된 반도체 기판을 ALD 챔버 내에 장입시키는 단계;
    상기 챔버 내에서 ALD 공정에 따라 스토리지 전극 상에 금속산화물 유전막을 형성하는 단계; 및
    상기 동일 챔버 내에서 연속해서 ALD 공정에 따라 금속산화물 유전막 상에 금속 플레이트 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  2. 제 1 항에 있어서,
    상기 스토리지 전극은 n+ 도프트 폴리실리콘막, 또는, TiN, Ru, Pt, Ir, HfN 및 ZrN로 구성된 그룹으로 부터 선택되는 어느 하나의 금속막으로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  3. 제 1 항에 있어서,
    상기 스토리지 전극은 50∼500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  4. 제 1 항에 있어서,
    상기 스토리지 전극을 형성하는 단계 후, 그리고, 상기 반도체 기판을 ALD 챔버 내에 장입시키는 단계 전, 상기 스토리지 전극 표면에 발생된 자연산화막이 제거되도록 세정공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  5. 제 4 항에 있어서,
    상기 세정공정은 스토리지 전극이 금속인 경우 HF 또는 BOE 용액을 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  6. 제 4 항에 있어서,
    상기 세정공정은 스토리지 전극이 폴리실리콘인 경우 HF, BOE 및 HF+SC-1 용액으로 이루어진 그룹에서 선택되는 어느 하나를 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  7. 제 1 항에 있어서,
    상기 금속산화물 유전막은 HfO2막 또는 ZrO2막인 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  8. 제 7 항에 있어서,
    상기 HfO2막 또는 ZrO2 막은 0.1∼10초 동안 Hf 또는 Zr 소오스 가스를 플로우시키는 공정, 0.1∼10초 동안 N2 가스를 플로우시켜 퍼지하는 공정, 0.1∼10초 동안 O3 반응가스를 플로우시키는 공정, 및, 0.1∼5초 동안 N2 가스를 플로우시켜 퍼지하는 공정을 순차적으로 진행하는 증착 싸이클을 소망하는 두께가 얻어질 때까지 반복 수행하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  9. 제 8 항에 있어서,
    상기 Hf 소오스 가스는 Hf[NC2H5CH3]4, Hf[N(CH3)2]4, Hf[OC(CH3)2CH2OCH3]4 및 Hf[OC(CH3)3]4로 구성된 그룹으로 부터 선택되는 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  10. 제 8 항에 있어서,
    상기 Zr 소오스 가스는 ZrCl4 또는 ZrI4를 사용하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  11. 제 1 항에 있어서,
    상기 금속산화물 유전막은 0.1∼10 Torr의 압력 및 25∼500℃의 온도 조건하에서 30∼300 Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  12. 제 1 항에 있어서,
    상기 금속 플레이트 전극은 HfN 또는 ZrN로 이루어진 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  13. 제 12 항에 있어서,
    상기 HfN 또는 ZrN은 0.1∼20초 동안 Hf 또는 Zr 소오스 가스를 플로우시키는 공정, 0.1∼20초 동안 N2 가스를 플로우시켜 퍼지하는 공정, 0.1∼10초 동안 NH3 플라즈마 반응가스를 플로우시키는 공정, 및, 0.1∼5초 동안 N2 가스를 플로우시켜 퍼지하는 공정을 순차적으로 진행하는 증착 싸이클을 소망하는 두께가 얻어질 때까지 반복 수행하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  14. 제 13 항에 있어서,
    상기 Hf 소오스 가스는 Hf[NC2H5CH3]4, Hf[N(CH3)2]4, Hf[OC(CH3)2CH2OCH3]4 및 Hf[OC(CH3)3]4로 구성된 그룹으로부터 선택되는 어느 하나를 이용하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  15. 제 13 항에 있어서,
    상기 Zr 소오스 가스는 ZrCl4 또는 ZrI4를 사용하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  16. 제 1 항에 있어서,
    상기 금속 플레이트 전극은 금속산화물 유전막 형성과 동일한 0.1∼10Torr의 압력 및 25∼500℃의 온도 조건하에서 50∼500 Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  17. 반도체 기판 상에 스토리지 전극을 형성하는 단계;
    상기 스토리지 전극이 형성된 반도체 기판을 ALD 챔버 내에 장입시키는 단계;
    상기 챔버 내에서 ALD 공정에 따라 스토리지 전극 상에 HfO2 유전막을 형성하는 단계; 및
    상기 동일 챔버 내에서 연속해서 ALD 공정에 따라 HfN 플레이트 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  18. 반도체 기판 상에 스토리지 전극을 형성하는 단계;
    상기 스토리지 전극이 형성된 반도체 기판을 ALD 챔버 내에 장입시키는 단계;
    상기 챔버 내에서 ALD 공정에 따라 스토리지 전극 상에 ZrO2 유전막을 형성하는 단계; 및
    상기 동일 챔버 내에서 연속해서 ALD 공정에 따라 ZrN 플레이트 전극을 형성 하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
KR1020050031298A 2005-04-15 2005-04-15 반도체 소자의 캐패시터 형성방법 KR100691004B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050031298A KR100691004B1 (ko) 2005-04-15 2005-04-15 반도체 소자의 캐패시터 형성방법
US11/302,621 US20060234500A1 (en) 2005-04-15 2005-12-14 Method of forming capacitor of semiconductor device by successively forming a dielectric layer and a plate electrode in a single processing chamber

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050031298A KR100691004B1 (ko) 2005-04-15 2005-04-15 반도체 소자의 캐패시터 형성방법

Publications (2)

Publication Number Publication Date
KR20060109052A KR20060109052A (ko) 2006-10-19
KR100691004B1 true KR100691004B1 (ko) 2007-03-09

Family

ID=37109078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050031298A KR100691004B1 (ko) 2005-04-15 2005-04-15 반도체 소자의 캐패시터 형성방법

Country Status (2)

Country Link
US (1) US20060234500A1 (ko)
KR (1) KR100691004B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8846484B2 (en) * 2012-02-15 2014-09-30 Intermolecular, Inc. ReRAM stacks preparation by using single ALD or PVD chamber
KR102131078B1 (ko) 2013-09-05 2020-08-06 삼성전자 주식회사 Mim 커패시터 및 이의 제조 방법, mim 커패시터를 포함하는 반도체 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000025180A (ko) * 1998-10-09 2000-05-06 황철주 반도체 제조장치 및 이를 이용한 반도체 제조방법
KR20010084675A (ko) * 2000-02-28 2001-09-06 윤종용 확산방지막을 가진 반도체 장치의 커패시터 형성방법
KR20040093301A (ko) * 2003-04-29 2004-11-05 주식회사 하이닉스반도체 원자층 증착법을 이용한 이산화하프늄 유전체 형성방법
KR20040100766A (ko) * 2003-05-24 2004-12-02 삼성전자주식회사 원자층 증착법을 이용한 복합 유전막의 연속 형성방법 및이를 이용한 캐패시터의 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5873977A (en) * 1994-09-02 1999-02-23 Sharp Kabushiki Kaisha Dry etching of layer structure oxides
US6737716B1 (en) * 1999-01-29 2004-05-18 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP3863391B2 (ja) * 2001-06-13 2006-12-27 Ｎｅｃエレクトロニクス株式会社 半導体装置
KR100542736B1 (ko) * 2002-08-17 2006-01-11 삼성전자주식회사 원자층 증착법을 이용한 산화막의 형성방법 및 이를이용한 반도체 장치의 캐패시터 형성방법
US6930059B2 (en) * 2003-02-27 2005-08-16 Sharp Laboratories Of America, Inc. Method for depositing a nanolaminate film by atomic layer deposition
US20040198069A1 (en) * 2003-04-04 2004-10-07 Applied Materials, Inc. Method for hafnium nitride deposition
JP2005072139A (ja) * 2003-08-21 2005-03-17 Sony Corp 磁気記憶装置及びその製造方法
KR100584996B1 (ko) * 2003-11-22 2006-05-29 주식회사 하이닉스반도체 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법
US20060151822A1 (en) * 2005-01-07 2006-07-13 Shrinivas Govindarajan DRAM with high K dielectric storage capacitor and method of making the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000025180A (ko) * 1998-10-09 2000-05-06 황철주 반도체 제조장치 및 이를 이용한 반도체 제조방법
KR20010084675A (ko) * 2000-02-28 2001-09-06 윤종용 확산방지막을 가진 반도체 장치의 커패시터 형성방법
KR20040093301A (ko) * 2003-04-29 2004-11-05 주식회사 하이닉스반도체 원자층 증착법을 이용한 이산화하프늄 유전체 형성방법
KR20040100766A (ko) * 2003-05-24 2004-12-02 삼성전자주식회사 원자층 증착법을 이용한 복합 유전막의 연속 형성방법 및이를 이용한 캐패시터의 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020040100766

Also Published As

Publication number Publication date
US20060234500A1 (en) 2006-10-19
KR20060109052A (ko) 2006-10-19

Similar Documents

Publication Publication Date Title
KR100622609B1 (ko) 박막 형성 방법
KR100390831B1 (ko) 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법
US7825043B2 (en) Method for fabricating capacitor in semiconductor device
KR100384850B1 (ko) 탄탈륨옥사이드 유전막 형성 방법
US9214467B2 (en) Method for fabricating capacitor
KR100338110B1 (ko) 반도체 소자의 캐패시터 제조방법
US7531422B2 (en) Method for fabricating capacitor in semiconductor device using hafnium terbium oxide dielectric layer
US20040175905A1 (en) Method of forming thin film using atomic layer deposition
KR100328454B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100655140B1 (ko) 캐패시터 및 그 제조 방법
KR100691004B1 (ko) 반도체 소자의 캐패시터 형성방법
US6835658B2 (en) Method of fabricating capacitor with hafnium
US20100093184A1 (en) Method for making a metal oxide layer
KR100668827B1 (ko) 반도체소자의 캐패시터 형성방법
KR100671604B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
KR100631951B1 (ko) 반도체 소자의 캐패시터 형성방법
KR101026477B1 (ko) 반도체 소자의 캐패시터 형성방법
CN114678283A (zh) 电容器电解质膜及其制备方法
KR20070106290A (ko) 니오비윰이트륨산화막을 구비한 반도체소자의 캐패시터 및그 제조 방법
KR20040006465A (ko) 반도체소자의 유전체박막 제조방법
KR20060027087A (ko) 원자층 증착을 이용하여 기판 상에 하프늄 질화막을형성하는 방법
KR20030003320A (ko) 오존플라즈마처리를 이용한 탄탈륨산화막의 형성 방법
KR20040042445A (ko) 반도체 소자의 캐패시터 제조방법
KR20060008041A (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee