KR100584996B1 - 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법 - Google Patents

산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법 Download PDF

Info

Publication number
KR100584996B1
KR100584996B1 KR1020030083399A KR20030083399A KR100584996B1 KR 100584996 B1 KR100584996 B1 KR 100584996B1 KR 1020030083399 A KR1020030083399 A KR 1020030083399A KR 20030083399 A KR20030083399 A KR 20030083399A KR 100584996 B1 KR100584996 B1 KR 100584996B1
Authority
KR
South Korea
Prior art keywords
hfo
capacitor
dielectric film
mixed
lower electrode
Prior art date
Application number
KR1020030083399A
Other languages
English (en)
Other versions
KR20050049701A (ko
Inventor
길덕신
노재성
손현철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030083399A priority Critical patent/KR100584996B1/ko
Priority to US10/819,294 priority patent/US7229888B2/en
Priority to TW093109896A priority patent/TWI250539B/zh
Priority to DE102004020157A priority patent/DE102004020157A1/de
Priority to JP2004129856A priority patent/JP5013662B2/ja
Priority to CNA2004100626276A priority patent/CN1619819A/zh
Priority to CN2009102606655A priority patent/CN101714506B/zh
Publication of KR20050049701A publication Critical patent/KR20050049701A/ko
Application granted granted Critical
Publication of KR100584996B1 publication Critical patent/KR100584996B1/ko
Priority to US11/802,683 priority patent/US7416936B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2

Abstract

본 발명은 HfO2/Al2O3 적층 유전막을 갖는 캐패시터가 갖고 있는 고전압에서의 높은 누설전류 및 상부전극 형성후에 진행되는 후속 열공정에 의한 전기적 특성의 저하를 억제하는데 적합한 캐패시터 및 그 제조 방법을 제공하기 위한 것으로, 본 발명의 캐패시터는 하부전극, 상기 하부전극 상의 산화하프늄과 산화알루미늄이 혼합된 유전막(HfO2와 Al2O3은 하부전극 표면과 동시에 접촉하면서 상부전극에도 동시에 접촉하도록 단원자 박막임), 및 상기 유전막 상의 상부전극을 포함한다.
캐패시터, 하프늄산화막, 알루미늄산화막, 단원자증착법, 누설전류, 유전특성

Description

산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는 캐패시터 및 그 제조 방법{CAPACITOR WITH ALLOYED HAFNIUM OXIDE AND ALUMINIUM OXIDE AND METHOD FOR FABRICATING THE SAME}
도 1은 종래 기술에 따른 HfO2/Al2O3 적층 유전막을 구비한 캐패시터의 구조를 도시한 도면,
도 2는 종래 기술에 따른 HfO2/Al2O3 적층 유전막을 갖는 캐패시터의 누설전류특성을 도시한 도면,
도 3a는 종래 기술에 따른 Al2O3를 단독으로 사용하는 캐패시터의 후속 열공정에 따른 누설전류특성을 도시한 도면,
도 3b는 종래 기술에 따른 HfO2/Al2O3 적층 유전막을 갖는 캐패시터의 후속 열공정에 따른 누설전류특성을 도시한 도면,
도 4는 본 발명의 제1실시예에 따른 HfO2와 Al2O3이 혼합된 혼합 유전막을 갖는 캐패시터의 구조를 도시한 도면,
도 5는 [HfO2]1-x[Al2O3]x 유전막(22)을 단원자증착법에 의해 형성할 때 가스 를 챔버내로 공급하는 개념을 나타낸 도면,
도 6은 HfO2/Al2O3 적층 유전막, [A/H/A/H/A/H/A/H/A] 라미네이트막, [HOAOAO] 혼합막의 누설전류특성을 비교한 도면,
도 7은 본 발명의 제2실시예에 따른 캐패시터 구조를 도시한 도면,
도 8은 Hf-Al 단일 소스를 사용하여 [HfO2]1-x [Al2O3] x 유전막을 형성하기 위한 소스 및 반응가스 공급 개념을 도시한 도면,
도 9는 본 발명의 제3실시예에 따른 캐패시터의 구조를 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명
21 : 하부전극
22 : [HfO2]1-x[Al2O3]x 유전막
23 : 상부전극
본 발명은 반도체 제조 기술에 관한 것으로, 특히 캐패시터 및 그 제조 방법에 관한 것이다.
최근 DRAM 소자의 디자인룰이 작아짐에 따라 셀면적이 감소하게 되고, 또한 스토리지노드의 종횡비(Aspect ratio)는 매우 커지게 되어 단위 셀당 요구되는 유 전용량의 확보와 아울러 큰 종횡비의 구조에 균일한 두께의 유전막을 형성하기 위한 새로운 기술의 개발이 요구되고 있다.
유전용량의 확보를 위하여 ONO를 대신하여 유전율이 큰 Al2O3(ε=8), HfO2(ε=20∼25) 또는 이들을 적층한 HfO2/Al2O3가 연구 개발되고 있다. 또한 이들 유전막은 큰 종횡비에 대응하기 위하여 화학기상증착법(CVD)을 대신한 단원자증착법(Atomica Layer Deposition; ALD)이 적용되고 있다.
특히, HfO2/Al2O3 적층 유전막은 HfO2의 우수한 유전특성과 Al2O3의 우수한 누설전류 특성을 결합한 것으로 현재 적용가능성이 가장 큰 것으로 평가되고 있다.
도 1은 종래 기술에 따른 HfO2/Al2O3 적층 유전막을 구비한 캐패시터의 구조를 도시한 도면이다.
도 1에 도시된 바와 같이, 캐패시터는 폴리실리콘막으로 된 하부전극(11), 하부전극(11) 상에 Al2O3(12a)과 HfO2(12b)의 순서로 적층된 HfO 2/Al2O3 적층 유전막(12), HfO2/Al2O3 적층 유전막(12) 상의 폴리실리콘막으로 된 상부전극(13)으로 구성된다.
도 1과 같은 HfO2/Al2O3 적층 유전막(12)에서, Al2O3 (12a)은 하부전극과 접하고 HfO2(12b)이 접하는 구조이다. 여기서, 하부전극에 접하는 Al2O3(12a)은 누설전류특성 개선을 위해 20Å 이상의 두께가 요구된다.
그러나, 도 1과 같이 HfO2/Al2O3 적층 유전막(12)을 갖는 캐패시터는, 누설전류특성에 있어서 저전압에서는 우수한 누설전류특성을 보이지만 고전압에서는 급격한 누설전류의 증가로 낮은 절연파괴전압을 보여 캐패시터의 신뢰성을 저하시키는 문제가 있다.
도 2는 종래 기술에 따른 HfO2/Al2O3 적층 유전막을 갖는 캐패시터의 누설전류특성을 도시한 도면이다. 도 2에서, 가로좌표는 인가바이어스(Applied bias, V)이고, 세로좌표는 누설전류밀도(Leakage current density, A/cm2)를 나타낸다. 누설전류측정을 위해 상부전극에 (+) 전압을 인가하고 하부전극을 접지로 한다.
도 2를 참조하면, 저전압 인가조건(VL)에서는 기울기가 완만한 누설전류특성을 보이고 있으나, 고전압 인가조건(VH)에서는 기울기가 급격히 증가하는 특성을 보이고 있다.
위와 같이, 고전압 인가조건(VH)에서 기울기가 급격히 증가하는 특성으로 인해 캐패시터는 낮은 절연파괴전압(Break down voltage)을 보이게 되는 문제가 있다. 이는 하부전극과 접하는 막이 Al2O3이기 때문이다.
또한, 종래 기술은 유전특성의 확보를 위해 적층 유전막의 상부에는 HfO2가 배치되도록 하는데, 이 HfO2의 열안정성이 부족하여 상부전극 형성후에 진행되는 후속 열공정에 의해 누설전류 및 유전특성이 저하되는 문제점을 나타낸다.
도 3a는 종래 기술에 따른 Al2O3를 단독으로 사용하는 캐패시터의 후속 열공정에 따른 누설전류특성을 도시한 도면이고, 도 3b는 종래 기술에 따른 HfO2/Al2O 3 적층 유전막을 갖는 캐패시터의 후속 열공정에 따른 누설전류특성을 도시한 도면이다. 도 3a 및 도 3b에서, 가로좌표는 인가바이어스(Applied bias, V)이고, 세로좌표는 누설전류(Leakage current, fA/cell)를 나타낸다. 그리고, 커브C1,C2은 상부전극 형성후 후속 열처리공정전의 누설전류특성을 나타낸 것이고, 커브 C3,4는 상부전극 형성후 후속 열처리공정(750℃/20분+675℃/70분)을 진행한 경우의 누설전류특성을 나타낸 것이다.
도 3a를 참조하면, Al2O3를 단독으로 사용한 캐패시터는 열공정 전후에 무관하게 누설전류특성이 일정하게 관찰되고 있으나, 도 3b에 도시된 HfO2/Al2O 3 적층 유전막을 갖는 캐패시터는 동일한 인가바이어스조건하에서 후속 열공정을 진행한 경우의 누설전류가 후속열처리공정전의 누설전류에 비해 상대적으로 더 큼을 알 수 있다.
도 3b와 같이, 누설전류가 증가하는 이유는 후속 열공정을 통해 결정화된 HfO2의 결정립계를 통해 누설전류가 급격히 증가하기 때문이다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, HfO2 와 Al2O3을 적층한 유전막을 갖는 캐패시터에서 하부전극에 직접 Al2O 3가 접함에 따라 고전압에서 절연파괴전압이 낮아지는 것을 방지하는데 적합한 캐패시터 및 그 제조 방법을 제공하는데 그 목적이 있다.
또한, 본 발명의 다른 목적은 HfO2와 Al2O3을 적층함에 따라 상부전극에 접하는 HfO2의 낮은 열안정성으로 인해 상부전극 형성후에 진행되는 후속 열공정에 의해 누설전류가 증가하는 것을 방지하는데 적합한 캐패시터 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 캐패시터는 하부전극, 유전막 및 상부전극의 순서로 적층된 캐패시터에 있어서, 상기 유전막은 상기 상부전극 또는 상기 하부전극과 접하는 부분에서 산화하프늄과 산화알루미늄이 혼합된 유전막을 포함하되, 상기 산화하프늄과 산화알루미늄은 단원자증착법으로 증착된 단원자 박막인을 특징으로 하며, 상기 산화하프늄은 HfO2이고, 상기 산화알루미늄은 Al2O3이며, 상기 유전막은 HfO2와 Al2O3이 혼합된 (HfO2)1-x(Al2O3)x인 것을 특징으로 한다.
그리고, 본 발명의 캐패시터의 제조 방법은 하부전극을 형성하는 단계, 상기 하부전극 상에 단원자증착법을 이용하여 산화하프늄과 산화알루미늄이 혼합된 유전막을 형성하되, 상기 혼합 유전막을 형성하는 단계는 하프늄소스 공급, 퍼지, 산화원 공급 및 퍼지로 구성되는 제1사이클을 반복진행하여 HfO2를 형성하는 단계, 알루미늄소스 공급, 퍼지, 산화원 공급 및 퍼지로 구성되는 제2사이클을 반복진행하여 Al2O3를 형성하는 단계, 및 상기 제1사이클과 상기 제2사이클을 혼합합 제3사이클을 반복진행하여 HfO2와 Al2O3가 혼합된 (HfO2)1-x(Al2O3)x을 형성하는 단계를 포함하는 것을 특징으로 하며, 또한 상기 혼합 유전막을 형성하는 단계는, 하프늄소스와 알루미늄소스가 혼합된 소스가스 공급, 퍼지, 산화원 공급 및 퍼지로 구성되는 사이클을 반복진행하여 HfO2와 Al2O3가 혼합된 (HfO2)1-x(Al2O3)x을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 4a는 본 발명의 제1실시예에 따른 HfO2와 Al2O3이 혼합된 유전막을 갖는 캐패시터의 구조를 도시한 도면이고, 도 4b는 도 4a의 유전막의 상세도이다.
도 4a에 도시된 바와 같이, 본 발명의 캐패시터는 하부전극(21), 하부전극(21) 상에 Al2O3(22a)과 HfO2(22b)이 고르게 섞여 있는 [HfO 2]1-x[Al2O3]x 유전막(22), [HfO2]1-x[Al2O3]x 유전막(22) 상의 상부전극(23)으로 구성된다.
도 4a에서, 하부전극(21) 및 상부전극(23)은 인(P) 또는 비소(As)가 도핑된 폴리실리콘막, TiN, Ru, RuO2, Pt, Ir 및 IrO2로 이루어진 그룹중에서 선택된 하나이며, 예컨대, 하부전극(21)과 상부전극(23)이 모두 폴리실리콘막으로 구성되어 SIS(Silicon Insulator Silicon) 캐패시터 구조를 형성하거나, 하부전극(21)은 폴리실리콘막이고 상부전극(23)은 금속막 또는 금속산화막으로 구성되어 MIS(Metal Insulator Silicon) 캐패시터 구조를 형성하거나 또는 하부전극(21)과 상부전극(23)이 모두 금속막 또는 금속산화막으로 구성되어 MIM(Metal Insulator Metal) 캐패시터 구조를 형성할 수 있다. 아울러, 하부전극(21)은 적층(stack) 구조, 콘케이브(concave) 구조 또는 실린더(cylinder) 구조일 수 있다.
그리고, 하부전극(21)과 상부전극(23) 사이에 위치하는 [HfO2]1-x[Al2O 3]x 유전막(22)은 단원자증착법(Atomic Layer Deposition; ALD)을 통해 증착한 것으로, Al2O3(22a)를 원자층 단위로 증착하는 사이클과 HfO2(22b)를 원자층 단위로 증착하는 사이클을 반복 수행하여 원하는 두께의 [HfO2]1-x[Al2O3 ]x 유전막(22)을 형성한다.
상기한 [HfO2]1-x[Al2O3]x 유전막(22)에서, 하부전극(21)에 직접 접촉하는 막이 Al2O3(22a)가 아니고 상부전극(23)에 직접 접촉하는 막이 HfO2(22b)가 아님을 도4b로부터 알 수 있는데, 이는 Al2O3(22a)과 HfO2(22b)를 단원자증착법으로 증착했기 때문이다. 즉, 단원자증착법의 특성상 사이클 횟수 조정에 따라 막을 불연속적으로 형성할 수 있기 때문이다.
따라서, [HfO2]1-x[Al2O3]x 유전막(22)에서 Al 2O3(22a)와 HfO2(22b)가 모두 하부전극(21) 및 상부전극(23)과 접촉하는 구조를 갖는다.
도 4b와 같은 [HfO2]1-x[Al2O3]x 유전막(22)의 제조 방법에 대해 설명하기로 한다. 위에서 설명한 것처럼, [HfO2]1-x[Al2O3]x 유전막(22)은 Al2O3(22a)와 HfO2(22b)가 모두 하부전극(21)과 상부전극(23)에 접촉하는 형태를 갖도록 형성하기 위해서 단원자증착법(ALD)을 이용하는데, 이때 Al2O3(22a)와 HfO2(22b)의 두께가 1Å∼5Å의 두께가 되도록 각 사이클 횟수를 조절한다. 1Å∼5Å의 두께는 각 막들이 불연속적으로 형성되는 두께로, 5Å보다 두껍게 증착하는 경우에는 연속적인 막 형태를 가져 하부전극(21)과 상부전극(23)에 직접 접촉하지 않는 적층구조가 된다.
도 5는 [HfO2]1-x[Al2O3]x 유전막(22)을 단원자증착법에 의해 형성할 때 가스를 챔버내로 공급하는 개념을 나타낸 도면이다.
잘 알려진 바와 같이, 단원자 증착법(ALD)은 먼저 소스가스를 공급하여 기판 표면에 한 층의 소스를 화학적으로 흡착(Chemical Adsorption)시키고 여분의 물리적 흡착된 소스들은 퍼지가스를 흘려보내어 퍼지시킨 다음, 한 층의 소스에 반응가스를 공급하여 한 층의 소스와 반응가스를 화학반응시켜 원하는 단원자층을 증착하 고 여분의 반응가스는 퍼지가스를 흘려보내 퍼지시키는 과정을 한 사이클로 하여 박막을 증착한다. 상술한 바와 같이 원자층 증착방법은 표면 반응 메카니즘(Surface Reaction Mechanism)을 이용하므로써 안정된 박막을 얻을 수 있을 뿐만 아니라 균일한 박막을 얻을 수 있다. 또한, 소스가스와 반응가스를 서로 분리시켜 순차적으로 주입 및 퍼지시키기 때문에 화학적기상증착법(CVD)에 비해 가스 위상 반응(Gas Phase Reaction)에 의한 파티클(Particle) 생성을 억제하는 것으로 알려져 있다.
[HfO2]1-x[Al2O3]x 유전막(22)을 증착하기 위한 단위 사이클은 다음과 같다.
[단위 사이클 1]
[(Hf/N2/O3/N2)y(Al/N2/O3/N2 )z]n
위 단위사이클1에서 Hf는 HfO2를 형성하기 위한 Hf 케미컬소스이고, Al은 Al2O3를 형성하기 위한 Al 케미컬소스이며, y는 (Hf/N2/O3/N 2) 사이클의 횟수, z는 (Al/N2/O3/N2) 사이클의 횟수, 마지막으로 n은 [(Hf/N2/O 3/N2)y(Al/N2/O3/N2)z] 사이클의 횟수를 나타낸다.
단위사이클1을 자세히 살펴보면, (Hf/N2/O3/N2)y 사이클은 Hf 소스 공급, 퍼지가스(N2), 산화원(O3) 공급 및 퍼지(N2)로 구성된 사이클 y회 반복하는 사이클을 일컬으며, (Al/N2/O3/N2)z 사이클은 Al 소스 공급, 퍼지(N 2), 산화원(O3) 및 퍼지(N2)로 구성된 사이클을 z회 반복하는 사이클을 일컫는다. 상기한 바와 같은 각 사이클 을 y 및 z회 반복수행하므로써 요구되는 두께의 HfO2와 Al2O3를 각각 증착한다.
먼저, Al2O3의 단원자 증착공정의 예를 들어보면, 증착챔버의 온도를 200℃∼350℃, 압력을 0.1torr∼10torr로 유지한 상태에서 상온을 유지하고 있는 TMA(Tri Methyl Aluminum; Al(CH3)3) 소스를 증착챔버 내부로 0.1초∼3초간 플로우시켜 하부전극(21) 상에 TMA 소스를 흡착시킨다. 다음에, 미반응 TMA 소스를 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행하고, 반응가스인 O3 가스를 0.1초∼3초간 플로우시켜 흡착된 TMA 소스와 O3 사이의 반응을 유도하여 원자층 단위의 Al2O3를 증착한다. 다음에, 미반응 O3 및 반응부산물을 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행한다. 전술한 바와 같은 TMA 소스 공급, 퍼지, O3 공급, 퍼지의 과정을 1사이클로 하고, 이 사이클을 z회 반복 실시하여 원하는 두께의 Al2O3를 증착한다. 여기서, Al2 O3의 Al 소스로는 TMA[Tri-Methyl Aluminum; Al(CH3)3]외에 MTMA[Modified Tri-Methyl Aluminum; MTMA; Al(CH3)3N(CH2)5CH3]를 이용할 수도 있다. 한편, 산화원으로는 O3외에 H2O, 산소플라즈마를 이용할 수도 있고, 퍼지 가스로는 질소외에 아르곤(Ar)과 같은 비활성 가스를 이용할 수도 있다.
다음으로, HfO2의 단원자 증착공정의 예를 들어보면, Hf 케미컬소스로 HfCl4, Hf(NO3)4, Hf(NCH2C2H5) 4 및 Hf(OC2H5)4 중에서 선택된 하나의 소스를 기화기에서 기화시킨후 0.1torr∼10torr의 압력과 200℃∼400℃의 히터온도를 유지하는 증착챔버 내부로 공급하여 Hf 소스를 흡착시킨다. 다음에, 미반응 Hf 소스를 제거하기 위해 질소 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행하고, 반응가스인 O3 가스를 0.1초∼3초간 플로우시켜 흡착된 Hf 소스와 O3 사이의 반응을 유도하여 HfO2를 증착한다. 다음에, 미반응 O3 및 반응부산물을 제거하기 위해 질소 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행한다. 전술한 바와 같은 Hf 소스 공급, 퍼지, O3 공급, 퍼지의 과정을 1사이클로 하고, 이 사이클을 y회 반복 실시하여 원하는 두께의 HfO2을 증착한다. 한편, 산화원으로는 O3외에 H2O, 산소플라즈마를 이용할 수도 있고, 퍼지 가스로는 질소외에 아르곤(Ar)과 같은 비활성 가스를 이용할 수도 있다.
단원자증착법이 펄스 단위로 진행되는 것은 잘 알려진 사실이며, 위와 같은 단위사이클1을 반복수행하므로써 [HfO2]와 [Al2O3]가 일정한 비율로 균일하게 섞여 있는 [HfO2]1-x[Al2O3]x 유전막(22)을 형성할 수 있는 것이다.
[HfO2]와 [Al2O3]가 균일하게 섞여 있는 [HfO2]1-x [Al2O3]x 유전막(22)을 형성하기 위해서 다음의 조건을 만족해야 한다.
첫째, (Hf/N2/O3/N2) 사이클의 횟수(y)와 (Al/N2/O3 /N2) 사이클의 횟수(z) 비 인 y:z를 유지하는 [(Hf/N2/O3/N2)y(Al/N2/O 3/N2)z] 단위 사이클1을 n회 반복수행하되, [HfO2]와 [Al2O3]의 균일한 혼합(Mixing) 효과를 증대시키기 위하여 (Hf/N2/O3/N2) 사이클에 의해 형성되는 HfO2와 (Al/N 2/O3/N2) 사이클에 의해 형성되는 Al2O3의 두께가 1Å∼5Å의 두께가 되도록 사이클 횟수인 y 및 z를 조절한다. 여기서, 각각 막의 두께가 5Å보다 두꺼우면 각각의 막이 독립적인 특성-연속적인 막-을 발휘하므로 종래 HfO2/Al2O3 적층 유전막과 같거나 오히려 열화된 특성을 보일 수 있다.
둘째, [HfO2]와 [Al2O3]의 혼합효과에 의해 비정질 박막을 형성하므로써 우수한 전기적 특성을 확보하기 위해서는 Al2O3의 비율이 30%∼60%가 되도록 y와 z의 비율을 조절한다. 즉, [HfO2]1-x[Al2O3]x 유전막(22)에서 Al2O3이 차지하는 조성비 x가 0.3∼0.6의 범위를 갖는다.
도 6은 HfO2/Al2O3 적층 유전막, [A/H/A/H/A/H/A/H/A] 라미네이트막, [HOAOAO] 혼합막의 누설전류특성을 비교한 도면이다. 여기서, HfO2/Al2O3 적층 유전막은 HfO2/Al2O3(20Å/25Å)구조이고, [A/H/A/H/A/H/A/H/A] 라미네이트막은 Al2O3와 HfO2를 각각 5Å 두께로 번갈아가면서 적층한 라미네이트 구조이다. 예를 들면, Al2O3(5Å)/HfO2(5Å)/Al2O3(5Å)/HfO2 (5Å)/Al2O3(5Å)/HfO2(5Å)/Al2O3(5Å)/HfO 2(5 Å)/Al2O3(5Å) 구조이다. 그리고, [HOAOAO] 혼합막은 제1실시예에 따라 (Hf/N2/O3/N2)1(Al/N2/O3/N2 )2 사이클을 수행한 경우이다.
도 6을 참조하면, 제1실시예에 따라 형성된 [HOAOAO] 혼합막은 저전압(VL)에서는 Al2O3의 접촉특성을 보여 HfO2/Al2O3 적층 유전막과 마찬가지로 낮은 누설전류 및 높은 테이크오프 전압(Take-off voltage)-누설전류가 급격하게 증가하기 시작하는 전압-특성을 보이면서도 고전압(VH)에서는 Al2O3의 접촉특성보다는 HfO 2의 접촉특성을 보임으로써 상대적으로 큰 파괴전압 특성을 나타내고 있다. 즉, 고전압에서 누설전류밀도를 살펴보면, [HOAOAO] 혼합막은 완만한 기울기를 갖고 누설전류가 증가하고 있으나, HfO2/Al2O3 적층 유전막과 [A/H/A/H/A/H/A/H/A] 라미네이트막은 기울기가 급격하게 변하고 있다. 또한, 동일 고전압 인가조건하에서 [HOAOAO] 혼합막은 다른 막에 비해 누설전류밀도가 낮다.
위에서 본 것처럼, [HOAOAO] 혼합막이 고전압(VH)에서도 우수한 누설전류특성을 보이는 것은 Al2O3 내에 일반적으로 존재하는 네가티브전하(negative charge)를 갖는 결함과 HfO2 내에 일반적으로 존재하는 것으로 알려져 있는 파지티브전하(positive charge)를 갖는 결함이 서로 상쇄 효과를 보이기 때문이다. 따라서, HfO2/Al2O3 적층 유전막과 비교하여 저전압과 고전압에 있어서 모두 누설전류 특성이 우수한 유전막을 형성할 수 있는 것이다.
또한, [HOAOAO] 혼합막은 HfO2가 직접 상부전극 및 하부전극에 접촉하는 것을 최소화하므로써 상부전극 형성후 열공정에 의해 누설전류 및 유전특성이 열화되는 것을 억제한다.
도 7은 본 발명의 제2실시예에 따른 캐패시터 구조를 도시한 도면이다.
도 7에 도시된 바와 같이, 제2실시예에 따른 캐패시터는 폴리실리콘막으로 된 하부전극(31), 하부전극(31) 상에 Al2O3(32a)과 HfO2(32b)이 고르게 섞여 있는 [HfO2]1-x[Al2O3]x 유전막(32), [HfO2 ]1-x[Al2O3]x 유전막(32) 상의 폴리실리콘막으로 된 상부전극(33)으로 구성된다. 여기서, [HfO2]1-x[Al2O3] x 유전막(22)은 단원자증착법(Atomic Layer Deposition; ALD)을 통해 증착한 것으로 다음의 단위사이클2를 이용하여 증착한 것이다.
[단위 사이클 2]
[(Hf-Al)/N2/O3/N2]n
단위사이클2에서 Hf-Al은 하프늄과 알루미늄이 하나의 분자내에 존재하는 단일 분자소스를 의미하는 것으로, 예를 들면, HfAl(MMP)2(OiPr)5 이다.
단위사이클1에서는 하프늄과 알루미늄을 개별적으로 공급하여 주었으나, 제2실시예에서는 하프늄과 알루미늄이 하나의 분자로 구성된 소스를 사용하므로써 소스의 공급을 간단히 할 수 있고, 전체 사이클 시간을 감소시킬 수 있다.
이와 같은 방법에서의 하프늄과 알루미늄의 조성의 조절은 Hf-Al 소스의 합성시 하프늄과 알루미늄의 비율을 조절하여 합성하므로써 가능하다.
도 8은 Hf-Al 단일 소스를 사용하여 [HfO2]1-x[Al2O3] x 유전막을 형성하기 위한 소스 및 반응가스 공급 개념을 도시한 도면이다.
도 8을 참조하면, (Hf-Al/N2/O3/N2)w 사이클은 Hf-Al 혼합 소스 공급, 퍼지(N2), 산화원(O3) 공급 및 퍼지(N2)로 구성된 사이클을 w회 반복하는 사이클을 일컫는다. 상기한 바와 같은 사이클을 w회 반복수행하므로써 요구되는 두께의 [HfO2]1-x[Al2O3]x 유전막을 증착한다.
도 8을 참조하여 단원자 증착공정의 예를 들어보면, 증착챔버의 온도를 200℃∼350℃, 압력을 0.1torr∼10torr로 유지한 상태에서 상온을 유지하고 있는 HfAl(MMP)2(OiPr)5 소스를 증착챔버 내부로 0.1초∼3초간 플로우시켜 하부전극(31) 상에 HfAl(MMP)2(OiPr)5 소스를 흡착시킨다. 다음에, 미반응 HfAl(MMP)2 (OiPr)5 소스를 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행하고, 반응가스인 O3 가스를 0.1초∼3초간 플로우시켜 흡착된 HfAl(MMP)2(OiPr) 5 소스와 O3 사이의 반응을 유도하여 HfO2(32b)와 Al2O3(32a)로 구성된 원자층 단위의 [HfO2]1-x[Al2O3]x 유전막(32)을 증착한다. 다음에, 미반응 O3 및 반응부산물을 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행한다. 전술 한 바와 같은 HfAl(MMP)2(OiPr)5 소스 공급, 퍼지, O3 공급 및 퍼지의 과정을 1사이클로 하고, 이 사이클을 w회 반복 실시하여 원하는 두께의 [HfO2]1-x[Al2 O3]x 유전막을 증착한다. 한편, 산화원으로는 O3외에 H2O, 산소플라즈마를 이용할 수도 있고, 퍼지 가스로는 질소외에 아르곤(Ar)과 같은 비활성 가스를 이용할 수도 있다.
도 9는 본 발명의 제3실시예에 따른 캐패시터의 구조를 도시한 도면이다.
도 9에 도시된 바와 같이, 하부전극(41), 하부전극(41) 상에 형성된 Al2O3과 HfO2이 고르게 섞여 있는 제1혼합유전막(42a), 제1혼합유전막(42a) 상의 Al2O 3와 HfO2가 적층된 적층 유전막(43), 적층 유전막(43) 상의 Al2O3와 HfO 2이 고르게 섞여 있는 제2혼합유전막(42b), 제2혼합유전막(42b) 상의 상부전극(44)으로 구성된다.
도 9에서, 하부전극(41) 및 상부전극(44)은 인(P) 또는 비소(As)가 도핑된 폴리실리콘막, TiN, Ru, RuO2, Pt, Ir 및 IrO2로 이루어진 그룹중에서 선택된 하나이며, 예컨대, 하부전극(41)과 상부전극(44)이 모두 폴리실리콘막으로 구성되어 SIS(Silicon Insulator Silicon) 캐패시터 구조를 형성하거나, 하부전극(41)은 폴리실리콘막이고 상부전극(44)은 금속막 또는 금속산화막으로 구성되어 MIS(Metal Insulator Silicon) 캐패시터 구조를 형성하거나 또는 하부전극(41)과 상부전극(44)이 모두 금속막 또는 금속산화막으로 구성되어 MIM(Metal Insulator Metal) 캐패시터 구조를 형성할 수 있다. 아울러, 하부전극(41)은 적층(stack) 구조, 콘케이브(concave) 구조 또는 실린더(cylinder) 구조일 수 있다.
그리고, 하부전극(41)과 상부전극(44) 각각에 접하는 제1,2혼합유전막(42a, 42b)은 [HfO2]1-x[Al2O3]x 구조의 혼합유전막으로서 제1,2실시예와 같은 [단위사이클1] 및 [단위사이클2]를 이용하여 Al2O3과 HfO2을 단원자증착법을 통해 고르게 섞여 있는 것이다. 위 혼합 유전막의 증착방법은 제1,2실시예를 참조하기로 한다. 따라서, 제1,2혼합유전막(42a, 42b)에서, 하부전극(41)에 직접 접촉하는 막이 Al2O3가 아니고 상부전극(44)에 직접 접촉하는 막이 HfO2가 아님을 알 수 있는데, 이는 Al2O3과 HfO2를 단원자증착법으로 증착했기 때문이다. 즉, 단원자증착법의 특성상 사이클 횟수 조정에 따라 막을 불연속적으로 형성할 수 있기 때문이다.
결국, 제3실시예도 제1,2혼합유전막(42a, 42b)의 Al2O3와 HfO2가 모두 하부전극(41) 및 상부전극(44)과 접촉하는 구조를 갖는다.
한편, 제1,2 혼합 유전막(42a, 42b) 사이에 형성된 적층 유전막(43)은 Al2O3과 HfO2의 순서로 적층되거나, 반대로 HfO2와 Al2O3의 순서로 적층된 HfO2/Al2O3 또는 Al2O3/HfO2 적층 구조이다. 이와 같은 적층 유전막(43) 형성시에는, 상부전극(44)에 접하는 최종 유전막이 HfO2가 되어야 한다.
상기한 적층 유전막(43)의 제조 방법은 제1,2 혼합유전막 형성과 동일하게 단원자증착법을 이용하며, 연속적인 막이 형성되도록 사이클 횟수를 증가시켜 형성한다. 예컨대, HfO2/Al2O3 적층 구조는 제1혼합유전막 증착 사이클, 즉 (Hf/N2/O3/N2) 사이클과 (Al/N2/O3/N2 ) 사이클로 구성된 [(Hf/N2/O3/N2)y(Al/N2 /O3/N2)z] 단위 사이클을 n회 반복수행한 후에, Al2O3를 증착하기 위한 (Al/N2/O 3/N2) 사이클을 반복수행하여 독립적인 역할을 하는 두께(6Å∼10Å)로 Al2O3를 증착하고, 이어서 HfO2를 증착하기 위한 (Hf/N2/O3/N2) 사이클을 반복수행하여 독립적인 역할을 하는 두께(6Å∼10Å)로 HfO2를 증착한다.
상기한 바에 따르면, 제1,2혼합유전막(42a, 42b) 증착시에는 단위사이클1을 이용할 경우, HfO2와 Al2O3이 고르게 섞인 [HfO2]1-x [Al2O3]x 혼합 유전막을 형성하도록 [(Hf/N2/O3/N2)y(Al/N2/O3/N 2)z]n의 사이클(y, z, n)을 조절하고, 적층 유전막(43) 증착시에는 각각 독립된 HfO2, Al2O3를 증착하도록 (Hf/N2/O 3/N2)의 사이클(y), (Al/N2/O3/N2)의 사이클(z)을 조절한다.
상술한 제3실시예에서는 제1,2혼합유전막(42a, 42b)이 상부전극(44)과 하부전극(41)에 모두 접하고 있으나, 상부전극 또는 하부전극에만 접하는 구조도 적용가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이, 본 발명에서는 유전특성이 좋은 HfO2와 누설전류특성이 좋은 Al2O3를 동일층 유전막에 혼합하여 형성하므로써 하부전극과 직접 접촉하는 막이 HfO2를 포함하도록 하여 절연파괴전압을 높일 수 있는 효과가 있다.
또한 유전특성이 좋은 HfO2와 누설전류특성이 좋은 Al2O3를 동일층 유전막에 혼합하여 형성하여 상부전극과 직접 접촉하는 막이 Al2O3를 포함하도록 하므로써 누설전류를 낮추면서 유전율도 높은 고품질의 캐패시터를 제조할 수 있는 효과가 있다.

Claims (23)

  1. 삭제
  2. 하부전극, 유전막 및 상부전극의 순서로 적층된 캐패시터에 있어서,
    상기 유전막은 상기 상부전극 또는 상기 하부전극과 접하는 부분에서 산화하프늄과 산화알루미늄이 혼합된 유전막을 포함하되, 상기 산화하프늄과 산화알루미늄은 단원자증착법으로 증착된 단원자 박막인을 특징으로 하는 캐패시터.
  3. 제2항에 있어서,
    상기 산화하프늄은 HfO2이고, 상기 산화알루미늄은 Al2O3이며, 상기 유전막은 HfO2와 Al2O3이 혼합된 (HfO2)1-x(Al2 O3)x인 것을 특징으로 하는 캐패시터.
  4. 제3항에 있어서,
    상기 HfO2과 상기 Al2O3은 각각 1Å∼5Å 두께인 것을 특징으로 하는 캐패시터.
  5. 제3항에 있어서,
    상기 (HfO2)1-x(Al2O3)x에서,
    상기 Al2O3이 차지하는 조성(x)이 0.3∼0.6인 것을 특징으로 하는 캐패시터.
  6. 제2항에 있어서,
    상기 하부전극과 상기 상부전극은,
    폴리실리콘, TiN, Ru, RuO2, Pt, Ir 또는 IrO2 중에서 선택되는 것을 특징으로 하는 캐패시터.
  7. 제2항에 있어서,
    상기 유전막이 상기 하부전극에 접하고, 상기 유전막과 상기 상부전극 사이에 산화알루미늄과 산화하프늄의 순서로 적층된 적층막이 삽입된 것을 특징으로 하는 캐패시터.
  8. 제7항에 있어서,
    상기 상부전극과 상기 적층막 사이에 상기 유전막이 하나 더 삽입된 것을 특징으로 하는 캐패시터.
  9. 삭제
  10. 폴리실리콘으로 된 하부전극;
    폴리실리콘으로 된 상부전극; 및
    상기 상부전극과 상기 하부전극 사이에 형성되며 상기 상부전극 또는 상기 하부전극과 접하는 부분에서 산화하프늄과 산화알루미늄이 혼합된 유전막을 포함하되, 상기 산화하프늄과 산화알루미늄은 단원자증착법으로 증착된 단원자 박막인을 특징으로 하는 캐패시터.
  11. 제10항에 있어서,
    상기 산화하프늄은 HfO2이고, 상기 산화알루미늄은 Al2O3이며, 상기 유전막은 HfO2와 Al2O3이 혼합된 (HfO2)1-x(Al2 O3)x인 것을 특징으로 하는 캐패시터.
  12. 제11항에 있어서,
    상기 HfO2과 상기 Al2O3은 각각 1Å∼5Å 두께인 것을 특징으로 하는 캐패시터.
  13. 제11항에 있어서,
    상기 (HfO2)1-x(Al2O3)x에서,
    상기 Al2O3이 차지하는 조성(x)이 0.3∼0.6인 것을 특징으로 하는 캐패시터.
  14. 삭제
  15. 삭제
  16. 하부전극을 형성하는 단계;
    상기 하부전극 상에 단원자증착법을 이용하여 산화하프늄과 산화알루미늄이 혼합된 유전막을 형성하는 단계; 및
    상기 혼합 유전막 상에 상부전극을 형성하는 단계를 포함하되,
    상기 혼합 유전막을 형성하는 단계는,
    하프늄소스 공급, 퍼지, 산화원 공급 및 퍼지로 구성되는 제1사이클을 반복진행하여 HfO2를 형성하는 단계;
    알루미늄소스 공급, 퍼지, 산화원 공급 및 퍼지로 구성되는 제2사이클을 반복진행하여 Al2O3를 형성하는 단계; 및
    상기 제1사이클과 상기 제2사이클을 혼합한 제3사이클을 반복진행하여 HfO2와 Al2O3가 혼합된 (HfO2)1-x(Al2O3)x을 형성하는 단계
    를 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.
  17. 제16항에 있어서,
    상기 제1사이클에서,
    상기 하프늄소스는 HfCl4, Hf(NO3)4, Hf(NCH2C2 H5)4 및 Hf(OC2H5)4 중에서 선택된 하나의 소스를 이용하고, 상기 산화원은 O3 또는 H2O 산소 플라즈마를 이용하며, 상기 퍼지를 위한 가스는 질소 또는 아르곤을 이용하는 것을 특징으로 하는 캐패시터의 제조 방법.
  18. 제16항에 있어서,
    상기 제2사이클에서,
    상기 알루미늄소스는 TMA 또는 MTMA를 이용하고, 상기 산화원은 O3 또는 H2O 산소 플라즈마를 이용하며, 상기 퍼지를 위한 가스는 질소 또는 아르곤을 이용하는 것을 특징으로 하는 캐패시터의 제조 방법.
  19. 제16항에 있어서,
    상기 (HfO2)1-x(Al2O3)x에서 상기 Al2 O3가 차지하는 조성 x가 0.3∼0.6가 되는 것을 특징으로 하는 캐패시터의 제조 방법.
  20. 제16항에 있어서,
    상기 HfO2과 상기 Al2O3은 각각 1Å∼5Å 두께로 형성되는 것을 특징으로 하는 캐패시터의 제조 방법.
  21. 하부전극을 형성하는 단계;
    상기 하부전극 상에 단원자증착법을 이용하여 산화하프늄과 산화알루미늄이 혼합된 유전막을 형성하는 단계; 및
    상기 혼합 유전막 상에 상부전극을 형성하는 단계를 포함하되,
    상기 혼합 유전막을 형성하는 단계는,
    하프늄소스와 알루미늄소스가 혼합된 소스가스 공급, 퍼지, 산화원 공급 및 퍼지로 구성되는 사이클을 반복진행하여 HfO2와 Al2O3가 혼합된 (HfO2)1-x(Al2O3)x을 형성하는 것을 특징으로 하는 캐패시터의 제조 방법.
  22. 제21항에 있어서,
    상기 하프늄소스와 알루미늄소스가 혼합된 소스가스는 HfAl(MMP)2(OiPr)5을 사용하고, 상기 산화원은 O3 또는 H2O 산소 플라즈마를 이용하며, 상기 퍼지를 위한 가스는 질소 또는 아르곤을 이용하는 것을 특징으로 하는 캐패시터의 제조 방법.
  23. 제16항 또는 제21항에 있어서,
    상기 하부전극과 상기 상부전극은,
    각각 폴리실리콘, TiN, Ru, RuO2, Pt, Ir 또는 IrO2 중에서 선택되는 하나로 형성하는 것을 특징으로 하는 캐패시터의 제조 방법.
KR1020030083399A 2003-11-22 2003-11-22 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법 KR100584996B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020030083399A KR100584996B1 (ko) 2003-11-22 2003-11-22 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법
US10/819,294 US7229888B2 (en) 2003-11-22 2004-04-07 Capacitor with hafnium oxide and aluminum oxide alloyed dielectric layer and method for fabricating the same
TW093109896A TWI250539B (en) 2003-11-22 2004-04-09 Capacitor with hafnium oxide and aluminum oxide alloyed dielectric layer and method for fabricating the same
DE102004020157A DE102004020157A1 (de) 2003-11-22 2004-04-24 Kondensator mit legierter dielektrischer Hafnium-Oxid und Aluminium-Oxid-Schicht und Verfahren zur Herstellung desselben
JP2004129856A JP5013662B2 (ja) 2003-11-22 2004-04-26 キャパシタ及びその製造方法
CNA2004100626276A CN1619819A (zh) 2003-11-22 2004-06-30 具有氧化铪与氧化铝合成介电层的电容器及其制造方法
CN2009102606655A CN101714506B (zh) 2003-11-22 2004-06-30 具有氧化铪与氧化铝合成介电层的电容器及其制造方法
US11/802,683 US7416936B2 (en) 2003-11-22 2007-05-24 Capacitor with hafnium oxide and aluminum oxide alloyed dielectric layer and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030083399A KR100584996B1 (ko) 2003-11-22 2003-11-22 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050049701A KR20050049701A (ko) 2005-05-27
KR100584996B1 true KR100584996B1 (ko) 2006-05-29

Family

ID=34588000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030083399A KR100584996B1 (ko) 2003-11-22 2003-11-22 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법

Country Status (6)

Country Link
US (2) US7229888B2 (ko)
JP (1) JP5013662B2 (ko)
KR (1) KR100584996B1 (ko)
CN (2) CN101714506B (ko)
DE (1) DE102004020157A1 (ko)
TW (1) TWI250539B (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100584996B1 (ko) * 2003-11-22 2006-05-29 주식회사 하이닉스반도체 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법
JP2006060170A (ja) * 2004-08-24 2006-03-02 Nec Electronics Corp キャパシタおよび半導体装置の製造方法
WO2006028215A1 (ja) * 2004-09-09 2006-03-16 Tokyo Electron Limited 薄膜キャパシタ及びその形成方法、及びコンピュータ読み取り可能な記憶媒体
KR20060072338A (ko) * 2004-12-23 2006-06-28 주식회사 하이닉스반도체 유전체막 형성방법 및 이를 이용한 반도체 소자의캐패시터 형성방법
KR100652420B1 (ko) * 2005-03-23 2006-12-01 삼성전자주식회사 유전막 제조방법, 그 유전막을 포함하는 ｍｉｍ 캐패시터의제조방법 및 그 유전막을 제조하기 위한 배치 타입 ａｌｄ장치
KR100691004B1 (ko) * 2005-04-15 2007-03-09 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100683489B1 (ko) * 2005-06-24 2007-02-15 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
JP2007081265A (ja) * 2005-09-16 2007-03-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100759215B1 (ko) * 2005-12-21 2007-09-14 동부일렉트로닉스 주식회사 반도체소자의 커패시터 및 그 제조방법
JP2007201083A (ja) 2006-01-25 2007-08-09 Elpida Memory Inc キャパシタの製造方法
CN100395891C (zh) * 2006-03-30 2008-06-18 复旦大学 高性能金属/绝缘体/金属结构的电容器的制备方法
KR100829608B1 (ko) * 2006-08-30 2008-05-14 삼성전자주식회사 박막 제조 방법 및 이를 이용한 게이트 구조물 및커패시터의 제조 방법
KR100819002B1 (ko) * 2006-10-20 2008-04-02 삼성전자주식회사 비휘발성 메모리 소자 제조 방법
DE102007002962B3 (de) * 2007-01-19 2008-07-31 Qimonda Ag Verfahren zum Herstellen einer dielektrischen Schicht und zum Herstellen eines Kondensators
KR100805018B1 (ko) * 2007-03-23 2008-02-20 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100829539B1 (ko) * 2007-04-13 2008-05-16 삼성전자주식회사 박막 제조 방법, 이를 이용한 게이트 구조물 및 커패시터의제조 방법
US20090066407A1 (en) * 2007-09-12 2009-03-12 Rochester Institute Of Technology Charge pump systems and methods thereof
JP2010103140A (ja) * 2008-10-21 2010-05-06 Seiko Epson Corp 容量素子及びその製造方法、並びに電気光学装置
US20100202099A1 (en) * 2009-02-12 2010-08-12 Lite-On Capital Inc. Thin film capacitor
JP5801632B2 (ja) * 2011-07-15 2015-10-28 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
CN102560419A (zh) * 2011-11-29 2012-07-11 华东师范大学 一种氧化铝超薄薄膜的制备方法
EP2695966B1 (en) * 2012-08-06 2018-10-03 IMEC vzw ALD method
US10186903B2 (en) * 2012-08-28 2019-01-22 Philips Lighting Holding B.V. Electrical breakdown protection for a capacitive wireless powering system
US9543375B2 (en) * 2014-06-27 2017-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. MIM/RRAM structure with improved capacitance and reduced leakage current
CN105355539A (zh) * 2015-10-12 2016-02-24 华东师范大学 一种碲镉汞表面绝缘层的制备方法
JP6723116B2 (ja) * 2016-08-31 2020-07-15 株式会社日本製鋼所 原子層成長装置および原子層成長方法
US10840350B2 (en) * 2016-10-31 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Nanolaminate structure, semiconductor device and method of forming nanolaminate structure
CN106783976A (zh) * 2016-12-12 2017-05-31 东莞市广信知识产权服务有限公司 一种GaN沟道MOS界面结构
CN106653591A (zh) * 2016-12-12 2017-05-10 东莞市广信知识产权服务有限公司 一种在GaN表面生长高K介质的方法
KR102470206B1 (ko) * 2017-10-13 2022-11-23 삼성디스플레이 주식회사 금속 산화막의 제조 방법 및 금속 산화막을 포함하는 표시 소자
CN108511424A (zh) * 2018-05-30 2018-09-07 睿力集成电路有限公司 集成电路电容器及其制造方法、半导体器件
CN108962725B (zh) * 2018-07-30 2022-10-18 美国麦可松科技有限公司 一种人构性高介电常数的介电薄膜及其制备方法
KR20210108736A (ko) * 2020-02-26 2021-09-03 삼성전자주식회사 커패시터, 이를 포함하는 반도체 장치. 및 커패시터 제조 방법
CN111668023B (zh) * 2020-05-13 2021-10-08 肇庆市华师大光电产业研究院 一种铪铝氧薄膜的制备方法及其应用
US11309383B1 (en) * 2020-12-15 2022-04-19 International Business Machines Corporation Quad-layer high-k for metal-insulator-metal capacitors

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5733661A (en) * 1994-11-11 1998-03-31 Mitsubishi Chemical Corporation High-permittivity composite oxide film and uses thereof
US20020036313A1 (en) * 2000-06-06 2002-03-28 Sam Yang Memory cell capacitor structure and method of formation
US6664186B1 (en) * 2000-09-29 2003-12-16 International Business Machines Corporation Method of film deposition, and fabrication of structures
US6660660B2 (en) 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
US6844604B2 (en) * 2001-02-02 2005-01-18 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
US7026219B2 (en) * 2001-02-12 2006-04-11 Asm America, Inc. Integration of high k gate dielectric
JP2002314072A (ja) * 2001-04-19 2002-10-25 Nec Corp 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置
EP1256638B1 (en) * 2001-05-07 2008-03-26 Samsung Electronics Co., Ltd. Method of forming a multi-components thin film
JP2002343790A (ja) * 2001-05-21 2002-11-29 Nec Corp 金属化合物薄膜の気相堆積方法及び半導体装置の製造方法
US6713199B2 (en) * 2001-12-31 2004-03-30 Memscap Multilayer structure used especially as a material of high relative permittivity
FR2834242B1 (fr) * 2001-12-31 2004-07-02 Memscap Structure multicouche, utilisee notamment en tant que materiau de forte permittivite relative
KR100456554B1 (ko) * 2002-01-04 2004-11-09 삼성전자주식회사 반도체 장치의 커패시터 및 그 제조 방법
TWI256688B (en) * 2002-02-01 2006-06-11 Grand Plastic Technology Corp Method for wet etching of high k thin film at low temperature
KR100471164B1 (ko) * 2002-03-26 2005-03-09 삼성전자주식회사 금속-절연체-금속 캐패시터를 갖는 반도체장치 및 그제조방법
US7135421B2 (en) * 2002-06-05 2006-11-14 Micron Technology, Inc. Atomic layer-deposited hafnium aluminum oxide
ATE397275T1 (de) * 2002-06-10 2008-06-15 Imec Inter Uni Micro Electr Transistoren und speicherkondensatoren enthaltend eine hfo2-zusammensetzung mit erhöhter dielektrizitätskonstante
KR20040001902A (ko) 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체장치의 캐패시터 제조방법
KR100450681B1 (ko) * 2002-08-16 2004-10-02 삼성전자주식회사 반도체 메모리 소자의 커패시터 및 그 제조 방법
KR100450685B1 (ko) * 2002-11-30 2004-10-01 삼성전자주식회사 유전막 공정을 단순화하여 반도체 소자의 커패시터를제조하는 방법과 그 유전막을 형성하는 장치
KR20040079685A (ko) 2003-03-10 2004-09-16 삼성전자주식회사 반도체 장치의 케패시터 제조 방법
KR101159070B1 (ko) * 2003-03-11 2012-06-25 삼성전자주식회사 고유전율 산화막 형성방법, 이 방법으로 형성된 유전막이구비된 커패시터 및 그 제조방법
KR20050007496A (ko) 2003-07-08 2005-01-19 삼성전자주식회사 원자층 적층 방식의 복합막 형성방법 및 이를 이용한반도체 소자의 커패시터 형성방법
KR100584996B1 (ko) * 2003-11-22 2006-05-29 주식회사 하이닉스반도체 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법

Also Published As

Publication number Publication date
TW200518130A (en) 2005-06-01
US20070223176A1 (en) 2007-09-27
US7229888B2 (en) 2007-06-12
JP2005159271A (ja) 2005-06-16
DE102004020157A1 (de) 2005-06-23
TWI250539B (en) 2006-03-01
KR20050049701A (ko) 2005-05-27
CN101714506B (zh) 2013-08-21
CN101714506A (zh) 2010-05-26
CN1619819A (zh) 2005-05-25
JP5013662B2 (ja) 2012-08-29
US20050110115A1 (en) 2005-05-26
US7416936B2 (en) 2008-08-26

Similar Documents

Publication Publication Date Title
KR100584996B1 (ko) 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법
KR100550641B1 (ko) 산화하프늄과 산화알루미늄이 혼합된 유전막 및 그 제조방법
KR100716652B1 (ko) 나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
KR100546324B1 (ko) Ａｌｄ에 의한 금속 산화물 박막 형성 방법, 란탄 산화막 형성 방법 및 반도체 소자의 고유전막 형성 방법
KR100717813B1 (ko) 나노믹스드 유전막을 갖는 캐패시터 및 그의 제조 방법
KR100670747B1 (ko) 반도체소자의 캐패시터 제조 방법
KR100640654B1 (ko) ＺｒＯ2 박막 형성 방법 및 이를 포함하는 반도체 메모리소자의 커패시터 제조 방법
US7425761B2 (en) Method of manufacturing a dielectric film in a capacitor
KR100829608B1 (ko) 박막 제조 방법 및 이를 이용한 게이트 구조물 및커패시터의 제조 방법
KR100716642B1 (ko) 캐패시터의 유전막 및 그의 제조방법
KR100744656B1 (ko) 캐패시터 제조 방법
KR100582405B1 (ko) 캐패시터 및 그 제조 방법
KR20050067577A (ko) 혼합유전막의 제조 방법
KR100798735B1 (ko) 캐패시터 및 그 제조 방법
KR100753037B1 (ko) 캐패시터 및 캐패시터 제조 방법
KR100604665B1 (ko) 하프늄이 함유된 유전막을 갖는 캐패시터 및 그 제조 방법
KR100971430B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR100744666B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR100656282B1 (ko) 캐패시터 제조 방법
KR20070087323A (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR20070087324A (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR20060074991A (ko) 캐패시터 제조 방법
KR20080001165A (ko) 반도체 소자의 박막 형성방법
KR20050011969A (ko) 원자층 증착법을 이용한 Ｌａ203 박막의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee