CN1619819A - 具有氧化铪与氧化铝合成介电层的电容器及其制造方法 - Google Patents

具有氧化铪与氧化铝合成介电层的电容器及其制造方法 Download PDF

Info

Publication number
CN1619819A
CN1619819A CNA2004100626276A CN200410062627A CN1619819A CN 1619819 A CN1619819 A CN 1619819A CN A2004100626276 A CNA2004100626276 A CN A2004100626276A CN 200410062627 A CN200410062627 A CN 200410062627A CN 1619819 A CN1619819 A CN 1619819A
Authority
CN
China
Prior art keywords
oxide
layer
dielectric layer
hafnium oxide
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100626276A
Other languages
English (en)
Inventor
吉德信
卢载盛
孙贤哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1619819A publication Critical patent/CN1619819A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及一种具有氧化铪及氧化铝合成介电层的电容器及其制造方法。所述电容器包括一下电极、一在所述下电极上形成的介电层、以及一在所述介电层上形成的上电极，其中与所述下电极及上电极中之一接触的所述介电层的部分是通过使氧化铪及氧化铝在一起形成合金而形成的。

Description

具有氧化铪与氧化铝合成介电层 的电容器及其制造方法
技术领域
本发明涉及一种半导体装置，更具体地，涉及一种半导体装置的电容器及其制造方法。
背景技术
在一动态随机存取存储器(DRAM)装置中，虽然设计规则中的目前最小化的趋势导致单元面积减少，但是会造成储存节的纵横比的增加。由于纵横比的增加，因此确保每一组件单元能具有足够的电容量就显得很重要。同样地，必须开发一种用以在一具有已增加纵横比的结构中形成具有均匀厚度的介电层的新技术。
具体地，已研究使用例如氧化铝(Al2O3)与氧化铪(HfO2)的高介电材料，或氧化铝与氧化铪的堆叠式结构来取代氧化物-氮化物-氧化物(oxide-nitride-oxide，ONO)材料，以确保所述所需的电容量。在此，氧化铝的介电常数大约为8，氧化铪的介电常数大约为20至25。而且，使用原子层沉积技术(ALD)形成此高介电材料，来取代化学汽相沉积(CVD)技术，以便符合所述已增加的纵横比的状况。
因为所述氧化铪与氧化铝的堆叠式结构具有所述氧化铪所提供的极好的介电特性与所述氧化铝所提供的极好的泄漏电流特性的组合特性，所以最近将所述氧化铪及氧化铝的堆叠式结构视为一高度可应用的介电结构。
图1为一传统电容器结构的示图，其中包括氧化铪及氧化铝的堆叠式介电层。
如图所示，所述电容器包括一由多晶硅制成的下电极11、一堆叠式介电层12及一由多晶硅制成的上电极13。在此，所述堆叠式介电层12通过顺序层叠氧化铝层12A与氧化铪层12B而形成。
在所述堆叠式介电层12中，所述氧化铝层12A与所述下电极11接触，而所述氧化铪层12B与所述氧化铝层12A接触。在此，所述氧化铝层12A所需的厚度为大于约20埃()，以改善泄漏电流特性。
具有所述堆叠式介电层12的电容器在低电压时会显现出极好的泄漏电流特性。但是，在高电压时，泄漏电流会陡然增加而导致低的击穿电压。结果，会进一步降低所述电容器的可靠度。
图2为显示一具有堆叠式介电层的传统电容器的泄漏电流特性的曲线图，其中所述堆叠式介电层通过层叠氧化铪层与氧化铝层而形成。在图2中，水平轴与垂直轴分别代表所施加的偏压与泄漏电流。为测量所述泄漏电流，在对所述上电极施加正电压并确定所述下电极为接地的情况下，可得到曲线CI。另一方面，在对所述上电极施加一负电压并确定所述下电极为接地的情况下，则可获得曲线CII。
如图所示，在低电源电压VL的情况下，所述泄漏电流特性呈现出一渐减坡度。另一方面，在高电源电压VH的情况下，所述泄漏电流特性呈现出一突增坡度。由于在所述高电源电压VH的情况下所述泄漏电流会突增，所以电容器会有一低击穿电压。造成所述低击穿电压的原因在于所述与下电极接触的氧化铝层。
而且，在所述氧化铝层上形成所述氧化铪层，以确保所述介电特性。然而，所述氧化铪对热是不稳定的，因此在所述上电极形成后随后的热处理会降低所述泄漏电流与所述介电特性。
图3A为显示在实施所述随后的热处理时一传统电容器的泄漏电流特性的曲线图，其中所述传统电容器仅具有一氧化铝层。图3B为显示在实施所述随后的热处理时一传统电容器的泄漏电流特性的曲线图，其中所述传统电容器具有氧化铪与氧化铝的堆叠式介电层。在图3A与图3B中，水平轴与垂直轴分别代表所施加的偏压与泄漏电流。曲线C1与C3显示在所述随后热处理前所述泄漏电流特性，其中所述随后热处理是在所述上电极形成后进行的，而曲线C2与C4显示在所述随后热处理实施后所述泄漏电流特性。在此，所述随后热处理在大约750℃进行约20分钟，并在大约675℃下进行约70分钟。
参考图3A，仅具有所述氧化铝层的电容器不管是在所述随后热处理实施前还是实施后，在泄漏电流特性方面是一致的。然而，具有所述氧化铪与氧化铝的堆叠式介电层的电容器在所述随后热处理实施前和实施后则有不同的泄漏电流特性。更具体地，在施加相同偏压的情况下，在所述随后热处理之后所获得的泄漏电流会大于在所述随后热处理之前所获得的泄漏电流。如图3B所示，所述泄漏电流会突然增加，穿过由所述随后热处理而结晶的氧化铪的晶界。
发明内容
因此，本发明的一个目的在于提供一种可防止击穿电压在高电源电压时下降的电容器及其制造方法，其中所述击穿电压的下降是在氧化铪与氧化铝的堆叠式介电层的氧化铝层直接接触一下电极时发生的。
本发明的另一目的在于提供一种能够在随后热处理期间防止泄漏电流增加的电容器及其制造方法，其中所述泄漏电流的增加在一氧化铪与氧化铝堆叠式介电层的热不稳定氧化铪层接触一上电极时发生。
根据本发明的一个方面，提供一电容器，其包括：一下电极；一在所述下电极上形成的介电层；以及一在所述介电层上形成的上电极，其中与所述下电极及所述上电极中之一接触的所述介电层的部分通过使氧化铪与氧化铝形成合金而形成。
根据本发明的另一方面，提供一电容器，其包括：一由多晶硅制成的下电极；一由多晶硅制成的上电极；以及一介电层，其形成于所述下电极与所述上电极之间且在与所述下电极与所述上电极中之一接触的区域处使用氧化铪与氧化铝来形成合金。
根据本发明的另一方面，提供一种制造电容器的方法，其包括下列步骤：形成一下电极；在所述下电极上形成一由氧化铪与氧化铝形成合成介电层；以及在所述介电层上形成一上电极。
附图说明
通过以下结合附图对优选实施例进行的描述，本发明的所述和其他的目的和特点将会更加容易了解，在所述附图中，
图1为显示一传统电容器结构的示图，其中所述传统电容器结构包括一氧化铪及氧化铝的堆叠式介电层；
图2为显示一具有氧化铪及氧化铝堆叠式介电层的传统电容器的泄漏电流特性的曲线图；
图3A为显示在一上电极形成后实施随后热处理期间一传统电容器的泄漏电流特性的曲线图，其中所述传统电容器只具有一氧化铝介电层；
图3B为显示在一上电极形成后实施随后热处理期间一传统电容器的泄漏电流特性的曲线图，其中所述传统电容器具有一氧化铪及氧化铝的堆叠式介电层；
图4为显示依据本发明第一优选实施例的一电容器结构的图示，其中所述电容器结构包括一氧化铪与氧化铝合成介电层(alloyed dielectriclayer)；
图5为显示在依据本发明第一优选实施例通过采用原子层沉积技术形成所述氧化铪及氧化铝合成介电层时将气体供应至一反应室的时序图；
图6为显示一氧化铪及氧化铝堆叠式介电层、一[A/H/A/H/A/H/A/H/A]叠层介电层及一[HOAOAO]合成介电层的泄漏电流特性的曲线图，其中“A”、“H”及“O”代表原子或分子；
图7为显示依据本发明第二优选实施例的一电容器结构的图示，其中所述电容器结构包括一氧化铪与氧化铝合成介电层；
图8为显示在依据本发明第二优选实施例通过采用ALD技术形成所述氧化铪及氧化铝合成介电层时将气体供应至一反应室的时序图；
图9为显示依据本发明第三优选实施例的一电容器结构的图示。
具体实施方式
以下将结合附图详细说明本发明的优选实施例。
图4为显示依据本发明第一优选实施例的一电容器结构的图示，其中所述电容器结构具有一氧化铪及氧化铝合成介电层。
如图所示，所述电容器包括一下电极21、一氧化铪及氧化铝合成介电层22及一上电极23。具体地，所述氧化铪及氧化铝合成介电层22通过以均匀方式使氧化铝22A与氧化铪22B形成合金而形成。以下，所述氧化铪与氧化铝合成介电层22的分子结构为(HfO2)1-X(Al2O3)X，其中x代表分子组成系数。
更具体地，所述下电极21与所述上电极23由选自包括以下材料的组的材料制成：掺杂磷或砷的多晶硅、氮化钛、钌、氧化钌、铂、铱及氧化铱。例如所述下电极21及所述上电极23由多晶硅制成，由此形成硅-绝缘层-硅(SIS)的电容器结构。在另一例子中，所述下电极21可由多晶硅制成，而所述上电极23可由金属与金属氧化物中的一种制成。由此，形成金属-绝缘体-金属(MIM)的电容器结构。此外，所述下电极21可以形成为堆叠式、凹入式或圆柱式。
所述氧化铪及氧化铝合成介电层22是通过使用ALD技术沉积形成的。更详细地，重复实施以原子层为单元沉积所述氧化铝22A的循环(cycle)以及以原子层为单元沉积所述氧化铪22B的循环，以沉积所述具有所需厚度的氧化铪及氧化铝合成介电层22。
在所述氧化铪及氧化铝合成介电层22中，并非所述氧化铝22A与所述下电极21进行直接接触。同样地，并非所述氧化铪22B与所述上电极23进行直接接触。由于所述原子层沉积技术的特性，使这些结果成为可能。亦即，可通过控制重复所述循环的次数来不连续地沉积一原子层。因此，在所述氧化铪及氧化铝合成介电层22中，所述氧化铝22A与所述氧化铪22B均接触所述下电极21与所述上电极23。以下，所述以一原子层为单元所形成的氧化铝22A及氧化铪22B分别被称为所述氧化铝层及氧化铪层。
以下将更详细说明一种形成所述氧化铪及氧化铝合成介电层22的方法。
如上所述，实施所述原子层沉积技术，以形成分子结构为(HfO2)1-X(Al2O3)X -1的氧化铪与氧化铝合成介电层22，其中所述氧化铝层22A与所述氧化铪层22B接触所述下电极21与所述上电极23。在此时，控制重复沉积所述氧化铝层22A与所述氧化铪层22B的每个各自循环的次数，直到所述氧化铝层22A与所述氧化铪层22B的每个厚度在大约1埃至10埃间的范围。所述厚度范围使每一原子层以不连续的方式来形成。因此，如果所述厚度大于10埃，则每一原子层以相当连续的方式来形成，从而形成一氧化铪与氧化铝的堆叠式结构。
图5为显示在依据本发明第一优选实施例通过采用原子层沉积技术形成所述氧化铪与氧化铝合成介电层22时将气体供应至一反应室的时序图。
如已知的，首先将源气体供应至一反应室，以使所述源气体分子被化学地吸收到一基板的表面。然后，通过供应一净化气体来清除那些被物理吸收的源气体分子。将一反应气体供应至所述基板，以便使所述经化学吸收的源气体分子与所述反应气体进行反应。依此化学反应，可沉积一单原子层。之后，通过使用一净化气体来清除所述未反应的反应气体。所述连续步骤构成该单原子层沉积的一个循环。所述原子层沉积技术采用一表面反应机制以提供一稳定且均匀的薄层。同样地，与化学汽相沉积(CVD)技术相比，因为所述源气体与所述反应气体是分别依序提供及清除，所以所述原子层沉积技术可通过汽相反应以有效地防止粒子产生。
以下将更详细说明用以沉积结构为(HfO2)1-X(Al2O3)X的介电层22的单位循环。
所述单位循环可表示成为如下：
[(Hf/N2/O3/N2)y(Al/N2/O3/N2)z]n    单位循环1
在此，铪及铝是用以分别形成所述氧化铪层22B及所述氧化铝层22A的源气体。所述下标“y”及“z”代表重复(Hf/N2/O3/N2)及(Al/N2/O3/N2)的各自循环的次数。另一下标“n”代表重复[(Hf/N2/O3/N2)y(Al/N2/O3/N2)z]的循环的次数。在此，“y”、“z”及“n”为自然数。
对所述单位循环1来说，更具体的是，(Hf/N2/O3/N2)y循环表示顺序提供铪源气体、氮净化气体、臭氧氧化剂及氮净化气体的步骤，且所述循环被重复进行y次。同样地，(Al/N2/O3/N2)z循环表示顺序提供铝源气体、氮净化气体、臭氧氧化剂及氮净化气体的步骤，且所述循环被重复进行z次。重复所述循环y次及z次，以分别沉积具有所需厚度的单层的氧化铪22B及氧化铝22A。
针对所述氧化铝22A的单原子层沉积，首先使维持在室温的三甲基铝合金(Al(CH3)3)的源气体流入一反应室大约0.1秒至3秒的时间。以下将所述三甲基铝合金简称为TMA。在此时，使所述反应室的温度保持在大约200℃至350℃之间，且使其压力保持在大约0.1托至10托之间。所述TMA源气体分子被吸收到所述下电极21上。之后，使一氮净化气体流入所述反应室大约0.1秒至约5秒的时间，以去除未被吸收的TMA源气体分子。然后，使作为反应气体的臭氧氧化剂流入所述反应室大约0.1秒至3秒的时间，以引起所述被吸收TMA源气体分子与所述臭氧气体分子间的反应。所述反应会造成一氧化铝22A原子层的沉积。接下来，使一氮净化气体流入所述反应室大约0.1秒至5秒的时间，以清除未反应的臭氧分子及所述反应的副产物。
所述顺序提供TMA源气体、氮净化气体、臭氧反应气体及氮净化气体的步骤构成一个单位循环，该单位循环被重复进行z次，以沉积所述具有所需厚度的氧化铝层22A。在此，除了所述TMA之外，可使用改进的TMA(MTMA；Al(CH)3N(CH2)5CH3)来作为铝源气体。除了臭氧气体之外，可使用水及氧气等离子体来作为氧化剂。亦可使用如氩气的惰性气体作为所述净化气体。
针对所述氧化铪22B的单原子层沉积，在一汽化器中汽化一选自由HfCl4、Hf(NO3)4、Hf(NCH3C2H5)4、Hf(N(CH3)2)4及Hf(N(C2H5)2)4所组成的组的源气体，以及使所述汽化的源气体流入一反应室中，由此使该铪源气体分子被吸收，其中所述反应室的温度维持在200℃至400℃之间，压力保持在0.1托至10托之间。然后，使一氮净化气体流入所述反应室大约0.1秒至5秒的时间，以清除未被吸收的铪源气体分子。使一臭氧反应气体流入所述反应室大约0.1秒至3秒的时间，以引导所述被吸收的铪源气体分子与所述臭氧气体分子间的反应。从所述化学反应可沉积一氧化铪22B的单原子层。接下来，使氮净化气体流入所述反应室大约0.1秒至5秒的时间，以清除未反应的臭氧气体分子及所述反应的副产物。
所述顺序提供铪源气体、氮净化气体、臭氧反应气体及氮净化气体的步骤构成一个单位循环，该单位循环被重复进行y次，以沉积具有所需厚度的氧化铪层22B。除了所述臭氧气体之外，可使用水及氧等离子体来作为所述氧化剂。也可使用如氩气的惰性气体来作为所述净化气体。
众所皆知，所述原子层沉积技术是以脉冲样单元(pulse-like unit)来进行。重复所述单位循环1，以形成分子结构为(HfO2)1-x(Al2O3)x的介电层22，其中以一预定分子组成系数均匀地形成所述氧化铪层22B与所述氧化铝层22A。
形成所述具有(HfO2)1-x(Al2O3)x分子结构的介电层22需要有下列条件。首先，重复n次所述单位循环1，其中所述单位循环1包括重复进行y次(Hf/N2/O3/N2)的循环以及重复进行z次(Al/N2/O3/N2)的循环。但是，特别控制重复所述每一循环的次数，即y及z，使得由所述(Hf/N2/O3/N2)的循环所形成的氧化铪层22B的厚度以及由所述(Al/N2/O3/N2)的循环所形成的氧化铝层22A的厚度大约在1埃至10埃的范围内，以便最有效地使氧化铪及氧化铝均匀地在一起形成合金。如果每一单原子层的厚度大于约10埃，则每一单原子层会显示出一连续特性，进而导致相同于传统氧化铪及氧化铝堆叠式介电层的介电特性或者更差的介电特性。
第二，必须适当控制重复所述两个循环的次数(亦即y及z)的比率，以使所述氧化铝层22A占大约30％至60％的比率，以便通过使所述氧化铪及氧化铝形成合金来形成一非晶形薄介电层，进而获得一极好电特性。
图6为显示一氧化铪及氧化铝堆叠式介电层、一[A/H/A/H/A/H/A/H/A]叠层介电层及一[HOAOAO]合金层的泄漏电流特性的曲线图。当上述所列的层被用作一电容器的介电层时，可获得所述泄漏电流特性。在此，“A”、“H”及“O”代表被用作形成所述所需层的一特定结构的原子或分子。
如图所示，通过堆叠厚度分别为约20埃和约25埃的氧化铪及氧化铝形成所述氧化铪及氧化铝堆叠式介电层。所述[A/H/A/H/A/H/A/H/A]叠层是通过交替层叠每个厚度约10埃的氧化铝及氧化铪而形成的。所述[HOAOAO]合金层是通过依据本发明第一优选实施例实施所述(Hf/N2/O3/N2)1(Al/N2/O3/N2)2的单位循环而形成的。
对图6中所述层的泄漏电流特性来说，更具体地，如同所述氧化铪及氧化铝堆叠式介电层，由于所述氧化铝层的接触特性，基于所述第一优选实施例所形成的[HOAOAO]合金层在一低电源电压VL情况下显示出一低泄漏电流特性。同样地，在所述低电源电压VL情况下，所述[HOAOAO]合金层显示出一高起升电压(take-off voltage)特性。在此，所述起升电压是指一泄漏电流突然增加的电压。然而，由于所述氧化铪的接触特性明显优于所述氧化铝的接触特性，所以在一高电源电压VH情况下，所述[HOAOAO]合金层显示出一高击穿电压特性。亦即，在所述高电源电压VH的情况下，所述[HOAOAO]合金层的泄漏电流以平缓斜率来增加。与所述[HOAOAO]合金层相比，所述氧化铪及氧化铝堆叠式介电层及所述[A/H/A/H/A/H/A/H/A]叠层的泄漏电流以陡峭斜率急剧地增加。同样地，在所述相同高电源电压VH的情况下，所述[HOAOAO]合金层与其它层相比具有一低泄漏电流密度。
所述[HOAOAO]合金层即使在所述高电源电压VH情况下仍表现出具有所述特征的泄漏电流特性是因为通常存在于所述氧化铝层中的负电荷的缺陷及通常存在于所述氧化铪层中的正电荷的缺陷会彼此补偿。因此，与所述氧化铪及氧化铝堆叠式介电层相比，所述[HOAOAO]合成介电层在所述低电源电压VL情况下与所述高电源电压VH情况下均显示出极好的泄漏电流特性。
同样地，在所述[HOAOAO]合金层中，所述氧化铪层与上电极及下电极的直接接触被最小化，由此抑制由在所述上电极形成后进行的热处理所造成的泄漏电流及介电特性的降级。
图7为显示依据本发明第二优选实施例的一电容器结构的图示。
如图所示，所述电容器包括一下电极31、一氧化铪及氧化铝介电层32及一上电极33。在此，所述下电极31及所述上电极33由多晶硅制成。同样地，所述氧化铪及氧化铝合成介电层32是通过使氧化铝层32A与氧化铪层32B均匀地形成合金所形成的。以下，所述所形成的氧化铪及氧化铝合成介电层32的分子结构为(HfO2)1-x(Al2O3)x，其中x代表一分子组成系数。
具体地，通过采用原子层沉积技术来形成所述氧化铪及氧化铝介电层32。更详细地，重复进行一单位循环，以沉积所述具有所需厚度的氧化铪及氧化铝合成介电层32。所述单位循环可表示成如下：
[(Hf-Al)/N2/O3/N2]w    单位循环2
在此，Hf-Al代表一单分子源气体，其中Hf及Al混合存在于一单分子中。如HfAl(MMP)2(OiPr)5的物质是所述铪与铝单分子源气体的一个例子。在此，MMP及OiPr分别代表甲基硫丙醛(methylthiopropionaldehyde)及异丙氧化物(isopropoxides)
在第一优选实施例中，分别供应所述铪源气体及铝源气体，如图5的单位循环1中所述。然而，在第二优选实施例中，使用如单位循环2中所示的铪及铝的单分子源气体。所述单分子源气体的使用简化了供应所述源气体的步骤并进一步缩短了所述整个循环的全部周期。在混合铪及铝以形成一单分子时，可通过控制每一铪及铝的比率来控制所述铪及铝的组成系数。
图8为显示在依据本发明第二优选实施例通过采用原子层沉积技术形成所述氧化铪及氧化铝合成介电层32时将气体供应至一反应室的时序图。
如图所示，所述(Hf-Al/N2/O3/N2)w的单位循环涉及顺序提供Hf-Al单分子源气体、氮净化气体、作为反应气体的臭氧氧化剂及氮净化气体的步骤。重复所述循环w次，直到所述氧化铪及氧化铝合成介电层32达到一所需厚度为止。在此，“w”为自然数。
以下将更详细描述所述原子层沉积技术的单位循环2。首先，使维持在室温的源气体，例如HfAl(MMP)2(OiPr)5)流入一反应室大约0.1秒至约3秒的时间，以使所述HfAl(MMP)2(OiPr)5源气体被吸收。在此时，使所述反应室的温度保持在大约200℃至350℃之间，压力保持在大约0.1托至10托之间。接下来，使所述氮净化气体流入所述反应室大约0.1秒至5秒的时间，以清除未被吸收的HfAl(MMP)2(OiPr)5分子。之后，使所述臭氧反应气体流入所述反应室大约0.1秒至3秒的时间，以引导所述被吸收的HfAl(MMP)2(OiPr)5分子与所述所供应的臭氧气体之间的反应。依所述反应，可沉积一由所述氧化铪层32B及所述氧化铝层32A所构成的(HfO2)1-x(Al2O3)x原子层。使所述氮净化气体再次流入所述反应室约0.1秒至5秒的时间，以清除所述未反应的臭氧及所述反应的副产物。
重复w次所述单位循环2，直到所述氧化铪及氧化铝合成介电层32达到所需厚度为止，其中，所述单位循环2包括顺序提供所述HfAl(MMP)2(OiPr)5源气体、所述氮净化气体、所述臭氧反应气体及所述氮净化气体的步骤。同时，除了所述臭氧气体之外，可使用水及氧等离子体作为氧化剂。也可使用如氩的惰性气体作为所述净化气体。
图9为显示依据本发明第三优选实施例的一电容器结构的图示。
如图所示，所述电容器包括一下电极41、一第一氧化铪及氧化铝合成介电层42A、一氧化铪及氧化铝堆叠式介电层43、一第二氧化铪及氧化铝合成介电层42B及一上电极44。
具体地，所述下电极41及所述上电极44由选自包括掺杂磷或砷的多晶硅、氮化钛、钌、氧化钌、铂、铱及氧化铱的组的材料制成。例如，所述下电极41及所述上电极44由多晶硅所制成，由此形成一SIS电容器结构。另一例子中，所述下电极41由多晶硅所制成，而所述上电极44由金属及金属氧化物中之一所制成。此电容器结构被称为MIS。同样地，所述下电极41及所述上电极44由金属及金属氧化物中之一所制成，由此形成一MIM电容器结构。此外，所述下电极41可以被形成为层叠式、凹入式或圆柱式。
所述第一及第二氧化铪及氧化铝合成介电层42A及42B所具有的分子结构为(HfO2)1-X(Al2O3)X，该分子结构是通过重复地进行所述ALD技术的单位循环1与单位循环2形成的。由于通过ALD技术形成的该合金结构，因此并非只是与所述下电极41直接接触的氧化铝层及与所述上电极44直接接触的氧化铪层。亦即，可通过控制重复所述单位循环的次数以不连续地形成一原子层。
结果，在第三优选实施例中，所述第一及第二氧化铪及氧化铝合成介电层42A及42B的氧化铝及氧化铪均与所述下电极41与所述上电极44接触。
同时，位于所述第一氧化铪及氧化铝合成介电层42A与所述第二氧化铪及氧化铝合成介电层42B之间的氧化铪及氧化铝堆叠式介电层43是通过顺序地层叠所述氧化铪层及氧化铝层或所述氧化铝层及氧化铪层所形成的。以下，按氧化铪及氧化铝次序所顺序层叠的介电层以及按氧化铝及氧化铪次序所顺序层叠的介电层可分别表示为Al2O3/HfO2堆叠式介电层及HfO2/Al2O3堆叠式介电层。所述氧化铪及氧化铝堆叠式介电层43是通过同样使用形成所述第一及第二氧化铪及氧化铝合成介电层42A及42B所采用的ALD技术所形成的。然而，增加重复所述单位循环的次数，以连续地形成所述多个原子层。例如，在通过重复n次所述(Hf/N2/O3/N2)y(Al/N2/O3/N2)z的单位循环1以形成所述第一氧化铪及氧化铝合成介电层42A之后，重复进行(Al/N2/O3/N2)的循环，直到所述所沉积的氧化铝具有约6埃至10埃的厚度为止。然后，重复进行(Hf/N2/O3/N2)的循环，直到所述所沉积的氧化铪具有约6埃至10埃的厚度为止。
依据所述的内容，在使用所述单位循环1来沉积所述第一及第二氧化铪及氧化铝合成介电层42A及42B的情况下，控制重复由各个下标“y”、“z”及“n”表示的每个相应的循环的次数，以形成结构为(Hf/N2/O3/N2)y(Al/N2/O3/N2)z的氧化铪及氧化铝合成介电层，其中所述氧化铪及氧化铝是以均匀方式来形成合金。同样地，控制重复由所述各下标y及z表示的每个相应周期的次数，以形成所述氧化铪及氧化铝堆叠式层43，其中，以及所述氧化铪层及氧化铝层被以独立的方式沉积。
在本发明第三优选实施例中，所述第一及第二氧化铪及氧化铝合成介电层42A及42B与所述下电极41及所述上电极44均接触。然而，仍然可形成只接触所述下电极41或所述上电极44的氧化铪及氧化铝合成介电层。
依据所述第一至第三优选实施例，使具有好的介电特性的氧化铪及具有好的泄漏电流特性的氧化铝一起形成合金，以形成所述同一介电层。因此，与所述下电极直接接触的层包含有氧化铪，由此提供增加击穿电压的效应。同样地，使氧化铪及氧化铝铸成合金以形成所述介电层，进而允许一接触所述上电极的层包含有氧化铝。因此，可降低泄漏电流以及可进一步制造一具有极好介电特性的高品质电容器。
本发明包含涉及2003年11月22日向韩国专利局所提出的韩国专利申请第2003-0083399号(KR 2003-0083399)的主题。在此将参考引用该韩国专利申请的全部内容。
虽然已以有关优选实施例对本发明进行了说明，但是对本专业技术人员来说很明显的是可在不脱离权利要求所限定的本发明的范围的情况下进行不同的变化和改进。

Claims (23)

1.一种电容器，包括：
一下电极；
一介电层，形成于所述下电极上；以及
一上电极，形成于所述介电层上，其中，与所述下电极和所述上电极中之一接触的所述介电层的一部分是通过使氧化铪与氧化铝一起形成合金而形成的。
2.如权利要求1所述的电容器，其中，所述介电层的氧化铪及氧化铝是通过采用原子层沉积技术而形成的单原子薄层。
3.如权利要求2所述的电容器，其中，所述氧化铪及氧化铝的命名分别为HfO2及Al2O3，且该氧化铪及氧化铝合成介电层的分子结构为(HfO2)1-x(Al2O3)x，其中x代表分子组成系数。
4.如权利要求3所述的电容器，其中，所述氧化铪层及所述氧化铝层每一个的厚度均在大约1埃至大约10埃的范围。
5.如权利要求3所述的电容器，其中，在所述分子结构(HfO2)1-x(Al2O3)x中，表示所述氧化铝层的分子组成系数的下标x在大约0.3至大约0.6的范围。
6.如权利要求1所述的电容器，其中，所述下电极及所述上电极由选自一包括多晶硅、氮化钛、钌、氧化钌、铂、铱及氧化铱的组的材料制成。
7.如权利要求1所述的电容器，其中，所述介电层与所述下电极进行接触，且在所述介电层与所述上电极之间布置一通过顺序层叠氧化铝及氧化铪而形成的一叠层。
8.如权利要求7所述的电容器，其中，将所述介电层再置于所述上电极与所述叠层之间。
9.一种电容器，包括：
由多晶硅制成的一下电极；
由多晶硅制成的一上电极；以及
形成于所述下电极与所述上电极之间的一介电层，且所述介电层在与所述下电极与所述上电极中之一接触的一区域处使用氧化铪及氧化铝来形成合金。
10.如权利要求9所述的电容器，其中，所述介电层的氧化铪及氧化铝是通过采用原子层沉积技术而沉积形成的单原子薄层。
11.如权利要求10所述的电容器，其中，所述氧化铪及氧化铝的命名分别为HfO2及Al2O3，且所述氧化铪及氧化铝合成介电层的分子结构为(HfO2)1-x(Al2O3)x，其中x代表一分子组成系数。
12.如权利要求11所述的电容器，其中，所述氧化铪层及所述氧化铝层每一层的厚度均在大约1埃至大约10埃的范围。
13.如权利要求11所述的电容器，其中，在所述分子结构(HfO2)1-x(Al2O3)x中，代表所述氧化铝层的分子组成系数的下标x在大约0.3至大约0.6的范围。
14.一种制造电容器的方法，包括下列步骤：
形成一下电极；
在所述下电极上形成一由氧化铪及氧化铝形成的合成介电层；以及
在所述介电层上形成一上电极。
15.如权利要求14所述的方法，其中，在形成所述氧化铪及氧化铝合成介电层的步骤中，所述氧化铪及所述氧化铝是通过采用原子层沉积技术而沉积的。
16.如权利要求15所述的方法，其中，形成所述氧化铪及氧化铝合成介电层的步骤包括下列步骤：
通过重复提供铪源气体、净化气体、氧化剂及净化气体的第一循环形成一氧化铪层；
通过重复提供铝源气体、净化气体、氧化剂及净化气体的第二循环形成一氧化铝层；以及
通过重复将所述第一循环及所述第二循环混合所获得的第三循环来形成一分子结构为(HfO2)1-X(Al2O3)X的氧化铪及氧化铝合金层，其中x代表一分子组成系数。
17.如权利要求16所述的方法，其中，在所述第一循环中，所述铪源气体选自包括HfCl4、Hf(NO3)4、Hf(NCH3C2H5)4、Hf(N(CH3)2)4及Hf(N(C2H5)2)4的组，所述氧化剂是臭氧、水及氧等离子体中的一种，且所述净化气体是氮气及氩气中的一种。
18.如权利要求16所述的方法，其中，在所述第二循环中，所述铝源气体是三甲基铝及改进的三甲基铝中的一种，所述氧化剂是臭氧、水及氧等离子体中的一种，且所述净化气体是氮气及氩气中的一种。
19.如权利要求16所述的方法，其中，在所述分子结构(HfO2)1-X(Al2O3)X中，代表所述氧化铝层的分子组成系数的下标x在大约0.3至大约0.6的范围。
20.如权利要求16所述的方法，其中，所述氧化铪层及所述氧化铝层每一层的厚度在大约1埃至10埃的范围。
21.如权利要求15所述的方法，其中，形成所述氧化铪及所述氧化铝合成介电层的步骤包括通过重复提供结合于单分子中的铪与铝的源气体、净化气体、氧化剂及净化气体的循环，形成具有(HfO2)1-X(Al2O3)X分子结构的氧化铪及氧化铝合金层的步骤，其中，x代表分子组成系数。
22.如权利要求21所述的方法，其中，所述单分子铪及铝的源气体为HfAl(MMP)2(OiPr)5，所述氧化剂为臭氧、水及氧等离子体中的一种，且所述净化气体是氮气及氩气中的一种。
23.如权利要求15所述的方法，其中，所述下电极及所述上电极由选自包括多晶硅、氮化钛、钌、氧化钌、铂、铱及氧化铱的组的材料制成。
CNA2004100626276A 2003-11-22 2004-06-30 具有氧化铪与氧化铝合成介电层的电容器及其制造方法 Pending CN1619819A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR200383399 2003-11-22
KR1020030083399A KR100584996B1 (ko) 2003-11-22 2003-11-22 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2009102606655A Division CN101714506B (zh) 2003-11-22 2004-06-30 具有氧化铪与氧化铝合成介电层的电容器及其制造方法

Publications (1)

Publication Number Publication Date
CN1619819A true CN1619819A (zh) 2005-05-25

Family

ID=34588000

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2004100626276A Pending CN1619819A (zh) 2003-11-22 2004-06-30 具有氧化铪与氧化铝合成介电层的电容器及其制造方法
CN2009102606655A Expired - Fee Related CN101714506B (zh) 2003-11-22 2004-06-30 具有氧化铪与氧化铝合成介电层的电容器及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2009102606655A Expired - Fee Related CN101714506B (zh) 2003-11-22 2004-06-30 具有氧化铪与氧化铝合成介电层的电容器及其制造方法

Country Status (6)

Country Link
US (2) US7229888B2 (zh)
JP (1) JP5013662B2 (zh)
KR (1) KR100584996B1 (zh)
CN (2) CN1619819A (zh)
DE (1) DE102004020157A1 (zh)
TW (1) TWI250539B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100395891C (zh) * 2006-03-30 2008-06-18 复旦大学 高性能金属/绝缘体/金属结构的电容器的制备方法
CN101271841B (zh) * 2007-03-23 2010-09-08 海力士半导体有限公司 制造半导体器件的方法
CN102560419A (zh) * 2011-11-29 2012-07-11 华东师范大学 一种氧化铝超薄薄膜的制备方法
CN104584447A (zh) * 2012-08-28 2015-04-29 皇家飞利浦有限公司 针对电容性无线供电系统的电击穿保护
CN106653591A (zh) * 2016-12-12 2017-05-10 东莞市广信知识产权服务有限公司 一种在GaN表面生长高K介质的方法
CN106783976A (zh) * 2016-12-12 2017-05-31 东莞市广信知识产权服务有限公司 一种GaN沟道MOS界面结构
CN109666920A (zh) * 2017-10-13 2019-04-23 三星显示有限公司 制造金属氧化物膜的方法和包括金属氧化物膜的显示装置
CN111668023A (zh) * 2020-05-13 2020-09-15 肇庆市华师大光电产业研究院 一种电学性能优异的铪铝氧薄膜的制备方法及其在制备射频薄膜电容器中的应用

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100584996B1 (ko) * 2003-11-22 2006-05-29 주식회사 하이닉스반도체 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법
JP2006060170A (ja) * 2004-08-24 2006-03-02 Nec Electronics Corp キャパシタおよび半導体装置の製造方法
TW200620472A (en) * 2004-09-09 2006-06-16 Tokyo Electron Ltd Thin film capacitor, method for forming same, and computer readable recording medium
KR20060072338A (ko) * 2004-12-23 2006-06-28 주식회사 하이닉스반도체 유전체막 형성방법 및 이를 이용한 반도체 소자의캐패시터 형성방법
KR100652420B1 (ko) * 2005-03-23 2006-12-01 삼성전자주식회사 유전막 제조방법, 그 유전막을 포함하는 ｍｉｍ 캐패시터의제조방법 및 그 유전막을 제조하기 위한 배치 타입 ａｌｄ장치
KR100691004B1 (ko) * 2005-04-15 2007-03-09 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100683489B1 (ko) * 2005-06-24 2007-02-15 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
JP2007081265A (ja) * 2005-09-16 2007-03-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100759215B1 (ko) * 2005-12-21 2007-09-14 동부일렉트로닉스 주식회사 반도체소자의 커패시터 및 그 제조방법
JP2007201083A (ja) 2006-01-25 2007-08-09 Elpida Memory Inc キャパシタの製造方法
KR100829608B1 (ko) * 2006-08-30 2008-05-14 삼성전자주식회사 박막 제조 방법 및 이를 이용한 게이트 구조물 및커패시터의 제조 방법
KR100819002B1 (ko) * 2006-10-20 2008-04-02 삼성전자주식회사 비휘발성 메모리 소자 제조 방법
DE102007002962B3 (de) * 2007-01-19 2008-07-31 Qimonda Ag Verfahren zum Herstellen einer dielektrischen Schicht und zum Herstellen eines Kondensators
KR100829539B1 (ko) * 2007-04-13 2008-05-16 삼성전자주식회사 박막 제조 방법, 이를 이용한 게이트 구조물 및 커패시터의제조 방법
US20090066407A1 (en) * 2007-09-12 2009-03-12 Rochester Institute Of Technology Charge pump systems and methods thereof
JP2010103140A (ja) * 2008-10-21 2010-05-06 Seiko Epson Corp 容量素子及びその製造方法、並びに電気光学装置
US20100202099A1 (en) * 2009-02-12 2010-08-12 Lite-On Capital Inc. Thin film capacitor
JP5801632B2 (ja) * 2011-07-15 2015-10-28 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
EP2695966B1 (en) * 2012-08-06 2018-10-03 IMEC vzw ALD method
US9543375B2 (en) * 2014-06-27 2017-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. MIM/RRAM structure with improved capacitance and reduced leakage current
CN105355539A (zh) * 2015-10-12 2016-02-24 华东师范大学 一种碲镉汞表面绝缘层的制备方法
JP6723116B2 (ja) * 2016-08-31 2020-07-15 株式会社日本製鋼所 原子層成長装置および原子層成長方法
US10840350B2 (en) * 2016-10-31 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Nanolaminate structure, semiconductor device and method of forming nanolaminate structure
CN108511424A (zh) * 2018-05-30 2018-09-07 睿力集成电路有限公司 集成电路电容器及其制造方法、半导体器件
CN108962725B (zh) * 2018-07-30 2022-10-18 美国麦可松科技有限公司 一种人构性高介电常数的介电薄膜及其制备方法
KR20210108736A (ko) 2020-02-26 2021-09-03 삼성전자주식회사 커패시터, 이를 포함하는 반도체 장치. 및 커패시터 제조 방법
US11309383B1 (en) * 2020-12-15 2022-04-19 International Business Machines Corporation Quad-layer high-k for metal-insulator-metal capacitors

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5733661A (en) * 1994-11-11 1998-03-31 Mitsubishi Chemical Corporation High-permittivity composite oxide film and uses thereof
US20020036313A1 (en) * 2000-06-06 2002-03-28 Sam Yang Memory cell capacitor structure and method of formation
US6664186B1 (en) * 2000-09-29 2003-12-16 International Business Machines Corporation Method of film deposition, and fabrication of structures
US6660660B2 (en) 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
US6844604B2 (en) * 2001-02-02 2005-01-18 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
US7026219B2 (en) * 2001-02-12 2006-04-11 Asm America, Inc. Integration of high k gate dielectric
JP2002314072A (ja) * 2001-04-19 2002-10-25 Nec Corp 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置
EP1256638B1 (en) * 2001-05-07 2008-03-26 Samsung Electronics Co., Ltd. Method of forming a multi-components thin film
JP2002343790A (ja) * 2001-05-21 2002-11-29 Nec Corp 金属化合物薄膜の気相堆積方法及び半導体装置の製造方法
FR2834242B1 (fr) * 2001-12-31 2004-07-02 Memscap Structure multicouche, utilisee notamment en tant que materiau de forte permittivite relative
US6713199B2 (en) * 2001-12-31 2004-03-30 Memscap Multilayer structure used especially as a material of high relative permittivity
KR100456554B1 (ko) * 2002-01-04 2004-11-09 삼성전자주식회사 반도체 장치의 커패시터 및 그 제조 방법
TWI256688B (en) * 2002-02-01 2006-06-11 Grand Plastic Technology Corp Method for wet etching of high k thin film at low temperature
KR100471164B1 (ko) * 2002-03-26 2005-03-09 삼성전자주식회사 금속-절연체-금속 캐패시터를 갖는 반도체장치 및 그제조방법
US7135421B2 (en) * 2002-06-05 2006-11-14 Micron Technology, Inc. Atomic layer-deposited hafnium aluminum oxide
JP4614639B2 (ja) * 2002-06-10 2011-01-19 アイメック Ｈｆ含有組成物の誘電率（ｋ値）増進
KR20040001902A (ko) 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체장치의 캐패시터 제조방법
KR100450681B1 (ko) * 2002-08-16 2004-10-02 삼성전자주식회사 반도체 메모리 소자의 커패시터 및 그 제조 방법
KR100450685B1 (ko) * 2002-11-30 2004-10-01 삼성전자주식회사 유전막 공정을 단순화하여 반도체 소자의 커패시터를제조하는 방법과 그 유전막을 형성하는 장치
KR20040079685A (ko) 2003-03-10 2004-09-16 삼성전자주식회사 반도체 장치의 케패시터 제조 방법
KR101159070B1 (ko) * 2003-03-11 2012-06-25 삼성전자주식회사 고유전율 산화막 형성방법, 이 방법으로 형성된 유전막이구비된 커패시터 및 그 제조방법
KR20050007496A (ko) 2003-07-08 2005-01-19 삼성전자주식회사 원자층 적층 방식의 복합막 형성방법 및 이를 이용한반도체 소자의 커패시터 형성방법
KR100584996B1 (ko) * 2003-11-22 2006-05-29 주식회사 하이닉스반도체 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100395891C (zh) * 2006-03-30 2008-06-18 复旦大学 高性能金属/绝缘体/金属结构的电容器的制备方法
CN101271841B (zh) * 2007-03-23 2010-09-08 海力士半导体有限公司 制造半导体器件的方法
CN102560419A (zh) * 2011-11-29 2012-07-11 华东师范大学 一种氧化铝超薄薄膜的制备方法
CN104584447A (zh) * 2012-08-28 2015-04-29 皇家飞利浦有限公司 针对电容性无线供电系统的电击穿保护
CN104584447B (zh) * 2012-08-28 2017-09-26 飞利浦灯具控股公司 针对电容性无线供电系统的电击穿保护
CN106653591A (zh) * 2016-12-12 2017-05-10 东莞市广信知识产权服务有限公司 一种在GaN表面生长高K介质的方法
CN106783976A (zh) * 2016-12-12 2017-05-31 东莞市广信知识产权服务有限公司 一种GaN沟道MOS界面结构
CN109666920A (zh) * 2017-10-13 2019-04-23 三星显示有限公司 制造金属氧化物膜的方法和包括金属氧化物膜的显示装置
US11362162B2 (en) 2017-10-13 2022-06-14 Samsung Display Co., Ltd. Method of manufacturing metal oxide film and display device including metal oxide film
CN111668023A (zh) * 2020-05-13 2020-09-15 肇庆市华师大光电产业研究院 一种电学性能优异的铪铝氧薄膜的制备方法及其在制备射频薄膜电容器中的应用
CN111668023B (zh) * 2020-05-13 2021-10-08 肇庆市华师大光电产业研究院 一种铪铝氧薄膜的制备方法及其应用

Also Published As

Publication number Publication date
JP2005159271A (ja) 2005-06-16
US20050110115A1 (en) 2005-05-26
CN101714506A (zh) 2010-05-26
TWI250539B (en) 2006-03-01
US7416936B2 (en) 2008-08-26
DE102004020157A1 (de) 2005-06-23
JP5013662B2 (ja) 2012-08-29
TW200518130A (en) 2005-06-01
CN101714506B (zh) 2013-08-21
US20070223176A1 (en) 2007-09-27
US7229888B2 (en) 2007-06-12
KR20050049701A (ko) 2005-05-27
KR100584996B1 (ko) 2006-05-29

Similar Documents

Publication Publication Date Title
CN1619819A (zh) 具有氧化铪与氧化铝合成介电层的电容器及其制造方法
CN1619820A (zh) 氧化铬及氧化铝合成介电层及其制造方法
CN1893081A (zh) 具有纳米复合电介质层的电容器及其制造方法
CN1855500A (zh) 具有纳米复合电介质结构的电容器及其制造方法
CN1302150C (zh) 形成贵金属薄膜的方法
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
CN1181529C (zh) 半导体装置的电容器的制造方法
CN1122306C (zh) 制造半导体器件电容器的方法
CN101050522A (zh) 形成四方氧化锆层的方法及制造具有该层的电容器的方法
US8319296B2 (en) Semiconductor device including carbon-containing electrode and method for fabricating the same
CN101064349A (zh) 具有包括氧化锆的叠层介电结构的快闪存储器件及其制造方法
CN1849703A (zh) 高k金属氧化物的原子层沉积
JP2005217409A (ja) 半導体素子の多層誘電体構造物、半導体及びその製造方法
CN1976008A (zh) 半导体器件中电容器的制造方法
CN1261986C (zh) 含高介电常数绝缘膜的半导体设备和该设备的制造方法
CN1172361C (zh) 半导体装置的电容器的制造方法
CN1820352A (zh) 电容器结构及其形成方法
CN1839217A (zh) 在基体上沉积材料的方法以及在基体上形成层的方法
CN1269184C (zh) 由二氧化硅制成之铅直图案层之制造方法
CN1266749C (zh) 半导体器件的制造方法
CN1689146A (zh) 半导体器件及其制造方法
CN1716534A (zh) 形成半导体器件的电容器的方法
KR100582405B1 (ko) 캐패시터 및 그 제조 방법
KR100744656B1 (ko) 캐패시터 제조 방법
KR20050050003A (ko) 원자층증착 기술을 사용하여 탄소 불순물들을 함유하는유전막을 형성하는 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20050525