CN1855500A - 具有纳米复合电介质结构的电容器及其制造方法 - Google Patents

具有纳米复合电介质结构的电容器及其制造方法 Download PDF

Info

Publication number
CN1855500A
CN1855500A CNA2005100975303A CN200510097530A CN1855500A CN 1855500 A CN1855500 A CN 1855500A CN A2005100975303 A CNA2005100975303 A CN A2005100975303A CN 200510097530 A CN200510097530 A CN 200510097530A CN 1855500 A CN1855500 A CN 1855500A
Authority
CN
China
Prior art keywords
layer
hfo
source
dielectric layer
nano
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100975303A
Other languages
English (en)
Other versions
CN100481461C (zh
Inventor
吉德信
洪权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1855500A publication Critical patent/CN1855500A/zh
Application granted granted Critical
Publication of CN100481461C publication Critical patent/CN100481461C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G9/00—Bed-covers; Counterpanes; Travelling rugs; Sleeping rugs; Sleeping bags; Pillows
    • A47G9/10—Pillows
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Otolaryngology (AREA)
  • Pulmonology (AREA)
  • General Health & Medical Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Inorganic Insulating Materials (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

提供了一种具有纳米复合电介质结构的电容器及其制造方法。所述电容器包括：下电极、纳米复合电介质结构和上电极。通过以纳米组合物形式混合氧化铪(HfO2)层和介电常数等于或大于所述HfO2层的介电常数的电介质层获得所述纳米复合电介质结构。所述电介质层包括选自ZrO2、La2O3和Ta2O5的材料，每个层具有约25到约30的介电常数和约4.3到约7.8的带隙能级。

Description

具有纳米复合电介质结构的电容器及其制造方法
技术领域
本发明涉及半导体器件及其制造方法；并且更具体而言，涉及具有纳米复合电介质结构的电容器及其制造方法。
背景技术
由于存储器产品的大规模集成已由半导体技术中微小化的加速，单位单元的尺寸已迅速缩小并且可实现低工作电压。然而，尽管单元的尺寸已减小，操作存储器器件所需的容量应大于每单元25pF，以防止软错误事件并缩短刷新时间。因此，即使已实现了具有大的表面积的半球形电极表面的三维存储节点，用于使用氮化硅(Si3N4)层的动态随机访问存储器(DRAM)的NO电容器的高度已持续增加。氮化硅层通常使用二氯硅烷(DCS)形成。
因为保证NO电容器有具有高于256M的DRAM所需的足够的容量水平受到限制，所以使用高-k介质材料或三维存储节点(如，圆柱或凹型存储节点)来克服该容量限制。高-k电介质材料的实例为氧化钽(Ta2O5)、氧化铝(Al3O2)和氧化铪(HfO2)。
然而，Ta2O5具有不良的泄漏电流特性。尽管介电常数为9的Al3O2具有好的泄漏电流特性，由于低介电常数值，保证所需的容量水平仍然受到限制。因为HfO2的高介电常数，HfO2能够保证容量；然而，HfO2具有低击穿电压强度。因此，HfO2倾向于电击，由此减小电容器的耐久性。
因此，已提出了包括HfO2和Al3O2的堆叠结构，即双电介质结构。
图1是示出具有HfO2/Al3O2传统电介质结构的电容器的截面图。
电介质结构12形成于下电极11和上电极13之间并通过堆叠Al3O2层12A和HfO2层12B而具有双电介质结构。
由于Al3O2具有低介电常数，在亚-80nm的器件中Al3O2以纳米组合物的形式制造，以减少泄漏电流。因为即使当Al3O2形成很薄时，Al3O2也可保证预期水平的泄漏电流，在最高80nm的器件中可实现良好的电特性和大规模生产。然而，常常难以将Al3O2应用到DRAM中的凹型电容器，因为凹型电容器需要在更大程度上减小的等效氧化物厚度。
因此，包括以预定比率混合的HfO2和Al3O2的组合物的电介质结构，即以HfO2_Al3O2的纳米组合物形成的电介质结构，当前已被用作以凹形结构形成的电容器电介质层。在下文中，这种电介质结构将称作“HfAlO纳米复合电介质层”。尽管有该优点，HfAlO纳米复合电介质层具有13到15范围内的低介电常数。
图2是示出包括Al3O2、HfO2和纳米复合HfAlO的传统电介质材料的介电常数值的图。
如所示，HfO2和Al3O2分别具有25和9的介电常数。另一方面，其中HfO2和Al3O2以纳米组合物形式混合的HfAlO纳米复合电介质层具有从13到15范围内的介电常数。特别地，在HfAlO纳米复合电介质层中Hf与Al的混合比为大约1∶1。
由于HfAlO纳米复合电介质层具有比HfO2低的介电常数，HfAlO纳米复合电介质层的HfO2可具有减小的介电常数值。结果，可能难于保证在亚-80nm器件中具有预期的高介电常数HfAlO纳米复合电介质层。
由于HfAlO纳米复合电介质层包括具有大约为9的介电常数的Al3O2，HfAlO纳米复合电介质层具有比HfO2电介质层低的介电常数。因此，常常需要使用可以应用于所有类型电容器的电介质层，包括凹型电容器，保证好的泄漏电流特性和近乎与HfO2的介电常数相同的高介电常数。
发明内容
因此，本发明的一个目的是提供具有纳米复合电介质结构的电容器及其制造方法，所述电容器具有好的泄漏电流特性，可应用于各种类型的电容器并保证高介电常数值。
根据本发明的一方面，提供一种电容器的电介质结构，包括：氧化铪(HfO2)层；和基于其介电常数几乎与HfO2层相同的材料的电介质层，其中所述电介质结构包括通过混合HfO2层和纳米组合物形式的层而获得的纳米复合电介质结构。
根据本发明的另一方面，提供一种用于制造电容器的电介质结构的方法，包括：分别根据原子层沉积(ALD)方法，通过重复进行HfO2沉积循环和电介质层沉积循环“y”和“z”次，以纳米复合形式混合氧化铪(HfO2)层和电介质层，形成纳米复合电介质结构；和为了致密化而使所述纳米复合电介质结构退火。
根据本发明的又一方面，提供一种电容器，包括：下电极；纳米复合电介质结构，形成在所述下电极上，并包括氧化铪(HfO2)层和具有几乎与所述HfO2层相同的介电常数的电介质层，其中所述HfO2层和所述电介质层以纳米组合物形式混合；和在所述纳米复合电介质结构上形成的上电极。
根据本发明的再一方面，提供一种制造电容器的方法，包括：形成下电极；通过进行原子层沉积(ALD)法，在所述下电极上形成纳米复合电介质结构，其中通过以纳米组合物形式混合氧化铪(HfO2)层和具有几乎与所述HfO2层相同的介电常数的电介质层，获得所述纳米复合电介质结构；为了致密化而使所述纳米复合电介质结构退火；以及在所述经退火的纳米复合电介质结构上形成上电极。
附图说明
关于结合附图给出的优选实施例的以下描述，本发明的以上及其它目的和特征将变得更好理解，其中：
图1是示出具有包括氧化铪(HfO2)层和氧化铝(Al3O2)层的传统电介质结构的电容器的截面图；
图2是示出包括HfO2、Al3O2和纳米复合HfAlO的传统电介质材料的介电常数的图；
图3是描述根据本发明一个特定实施方案的纳米复合电介质结构的概念的图；
图4是说明根据本发明第一实施方案用于沉积HfZrO纳米复合电介质层的原子层沉积(ALD)法的图；
图5是说明根据本发明第一实施方案获得的HfZrO纳米复合电介质层的结构的图；
图6是示出基于本发明第一实施方案获得的HfZrO纳米复合电介质层和其它电介质材料之间介电常数的比较结果的图；
图7是示出根据本发明第二实施方案用于沉积HfLaO纳米复合电介质层的ALD法的图；
图8是说明根据本发明第二实施方案获得的HfLaO纳米复合电介质层的结构的图；
图9是示出根据本发明第三实施方案用于沉积HfTaO纳米复合电介质层的ALD法的图；
图10是说明根据本发明第三实施方案获得的HfTaO纳米复合电介质层的结构的图；
图11是示出根据本发明的具体实施方案的具有HfZrO纳米复合电介质层的电容器结构的截面图。
具体实施方式
在下文中，将参考附图详细描述根据本发明示范性实施例的具有纳米复合电介质结构的电容器及其制造方法。
本发明的示范性实施例提出了一种电介质结构，其具有与Al2O3一样好的泄漏电流特性，可保证大于大约20、接近HfO2的介电常数的高介电常数，并可应用于各种类型的电容器。这些优点使得可能将所述电介质层应用到具有小于大约70nm的尺寸的高集成半导体器件。
图3是描述根据本发明一个具体实施方案的纳米复合电介质结构的概念的图。根据本发明具体实施方案，所述纳米复合电介质结构不是第一电介质层和第二电介质层的简单堆叠结构，而是第一电介质层和第二电介质层以纳米复合的形式合并的结构。
如所示，所述纳米复合电介质结构包括具有第一原子M1的第一电介质层M1O和具有第二原子M2的第二电介质层M2O，其中第一电介质层M1O和第二电介质层M2O以纳米复合的形式合并。所述纳米复合电介质结构不仅仅具有第一电介质层M1O和第二电介质层M2O的组合特性，还具有M1M2O纳米复合电介质材料的特性，所述M1M2O纳米复合电介质材料是包括第一原子M1和第二原子M2的氧化物基材料。
用于M1M2O纳米复合电介质结构的第一原子M1和第二原子M2选自介电常数比HfAlO纳米复合电介质层的介电常数大的那些原子。即，M1M2O纳米复合电介质层的介电常数至少大于约20。例如，第一原子M1包括Hf且第二原子M2包括选自锆(Zr)、镧(La)和钽(Ta)的材料。因此，M1M2O纳米复合电介质层可为HfZrO、HfLaO或HfTaO层，并且这些纳米复合电介质层的介电常数比范围从大约13到大约15的HfAlO纳米复合电介质层的介电常数大。
下面的表1示出依赖于电介质材料类型的介电常数、带隙能值和导带偏移(CBO)值。
表1
    电介质材料     介电常数     带隙能(Eg，eV)     CBO to Si(eV)
    SiO2     3.9     8.9     3.5
    Si3N4     7     5.1     2.4
    Al2O3     9     8.7     2.8
    Y2O3     15     5.6     2.3
    ZrO2     25     7.8     1.4
    HfO2     25     5.7     1.5
    Ta2O5     26     4.5     0.3
    La2O3     30     4.3     2.3
    TiO2     80     3.5     0.0
在表1中，“CBO to Si”是提取电子是如何困难的指示。CBO的值越低，泄漏电流特性越好。同样，由于带隙能较高，泄漏电流特性好。如果电介质层在室温具有无定形结构，就传导路径来说是有利的，由此导致降低泄漏电流水平。然而，电介质层应具有晶体结构，以便具有高介电常数。即，介电常数和无定形态具有折衷选择关系。
如表1中所示，由于SiO2、Si3N4、Al2O3和Y2O3具有小于大约20的介电常数，这些电介质材料难以保证高集成的半导体器件的电容器所需的容量水平。ZrO2、HfO2、Ta2O5、La2O3和TiO2具有大于大约20的介电常数，这些电介质材料使得保证所需容量水平成为可能。然而，当后面所述的电介质材料单独或组合使用时，在介电特性的损失、泄漏电流特性的降低以及可应用的电容器结构方面存在局限性。
因此，在本发明的示范性实施例中建议使用无定形的纳米复合电介质层，其可保证高集成半导体器件的电容器所需的高容量水平，并可应用于各种电容器结构，而不损失介电特性和泄漏电流特性。
基于表1，纳米复合电介质层可为HfZrO、HfLaO和HfTaO纳米复合电介质层之一。这些纳米复合电介质层的介电常数大于HfAlO纳米复合电介质层的介电常数。前述HfZrO、HfLaO和HfTaO纳米复合电介质层共同包括Hf并通过以纳米组合物形式将ZrO2、La2O3和Ta2O5与HfO2混合而获得。HfO2、ZrO2、La2O3和Ta2O5的介电常数分别为约25、约25、约30和约26。因此，前述纳米复合电介质层具有至少高于约20的介电常数，不降低HfO2的介电常数。相比之下，HfAlO纳米复合电介质层通过以纳米组合物形式将介电常数为约25的HfO2与介电常数为约9的Al2O3混合而获得。因此，HfAlO纳米复合电介质层具有低于HfO2的介电常数，由此引起HfO2的介电常数的降低。
如表1中所示，具有大约80的很高介电常数的TiO2与HfO2混合以形成纳米复合电介质层。然而，TiO2具有低于其它电介质材料的带隙能(Eg)。因此，使用TiO2形成纳米复合电介质层，几乎不可能获得亚-70nm器件所需的小于约10的等效氧化物厚度，并且该局限性导致电容器电特性的降低。
包括第一原子M1的第一电介质层M1O和包括第二原子M2的第二电介质层M2O通过采用原子层沉积(ALD)法形成，以使M1M2O纳米复合电介质层不以堆叠结构形成，而是以第一电介质层M1O和第二电介质层M2O合并的结构形成。
在下文中，将根据本发明的示例性实施例来描述用于沉积示例性纳米复合电介质层如HfZrO、HfLaO和HfTaO纳米复合电介质层的ALD法以及这些纳米复合电介质层的结构。
图4是说明根据本发明第一实施例的依次供给相关气体沉积HfZrO纳米复合电介质层的ALD法的图。
根据ALD法，将源气体供给到一个室，导致在基片表面上化学吸附单层气态源分子。将物理吸附的源分子清除出所述室。然后，向上述单层圆分子提供反应气体。由于在反应气体和源分子之间发生化学反应，预期的原子层得以沉积。将未反应气体清除出所述室。这些顺序操作构成ALD法的一个单元循环。
ALD法利用表面反应机理，这使得形成稳定均匀的薄层成为可能。由于源气体和反应气体分开供给并顺序清除出去，ALD法可以比化学气相沉积(CVD)法更有效地防止由气相反应所引起的粒子的产生。
沉积HfZrO纳米复合电介质层的ALD法的上述单元循环如下：〔(Hf源/清除/氧化剂暴露/清除)y(Zr源/清除/氧化剂暴露/清除)z〕n。在下文中，该单元循环被称作第一单元循环。
Hf源是为产生HfO2供给Hf源的脉冲，而Zr源是为产生ZrO2供给Zr源的脉冲。下标“y”、“z”和“n”分别表示(Hf源/清除/氧化剂暴露/清除)循环、(Zr源/清除/氧化剂暴露/清除)循环和确定HfZrO电介质层厚度的循环的数量。
在第一单元循环的更多细节中，(Hf源/清除/氧化剂暴露/清除)循环称作HfO2沉积循环，包括：供给Hf源；清除物理吸附的Hf源；将Hf源暴露于氧化剂；和清除未反应Hf源和氧化剂，并将HfO2沉积循环重复y次。(Zr源/清除/氧化剂暴露/清除)循环称作ZrO2沉积循环，包括：供给Zr源；清除未反应的Zr源；将Zr源暴露于氧化剂；和清除未反应Zr源和氧化剂。ZrO2沉积循环重复z次。通过使HfO2沉积循环和ZrO2沉积循环分别重复y和z次，使HfO2层和ZrO2层分别以预期的厚度沉积。使包括HfO2沉积循环和ZrO2沉积循环的组合沉积循环重复n次，以确定HfZrO纳米复合电介质层的整个厚度。
参考图4，在下文中将描述根据本发明第一实施例的沉积HfZrO纳米复合电介质层的实例。
应注意的是，(Hf/N2/O3/N2)的单元循环被称作HfO2沉积循环并重复y次。在此，Hf、N2和O3分别是Hf源、清除气体和氧化气体。还应注意的是，(Zr/N2/O3/N2)的单元循环被称作ZrO2沉积循环并重复z次。在此，Zr、N2和O3分别是Zr源、清除气体和氧化气体。HfO2沉积循环和ZrO2沉积循环在保持约0.1torr到约10torr的压力和约100℃到约450℃的基片温度的室内进行。
对于HfO2沉积循环，选自HfCl4、Hf(NO3)4、Hf(NCH2C2H5)4和Hf(OC2H5)4的Hf源在蒸发器处蒸发。然后将Hf源供给到保持前述条件的室中约0.1秒到约3秒，使得Hf源被吸附到基片上。将N2气供给到所述室中约0.1秒到约5秒以将未反应的Hf源清出该室。将O3气供给到所述室中约0.1秒到约3秒，以引发被吸附的Hf源和O3气之间的反应，从而形成HfO2层。再将N2气供给到所述室中约0.1秒到约5秒以将未反应的O3气体和反应副产物清出该室。
将HfO2沉积循环重复y次，以约1到约5的预期厚度来沉积HfO2层。除了O3气之外，H2O蒸气也可用作氧化剂。同样，除了上述N2气，惰性气体如Ar也可用作清除气体。
对于ZrO2沉积循环，将作为Zr源的Zr(N(CH3)(C2H5))4(TEMAZ)供给到保持前述条件的室中约0.1秒到约3秒，使得TEMAZ被吸附到基片上。将N2气供给到所述室中约0.1秒到约5秒，以将未反应的TEMAZ清出该室。将O3气供给到所述室中约0.1秒到约3秒，以引发被吸收的TEMAZ和O3气体之间的反应，使ZrO2层沉积。通过将N2气供给到所述室中约0.1秒到约5秒，将未反应的O3气体和副产品清出该室。
以上ZrO2沉积循环重复z次，以大约1到大约5的预期厚度来沉积ZrO2层。除了前述TEMAZ以外，也可使用Zr(N(C2H5)2)4(TDEAZ)。同样，除了O3气体以外，H2O蒸气也可用作氧化剂，而且，除了上述N2气体以外，惰性气体如Ar也可用作清除气体。
图5是说明根据本发明第一实施例沉积的HfZrO纳米复合电介质层的结构的图。
正如所示的，HfZrO纳米复合电介质层不是以HfO2层和ZrO2层的堆叠结构形成，而是以HfO2层和ZrO2层以纳米组合物的形式混合的特定结构形成。
由于使用ALD法沉积HfO2层和ZrO2层，获得了以上纳米复合结构。特别地，控制表示为“y”的HfO2沉积循环的数量和表示为“z”的ZrO2沉积循环的数量，以大约1到大约5沉积HfO2层和ZrO2层的每一个。当HfO2层和ZrO2层的每一个不连续沉积时，获得该厚度。如果厚度大于约5，HfO2层和ZrO2层被连续地沉积，产生堆叠结构。
要获得HfZrO纳米组合物电介质层，有若干条件。首先，HfO2层和ZrO2层的厚度应当在约1到约5范围内。如上所述，如果厚度大于约5，则连续地沉积具有各自特性的HfO2层和ZrO2层的每一个，因此，可产生堆叠结构或甚至降低的特性。
其次，HfO2沉积循环的次数(即“y”)和ZrO2沉积循环的次数(即“z”)应被设定在大约10以下，以形成纳米复合结构。即，“y”对“z”的比率为介于约1∶10到约10∶1之间的比率。
如果HfO2沉积循环和ZrO2沉积循环的每一个的次数小于约10，HfO2层和ZrO2层以纳米组合物的形式混合，产生HfZrO纳米复合电介质层，其不是HfO2层且不是ZrO2层。同样，如果“y”对“z”的比例被设定在约1∶10到约10∶1之间，HfO2层和ZrO2层的每一个具有约1到约5的厚度。
通过在上述条件下进行以上ALD法获得的HfZrO纳米复合电介质层具有若干特性；即，增加的结晶温度和耐热性及改善的介电特性。特别地，从测量HfZrO纳米复合电介质层的介电常数为约25的事实，证明了介电特性的改善。
图6是示出根据本发明第一实施例制造的HfZrO纳米复合电介质层和其它电介质材料之间介电常数的比较结果的图。
正如所示的，HfO2和ZrO2的介电常数为约25。HfZrO纳米复合电介质层具有约25的介电常数。如该结果所显示的，HfZrO纳米复合电介质层具有几乎与HfO2相同的介电常数。因此，可获得HfZrO纳米复合电介质层，而不损害HfO2的介电常数。结果，HfZrO纳米复合电介质层具有良好的泄漏电流特性。
在HfZrO纳米复合电介质层沉积之后，进行退火过程，以去除包含在HfZrO纳米复合电介质层内的有机材料，并使HfZrO纳米复合电介质层致密化。所述退火过程具体在O3气氛中在约300℃到约500℃进行约30秒到约120秒。
图7是示出根据本发明第二实施例的依次供应相关气体沉积HfLaO纳米复合电介质层的ALD法的图。
沉积HfLaO纳米复合电介质层的ALD法的单元循环如下：〔(Hf源/清除/氧化剂暴露/清除)y(La源/清除/氧化剂暴露/清除)z〕n。在下文中，该单元循环被称作第二单元循环。
Hf源是为产生HfO2供给Hf源的脉冲，而La源为产生La2O3供给La源的脉冲。下标“y”、“z”和“n”分别表示(Hf源/清除/氧化剂暴露/清除)循环的次数、(La源/清除/氧化物暴露/清除)循环的次数和确定HfLaO电介质层厚度的循环的次数。
在第二单元循环的更多细节中，(Hf源/清除/氧化物暴露/清除)循环称作HfO2沉积循环，包括：供给Hf源；清除物理吸附的Hf源；将Hf源暴露于氧化剂；和清除未反应Hf源和氧化剂，将HfO2沉积循环重复y次。(La源/清除/氧化物暴露/清除)循环称作La2O3沉积循环，包括：供给La源；清除未反应的La源；将La源暴露于氧化剂；和清除未反应La源和氧化剂。La2O3沉积循环重复z次。通过使HfO2沉积循环和La2O3沉积循环分别重复y和z次，以预期的厚度沉积HfO2层和La2O3层。包括HfO2沉积循环和La2O3沉积循环的组合沉积循环重复n次，以确定HfLaO纳米复合电介质层的整个厚度。
参考图7，在下文中将描述根据本发明第二实施例的沉积HfZrO纳米复合电介质层的实例。
应注意的是，(Hf/N2/O3/N2)的单元循环称作HfO2沉积循环并被重复y次。在该单元循环中，Hf、N2和O3分别是Hf源、清除气体和氧化气体。还应注意的是，(La/N2/O3/N2)的单元循环称作La2O3沉积循环并被重复z次。在该单元循环中，La、N2和O3分别是La源、清除气体和氧化气体。HfO2沉积循环和La2O3循环在保持约0.1torr到约10torr的压力和约100℃到约450℃的基片温度的室中进行。
对于HfO2沉积循环，选自HfCl4、Hf(NO3)4、Hf(NCH2C2H5)4和Hf(OC2H5)4的Hf源在蒸发器处蒸发。然后将Hf源供给到保持前述条件的室中约0.1秒到约3秒，使得Hf源被吸附到基片上。将N2气供给到所述室中约0.1秒到约5秒以将未反应的Hf源清出所述室。将O3气供给到所述室中约0.1秒到约3秒，以引发被吸附的Hf源和O3气之间的反应，从而形成HfO2层。再将N2气供给到所述室中约0.1秒到约5秒，以清除未反应的O3气体和反应副产物。
HfO2沉积循环重复y次，以大约1到大约5的预期厚度来沉积HfO2层。除了O3气体，H2O蒸气也可用作氧化剂。同样，除了上述N2气体，惰性气体如Ar也可用作清除气体。
对于La2O3沉积循环，将作为La源的La(TMHD)3供给到保持前述条件的室中约0.1秒到约3秒，使得La(TMHD)3吸附到基片上。将N2气供给到所述室中约0.1秒到约5秒，以将未反应的La(TMHD)3清出所述室。将O3气供给到所述室中约0.1秒到约3秒，以引发被吸附的La(TMHD)3和O3气体之间的反应，使La2O3层沉积。通过将N2气体供给到所述室中约0.1秒到约5秒，未反应的O3气体和副产物被清出所述室。
以上La2O3沉积循环重复z次，以便以大约1到大约5的预期厚度来沉积La2O3层。除了前述La(TMHD)3，也可使用La(iPrCp)3、La(TMHD)3四甘醇二甲醚、La(TMHD)3四烯(tetraen)或La(TMHD)3二甘醇二甲醚。同样，除了O3气体，H2O蒸气也可用作氧化剂，而且，除了上述N2气体，惰性气体如Ar也可用作清除气体。
图8是说明根据本发明第二实施例沉积的HfLaO纳米复合电介质层的结构的图。
如所示的，HfLaO纳米复合电介质层不以HfO2层和La2O3层的堆叠结构形成，而是以HfO2层和La2O3层以纳米组合物的形式混合的特定结构形成。
沉积HfO2层和La2O3层的ALD法使得获得以上纳米组合物结构成为可能。特别地，控制表示为“y”的HfO2沉积循环的次数和表示为“z”的La2O3沉积循环的次数，以约1到约5来沉积HfO2层和La2O3层的每一个。当HfO2层和La2O3层的每一个不连续地沉积时，获得该厚度。如果所述厚度大于约5，则HfO2层和La2O3层被连续地沉积，产生堆叠结构。
要获得HfLaO纳米复合电介质层，有若干条件。首先，通过上述HfO2沉积循环沉积的HfO2层和通过上述La2O3沉积循环沉积的La2O3层的厚度应该在约1到约5的范围内。如上所述，如果所述厚度大于约5，则连续地沉积具有各自特性的HfO2层和La2O3层的每一个，因此，可导致堆叠结构或甚至降低的特性。
其次，HfO2沉积循环的次数(即“y”)和La2O3沉积循环的次数(即“z”)应设定在约10以下，以具有纳米复合结构。即，“y”与“z”的比例应为约1∶10到约10∶1之间的比例。
如果HfO2和La2O3沉积循环的每一个的次数小于约10，则HfO2层和La2O3层以纳米组合物形式混合，产生HfLaO纳米复合电介质层，其不是HfO2层且不是La2O3层。同样，如果“y”与“z”的比例设定在约1∶10到约10∶1之间，HfO2层和La2O3层的每一个可以约1到约5的预期厚度沉积。
通过在上述条件下进行的以上ALD法获得的HfLaO纳米复合电介质层具有若干特性；即，增加的结晶温度和耐热性及改善的介电特性。特别地，从HfLaO纳米复合电介质层的介电常数在约25到约30的范围中的事实，证实了改善的介电特性。该高介电常数由HfO2和La2O3的介电常数分别为约25和30的事实所导致。
在HfLaO纳米复合电介质层沉积之后，进行退火过程以去除包含在HfLaO纳米复合电介质层内的有机材料，并使HfLaO纳米复合电介质层致密化。所述退火过程具体在O3气氛中在约300℃到约500℃进行约30秒到大约120秒。
图9是示出根据本发明第三实施例依次提供相关气体来沉积HfTaO纳米复合电介质层的ALD法的图。
用于沉积HfTaO纳米复合电介质层的ALD法的单元循环如下：〔(Hf源/清除/氧化剂暴露/清除)y(Ta源/清除/氧化剂暴露/清除)z〕n。在下文中，该单元循环称作第三单元循环。
Hf源是为产生HfO2供给Hf源的脉冲，而Ta源是为产生Ta2O5供给Ta源的脉冲。下标“y”、“z”和“n”分别表示(Hf源/清除/氧化剂暴露/清除)循环的次数、(Ta源/清除/氧化物暴露/清除)循环的次数和确定HfTaO电介质层厚度的循环的次数。
在第三单元循环的更多细节中，(Hf源/清除/氧化物暴露/清除)循环称作HfO2沉积循环，包括：供给Hf源；清除物理吸附的Hf源；将Hf源暴露于氧化剂；和清除未反应Hf源和氧化剂，以及将HfO2沉积循环重复y次。(Ta源/清除/氧化物暴露/清除)循环称作Ta2O5沉积循环，包括：供给Ta源；清除未反应的Ta源；将Ta源暴露于氧化剂；和清除未反应的Ta源和氧化剂。Ta2O5沉积循环重复z次。通过使HfO2沉积循环和Ta2O5沉积循环分别重复y和z次，以预期的厚度沉积HfO2层和Ta2O5层。包括HfO2沉积循环和Ta2O5沉积循环的组合沉积循环被重复n次以确定HfTaO纳米复合电介质层整个厚度。
参考图9，在下文中将描述根据本发明第一实施例的沉积HfTaO纳米复合电介质层的实例。
应注意的是，(Hf/N2/O3/N2)的单元循环称作HfO2沉积循环并重复y次。在该单元循环中，Hf、N2和O3分别是Hf源、清除气体和氧化气体。还应注意的是，(Ta/N2/O3/N2)的单元循环称作Ta2O5沉积循环并重复z次。在该单元循环中，Ta、N2和O3分别是Ta源、清除气体和氧化气体。HfO2沉积循环和Ta2O5循环在保持约0.1torr到约10torr的压力和约100℃到约450℃的基片温度的室中进行。
对于HfO2沉积循环，将选自HfCl4、Hf(NO3)4、Hf(NCH2C2H5)4和Hf(OC2H5)4的Hf源在蒸发器处蒸发。然后将Hf源供给到保持前述条件的室中约0.1秒到约3秒，使得Hf源被吸附到基片上。将N2气供给到所述室中约0.1秒到约5秒，以将未反应的Hf源清出所述室。将O3气供给到所述室中约0.1秒到约3秒以引发被吸附的Hf源和O3气体之间的反应，从而形成HfO2层。再将N2气体供给到所述室中约0.1秒到约5秒，以清除未反应的O3气体和反应副产物。
HfO2沉积循环重复y次，以便以约1到约5的预期厚度来沉积HfO2层。除了O3气体，H2O蒸气也可用作氧化剂。同样，除了上述N2气体，惰性气体如Ar也可用作清除气体。
对于Ta2O5沉积循环，将作为Ta源的五氧化二钽供给到保持前述条件的室中约0.1秒到约3秒，使得五氧化二钽被吸附到基片上。将N2气供给到所述室中约0.1秒到约5秒，以将未反应的五氧化二钽清出所述室。然后将O3气供给到所述室中约0.1秒到约3秒，以引发被吸附的五氧化二钽和O3气体之间的反应，使Ta2O5层沉积。通过将N2气体供给到所述室中约0.1秒到约5秒，将未反应的O3气体以及副产物清出所述室。
以上Ta2O5沉积循环重复z次，以便以约1到约5的预期厚度来沉积Ta2O5层。同样，除了O3气体，H2O蒸气也可用作氧化剂，而且，除了上述N2气体，惰性气体如Ar也可用作清除气体。
图10是说明根据本发明第三实施例沉积的HfTaO纳米复合电介质层的结构的图。
如所示的，HfTaO纳米复合电介质层不以HfO2层和Ta2O5层的堆叠结构形成，而是以HfO2层和Ta2O5层以纳米复合的形式混合的特定结构形成。
用于沉积HfO2层和Ta2O5层的ALD法使得获得以上纳米复合结构成为可能。特别地，控制表示为“y”的HfO2沉积循环的次数和表示为“z”的Ta2O5沉积循环的次数，以约1到约5的厚度来沉积HfO2层和Ta2O5层的每一个。当HfO2层和Ta2O5层的每一个不连续地沉积时，获得该厚度。如果该厚度大于约5，则HfO2层和Ta2O5层被连续地沉积，产生堆叠结构。
要获得HfTaO纳米复合电介质层，有若干条件。首先，通过上述HfO2沉积循环沉积的HfO2层和通过上述Ta2O5沉积循环沉积的Ta2O5层的厚度应该在约1到约5的范围内。如上所述，如果所述厚度大于约5，则连续地沉积具有各自特性的HfO2层和Ta2O5层的每一个，因此，可产生堆叠结构或甚至降低的特性。
其次，HfO2沉积循环的数目(即“y”)和Ta2O5沉积循环的数目(即“z”)应被设定在约10以下，以具有纳米复合结构。即，“y”与“z”的比例应为约1∶10到约10∶1之间的比例。
如果HfO2和Ta2O5沉积循环的每一个的次数小于约10，HfO2层和Ta2O5层以纳米组合物形式混合，产生HfTaO纳米复合电介质层，其不是HfO2层且不是Ta2O5层。同样，如果“y”与“z”的比例设定在约1∶10到约10∶1之间，HfO2层和Ta2O5层的每一个可以约1到约5的预期厚度沉积。
通过在上述条件下进行的以上ALD法获得的HfTaO纳米复合电介质层具有若干特性；即，增加的结晶温度和耐热性及改善的介电特性。特别地，从HfTaO纳米复合电介质层的介电常数高于至少HfO2的介电常数的事实，改善的介电特性得以验证。该高介电常数是因为HfO2和Ta2O5的介电常数分别为大约25和26而导致的。
在HfTaO纳米复合电介质层沉积之后，进行退火过程，以去除包含在HfTaO纳米复合电介质层内的有机材料，并使HfTaO纳米复合电介质层致密化。所述退火过程具体在O3气氛中在约300℃到约500℃进行约30秒到约120秒。
上述HfZrO、HfLaO、HfTaO纳米复合电介质层的每一个具有约25到约200的总厚度。
图11是示出根据本发明另一示范性实施例的具有纳米复合电介质结构的电容器的横截面图。在此，举例说明的是，纳米复合电介质结构包括HfZrO纳米复合电介质层。
如所示的，所述电容器包括：下电极21；在下电极21上形成的前述HfZrO纳米复合电介质层22；和在HfZrO纳米复合电介质层22上形成的上电极23。下电极21和上电极23由选自掺杂磷(P)或砷(As)的多晶硅、氮化钛(TiN)、钌(Ru)、氧化钌(RuO2)、铂(Pt)、铱(Ir)和氧化铱(IrO2)的材料形成。例如，所述电容器可以硅—绝缘体-硅(SIS)的结构形成，其中下电极21和上电极23由多晶硅形成。同样，金属-绝缘体-硅(MIS)电容器结构或金属-绝缘体-金属(MIM)电容器结构也是可能的。对于MIS电容器结构，下电极21由多晶硅形成而上电极23由金属或金属氧化物形成。对于MIM电容器结构，下电极21和上电极23由金属或金属氧化物形成。下电极21可以堆叠结构或三维结构如凹形结构或圆柱结构而形成。
如图4和5中所示，位于下电极21和上电极23之间的HfZrO纳米复合电介质层22通过ALD法形成。更具体地，重复进行HfO2沉积循环和ZrO2沉积循环，以获得约25到约200的HfZrO纳米复合电介质层22。
下电极21和上电极23不分别接触HfO2层和ZrO2层，而是同时接触HfO2层和ZrO2层(参考图5)。即HfZrO纳米复合电介质层22不以HfO2层和ZrO2层在彼此之上顺序堆叠的堆叠结构形成；而是HfO2层和ZrO2层以纳米复合的形式混合。
如上所述，根据ALD法，可以控制单元循环的次数，以便不连续地沉积HfO2层和ZrO2层，使HfZrO纳米复合电介质层22可具有纳米复合结构。由于HfZrO纳米复合电介质层22与本发明的第一实施例一样沉积，将省略其详细描述。
控制HfO2沉积循环的重复次数(即“y”)和ZrO2沉积循环的重复次数(即“z”)，以约1到约5的厚度来沉积HfO2层和ZrO2层的每一个，使HfZrO纳米复合电介质层22的总厚度范围为约25到约200。例如，如图4和5中所示，“y”与“z”的比例被设定在约1∶10到约10∶1之间的范围。
如果HfO2层和ZrO2层的每一个的厚度大于约5，则HfO2层和ZrO2层连续沉积，产生HfO2层和ZrO2层的堆叠结构。与前述HfZrO纳米复合结构相比，所述堆叠结构具有降低的介电特性。
尽管未示出，如果下电极21包括多晶硅，在氨(NH3)的气氛下，以大约800℃到大约1,000℃进行快速热过程(RTP)约10秒到约120秒，以防止在HfZrO纳米复合电介质层22在下电极21上形成期间下电极被氧化时形成自然氧化物层。作为RTP的结果，形成了氮化硅层，并且该氮化硅层防止泄漏电流特性的恶化和介电常数的减小。
尽管图11说明了应用HfZrO纳米复合电介质层作为电容器的电介质层的情况，也可应用其它纳米复合电介质层，包括HfLaO和HfTaO。
根据本发明的示范性实施例，纳米组合物形式的电介质层的形成使得保证泄漏电流特性而不减小介电常数成为可能，即使使用薄纳米复合电介质层。
本发明包括与2005年4月30日提交于韩国专利局的韩国专利申请No.KR 2005-0036529相关的主题，其全部内容经引用并入本文。
尽管已关于某些优选实施例描述了本发明，对本领域技术人员显而易见的是，可进行各种改变和修改而不背离如所附权利要求所限定的本发明的精神和范围。

Claims (42)

1.一种电容器的电介质结构，包括：
氧化铪(HfO2)层；和
电介质层，基于其介电常数等于或大于所述HfO2层介电常数的材料，其中所述电介质结构包括通过以纳米组合物形式混合所述HfO2层和所述电介质层获得的纳米复合电介质结构。
2.权利要求1的电介质结构，其中所述电介质层的介电常数在约25到约30范围内，带隙能在约4.3到约7.8范围内。
3.权利要求1的电介质结构，其中所述电介质层包括选自ZrO2、La2O3和Ta2O5的材料。
4.权利要求1的电介质结构，其中所述纳米复合电介质结构通过以纳米组合物形式混合所述HfO2层和所述电介质层获得，每个层通过原子层沉积(ALD)法形成并具有每个沉积循环约1到约5的厚度。
5.权利要求4的电介质结构，其中所述纳米复合电介质结构的厚度为约25到约200。
6.一种用于制造电容器的电介质结构的方法，包括：
通过根据原子层沉积(ALD)法，分别重复进行HfO2沉积循环和电介质层沉积循环“y”和“z”次，以纳米组合物形式混合氧化铪(HfO2)层和电介质层，形成纳米复合电介质结构；和
为了致密化而使所述纳米复合电介质结构退火。
7.权利要求6的方法，其中所述HfO2沉积循环包括：
吸附铪(Hf)源；
清除所述Hf源的未反应部分；
提供氧化剂以引发与所吸附的Hf源的反应，使HfO2层沉积；和清除所述氧化剂的未反应部分和来自所述反应的副产物。
8.权利要求7的方法，其中所述HfO2沉积循环在约100℃到约450℃的温度和约0.1torr到约10torr的压力下进行。
9.权利要求7的方法，其中所述Hf源的吸附包括：
蒸发所述Hf源，所述Hf源选自HfCl4、Hf(NO3)4、Hf(NCH2C2H5)4和Hf(OC2H5)4；和
将所蒸发的Hf源供给至一个室中大约0.1秒到大约3秒，其中所述室保持约0.1torr到约10torr的压力和约100℃到约450℃的基片温度。
10.权利要求7的方法，其中通过提供O3和H2O蒸气约0.1秒到约3秒来进行所述氧化剂的提供。
11.权利要求7的方法，其中通过使用氮(N2)气和惰性气体之一约0.1秒到约5秒，清除所述Hf源的未反应部分和清除所述氧化剂的未反应部分。
12.权利要求6的方法，其中所述电介质层包括选自ZrO2、La2O3和Ta2O5的材料。
13.权利要求12的方法，其中通过使用选自Zr(N(CH3)(C2H5))4(TEMAZ)和Zr(N(C2H5)2)4(TDEAZ)的锆(Zr)源，形成基于所选择的ZrO2材料的电介质层。
14.权利要求12的方法，其中通过使用从La(TMHD)3、La(iPrCp)3、La(TMHD)3四甘醇二甲醚、La(TMHD)3四烯(tetraen)和La(TMHD)3二甘醇二甲醚的镧(La)源，形成基于所选择的La2O3材料的电介质层。
15.权利要求12的方法，其中通过使用五氧化二钽的钽(Ta)源形成基于所选择的Ta2O5材料的电介质层。
16.权利要求6的方法，其中“y”与“z”的比例范围在约1∶10和约10∶1之间。
17.权利要求6的方法，其中所述HfO2层和所述电介质层通过每个沉积循环约1到约5的厚度重复沉积所述HfO2层和所述电介质层的每一个而以纳米组合物形式混合，使得所述纳米组合物电介质结构的厚度为约25到约200。
18.权利要求6的方法，其中所述纳米组合物电介质结构的退火在约300℃到约500℃进行约30秒到约120秒。
19.一种电容器，包括：
下电极；
纳米复合电介质结构，形成于所述下电极上，并包括氧化铪(HfO2)层和介电常数等于或大于所述HfO2层的介电常数的电介质层，其中所述HfO2层和所述电介质层以纳米组合物形式混合；和
在纳米复合电介质结构上形成的上电极。
20.权利要求19的电容器，其中所述HfO2层和所述电介质层通过原子层沉积(ALD)法形成。
21.权利要求20的电容器，其中通过以纳米组合物形式重复沉积HfO2层和所述电介质层获得所述纳米复合电介质结构，每个层的厚度为约1到约5。
22.权利要求19的电容器，其中所述纳米复合电介质结构的厚度为约25到约200。
23.权利要求19的电容器，其中所述电介质层包括选自ZrO2、La2O3和Ta2O5的材料。
24.权利要求23的电容器，进一步包括在所述下电极和所述纳米复合电介质结构之间形成的氮化硅层。
25.权利要求23的电容器，其中所述下电极和所述上电极包括选自氮化钛(TiN)、钌(Ru)、氧化钌(RuO2)、铂(Pt)、铱(Ir)、氧化铱(IrO2)和掺杂磷(P)和砷(As)之一的多晶硅的材料。
26.一种制造电容器的方法，包括：
形成下电极；
通过进行原子层沉积(ALD)法，在所述下电极上形成纳米复合电介质结构，其中通过以纳米组合物形式混合氧化铪(HfO2)层和介电常数等于或大于所述HfO2层的介电常数的电介质层，获得所述纳米复合电介质结构；
为了致密化而使所述纳米复合电介质结构退火；
以及在所退火的纳米复合电介质结构上形成上电极。
27.权利要求26的方法，其中所述纳米复合电介质结构的形成通过ALD法进行，包括用于沉积HfO2层的HfO2沉积循环和用于沉积所述电介质层的电介质层沉积循环，每个循环分别重复执行“y”和“z”次。
28.权利要求27的方法，其中所述HfO2沉积循环包括：
吸附Hf源；
清除所述Hf源的未反应部分；
提供氧化剂以引发与所吸附的Hf源的反应，使HfO2层沉积；和
清除所述氧化剂的未反应部分和来自所述反应的副产物。
29.权利要求28的方法，其中所述HfO2沉积循环在约100℃到约450℃的温度和约0.1torr到约10torr的压力下进行。
30.权利要求28的方法，其中所述Hf源的吸附包括：
蒸发所述Hf源，所述Hf源选自HfCl4、Hf(NO3)4、Hf(NCH2C2H5)4和Hf(OC2H5)4；和
将所蒸发的Hf源供给至一个室中约0.1秒到约3秒，其中所述室保持约0.1torr到约10torr的压力和约100℃到约450℃的基片温度。
31.权利要求28的方法，其中通过提供O3和H2O蒸气约0.1秒到约3秒，进行所述氧化剂的提供。
32.权利要求28的方法，其中通过使用氮(N2)气和惰性气体之一约0.1秒到约5秒，进行所述Hf源的未反应部分的清除和所述氧化剂的未反应部分的清除。
33.权利要求27的方法，其中通过所述电介质层沉积循环形成的所述电介质层包括选自ZrO2、La2O3和Ta2O5的材料。
34.权利要求33的方法，其中通过使用选自Zr(N(CH3)(C2H5))4(TEMAZ)和Zr(N(C2H5)2)4(TDEAZ)的锆(Zr)源，形成基于所选ZrO2材料的所述电介质层。
35.权利要求33的方法，其中通过使用选自La(TMHD)3、La(iPrCp)3、La(TMHD)3四甘醇二甲醚、La(TMHD)3四烯和La(TMHD)3二甘醇二甲醚的镧(La)源，形成基于所选La2O3材料的所述电介质层。
36.权利要求33的方法，其中通过使用五氧化二钽的钽(Ta)源形成基于所选Ta2O5材料的所述电介质层。
37.权利要求27的方法，其中“y”与“z”的比例为约1∶10和约10∶1之间。
38.权利要求26的方法，其中通过每沉积循环约1到约5的厚度来重复沉积所述HfO2层和所述电介质层的每一个而以纳米组合物形式混合所述HfO2层和所述电介质层，使得所述纳米复合电介质结构的厚度为约25到约200。
39.权利要求26的方法，其中所述纳米复合电介质结构的退火在约300℃到约500℃进行约30秒到约120秒。
40.权利要求26的方法，其中所述下电极包括选自氮化钛(TiN)、钌(Ru)、氧化钌(RuO2)、铂(Pt)、铱(Ir)、氧化铱(IrO2)和掺杂磷(P)和砷(As)之一的多晶硅的材料。
41.权利要求40的方法，进一步包括在所述下电极和所述纳米复合电介质结构之间形成的氮化硅层。
42.权利要求41的方法，其中通过在氨(NH3)气氛中在约800℃到约1,000℃在所述下电极上进行快速热过程约10秒到约120秒，形成所述氮化硅层。
CNB2005100975303A 2005-04-30 2005-12-30 具有纳米复合电介质结构的电容器及其制造方法 Expired - Fee Related CN100481461C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050036529A KR100716652B1 (ko) 2005-04-30 2005-04-30 나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법
KR1020050036529 2005-04-30

Publications (2)

Publication Number Publication Date
CN1855500A true CN1855500A (zh) 2006-11-01
CN100481461C CN100481461C (zh) 2009-04-22

Family

ID=37085185

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100975303A Expired - Fee Related CN100481461C (zh) 2005-04-30 2005-12-30 具有纳米复合电介质结构的电容器及其制造方法

Country Status (5)

Country Link
JP (1) JP2006310754A (zh)
KR (1) KR100716652B1 (zh)
CN (1) CN100481461C (zh)
DE (1) DE102005062964A1 (zh)
TW (1) TWI285942B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101815807B (zh) * 2007-09-14 2012-06-13 西格玛-奥吉奇有限责任公司 采用单环戊二烯基三烷氧基铪和锆前体通过原子层沉积制备薄膜的方法
CN101651100B (zh) * 2008-08-11 2013-07-31 东京毅力科创株式会社 成膜方法及成膜装置
CN103247622A (zh) * 2012-02-10 2013-08-14 南亚科技股份有限公司 含硅掺杂氧化锆的电容介电层及其电容结构
CN110098065A (zh) * 2019-04-28 2019-08-06 复旦大学 一种双硅片基固态超级电容及其制备方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100805018B1 (ko) * 2007-03-23 2008-02-20 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR20080093624A (ko) 2007-04-17 2008-10-22 삼성전자주식회사 반도체 소자용 다층 유전막 및 그 제조 방법
FI122009B (fi) * 2007-06-08 2011-07-15 Teknologian Tutkimuskeskus Vtt Nanopartikkeleihin perustuvat rakenteet ja menetelmä niiden valmistamiseksi
JP5221089B2 (ja) * 2007-09-19 2013-06-26 東京エレクトロン株式会社 成膜方法、成膜装置および記憶媒体
US7820506B2 (en) * 2008-10-15 2010-10-26 Micron Technology, Inc. Capacitors, dielectric structures, and methods of forming dielectric structures
JP5693348B2 (ja) 2010-05-28 2015-04-01 東京エレクトロン株式会社 成膜方法および成膜装置
JP5675458B2 (ja) 2011-03-25 2015-02-25 東京エレクトロン株式会社 成膜方法、成膜装置および記憶媒体
KR101799146B1 (ko) * 2012-04-05 2017-11-17 도쿄엘렉트론가부시키가이샤 반도체 디바이스의 제조 방법 및 기판 처리 시스템
JP6017361B2 (ja) 2013-03-29 2016-10-26 東京エレクトロン株式会社 成膜方法および成膜装置
KR101632496B1 (ko) * 2014-09-30 2016-06-21 서울대학교산학협력단 에너지 저장용 커패시터, 이의 제조 방법 및 이를 포함하는 전력 전자 기기
US20230326751A1 (en) * 2020-08-19 2023-10-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of metal oxide
TW202210653A (zh) * 2020-09-07 2022-03-16 日商半導體能源研究所股份有限公司 金屬氧化物膜、半導體裝置以及其製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420279B1 (en) * 2001-06-28 2002-07-16 Sharp Laboratories Of America, Inc. Methods of using atomic layer deposition to deposit a high dielectric constant material on a substrate
US6875678B2 (en) * 2002-09-10 2005-04-05 Samsung Electronics Co., Ltd. Post thermal treatment methods of forming high dielectric layers in integrated circuit devices
KR100555543B1 (ko) * 2003-06-24 2006-03-03 삼성전자주식회사 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
KR20050002027A (ko) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 이중 유전막을 구비하는 캐패시터 및 그 제조 방법
KR20050029427A (ko) * 2003-09-22 2005-03-28 삼성전자주식회사 확산 방지막을 갖는 반도체 커패시터의 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101815807B (zh) * 2007-09-14 2012-06-13 西格玛-奥吉奇有限责任公司 采用单环戊二烯基三烷氧基铪和锆前体通过原子层沉积制备薄膜的方法
CN101651100B (zh) * 2008-08-11 2013-07-31 东京毅力科创株式会社 成膜方法及成膜装置
CN103247622A (zh) * 2012-02-10 2013-08-14 南亚科技股份有限公司 含硅掺杂氧化锆的电容介电层及其电容结构
CN103247622B (zh) * 2012-02-10 2016-01-27 南亚科技股份有限公司 含硅掺杂氧化锆的电容介电层及其电容结构
CN110098065A (zh) * 2019-04-28 2019-08-06 复旦大学 一种双硅片基固态超级电容及其制备方法

Also Published As

Publication number Publication date
JP2006310754A (ja) 2006-11-09
TW200638514A (en) 2006-11-01
KR100716652B1 (ko) 2007-05-09
CN100481461C (zh) 2009-04-22
KR20060113249A (ko) 2006-11-02
DE102005062964A1 (de) 2006-11-02
TWI285942B (en) 2007-08-21

Similar Documents

Publication Publication Date Title
CN1855500A (zh) 具有纳米复合电介质结构的电容器及其制造方法
CN1893081A (zh) 具有纳米复合电介质层的电容器及其制造方法
CN1790674A (zh) 具有氧化锆的电容器及其制造方法
KR101515675B1 (ko) 반도체 장치 및 그 제조 방법, 그리고 흡착 사이트ㆍ블로킹 원자층 퇴적법
CN100550317C (zh) 形成电容器电介质的方法以及使用该电容器电介质制造电容器的方法
CN1619819A (zh) 具有氧化铪与氧化铝合成介电层的电容器及其制造方法
CN1873987A (zh) 电容器及其制造方法
CN100514606C (zh) 半导体器件中电容器的制造方法
US20050051828A1 (en) Methods of forming metal thin films, lanthanum oxide films, and high dielectric films for semiconductor devices using atomic layer deposition
CN1619820A (zh) 氧化铬及氧化铝合成介电层及其制造方法
CN1187810C (zh) 半导体器件的电容器的制造方法
CN1307359A (zh) 半导体装置的电容器的制造方法
CN1256511A (zh) 制造半导体器件电容器的方法
CN1172361C (zh) 半导体装置的电容器的制造方法
CN1933161A (zh) 半导体装置及其制造方法
CN101064349A (zh) 具有包括氧化锆的叠层介电结构的快闪存储器件及其制造方法
US7425761B2 (en) Method of manufacturing a dielectric film in a capacitor
US7531422B2 (en) Method for fabricating capacitor in semiconductor device using hafnium terbium oxide dielectric layer
CN1467853A (zh) 具有氧化阻挡层的电容器及其制造方法
CN1292479C (zh) 半导体器件用电容器、其制造方法及采用它的电子器件
US20040087081A1 (en) Capacitor fabrication methods and capacitor structures including niobium oxide
US8012823B2 (en) Methods of fabricating stack type capacitors of semiconductor devices
CN1215549C (zh) 用于形成半导体器件电容器的方法
CN1266749C (zh) 半导体器件的制造方法
KR101303178B1 (ko) 캐패시터 유전막 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090422

Termination date: 20101230