CN1933161A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1933161A
CN1933161A CNA2006100912281A CN200610091228A CN1933161A CN 1933161 A CN1933161 A CN 1933161A CN A2006100912281 A CNA2006100912281 A CN A2006100912281A CN 200610091228 A CN200610091228 A CN 200610091228A CN 1933161 A CN1933161 A CN 1933161A
Authority
CN
China
Prior art keywords
film
mentioned
barrier film
semiconductor device
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100912281A
Other languages
English (en)
Inventor
大塚隆史
中林隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1933161A publication Critical patent/CN1933161A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种半导体装置及其制造方法。目的在于：提供一种包括了MIM电容器的半导体装置及其制造方法，该MIM电容器能够抑制由来自电极的电子的热放出而引起的漏电流及由沟道效果而引起的漏电流，且能够维持较高的相对介电常数。在包括了依次叠层下部电极16、电容绝缘膜18及上部电极20而形成的电容器的半导体装置中，电容绝缘膜18由Hf氧化物或Zr氧化物构成，在下部电极16和电容绝缘膜18之间形成有由含Al或Si的至少一方的Hf氧化物或Zr氧化物构成的阻挡膜17。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置及其制造方法，特别涉及具有电容器的半导体装置及其制造方法。
背景技术
近年来，随着半导体集成电路装置的高集成化、高性能化及高速化，提出了在DRAM(Dynamic Random Access Memory)等半导体装置中使用将高电介质膜用在电容绝缘膜中的MIM(Metal-Insulator-Metal)电容器的技术。
在谋求半导体装置的微细化及高密度化方面，必须要缩小芯片中的电容器占有面积。但是，为了使存储部稳定地工作，必须要一定以上的电容值。因此，正在进行开发将具有高介电常数的Hf氧化物(HfOx)或Zr氧化物(ZrOx)用在电容绝缘膜中的电容器。
但是，在将HfOx或ZrOx用在电容绝缘膜的电容器中，存在有漏电流随着工作温度变高而增大的问题。这是由于对于HfOx及ZrOx的各电极的带隙(band gap)较低而使由来自电极的电子的热放出而引起的漏电流随着温度变高而增大之故。
于是，提出了这样的技术：通过在由HfOx或ZrOx构成的电容绝缘膜和电极的界面形成带隙较高的由Al氧化物(AlOx)构成的阻挡膜，来提高电极和电容绝缘膜之间的带隙，从而抑制由来自电极的电子的热放出而引起的漏电流(参照特开2002-222934号公报)。
图6(a)～图6(f)示出了公开在特开2002-222934号公报中的以往的使用了AlOx阻挡膜的MIM电容器的制造方法的各工序的剖面图。
首先，如图6(a)所示，在硅衬底60上形成第1层间绝缘膜61后，形成贯穿第1层间绝缘膜61的第1通孔62。接着，通过用钨、钛、或氮化钛等将第1通孔62埋住，来形成导体膜柱塞63后，再在第1层间绝缘膜61上及导体膜柱塞63上形成第2层间绝缘膜64。其次，贯穿第2层间绝缘膜64形成到达导体膜柱塞63的第2通孔65。
其次，如图6(b)所示，在整个含有第2通孔65内部的第2层间绝缘膜64上，形成氮化钛膜等下部电极材料膜66A。
其次，如图6(c)所示，通过进行CMP(chemical mechanical polishing)处理或全面回蚀处理，来在第2通孔65的外侧，将形成在第2层间绝缘膜64上的下部电极材料膜66A除去。从而，在第2通孔65内形成具有三次元结构的下部电极66。
其次，如图6(d)所示，利用原子层沉积法即ALD(Atomic LayerDeposition)法在下部电极66上形成AlOx膜67。
图7示出了利用原子层沉积法形成AlOx膜及后述的HfOx膜的序列(sequence)。
如图7所示，首先，将环境气体(N2)导入成膜室内，然后，让硅衬底(晶片)60升温。接着，将为Al供给源的TMA(三甲基铝)气体以脉冲波状导入室内，让TMA或其活性种化学吸附在第2层间绝缘膜64的表面及下部电极66的表面。其次，在切断TMA气体后，将清洗(purge)气体(N2)以脉冲波状导入室内，藉此方法，将残留在室内的TMA气体除去。其次，在切断清洗气体后，将臭氧(O3)气体以脉冲波状导入室内。此时，该臭氧气体、和吸附在第2层间绝缘膜64的表面及下部电极66的表面的上述TMA或其活性种产生热反应，因此，形成一个原子层厚度的AlOx。然后，再将清洗气体以脉冲状导入室内，藉此方法，将残留在室内的臭氧气体除去。能够通过多次反复上述成膜序列，在下部电极66上形成具有所希望的厚度的AlOx膜67。
其次，如图6(e)所示，利用原子层沉积法在AlOx膜67上形成HfOx膜68。
具体地说，如图7所示，首先，将为Hf供给源的TEMA-Hf(四乙基甲基氨基铪：tetrakis ethylmethylamino hafnium)气体以脉冲波状导入室内，让TEMA-Hf或其活性种化学吸附在AlOx膜67的表面。其次，在切断TEMA-Hf气体后，将清洗气体以脉冲波状导入室内，藉此方法，将残留在室内的TEMA-Hf气体除去。其次，在切断清洗气体后，将臭氧气体以脉冲波状导入室内。此时，该臭氧气体、和吸附在AlOx膜67表面的上述TEMA-Hf或其活性种产生热反应，因此，形成一个原子层厚度的HfOx。然后，再将清洗气体以脉冲波状导入室内，藉此方法，将残留在室内的臭氧气体除去。能够通过多次反复上述成膜序列，来在AlOx膜67上形成具有所希望的厚度的HfOx膜68。
其次，如图6(f)所示，在HfOx膜68上形成氮化钛膜等上部电极材料膜69后，通过将该上部电极材料膜69加工成所希望的形状来形成上部电极，省略图示。
经由上述工序，来在硅衬底60上形成具有由AlOx膜67构成的阻挡膜的MIM电容器。
今后，如果电容器占有面积的缩小化进一步发展的话，则为了确保电容值，必须进行电容绝缘膜的薄膜化。但是，如果使用相对介电常数低于HfOx或ZrOx的AlOx阻挡膜的话，则难以通过电容绝缘膜的薄膜化来确保电容值。
例如，如果使AlOx阻挡膜的厚度为0.5nm的话，则为了满足Teq(Thickness Equivalent：氧化膜换算膜厚)＝1.2nm的要求，必须要使HfOx膜的厚度为大约3.8nm(AlOx的相对介电常数：大约为9，HfOx的相对介电常数：大约为20)。此时，由于含AlOx阻挡膜的厚度的电容绝缘膜(HfOx膜)的厚度不满5nm，因此由沟道效果引起的漏电流增大。如上所述，在使用了AlOx阻挡膜的MIM电容器中，极难确保Teq＝1.2nm以下的电容值。
发明内容
如上所鉴，本发明的目的在于：提供包括了MIM电容器的半导体装置及其制造方法，该MIM电容器能够抑制由来自电极的电子的热放出而引起的漏电流及由沟道效果而引起的漏电流，且能够维持较高的相对介电常数。
为了达到上述目的，本案发明者们发现了由含有Al或Si的Hf氧化物或Zr氧化物构成的阻挡膜作为代替AlOx阻挡膜的新的阻挡膜最合适，具体地说，作为对电极具有较高的带隙且由相对介电常数较高的材料构成的阻挡膜最合适，想到了下述发明。
具体地说，本发明所涉及的半导体装置，包括在衬底上依次叠层下部电极、电容绝缘膜及上部电极而形成的电容器。上述电容绝缘膜由Hf氧化物或Zr氧化物构成。在上述下部电极和上述电容绝缘膜之间形成有由含Al或Si的至少一方的Hf氧化物或Zr氧化物构成的第1阻挡膜。
在本发明的半导体装置中，最好在上述上部电极和上述电容绝缘膜之间形成有由含Al或Si的至少一方的Hf氧化物或Zr氧化物构成的第2阻挡膜。此时，最好上述第2阻挡膜为非晶体。并且，最好上述第2阻挡膜中的Al或Si的含有率大于或等于1atm％且不满25atm％。
在本发明的半导体装置中，最好上述第1阻挡膜为非晶体。
在本发明的半导体装置中，最好上述第1阻挡膜中的Al或Si的含有率大于或等于1atm％且不满25atm％。
在本发明的半导体装置中，最好上述下部电极及上述上部电极由TiN、Ti、Al、W、WN、Pt、Ir及Ru中的至少一种构成。
本发明所涉及的半导体装置的制造方法，包括：工序a，在衬底上形成电容下部电极；工序b，在上述电容下部电极上形成由含有Al或Si的至少一方的Hf氧化物或Zr氧化物构成的第1阻挡膜；工序c，在上述第1阻挡膜上形成由Hf氧化物或Zr氧化物构成的电容绝缘膜；以及工序d，在上述电容绝缘膜上形成电容上部电极。
在本发明的半导体装置的制造方法中，最好在上述工序c和上述工序d之间，还包括在上述电容绝缘膜上形成由含有Al或Si的至少一方的Hf氧化物或Zr氧化物构成的第2阻挡膜的工序e。此时，最好在上述工序e中，上述第2阻挡膜是用原子层沉积法形成的。
在本发明的半导体装置的制造方法中，最好在上述工序b中，上述第1阻挡膜是用原子层沉积法形成的。
在本发明的半导体装置的制造方法中，最好在上述工序c中，上述电容绝缘膜是用原子层沉积法形成的。
在本发明的半导体装置的制造方法中，最好在上述工序c之后，还包括对上述电容绝缘膜进行等离子体氧化处理的工序f。
在本发明的半导体装置的制造方法中，最好上述下部电极及上述上部电极由TiN、Ti、Al、W、WN、Pt、Ir及Ru中的至少一种构成。
(发明的效果)
根据本发明，在构成电容绝缘膜的HfOx或ZrOx、和电极的界面设置由含有Al或Si的至少一方的Hf氧化物或Zr氧化物构成的阻挡膜。这样一来，由于能够提高电容绝缘膜和电极之间的带隙，因此能够抑制由来自电极的电子的热放出而引起的漏电流。并且，由于即使在阻挡膜中也能够获得与HfOx或ZrOx匹敌的较高的相对介电常数，因此能够在确保电容值的同时，在某种程度上保持物理的厚度，从而，能够抑制由沟道效果而引起的漏电流。
附图的简单说明
图1(a)～图1(g)示出了本发明的第1实施例所涉及的半导体装置的制造方法的各工序的剖面图。
图2为示出了本发明的第1实施例所涉及的半导体装置的制造方法中的、利用原子层沉积法形成HfxAlyOz膜的工序中的导入反应气体的序列图。
图3为示出了在使用HfOx电容绝缘膜的同时，将HfxAlyOz阻挡膜使用在下部电极和电容绝缘膜之间的本发明所涉及的MIM结构电容器的电特性图。
图4为示出了本发明的HfxAlyOz阻挡膜中的Al含有率和相对介电常数的相关关系图。
图5为示出了本发明的第2实施例所涉及的半导体装置的制造方法中的、利用原子层沉积法形成ZrxAlyOz膜的工序中的导入反应气体的序列图。
图6(a)～图6(f)为示出了以往的MIM电容器的制造方法的各工序的剖面图。
图7为示出了以往的MIM电容器的制造方法中的、利用原子层沉积法形成AlOx膜及HfOx膜的序列图。
(符号的说明)
10-半导体衬底；11-第1层间绝缘膜；12-第1通孔；13-导体膜柱塞；14-第2层间绝缘膜；15-第2通孔；16-下部电极；16A-下部电极材料膜；17-第1阻挡膜；18-电容绝缘膜；19-第2阻挡膜；20-上部电极材料膜。
具体实施方式
(第1实施例)
以下，参照附图对本发明的第1实施例所涉及的半导体装置及其制造方法加以说明。
图1(a)～图1(g)为示出了第1实施例所涉及的半导体装置的制造方法的各工序的剖面图。
首先，如图1(a)所示，例如，在由硅构成的半导体衬底10上沉积例如厚度为300nm的第1层间绝缘膜11。然后，贯穿第1层间绝缘膜11形成到达半导体衬底10的例如口径为150nm的第1通孔12，接着，将例如钨、钛或氮化钛等导体埋入第1通孔12内来形成导体膜柱塞13。其次，在第1层间绝缘膜11上沉积例如厚度为500nm的第2层间绝缘膜14后，贯穿第2层间绝缘膜14形成到达导体膜柱塞13的例如口径为400nm的第2通孔15。
其次，如图1(b)所示，在整个含有第2通孔15内部的第2层间绝缘膜14上沉积例如氮化钛膜等下部电极材料膜16A。
其次，例如，一边利用抗蚀(省略图示)埋入第2通孔15来保护第2通孔15内的下部电极材料膜16A，一边进行全面回蚀处理，藉此方法，在第2通孔15的外侧中除去形成在第2层间绝缘膜14上的下部电极材料膜16A，如图1(c)所示。从而，在第2通孔15内形成例如由氮化钛膜构成的下部电极16。
其次，如图1(d)所示，在下部电极16的表面上及第2层间绝缘膜14的表面上沉积第1阻挡膜17。第1阻挡膜17由例如含有Al的非晶体的Hf氧化物(HfxAlyOz)构成，其膜的厚度例如大约为0.5nm。并且，使用例如原子层沉积法(ALD：Atomic Layer Deposition)法来形成第1阻挡膜17。在利用原子层沉积法的成膜中，以脉冲波状、断续地将反应气体导入室(反应室)内。图2示出了本实施例的利用原子层沉积法形成HfxAlyOz膜的工序中的导入反应气体的序列。
具体地说，如图2所示，首先，在将环境气体(例如，氮(N2)气体)导入室内后，使半导体衬底10升温到例如200～400℃左右。此时，将室内的气体压力设定为100Pa左右。并且，作为环境气体，除了氮气体以外，还能够使用氩等惰性气体。接着，以脉冲波状将为Hf供给源的例如TEMA-Hf(四乙基甲基氨基铪)气体导入室内，让TEMA-Hf或其活性种化学吸附在第2层间绝缘膜14的表面及下部电极16的表面。其次，在切断TEMA-Hf气体后，将清洗气体以脉冲波状导入室内，藉此方法，将残留在室内的TEMA-Hf气体除去。这里，作为清洗气体，能够使用例如氮气体、氩气体或氦气体等。其次，在切断清洗气体后，将臭氧(O3)气体以脉冲波状导入室内。此时，该臭氧气体、和吸附在第2层间绝缘膜14的表面及下部电极16的表面的上述TEMA-Hf或其活性种产生热反应，因此，形成一个原子层厚度的HfOx。然后，再将清洗气体以脉冲波状导入室内，藉此方法，将残留在室内的臭氧气体除去。
在本实施例中，通过将上述HfOx的成膜序列反复例如2、3次，形成例如2～3个原子层厚度的HfOx膜后，如下所述，进行将Al添加在HfOx膜中的序列。
即，在形成HfOx膜后，如图2所示，以脉冲波状将为Al供给源的TMA(三甲基铝)气体导入室内，让TMA或其活性种化学吸附在HfOx膜的表面。其次，在切断了TMA气体后，以脉冲波状将清洗气体(例如，氮气体)导入室内，藉此方法，将残留在室内的TMA气体除去。其次，在切断清洗气体后，以脉冲波状将臭氧气体导入室内。此时，在该臭氧气体、吸附在HfOx膜的表面的上述TMA或其活性种、和底层HfOx三者之间进行热反应，结果形成非晶体的HfxAlyOz膜。然后，再以脉冲波状将清洗气体导入室内，藉此方法，将残留在室内的臭氧气体除去。
在本实施例中，通过对由2～3次上述HfOx的成膜序列、和1次把Al添加在上述HfOx中的序列来形成非晶体的HfxAlyOz膜的工序进行两次，形成由例如厚度为0.5nm左右的非晶体HfxAlyOz膜构成的第1阻挡膜17。此时，第1阻挡膜17的Al含有率为例如大约15％，其相对介电常数为大约15。另外，在本实施例中，能够通过改变上述HfOx的成膜序列的次数、和将Al添加在上述HfOx中的序列的次数比，来任意设定第1阻挡膜17的Al含有率。
其次，如图1(e)所示，利用例如原子层沉积法，在第1阻挡膜17的表面上形成例如由HfOx构成的电容绝缘膜18。具体地说，通过将图2所示的HfOx的成膜序列进行例如30次左右，来形成由例如厚度为4.8nm左右的HfOx膜构成的电容绝缘膜18。
其次，如图1(f)所示，在电容绝缘膜18的表面上沉积第2阻挡膜19。在本实施例中，第2阻挡膜19与第1阻挡膜17一样，由例如含有Al的非晶体Hf氧化物(HfxAlyOz)构成，其膜厚例如大约为0.5nm。并且，第2阻挡膜19的形成方法与例如图2所示的第1阻挡膜17的形成方法相同。
另外，在本实施例中，第1阻挡膜17即厚度为0.5nm的HfxAlyOz膜、电容绝缘膜18即厚度为4.8nm的HfOx膜和第2阻挡膜19即厚度为0.5nm的HfxAlyOz膜的叠层体能够满足Teq＝1.2nm的要求。
其次，对第1阻挡膜17、电容绝缘膜18及第2阻挡膜19进行等离子体氧化处理，藉此方法，将氧提供给第1阻挡膜17、电容绝缘膜18及第2阻挡膜19的各个膜中的氧欠缺部分。
其次，如图1(g)所示，在第2阻挡膜19上形成例如由氮化钛膜等构成的厚度为50nm左右的上部电极材料膜20后，通过将该上部电极材料膜20加工成所希望的形状来形成上部电极。
经由上述工序，在半导体衬底10上形成具有由HfxAlyOz膜构成的阻挡膜的本实施例的MIM电容器。
根据本实施例，在构成电容绝缘膜18的HfOx和下部电极16的界面设置由HfxAlyOz膜即含有Al的Hf氧化物构成的第1阻挡膜17，同时，在构成电容绝缘膜18的HfOx和上部电极的界面设置由HfxAlyOz膜(含有Al的Hf氧化物)构成的第2阻挡膜19。这样一来，由于能够提高电容绝缘膜18和各电极之间的带隙，因此能够抑制由来自各电极的电子的热放出而引起的漏电流。并且，由于即使在阻挡膜17及19中，也能够获得与HfOx匹敌的较高的相对介电常数，因此能够在确保电容值的同时，在某种程度上保持物理的厚度，从而，能够抑制由沟道效果引起的漏电流。
图3对本发明所涉及的MIM结构电容器的电特性和以往的MIM结构电容器的电特性加以比较，所述本发明所涉及的MIM结构电容器使用HfOx电容绝缘膜，同时，在下部电极和电容绝缘膜之间使用了HfxAlyOz阻挡膜(AHO阻挡膜)，所述以往的MIM结构电容器使用HfOx电容绝缘膜，同时，在下部电极和电容绝缘膜之间使用了AlOx阻挡膜。在图3中，横轴示出了电容器的Teq(氧化膜换算膜厚)，纵轴示出了每个存储器单元的漏电流。
如图3所示，在使用了AlOx阻挡膜的以往的MIM结构电容器中，由于在Teq变为大约1.4nm或1.4nm以下之后，漏电流明显增大，因此不能够满足Teq＝1.2nm的要求。
而在使用了HfxAlyOz阻挡膜的本发明的MIM结构电容器中，由于抑制了Teq到大约1.0nm为止的漏电流的增加，因此能够充分地满足Teq＝1.2nm的要求。也就是说，本发明的HfxAlyOz阻挡膜具有用以抑制由来自电极的电子的热放出而引起的漏电流的足够的带隙。
并且，根据本实施例，由于电容绝缘膜18的底层即第1阻挡膜17是非晶体(非结晶)，能够以非结晶或类似非结晶状态形成电容绝缘膜18，因此能够更进一步减少电容器的漏电流。
并且，根据本实施例，由于在第1阻挡膜17及第2阻挡膜19的成膜中使用原子层沉积法，能够在下部电极16的表面确实地形成成为第1阻挡膜17的非晶体HfxAlyOz膜，同时，能够在电容绝缘膜18的表面确实地形成成为第2阻挡膜19的非晶体HfxAlyOz膜，因此能够确实地获得上述效果。
另外，在本实施例中，有关用作第1阻挡膜17及第2阻挡膜19的HfxAlyOz膜的组成，最好是x+y+z＝1、0.115＜x≤0.32、0.01≤y＜0.25、0.635≤z≤0.67。也就是说，最好第1阻挡膜17或第2阻挡膜19中的Al含有率大于或等于1atm％且不满25atm％。这样一来，能够在防止各阻挡膜的相对介电常数下降的同时，使各阻挡膜对电极的带隙高于HfOx。
图4示出了本发明的HfxAlyOz阻挡膜中的Al含有率和相对介电常数的相关关系。另外，在图4中，横轴示出了HfxAlyOz阻挡膜中的Al含有率，纵轴示出了相对介电常数。如图4所示，若Al含有率不满25atm％的话，则能够获得12～13或12～13以上的实用值作为HfxAlyOz阻挡膜的相对介电常数。
并且，在本实施例中，也可以代替HfxAlyOz膜，使用HfxSiyOz膜(含有Si的Hf氧化物)、或含Al及Si两方的Hf氧化物作为第1阻挡膜17或第2阻挡膜19。当使用HfxSiyOz膜时，关于其组成，最好是x+y+z＝1、0.115＜x≤0.32、0.01≤y＜0.25、0.635≤z≤0.67。也就是说，最好第1阻挡膜17或第2阻挡膜19中的Si含有率大于或等于1atm％且不满25atm％。这样一来，能够在防止各阻挡膜的相对介电常数下降的同时，使各阻挡膜对电极的带隙高于HfOx。
并且，在本实施例中，第1阻挡膜17和第2阻挡膜19也可以由不同的材料构成。并且，也可以不设置第1阻挡膜17或第2阻挡膜19中的任意一方。
并且，在本实施例中，成为电容绝缘膜18的HfOx膜中的Al或Si的含有率，从防止相对介电常数下降的观点出发，最好不满1atm％。另外，也可以使用ZrOx膜来代替HfOx膜作为电容绝缘膜18。
并且，在本实施例中，以在衬底上的绝缘膜中设置的凹部形成的MIM电容器作为了对象，但是也可以代替它，以其它类型的MIM电容器为对象。
并且，在本实施例中，将氮化钛(TiN)膜用作了下部电极16及上部电极，但是并不限定于此，下部电极16及上部电极也可以由TiN、Ti、Al、W、WN、Pt、Ir及Ru中的至少一种构成。并且，下部电极16和上部电极也可以由不同的材料构成。
并且，在本实施例中，在利用原子层沉积法形成第1阻挡膜17、电容绝缘膜18及第2阻挡膜19时，每次以一个原子层厚度进行了成膜，但是也可以代替它，每次以2～3个原子层厚度进行成膜。
(第2实施例)
以下，参照附图对本发明的第2实施例所涉及的半导体装置及其制造方法加以说明。
第2实施例与第1实施例的最大不同在于：使用ZrOx代替HfOx作为电容绝缘膜，同时，使用ZrxAlyOz代替HfxAlyOz膜作为阻挡膜。
在第2实施例所涉及的半导体装置的制造方法中，首先，进行与图1(a)～图1(c)所示的第1实施例一样的工序，即进行在半导体衬底10上形成电容器的下部电极16为止的工序。
其次，如图1(d)所示，在下部电极16的表面上及第2层间绝缘膜14的表面上沉积第1阻挡膜17。在本实施例中，第1阻挡膜17由例如含有Al的非晶体的Zr氧化物(ZrxAlyOz)构成，其膜厚例如大约为0.5nm。并且，在第1阻挡膜17的形成中使用例如原子层沉积法。在利用原子层沉积法的成膜中，以脉冲波状、断续地将反应气体导入室内(反应室内)。图5示出了本实施例的利用原子层沉积法来形成ZrxAlyOz膜的工序中的导入反应气体的序列。
具体地说，如图5所示，首先，在将环境气体(例如，氮气体)导入室内后，使半导体衬底10升温到例如200～400℃左右。此时，将室内的气体压力设定为100Pa左右。并且，作为环境气体，除了氮气体以外，还能够使用氩等惰性气体。接着，以脉冲波状将为Zr供给源的例如ZrCl4(四氯化锆)气体导入室内，让ZrCl4或其活性种化学吸附在第2层间绝缘膜14的表面及下部电极16的表面。其次，在切断ZrCl4气体后，将清洗气体以脉冲波状导入室内，藉此方法，将残留在室内的ZrCl4气体除去。这里，作为清洗气体，能够使用例如氮气体、氩气体或氦气体等。其次，在切断清洗气体后，将H2O(气体)以脉冲波状导入室内。此时，该H2O、和吸附在第2层间绝缘膜14的表面及下部电极16的表面的上述ZrCl4或其活性种产生热反应，因此，形成一个原子层厚度的ZrOx。然后，再将清洗气体以脉冲波状导入室内，藉此方法，将残留在室内的H2O除去。
在本实施例中，例如，将上述ZrOx的成膜序列反复2、3次，来形成例如2～3个原子层厚度的ZrOx膜，然后，如下所述，进行将Al添加在ZrOx膜中的序列。
即，在形成ZrOx膜后，如图5所示，以脉冲波状将为Al供给源的TMA(三甲基铝)气体导入室内，让TMA或其活性种化学吸附在ZrOx膜的表面。其次，在切断了TMA气体后，以脉冲波状将清洗气体(例如，氮气体)导入室内，藉此方法，将残留在室内的TMA气体除去。其次，在切断清洗气体后，以脉冲波状将H2O(气体)导入室内。此时，在该H2O、吸附在ZrOx膜的表面的上述TMA或其活性种、和底层ZrOx三者之间进行热反应，结果形成非晶体的ZrxAlyOz膜。然后，再以脉冲波状将清洗气体导入室内，藉此方法，将残留在室内的H2O除去。
在本实施例中，通过对由2～3次上述ZrOx的成膜序列、和1次将Al添加在上述ZrOx中的序列而形成非晶体的ZrxAlyOz膜的工序进行例如两次，来形成由例如厚度为0.5nm左右的非晶体ZrxAlyOz膜构成的第1阻挡膜17。此时，第1阻挡膜17的Al含有率例如大约为15％，其相对介电常数大约为15。另外，在本实施例中，能够通过改变上述ZrOx的成膜序列的次数、和将Al添加在上述ZrOx中的序列的次数比，来任意设定第1阻挡膜17的Al含有率。
其次，如图1(e)所示，利用例如原子层沉积法，在第1阻挡膜17的表面上形成例如由ZrOx构成的电容绝缘膜18。具体地说，通过将图5所示的ZrOx的成膜序列进行例如30次左右，来形成由例如厚度为4.8nm左右的ZrOx膜构成的电容绝缘膜18。
其次，如图1(f)所示，在电容绝缘膜18的表面上沉积第2阻挡膜19。在本实施例中，第2阻挡膜19与第1阻挡膜17一样，由例如含有Al的非晶体Zr氧化物(ZrxAlyOz)构成，其膜厚例如大约为0.5nm。并且，第2阻挡膜19的形成方法与例如图5所示的第1阻挡膜17的形成方法相同。
另外，在本实施例中，第1阻挡膜17即厚度为0.5nm的ZrxAlyOz膜、电容绝缘膜18即厚度为4.8nm的ZrOx膜和第2阻挡膜19即厚度为0.5nm的ZrxAlyOz膜的叠层体能够满足Teq＝1.2nm的要求。
其次，对第1阻挡膜17、电容绝缘膜18及第2阻挡膜19进行等离子体氧化处理，藉此方法，将氧提供给第1阻挡膜17、电容绝缘膜18及第2阻挡膜19的各个膜中的氧欠缺部分。
其次，如图1(g)所示，在第2阻挡膜19上形成例如由氮化钛膜等构成的厚度为50nm左右的上部电极材料膜20后，通过将该上部电极材料膜20加工成所希望的形状来形成上部电极，省略图示。
经由上述工序，在半导体衬底10上形成具有由ZrxAlyOz膜构成的阻挡膜的本实施例的MIM电容器。
根据本实施例，在构成电容绝缘膜18的ZrOx和下部电极16的界面设置ZrxAlyOz膜即由含有Al的Zr氧化物构成的第1阻挡膜17，同时，在构成电容绝缘膜18的ZrOx和上部电极的界面设置由ZrxAlyOz膜(含有Al的Zr氧化物)构成的第2阻挡膜19。这样一来，由于能够提高电容绝缘膜18和各电极之间的带隙，因此能够抑制由来自各电极的电子的热放出而引起的漏电流。并且，由于即使在阻挡膜17及19中，也能够获得与ZrOx匹敌的较高的相对介电常数，因此能够在确保电容值的同时，在某种程度上保持物理的厚度，从而，能够抑制由沟道效果引起的漏电流。
并且，根据本实施例，由于电容绝缘膜18的底层即第1阻挡膜17是非晶体(非结晶)，能够以非结晶或类似非结晶状态形成电容绝缘膜18，因此能够更进一步减少电容器的漏电流。
并且，根据本实施例，由于在第1阻挡膜17及第2阻挡膜19的成膜中使用原子层沉积法，因此能够在下部电极16的表面确实地形成成为第1阻挡膜17的非晶体ZrxAlyOz膜，同时，能够在电容绝缘膜18的表面确实地形成成为第2阻挡膜19的非晶体ZrxAlyOz膜，因此能够确实地获得上述效果。
另外，在本实施例中，关于用作第1阻挡膜17及第2阻挡膜19的ZrxAlyOz膜的组成，最好是x+y+z＝1、0.115＜x≤0.32、0.01≤y＜0.25、0.635≤z≤0.67。也就是说，最好第1阻挡膜17或第2阻挡膜19中的Al含有率大于或等于1atm％且不满25atm％。这样一来，能够在防止各阻挡膜的相对介电常数下降的同时，使各阻挡膜对电极的带隙高于ZrOx。
并且，在本实施例中，也可以代替ZrxAlyOz膜，使用ZrxSiyOz膜(含有Si的Zr氧化物)、或含Al及Si两方的Zr氧化物作为第1阻挡膜17或第2阻挡膜19。当使用ZrxSiyOz膜时，关于其组成，最好是x+y+z＝1、0.115＜x≤0.32、0.01≤y＜0.25、0.635≤z≤0.67。也就是说，第1阻挡膜17或第2阻挡膜19中的Si含有率大于或等于1atm％且不满25atm％。这样一来，能够在防止各阻挡膜的相对介电常数下降的同时，使各阻挡膜对电极的带隙高于ZrOx。
并且，在本实施例中，第1阻挡膜17和第2阻挡膜19也可以由不同的材料构成。并且，也可以不设置第1阻挡膜17或第2阻挡膜19中的任意一方。
并且，在本实施例中，成为电容绝缘膜18的ZrOx膜中的Al或Si的含有率，从防止相对介电常数下降的观点出发，最好不满1atm％。另外，也可以使用HfOx膜来代替ZrOx膜作为电容绝缘膜18。
并且，在本实施例中，以在衬底上的绝缘膜中设置的凹部形成的MIM电容器作为了对象，但是也可以代替它，以其它类型的MIM电容器为对象。
并且，在本实施例中，使用了氮化钛(TiN)膜作为下部电极16及上部电极，但是并不限定于此，下部电极16及上部电极也可以由TiN、Ti、Al、W、WN、Pt、Ir及Ru中的至少一种构成。并且，下部电极16和上部电极也可以由不同的材料构成。
并且，在本实施例中，在使用原子层沉积法形成第1阻挡膜17、电容绝缘膜18及第2阻挡膜19时，每次以1个原子层厚度进行了成膜，但是也可以代替它，每次以2～3个原子层厚度进行成膜。
(实用性)
本发明涉及具有电容器的半导体装置及其制造方法，能够通过在构成电容绝缘膜的HfOx或ZrOx和电极的界面，设置可提高电容绝缘膜和电极之间的带隙且可抑制相对介电常数下降的阻挡膜，来获得能够抑制由来自电极的电子的热放出而引起的漏电流的效果，以及能够通过在确保电容值的同时、在某种程度上保持物理的厚度来抑制由沟道效果而引起的漏电流的效果，非常有用。

Claims (14)

1、一种半导体装置，包括在衬底上依次叠层下部电极、电容绝缘膜及上部电极而形成的电容器，其特征在于：
上述电容绝缘膜由Hf氧化物或Zr氧化物构成；
在上述下部电极和上述电容绝缘膜之间形成有由含Al或Si的至少一方的Hf氧化物或Zr氧化物构成的第1阻挡膜。
2、根据权利要求1所述的半导体装置，其特征在于：
在上述上部电极和上述电容绝缘膜之间形成有由含Al或Si的至少一方的Hf氧化物或Zr氧化物构成的第2阻挡膜。
3、根据权利要求2所述的半导体装置，其特征在于：
上述第2阻挡膜为非晶体。
4、根据权利要求2所述的半导体装置，其特征在于：
上述第2阻挡膜中的Al或Si的含有率大于或等于1atm％且不满25atm％。
5、根据权利要求1所述的半导体装置，其特征在于：
上述第1阻挡膜为非晶体。
6、根据权利要求1所述的半导体装置，其特征在于：
上述第1阻挡膜中的Al或Si的含有率大于或等于1atm％且不满25atm％。
7、根据权利要求1所述的半导体装置，其特征在于：
上述下部电极及上述上部电极由TiN、Ti、Al、W、WN、Pt、Ir及Ru中的至少一种构成。
8、一种半导体装置的制造方法，其特征在于：
包括：工序a，在衬底上形成电容下部电极；
工序b，在上述电容下部电极上形成由含有Al或Si的至少一方的Hf氧化物或Zr氧化物构成的第1阻挡膜；
工序c，在上述第1阻挡膜上形成由Hf氧化物或Zr氧化物构成的电容绝缘膜；以及
工序d，在上述电容绝缘膜上形成电容上部电极。
9、根据权利要求8所述的半导体装置的制造方法，其特征在于：
在上述工序c和上述工序d之间，还包括在上述电容绝缘膜上形成由含有Al或Si的至少一方的Hf氧化物或Zr氧化物构成的第2阻挡膜的工序e。
10、根据权利要求9所述的半导体装置的制造方法，其特征在于：
在上述工序e中，上述第2阻挡膜是用原子层沉积法形成的。
11、根据权利要求8所述的半导体装置的制造方法，其特征在于：
在上述工序b中，上述第1阻挡膜是用原子层沉积法形成的。
12、根据权利要求8所述的半导体装置的制造方法，其特征在于：
在上述工序c中，上述电容绝缘膜是用原子层沉积法形成的。
13、根据权利要求8所述的半导体装置的制造方法，其特征在于：
在上述工序c之后，还包括对上述电容绝缘膜进行等离子体氧化处理的工序f。
14、根据权利要求8所述的半导体装置的制造方法，其特征在于：
上述下部电极及上述上部电极由TiN、Ti、Al、W、WN、Pt、Ir及Ru中的至少一种构成。
CNA2006100912281A 2005-09-16 2006-06-07 半导体装置及其制造方法 Pending CN1933161A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005269648 2005-09-16
JP2005269648A JP2007081265A (ja) 2005-09-16 2005-09-16 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN1933161A true CN1933161A (zh) 2007-03-21

Family

ID=37878886

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100912281A Pending CN1933161A (zh) 2005-09-16 2006-06-07 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US20070066012A1 (zh)
JP (1) JP2007081265A (zh)
CN (1) CN1933161A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263027A (zh) * 2010-05-28 2011-11-30 东京毅力科创株式会社 成膜方法和成膜装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7723771B2 (en) * 2007-03-30 2010-05-25 Qimonda Ag Zirconium oxide based capacitor and process to manufacture the same
JP5373619B2 (ja) * 2007-10-30 2013-12-18 ルネサスエレクトロニクス株式会社 キャパシタとそれを有する半導体装置およびキャパシタの製造方法
KR101451716B1 (ko) * 2008-08-11 2014-10-16 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
JP2011192801A (ja) * 2010-03-15 2011-09-29 Elpida Memory Inc キャパシタ素子とキャパシタ素子の製造方法および半導体装置
US8541282B2 (en) * 2011-11-07 2013-09-24 Intermolecular, Inc. Blocking layers for leakage current reduction in DRAM devices
US8741712B2 (en) * 2012-09-18 2014-06-03 Intermolecular, Inc. Leakage reduction in DRAM MIM capacitors
US8835273B2 (en) * 2012-09-19 2014-09-16 Intermolecular, Inc. High temperature ALD process of metal oxide for DRAM applications
CN110164850A (zh) * 2018-02-15 2019-08-23 松下知识产权经营株式会社 电容元件和电容元件的制造方法
KR20210108736A (ko) 2020-02-26 2021-09-03 삼성전자주식회사 커패시터, 이를 포함하는 반도체 장치. 및 커패시터 제조 방법
US12057386B2 (en) * 2020-09-17 2024-08-06 Intel Corporation Embedded three-dimensional electrode capacitor

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194754B1 (en) * 1999-03-05 2001-02-27 Telcordia Technologies, Inc. Amorphous barrier layer in a ferroelectric memory cell
JP2002222934A (ja) * 2001-01-29 2002-08-09 Nec Corp 半導体装置およびその製造方法
US6844604B2 (en) * 2001-02-02 2005-01-18 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
KR100531419B1 (ko) * 2001-06-12 2005-11-28 주식회사 하이닉스반도체 반도체소자 및 그의 제조방법
US6713199B2 (en) * 2001-12-31 2004-03-30 Memscap Multilayer structure used especially as a material of high relative permittivity
JP3894554B2 (ja) * 2002-08-07 2007-03-22 松下電器産業株式会社 容量素子及びその製造方法
JP2004119832A (ja) * 2002-09-27 2004-04-15 Toshiba Corp 半導体装置
US7192892B2 (en) * 2003-03-04 2007-03-20 Micron Technology, Inc. Atomic layer deposited dielectric layers
KR101159070B1 (ko) * 2003-03-11 2012-06-25 삼성전자주식회사 고유전율 산화막 형성방법, 이 방법으로 형성된 유전막이구비된 커패시터 및 그 제조방법
US6812110B1 (en) * 2003-05-09 2004-11-02 Micron Technology, Inc. Methods of forming capacitor constructions, and methods of forming constructions comprising dielectric materials
JP4408653B2 (ja) * 2003-05-30 2010-02-03 東京エレクトロン株式会社 基板処理方法および半導体装置の製造方法
KR100584996B1 (ko) * 2003-11-22 2006-05-29 주식회사 하이닉스반도체 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법
KR100575887B1 (ko) * 2004-11-08 2006-05-03 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US7220600B2 (en) * 2004-12-17 2007-05-22 Texas Instruments Incorporated Ferroelectric capacitor stack etch cleaning methods

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263027A (zh) * 2010-05-28 2011-11-30 东京毅力科创株式会社 成膜方法和成膜装置
TWI506156B (zh) * 2010-05-28 2015-11-01 Tokyo Electron Ltd 膜形成方法及膜形成設備

Also Published As

Publication number Publication date
US20070066012A1 (en) 2007-03-22
JP2007081265A (ja) 2007-03-29

Similar Documents

Publication Publication Date Title
CN1933161A (zh) 半导体装置及其制造方法
CN1790674A (zh) 具有氧化锆的电容器及其制造方法
US7271055B2 (en) Methods of forming low leakage currents metal-insulator-metal (MIM) capacitors and related MIM capacitors
KR100670747B1 (ko) 반도체소자의 캐패시터 제조 방법
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
TWI488290B (zh) 包括含碳電極之半導體元件及其製法
CN1301549C (zh) 半导体集成电路器件的制造方法
CN1436364A (zh) 形成方法以及包含钌和包含钨层的集成电路结构
US20090309187A1 (en) Semiconductor Device and Method of Fabricating the Same
US20050141168A1 (en) Capacitor with aluminum oxide and lanthanum oxide containing dielectric structure and fabrication method thereof
JP2007013086A (ja) ナノ混合の誘電膜、それを有するキャパシタ及びその製造方法
CN1598981A (zh) 具有至少3层高－k介电层的模拟电容器和制造它的方法
CN1873987A (zh) 电容器及其制造方法
CN1231973C (zh) 薄膜电容器及其制造方法
JP2011034995A (ja) 半導体装置の製造方法及び半導体装置
CN1638093A (zh) 半导体器件的制造方法
JP2007129190A (ja) 誘電膜形成方法、及び半導体装置の製造方法
CN112542460A (zh) 具有减少的边缘缺陷的铁电存储器件及其制造方法
CN1674286A (zh) 铁电存储器元件及其制造方法
US7759718B2 (en) Method manufacturing capacitor dielectric
KR100713906B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100717824B1 (ko) 캐패시터 및 그의 제조방법
US20150170837A1 (en) Dielectric K Value Tuning of HAH Stack for Improved TDDB Performance of Logic Decoupling Capacitor or Embedded DRAM
KR20060017452A (ko) 엠아이엠 커패시터의 형성방법들 및 그에 의해 제조된엠아이엠 커패시터들
KR100713922B1 (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070321