TWI506156B - 膜形成方法及膜形成設備 - Google Patents

膜形成方法及膜形成設備 Download PDF

Info

Publication number
TWI506156B
TWI506156B TW100117978A TW100117978A TWI506156B TW I506156 B TWI506156 B TW I506156B TW 100117978 A TW100117978 A TW 100117978A TW 100117978 A TW100117978 A TW 100117978A TW I506156 B TWI506156 B TW I506156B
Authority
TW
Taiwan
Prior art keywords
film
zirconium
processing chamber
gas
oxidant
Prior art date
Application number
TW100117978A
Other languages
English (en)
Other versions
TW201215702A (en
Inventor
Katsushige Harada
Yuichiro Morozumi
Shingo Hishiya
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201215702A publication Critical patent/TW201215702A/zh
Application granted granted Critical
Publication of TWI506156B publication Critical patent/TWI506156B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02159—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing zirconium, e.g. ZrSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Description

膜形成方法及膜形成設備 【相關專利申請案之互相參照】
本申請案主張於2010年5月28日在日本專利局申請之日本專利申請案第2010-122478號以及2011年4月18日申請之日本專利申請案第2011-092088號的優先權，其揭露說明係全部併入本文供作本案參考。
本發明係關於一種膜形成方法和一種膜形成設備，其用以在待處理之基板例如半導體晶圓等之上形成氧化鋯基膜。
近來，因為大型積體電路(LSI,large scale integrated circuit)需要更高度的整合和更快速的操作，所以用以構成LSI之半導體裝置的設計規則更加複雜。因此，介電膜需要具有較大的容量和較小的等效氧化物厚度(EOT,Equivalent Oxide Thickness)以及較高的介電常數，其中EOT係指一介電膜之厚度，此介電膜厚度係以該介電膜之介電常數與SiO2 之介電常數的比率而衡量。為獲得較高的介電常數，介電膜須被結晶化。進而，要求膜層須具有較高結晶性。並且，有些裝置因為受限於熱預算，而需要在低溫下形成膜層或結晶化。
二氧化鋯(ZrO2 ,zirconium oxide)膜作為滿足這些需求的高介電常數材料而受到探討(例如於專利文獻1中)。又，吾人已知一原子層沉積處理(ALD處理)可作為在低溫下形成二氧化鋯膜的方法，ALD處理係使用例如肆(乙基甲基胺基)-鋯(TEMAZ,tetrakis(ethylmethylamino)zirconium)作為一材料氣體(前驅物)，和例如O3 氣體作為一氧化劑，且交替供應此材料氣體和此氧化劑(例如於專利文獻2中)。因為二氧化鋯可輕易地結晶，所以藉由以上述方法使二氧化鋯在一低溫下形成，或接著在450℃以下的溫度將其退火，而使二氧化鋯可在不會對於元件造成不利的影響下 結晶。
然而，雖然此一介電膜需要具有高介電常數和低漏電流，一旦此介電膜如前述結晶後，漏電流即會因晶粒邊界漏電(從晶粒邊界漏出電流)而增加。
為了解決前述問題，於專利文獻3中提出一方法，此方法包含：一種於一基板上形成一ZrO2 膜的製程，其以複數次數交替供應鋯材料和一氧化劑進入處理腔室中；和一種於一基板上形成一SiO2 膜的製程，其以一次或複數次數交替供應一矽材料和一氧化劑進入處理腔室中。依照此方法，此等製程係藉調整材料和氧化劑供應的次數而執行，使得於膜層中之矽濃度的範圍在1到4atm%之間，基於已調整次數的ZrO2 膜形成和SiO2 膜形成作為一個循環，且此循環係執行一次或複數次以形成具有預定膜厚度之氧化鋯基膜。因此，因為可在維持鋯晶體狀態下抑制住晶粒邊界漏電，所以此方法可維持與ZrO2 單膜相同之高介電常數而達到少量漏電流的目的。
專利文獻1：日本公開專利公報第2001-152339號
專利文獻2：日本公開專利公報第2006-310754號
專利文獻3：日本公開專利公報第2010-067958號
由於專利文獻3之技術可得到與ZrO2 單膜相同之高介電常數、可得到一與ZrO2 單膜相同之EOT，和可達到少量漏電流的目的，此專利文獻3之技術的應用於DR- AM之電容器膜受到探討。
然而，吾人發現當專利文獻3之技術被應用於在一凹凸形部位例如DRAM之電容器膜上形成膜層時，介電特性和漏電流特性即會惡化。
本發明之一技術目的為提出一種膜形成方法和一種膜形成設備，其甚至可在一凹凸部位上確實形成具有少量漏電流和高介電常數之氧化鋯基膜。
在為了解決此問題而進行研究後，本案發明人發現，如專利 文獻3中的揭露說明，當一摻雜矽之ZrO2 膜在一凹凸部位例如一DRAM之電容器膜上形成時，因為SiO2 和ZrO2 之階梯覆蓋作用互不相同，凹凸部位的凹陷部位之膜層中的矽濃度係高於平坦部位之矽濃度，因此在凹陷部位之矽濃度超過預定濃度，而使介電常數降低並使漏電特性惡化。並且，本案發明人發現為了防止因凹陷部位中之矽濃度的增加而使介電常數降低和漏電特性惡化，採用一能確實降低矽濃度之膜形成方法乃為有效之策。
基於此發現的結果，依照本發明之一實施例而提出一膜形成方法，其中，將一待處理目標物移轉至一個可維持真空之處理腔室中，且該處理腔室之內部係維持在真空狀態，藉著依次將鋯材料和氧化劑供應入該處理腔室中，而在該待處理之目標物上形成一第一ZrO膜，並且藉著依次將該鋯材料、一矽材料和該氧化劑供應入該處理腔室中，而在該待處理之目標物上形成一摻雜矽的第二ZrO膜，分別地以執行數次該第一ZrO膜形成與執行數次該第二ZrO膜形成的方式，俾使在控制該膜層中的一矽濃度時形成具有一預定膜厚度的氧化鋯基膜。
再者，依照本發明之另一實施例，係提出一種用以在一待處理之目標物上形成一金屬氧化膜的膜形成設備，該膜形成設備包含：一處理腔室，其具有一縱式及圓柱形狀，並可維持真空；一固持構件，用以將待處理之目標物固持成多數段而固持於該處理腔室中；一加熱器，其係環繞該處理腔室之一外周而設置；鋯材料供應單元，其供應鋯材料進入該處理腔室中；一矽材料供應單元，其供應一矽材料進入該處理腔室中；一氧化劑供應單元，其供應一氧化劑進入該處理腔室中；一控制裝置，其控制該鋯材料供應單元、該矽材料供應單元、和該氧化劑供應單元，其中，藉由移轉該待處理目標物進入能維持真空之該處理腔室和維持該處理腔室之內部於一真空狀態，以及藉著依次將該鋯材料和該氧化劑供應入該處理腔室，而執行一第一ZrO膜於該待處理目標物上的形成，和藉著依次將該鋯材料、該矽材料和該氧化劑供應入該處理腔室，而執行一摻雜矽的第二ZrO膜於該待處理目標物上的 形成，分別地以調整該第一ZrO膜形成的執行次數與該第二ZrO膜形成的執行次數的方式，俾使在控制該膜層中的一矽濃度時，該控制裝置控制氧化鋯基膜以形成一預定膜厚度。
本發明之其他目的和優點將在隨後之描述中提出，並在某種程度上由描述中顯而易見，或可藉本發明之實踐而得知。
依在下文中特別指出之手段與組合可瞭解並得知本發明之目的和優點。
基於前述發現而完成的本發明之一實施例將參照附圖加以說明。在下面的描述中，具有實質上相同功能和排列的構成元件標示相同參照數字，且只有在必要時才會重複描述。
圖1為顯示用以執行依照本發明之一實施例的膜形成方法之膜形成設備的一例之縱剖面圖。圖2為顯示圖1中之膜形成設備的橫剖面圖。圖3為用以解釋依本發明之一實施例的一膜形成方法的圖表。再者，於圖2中未顯示一加熱器。
一膜形成設備100包含一處理腔室1，其呈底部開放並具有一頂部的圓柱狀。此處理腔室1完全以例如石英形成，而於處理腔室1內之頂部處安裝一石英頂板2使處理腔室1為密封的狀態。再者，以例如由不鏽鋼形成且為圓柱形的一岐管3與處理腔室1之底部開口相連接，並以一O型環等密封構件4嵌入其間。
前述岐管3支撐處理腔室1的底部。一個石英晶圓舟5可從岐管3下方被插入到處理腔室1，其中此石英晶圓舟5能以多層承載複數(例如50到100片)之待處理的半導體晶圓(以下簡稱晶圓W)。該石英晶圓舟5包含三根支柱6(見圖2)，而複數之晶圓W支托於支柱6上所設之凹槽。
晶圓舟5係隔著一石英恆溫器7而置於承載台8上。此承載台8以一旋轉軸10支撐，其中，此旋轉軸10穿過一個用以開關岐管3之底部開口的不鏽鋼蓋板9。
而例如一磁性流體軸封11係設於旋轉軸10穿過不鏽鋼蓋板9 之部位，以便緊實密封此旋轉軸10並旋轉地支撐此旋轉軸10。再加上，一密封構件12例如O型環等安裝於蓋板9的邊緣部分與岐管3的底部之間，因此保持了處理腔室1的密封。
旋轉軸10係裝置於一個被一提升單元例如晶圓舟升降機等(未圖示)支撐的支臂13之前端，此旋轉軸10可一併將晶圓舟5、蓋板9等上移以插入或退出處理腔室1。另外，承載台8可以固定安裝在蓋板9上，如此一來無需轉動晶圓舟5即可處理晶圓W。
膜形成設備100包含：一氧化劑供給單元14，用以供應氣態氧化劑例如O3 氣體至處理腔室1中；一鋯源氣體供給單元15，用以供應鋯源氣體(鋯材料)至處理腔室1中；及一矽源氣體供給單元16，用以供應矽源氣體(矽材料)至處理腔室1中。另外，膜形成設備100包含一滌洗氣體供給單元28，其供應一作為滌洗氣體的惰性氣體例如氮氣至處理腔室1中。
氧化劑供給單元14包含：一氧化劑供給源17；一氧化劑引入管18，用以引導來自氧化劑供給源17的氧化劑；和一氧化劑分配噴嘴19，其與氧化劑引入管18連接，並包含一個穿過岐管3之側壁並被彎曲向上而後鉛直延伸的石英導管。複數之氣體噴出孔19a係以預定間隔安置在氧化劑分配噴嘴19的鉛直部分中，而氧化劑例如O3 氣體係相當一致地自氣體噴出孔19a朝處理腔室1水平噴出。H2 O氣體、O2 氣體、NO2 氣體、NO氣體、N2 O氣體等可代替O3 氣體作為氧化劑。活性可藉由安裝一電漿產生器並電漿化氧化劑而改善。並且，亦可使用O2 氣體或H2 氣體來執行自由基氧化。若使用O3 氣體，一個產生O3 氣體的臭氧產生器可提供作為氧化劑供給源17。
鋯源氣體供給單元15包含：一鋯源腔室20，用以容納液態鋯源例如肆(乙基甲基胺基)-鋯(TEMAZ,tetrakis(ethylmethylamino)zirconium)；一鋯源引入管21，用以引導來自鋯源腔室20的液態鋯源；一蒸發器22，其與鋯源引入管21連接並用於蒸發鋯源；一鋯源氣體引入管23，用以引導由蒸發器22產生之鋯源氣體；及一鋯源氣體分配噴嘴24，其與鋯源氣體 引入管23連接，並包含一個穿過岐管3之側壁並被彎曲向上而後鉛直延伸的石英導管。一用以供應作為載體氣體之氮氣的載體氣體引入管22a與蒸發器22連接。複數之氣體噴出孔24a係於鋯源氣體分配噴嘴24內以預定間隔沿著鋯源氣體分配噴嘴24的縱向方向設置，而鋯源氣體係相當一致地從各氣體噴出孔24a水平噴入到處理腔室1中。
矽源氣體供給單元16包含：一矽源腔室25，用以容納液態矽源例如三(二甲胺基)矽烷(3DMAS,tri(dimethylamino)silane)；一加熱器25a，係圍繞矽源腔室25安裝並用以蒸發液態矽源；一矽源氣體引入管26，用以引導在矽源腔室25中蒸發之矽源氣體；及一矽源氣體分配噴嘴27，其與矽源氣體引入管26連接，並且係安裝成穿過岐管3之側壁。複數之氣體噴出孔27a係於矽源氣體分配噴嘴27內以預定間隔沿著矽源氣體分配噴嘴27的縱向方向設置，而矽源氣體係相當一致地從氣體噴出孔27a水平噴入處理腔室1中。
再者，滌洗氣體供給單元28包含：一滌洗氣體供給源29；一滌洗氣體引入管30，用以引導來自滌洗氣體供給源29的滌洗氣體；及一滌洗氣體噴嘴31，其與滌洗氣體引入管30連接並安裝成穿過岐管3之側壁。一惰性氣體例如氮氣可適合用作滌洗氣體。
一開關閥18a和一流量控制裝置18b例如質量流動控制器係安裝於氧化劑引入管18並以一受控制的流量來供應氣態氧化劑。而一開關閥26a和一流量控制裝置26b例如質量流動控制器係安裝於矽源氣體引入管26並以一受控制的流量來供應矽源氣體。再者，一開關閥30a和一流量控制裝置30b例如質量流動控制器係安裝於滌洗氣體引入管30並以一受控制的流量來供應滌洗氣體。
一鋯源載體引入管20a係插入到鋯源腔室20中，其並供應一載體氣體例如He氣體等以供給液態鋯源至鋯源引入管21。一流量控制裝置21a例如質量流動控制器係安裝於鋯源引入管21，而一開關閥23a係安裝於鋯源氣體引入管23。
鋯源並不局限於特定來源，且可為任何各種可吸附成ZrO2 的 來源。一在室溫下為液態之有機金屬化合物，例如代表性例子TEMAZ等，可適合用作鋯源。又，除了TEMAZ外，亦可使用在室溫下亦為液態之有機金屬化合物的肆(二乙胺基)-鋯(TDEAZ,tetrakis(diethylamino)zirconium)或環戊二烯基-參(二甲胺基)-鋯(MCPDTMZ,cyclopentadienyltris(dimethylamino)zirconium)。當然，亦可使用在室溫下為固體之有機金屬化合物，但在此情況下，需要一用以蒸發材料的機構或一用以加熱引入管的機構等。再者，亦可使用無機化合物。
矽源並不局限於特定來源，而可為任何可被吸附的來源。除了前述之3DMAS，亦可使用有機化合物例如四(二甲胺基)矽烷(4DMAS,tetra(dimethylamino)silane)、雙(三級丁胺基)矽烷(BTBAS,bis(tertiary butylamino)silane)等。再者，亦可使用無機化合物如二氯矽烷(DCS,dichlorosilane)、六氯矽烷(HCD,hexachlorodisilane)、單矽烷(SiH4 ,monosilane)、二矽乙烷(Si2 H6 ,disilane)、四氯矽烷(TCS,tetrachlorosilane)等。
用以散佈和噴出氧化劑的氧化劑分配噴嘴19係安裝於處理腔室1內側之凹陷部位1a，而鋯源氣體分配噴嘴24和矽源氣體分配噴嘴27係安置成以氧化劑分配噴嘴19介於其中。
一個用以排出處理腔室1內之氣體而產生真空的排出口37，係安裝在與處理腔室1之氧化劑分配噴嘴19和鋯源氣體分配噴嘴24相對的部分。此狹窄且縱向的排出口37係以鉛直地削去一部分的處理腔室1之一側壁而設成。一具有一U形橫剖面並設成以遮蔽排出口37的排出口外罩38，係熔接至一相應於處理腔室1之排出口37的部位。排出口外罩38沿著處理腔室1之側壁朝上延伸而形成一個於處理腔室1上方的氣體出口39。並且，真空抽取係從氣體出口39使用一個包含一真空泵浦(未圖示)等的真空排出器來執行。並且，一個具有圓柱形並用於加熱處理腔室1與其內部之晶圓W的加熱器40，係環繞處理腔室1之出口周長設置。
膜形成設備100的各構件皆以一包含如微處理器(電腦)的控制裝置50所控制。例如，控制裝置50以開啟或關閉開關閥18a、 23a、26a和30a來控制各氣體的供應或中斷、以使用流量控制裝置18b、21a、26b和30b來控制氣體源或流體源的流量、此控制裝置50亦能轉換導入至處理腔室1的氣體、以及控制加熱器40。一個使用者介面51包含：一鍵盤，用以輸入指令以便操作者能管理膜形成設備100；一顯示器，用以明白地顯示膜形成設備100之操作狀態；或類似裝置等。此使用者介面51係與控制裝置50連接。
再者，一記憶單元52包含一控制程式，在控制裝置50的控制下，此控制程式達成各種執行於膜形成設備100中的處理，或包含一程式，即一配方，此配方依處理狀況而執行膜形成裝置100之各元件中的處理，該記憶單元52並與控制裝置50連接。此配方係儲存於記憶單位52之儲存媒體中。此儲存媒體可為一固定媒體如硬碟等，或一可攜式媒體如CD-ROM、DVD、一快閃記憶體等。又，此配方可經由例如專用線路等自另一裝置適當地傳送。
並且，必要時，藉著執行一出自記憶單元52且回應使用者介面51之指令的任意配方，以及藉著在控制裝置50執行此配方，而使一期望的處理在控制裝置50的控制下於膜形成裝置100中執行。也就是說，因為一個用以執行後述之膜形成方法的程式(即一處理配方)係儲存於記憶單元52之儲存媒體中，所以控制裝置50依照此程式而控制膜形成設備100以執行下述之的膜形成方法。
接下來，一個依照使用前述構造之膜形成設備來執行本發明之實施例的膜形成方法將參照圖3而加以解釋。
首先，在室溫下，固持50至100片之被作為待處理目標的晶圓W於其上之晶圓舟5，係自預先調節成一預定溫度的處理腔室1之底部上移而載入，而岐管3的底部開口被蓋板9關閉而密封處理腔室1的內部。此晶圓W具有例如300公釐的半徑。
而且，真空抽吸係於處理腔室1中執行，使得處理腔室1維持在一預定處理壓力下，且對加熱器40的電力供應係被控制，晶圓之溫度係提高至處理溫度並維持在此處理溫度，然後在晶圓舟5 被轉動的情形下開始膜形成。處理溫度以範圍在200至300度為佳，例如210度。
如圖3所示，在此時的膜形成包含形成ZrO膜的第一製程和形成摻雜矽之ZrO膜(ZrSiO膜)的第二製程，其中第一製程係執行x次而第二製程係執行y次。第一製程包含：一步驟S1，供應鋯源氣體進入處理腔室1中以被吸附至晶圓W上；一步驟S2，執行在處理腔室1內之真空抽取和執行以滌洗氣體做滌洗；一步驟S3，供應氣態氧化劑如O3 氣體進入處理腔室1中以氧化該鋯源氣體；以及一步驟S4，執行在處理腔室1內之真空抽取和執行以滌洗氣體做滌洗。又，第二製程包含：一步驟S11，供應鋯源氣體進入處理腔室1中以被吸附至晶圓W上；一步驟S12，執行在處理腔室1內之真空抽取和執行以滌洗氣體做滌洗；一步驟S13，供應矽源氣體進入處理腔室1中以被吸附至已吸附在晶圓W上的鋯氣體上；一步驟S14，執行在處理腔室1內之真空抽取和執行以滌洗氣體做滌洗；一步驟S15，供應氣態氧化劑如O3 氣體進入處理腔室1以氧化該鋯源氣體和矽源氣體而形成摻雜矽之ZrO膜；以及一步驟S16，執行在處理腔室1內之真空抽取和執行以滌洗氣體做滌洗。
一具有期望厚度和包含期望矽濃度的氧化鋯基膜係能以調整第一製程之執行次數x和第二製程之執行次數y而形成。也就是說，因為一膜層的矽濃度幾乎與第二製程之執行次數y的比例成比，換句話說，藉由事先得出y/(x+y)和矽濃度的關係，可以決定y/(x+y)、x和y來得到期望的矽濃度。
在此情況下，因為矽不被包含在第一製程中，矽之吸附量係藉由第二製程中吸附鋯材料和然後吸附矽材料的步驟而降低，所以膜層中之矽濃度可以藉由調整第一製程的執行次數和第二製程的執行次數而大幅降低。
在如圖4所示之DRAM的電容器中，一介電膜103於一具有凹凸部位的下電極101上方形成，並以一為下電極101之一部分的氮化鈦膜102介於其中，而一上電極104係於介電膜103上形 成。但是，當利用專利文獻3所揭露說明的方法，使用一鋯材料和一矽材料而使摻雜矽的氧化鋯基膜在具有凹凸部位的下電極101上形成時，因為鋯材料和矽材料的階梯覆蓋率互不相同，矽在凹陷部位105的吸附量係相對地增加，矽濃度因而在凹陷部位105局部提高，從而使介電常數降低而漏電流特性惡化。
相反地，當摻雜矽的氧化鋯基膜使用本實施例之方法而形成時，因為矽濃度大幅降低，即使矽濃度在凹陷部位105局部增加，介電常數可免於降低而漏電流特性可免於惡化。因此，可維持ZrO2 之結晶性而且無降低介電常數和無惡化漏電流特性的氧化鋯基膜，可甚至在一凹凸部位例如DRAM之電容器上形成。
依照本案發明人實施的實驗結果，可發現在一平坦電容(平坦膜)中，當矽濃度等於或大於約3.0atm%時，介電常數降低，而當矽濃度等於或大於5.0atm%時，漏電流特性惡化。由於吾人瞭解當在平坦電容上的矽濃度數值被控制時，在凹槽底部的矽濃度高於平坦電容上的矽濃度約三倍，在理想的情況下，平坦電容(平坦膜)的矽濃度係等於或小於1.0atm%。再者，雖然藉著減少本實施例中第二製程執行的次數y之比例，矽濃度可被降低至接近0，但在較佳的情況下，為達到矽的充分均勻性和矽的充份作用，矽濃度係等於或大於0.02atm%。
由於少量的矽係被摻雜，第二製程執行的次數y之比例非常低。例如，若次數x為51而次數y則為2，被摻雜的矽濃度為0.04atm%。因此，藉著在重複執行第一製程間規律地執行第二製程，可使矽高度均勻地被摻雜。(例如，一循環係定義為重複執行第一製程17次後執行第二製程1次，當上述循環執行2次後，接著再重複執行第一製程17次。)
為了更均勻的摻雜矽，在理想的情況為將已形成的膜層退火。在此情況下，退火溫度等於或小於450℃較佳。若退火溫度超過450℃，則裝置可能會受到不利的影響。
接下來，第一製程和第二製程將詳述如下。
在第一製程之步驟S1中一鋯源例如TEMAZ係由鋯源氣體供 給單元15之鋯源腔室20所供應，並被蒸發器22所蒸發以產生鋯源氣體，而且在週期T1期間，此鋯源氣體係經由鋯源氣體引入管23和鋯源氣體分配噴嘴24自氣體噴出孔24a被供應至處理腔室1中。因此使鋯源吸附於晶圓上。週期T1的範圍在例如1到120sec之間。而鋯源之流量的範圍在例如0.2到0.5l/min之間。再者，在此時之處理腔室1內的壓力之範圍在例如10到100Pa之間。在室溫下如TEMAZ為液態的TDEAZ，可適合代替TEMAZ而用作鋯源，或者其他在室溫下為固體的來源亦可用作如上述之鋯源。另外，亦可使用無機化合物。
在步驟S3中一氧化劑係被供應，氧化劑例如O3 氣體係從氣化劑供給單元14的氧化劑供給源17經由氧化劑引入管18和氧化劑分配噴嘴19而噴入。因此而使吸附在晶圓W上之鋯源被氧化而形成ZrO。
在理想的情況下步驟S3之週期T3的範圍在10到180sec之間。雖然氧化劑的流量依照固持晶圓W的數量或氧化劑的種類而有所變化，但當一O3 氣體被用作氧化劑而固持晶圓的數量為在約50到約100片時，氧化劑的流量之範圍在例如100到200g/Nm3 之間。再者，在此時的處理腔室1內的壓力之範圍在例如10到100Pa之間。H2 O氣體、O2 氣體、NO2 氣體、NO氣體、N2 O氣體等可代替O3 氣體用作上述之氧化劑。活性可藉由安裝一電漿產生器並電漿化氧化劑而改善。並且亦可使用O2 氣體或H2 氣體來執行自由基氧化。
在步驟S1或步驟S3之後，在用以使下個步驟產生期望的反應而去除殘留在處理腔室1之氣體的個別步驟S2和S4中，處理腔室1內部的滌洗係以將滌洗氣體例如N2 自滌洗氣體供給單元28之滌洗氣體供給源29，經由滌洗氣體引入管30和滌洗氣體噴嘴31而供應進入處理腔室1中。在此情況下，可藉著重複執行複數次真空抽取和滌洗氣體供應而增進去除殘留氣體的效率。步驟S2和S4之週期T2和T4的範圍分別在例如20到120sec之間。再者，在此時的處理腔室1內的壓力之範圍在例如10到100Pa之間。此 時，在供應鋯源的步驟S1之後的步驟S2中，和在供應氧化劑的步驟S3之後的步驟S4中，因為步驟S2和步驟S4中排出氣體的能力互不相同，所以真空抽取時間和滌洗氣體供應時間可被改變。更詳細的說，因為在步驟S1之後氣體排出所需的時間長，在理想的情況下步驟S1之後的步驟S2之時間較長於步驟S3之後的步驟S4。
第二製程之步驟S11係以與第一製程之步驟S1相同之方式執行。並且，在步驟S13中，於週期T13期間，容納於矽源氣體供給單元16之矽源腔室25中的一矽源例如3DMAS，係被加熱器25a蒸發並經由矽源氣體引入管26和矽源氣體分配噴嘴27，自氣體噴出孔27a被供應至處理腔室1中。因而使矽源吸附於晶圓上。週期T3的範圍在例如10到60sec之間。而且，矽源的流量之範圍在例如50到300ml/min之間。再者，在此時的處理腔室1內的壓力之範圍在例如10到100Pa之間。有機化合物例如4DMAS、BTBAS等可代替3DMAS用作前述之矽源。再者，亦可使用無機化合物如DCS、HCD、SiH4 、Si2 H6 、TCS等。藉由使用無機化合物可使矽濃度進一步降低。
供應氧化劑的步驟S15係以與步驟S3同樣的方式執行。而且，於處理腔室1內執行真空抽取和以供應滌洗氣體而執行滌洗的步驟S12、S14、S16，係以與步驟S2和S4相同的方式執行。在鋯源氣體被供應之後的步驟S12中和在矽源氣體被供應之後的步驟14中以及在氧化劑被供應之後的步驟16中，因為步驟S12、步驟S14和步驟16中排出氣體的能力互不相同，所以真空抽取時間和滌洗氣體供應時間可被改變。更詳細的說，因為在步驟S12和S14中氣體排出所需的時間長，在理想的情況下步驟S12和S14個別的時間皆較長於步驟S16。
一基於本發明之實驗將解釋如後。
在此，首先，TEMAZ係用作一鋯源，3DMAZ係用作一矽源、O3 係用作一氧化劑，藉著使用圖1所示之膜形成設備與圖表3所示之膜形成方法，使膜形成在一矽晶圓上執行。
如表1所示，氧化鋯基膜係形成以設定執行ZrO膜形成的第一製程之總和次數x為51次，而將執行摻雜矽的ZrO膜(ZrSiO膜)形成的第二製程之次數y修改而改變矽濃度。然後，在N2 氣體環境、1Torr(133.3Pa)的壓力、450℃的溫度下而得到之膜層於一處理腔室中退火30分鐘。目標膜厚度為7.0nm。
於表1中，第1號樣本係為一比較樣本，此樣本中沒有執行第二製程而僅執行了第一製程(為了方便起見，定義為執行第一製程17次的一循環係執行3次。)在第2號樣本中，一個定義成執行第一製程17次且執行第二製程1次的循環係執行2次，並接著再執行第一製程17次。因此，當執行第一製程的次數x為51次時，執行第二製程的次數y為2次。於第3號樣本中，一個定義成執行第一製程10次且執行第二製程1次的循環係執行4次，並接著再執行第一製程11次。因此，當執行第一製程的次數x為51次時，執行第二製程的次數y為4次。在第4號樣本中，一個定義成執行第一製程7次且執行第二製程1次的循環係執行6次，並接著再執行第一製程9次。因此，當執行第一製程的次數x為51次時，執行第二製程的次數y為6次。
在上述樣本中，順著深度方向的矽強度(計數)係使用二次 離子質譜儀(SIMS,secondary ion mass spectrometry)來測量。其結果示於圖5。從圖5發現矽係存在於第2樣本至第4樣本的膜層中。此等膜層中之矽濃度係使用拉塞福背向散射分析(RBS,Rutherford backscattering spectrometry)來測量。然而，在此實驗中，因為矽係為少量，只使用RBS可能較困難得到一精確的矽濃度值。因此，如圖6所示，從以SIMS所測量之矽強度(計數)和以高解析度拉塞福背向散射分析(HRRBS,high-resolution Rutherford backscattering spectrometry)所測量的矽濃度(3.0atm%、1.8atm%和0atm%)做一迴歸線，並由此迴歸線接著得到一RBS換算值，以此而得出一矽濃度。也就是說，因為使用HRRBS測量的矽濃度和使用SIMS測量的矽強度(計數)之間有非常強的關連性，所以得到如圖6所示之一幾乎穿過起點的直線。因此，因為以此直線作為迴歸線而從圖5之使用SIMS測量的矽強度(計數)而得到膜層之矽濃度，所以膜層之矽濃度可更精確地獲得。當藉著使用迴歸線而將矽濃度測量成RBS換算值時，膜層中之矽濃度在第2樣本為0.04atm%、在第3樣本為0.08atm%、而在第4樣本為0.13atm%。因此，已發現能以本發明形成摻雜少量矽的氧化鋯基膜。再者，於此時以SIMS測量的矽強度(計數)係為至表面之厚度為2.5nm之高度穩定的矽強度。
接下來，摻雜各種矽濃度的氧化鋯基膜之電特性係加以測量。
圖7中圖示一膜層中之矽濃度和此膜層中的平坦電容之等效氧化物厚度(EOT,Equivalent Oxide Thickness)的關係。圖8中圖示一膜層中之矽濃度和此膜層之漏電流的關係。在圖7和圖8中顯示第1樣本(氧化鋯單膜)的測量值和第2樣本的測量值，一RBS換算值係用作第2樣本的矽濃度，而使用HRRBS所偵測的偵測值則用於其他測定點。從圖7和圖8已發現以本發明之方法得到的包含少量矽之氧化鋯基膜(No.2)，其具有一與氧化鋯單膜之EOT相等之EOT，而其漏電流特性比起氧化鋯單膜較為改善。又，已發現當膜之矽濃度為3.0atm%時，EOT係增加，而漏電流反而增強至5.0atm%。
再者，本發明係不受限於上述實施例，以及各種可能做的修改。例如，雖然在上述實施例中，本發明係應用於一批式膜形成設備，在前述之實施例中於此批式膜形成設備中係共同地在複數之半導體晶圓上執行膜形成，但本發明係不以此為限，且本發明亦可應用於單晶圓形膜形成設備，其中膜形成係一次執行於一單片晶圓上。
再者，在前述實施例中雖然有機金屬化合物被用作鋯源和矽源。如前述亦可使用無機化合物。若一無機化合物被用作鋯源，其優點為可使矽濃度進一步降低。
再者，若一為有機金屬化合物且在室溫下為液態的環戊二烯基-參(二甲胺基)-鋯(MCPDTMZ,cyclopentadienyltris(dimethylamino)zirconium)，係被用作鋯源。當與例如TEMAZ相比，MCPDTMZ具有良好的階梯覆蓋率。也就是說，雖然一均勻膜層可於凹陷部位形成，但如此薄膜形成在TEMAZ的情況中很少發生。因此，沒有使矽濃度上升到極端高度的風險。
又，與TEMAZ相比，MCPDTMZ具有反應抑制材料如環戊基群組等。因此，當矽源待吸附時，因為吸附部位係被反應抑制材料所覆蓋，所以難以吸附矽源。因此，矽源可被控制在少量。
再者，若一在室溫下為液體的有機金屬化合物係作為矽源而供應，可使用一安瓿式蒸發器。此安瓿式蒸發器利用一液態材料之蒸氣壓而蒸發容納於一安瓿(腔室)的此液態材料。例如，此液態材料係以減少安瓿內的壓力，或減少安瓿內壓力並在安瓿內加熱此液態材料而被蒸發，且已蒸發之液態材料係隨著一載體氣體例如氬氣等被供應至處理腔室1。因為此安瓿式蒸發器蒸發在一安瓿中之一液態材料，當與一個供應液體至已加熱金屬並使用此液體之蒸氣的蒸發裝置相比時，前者產生的粒子量係降低。當MCPDTMZ被選定為鋯源時，此安瓿式蒸發器係尤其適合。
再加上，雖然一矽濃度係在本實施例中藉著調整第一製程的執行次數和第二製程的執行次數而被抑制，但矽濃度可藉著調整 矽源的流量而被抑制。
此外，一待處理的目標物係不受限於半導體晶圓，而可為任何各種基板，如LCD玻璃基板等等。
依照本發明，一第一製程與一第二製程係分別地以第一製程執行數次且第二製程執行數次的方式實行，其中第一製程藉著依次將鋯材料和氧化劑供應入處理腔室中，而在待處理之目標物上形成ZrO膜，而其中第二製程藉著依次將鋯材料、矽材料和氧化劑供應入處理腔室，而在待處理之目標物上形成ZrO膜。因此，因為矽不包含於第一製程中，而矽之吸附量可藉由第二製程中吸附鋯材料和然後吸附矽材料的步驟而降低，所以膜中之矽濃度係藉由調整第一製程的執行次數和第二製程的執行次數而大幅降低。因此，當膜形成在凹凸部位上執行時，因為平均矽濃度可以為一防止介電常數降低和防止漏電流特性惡化的數值，即使矽濃度係在凹陷部位局部增加，一可維持ZrO2 之結晶性而且無降低介電常數和無惡化漏電流特性的氧化鋯基膜甚至可在凹凸部位上形成。
W‧‧‧晶圓
1‧‧‧處理腔室
2‧‧‧石英頂板
3‧‧‧岐管
4‧‧‧密封構件
5‧‧‧石英晶圓舟
6‧‧‧支柱
7‧‧‧石英恆溫器
8‧‧‧承載台
9‧‧‧不鏽鋼蓋板
10‧‧‧旋轉軸
11‧‧‧磁性流體軸封
12‧‧‧密封構件
13‧‧‧支臂
14‧‧‧氣化劑供給單元
15‧‧‧鋯源氣體供給單元
16‧‧‧矽源氣體供給單元
17‧‧‧氧化劑供給源
18‧‧‧氧化劑引入管
18a‧‧‧開關閥
18b‧‧‧流量控制裝置1
19‧‧‧氧化劑分配噴嘴
19a‧‧‧氣體噴出孔
20‧‧‧鋯源腔室
20a‧‧‧鋯源載體引入管
21‧‧‧鋯源引入管
21a‧‧‧流量控制裝置
22‧‧‧蒸發器
22a‧‧‧載體氣體引入管
23‧‧‧鋯源氣體引入管
23a‧‧‧開關閥
24‧‧‧鋯源氣體分配噴嘴
24a‧‧‧氣體噴出孔
25‧‧‧矽源腔室
25a‧‧‧加熱器
26‧‧‧矽源氣體引入管
26a‧‧‧開關閥
26b‧‧‧流量控制裝置
27‧‧‧矽源氣體分配噴嘴
27a‧‧‧氣體噴出孔
28‧‧‧滌洗氣體供給單元
29‧‧‧滌洗氣體供給源
30‧‧‧滌洗氣體引入管
30a‧‧‧開關閥
30b‧‧‧流量控制裝置
31‧‧‧滌洗氣體噴嘴
37‧‧‧排出口
38‧‧‧排出口外罩
39‧‧‧氣體出口
50‧‧‧控制裝置
51‧‧‧使用者介面
52‧‧‧記憶單元
100‧‧‧膜形成設備
101‧‧‧下電極
102‧‧‧氮化鈦膜
103‧‧‧介電膜
104‧‧‧上電極
105‧‧‧凹陷部位
構成詳細說明之一部分的附圖顯示本發明的實施例，另伴隨著上述之一般性描述和上述實施例之詳細描述用來解釋本發明之原理。
圖1為顯示用以執行依照本發明之一實施例的膜形成方法之一例的膜形成設備的縱剖面圖。
圖2為顯示用以執行依照本發明之一實施例的膜形成方法之一例的膜形成設備的橫剖面圖。
圖3為用以解釋依本發明之一實施例的一膜形成方法的圖表。
圖4為顯示本發明運用之DRAM的電容器之構造的橫剖面圖。
圖5為顯示以使用二次離子質譜儀(SIMS,secondary ion mass spectrometry)在一比較例樣本和依本發明製作的一些樣本中沿深度方向量測的矽強度(計數)之結果的圖表。
圖6為顯示使用HRRBS測量的矽濃度和使用SIMS測量的矽強度(計數)之關係的圖表。
圖7為顯示一膜層中的矽濃度和該膜層的EOT之關係的圖表。
圖8為顯示一膜層中的矽濃度和該膜層的漏電流之關係的圖表。
W．．．晶圓
1．．．處理腔室
2．．．石英頂板
3．．．岐管
4．．．密封構件
5．．．石英晶圓舟
6．．．支柱
7．．．石英恆溫器
8．．．承載台
9．．．不鏽鋼蓋板
10．．．旋轉軸
11．．．磁性流體軸封
12．．．密封構件
13．．．支臂
14．．．氣化劑供給單元
15．．．鋯源氣體供給單元
16．．．矽源氣體供給單元
17．．．氧化劑供給源
18．．．氧化劑引入管
18a．．．開關閥
18b．．．流量控制裝置1
19．．．氧化劑分配噴嘴
19a．．．氣體噴出孔
20．．．鋯源腔室
20a．．．鋯源載體引入管
21．．．鋯源引入管
21a．．．流量控制裝置
22．．．蒸發器
22a．．．載體氣體引入管
23．．．鋯源氣體引入管
23a．．．開關閥
24．．．鋯源氣體分配噴嘴
24a．．．氣體噴出孔
25．．．矽源腔室
25a．．．加熱器
26．．．矽源氣體引入管
26a．．．開關閥
26b．．．流量控制裝置
27．．．矽源氣體分配噴嘴
27a．．．氣體噴出孔
28．．．滌洗氣體供給單元
29．．．滌洗氣體供給源
30．．．滌洗氣體引入管
30a．．．開關閥
30b．．．流量控制裝置
31．．．滌洗氣體噴嘴
37．．．排出口
38．．．排出口外罩
39．．．氣體出口
50．．．控制裝置
51．．．使用者介面
52．．．記憶單元
100．．．膜形成設備

Claims (13)

  1. 一種膜形成方法，其中，一具有凹凸形部位的待處理之目標物係移轉至一個可維持真空之處理腔室，且該處理腔室之內部係維持在真空狀態，而且，藉著依次將鋯材料和氧化劑供應入該處理腔室中，而在該待處理之目標物的凹凸形部位上形成一第一ZrO膜，並且藉著依次將該鋯材料、一矽材料和該氧化劑供應入該處理腔室中，而在該待處理之目標物的凹凸形部位上形成一摻雜矽的第二ZrO膜，分別執行數次該第一ZrO膜形成與執行數次該第二ZrO膜形成，藉此將平坦膜中的矽濃度控制成等於或小於1.0atm%，同時在該待處理之目標物的凹凸形部位上，形成可維持結晶性且具有一預定膜厚度的氧化鋯基膜。
  2. 如申請專利範圍第1項的膜形成方法，其中，調整該第一ZrO膜形成的該執行次數、和該第二ZrO膜形成的該執行次數，以使得在該凹凸形部位之凹部的氧化鋯基膜中之矽濃度小於3.0atm%，且在該凹凸形部位之凸部的氧化鋯基膜中之矽濃度等於或大於0.02atm%。
  3. 如申請專利範圍第1項的膜形成方法，更包含在該鋯材料的供應和該氧化劑的供應之間，該矽材料的供應和該氧化劑的該供應之間，以及該鋯材料的供應和該矽材料的供應之間，排出殘留於該處理腔室中的氣體。
  4. 如申請專利範圍第1項的膜形成方法，更包含在該氧化鋯基膜形成後，在450℃以下的溫度將該氧化鋯基膜退火。
  5. 如申請專利範圍第1項的膜形成方法，其中，該鋯材料係選自於由肆(乙基甲基胺基)-鋯(TEMAZ,tetrakis(ethylmethylamino)zirconium)、肆(二乙胺基)-鋯(TDEAZ,tetrakis(diethylamino)zirconium)和環戊二烯基-參(二甲胺基)-鋯(MCPDTMZ,cyclopentadienyltris(dimethylamino)zirconium)所構成的群 組中的一種。
  6. 如申請專利範圍第5項的膜形成方法，其中，當該鋯材料被蒸發時，該鋯材料係利用該鋯材料之蒸氣壓而被蒸發。
  7. 如申請專利範圍第1項的膜形成方法，其中，該矽材料係選自於由三(二甲胺基)矽烷(3DMAS,tri(dimethylamino)silane)、四(二甲胺基)矽烷(4DMAS,tetra(dimethylamino)silane)、雙(三級丁胺基)矽烷(BTBAS,bis(tertiary butylamino)silane)、二氯矽烷(DCS,dichlorosilane)、六氯矽烷(HCD,hexachlorodisilane)、單矽烷(SiH4 ,monosilane)、二矽乙烷(Si2 H6 ,disilane)、和四氯矽烷(TCS,tetrachlorosilane)所構成的群組中的一種。
  8. 如申請專利範圍第1項的膜形成方法，其中，該氧化劑係選自於由O3 氣體、H2 O氣體、O2 氣體、NO2 氣體、NO氣體、N2 O氣體、和O2 氣體與H2 氣體之自由基所構成的群組中的至少一種。
  9. 一種膜形成設備，其用以在一具有凹凸形部位的待處理之目標物上形成一金屬氧化膜，該膜形成設備包含：一處理腔室，其具有一縱式及圓柱形狀，並可維持真空；一固持構件，用以將待處理之目標物固持成多數段而固持於該處理腔室中；一加熱器，環繞該處理腔室之外周而設置；一鋯材料供應單元，將鋯材料供應入該處理腔室中；一矽材料供應單元，將矽材料供應入該處理腔室中；一氧化劑供應單元，將氧化劑供應入該處理腔室中；一控制裝置，其控制該加熱器、該鋯材料供應單元、該矽材料供應單元、和該氧化劑供應單元，其中，該控制裝置藉由移轉該待處理目標物進入能維持真空之該處理腔室中並維持該處理腔室之內部於真空狀態，以及藉著依次將該鋯材料和該氧化劑供應入該處理腔室，而於該待處理目標物之凹凸形部位上形成一第一ZrO 膜，和藉著依次將該鋯材料、該矽材料和該氧化劑供應入該處理腔室，而於該待處理目標物之凹凸形部位上形成一摻雜矽的第二ZrO膜，並分別執行數次該第一ZrO膜形成與執行數次該第二ZrO膜形成，藉此將平坦膜中的矽濃度控制成等於或小於1.0atm%，同時將該加熱器、該鋯材料供應單元、該矽材料供應單元、和該氧化劑供應單元控制成執行下述膜形成方法：在該待處理目標物之凹凸形部位上，形成可維持結晶性且具有一預定膜厚度的氧化鋯基膜。
  10. 如申請專利範圍第9項的膜形成設備，其中，該控制裝置調整形成該第一ZrO膜之該執行次數、和形成該第二ZrO膜之該執行次數，以使得在該凹凸形部位之凹部的氧化鋯基膜中之矽濃度小於3.0atm%，且在該凹凸形部位之凸部的氧化鋯基膜中之矽濃度等於或大於0.02atm%。
  11. 如申請專利範圍第9項的膜形成設備，其中，該控制裝置在該鋯材料的該供應和該氧化劑的該供應之間，該矽材料的該供應和該氧化劑的該供應之間，以及該鋯材料的該供應和該矽材料的該供應之間，控制殘留於該處理腔室內之氣體的排出。
  12. 如申請專利範圍第9項的膜形成設備，其中，在該氧化鋯基膜形成後，該控制裝置控制該氧化鋯基膜於450℃以下的溫度退火。
  13. 如申請專利範圍第9項的膜形成設備，其中，該鋯材料供應單元包含用以蒸發該鋯材料之一蒸發器，且其中，該蒸發器利用該鋯材料之蒸氣壓以蒸發該鋯材料。
TW100117978A 2010-05-28 2011-05-23 膜形成方法及膜形成設備 TWI506156B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010122478 2010-05-28
JP2011092088A JP5693348B2 (ja) 2010-05-28 2011-04-18 成膜方法および成膜装置

Publications (2)

Publication Number Publication Date
TW201215702A TW201215702A (en) 2012-04-16
TWI506156B true TWI506156B (zh) 2015-11-01

Family

ID=45009617

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100117978A TWI506156B (zh) 2010-05-28 2011-05-23 膜形成方法及膜形成設備

Country Status (5)

Country Link
US (1) US8389421B2 (zh)
JP (1) JP5693348B2 (zh)
KR (1) KR101552856B1 (zh)
CN (1) CN102263027B (zh)
TW (1) TWI506156B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101451716B1 (ko) * 2008-08-11 2014-10-16 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
US8343839B2 (en) 2010-05-27 2013-01-01 International Business Machines Corporation Scaled equivalent oxide thickness for field effect transistor devices
US8760845B2 (en) * 2012-02-10 2014-06-24 Nanya Technology Corp. Capacitor dielectric comprising silicon-doped zirconium oxide and capacitor using the same
JP6010451B2 (ja) * 2012-12-21 2016-10-19 東京エレクトロン株式会社 成膜方法
KR101993355B1 (ko) * 2013-03-13 2019-09-30 삼성전자주식회사 반도체 장치의 제조 방법
JP6211973B2 (ja) * 2014-03-27 2017-10-11 東京エレクトロン株式会社 成膜装置
JP2015188028A (ja) * 2014-03-27 2015-10-29 東京エレクトロン株式会社 薄膜形成方法、及び、薄膜形成装置
CN110164850A (zh) * 2018-02-15 2019-08-23 松下知识产权经营株式会社 电容元件和电容元件的制造方法
JP6983332B2 (ja) * 2019-02-25 2021-12-17 株式会社アルバック プラズマｃｖｄ装置、および、プラズマｃｖｄ法
KR102562274B1 (ko) * 2020-12-17 2023-08-01 주식회사 이지티엠 유기 금속 전구체 화합물

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1384221A (zh) * 2001-05-07 2002-12-11 三星电子株式会社 包括多种组分的薄膜及其形成方法
CN1933161A (zh) * 2005-09-16 2007-03-21 松下电器产业株式会社 半导体装置及其制造方法
TW201013783A (en) * 2008-08-11 2010-04-01 Tokyo Electron Ltd Film forming method and film forming apparatus

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0660408B2 (ja) * 1988-12-16 1994-08-10 日電アネルバ株式会社 薄膜作製方法および装置
US5753934A (en) * 1995-08-04 1998-05-19 Tok Corporation Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film
TW515032B (en) * 1999-10-06 2002-12-21 Samsung Electronics Co Ltd Method of forming thin film using atomic layer deposition method
EP1332795A1 (en) * 2002-02-01 2003-08-06 Centre National De La Recherche Scientifique (Cnrs) New porous silicate materials and their uses as catalytic systems for diesel improvement
US7399666B2 (en) * 2005-02-15 2008-07-15 Micron Technology, Inc. Atomic layer deposition of Zr3N4/ZrO2 films as gate dielectrics
JP2006308844A (ja) * 2005-04-28 2006-11-09 Seiko Epson Corp プラスチックレンズ及びプラスチックレンズの製造方法
KR100716652B1 (ko) * 2005-04-30 2007-05-09 주식회사 하이닉스반도체 나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법
US7795160B2 (en) * 2006-07-21 2010-09-14 Asm America Inc. ALD of metal silicate films
JP2008160081A (ja) * 2006-11-29 2008-07-10 Hitachi Kokusai Electric Inc 基板処理装置及び基板処理方法
DE102007002962B3 (de) * 2007-01-19 2008-07-31 Qimonda Ag Verfahren zum Herstellen einer dielektrischen Schicht und zum Herstellen eines Kondensators
US7723771B2 (en) * 2007-03-30 2010-05-25 Qimonda Ag Zirconium oxide based capacitor and process to manufacture the same
US8159012B2 (en) * 2007-09-28 2012-04-17 Samsung Electronics Co., Ltd. Semiconductor device including insulating layer of cubic system or tetragonal system
US20090130414A1 (en) * 2007-11-08 2009-05-21 Air Products And Chemicals, Inc. Preparation of A Metal-containing Film Via ALD or CVD Processes
JP5587716B2 (ja) * 2010-09-27 2014-09-10 マイクロンメモリジャパン株式会社 半導体装置及びその製造方法、並びに吸着サイト・ブロッキング原子層堆積法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1384221A (zh) * 2001-05-07 2002-12-11 三星电子株式会社 包括多种组分的薄膜及其形成方法
CN1933161A (zh) * 2005-09-16 2007-03-21 松下电器产业株式会社 半导体装置及其制造方法
TW201013783A (en) * 2008-08-11 2010-04-01 Tokyo Electron Ltd Film forming method and film forming apparatus

Also Published As

Publication number Publication date
JP2012009823A (ja) 2012-01-12
US20110300719A1 (en) 2011-12-08
KR20110131096A (ko) 2011-12-06
TW201215702A (en) 2012-04-16
CN102263027A (zh) 2011-11-30
KR101552856B1 (ko) 2015-09-14
JP5693348B2 (ja) 2015-04-01
CN102263027B (zh) 2015-04-01
US8389421B2 (en) 2013-03-05

Similar Documents

Publication Publication Date Title
TWI506156B (zh) 膜形成方法及膜形成設備
TWI420597B (zh) 用以形成掺雜有金屬之含矽絕緣膜的膜形成方法與膜形成設備
US8685866B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
TWI460792B (zh) 膜形成方法、膜形成設備及膜形成設備之使用方法
KR101287725B1 (ko) 종형 뱃치 ｃｖｄ 장치, 종형 뱃치 ｃｖｄ 장치에 있어서의 성막 방법 및 컴퓨터로 판독 가능한 매체
KR101105130B1 (ko) 반도체 처리용 성막 방법 및 장치
US9206931B2 (en) Substrate processing apparatus and method of manufacturing semiconductor device
KR101146397B1 (ko) 반도체 처리용 성막 방법 및 장치와, 컴퓨터로 판독 가능한매체
KR101086588B1 (ko) 반도체 처리용의 성막 방법 및 장치와, 컴퓨터에서 판독가능한 매체
US8202809B2 (en) Method of manufacturing semiconductor device, method of processing substrate, and substrate processing apparatus
KR20180116761A (ko) 반응물 가스의 램프 다운 유동을 이용한 플라즈마-지원 주기적 증착 방법
JP5661262B2 (ja) 成膜方法および成膜装置
US8896097B2 (en) Method of manufacturing capacitor, capacitor and method of forming dielectric film for use in capacitor
US20120280369A1 (en) Method for manufacturing semiconductor device, substrate processing apparatus, and semiconductor device
JP2013089818A (ja) 基板処理装置及び半導体装置の製造方法
JP5839514B2 (ja) 成膜方法、成膜装置、および成膜装置の使用方法
KR20080084698A (ko) 금속 산화막의 성막 원료, 성막 방법 및 성막 장치
US9552981B2 (en) Method and apparatus for forming metal oxide film
KR101501803B1 (ko) 성막 방법, 성막 장치 및 기억 매체
JP2011187757A (ja) 半導体装置の製造方法及び基板処理装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees