CN102263027A - 成膜方法和成膜装置 - Google Patents

成膜方法和成膜装置 Download PDF

Info

Publication number
CN102263027A
CN102263027A CN2011101415910A CN201110141591A CN102263027A CN 102263027 A CN102263027 A CN 102263027A CN 2011101415910 A CN2011101415910 A CN 2011101415910A CN 201110141591 A CN201110141591 A CN 201110141591A CN 102263027 A CN102263027 A CN 102263027A
Authority
CN
China
Prior art keywords
mentioned
raw material
film
container handling
oxidant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101415910A
Other languages
English (en)
Other versions
CN102263027B (zh
Inventor
原田豪繁
两角友一朗
菱屋晋吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN102263027A publication Critical patent/CN102263027A/zh
Application granted granted Critical
Publication of CN102263027B publication Critical patent/CN102263027B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02159—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing zirconium, e.g. ZrSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Abstract

本发明提供一种成膜方法和成膜装置。向能保持真空的处理容器内搬入被处理体，将处理容器内保持为真空的状态，通过分别调整第1工序的次数和第2工序的次数地实施该第1工序和第2工序，一边控制膜中的Si浓度一边形成规定膜厚的氧化锆系膜，该第1工序为，向处理容器内以锆原料、氧化剂的顺序依次供给锆原料和氧化剂，从而在被处理体上形成ZrO膜；该第2工序为，向上述处理容器内以锆原料、硅原料、氧化剂的顺序依次供给锆原料、硅原料和氧化剂，从而在被处理体上形成掺杂有Si的ZrO膜。

Description

成膜方法和成膜装置
技术领域
本发明涉及在半导体晶圆等被处理基板上形成氧化锆系膜的成膜方法和成膜装置。
背景技术
最近，应LSI的高集成化、高速化的要求，构成LSI的半导体元件的设计规则越来越微细化。随着该微细化，要求电介质膜的电容上升，并要求等效SiO2膜厚EOT(Equivalent OxideThickness)小的高介电常数的电介质膜。对于这样的电介质膜而言，为了获得更高的介电常数，需要使该电介质膜结晶化，而且要求结晶性相当高的膜。此外，由于器件的原因，存在热预算的限制，期望能够在低温下进行成膜、结晶化的膜。
作为能应用于这些用途的高介电常数材料，氧化锆(ZrO2)膜正在被研究(例如专利文献1)。此外，作为在低温下形成氧化锆膜的方法，公知有以下的ALD工艺，即，作为原料气体(前体)例如使用四(乙基甲基氨基)锆(TEMAZ)，作为氧化剂例如使用O3气体，交替地供给上述四(乙基甲基氨基)锆和O3气体(例如专利文献2)。氧化锆容易结晶化，通过利用这样的方法在低温下成膜，或之后在450℃以下的低温下退火，能不对器件造成不良影响地使电介质膜结晶。
另外，对于这样的电介质膜，不仅要求介电常数高，还要求漏泄电流低，但是若像上述那样地使电介质膜结晶，则存在因从结晶粒界漏泄出来的结晶粒界漏泄导致漏泄电流增大这样的问题。
为了解决这样的问题，在专利文献3中提出有以下的方法，即，具有向处理容器内多次交替地供给锆原料和氧化剂而在基板上形成ZrO2膜的工序、以及向处理容器内1次或多次交替地供给硅原料和氧化剂而在基板上形成SiO2膜的工序，并且调整供给次数以使膜中的Si浓度为1～4atm％地进行上述工序，将上述供给次数的ZrO2膜成膜和SiO2膜成膜的循环作为1个循环，进行1个以上的该循环而形成规定膜厚的氧化锆系膜。由此，能在维持氧化锆结晶的状态下抑制粒界漏泄，能维持与ZrO2单质膜同等的高介电常数且实现低泄漏电流。
专利文献1：日本特开2001-152339号公报
专利文献2：日本特开2006-310754号公报
专利文献3：日本特开2010-067958号公报
因为上述专利文献3的技术能够获得与ZrO2单质膜同等的高介电常数，随之能够获得与ZrO2单质膜同等的EOT，并且能实现低漏泄电流，因此，正在研究将该专利文献3的技术应用于DRAM电容器膜。
可是，可知在将上述专利文献3的技术应用在形成如DRAM电容器膜那样的形成于凹凸形状部位的膜的情况下，有时电介质特性和漏泄电流特性变差。
发明内容
本发明的目的在于，提供一种能够可靠地形成即使在凹凸形状部位漏泄电流也小的、高介电常数的氧化锆系膜的成膜方法和成膜装置。
本发明人为了解决上述课题而反复进行了研究，其结果发现，在像DRAM电容器膜那样在凹凸形状部位如专利文献3那样形成含有Si的ZrO2膜的情况下，因为SiO2和ZrO2的阶梯覆盖性能的不同，凹凸形状部位的凹部内的膜与平坦部的膜相比具有Si浓度提高的倾向，这样，由于Si浓度提高而超过规定浓度，产生介电常数降低以及漏泄电流特性的变差。于是，为了抑制这样的因在凹部中Si浓度提高而造成的介电常数降低以及漏泄电流特性的变差，发现了采用能够尽量降低Si浓度的成膜方法是有效的。
本发明是基于这样的见解而提出的，在第1技术方案中，提供一种成膜方法，其特征在于，向能保持真空的处理容器内搬入被处理体，然后将上述处理容器内保持为真空的状态，通过分别调整第1工序的次数和第2工序的次数地实施该第1工序和第2工序，一边控制膜中的Si浓度一边形成规定膜厚的氧化锆系膜，该第1工序为，向上述处理容器内以锆原料、氧化剂的顺序依次供给锆原料和氧化剂，从而在被处理体上形成ZrO膜；该第2工序为，向上述处理容器内以锆原料、硅原料、氧化剂的顺序依次供给锆原料、硅原料和氧化剂，从而在被处理体上形成掺杂有Si的ZrO膜。
此外，本发明的第2技术方案提供一种成膜装置，该成膜装置是在被处理体上形成金属氧化膜的成膜装置，其特征在于，包括：处理容器，其为能保持真空的立式容器，呈筒体状；保持构件，其在将上述被处理体保持为多层的状态下将该被处理体收容在上述处理容器内；加热装置，其被设置于上述处理容器的外周；锆原料供给机构，其用于向上述处理容器内供给锆原料；硅原料供给机构，其用于向上述处理容器内供给硅原料；氧化剂供给机构，其用于向上述处理容器内供给氧化剂；控制机构，其控制上述锆原料供给机构、上述硅原料供给机构和上述氧化剂供给机构，上述控制机构进行控制，从而向能保持真空的处理容器内搬入被处理体，然后将上述处理容器内保持为真空的状态，通过调整第1工序的次数和第2工序的次数，一边控制膜中的Si浓度一边形成规定膜厚的氧化锆系膜，该第1工序为，向上述处理容器内以锆原料、氧化剂的顺序依次供给锆原料和氧化剂，从而在被处理体上形成ZrO膜；该第2工序为，向上述处理容器内以锆原料、硅原料、氧化剂的顺序依次供给锆原料、硅原料和氧化剂，从而在被处理体上形成掺杂有Si的ZrO膜。
根据本发明，调整第1工序的次数和第2工序的次数地实施该第1工序和第2工序，该第1工序为，向处理容器内以锆原料、氧化剂的顺序依次供给锆原料和氧化剂，从而在被处理体上形成ZrO膜；该第2工序为，向处理容器内以锆原料、硅原料、氧化剂的顺序依次供给锆原料、硅原料和氧化剂，从而在被处理体上形成掺杂有Si的ZrO膜。由此，在第1工序中不含有Si，而且在第2工序中，通过在吸附了锆原料之后吸附硅原料，从而能减少Si的吸附量，所以能够通过调整第1工序的次数和第2工序的次数，使膜中的Si浓度非常低。因此，在凹凸形状部位成膜的情况下，即使在凹部Si浓度局部上升，也能够使平均Si浓度是能防止介电常数的降低和漏泄电流特性的变差的数值，在凹凸形状部位也能够形成维持ZrO2的结晶性且介电常数以及漏泄电流不降低的氧化锆系膜。
附图说明
图1是表示用于实施本发明的一实施方式的成膜方法的成膜装置的一个例子的纵剖视图。
图2是表示用于实施本发明的一实施方式的成膜方法的成膜装置的一个例子的横剖视图。
图3是用于说明本发明的一实施方式的成膜方法的图表。
图4是表示应用了本发明的DRAM电容器的构造的剖视图。
图5是表示利用二次离子质谱仪(SIMS)对比较样品和基于本发明制成的样品测量了深度方向的Si强度(计数(Count))的结果的图。
图6是表示利用HRRBS求出的Si浓度和SIMS中的Si强度(计数)的相关性的图。
图7是表示膜中Si浓度和膜的EOT的关系的图。
图8是表示膜中的Si浓度和膜的漏泄电流的关系的图。
具体实施方式
以下，一边参照附图一边详细地说明本发明的实施方式。
图1是表示用于实施本发明的一实施方式的成膜方法的成膜装置的一个例子的纵剖视图，图2是表示图1的成膜装置的横剖视图，图3是用于说明本发明的一实施方式的成膜方法的流程图。另外，在图2中省略加热装置。
成膜装置100具有下端开口且有顶部的圆筒体状的处理容器1。该处理容器1的整体例如由石英形成，在该处理容器1内的顶部设有石英制的顶板2，由此该处理容器1内的顶部被密封。此外，在该处理容器1的下端开口部，夹着O型密封圈等密封构件4连结有例如利用不锈钢成形为圆筒体状的连通器3。
上述连通器3支承处理容器1的下端，能从该连通器3的下方向处理容器1内插入石英制的晶舟5，该晶舟5能够分多层地载置多张例如50～100张作为被处理体的半导体晶圆(以下仅称为晶圆)W。该晶舟5具有3根支柱6(参照图2)，由形成在支柱6上的槽支承多张晶圆W。
该晶舟5隔着石英制的保温筒7被载置在载置台8上，该载置台8被支承在旋转轴10之上，该旋转轴10贯穿用于打开或关闭连通器3的下端开口部的例如不锈钢制的盖部9。
此外，在该旋转轴10的贯穿部例如设有磁性流体密封件11，该磁性流体密封件11对旋转轴10进行气密地密封并且在该旋转轴10能够旋转的状态下支承该旋转轴10。此外，在盖部9的外周部和连通器3的下端部之间，夹设有例如由O型密封圈构成的密封构件12，由此，保持处理容器1内的密封性。
上述的旋转轴10被安装在例如由被舟皿升降机等升降机构(未图示)支承的臂13的顶端，通过晶舟5和盖部9等一体地升降，使旋转轴10相对于处理容器1内插入或拔出。另外，也可以将上述载置台8向上述盖部9上固定地设置，不使晶舟5旋转地对晶圆W进行处理。
成膜装置100包括：氧化剂供给机构14，用于向处理容器1内供给气体状的氧化剂、例如O3气体；Zr源气体供给机构15，用于向处理容器1内供给Zr源气体(锆原料)；Si源气体供给机构16，用于向处理容器1内供给Si源气体(硅原料)。此外，还具有吹扫气体供给机构28，用于向处理容器1内供给作为吹扫气体的非活性气体、例如N2气体。
氧化剂供给机构14包括：氧化剂供给源17；氧化剂配管18，用于从氧化剂供给源17导入氧化剂；氧化剂分散喷嘴19，与该氧化剂配管18连接，由向内侧贯穿连通器3的侧壁之后向上方弯曲并垂直地延伸的石英管构成。在该氧化剂分散喷嘴19的垂直部分，隔开规定的间隔地形成多个气体喷出孔19a，能够从各气体喷出孔19a沿水平方向朝向处理容器1大致均匀地喷出氧化剂、例如O3气体。作为氧化剂，除了O3气体之外，还能用H2O气体、O2气体、NO2气体、NO气体、N2O气体等。也可以设置等离子体生成机构，通过使氧化剂等离子化而提高反应性。此外，还可以是使用了O2气体和H2气体形成的自由基来氧化。在使用了O3气体的情况下，作为氧化剂供给源17，是具有用于产生O3气体的臭氧发生器的供给源。
Zr源气体供给机构15包括：Zr源存储容器20，存储有液体状的Zr源、例如四(乙基甲基氨基)锆(TEMAZ)；Zr源配管21，从该Zr源存储容器20导入液体的Zr源；气化器22，与Zr源配管21连接，用于使Zr源气化；Zr源气体配管23，导入由气化器22生成的Zr源气体；Zr源气体分散喷嘴24，与该Zr源气体配管23连接，由向内侧贯穿连通器3的侧壁之后向上方弯曲并垂直地延伸的石英管构成。在气化器22上连接有用于供给作为载体气体的N2气体的载体气体配管22a。在Zr源气体分散喷嘴24上，沿着其长度方向隔开规定的间隔地形成多个气体喷出孔24a，能够从各气体喷出孔24a沿水平方向向处理容器1内大致均匀地喷出Zr源气体。
Si源气体供给机构16包括：Si源存储容器25，存储有液体状的Si源、例如三(二甲氨基)硅烷(3DMAS)；加热器25a，设于Si源存储容器25的周围，用于气化液体状的Si源；Si源气体配管26，用于导入在Si源存储容器25内气化了的Si源气体；Si源气体分散喷嘴27，与该Si源气体配管26连接，贯穿连通器3的侧壁地设置。在Si源气体分散喷嘴27上，沿着其长度方向隔开规定的间隔地形成多个气体喷出孔27a，能够从各气体喷出孔27a沿水平方向向处理容器1内大致均匀地喷出Si源气体。
另外，吹扫气体供给机构28包括：吹扫气体供给源29；吹扫气体配管30，用于从吹扫气体供给源29导入吹扫气体；吹扫气体喷嘴31，与该吹扫气体配管30连接，贯穿连通器3的侧壁地设置。作为吹扫气体能较佳地使用非活性气体例如N2气体。
在氧化剂配管18上设有开闭阀18a和如质量流量控制器那样的流量控制器18b，从而能够一边控制气体状的氧化剂流量一边供给该气体状的氧化剂。此外，在Si源气体配管26上也设有开闭阀26a和如质量流量控制器那样的流量控制器26b，从而能够一边控制Si源气体流量一边供给该Si源气体。而且，在吹扫气体配管30上设有开闭阀30a和如质量流量控制器那样的流量控制器30b，从而能够一边控制吹扫气体流量一边供给该吹扫气体。
在上述Zr源存储部20中插入有Zr源压送配管20a，通过从Zr源压送配管20a供给He气体等压送气体，向Zr源配管21供给液体的Zr源。在上述Zr源配管21上设有液体质量流量控制器那样的流量控制器21a，在上述Zr源气体配管23上设有阀23a。
Zr源没有特别限定，能使用能够吸附ZrO2的各种材料，但是能够较佳地使用以上述的TEMAZ为代表的常温下为液体的有机金属化合物。此外，作为在常温下为液体的有机金属化合物，除了TEMAZ之外还能使用四(二乙基氨基)锆(TDEAZ)、环戊二烯三(二甲基氨基)锆(MCPDTMZ)。当然也能使用在常温下为固体的有机金属化合物，但是在该情况下需要用于使原料蒸发的机构和用于加热配管等的机构等。此外，也能使用无机化合物。
Si源也不特别限定，能使用能够吸附的各种材料，除了上述的3DMAS之外，还能够使用四(二甲氨基)硅烷(4DMAS)、双叔丁基氨基硅烷(BTBAS)等有机化合物。此外，还能够使用二氯硅烷(DCS)、六氯乙硅烷(HCD)、单硅烷(SiH4)、乙硅烷(Si2H6)、四氯化硅(TCS)等无机化合物。
用于分散喷出氧化剂的氧化剂分散喷嘴19设于处理容器1的凹部1a内，Zr源气体分散喷嘴24和Si源气体分散喷嘴27隔着氧化剂分散喷嘴19地设置。
在处理容器1的与氧化剂分散喷嘴19和Zr源气体分散喷嘴24相对一侧的部分，设有用于将处理容器1内排成真空的排气口37。该排气口37通过对处理容器1的侧壁沿上下方向切削而细长地形成。在处理容器1的与该排气口37相对应的部分，以覆盖排气口37的方式通过焊接安装有成形为截面コ字状的排气口覆盖构件38。该排气口覆盖构件38沿着处理容器1的侧壁向上方延伸，在处理容器1的上方限定有气体出口39。此外，利用包括未图示的真空泵等在内的真空排气机构从该气体出口39进行真空抽吸。此外，以围绕该处理容器1的外周的方式设有用于加热该处理容器1及其内部的晶圆W的筒体状的加热装置40。
成膜装置100的各构成部的控制，例如通过阀18a、23a、26a、30a的打开或关闭而供给或停止供给各气体、利用质量流量控制器18b、21a、26b、30b对气体、液体源的流量的控制、切换向处理容器1中导入的气体、加热装置40的控制等是例如利用由微处理器(计算机)构成的控制器50来进行的。在控制器50上连接有用户接口51，该用户接口51由用于供操作者管理成膜装置100而进行命令的输入操作等的键盘、将成膜装置100的工作状况可视化地显示出来的显示器等构成。
此外，在控制器50上连接有存储部52，该存储部52存储有用于利用控制器50的控制实现在成膜装置100中执行的各种处理的控制程序、用于根据处理条件使成膜装置100的各构成部执行处理的程序、即制程程序。制程程序被存储在存储部52中的存储介质中。存储介质既可以是硬盘等被设置成固定状态的存储介质，也可以是CDROM、DVD、闪存等可携带的存储介质。此外，也可以通过其他的装置，例如经由专用电路适宜传送制程程序。
此外，通过来自用户接口51的指示等，根据需要从存储部52读出任意的制程程序，使控制器50执行该制程程序，由此在控制器50的控制下，进行成膜装置100的希望的处理。即，在存储部52的存储介质中，存储有执行以下说明的成膜方法的程序(即处理制程程序)，该程序使控制器50控制成膜装置100而执行以下说明的成膜方法。
接着，参照图3说明使用以上那样构成的成膜装置而进行的本实施方式的成膜方法。
首先，在常温下，使在装载有例如50～100张晶圆W的状态下的晶舟5从被预先控制成规定的温度的处理容器1的下方上升到该处理容器1内而进行装载，用盖部9关闭连通器3的下端开口部而使处理容器1内成为封闭空间。作为晶圆W，例示了直径为300mm的晶圆。
而且，对处理容器1内进行真空抽吸，将该处理容器1内维持成规定的处理压力，并且，通过控制向加热装置40供给电力而使晶圆温度上升，使该晶圆维持在处理温度，在使晶舟5旋转的状态下开始成膜处理。处理温度优选是200～300℃，例如以210℃进行。
如图3所示，此时的成膜处理包括形成ZrO膜的第1工序和形成掺杂有Si的ZrO膜(ZrSiO膜)的第2工序，第1工序进行x次，第2工序进行y次。第1工序包括：步骤S1，向处理容器1内供给Zr源气体并使该Zr源气体吸附于晶圆W；步骤S2，对处理容器1内进行真空抽吸，并且以吹扫气体吹扫该处理容器1内；步骤S3，向处理容器1内供给作为气体状的氧化剂的例如O3气体而使Zr源气体氧化；步骤S4，对处理容器1内进行真空抽吸，并且以吹扫气体吹扫该处理容器1内。此外，第2工序包括：步骤S11，向处理容器1内供给Zr源气体，并使该Zr源气体吸附于晶圆W；步骤S12，在步骤S11之后，对处理容器1内进行真空抽吸且以吹扫气体吹扫该处理容器1内；步骤S13，向处理容器1内供给Si源气体，并使该Si源气体吸附在吸附于晶圆W上的Zr源气体之上；步骤S14，在步骤S13之后，对处理容器1内进行真空抽吸且以吹扫气体吹扫该处理容器1内；步骤S15，向处理容器1内供给作为气体状的氧化剂的例如O3气体，使Zr源气体和Si源气体氧化而形成掺杂有Si的ZrO膜；步骤S16，在步骤S15之后，对处理容器1内进行真空抽吸且以吹扫气体吹扫该处理容器1内。
通过调整上述第1工序的次数x和上述第2工序的次数y，能以希望的厚度形成含有希望的浓度的Si的氧化锆系膜。即，膜中的Si浓度与第2工序的次数y的比率，即y/(x+y)的值大致成正比，所以只要预先求出y/(x+y)与Si浓度的关系，就能够决定x和y而获得希望的Si浓度。
在该情况下，第1工序不含有Si，而且在第2工序中，通过在吸附了锆原料之后吸附硅原料，能减少Si的吸附量，所以通过调整第1工序和第2工序的次数，能将膜中的Si浓度降低得非常低。
在图4所示那样的DRAM电容器中，在凹凸形状的下部电极101之上，隔着成为下部电极的一部分的TiN膜102形成电介质膜103，然后在该电介质膜103之上形成上部电极104，但是，在凹凸形状的下部电极101之上用Zr原料和Si原料以上述专利文献3的方法形成掺杂有Si的氧化锆系膜的情况下，由于Zr原料和Si原料的阶梯覆盖性能的不同，凹部105的Si吸附量相对地增加，该增加的Si使Si浓度局部变高，产生介电常数的降低和漏泄电流特性的变差。
相反，在利用本实施方式的方法形成掺杂有Si的氧化锆膜的情况下，能使Si浓度非常低，因此在凹部105中，即使Si浓度局部上升，也能够防止产生介电常数的降低以及漏泄电流特性的变差，在如DRAM电容器那样的凹凸形状部位也能维持ZrO2的结晶性，且形成不使介电常数和漏泄特性降低的氧化锆系膜。
根据本发明人的实验结果发现，在平板式电容器(平坦膜)中，产生介电常数降低的Si浓度是3.0atm％左右，产生漏泄电流特性变差的Si浓度是5.0atm％左右。可知在平板式电容器上方在将Si浓度控制成某个浓度时，在沟槽底部Si浓度成为该浓度大约3倍的浓度，所以在平板式电容器(平坦膜)中，优选使Si浓度为1.0atm％以下。此外，在本实施方式中，通过降低第2工序的次数y的比率，能够使Si浓度接近于0，但是为了充分获得Si的均匀性，而且充分发挥Si的效果，优选0.02atm％以上。
由于这样地掺杂少量的Si，上述第2工序的次数y的比率变得非常低。举一个例子，例如只要使x为51次、使y为2次，就能够掺杂0.04atm％的Si，通过在反复进行第1工序期间内均匀地插入第2工序(例如，在反复进行了17次第1工序后进行1次第2工序，将该17次第1工序和1次第2工序作为1个循环，返回2次该循环，之后再反复进行17次第1工序)，能够以高的均匀性掺杂Si。
从更均匀地掺杂Si的观点等出发，优选对所形成的膜进行退火处理。优选该情况下的退火温度是450℃以下。超过450℃，有可能会给器件带来不良影响。
接着，具体地说明上述第1工序和第2工序。
在第1工序的步骤S1中，从Zr源气体供给机构15的Zr源存储容器20供给作为Zr源的例如TEMAZ，将在气化器22中气化而产生的Zr源气体，经由Zr源气体配管23和Zr源气体分散喷嘴24，从气体喷出孔24a向处理容器1内供给T1的期间。由此，使Zr源吸附在晶圆上。此时的期间T1例示为1～120sec。此外，Zr源的流量例示为0.2～0.51/min(ccm)。此外，此时的处理容器1内的压力例示为10～100Pa。作为Zr源，像上述那样，除了TEMAZ之外，能较佳地使用相同地在常温下为液体的TDEAZ，也能够使用在常温下为固体的材料。此外，也能用无机化合物。
在供给氧化剂的步骤S3中，从氧化剂供给机构14的氧化剂供给源17经由氧化剂配管18和氧化剂分散喷嘴19喷出作为氧化剂的例如O3气体。由此，吸附于晶圆W的Zr源被氧化，形成ZrO。
该步骤S3的期间T3优选10～180sec的范围。氧化剂的流量也根据晶圆W的装载张数、氧化剂的种类不同而不同，作为氧化剂而使用O3气体，在晶圆W的装载张数为50～100张左右时，例示为100～200g/Nm3。此外，此时的处理容器1内的压力例示为10～100Pa。作为氧化剂，如上所述，除了O3气体之外，还能够使用H2O气体、O2气体、NO2气体、NO气体、N2O气体等。也可以通过设有等离子体生成机构使氧化剂等离子化而提高反应性。此外，也可以是使用了O2气体和H2气体形成的自由基来氧化。
上述步骤S2、S4是用于在步骤S1后或步骤S3后去除残留在处理容器1内的气体，使下一工序发生希望的反应的步骤，从吹扫气体供给机构28的吹扫气体供给源29经由吹扫气体配管30和吹扫气体喷嘴31，向处理容器1内供给吹扫气体、例如N2而吹扫处理容器1内。在该情况下，通过反复多次进行真空抽吸和供给吹扫气体，能提高残留的气体的去除效率。作为该步骤S2、S4的期间T2、T4，例示为20～120sec。此外，此时的处理容器1内的压力例示为10～100Pa。此时，对于在供给Zr源气体的步骤S1后的步骤S2和在供给氧化剂的步骤S3后的步骤S4而言，也可以根据两者的气体排出性的不同，改变真空抽吸时间、吹扫气体供给时间。具体而言，因为在步骤S1后排出气体更需要时间，所以优选使在步骤S1后所进行的步骤S2的时间较长。
上述第2工序的步骤S11与第1工序的步骤S1大致同样地进行。此外，步骤S13为，利用加热器25a使存储于Si源气体供给机构16的Si源气体存储容器25内的Si源、例如3DMAS气化，从气体喷出孔27a经由Si源气体配管26和Si源气体分散喷嘴27，向处理容器1内供给Si源气体的T13的期间。由此，使Si源吸附在晶圆W上。此时期间T13例示为10～60sec。此外，Si源气体的流量例示为50～300ml/min。此外，此时的处理容器1内的压力例示为10～100Pa。作为Si源气体，如上所述，除了3DMAS之外，还能用4DMAS、BTBAS等有机化合物。此外，也能用DCS、HCD、SiH4、Si2H6、TCS等无机化合物。通过用无机化合物，能够进一步降低Si浓度。
供给氧化剂的步骤S15与上述步骤S3相同地被实施。此外，对处理容器1内进行真空抽吸且供给吹扫气体而对处理容器1内进行吹扫的步骤S12、S14、S16与上述步骤S2、S4相同地被实施。对于在供给了Zr源气体后的步骤S12以及在供给了Si源气体后的步骤S14、和在供给了氧化剂后的步骤S16而言，根据两者的气体排出性的不同，也可以改变真空抽吸时间、吹扫气体供给时间。具体而言，因为步骤S12、S14与步骤S16相比，排出气体更需要时间，所以优选使步骤S12、S14的时间比步骤S16的时间长。
接着，说明构成本发明的根据的实验。
在这里，首先，作为Zr源而用TEMAZ，作为Si源而用3DMAS，作为氧化剂而用O3，使用图3的流程图所示的方法利用图1的成膜装置在硅晶圆上进行了成膜。
如表1所示，将形成ZrO膜的第1工序的总的次数x设定为51次，通过使形成掺杂有Si的ZrO膜(ZrSiO膜)的第2工序的次数发生变化，改变Si浓度来形成氧化锆系膜。而且，对于所获得的膜，在处理容器中，在N2气氛下，压力为1Torr(133.3Pa)，以450℃进行了30min的退火处理。目标膜厚是7.0nm。
在表1中，样品No.1是不包括第2工序而仅进行第1工序(为了便于说明，记载为3个循环，每个循环进行17次第1工序)的比较样品。样品No.2是实施2个循环，每个循环为在进行了17次第1工序之后接着进行1次第2工序，之后进行了17次第1工序的样品，相对于第1工序的次数x：51次，第2工序的次数y为2次。样品No.3是实施4个循环，每个循环为在进行了10次第1工序之后接着进行1次第2工序，之后，进行了11次第1工序的样品，相对于第1工序的次数x：51次，第2工序的次数y为4次。样品No.4是实施6个循环，每个循环为在进行了7次第1工序之后接着进行1次第2工序，之后，进行了9次第1工序的样品，相对于第1工序的次数x：51次，第2工序的次数y为6次。
表1
Figure BSA00000506582700161
对于这些样品，利用二次离子质谱仪(SIMS)，测量了深度方向的Si强度(计数)。其结果表示于图5中。对于样品No.2～4，从该图中能够确认到膜中存在Si。膜中的Si浓度能利用卢瑟福背散射光谱(RBS)测量。但是，在本次的实验中，由于Si是微量的，所以仅利用RBS有可能会无法获得准确的Si浓度。因此，如图6所示，根据利用高分辨率卢瑟福背散射光谱仪(HRRBS)求出的Si浓度(3.0atm％、1.8atm％、0atm％)和SIMS中的Si强度(计数)作成检量线，根据该检量线作为RBS换算值而求出Si浓度。即，在利用HRRBS求出的Si浓度和SIMS中的Si强度(计数)之间存在非常强的相互关系，如图6所示，为大致通过原点的直线，由此考虑将该直线作为检量线，根据图5的SIMS中的Si强度(计数)求出膜中Si浓度，从而能够更加准确地把握膜中Si浓度。用该检量线作为RBS换算值而求出的Si浓度，结果，在样品No.2的膜中为0.04atm％，在样品No.3的膜中为0.08atm％，在样品No.4的膜中为0.13atm％。由此确认到，能够利用本发明形成掺杂有微量的Si的氧化锆系膜。另外，作为此时的SIMS的Si强度(计数)，使用了距稳定性高的表面2.5nm的深度位置处的Si强度(计数)。
接着，测量了各种Si浓度的氧化锆系膜的电特性。
图7是表示膜中Si浓度和平板式电容器的膜中的EOT的关系的图，图8是表示膜中的Si浓度和膜的漏泄电流的关系的图。图7和图8包括上述No.1(氧化锆单质膜)的测量值和上述No.2的测量值，作为No.2的Si浓度使用上述RBS换算值，对于其他的绘制图(plot)，作为Si浓度使用HRRBS的检测值。从上述图7和图8中能够确认到，利用本发明的方法所获得的含有微量的Si的氧化锆系膜(No.2)与氧化锆单质膜相比，EOT为同等程度，漏泄电流特性被改善。此外，还确认到，膜中Si为3.0atm％，EOT上升，膜中Si为5.0atm％左右，漏泄电流反而上升。
另外，本发明不限定于上述实施方式，能进行各种变形。例如，在上述实施方式中，表示了将本发明应用于装载多张晶圆而一并进行成膜的批量式的成膜装置的例子，但是不限于该例子，也能将本发明应用于针对每一张晶圆进行成膜的单片式的成膜装置。
此外，在上述实施方式中，表示了作为Zr源、Si源而使用了有机金属化合物的例子，然而，也可以像上述那样使用无机化合物。在作为Si源而使用了无机化合物的情况下，具有能够进一步降低Si浓度这样的优点。
此外，在作为Zr源使用作为在常温下为液体的有机金属化合物的环戊二烯三(二甲基氨基)锆(MCPDTMZ)时，例如与四(乙基甲基氨基)锆(TEMAZ)相比，能够获得阶梯覆盖性能较好这样的优点。即，由于即使在凹状形状的底部也能够形成均匀的膜，所以不易引起TEMAZ那样的薄膜化。因此，Si浓度不会极端地上升。
此外，MCPDTMZ与TEMAZ相比，由于具有环戊烷基等反应阻止键结合，所以之后即使欲吸附Si源，因为吸附点被反应阻止键覆盖，所以不易吸附Si。因此，也能够将Si浓度控制为更少的量。
此外，在作为Zr源供给在常温下为液体的有机金属化合物的情况下，使用安瓿(ampoule)型气化器较佳。安瓿型气化器利用液体原料的蒸气压使存储在安瓿(存储容器)内的液体原料气化。例如，通过降低安瓿内的压力，或通过降低安瓿内的压力且加热安瓿内的液体原料，使液体原料气化，将气化了的液体原料与载体气体例如由Ar气体等形成的载体气体一起向处理容器1内供给。采用这样的安瓿型气化器，与例如向加热金属供给液体，并利用液体的蒸气的气化器相比，因为安瓿内液体原料气化，所以能够获得产生微粒较少这样的优点。安瓿型气化器在作为Zr源而选择MCPDTMZ时特别适宜。
另外，在上述实施方式中，通过调整第1工序和第2工序的次数而控制Si浓度，除此之外，还通过调整第2工序中的Si源的流量而控制Si浓度。
而且，作为被处理体，不限定半导体晶圆，也能够将本发明应用于LCD玻璃基板等其他的基板。
本申请以2010年5月28日向日本专利局提出的日本专利申请号第2010-122478号和2011年4月18日向日本专利局提出的日本专利申请号第2011-092088号为基础主张优先权，其整个公开内容作为参考包含于本说明书中。

Claims (13)

1.一种成膜方法，其特征在于，
向能保持真空的处理容器内搬入被处理体，将上述处理容器内保持为真空的状态，
通过分别调整第1工序的次数和第2工序的次数地实施该第1工序和第2工序，一边控制膜中的Si浓度一边形成规定膜厚的氧化锆系膜，该第1工序为，向上述处理容器内以锆原料、氧化剂的顺序依次供给锆原料和氧化剂，从而在被处理体上形成ZrO膜；该第2工序为，向上述处理容器内以锆原料、硅原料、氧化剂的顺序依次供给锆原料、硅原料和氧化剂，从而在被处理体上形成掺杂有Si的ZrO膜。
2.根据权利要求1所述的成膜方法，其特征在于，
调整上述第1工序的次数和上述第2工序的次数，使得平坦膜的膜中的Si浓度成为1.0atm％以下。
3.根据权利要求1所述的成膜方法，其特征在于，
在供给上述锆原料和供给上述氧化剂之间、以及供给上述硅原料和供给上述氧化剂之间、供给上述锆原料和供给上述硅原料之间，排出上述处理容器内的气体。
4.根据权利要求1所述的成膜方法，其特征在于，
在上述成膜后，在450℃以下的温度条件下对所获得的膜进行退火处理。
5.根据权利要求1所述的成膜方法，其特征在于，
上述锆原料是从四(乙基甲基氨基)锆即TEMAZ、四(二乙基氨基)锆即TDEAZ、环戊二烯三(二甲基氨基)锆即MCPDTMZ中选择的任1种原料。
6.根据权利要求5所述的成膜方法，其特征在于，
在使上述锆原料气化时，利用上述锆原料的蒸气压使该锆原料气化。
7.根据权利要求1所述的成膜方法，其特征在于，
上述锆原料是从三(二甲氨基)硅烷即3DMAS、四(二甲氨基)硅烷即4DMAS、双叔丁基氨基硅烷即BTBAS、二氯硅烷即DCS、六氯乙硅烷即HCD、单硅烷即SiH4、乙硅烷即Si2H6、四氯化硅即TCS中选择的任一种原料。
8.根据权利要求1所述的成膜方法，其特征在于，
上述氧化剂是从O2气体和H2气体形成的自由基、以及O3气体、H2O气体、O2气体、NO2气体、NO气体、N2O气体中选择的至少1种。
9.一种成膜装置，该成膜装置是用于在被处理体上形成金属氧化膜的成膜装置，其特征在于，
该成膜装置包括：
处理容器，其为能保持真空的立式容器，呈筒体状；
保持构件，其在将上述被处理体保持为多层的状态下将该被处理体收容在上述处理容器内；
加热装置，其被设置于上述处理容器的外周；
锆原料供给机构，其用于向上述处理容器内供给锆原料；
硅原料供给机构，其用于向上述处理容器内供给硅原料；
氧化剂供给机构，其用于向上述处理容器内供给氧化剂；
控制机构，其控制上述锆原料供给机构、上述硅原料供给机构和上述氧化剂供给机构，
上述控制机构进行控制，从而向能保持真空的上述处理容器内搬入被处理体，将上述处理容器内保持为真空的状态，通过调整第1工序的次数和第2工序的次数，一边控制膜中的Si浓度一边形成规定膜厚的氧化锆系膜，该第1工序为，向上述处理容器内以锆原料、氧化剂的顺序依次供给锆原料和氧化剂，从而在上述被处理体上形成ZrO膜；该第2工序为，向上述处理容器内以锆原料、硅原料、氧化剂的顺序依次供给锆原料、硅原料和氧化剂，从而在上述被处理体上形成掺杂有Si的ZrO膜。
10.根据权利要求9所述的成膜装置，其特征在于，
上述控制机构调整上述第1工序的次数和上述第2工序的次数，使得平坦膜的膜中的Si浓度成为1.0atm％以下。
11.根据权利要求9所述的成膜装置，其特征在于，
上述控制机构进行控制，使得在供给上述锆原料和供给上述氧化剂之间、以及供给上述硅原料和供给上述氧化剂之间、供给上述锆原料和供给上述硅原料之间，排出上述处理容器内的气体。
12.根据权利要求9所述的成膜装置，其特征在于，
上述控制机构进行控制，使得在上述成膜后，在450℃以下的温度条件下对所获得的膜进行退火处理。
13.根据权利要求9所述的成膜装置，其特征在于，
上述硅原料供给机构包括使上述硅原料气化的气化器，上述气化器利用上述锆原料的蒸气压使该锆原料气化。
CN201110141591.0A 2010-05-28 2011-05-27 成膜方法和成膜装置 Active CN102263027B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010122478 2010-05-28
JP2010-122478 2010-05-28
JP2011-092088 2011-04-18
JP2011092088A JP5693348B2 (ja) 2010-05-28 2011-04-18 成膜方法および成膜装置

Publications (2)

Publication Number Publication Date
CN102263027A true CN102263027A (zh) 2011-11-30
CN102263027B CN102263027B (zh) 2015-04-01

Family

ID=45009617

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110141591.0A Active CN102263027B (zh) 2010-05-28 2011-05-27 成膜方法和成膜装置

Country Status (5)

Country Link
US (1) US8389421B2 (zh)
JP (1) JP5693348B2 (zh)
KR (1) KR101552856B1 (zh)
CN (1) CN102263027B (zh)
TW (1) TWI506156B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247622A (zh) * 2012-02-10 2013-08-14 南亚科技股份有限公司 含硅掺杂氧化锆的电容介电层及其电容结构
CN111918982A (zh) * 2019-02-25 2020-11-10 株式会社爱发科 等离子体cvd装置和等离子体cvd法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101451716B1 (ko) * 2008-08-11 2014-10-16 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
US8343839B2 (en) 2010-05-27 2013-01-01 International Business Machines Corporation Scaled equivalent oxide thickness for field effect transistor devices
JP6010451B2 (ja) * 2012-12-21 2016-10-19 東京エレクトロン株式会社 成膜方法
KR101993355B1 (ko) * 2013-03-13 2019-09-30 삼성전자주식회사 반도체 장치의 제조 방법
JP6211973B2 (ja) * 2014-03-27 2017-10-11 東京エレクトロン株式会社 成膜装置
JP2015188028A (ja) * 2014-03-27 2015-10-29 東京エレクトロン株式会社 薄膜形成方法、及び、薄膜形成装置
CN110164850A (zh) * 2018-02-15 2019-08-23 松下知识产权经营株式会社 电容元件和电容元件的制造方法
KR102562274B1 (ko) * 2020-12-17 2023-08-01 주식회사 이지티엠 유기 금속 전구체 화합물

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801105A (en) * 1995-08-04 1998-09-01 Tdk Corporation Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film
CN1384221A (zh) * 2001-05-07 2002-12-11 三星电子株式会社 包括多种组分的薄膜及其形成方法
US20060263972A1 (en) * 2005-02-15 2006-11-23 Micron Technology, Inc. ATOMIC LAYER DEPOSITION OF Zr3N4/ZrO2 FILMS AS GATE DIELECTRICS
CN1933161A (zh) * 2005-09-16 2007-03-21 松下电器产业株式会社 半导体装置及其制造方法
CN101651100A (zh) * 2008-08-11 2010-02-17 东京毅力科创株式会社 成膜方法及成膜装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0660408B2 (ja) * 1988-12-16 1994-08-10 日電アネルバ株式会社 薄膜作製方法および装置
TW515032B (en) * 1999-10-06 2002-12-21 Samsung Electronics Co Ltd Method of forming thin film using atomic layer deposition method
EP1332795A1 (en) * 2002-02-01 2003-08-06 Centre National De La Recherche Scientifique (Cnrs) New porous silicate materials and their uses as catalytic systems for diesel improvement
JP2006308844A (ja) * 2005-04-28 2006-11-09 Seiko Epson Corp プラスチックレンズ及びプラスチックレンズの製造方法
KR100716652B1 (ko) * 2005-04-30 2007-05-09 주식회사 하이닉스반도체 나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법
US7795160B2 (en) * 2006-07-21 2010-09-14 Asm America Inc. ALD of metal silicate films
JP2008160081A (ja) * 2006-11-29 2008-07-10 Hitachi Kokusai Electric Inc 基板処理装置及び基板処理方法
DE102007002962B3 (de) * 2007-01-19 2008-07-31 Qimonda Ag Verfahren zum Herstellen einer dielektrischen Schicht und zum Herstellen eines Kondensators
US7723771B2 (en) * 2007-03-30 2010-05-25 Qimonda Ag Zirconium oxide based capacitor and process to manufacture the same
US8159012B2 (en) * 2007-09-28 2012-04-17 Samsung Electronics Co., Ltd. Semiconductor device including insulating layer of cubic system or tetragonal system
US20090130414A1 (en) * 2007-11-08 2009-05-21 Air Products And Chemicals, Inc. Preparation of A Metal-containing Film Via ALD or CVD Processes
JP5587716B2 (ja) * 2010-09-27 2014-09-10 マイクロンメモリジャパン株式会社 半導体装置及びその製造方法、並びに吸着サイト・ブロッキング原子層堆積法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801105A (en) * 1995-08-04 1998-09-01 Tdk Corporation Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film
CN1384221A (zh) * 2001-05-07 2002-12-11 三星电子株式会社 包括多种组分的薄膜及其形成方法
US20060263972A1 (en) * 2005-02-15 2006-11-23 Micron Technology, Inc. ATOMIC LAYER DEPOSITION OF Zr3N4/ZrO2 FILMS AS GATE DIELECTRICS
CN1933161A (zh) * 2005-09-16 2007-03-21 松下电器产业株式会社 半导体装置及其制造方法
CN101651100A (zh) * 2008-08-11 2010-02-17 东京毅力科创株式会社 成膜方法及成膜装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247622A (zh) * 2012-02-10 2013-08-14 南亚科技股份有限公司 含硅掺杂氧化锆的电容介电层及其电容结构
CN103247622B (zh) * 2012-02-10 2016-01-27 南亚科技股份有限公司 含硅掺杂氧化锆的电容介电层及其电容结构
CN111918982A (zh) * 2019-02-25 2020-11-10 株式会社爱发科 等离子体cvd装置和等离子体cvd法

Also Published As

Publication number Publication date
TW201215702A (en) 2012-04-16
JP2012009823A (ja) 2012-01-12
JP5693348B2 (ja) 2015-04-01
CN102263027B (zh) 2015-04-01
US8389421B2 (en) 2013-03-05
KR20110131096A (ko) 2011-12-06
TWI506156B (zh) 2015-11-01
US20110300719A1 (en) 2011-12-08
KR101552856B1 (ko) 2015-09-14

Similar Documents

Publication Publication Date Title
CN102263027B (zh) 成膜方法和成膜装置
CN101651100B (zh) 成膜方法及成膜装置
KR101242274B1 (ko) 반도체 처리용 성막 방법, 컴퓨터로 판독 가능한 매체 및 반도체 처리용 성막 장치
US8338312B2 (en) Film formation method, film formation apparatus, and method for using film formation apparatus
US8896097B2 (en) Method of manufacturing capacitor, capacitor and method of forming dielectric film for use in capacitor
KR101520844B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 기록 매체 및 반도체 장치
US8586140B2 (en) Film formation method for forming hafnium oxide film
US20130239893A1 (en) Stabilization method of film forming apparatus and film forming apparatus
US8361550B2 (en) Method for forming SrTiO3 film and storage medium
JP6624998B2 (ja) ボロンドープシリコンゲルマニウム膜の形成方法および形成装置
US9552981B2 (en) Method and apparatus for forming metal oxide film
US8735304B2 (en) Film forming method, film forming apparatus, and storage medium
US7816282B2 (en) Method for forming SrTiO3 film
US20110036288A1 (en) Sr-ti-o-based film forming method and storage medium
Kawano et al. Method for forming SrTiO 3 film

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant