JP5693348B2 - 成膜方法および成膜装置 - Google Patents

成膜方法および成膜装置 Download PDF

Info

Publication number
JP5693348B2
JP5693348B2 JP2011092088A JP2011092088A JP5693348B2 JP 5693348 B2 JP5693348 B2 JP 5693348B2 JP 2011092088 A JP2011092088 A JP 2011092088A JP 2011092088 A JP2011092088 A JP 2011092088A JP 5693348 B2 JP5693348 B2 JP 5693348B2
Authority
JP
Japan
Prior art keywords
film
raw material
gas
zirconium
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011092088A
Other languages
English (en)
Other versions
JP2012009823A (ja
Inventor
原田　豪繁
豪繁 原田
両角　友一朗
友一朗 両角
晋吾 菱屋
晋吾 菱屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2011092088A priority Critical patent/JP5693348B2/ja
Priority to KR1020110047724A priority patent/KR101552856B1/ko
Priority to TW100117978A priority patent/TWI506156B/zh
Priority to US13/115,601 priority patent/US8389421B2/en
Priority to CN201110141591.0A priority patent/CN102263027B/zh
Publication of JP2012009823A publication Critical patent/JP2012009823A/ja
Application granted granted Critical
Publication of JP5693348B2 publication Critical patent/JP5693348B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02159—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing zirconium, e.g. ZrSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Description

本発明は、半導体ウエハ等の被処理基板上にジルコニア系膜を成膜する成膜方法および成膜装置に関する。
近時、ＬＳＩの高集積化、高速化の要請からＬＳＩを構成する半導体素子のデザインルールが益々微細化されている。それにともなって、誘電体膜の容量の上昇が求められており、ＳｉＯ２容量換算膜厚ＥＯＴ（Equivalent Oxide Thickness）の小さい高誘電率の誘電体膜が求められている。このような誘電体膜は、より高い誘電率を得るために、結晶化させることが必要であり、さらにはより結晶性の高い膜が求められている。また、デバイスによっては、サーマルバジェットの制約があり、成膜や結晶化が低温で行える膜が望まれる。
これらの用途に適用可能な高誘電率材料として、酸化ジルコニウム（ＺｒＯ２）膜が検討されている（例えば特許文献１）。また、酸化ジルコニウム膜を低温で成膜する手法として、原料ガス（プリカーサ）として例えばテトラキスエチルメチルアミノジルコニウム（ＴＥＭＡＺ）を用い、酸化剤として例えばＯ３ガスを用いて、これらを交互的に供給するＡＬＤプロセスが知られている（例えば特許文献２）。酸化ジルコニウムは結晶化しやすく、このような手法により低温で成膜したまま、あるいはその後４５０℃以下の低温でアニールすることにより、デバイスに悪影響を与えることなく結晶化することができる。
ところで、このような誘電体膜には誘電率が高いのみならず、リーク電流が低いことも求められているが、上述したように誘電体膜を結晶化すると、結晶粒界からリークする結晶粒界リークによりリーク電流が増大するという問題がある。
このような問題を解決するために、特許文献３には、処理容器内にジルコニウム原料と酸化剤とを交互的に複数回供給して基板上にＺｒＯ２膜を成膜する工程と、処理容器内にシリコン原料と酸化剤とを交互的に１回または複数回供給して基板上にＳｉＯ２膜を成膜する工程とを、膜中のＳｉ濃度が１〜４ａｔｍ％になるように供給回数を調整して行い、これら供給回数のＺｒＯ２膜成膜とＳｉＯ２膜成膜とを１サイクルとし、このサイクルを１以上行い所定膜厚のジルコニア系膜を成膜する方法が提案されている。これによりジルコニア結晶を維持したまま粒界リークを抑制することができ、ＺｒＯ２単膜と同等の高誘電率を維持しつつ低リーク電流を実現することができるとしている。
特開２００１−１５２３３９号公報 特開２００６−３１０７５４号公報 特開２０１０−０６７９５８号公報
上記特許文献３の技術は、ＺｒＯ２単膜と同等の高誘電率が得られ、したがってＺｒＯ２単膜と同等のＥＯＴが得られるとともに、低リーク電流を実現することができるため、ＤＲＡＭのキャパシタ膜への適用が検討されている。
しかしながら、上記特許文献３の技術をＤＲＡＭのキャパシタ膜のように凹凸形状部位に形成する膜の形成に適用した場合には、誘電体特性およびリーク電流特性が悪化する場合があることが判明した。
本発明は、凹凸形状部位にもリーク電流が小さく高誘電率のジルコニア系膜を確実に成膜することができる成膜方法および成膜装置を提供することを目的とする。
本発明者は、上記課題を解決すべく検討を重ねた結果、ＤＲＡＭのキャパシタ膜のように凹凸形状部位に上記特許文献３のようにＳｉ含有ＺｒＯ２膜を成膜する場合には、ＳｉＯ２とＺｒＯ２のステップカバレッジ性能の相違から、凹凸形状部位の凹部内の膜は、平坦部の膜に比べてＳｉ濃度が高くなる傾向にあり、このようにＳｉ濃度が高くなって所定濃度を超えることにより、誘電率の低下およびリーク電流特性の悪化が生じることを見出した。そして、このような凹部でＳｉ濃度が高くなることによる誘電率の低下およびリーク電流特性の悪化を抑制するためには、Ｓｉ濃度を極力低下させることができる成膜方法を採用することが有効であることを見出した。
本発明は、このような知見に基づいてなされたものであり、第１の観点では、真空保持可能な処理容器内に、凹凸形状部位を有した被処理体を搬入し、前記処理容器内を真空に保持した状態とし、前記処理容器内にジルコニウム原料と酸化剤とをこの順に供給して前記被処理体の凹凸形状部位上にＺｒＯ膜を形成する第１工程と、前記処理容器内にジルコニウム原料とシリコン原料と酸化剤とをこの順で供給して前記被処理体の凹凸形状部位上にＳｉがドープされたＺｒＯ膜を形成する第２工程とを、平坦膜における膜中のＳｉ濃度が１．０ａｔｍ％以下になるように、前記第１工程の回数および前記第２工程の回数を調整して実施することにより、前記被処理体の凹凸形状部位上に結晶性を維持した所定膜厚のジルコニア系膜を成膜することを特徴とする成膜方法を提供する。
また、本発明の第２の観点では、凹凸形状部位を有した被処理体に対して金属酸化膜を成膜する成膜装置であって、真空保持可能な縦型で筒体状をなす処理容器と、前記被処理体を複数段に保持した状態で前記処理容器内に保持する保持部材と、前記処理容器の外周に設けられた加熱装置と、ジルコニウム原料を前記処理容器内に供給するジルコニウム原料供給機構と、シリコン原料を前記処理容器内に供給するシリコン原料供給機構と、前記処理容器内へ酸化剤を供給する酸化剤供給機構と、前記加熱装置、前記ジルコニウム原料供給機構、前記シリコン原料供給機構および前記酸化剤供給機構を制御する制御機構とを具備し、前記制御機構は、前記真空保持可能な処理容器内に被処理体が搬入され、前記処理容器内が真空に保持された状態で、上記第１の観点に係る成膜方法が実行されるように、前記加熱装置、前記ジルコニウム原料供給機構、前記シリコン原料供給機構および前記酸化剤供給機構を制御することを特徴とする成膜装置を提供する。
本発明によれば、処理容器内にジルコニウム原料と酸化剤とをこの順に供給して被処理体の凹凸形状部位上にＺｒＯ膜を形成する第１工程と、処理容器内にジルコニウム原料とシリコン原料と酸化剤とをこの順で供給して被処理体の凹凸形状部位上にＳｉがドープされたＺｒＯ膜を形成する第２工程とをこれらの回数を調整して実施する。これにより、第１工程ではＳｉを含有せず、かつ第２工程においては、ジルコニウム原料を吸着させた後にシリコン原料が吸着されるので、第１工程の回数および第２工程の回数を調整することで、Ｓｉの吸着量を平坦膜における膜中のＳｉ濃度が１．０ａｔｍ％以下になるように、少なくできる。このため、凹凸形状部位に成膜する場合に、平均Ｓｉ濃度を、凹部において局部的にＳｉ濃度が上昇しても誘電率の低下およびリーク電流特性の悪化が生じないような値とすることができ、凹凸形状部位にもＺｒＯ２の結晶性を維持しつつ、誘電率およびリーク特性を低下させないジルコニア系膜を形成することができる。
本発明の一実施形態に係る成膜方法を実施するための成膜装置の一例を示す縦断面図である。 本発明の一実施形態に係る成膜方法を実施するための成膜装置の一例を示す横断面図である。 本発明の一実施形態に係る成膜方法を説明するためのチャートである。 本発明が適用されるＤＲＡＭのキャパシタの構造を示す断面図である。 比較サンプルおよび本発明に基づいて作成したサンプルについて二次イオン質量分析計（ＳＩＭＳ）により深さ方向のＳｉ強度（カウント）を測定した結果を示す図である。 ＨＲＲＢＳにより求めたＳｉ濃度とＳＩＭＳにおけるＳｉ強度（カウント）との相関を示す図である。 膜中Ｓｉ濃度と膜のＥＯＴとの関係を示す図である。 膜中のＳｉ濃度と膜のリーク電流との関係を示す図である。
以下、添付図面を参照しながら本発明の実施形態について詳細に説明する。
図１は本発明の一実施形態に係る成膜方法を実施するための成膜装置の一例を示す縦断面図、図２は図１の成膜装置を示す横断面図、図３は本発明の一実施形態に係る成膜方法を説明するためのチャートである。なお、図２においては、加熱装置を省略している。
成膜装置１００は、下端が開口された有天井の円筒体状の処理容器１を有している。この処理容器１の全体は、例えば石英により形成されており、この処理容器１内の天井には、石英製の天井板２が設けられて封止されている。また、この処理容器１の下端開口部には、例えばステンレススチールにより円筒体状に成形されたマニホールド３がＯリング等のシール部材４を介して連結されている。
上記マニホールド３は処理容器１の下端を支持しており、このマニホールド３の下方から被処理体として多数枚、例えば５０〜１００枚の半導体ウエハ（以下単にウエハと記す）Ｗを多段に載置可能な石英製のウエハボート５が処理容器１内に挿入可能となっている。このウエハボート５は３本の支柱６を有し（図２参照）、支柱６に形成された溝により多数枚のウエハＷが支持されるようになっている。
このウエハボート５は、石英製の保温筒７を介してテーブル８上に載置されており、このテーブル８は、マニホールド３の下端開口部を開閉する例えばステンレススチール製の蓋部９を貫通する回転軸１０上に支持される。
そして、この回転軸１０の貫通部には、例えば磁性流体シール１１が設けられており、回転軸１０を気密にシールしつつ回転可能に支持している。また、蓋部９の周辺部とマニホールド３の下端部との間には、例えばＯリングよりなるシール部材１２が介設されており、これにより処理容器１内のシール性を保持している。
上記の回転軸１０は、例えばボートエレベータ等の昇降機構（図示せず）に支持されたアーム１３の先端に取り付けられており、ウエハボート５および蓋部９等を一体的に昇降して処理容器１内に対して挿脱されるようになっている。なお、上記テーブル８を上記蓋部９側へ固定して設け、ウエハボート５を回転させることなくウエハＷの処理を行うようにしてもよい。
成膜装置１００は、処理容器１内へガス状の酸化剤、例えばＯ３ガスを供給する酸化剤供給機構１４と、処理容器１内へＺｒソースガス（ジルコニウム原料）を供給するＺｒソースガス供給機構１５と、処理容器１内へＳｉソースガス（シリコン原料）を供給するＳｉソースガス供給機構１６とを有している。また、処理容器１内へパージガスとして不活性ガス、例えばＮ２ガスを供給するパージガス供給機構２８を有している。
酸化剤供給機構１４は、酸化剤供給源１７と、酸化剤供給源１７から酸化剤を導く酸化剤配管１８と、この酸化剤配管１８に接続され、マニホールド３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる石英管よりなる酸化剤分散ノズル１９とを有している。この酸化剤分散ノズル１９の垂直部分には、複数のガス吐出孔１９ａが所定の間隔を隔てて形成されており、各ガス吐出孔１９ａから水平方向に処理容器１に向けて略均一に酸化剤、例えばＯ３ガスを吐出することができるようになっている。酸化剤としては、Ｏ３ガスの他に、Ｈ２Ｏガス、Ｏ２ガス、ＮＯ２ガス、ＮＯガス、Ｎ２Ｏガス等を用いることができる。プラズマ生成機構を設けて酸化剤をプラズマ化して反応性を高めるようにしてもよい。またＯ２ガスとＨ２ガスを用いたラジカル酸化であってもよい。Ｏ３ガスを用いる場合には酸化剤供給源１７としてはＯ３ガスを発生するオゾナイザーを備えたものとする。
Ｚｒソースガス供給機構１５は、液体状のＺｒソース、例えばテトラキスエチルメチルアミノジルコニウム（ＴＥＭＡＺ）が貯留されたＺｒソース貯留容器２０と、このＺｒソース貯留容器２０から液体のＺｒソースを導くＺｒソース配管２１と、Ｚｒソース配管２１に接続され、Ｚｒソースを気化させる気化器２２と、気化器２２で生成されたＺｒソースガスを導くＺｒソースガス配管２３と、このＺｒソースガス配管２３に接続され、マニホールド３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる石英管よりなるＺｒソースガス分散ノズル２４とを有している。気化器２２にはキャリアガスとしてのＮ２ガスを供給するキャリアガス配管２２ａが接続されている。Ｚｒソースガス分散ノズル２４には、その長さ方向に沿って複数のガス吐出孔２４ａが所定の間隔を隔てて形成されており、各ガス吐出孔２４ａから水平方向に処理容器１内に略均一にＺｒソースガスを吐出することができるようになっている。
Ｓｉソースガス供給機構１６は、液体状のＳｉソース、例えばトリ−ジメチルアミノシラン（３ＤＭＡＳ）が貯留されたＳｉソース貯留容器２５と、Ｓｉソース貯留容器２５の周囲に設けられた液体状のＳｉソースを気化するためのヒーター２５ａと、Ｓｉソース貯留容器２５内で気化されたＳｉソースガスを導くＳｉソースガス配管２６と、このＳｉソースガス配管２６に接続され、マニホールド３の側壁を貫通して設けられたＳｉソースガス分散ノズル２７とを有している。Ｓｉソースガス分散ノズル２７には、その長さ方向に沿って複数のガス吐出孔２７ａが所定の間隔を隔てて形成されており、各ガス吐出孔２７ａから水平方向に処理容器１内に略均一にＳｉソースガスを吐出することができるようになっている。
さらに、パージガス供給機構２８は、パージガス供給源２９と、パージガス供給源２９からパージガスを導くパージガス配管３０と、このパージガス配管３０に接続され、マニホールド３の側壁を貫通して設けられたパージガスノズル３１とを有している。パージガスとしては不活性ガス例えばＮ２ガスを好適に用いることができる。
酸化剤配管１８には、開閉弁１８ａおよびマスフローコントローラのような流量制御器１８ｂが設けられており、ガス状の酸化剤を流量制御しつつ供給することができるようになっている。また、Ｓｉソースガス配管２６にも、開閉弁２６ａおよびマスフローコントローラのような流量制御器２６ｂが設けられており、Ｓｉソースガスを流量制御しつつ供給することができるようになっている。さらに、パージガス配管３０にも開閉弁３０ａおよびマスフローコントローラのような流量制御器３０ｂが設けられており、パージガスを流量制御しつつ供給することができるようになっている。
上記Ｚｒソース貯留部２０には、Ｚｒソース圧送配管２０ａが挿入されており、Ｚｒソース圧送配管２０ａからＨｅガス等の圧送ガスを供給することにより、Ｚｒソース配管２１へ液体のＺｒソースが送給される。上記Ｚｒソース配管２１には液体マスフローコントローラのような流量制御器２１ａが設けられており、上記Ｚｒソースガス配管２３にはバルブ２３ａが設けられている。
Ｚｒソースは特に限定されるものではなく、ＺｒＯ２を吸着可能な種々のものを用いることができるが、上述したＴＥＭＡＺに代表される常温で液体である有機金属化合物であるものを好適に用いることができる。また、常温で液体である有機金属化合物としては、他にテトラキスジエチルアミノジルコニウム（ＴＤＥＡＺ）、シクロペンタジエニルトリス（ジメチルアミノ）ジルコニウム（ＭＣＰＤＴＭＺ）を用いることもできる。もちろん常温で固体のものを用いることもできるが、この場合には原料を蒸発させる機構および配管等を加熱する機構等が必要となる。また、無機化合物を用いることもできる。
Ｓｉソースも特に限定されるものではなく、吸着可能な種々のものを用いることができ、上述した３ＤＭＡＳの他、テトラ−ジメチルアミノシラン（４ＤＭＡＳ）、ビスターシャリブチルアミノシラン（ＢＴＢＡＳ）等の有機化合物を用いることができる。また、ジクロロシラン（ＤＣＳ）、ヘキサクロロジシラン（ＨＣＤ）、モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、テトラクロロシラン（ＴＣＳ）等の無機化合物を用いることもできる。
酸化剤を分散吐出するための酸化剤分散ノズル１９は、処理容器１の凹部１ａ内に設けられており、Ｚｒソースガス分散ノズル２４と、Ｓｉソースガス分散ノズル２７は、これらで酸化剤分散ノズル１９を挟むように設けられている。
処理容器１の酸化剤分散ノズル１９およびＺｒソースガス分散ノズル２４と反対側の部分には、処理容器１内を真空排気するための排気口３７が設けられている。この排気口３７は処理容器１の側壁を上下方向へ削りとることによって細長く形成されている。処理容器１のこの排気口３７に対応する部分には、排気口３７を覆うように断面コ字状に成形された排気口カバー部材３８が溶接により取り付けられている。この排気口カバー部材３８は、処理容器１の側壁に沿って上方に延びており、処理容器１の上方にガス出口３９を規定している。そして、このガス出口３９から図示しない真空ポンプ等を含む真空排気機構により真空引きされる。そして、この処理容器１の外周を囲むようにしてこの処理容器１およびその内部のウエハＷを加熱する筒体状の加熱装置４０が設けられている。
成膜装置１００の各構成部の制御、例えばバルブ１８ａ、２３ａ、２６ａ、３０ａの開閉による各ガスの供給・停止、流量制御器１８ｂ、２１ａ、２６ｂ、３０ｂによるガスや液体ソースの流量の制御、処理容器１に導入するガスの切り替え、加熱装置４０の制御等は例えばマイクロプロセッサ（コンピュータ）からなるコントローラ５０により行われる。コントローラ５０には、オペレータが成膜装置１００を管理するためにコマンドの入力操作等を行うキーボードや、成膜装置１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース５１が接続されている。
また、コントローラ５０には、成膜装置１００で実行される各種処理をコントローラ５０の制御にて実現するための制御プログラムや、処理条件に応じて成膜装置１００の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部５２が接続されている。レシピは記憶部５２の中の記憶媒体に記憶されている。記憶媒体は、ハードディスク等の固定的に設けられたものであってもよいし、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース５１からの指示等にて任意のレシピを記憶部５２から呼び出してコントローラ５０に実行させることで、コントローラ５０の制御下で、成膜装置１００での所望の処理が行われる。すなわち、記憶部５２の記憶媒体には、以下に説明する成膜方法を実行するプログラム（すなわち処理レシピ）が記憶されており、そのプログラムがコントローラ５０に以下に説明する成膜方法を実行するように成膜装置１００を制御させる。
次に、以上のように構成された成膜装置を用いて行なわれる本実施形態に係る成膜方法について図３を参照して説明する。
まず、常温において、例えば５０〜１００枚のウエハＷが搭載された状態のウエハボート５を予め所定の温度に制御された処理容器１内にその下方から上昇させることによりロードし、蓋部９でマニホールド３の下端開口部を閉じることにより処理容器１内を密閉空間とする。ウエハＷとしては、直径３００ｍｍのものが例示される。
そして処理容器１内を真空引きして所定のプロセス圧力に維持するとともに、加熱装置４０への供給電力を制御して、ウエハ温度を上昇させてプロセス温度に維持し、ウエハボート５を回転させた状態で成膜処理を開始する。プロセス温度は２００〜３００℃が好ましく、例えば２１０℃で行われる。
この際の成膜処理は、図３に示すように、ＺｒＯ膜を形成する第１工程と、ＳｉがドープされたＺｒＯ膜（ＺｒＳｉＯ膜）を形成する第２工程とを有し、第１工程をｘ回、第２工程をｙ回行う。第１工程は、処理容器１内にＺｒソースガスを供給してウエハＷに吸着させるステップＳ１と、処理容器１内を真空引きするとともにパージガスでパージするステップＳ２と、ガス状の酸化剤として例えばＯ３ガスを処理容器１内に供給してＺｒソースガスを酸化させるステップＳ３と、処理容器１内を真空引きするとともにパージガスでパージするステップＳ４とを有する。また、第２工程は、処理容器１内にＺｒソースガスを供給してウエハＷに吸着させるステップＳ１１と、その後、処理容器１内を真空引きしつつパージガスでパージするステップＳ１２と、処理容器１内にＳｉソースガスを供給してウエハＷ上に吸着されたＺｒソースガスの上に吸着させるステップＳ１３と、その後、処理容器１内を真空引きしつつパージガスでパージするステップＳ１４と、ガス状の酸化剤として例えばＯ３ガスを処理容器１内に供給してＺｒソースガスおよびＳｉソースガスを酸化させてＳｉがドープされたＺｒＯ膜を形成するステップＳ１５と、その後、処理容器１内を真空引きしつつパージガスでパージするステップＳ１６とを有する。
上記第１工程の回数ｘと上記第２工程の回数ｙとを調整することにより、所望の濃度のＳｉを含むジルコニア系膜を所望の厚さで形成することができる。すなわち、膜中のＳｉ濃度は、第２工程の回数ｙの比率、すなわちｙ／（ｘ＋ｙ）の値にほぼ比例するので、ｙ／（ｘ＋ｙ）とＳｉ濃度との関係を予め求めておけば、所望のＳｉ濃度が得られるようにｘとｙを決定することができる。
この場合に、第１工程ではＳｉを含有せず、かつ第２工程においては、ジルコニウム原料を吸着させた後にシリコン原料を吸着させてＳｉの吸着量を少なくすることができるので、第１工程と第２工程との回数を調整することにより、膜中のＳｉ濃度を極めて低くすることができる。
図４に示すようなＤＲＡＭのキャパシタにおいては、凹凸形状の下部電極１０１上に、下部電極の一部となるＴｉＮ膜１０２を介して誘電体膜１０３を成膜し、さらにその上に上部電極１０４を成膜するが、凹凸形状の下部電極１０１上にＺｒ原料とＳｉ原料とを用いて上記特許文献３の手法でＳｉがドープされたジルコニア系膜を成膜する場合には、Ｚｒ原料とＳｉ原料とのステップカバレッジの違いにより、凹部１０５におけるＳｉ吸着量が相対的に増加して、その部分におけるＳｉ濃度が局部的に高くなってしまい、誘電率の低下およびリーク電流特性の悪化が生じる。
これに対して、本実施形態の方法によりＳｉがドープされたジルコニア膜を形成する場合には、Ｓｉ濃度を極めて低くすることができるため、凹部１０５において局部的にＳｉ濃度が上昇しても、誘電率の低下およびリーク電流特性の悪化が生じないようにすることができ、ＤＲＡＭのキャパシタのような凹凸形状部位にもＺｒＯ２の結晶性を維持しつつ、誘電率およびリーク特性を低下させないジルコニア系膜を形成することができる。
本発明者らの実験結果によれば、フラットキャパシター（平坦膜）において、誘電率の低下が生じるＳｉ濃度は、３．０ａｔｍ％程度以上、リーク電流特性の悪化が生じるＳｉ濃度は５．０ａｔｍ％程度以上であることが判明した。フラットキャパシター上で、あるＳｉ濃度に制御すると、トレンチ底部では約３倍のＳｉ濃度となることがわかっているので、フラットキャパシター（平坦膜）において、Ｓｉ濃度を１．０ａｔｍ％以下とすることが好ましい。また、本実施形態では第２工程の回数ｙの割合を低くしていくことにより、Ｓｉ濃度を０に近づけることができるが、Ｓｉの均一性が十分得られ、かつＳｉの効果を十分発現させるためには、０．０２ａｔｍ％以上とすることが好ましい。
このようにＳｉは微量にドープするため、上記第２工程の回数ｙの割合が極めて低いものとなる。一例を挙げると、例えばｘを５１回、ｙを２回行えば、０．０４ａｔｍ％のＳｉをドープすることができ、第１工程を繰り返す間に均等に第２工程を挿入することにより（例えば、第１工程を１７回繰り返した後、第２工程を１回行うサイクルを２回繰り返し、その後さらに第１工程を１７回繰り返す）、高い均一性でＳｉをドープさせることができる。
Ｓｉをより均一にドープする観点等からは、形成された膜をアニールすることが好ましい。この場合のアニール温度は４５０℃以下であることが好ましい。４５０℃を超えるとデバイスに悪影響を及ぼすおそれがある。
次に、上記第１工程および第２工程について具体的に説明する。
第１工程のステップＳ１においては、Ｚｒソースガス供給機構１５のＺｒソース貯留容器２０からＺｒソースとして例えばＴＥＭＡＺを供給し、気化器２２で気化させて発生したＺｒソースガスをＺｒソースガス配管２３およびＺｒソースガス分散ノズル２４を介してガス吐出孔２４ａから処理容器１内にＴ１の期間供給する。これにより、ウエハ上にＺｒソースを吸着させる。このときの期間Ｔ１は１〜１２０ｓｅｃが例示される。また、Ｚｒソースの流量は０．２〜０．５ｌ／ｍｉｎが例示される。また、この際の処理容器１内の圧力は１０〜１００Ｐａが例示される。Ｚｒソースとしては、上述したように、ＴＥＭＡＺの他、同じく常温で液体であるＴＤＥＡＺを好適に用いることができるし、常温で固体のものを用いることもできる。また、無機化合物を用いることもできる。
酸化剤を供給するステップＳ３においては、酸化剤供給機構１４の酸化剤供給源１７から酸化剤として例えばＯ３ガスが酸化剤配管１８および酸化剤分散ノズル１９を経て吐出される。これにより、ウエハＷに吸着されたＺｒソースが酸化されてＺｒＯが形成される。
このステップＳ３の期間Ｔ３は１０〜１８０ｓｅｃの範囲が好ましい。酸化剤の流量はウエハＷの搭載枚数や酸化剤の種類によっても異なるが、酸化剤としてＯ３ガスを用い、ウエハＷの搭載枚数が５０〜１００枚程度のときには、１００〜２００ｇ／Ｎｍ３が例示される。また、この際の処理容器１内の圧力は１０〜１００Ｐａが例示される。酸化剤としては、上述したように、Ｏ３ガスの他に、Ｈ２Ｏガス、Ｏ２ガス、ＮＯ２ガス、ＮＯガス、Ｎ２Ｏガス等を用いることができる。プラズマ生成機構を設けて酸化剤をプラズマ化して反応性を高めるようにしてもよい。またＯ２ガスとＨ２ガスを用いたラジカル酸化であってもよい。
上記ステップＳ２、Ｓ４は、ステップＳ１の後またはステップＳ３の後に処理容器１内に残留するガスを除去して次の工程において所望の反応を生じさせるためのものであり、パージガス供給機構２８のパージガス供給源２９からパージガス配管３０およびパージガスノズル３１を経て処理容器１内にパージガス、例えばＮ２を供給して処理容器１内をパージする。この場合に、真空引きとパージガスの供給とを複数回繰り返すことにより、残留するガスの除去効率を上げることができる。このステップＳ２，Ｓ４の期間Ｔ２、Ｔ４としては、２０〜１２０ｓｅｃが例示される。また、この際の処理容器１内の圧力は１０〜１００Ｐａが例示される。このとき、Ｚｒソースガスを供給するステップＳ１の後のステップＳ２と、酸化剤を供給するステップＳ３の後のステップＳ４とは、両者のガスの排出性の相違から、真空引き時間、パージガス供給時間を変えてもよい。具体的には、ステップＳ１後のほうがガスの排出に時間がかかることから、ステップＳ１後に行うステップＳ２のほうの時間を長くすることが好ましい。
上記第２工程のステップＳ１１は、第１工程のステップＳ１とほぼ同様に行われる。また、ステップＳ１３は、Ｓｉソースガス供給機構１６のＳｉソースガス貯留容器２５内に貯留されたＳｉソース、例えば３ＤＭＡＳをヒーター２５ａにより気化させ、Ｓｉソースガス配管２６およびＳｉソースガス分散ノズル２７を介してガス吐出孔２７ａから処理容器１内にＴ１３の期間供給する。これにより、ウエハＷ上にＳｉソースを吸着させる。このときの期間Ｔ１３は１０〜６０ｓｅｃが例示される。また、Ｓｉソースガスの流量は５０〜３００ｍｌ／ｍｉｎが例示される。また、この際の処理容器１内の圧力は１０〜１００Ｐａが例示される。Ｓｉソースとしては、上述したように、３ＤＭＡＳの他、４ＤＭＡＳ、ＢＴＢＡＳ等の有機化合物を用いることができる。また、ＤＣＳ、ＨＣＤ、ＳｉＨ４、Ｓｉ２
Ｈ６、ＴＣＳ等の無機化合物を用いることもできる。無機化合物を用いることにより、Ｓｉ濃度をより低くすることができる。
酸化剤を供給するステップＳ１５は、上記ステップＳ３と同様に実施される。また、処理容器１内を真空引きしつつパージガスを供給して処理容器１内をパージするステップＳ１２、Ｓ１４、Ｓ１６は、上記ステップＳ２、Ｓ４と同様に実施される。Ｚｒソースガスを供給した後のステップＳ１２およびＳｉソースガスを供給した後のステップＳ１４と、酸化剤を供給した後のステップＳ１６工程とは、両者のガスの排出性の相違から、真空引き時間、パージガス供給時間を変えてもよい。具体的には、ステップＳ１２、Ｓ１４のほうがステップＳ１６よりもガスの排出に時間がかかることから、ステップＳ１２、Ｓ１４をステップＳ１６よりも長くすることが好ましい。
次に、本発明の根拠となった実験について説明する。
ここでは、まず、ＺｒソースとしてＴＥＭＡＺを用い、Ｓｉソースとして３ＤＭＡＳを用い、酸化剤としてＯ３を用いて、図３のチャートに示す方法で図１の成膜装置によりシリコンウエハ上に成膜を行った。
表１に示すように、ＺｒＯ膜を形成する第１工程のトータルの回数ｘを５１回に設定し、ＳｉがドープされたＺｒＯ膜（ＺｒＳｉＯ膜）を形成する第２工程の回数ｙを変化させることによりＳｉ濃度を変化させてジルコニア系膜を成膜した。そして、得られた膜について、処理容器中で、Ｎ２雰囲気、１Ｔｏｒｒ（１３３．３Ｐａ）とし、４５０℃で３０ｍｉｎのアニールを施した。ターゲット膜厚は７．０ｎｍとした。
表１において、サンプルＮｏ．１は、第２工程を含まずに第１工程のみを行った（便宜上第１工程を１７回行うサイクルを３サイクルと記載）比較サンプルである。サンプルＮｏ．２は、第１工程を１７回行い次いで第２工程を１回行うサイクルを２サイクル実施し、その後、第１工程を１７回行ったものであり、第１工程の回数ｘ：５１回に対し第２工程の回数ｙを２回としたものである。サンプルＮｏ．３は、第１工程を１０回行い次いで第２工程を１回行うサイクルを４サイクル実施し、その後、第１工程を１１回行ったものであり、第１工程の回数ｘ：５１回に対し第２工程の回数ｙを４回としたものである。サンプルＮｏ．４は、第１工程を７回行い次いで第２工程を１回行うサイクルを６サイクル実施し、その後、第１工程を９回行ったものであり、第１工程の回数ｘ：５１回に対し第２工程の回数ｙを６回としたものである。
Figure 0005693348
これらサンプルについて、二次イオン質量分析計（ＳＩＭＳ）により、深さ方向のＳｉ強度（カウント）を測定した。その結果を図５に示す。この図から、サンプルＮｏ．２〜４について膜中のＳｉの存在が確認された。膜中のＳｉ濃度はラザフォード後方散乱分光計（ＲＢＳ）により測定することができる。ただし、今回の実験ではＳｉが微量であるため、ＲＢＳのみでは正確なＳｉ濃度が得られないおそれがある。そこで、図６に示すように、高分解能ラザフォード後方散乱分光計（ＨＲＲＢＳ）により求めたＳｉ濃度（３．０ａｔｍ％、１．８ａｔｍ％、０ａｔｍ％）とＳＩＭＳにおけるＳｉ強度（カウント）とから検量線を作成し、この検量線からＲＢＳ換算値としてＳｉ濃度を求めた。すなわち、ＨＲＲＢＳにより求めたＳｉ濃度とＳＩＭＳにおけるＳｉ強度（カウント）との間には極めて強い相関関係があり、図６に示すようにほぼ原点を通る直線となるから、これを検量線として図５のＳＩＭＳにおけるＳｉ強度（カウント）から膜中Ｓｉ濃度を求めることにより、より正確に膜中Ｓｉ濃度を把握することができると考えられる。この検量線を用いてＲＢＳ換算値としてＳｉ濃度を求めた結果、サンプルＮｏ．２の膜では０．０４ａｔｍ％、サンプルＮｏ．３のサンプルでは０．０８ａｔｍ％、サンプルＮｏ．４のサンプルでは０．１３ａｔｍ％となった。これにより、本発明により微量のＳｉがドープされたジルコニア系膜が形成できることが確認された。なお、この際のＳＩＭＳにおけるＳｉ強度（カウント）としては、安定性の高い表面から２．５ｎｍの深さ位置でのＳｉ強度（カウント）を用いた。
次に、種々のＳｉ濃度のジルコニア系膜の電気特性について測定した。
図７は膜中Ｓｉ濃度と膜のフラットキャパシターにおけるＥＯＴとの関係を示す図であり、図８は膜中のＳｉ濃度と膜のリーク電流との関係を示す図である。これらの図は、上記Ｎｏ．１（ジルコニア単膜）の測定値、および上記Ｎｏ．２の測定値を含むものであり、Ｎｏ．２のＳｉ濃度としては上記ＲＢＳ換算値を用い、他のプロットについてはＳｉ濃度としてＨＲＲＢＳでの検出値を用いている。これらの図から本発明の方法によって得られた微量のＳｉを含むジルコニア系膜（Ｎｏ．２）は、ジルコニア単膜と比較してＥＯＴが同等で、リーク電流特性が改善されることが確認された。また、膜中Ｓｉが３．０ａｔｍ％にてＥＯＴが上昇し、５．０ａｔｍ％程度にてかえってリーク電流が上昇することが確認された。
なお、本発明は上記実施形態に限定されることなく、種々変形可能である。例えば、上記実施形態では本発明を複数のウエハを搭載して一括して成膜を行うバッチ式の成膜装置に適用した例を示したが、これに限らず、一枚のウエハ毎に成膜を行う枚葉式の成膜装置に適用することもできる。
また、上記実施形態では、Ｚｒソース、Ｓｉソースとして有機金属化合物を用いた例を示したが、上述したように無機化合物であってもよい。Ｓｉソースとして無機化合物を用いた場合には、Ｓｉ濃度をより低くすることができるというメリットがある。
また、Ｚｒソースとして常温で液体である有機金属化合物であるシクロペンタジエニルトリス（ジメチルアミノ）ジルコニウム（ＭＣＰＤＴＭＺ）を用いると、例えば、テトラキスエチルメチルアミノジルコニウム（ＴＥＭＡＺ）に比較して、ステップカバレッジが良い、という利点を得ることができる。即ち、凹状形状の底部においても均一な膜を形成できるため、ＴＥＭＡＺのような薄膜化が起こりにくい。従って、Ｓｉ濃度が極端に上がることはない。
また、ＭＣＰＤＴＭＺは、ＴＥＭＡＺに比較して、シクロペンタ基など反応阻害結合を持つため、この後にＳｉソースを吸着させようとしても吸着サイトがこれらにより覆われているので、Ｓｉが吸着しにくい。従って、Ｓｉ濃度をより少ない量で制御することも可能である。
また、Ｚｒソースとして常温で液体である有機金属化合物を供給する場合には、アンプル型気化器を用いることが良い。アンプル型気化器は、アンプル（貯留容器）内に貯留された液体原料を、該原料の蒸気圧を利用して気化させる。例えば、アンプル内の圧力を下げる、又はアンプル内の圧力を下げるとともにアンプル内の液体原料を加熱することで、液体原料を気化させ、気化した液体原料をキャリアガス、例えば、Ａｒガスなどによるキャリアガスとともに、処理容器１内に供給する。このようなアンプル型気化器によれば、例えば、加熱金属に液体を供給し、その蒸気を利用する気化器に比較して、アンプル内で液体原料が気化するので、パーティクルの発生が少なくなる、という利点を得ることができる。アンプル型気化器は、Ｚｒソースとして、ＭＣＰＤＴＭＺが選ばれた時に、特に好適である。
さらに、上記実施形態では第１工程と第２工程との回数を調整することによりＳｉ濃度を制御したが、それに加えて第２工程におけるＳｉソースの流量を調整することによってもＳｉ濃度を制御することができる。
さらにまた、被処理体としては、半導体ウエハに限定されず、ＬＣＤガラス基板等の他の基板にも本発明を適用することができる。
１；処理容器
５；ウエハボート（供給手段）
１４；酸化剤供給機構
１５；Ｚｒソースガス供給機構
１６；Ｓｉソースガス供給機構
１９；酸化剤分散ノズル
２４；Ｚｒソースガス分散ノズル
２７；Ｓｉソースガス分散ノズル
４０；加熱機構
１００；成膜装置
Ｗ；半導体ウエハ（被処理体）

Claims (10)

  1. 真空保持可能な処理容器内に、凹凸形状部位を有した被処理体を搬入し、前記処理容器内を真空に保持した状態とし、
    前記処理容器内にジルコニウム原料と酸化剤とをこの順に供給して前記被処理体の凹凸形状部位上にＺｒＯ膜を形成する第１工程と、前記処理容器内にジルコニウム原料とシリコン原料と酸化剤とをこの順で供給して前記被処理体の凹凸形状部位上にＳｉがドープされたＺｒＯ膜を形成する第２工程とを、平坦膜における膜中のＳｉ濃度が１．０ａｔｍ％以下になるように、前記第１工程の回数および前記第２工程の回数を調整して実施することにより、前記被処理体の凹凸形状部位上に結晶性を維持した所定膜厚のジルコニア系膜を成膜することを特徴とする成膜方法。
  2. 前記凹凸形状部位の凹部におけるジルコニア系膜の膜中のＳｉ濃度が３．０ａｔｍ％未満、前記凹凸形状部位の凸部におけるジルコニア系膜の膜中のＳｉ濃度が０．０２ａｔｍ％以上になるように、前記第１工程の回数および前記第２工程の回数を調整することを特徴とする請求項１に記載の成膜方法。
  3. 前記ジルコニウム原料の供給と前記酸化剤の供給との間、および前記シリコン原料の供給と前記酸化剤の供給との間、前記ジルコニウム原料の供給と前記シリコン原料の供給との間に前記処理容器内のガスを排出することを特徴とする請求項１または請求項２に記載の成膜方法。
  4. 上記成膜の後、４５０℃以下の温度で得られた膜をアニールすることを特徴とする請求項１から請求項３のいずれか１項に記載の成膜方法。
  5. 前記ジルコニウム原料が、テトラキスエチルメチルアミノジルコニウム（ＴＥＭＡＺ）、テトラキスジエチルアミノジルコニウム（ＴＤＥＡＺ）、シクロペンタジエニルトリス（ジメチルアミノ）ジルコニウム（ＭＣＰＤＴＭＺ）のいずれか一つから選ばれることを特徴とする請求項１から請求項４のいずれか１項に記載の成膜方法。
  6. 前記ジルコニウム原料を気化させる際、前記ジルコニウム原料の蒸気圧を利用して気化されることを特徴とする請求項５に記載の成膜方法。
  7. 前記シリコン原料が、トリ−ジメチルアミノシラン（３ＤＭＡＳ）、テトラ−ジメチルアミノシラン（４ＤＭＡＳ）、ビスターシャリブチルアミノシラン（ＢＴＢＡＳ）、ジクロロシラン（ＤＣＳ）、ヘキサクロロジシラン（ＨＣＤ）、モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、テトラクロロシラン（ＴＣＳ）のいずれか一つから選ばれることを特徴とする請求項１から請求項６のいずれか１項に記載の成膜方法。
  8. 前記酸化剤は、Ｏ３ガス、Ｈ２Ｏガス、Ｏ２ガス、ＮＯ２ガス、ＮＯガス、Ｎ２Ｏガス、Ｏ２ガスとＨ２ガスのラジカルから選択された少なくとも１種であることを特徴とする請求項１から請求項７のいずれか１項に記載の成膜方法。
  9. 凹凸形状部位を有した被処理体に対して金属酸化膜を成膜する成膜装置であって、
    真空保持可能な縦型で筒体状をなす処理容器と、
    前記被処理体を複数段に保持した状態で前記処理容器内に保持する保持部材と、
    前記処理容器の外周に設けられた加熱装置と、
    ジルコニウム原料を前記処理容器内に供給するジルコニウム原料供給機構と、
    シリコン原料を前記処理容器内に供給するシリコン原料供給機構と、
    前記処理容器内へ酸化剤を供給する酸化剤供給機構と、
    前記加熱装置、前記ジルコニウム原料供給機構、前記シリコン原料供給機構および前記酸化剤供給機構を制御する制御機構とを具備し、
    前記制御機構は、前記真空保持可能な処理容器内に被処理体が搬入され、前記処理容器内が真空に保持された状態で、請求項１から請求項５、請求項７および請求項８のいずれか一項に記載の成膜方法が実行されるように、前記加熱装置、前記ジルコニウム原料供給機構、前記シリコン原料供給機構および前記酸化剤供給機構を制御することを特徴とする成膜装置。
  10. 前記ジルコニウム原料供給機構は、前記ジルコニウム原料を気化させる気化器を含み、前記気化器が前記ジルコニウム原料を、該ジルコニウム原料の蒸気圧を利用して気化させることを特徴とする請求項９に記載の成膜装置。
JP2011092088A 2010-05-28 2011-04-18 成膜方法および成膜装置 Active JP5693348B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011092088A JP5693348B2 (ja) 2010-05-28 2011-04-18 成膜方法および成膜装置
KR1020110047724A KR101552856B1 (ko) 2010-05-28 2011-05-20 성막 방법 및 성막 장치
TW100117978A TWI506156B (zh) 2010-05-28 2011-05-23 膜形成方法及膜形成設備
US13/115,601 US8389421B2 (en) 2010-05-28 2011-05-25 Film formation method and film formation apparatus
CN201110141591.0A CN102263027B (zh) 2010-05-28 2011-05-27 成膜方法和成膜装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010122478 2010-05-28
JP2010122478 2010-05-28
JP2011092088A JP5693348B2 (ja) 2010-05-28 2011-04-18 成膜方法および成膜装置

Publications (2)

Publication Number Publication Date
JP2012009823A JP2012009823A (ja) 2012-01-12
JP5693348B2 true JP5693348B2 (ja) 2015-04-01

Family

ID=45009617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011092088A Active JP5693348B2 (ja) 2010-05-28 2011-04-18 成膜方法および成膜装置

Country Status (5)

Country Link
US (1) US8389421B2 (ja)
JP (1) JP5693348B2 (ja)
KR (1) KR101552856B1 (ja)
CN (1) CN102263027B (ja)
TW (1) TWI506156B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101451716B1 (ko) * 2008-08-11 2014-10-16 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
US8343839B2 (en) * 2010-05-27 2013-01-01 International Business Machines Corporation Scaled equivalent oxide thickness for field effect transistor devices
US8760845B2 (en) * 2012-02-10 2014-06-24 Nanya Technology Corp. Capacitor dielectric comprising silicon-doped zirconium oxide and capacitor using the same
JP6010451B2 (ja) * 2012-12-21 2016-10-19 東京エレクトロン株式会社 成膜方法
KR101993355B1 (ko) * 2013-03-13 2019-09-30 삼성전자주식회사 반도체 장치의 제조 방법
JP6211973B2 (ja) * 2014-03-27 2017-10-11 東京エレクトロン株式会社 成膜装置
JP2015188028A (ja) * 2014-03-27 2015-10-29 東京エレクトロン株式会社 薄膜形成方法、及び、薄膜形成装置
CN110164850A (zh) * 2018-02-15 2019-08-23 松下知识产权经营株式会社 电容元件和电容元件的制造方法
WO2020175152A1 (ja) * 2019-02-25 2020-09-03 株式会社アルバック プラズマｃｖｄ装置、および、プラズマｃｖｄ法
KR102562274B1 (ko) * 2020-12-17 2023-08-01 주식회사 이지티엠 유기 금속 전구체 화합물

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0660408B2 (ja) * 1988-12-16 1994-08-10 日電アネルバ株式会社 薄膜作製方法および装置
US5753934A (en) * 1995-08-04 1998-05-19 Tok Corporation Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film
TW515032B (en) * 1999-10-06 2002-12-21 Samsung Electronics Co Ltd Method of forming thin film using atomic layer deposition method
EP1256638B1 (en) * 2001-05-07 2008-03-26 Samsung Electronics Co., Ltd. Method of forming a multi-components thin film
EP1332795A1 (en) * 2002-02-01 2003-08-06 Centre National De La Recherche Scientifique (Cnrs) New porous silicate materials and their uses as catalytic systems for diesel improvement
US7399666B2 (en) * 2005-02-15 2008-07-15 Micron Technology, Inc. Atomic layer deposition of Zr3N4/ZrO2 films as gate dielectrics
JP2006308844A (ja) * 2005-04-28 2006-11-09 Seiko Epson Corp プラスチックレンズ及びプラスチックレンズの製造方法
KR100716652B1 (ko) * 2005-04-30 2007-05-09 주식회사 하이닉스반도체 나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법
JP2007081265A (ja) * 2005-09-16 2007-03-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7795160B2 (en) * 2006-07-21 2010-09-14 Asm America Inc. ALD of metal silicate films
JP2008160081A (ja) * 2006-11-29 2008-07-10 Hitachi Kokusai Electric Inc 基板処理装置及び基板処理方法
DE102007002962B3 (de) * 2007-01-19 2008-07-31 Qimonda Ag Verfahren zum Herstellen einer dielektrischen Schicht und zum Herstellen eines Kondensators
US7723771B2 (en) * 2007-03-30 2010-05-25 Qimonda Ag Zirconium oxide based capacitor and process to manufacture the same
US8159012B2 (en) * 2007-09-28 2012-04-17 Samsung Electronics Co., Ltd. Semiconductor device including insulating layer of cubic system or tetragonal system
US20090130414A1 (en) * 2007-11-08 2009-05-21 Air Products And Chemicals, Inc. Preparation of A Metal-containing Film Via ALD or CVD Processes
KR101451716B1 (ko) * 2008-08-11 2014-10-16 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
JP5587716B2 (ja) * 2010-09-27 2014-09-10 マイクロンメモリジャパン株式会社 半導体装置及びその製造方法、並びに吸着サイト・ブロッキング原子層堆積法

Also Published As

Publication number Publication date
KR20110131096A (ko) 2011-12-06
KR101552856B1 (ko) 2015-09-14
CN102263027B (zh) 2015-04-01
TWI506156B (zh) 2015-11-01
TW201215702A (en) 2012-04-16
CN102263027A (zh) 2011-11-30
US8389421B2 (en) 2013-03-05
JP2012009823A (ja) 2012-01-12
US20110300719A1 (en) 2011-12-08

Similar Documents

Publication Publication Date Title
JP5693348B2 (ja) 成膜方法および成膜装置
JP5661262B2 (ja) 成膜方法および成膜装置
JP5514129B2 (ja) 成膜方法、成膜装置、および成膜装置の使用方法
JP5250600B2 (ja) 成膜方法および成膜装置
US8685866B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
KR101356445B1 (ko) 종형 성막 장치, 그의 사용 방법 및 기억 매체
JP5882075B2 (ja) キャパシタの製造方法、キャパシタ、およびそれに用いられる誘電体膜の形成方法
US20100035437A1 (en) Substrate processing apparatus and method of manufacturing semiconductor device
JP2016184629A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR20090110786A (ko) 반도체 처리용 성막 방법, 컴퓨터로 판독 가능한 매체 및 반도체 처리용 성막 장치
JP5221089B2 (ja) 成膜方法、成膜装置および記憶媒体
JP2017005016A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR20120097334A (ko) 성막 방법 및 성막 장치
JP5839514B2 (ja) 成膜方法、成膜装置、および成膜装置の使用方法
JP5575299B2 (ja) 成膜方法および成膜装置
US20110281443A1 (en) Film formation method and film formation apparatus
US9552981B2 (en) Method and apparatus for forming metal oxide film
JP6624998B2 (ja) ボロンドープシリコンゲルマニウム膜の形成方法および形成装置
JP5201934B2 (ja) 基板処理装置のメタル汚染低減方法
JP2014064039A (ja) 成膜方法および成膜装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150203

R150 Certificate of patent or registration of utility model

Ref document number: 5693348

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250