KR101105130B1 - 반도체 처리용 성막 방법 및 장치 - Google Patents

반도체 처리용 성막 방법 및 장치 Download PDF

Info

Publication number
KR101105130B1
KR101105130B1 KR1020090003552A KR20090003552A KR101105130B1 KR 101105130 B1 KR101105130 B1 KR 101105130B1 KR 1020090003552 A KR1020090003552 A KR 1020090003552A KR 20090003552 A KR20090003552 A KR 20090003552A KR 101105130 B1 KR101105130 B1 KR 101105130B1
Authority
KR
South Korea
Prior art keywords
cycle
processing
gas
plasma
film
Prior art date
Application number
KR1020090003552A
Other languages
English (en)
Other versions
KR20090080019A (ko
Inventor
가즈히데 하세베
노부따께 노데라
마사노부 마쯔나가
쥰 사또오
파오화 주
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20090080019A publication Critical patent/KR20090080019A/ko
Application granted granted Critical
Publication of KR101105130B1 publication Critical patent/KR101105130B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

성막 방법은 실란계 가스를 포함하는 제1 처리 가스와 질화 가스를 포함하는 제2 처리 가스를 선택적으로 공급 가능한 동시에, 제2 처리 가스를 공급할 때에 여기하기 위한 여기 기구에 연통하는 처리 영역 내에서 플라즈마 사이클 및 비플라즈마 사이클을 복수회 반복하여 실리콘 질화막을 피처리 기판 상에 형성한다. 이 방법은 실리콘 질화막의 막질 요소에 대한 플라즈마 사이클 및 비플라즈마 사이클의 사이클 혼합 형태의 관계를 나타내는 관계식 또는 관계표를 구하는 공정과, 막질 요소의 목표값으로부터 관계식 또는 관계표를 참조하여 사이클 혼합 형태의 구체적 형태를 결정하는 공정과, 구체적 형태에 따라서 성막 처리를 어레인지하는 공정을 구비한다.
성막 장치, 처리 용기, 웨이퍼 보트, 보온통, 승강 기구, 가스 여기부

Description

반도체 처리용 성막 방법 및 장치 {FILM FORMATION METHOD AND APPARATUS FOR SEMICONDUCTOR PROCESS}
본 발명은 반도체 웨이퍼 등의 피처리 기판 상에 실리콘 질화막을 형성하는 반도체 처리용 성막 방법 및 장치에 관한 것이다. 여기서, 반도체 처리라 함은, 웨이퍼나 LCD(Liquid Crystal Display)와 같은 FPD(Flat ㎩nel Display)용 글래스 기판 등의 피처리 기판 상에 반도체층, 절연층, 도전층 등을 소정 패턴으로 형성함으로써, 상기 피처리 기판 상에 반도체 디바이스나, 반도체 디바이스에 접속되는 배선, 전극 등을 포함하는 구조물을 제조하기 위해 실시되는 다양한 처리를 의미한다.
반도체 집적 회로를 구성하는 반도체 디바이스의 제조에 있어서는, 피처리 기판, 예를 들어 반도체 웨이퍼에 성막, 에칭, 산화, 확산, 개질, 어닐, 자연 산화막의 제거 등의 각종 처리가 실시된다. US 제2006/0286817 A1호는 종형의 [소위 뱃치(batch)식의] 열처리 장치에 있어서의 이러한 종류의 반도체 처리 방법을 개시한다. 이 방법에서는, 우선, 반도체 웨이퍼가 웨이퍼 카세트로부터 종형의 웨이퍼 보트 상에 이동 적재되어, 다단으로 지지된다. 웨이퍼 카세트에는, 예를 들어 25 매의 웨이퍼를 수용할 수 있고, 웨이퍼 보트에는 30 내지 150매의 웨이퍼를 적재할 수 있다. 다음에, 웨이퍼 보트가 처리 용기의 하방으로부터 그 내부로 로드되는 동시에, 처리 용기가 기밀하게 폐쇄된다. 다음에, 처리 가스의 유량, 처리 압력, 처리 온도 등의 각종 처리 조건이 제어된 상태에서 소정의 열처리가 행해진다.
반도체 집적 회로의 특성을 향상시키기 위해, 반도체 디바이스의 절연막의 특성을 향상시키는 것이 중요하다. 반도체 디바이스 중의 절연막으로서, SiO2, PSG(Phospho Silicate Glass), P(플라즈마 CVD로 형성되었음)-SiO, P(플라즈마 CVD로 형성되었음)-SiN, SOG(Spin On Glass), Si3N4(실리콘 질화막) 등이 사용된다. 특히 실리콘 질화막은 절연 특성이 실리콘 산화막보다 비교적 양호한 것, 및 에칭 스토퍼막이나 층간 절연막으로서도 충분히 기능하므로 다용되는 경향이 있다. 또한 같은 이유로 붕소가 도프된 질화탄소막도 자주 사용된다.
반도체 웨이퍼의 표면에 상술한 바와 같은 실리콘 질화막을 형성하는 방법으로서, 실리콘 소스 가스로서 모노실란(SiH4), 디클로로실란(DCS : SiH2Cl2), 헥사클로로디실란(HCD : Si2Cl6), 비스터셜부틸아미노실란(BTBAS : SiH2(NH(C4H9))2, (t-C4H9NH)2SiH2 등의 실란계 가스를 사용하여, 열 CVD(Chemical Vapor Deposition)에 의해 성막하는 방법이 알려져 있다. 예를 들어, SiH2Cl2 + NH3(US 제5,874,368 A호 참조) 혹은 Si2Cl6 + NH3 등의 가스의 조합으로 열 CVD에 의해 실리콘 질화막을 형성한다. 또한, 유전율을 작게 하기 위해 실리콘 질화막에 불순물로서 예를 들어 붕소(B)를 첨가하는 방법도 제안되어 있다.
최근, 반도체 집적 회로가 한층 더 고집적화 및 고미세화의 요구에 수반하여, 반도체 디바이스의 제조 공정에 있어서의 열이력을 경감하여 디바이스의 특성을 향상시키는 것이 요구되고 있다. 종형의 처리 장치에 있어서도, 이러한 요구에 따른 반도체 처리 방법의 개량이 이루어지는 것이 요구되고 있다. 예를 들어, 성막 처리의 일종인 CVD(Chemical Vapor Deposition)에 있어서, 원료 가스 등을 간헐적으로 공급하면서, 원자 혹은 분자 레벨의 두께의 층을 1층 혹은 수층씩 반복하여 성막하는 방법이 있다(예를 들어, 일본 특허 출원 공개 평2-93071호, 일본 특허 출원 공개 평6-45256호 공보, US 제6,165,916 A호 참조). 이와 같은 성막 방법은 일반적으로는 ALD(Atomic Layer Deposition) 혹은 MLD(Molecular Layer Deposition)라 불리고, 이에 의해 웨이퍼를 그 정도의 고온에 노출시키지 않아도 목적으로 하는 처리를 행하는 것이 가능해진다.
예를 들어, 실란계 가스인 디클로로실란(DCS)과 질화 가스인 NH3을 사용하여 실리콘 질화막(SiN)을 형성하는 경우, 이하와 같은 처리가 행해진다. 즉, 처리 용기 내에 DCS와 NH3 가스가 퍼지 기간을 사이에 두고 교대로 간헐적으로 공급된다. NH3 가스를 공급할 때에 RF(고주파)가 인가됨으로써, 처리 용기 내에 플라즈마가 생성되어 질화 반응이 촉진된다. 여기서, 우선, DCS가 처리 용기 내에 공급됨으로써, 웨이퍼 표면 상에 DCS가 분자 레벨로 일층 혹은 복수층 흡착한다. 여분의 DCS는 퍼지 기간 중에 배제된다. 다음에, NH3이 공급되어 플라즈마가 생성됨으로써, 저온에서의 질화에 의해 실리콘 질화막이 형성된다. 이와 같은 일련의 공정이 반복하여 행해져 소정의 두께의 막이 완성된다.
본 발명은 실리콘 질화막의 막질 요소를 정밀도 좋게 제어하는 것이 가능한 반도체 처리용 성막 방법 및 장치를 제공하는 것을 목적으로 한다.
본 발명의 제1 시점은, 실란계 가스를 포함하는 제1 처리 가스와 질화 가스를 포함하는 제2 처리 가스가 선택적으로 공급 가능한 동시에, 상기 제2 처리 가스를 공급할 때에 여기하기 위한 여기 기구에 연통하는 처리 용기의 처리 영역 내에서, 실리콘 질화막을 피처리 기판 상에 형성하는 성막 처리를 행하는 반도체 처리용 성막 방법이며, 상기 성막 처리는 상기 피처리 기판이 배치된 상기 처리 영역 내에서 플라즈마 사이클 및 비플라즈마 사이클을 복수회 반복하여 상기 사이클마다 형성되는 박막을 적층함으로써 소정의 두께를 갖는 실리콘 질화막을 상기 피처리 기판 상에 형성하고, 상기 플라즈마 사이클 및 비플라즈마 사이클의 각각은, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급의 차단을 유지하는 제1 공급 공정과, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급의 차단을 유지하는 제2 공급 공정을 구비하고, 또한 상기 플라즈마 사이클은 상기 제2 공급 공정이 상기 제2 처리 가스를 상기 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하고, 상기 비플라즈마 사이클은 상기 제2 공급 공정이 상기 제2 처리 가스를 상기 여기 기구에 의 해 여기하는 기간을 구비하지 않고, 상기 방법은, 상기 실리콘 질화막의 막질 요소에 대한 상기 플라즈마 사이클 및 상기 비플라즈마 사이클의 사이클 혼합 형태의 관계를 나타내는 관계식 또는 관계표를 구하는 공정과, 상기 막질 요소의 목표값으로부터 상기 관계식 또는 관계표를 참조하여, 상기 사이클 혼합 형태의 구체적 형태를 결정하는 공정과, 상기 구체적 형태에 따라서 상기 성막 처리를 어레인지한 후 상기 성막 처리를 실행하는 공정을 구비한다.
본 발명의 제2 시점은, 반도체 처리용 성막 장치이며, 피처리 기판을 수납하는 처리 영역을 갖는 처리 용기와, 상기 처리 영역 내에서 상기 피처리 기판을 지지하는 지지 부재와, 상기 처리 영역 내의 상기 피처리 기판을 가열하는 히터와, 상기 처리 영역 내를 배기하는 배기계와, 상기 처리 영역에 실란계 가스를 포함하는 제1 처리 가스를 공급하는 제1 처리 가스 공급계와, 상기 처리 영역에 질화 가스를 포함하는 제2 처리 가스를 공급하는 제2 처리 가스 공급계와, 상기 제2 처리 가스를 공급할 때에 여기하기 위한 여기 기구와, 상기 장치의 동작을 제어하는 제어부를 구비하고, 상기 제어부는 상기 처리 영역 내에서 실리콘 질화막을 피처리 기판 상에 형성하는 성막 처리를 행하도록 미리 설정되고, 상기 성막 처리는 상기 피처리 기판이 배치된 상기 처리 영역 내에서 플라즈마 사이클 및 비플라즈마 사이클을 복수회 반복하여 상기 사이클마다 형성되는 박막을 적층함으로써 소정 두께를 갖는 실리콘 질화막을 상기 피처리 기판 상에 형성하고, 상기 플라즈마 사이클 및 비플라즈마 사이클의 각각은, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급의 차단을 유지하 는 제1 공급 공정과, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급의 차단을 유지하는 제2 공급 공정을 구비하고, 또한 상기 플라즈마 사이클은 상기 제2 공급 공정이 상기 제2 처리 가스를 상기 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하고, 상기 비플라즈마 사이클은 상기 제2 공급 공정이 상기 제2 처리 가스를 상기 여기 기구에 의해 여기하는 기간을 구비하지 않고, 여기서 상기 제어부는, 기억부에 액세스하고, 그곳에 기억된 상기 실리콘 질화막의 막질 요소에 대한 상기 플라즈마 사이클 및 상기 비플라즈마 사이클의 사이클 혼합 형태의 관계를 나타내는 관계식 또는 관계표에 관한 데이터를 판독하고, 상기 막질 요소의 목표값으로부터 상기 관계식 또는 관계표를 참조하여 상기 사이클 혼합 형태의 구체적 형태를 결정하고, 상기 구체적 형태에 따라서 상기 성막 처리를 어레인지한 후 상기 성막 처리를 실행하도록 미리 설정된다.
본 발명의 제3 시점은, 프로세서 상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체이며, 실란계 가스를 포함하는 제1 처리 가스와 질화 가스를 포함하는 제2 처리 가스가 선택적으로 공급 가능한 동시에, 상기 제2 처리 가스를 공급할 때에 여기하기 위한 여기 기구에 연통하는 처리 용기 내의 처리 영역을 갖는 반도체 처리용 성막 장치에 사용되고, 상기 프로그램 지령은 프로세서에 의해 실행될 때, 상기 성막 장치에 상기 처리 영역 내에서 실리콘 질화막을 피처리 기판 상에 형성하는 성막 처리를 실행시키고, 상기 성막 처리는 상기 피처리 기판이 배치된 상기 처리 영역 내에서 플라즈마 사이클 및 비플라즈마 사이클을 복수회 반복하여, 상기 사이클마다 형성되는 박막을 적층함으로써 소정의 두께를 갖는 실리콘 질화막을 상기 피처리 기판 상에 형성하고, 상기 플라즈마 사이클 및 비플라즈마 사이클의 각각은, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급의 차단을 유지하는 제1 공급 공정과, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급의 차단을 유지하는 제2 공급 공정을 구비하고, 또한 상기 플라즈마 사이클은 상기 제2 공급 공정이 상기 제2 처리 가스를 상기 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하고, 상기 비플라즈마 사이클은 상기 제2 공급 공정이 상기 제2 처리 가스를 상기 여기 기구에 의해 여기하는 기간을 구비하지 않고, 여기서 상기 프로그램 지령은 또한 상기 장치의 제어부에, 기억부에 액세스하고, 그곳에 기억된 상기 실리콘 질화막의 막질 요소에 대한 상기 플라즈마 사이클 및 상기 비플라즈마 사이클의 사이클 혼합 형태의 관계를 나타내는 관계식 또는 관계표에 관한 데이터를 판독하고, 상기 막질 요소의 목표값으로부터 상기 관계식 또는 관계표를 참조하여 상기 사이클 혼합 형태의 구체적 형태를 결정하고, 상기 구체적 형태에 따라서 상기 성막 처리를 어레인지한 후 상기 성막 처리를 실행하도록 하게 한다.
본 발명의 추가 목적 및 이점들은 다음의 상세한 설명에 개시될 것이며, 일부는 상세한 설명으로부터 명백할 것이고 또는 본 발명의 실시에 의해 학습될 수도 있다. 본 발명의 목적 및 이점들은 특별히 이후에 개시되는 수단들 및 조합들에 의해 인식되고 얻어질 수도 있다.
본 명세서에 합체되고 일부로 구성되는 첨부 도면들은 본 발명의 실시예들을 나타내고 있고, 상기한 일반적인 설명과 함께 하기되는 실시예들의 상세한 설명은 본 발명의 원리들을 설명하는 것으로 제공된다.
본 발명에 따르면, 실리콘 질화막의 막질 요소를 정밀도 좋게 제어하는 것이 가능한 반도체 처리용 성막 방법 및 장치를 제공할 수 있다.
본 발명자들은 본 발명의 개발 과정에서, 반도체 처리에 있어서 실리콘 질화막의 성막 방법에 관한 종래 기술의 문제점에 대해 연구하였다. 그 결과, 본 발명자들은 이하에 서술하는 바와 같은 지견을 얻었다.
즉, 전술한 바와 같이, 종래의 기술로서, 소위 ALD 혹은 MLD 성막에 있어서, 질화 가스인 NH3 가스를 공급할 때에 고주파(RF)에 의해 플라즈마를 생성하여 질화 반응을 촉진시키는 기술이 존재한다. 이 경우, 플라즈마를 사용하지 않은 경우와 비교하여 성막률(성막 속도)을 향상시킬 수 있다. 또한, 퇴적된 실리콘 질화막의 스트레스를 높임으로써 전자나 정공(正孔)의 이동도를 개선할 수 있고, 실리콘 질화막의 막질도 대폭으로 향상시킬 수 있다. 또한, 이러한 종류의 실리콘 질화막은 이를 메모리 셀의 차지 트랩층으로서 사용하면, 유효하게 작용하는 것이 알려져 있다(일본 특허 출원 공개 제2006-156626호 공보).
최근, 반도체 집적 회로가 한층 더 고집적화 및 고미세화의 요구에 수반하여, 실리콘 질화막은 더욱 높고 또한 정확하게 제어된 막질을 갖는 것이 요구되고 있다. 종래, 실리콘 질화막의 막질의 제어는 온도, 압력, 가스 유량 등을 매개 변수로서 행해지고 있다. 이 점에 관하여, 본 발명자들에 따르면, ALD 혹은 MLD 성막에 있어서, 플라즈마 사이클과 비플라즈마 사이클의 사이클 혼합 형태를 매개 변수로 하여, 몇 가지의 막질 요소가 확실하게 제어 가능한 것이 발견되었다.
이하에, 이와 같은 지견을 기초로 하여 구성된 본 발명의 실시 형태에 대해 도면을 참조하여 설명한다. 또한, 이하의 설명에 있어서, 대략 동일한 기능 및 구성을 갖는 구성 요소에 대해서는, 동일 부호를 부여하고, 중복 설명은 필요한 경우에만 행한다.
도1은 본 발명의 실시 형태에 관한 성막 장치(종형 CVD 장치)를 도시하는 단면도이다. 도2는 도1에 도시한 장치의 일부를 도시하는 횡단 평면도이다. 이 성막 장치(2)는 실란계 가스인 디클로로실란(DCS) 가스를 포함하는 제1 처리 가스와, 질화 가스인 암모니아(NH3) 가스를 포함하는 제2 처리 가스를 선택적으로 공급 가능한 처리 영역을 구비한다. 성막 장치(2)는 이와 같은 처리 영역 내에서 피처리 기판 상에 실리콘 질화막을 형성하도록 구성된다.
성막 장치(2)는 간격을 두고 적층된 복수의 반도체 웨이퍼(피처리 기판)를 수납하여 처리하는 처리 영역(5)을 내부에 규정하고, 하단부가 개방된 천장이 있는 원통체 형상의 처리 용기(4)를 갖는다. 처리 용기(4)의 전체는 예를 들어 석영에 의해 형성된다. 처리 용기(4) 내의 천장에는, 석영제의 천장판(6)이 배치되어 밀봉된다. 처리 용기(4)의 하단부 개구에는 원통체 형상으로 성형된 매니폴드(8)가 O링 등의 밀봉 부재(10)를 통해 연결된다. 또한, 매니폴드(8)를 별도 설치하지 않고, 전체를 원통체 형상의 석영제의 처리 용기로 구성할 수도 있다.
매니폴드(8)는 예를 들어 스테인레스 스틸로 이루어지고, 처리 용기(4)의 하단부를 지지한다. 매니폴드(8)의 하단부 개구를 통해 석영제의 웨이퍼 보트(12)가 승강되고, 이에 의해 처리 용기(4)에 대해 웨이퍼 보트(12)가 로드/언로드된다. 웨이퍼 보트(12)에는 피처리 기판으로서, 다수매의 반도체 웨이퍼(W)가 다단으로 적재된다. 예를 들어, 본 실시 형태의 경우에 있어서, 웨이퍼 보트(12)의 지지 기둥(12A)에는, 예를 들어 50 내지 100매 정도의 직경이 300 ㎜인 웨이퍼(W)가 대략 등피치로 다단으로 지지 가능해진다.
웨이퍼 보트(12)는 석영제의 보온통(14)을 통해 테이블(16) 상에 적재된다. 테이블(16)은 매니폴드(8)의 하단부 개구를 개폐하는 예를 들어 스테인레스 스틸제의 덮개체(18)를 관통하는 회전축(20) 상에 지지된다.
회전축(20)의 관통부에는 예를 들어 자성 유체 밀봉부(22)가 개재 설치되어, 회전축(20)을 기밀하게 밀봉하면서 회전 가능하게 지지한다. 덮개체(18)의 주변부와 매니폴드(8)의 하단부에는, 예를 들어 O링 등으로 이루어지는 밀봉 부재(24)가 개재 설치되어, 용기 내의 밀봉성을 유지한다.
회전축(20)은 예를 들어 보트 엘리베이터 등의 승강 기구(25)에 지지된 아암(26)의 선단부에 설치된다. 승강 기구(25)에 의해 웨이퍼 보트(12) 및 덮개 체(18) 등이 일체적으로 승강된다. 또한, 테이블(16)을 덮개체(18)측에 고정하여 설치하고, 웨이퍼 보트(12)를 회전시키지 않고 웨이퍼(W)의 처리를 행하도록 해도 좋다.
매니폴드(8)의 측부에는, 처리 용기(4) 내의 처리 영역(5)에 소정의 처리 가스를 공급하기 위한 가스 공급부가 접속된다. 가스 공급부는 제2 처리 가스 공급계(28), 제1 처리 가스 공급계(30) 및 퍼지 가스 공급계(36)를 포함한다. 제1 처리 가스 공급계(30)는 실란계 가스로서 DCS(디클로로실란) 가스를 포함하는 제1 처리 가스를 공급한다. 제2 처리 가스 공급계(28)는 질화 가스로서 암모니아(NH3) 가스를 포함하는 제2 처리 가스를 공급한다. 퍼지 가스 공급계(36)는 퍼지 가스로서 불활성 가스, 예를 들어 N2 가스를 공급한다. 제1 및 제2 처리 가스에는, 필요에 따라서 적당한 양의 캐리어 가스가 혼합되지만, 이하에서는 설명을 용이하게 하기 위해 캐리어 가스에 대해서는 언급하지 않는다.
구체적으로는, 제2 및 제1 처리 가스 공급계(28, 30)는 매니폴드(8)의 측벽을 내측으로 관통하여 상방으로 굴곡되어 연장되는 석영관으로 이루어지는 가스 분산 노즐(38, 40)을 각각 갖는다(도1 참조). 각 가스 분산 노즐(38, 40)에는 그 길이 방향(상하 방향)을 따라 또한 웨이퍼 보트(12) 상의 웨이퍼(W)의 전체에 걸치도록 복수의 가스 분사 구멍(38A, 40A)이 소정의 간격을 두고 형성된다. 가스 분사 구멍(38A, 40A)은 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)에 대해 평행한 가스류를 형성하도록, 수평 방향으로 대략 균일하게 대응하는 처리 가스를 각각 공급한다. 한편, 퍼지 가스 공급계(36)는 매니폴드(8)의 측벽을 관통하여 설치한 짧은 가스 노즐(46)을 갖는다.
노즐(38, 40, 46)은 가스 공급 라인(가스 통로)(48, 50, 56)을 통해, NH3 가스, DCS 가스 및 N2 가스의 가스원(28S, 30S, 36S)에 각각 접속된다. 가스 공급 라인(48, 50, 56) 상에는 개폐 밸브(48A, 50A, 56A)와 매스 플로우 컨트롤러와 같은 유량 제어기(48B, 50B, 56B)가 배치된다. 이에 의해, NH3 가스, DCS 가스 및 N2 가스가 각각 유성 제어하면서 공급 가능해진다.
처리 용기(4)의 측벽의 일부에는, 그 높이 방향을 따라 가스 여기부(66)가 배치된다. 가스 여기부(66)에 대향하는 처리 용기(4)의 반대측에는, 이 내부 분위기를 진공 배기하기 위해 처리 용기(4)의 측벽을, 예를 들어 상하 방향으로 깎아냄으로써 형성된 가늘고 긴 배기구(68)가 배치된다.
구체적으로는, 가스 여기부(66)는 처리 용기(4)의 측벽을 상하 방향을 따라 소정의 폭으로 깎아냄으로써 형성된 상하로 가늘고 긴 개구(70)를 갖는다. 개구(70)는 처리 용기(4)의 외벽에 기밀하게 용접 접합된 석영제의 커버(72)(플라즈마 생성 박스)에 의해 덮여진다. 커버(72)는 처리 용기(4)의 외측으로 돌출되도록 단면 오목부 형상을 이루고, 또한 상하로 가늘고 긴 형상을 갖는다.
이 구성에 의해, 처리 용기(4)의 측벽으로부터 돌출되고 또한 일측이 처리 용기(4) 내에 개방되는 가스 여기부(66)가 형성된다. 즉, 가스 여기부(66)의 내부 공간은 처리 용기(4) 내의 처리 영역(5)에 연통한다. 개구(70)는 웨이퍼 보트(12) 에 유지되는 모든 웨이퍼(W)를 높이 방향에 있어서 커버할 수 있도록 상하 방향으로 충분히 길게 형성된다.
커버(72)의 양 측벽의 외측면에는, 그 길이 방향(상하 방향)을 따라 서로 대향하도록 하여 가늘고 긴 한 쌍의 전극(74)이 배치된다. 전극(74)에는 플라즈마 발생용 고주파 전원(76)이 급전 라인(78)을 통해 접속된다. 전극(74)에 예를 들어 13.56 ㎒의 고주파 전압을 인가함으로써, 한 쌍의 전극(74) 사이에 플라즈마를 여기하기 위한 고주파 전계가 형성된다. 또한, 고주파 전압의 주파수는 13.56 ㎒에 한정되지 않고, 다른 주파수 예를 들어 400 ㎑ 등을 사용해도 좋다.
제2 처리 가스의 가스 분산 노즐(38)은 웨이퍼 보트(12) 상의 최하 레벨의 웨이퍼(W)보다도 하부의 위치에서, 처리 용기(4)의 반경 방향 외측으로 굴곡된다. 그 후, 가스 분산 노즐(38)은 가스 여기부(66) 내의 가장 안쪽[처리 용기(4)의 중심으로부터 가장 떨어진 부분]의 위치에서 수직으로 기립한다. 가스 분산 노즐(38)은, 도2에도 도시한 바와 같이 한 쌍의 대향하는 전극(74) 사이에 끼인 영역(고주파 전계가 가장 강한 위치), 즉 주된 플라즈마가 실제로 발생하는 플라즈마 발생 영역(PS)보다도 외측으로 떨어진 위치에 설치된다. 가스 분산 노즐(38)의 가스 분사 구멍(38A)으로부터 분사된 NH3 가스를 포함하는 제2 처리 가스는 플라즈마 발생 영역(PS)을 향해 분사되고, 여기서 선택적으로 여기(분해 혹은 활성화)되고, 그 상태에서 웨이퍼 보트(12) 상의 웨이퍼(W)에 공급된다.
커버(72)의 외측에는 이를 덮도록 하여 예를 들어 석영으로 이루어지는 절연 보호 커버(80)가 설치된다. 절연 보호 커버(80)의 내측이며 전극(74)과 대향하는 부분에는, 냉매 통로로 이루어지는 냉각 기구(도시하지 않음)가 배치된다. 냉매 통로에, 냉매로서 예를 들어 냉각된 질소 가스를 흐르게 함으로써 전극(74)이 냉각된다. 또한, 절연 보호 커버(80)의 외측에는 이를 덮고 고주파의 누설을 방지하기 위해 실드(도시하지 않음)가 배치된다.
가스 여기부(66)의 개구(70)의 외측 근방, 즉 개구(70)의 외측[처리 용기(4) 내]의 한쪽측에 제1 처리 가스의 가스 분산 노즐(40)이 수직으로 기립되어 배치된다. 가스 분산 노즐(40)에 형성된 가스 분사 구멍(40A)으로부터 처리 용기(4)의 중심 방향을 향해 DCS 가스를 포함하는 제1 처리 가스가 분사된다.
한편, 가스 여기부(66)에 대향시켜 설치한 배기구(68)에는, 이를 덮도록 하고 석영으로 이루어지는 단면 역ㄷ자 형상으로 성형된 배기구 커버 부재(82)가 용접에 의해 설치된다. 배기구 커버 부재(82)는 처리 용기(4)의 측벽을 따라 상방으로 연장되고, 처리 용기(4)의 상방에 가스 출구(84)가 형성된다. 가스 출구(84)에는, 진공 펌프 등을 배치한 진공 배기계(GE)가 접속된다.
처리 용기(4)를 포위하도록, 처리 용기(4) 내의 분위기 및 웨이퍼(W)를 가열하는 히터(86)가 배치된다. 처리 용기(4) 내의 배기구(68)의 근방에는, 히터(86)를 제어하기 위한 열전대(도시하지 않음)가 배치된다.
또한 성막 장치(2)는 장치 전체의 동작을 제어하는 컴퓨터 등으로 이루어지는 주 제어부(60)를 구비한다. 주 제어부(60)는 이에 부수된 기억부(62)에 미리 기억된 프로세스 레시피에 따라서, 예를 들어 형성되는 막의 막 두께나 조성 등의 조건에 따라서 후술하는 성막 처리를 행한다. 이 기억부(62)에는 또한 처리 가스 유량과 막의 막 두께나 조성과의 관계가 미리 제어 데이터로서 기억된다. 따라서, 주 제어부(60)는 이들의 기억된 처리 레시피나 제어 데이터를 기초로 하여 승강 기구(25), 가스 공급계(28, 30, 36), 배기계(GE), 가스 여기부(66), 히터(86) 등을 제어할 수 있다. 또한, 기억 매체는 예를 들어 자기 디스크{플렉시블 디스크, 하드 디스크[일례는 기억부(62)에 포함되는 하드 디스크] 등}, 광 디스크(CD, DVD 등), 마그넷 옵티컬 디스크(MO 등), 반도체 메모리 등이다.
다음에, 도1에 도시하는 장치를 사용하여 행해지는 성막 방법(소위 ALD 혹은 MLD 성막)에 대해 설명한다. 이 성막 방법에서는, ALD 혹은 MLD에 의해 반도체 웨이퍼(W) 상에 실리콘 질화막을 형성한다. 이로 인해, 웨이퍼(W)를 수납한 처리 영역(5) 내에 실란계 가스인 디클로로실란(DCS) 가스를 포함하는 제1 처리 가스와, 질화 가스인 암모니아(NH3) 가스를 포함하는 제2 처리 가스를 선택적으로 공급한다. 구체적으로는, 이하의 조작에 의해 성막 처리를 진행시킨다.
<성막 처리>
우선, 다수매, 예를 들어 50 내지 100매의 300 ㎜ 사이즈의 웨이퍼(W)를 유지한 상온의 웨이퍼 보트(12)를 소정 온도로 설정된 처리 용기(4) 내에 로드하여 처리 용기(4)를 밀폐한다. 다음에, 처리 용기(4) 내를 진공화하여 소정의 처리 압력으로 유지하는 동시에, 웨이퍼 온도를 상승시켜 성막용 처리 온도로 안정될 때까지 대기한다. 다음에, 웨이퍼 보트(12)를 회전시키면서, 제1 및 제2 처리 가스를 각각 유량 제어하면서 가스 분산 노즐(40, 38)로부터 간헐적으로 공급한다.
DCS 가스를 포함하는 제1 처리 가스는 가스 분산 노즐(40)의 가스 분사 구멍(40A)으로부터, 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)에 대해 평행한 가스 흐름을 형성하도록 공급된다. 이 동안에, DCS 가스는 처리 영역(5)의 가열 온도에 의해 활성화되어, DCS 가스의 분자 혹은 그것들의 분해에 의해 발생한 분해 생성물의 분자 혹은 원자가 웨이퍼 상에 흡착된다.
한편, NH3 가스를 포함하는 제2 처리 가스는 가스 분산 노즐(38)의 가스 분사 구멍(38A)으로부터, 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)에 대해 평행한 가스 흐름을 형성하도록 공급된다. 제2 처리 가스가 공급될 때, 후술하는 바와 같이 가스 여기부(66)는 플라즈마 사이클 및 비플라즈마 사이클에 따라서 온(ON) 상태 또는 오프(OFF) 상태로 설정된다.
가스 여기부(66)가 온 상태로 설정되는 경우, 제2 처리 가스는 한 쌍의 전극(74) 사이의 플라즈마 발생 영역(PS)을 통과할 때에 여기되어 일부가 플라즈마화된다. 이때, 예를 들어 N*, NH*, NH2*, NH3* 등의 래디컬(활성종)이 생성된다(기호「*」는 래디컬인 것을 나타냄). 가스 여기부(66)가 오프 상태로 설정되는 경우, 제2 처리 가스의 NH3은 주로 가스 분자 상태에서 가스 여기부(66)를 통과한다. 이들 래디컬 혹은 가스 분자는 가스 여기부(66)의 개구(70)로부터 처리 용기(4)의 중심을 향해 흘러 나와, 웨이퍼(W) 상호간에 층류 상태에서 공급된다.
플라즈마에 의해 여기된 NH3 가스에 유래하는 래디컬, 혹은 처리 영역(5)의 가열 온도에 의해 활성화된 NH3 가스 분자 혹은 그들의 분해에 의해 발생한 분해 생성물의 분자 혹은 원자는 웨이퍼(W)의 표면에 부착되어 있는 DCS 가스의 분자 등과 반응하고, 이에 의해 웨이퍼(W) 상에 박막이 형성된다. 또한, 이와는 반대로, 웨이퍼(W)의 표면에 NH3 가스에 유래하는 래디컬, 분해 생성물의 분자 혹은 원자가 부착되어 있는 장소에 DCS 가스가 흘러 온 경우에도 같은 반응이 일어나, 웨이퍼(W) 상에 실리콘 질화막이 형성된다. 또한, 가스 여기부(66)가 온 상태로 설정되면, 반응이 촉진된 상태에서 성막이 이루어지고, 가스 여기부(66)가 오프 상태로 설정되면, 반응 속도가 느린 상태에서 성막이 이루어진다.
도3a는, 본 발명의 실시 형태에 관한 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 형태를 나타내는 타이밍차트이다. 또한, 도3a는 1뱃치의 웨이퍼에 대한 성막 처리의 일부 기간의 상태를 나타낸다. 도3a에 도시한 바와 같이, 본 실시 형태에 관한 성막 방법은 플라즈마 사이클(ECL)과 비플라즈마 사이클(NCL)을 혼합적으로, 예를 들어 이 예와 같이 1사이클씩 교대로 복수회 반복한다. 플라즈마 사이클(ECL)은 NH3 가스를 포함하는 제2 처리 가스를 가스 여기부(66)에 의해 플라즈마 여기하는 사이클로 이루어진다. 비플라즈마 사이클(NCL)은 제2 처리 가스를 가스 여기부(66)에 의해 플라즈마 여기하지 않는 사이클로 이루어진다. 플라즈마 사이클(ECL) 및 비플라즈마 사이클(NCL)의 각각은 제1 내지 제4 공정(T1 내지 T4)으로 이루어진다. 즉, 제1 내지 제4 공정(T1 내지 T4)으로 이루어지는 사이클을 복수회 반복하여, 사이클마다 형성되는 실리콘 질화물의 박막을 적층함으로써, 최종적인 두께의 실리콘 질화막을 얻을 수 있다.
구체적으로는, 제1 공정(T1)에서는, 처리 영역(5)에 대한 제1 처리 가스(도3a에서는 DCS로 표시)의 공급을 행하는 한편, 처리 영역(5)에 대한 제2 처리 가스(도3a에서는 NH3으로 표시)의 공급의 차단을 유지한다. 제2 공정(T2)에서는, 처리 영역(5)에 대한 제1 및 제2 처리 가스의 공급의 차단을 유지한다. 제3 공정(T3)에서는, 처리 영역(5)에 대한 제2 처리 가스의 공급을 행하는 한편, 처리 영역(5)에 대한 제1 처리 가스의 공급의 차단을 유지한다. 제4 공정(T4)에서는 처리 영역(5)에 대한 제1 및 제2 처리 가스의 공급의 차단을 유지한다.
제2 및 제4 공정(T2, T4)은 처리 용기(4) 내에 잔류하는 가스를 배제하는 퍼지 공정으로서 사용된다. 여기서 퍼지라 함은 N2 가스 등의 불활성을 흐르게 하면서 처리 용기(4) 내를 진공 배기함으로써, 혹은 모든 가스의 공급의 차단을 유지하여 처리 용기(4) 내를 진공 배기함으로써, 처리 용기(4) 내의 잔류 가스를 제거하는 것을 의미한다. 또한, 제2 및 제4 공정(T2, T4)의 전반은 진공 배기만을 행하고, 후반은 진공 배기와 불활성 공급을 함께 행하도록 해도 좋다. 또한, 제1 및 제3 공정(T1, T3)에 있어서, 제1 및 제2 처리 가스를 공급할 때는, 처리 용기(4) 내의 진공 배기를 정지할 수 있다. 그러나, 제1 및 제2 처리 가스의 공급을, 처리 용기(4) 내를 진공 배기하면서 행하는 경우에는, 제1 내지 제4 공정(T1 내지 T4)의 전체에 걸쳐서 처리 용기(4) 내의 진공 배기를 계속시킬 수 있다.
플라즈마 사이클(ECL)의 제3 공정(T3)에서는, RF 전원(76)을 온 상태로 설정 하여 가스 여기부(66)에서 제2 처리 가스를 플라즈마화함으로써, 제2 처리 가스를 여기한 상태에서 처리 영역(5)에 공급한다. 비플라즈마 사이클(NCL)의 제3 공정(T3)에서는, RF 전원(76)을 오프 상태로 설정하여 가스 여기부(66)에서 제2 처리 가스를 플라즈마화하지 않고 처리 영역(5)에 공급한다. 그러나, 처리 영역(5)에 대한 히터(86)에 의한 설정 가열 온도는 플라즈마 사이클(ECL) 및 비플라즈마 사이클(NCL)에서 동일하고, 사이클에 따라서 변경하는 것은 실질적으로 없다.
도3a에 있어서, 제1 공정(T1)은 약 2 내지 10초, 제2 공정(T2)은 약 5 내지 15초, 제3 공정(T3)은 약 10 내지 20초, 제4 공정(T4)은 약 5 내지 15초로 설정된다. 또한, 플라즈마 사이클(ECL)의 제1 내지 제4 공정(T1 내지 T4)의 1사이클에 의해 형성되는 막 두께는 0.13 ㎚ 정도, 비플라즈마 사이클(NCL)의 제1 내지 제4 공정(T1 내지 T4)의 1사이클에 의해 형성되는 막 두께는 0.09 ㎚ 정도이다. 따라서, 목표 막 두께가 예를 들어 50 ㎚이면, 이 사이클을 455 정도 반복하게 된다. 단, 이들의 시간이나 두께는 단순히 일례를 나타낸 것에 지나지 않고, 이 수치에 한정되지 않는다. 도3a에서는, 발명의 이해를 용이하게 하기 위해, 이와 같은 455사이클 중 20사이클만을 간략화하여 나타낸다.
또한, 플라즈마 사이클(ECL)의 제3 공정(T3)은 NH3 가스의 공급 기간에 있어서의 RF 전원의 온 상태를 변형할 수 있다. 예를 들어, 임의의 변형예의 제3 공정(T3)에서는, 도중에 RF 전원(76)을 온함으로써, 서브 공정(T3b) 동안만큼 제2 처리 가스를 여기한 상태에서 처리 영역(5)에 공급한다. 즉, 이 경우, 소정 시간(Δ t)이 경과한 후에 RF 전원(76)을 온하여 가스 여기부(66)에서 제2 처리 가스를 플라즈마화함으로써, 서브 공정(T3b) 동안만큼 제2 처리 가스를 여기한 상태에서 처리 영역(5)에 공급한다. 이 소정 시간(Δt)이라 함은 NH3 가스의 유량이 안정될 때까지의 시간으로, 예를 들어 5초 정도이다. 이와 같이 제2 처리 가스의 유량이 안정화된 후에 RF 전원을 온하여 플라즈마를 생성함으로써, 웨이퍼(W)의 면간 방향(높이 방향)에 있어서의 활성종의 농도 균일성을 향상시킬 수 있다.
도4a는 도3a에 나타내는 타이밍차트를 이용한 경우의 실리콘 질화막의 적층 상태를 도시하는 단면도이다. 도4a에 도시한 바와 같이, 웨이퍼(W)의 표면에 플라즈마를 사용하여 형성된 SiN막[즉 플라즈마 SiN막(100A)]과 플라즈마를 사용하지 않고 열분해에 의해 형성된 SiN막[즉 열SiN막(100B)]이 한층씩 교대로 적층된다. 이는, 도3a는 플라즈마 사이클(ECL)과 비플라즈마 사이클(NCL)을 1사이클씩 교대로 복수회 반복하도록(혼합비가 1 : 1) 설정되는 것에 의한다.
상기 성막 처리의 처리 조건은 다음과 같다. DCS 가스의 유량은 50 내지 2000 sccm의 범위 내, 예를 들어 1000 sccm(1 slm)이다. NH3 가스의 유량은 500 내지 5000 sccm의 범위 내, 예를 들어 1000 sccm이다. 처리 온도는 통상의 CVD 처리보다도 낮은 온도이며, 구체적으로는 200 내지 700 ℃의 범위 내, 바람직하게는 300 내지 700 ℃, 더욱 바람직하게는 450 내지 630 ℃의 범위 내이다. 처리 온도가 200 ℃보다도 낮으면, 반응이 발생하지 않아 거의 막이 퇴적하지 않는다. 처리 온도가 700 ℃보다도 높으면, 막질이 열화되는 CVD에 의한 퇴적막이 형성되는 동시 에, 이미 형성되어 있는 금속막 등에 열적 데미지를 부여해 버린다. 또한, 플라즈마 사이클(ECL) 및 비플라즈마 사이클(NCL)에 있어서, 플라즈마의 유무에 의해 처리 영역(5)의 온도는 약간 변화될 가능성은 있지만, 처리 영역(5)에 대한 히터(86)에 의한 설정 가열 온도는 플라즈마 사이클(ECL) 및 비플라즈마 사이클(NCL)에서 실질적으로 동일하다.
처리 압력은 13 ㎩(0.1 Torr) 내지 13300 ㎩(100 Torr)의 범위 내, 바람직하게는 40 ㎩(0.3 Torr) 내지 266 ㎩(2 Torr)의 범위 내, 더욱 바람직하게는 93 ㎩(0.7 Torr) 내지 107 ㎩(0.8 Torr)의 범위 내이다. 예를 들어, 처리 압력은 제1 공정(DCS 공급 공정)(T1)에서는 1 Torr, 제3 공정(NH3 공급 공정)(T3)에서는 0.3 Torr이다. 처리 압력이 13 ㎩보다도 작은 경우에는, 성막률이 실용 레벨 이하가 된다. 처리 압력이 13300 ㎩ 이하에서는, 웨이퍼(W)에 대한 반응은 흡착 반응이 주류이므로, 막질이 양호한 박막을 높은 성막 속도로 안정적으로 퇴적시켜 양호한 결과를 얻을 수 있다. 그러나, 처리 압력이 13300 ㎩보다도 커지면, 반응 형태가 흡착 반응으로부터 기상 반응으로 이행하여 기상 반응이 주류가 된다. 그 결과, 막의 면간 및 면내 균일성이 저하될 뿐만 아니라, 기상 반응에 기인하는 파티클이 급격하게 증대하므로 바람직하지 않다.
<변형예>
도3b, 도3c, 도3d는 변형예에 관한 성막 방법에 있어서의, RF(고주파) 인가의 형태를 나타내는 타이밍차트이다. 이들 도면에 있어서, RF의 펄스의 위치는 도 3a의 NH3의 펄스의 위치와 대응하도록 나타내어진다. 도4b, 도4c, 도4d는 도3b, 도3c, 도3d에 나타내는 타이밍차트를 이용한 경우의 실리콘 질화막의 퇴적 상태를 도시하는 단면도이다.
도3b의 변형예에서는, NH3의 펄스와 동기하는 RF의 펄스가 3회에 1회 캔슬된다. 환언하면, 제3 공정(NH3 공급 공정)(T3)에 대해, 2회의 RF 온 상태와 1회의 RF 오프 상태가 반복된다. 이에 의해, 2개의 플라즈마 사이클(ECL)로 이루어지는 사이클 세트와 1개의 비플라즈마 사이클(NCL)이 교대로 복수회 반복되게 된다(혼합비가 2 : 1). 이 경우, 도4b에 도시한 바와 같이, 웨이퍼(W)의 표면에 플라즈마를 사용하여 형성된 2층의 SiN막[즉 플라즈마 SiN막(100A)]과 플라즈마를 사용하지 않고 열분해에 의해 형성된 1층의 SiN막[즉 열SiN막(100B)]이 교대로 적층된다.
도3c의 변형예에서는, NH3의 펄스와 동기하는 RF의 펄스가 4회에 1회 캔슬된다. 환언하면, 제3 공정(NH3 공급 공정)(T3)에 대해, 3회의 RF 온 상태와 1회의 RF 오프 상태가 반복된다. 이에 의해, 3개의 플라즈마 사이클(ECL)로 이루어지는 사이클 세트와 1개의 비플라즈마 사이클(NCL)이 교대로 복수회 반복된다(혼합비가 3 : 1). 이 경우, 도4c에 도시한 바와 같이, 웨이퍼(W)의 표면에 플라즈마를 사용하여 형성된 3층의 플라즈마 SiN막(100A)과 1층의 열SiN막(100B)이 교대로 적층된다.
또한, 도3a 내지 도3c의 예에서는, 플라즈마 사이클(ECL)과 비플라즈마 사이 클(NCL)이 혼합비 1 : 1 내지 3 : 1로 교대로 행하도록 설정된다. 그러나, 이들은 단순한 예시이며, 이 혼합비는 요구되는 막질 요소의 목표값에 따라서 다양하게 변경 가능하다. 즉, 제3 공정(NH3 공급 공정)(T3)의 반복 횟수(N)(N은 2 이상의 양의 정수)에 따라서 상기 혼합비를 모든 비로 설정할 수 있다(1 : N - 1 내지 N - 1 : 1).
도3d의 변형예에서는, NH3의 펄스와 동기하는 RF의 펄스가 10회 연속으로 부여된 후, 10회 연속으로 캔슬된다. 환언하면, 제3 공정(NH3 공급 공정)(T3)에 대해, 10회의 RF 온 상태와 10회의 RF 오프 상태가 반복된다. 이에 의해, 10회의 플라즈마 사이클(ECL)로 이루어지는 사이클 세트와 10회의 비플라즈마 사이클(NCL)로 이루어지는 사이클 세트가 교대로 복수회 반복된다(혼합비가 1 : 1). 이 경우, 도4d에 도시한 바와 같이, 웨이퍼(W)의 표면에 플라즈마를 사용하여 형성된 10층의 플라즈마 SiN막(100A)과 10층의 열SiN막(100B)이 교대로 적층된다.
이와 같이, 사이클의 혼합 형태는 1 이상의 플라즈마 사이클로 이루어지는 제1 사이클 세트와, 1 이상의 비플라즈마 사이클로 이루어지는 제2 사이클 세트를 교대로 행하도록 설정할 수 있다.
<실험>
상기 실시 형태의 실시예 PE1, PE2, PE3 및 비교예 CE1, CE2로서, 도1에 도시하는 장치를 사용하고, 플라즈마 사이클과 비플라즈마 사이클의 혼합 형태가 다른 성막 방법에 의해 실리콘 질화막을 형성하여, 그 평가를 행하였다. 실시예 PE1, PE2, PE3에서는, 각각 도3a, 도3b, 도3c에 도시하는 예에 따라서 각 사이클의 제3 공정(NH3 공급 공정)(T3)에 있어서 플라즈마 여기를 행하였다. 비교예 CE1에서는, 모든 사이클의 제3 공정(NH3 공급 공정)(T3)에 있어서 플라즈마 여기를 행하지 않았다(RF : 온 = 0 %). 비교예 CE2에서는, 모든 사이클의 제3 공정(NH3 공급 공정)(T3)에 있어서 플라즈마 여기를 행하였다(RF : 온 = 100 %). 이 실험에 있어서의 성막 처리의 처리 조건의 기준은 상술한 바와 같고, 성막 온도는 630 ℃, 목표 막 두께는 50 ㎚ 정도로 하였다. 측정용 웨이퍼의 위치는 웨이퍼 보트(12)의 TOP(톱), CTR(센터), BTM(보텀)으로 하였다.
도5는 플라즈마 사이클과 비플라즈마 사이클의 혼합 형태와 실리콘 질화막의 1사이클의 성막률과의 관계를 나타내는 그래프이다. 비교예 CE1(온 = 0 %)에서는, 가장 성막률이 낮으며 0.089 ㎚ 정도였다. 실시예 PE1, PE2, PE3에서는, 플라즈마 사이클의 비율을 증가시켜 감에 따라서, 성막률은 0.111 ㎚ 정도, 0.117 ㎚ 정도, 0.119 ㎚ 정도가 되어 차례로 증가하였다. 비교예 CE2(온 = 100 %)에서는, 가장 성막률이 높으며 0.126 ㎚ 정도였다. 즉, 비플라즈마 사이클에 대한 플라즈마 사이클의 혼합비를 조정함으로써, 플라즈마에 의해 촉진되는 질화에 관련하여 실리콘 질화막의 성막률을 제어할 수 있는 것이 판명되었다.
도6은 플라즈마 사이클과 비플라즈마 사이클의 혼합 형태와 실리콘 질화막의 굴절률과의 관계를 나타내는 그래프이다. 비교예 CE1(온 = 0 %)에서는, 가장 굴절률이 높으며 2.05 정도였다. 실시예 PE1, PE2, PE3에서는, 플라즈마 사이클의 비 율을 증가시켜 감에 따라서, 굴절률은 2.00 정도, 1.99 정도, 1.98 정도가 되어 정밀도 좋게 또한 조금씩 확실히 변화하였다. 비교예 CE2(온 = 100 %)에서는, 가장 굴절률이 낮으며 1.97 정도였다. 즉, 비플라즈마 사이클에 대한 플라즈마 사이클의 혼합비를 조정함으로써, 실리콘 질화막의 굴절률을 매우 높은 정밀도로 제어할 수 있는 것이 판명되었다.
실리콘 질화막의 굴절률은 실리콘 질화막 중의 Si 원자에 대한 N 원자의 비율인 조성비에 의존한다. Si 원자에 대한 N 원자의 비율이 높을수록 굴절률이 낮아지므로, 플라즈마 사이클의 비율을 높게 함으로써, Si 원자에 대한 N 원자의 비율이 높아지도록 제어할 수 있다. 굴절률의 변화는 매우 조금이지만, 이 약간의 차가 조성비에 크게 영향을 주기 때문에, 성막 처리에 있어서 이 굴절률을 정밀도 좋게 컨트롤하는 것이 바람직하다.
도7은 플라즈마 사이클과 비플라즈마 사이클의 혼합 형태와 실리콘 질화막의 스트레스와의 관계를 나타내는 그래프이다. 비교예 CE1(온 = 0 %)에서는, 가장 스트레스가 낮으며 0.27 내지 0.31 ㎬ 정도였다. 실시예 PE1, PE2, PE3에서는, 플라즈마 사이클의 비율을 증가시켜 감에 따라서, 스트레스는 0.33 내지 0.34 ㎬ 정도, 0.35 내지 0.40 ㎬ 정도, 0.36 내지 0.41 ㎬ 정도가 되어 정밀도 좋게 또한 조금씩 확실히 변화하였다. 비교예 CE2(온 = 100 %)에서는, 가장 스트레스가 높으며 0.62 내지 0.64 ㎬ 정도였다. 즉, 비플라즈마 사이클에 대한 플라즈마 사이클의 혼합비를 조정함으로써, 실리콘 질화막의 스트레스를 매우 높은 정밀도로 제어할 수 있는 것이 판명되었다. 또한, 이 스트레스는 전술한 바와 같이 전자나 정공의 이동도에 큰 영향을 준다.
<성막 방법의 실행 순서>
따라서, 본 실시 형태에 따르면, 이하와 같은 순서로 성막 처리를 행하는 방법을 제공할 수 있다. 우선, 실리콘 질화막의 막질 요소에 대한 플라즈마 사이클 및 비플라즈마 사이클의 사이클 혼합 형태의 관계를 나타내는 관계식 또는 관계표를 구한다. 여기서, 막질 요소는, 예를 들어 상술한 바와 같이 굴절률, Si 원자에 대한 N 원자의 조성비 및 스트레스로 이루어지는 군으로부터 선택할 수 있다. 이와 같은 관계식 또는 관계표는 미리 실험을 행함으로써 얻을 수 있다. 다음에, 막질 요소, 예를 들어 굴절률, 조성비, 스트레스 등의 목표값으로부터 관계식 또는 관계표를 참조하여 사이클 혼합 형태의 구체적 형태를 결정한다. 그리고, 사이클 혼합 형태의 구체적 형태에 따라서 성막 처리를 어레인지하고, 상술한 바와 같이 성막 처리를 행한다.
또한, 사이클 혼합 형태의 구체적 형태를 결정하는 것이나 그에 따라서 성막 처리를 어레인지하는 것은, 프로세스 오퍼레이터에 의한 작업에 의해 행할 수도 있지만, 성막 장치(2)의 제어부(60)를 이용하여 자동적으로 행할 수도 있다. 즉, 이 후자의 경우, 상술한 바와 같이 얻어진 관계식 또는 관계표를 제어부(60)가 데이터를 판독 가능한 기억부, 예를 들어 기억부(62)에 미리 기억된다. 이 경우, 제어부(60)는 막질 요소의 목표값이 입력되면, 이에 따라서 기억부에 액세스하여 상술한 관계식 또는 관계표에 관한 데이터를 판독하고, 입력된 목표값을 기초로 하여 관계식 또는 관계표를 참조하여, 사이클 혼합 형태의 구체적 형태를 결정하도록 미 리 설정된다. 또한, 제어부(60)는 이 구체적 형태에 따라서 성막 처리를 어레인지하고, 그리고 성막 처리를 실행하도록 장치를 제어하도록 미리 설정된다.
또한, 상술한 실험 데이터에 나타내어진 바와 같이, 막질 요소가 실리콘 질화막의 굴절률인 경우에는, 목표값이 높을수록 비플라즈마 사이클에 대한 플라즈마 사이클의 혼합비를 작게 한다. 막질 요소가 실리콘 질화막의 조성비(Si 원자에 대한 N 원자의 비율)인 경우에는, 목표값이 높을수록 비플라즈마 사이클에 대한 플라즈마 사이클의 혼합비를 크게 한다. 막질 요소가 실리콘 질화막의 스트레스인 경우에는, 목표값이 높을수록 비플라즈마 사이클에 대한 플라즈마 사이클의 혼합비를 크게 한다.
사이클 혼합 형태로서는, 각각이 플라즈마 사이클로 이루어지는 1 이상의 사이클로 구성되는 제1 사이클 세트와, 각각이 비플라즈마 사이클로 이루어지는 1 이상의 사이클로 구성되는 제2 사이클 세트를 교대로 행하도록 설정할 수 있다.
<그 밖의 변형예>
상기 실시 형태에서는, 제1 처리 가스 중의 실란계 가스로서 DCS 가스가 예시된다. 이 점에 관하여, 실란계 가스로서는, 디클로로실란(DCS), 헥사클로로디실란(HCD), 모노실란[SiH4], 디실란[Si2H6], 헥사메틸디실라잔(HMDS), 테트라클로로실란(TCS), 디시릴아민(DSA), 트리시릴아민(TSA), 비스터셜부틸아미노실란(BTBAS), 트리메틸실란(TMS), 디메틸실란(DMS), 모노메틸실란(MMS), 트리디메틸아미노실란(3DMAS)으로 이루어지는 군으로부터 선택되는 1 이상의 가스를 사용할 수 있다.
상기 실시 형태에서는, 제2 처리 가스 중의 질화 가스로서 NH3 가스가 예시된다. 이 점에 관하여, 질화 가스로서는 암모니아[NH3], 질소[N2], 일산화이질소[N2O], 일산화질소[NO]로 이루어지는 군으로부터 선택되는 1 이상의 가스를 사용할 수 있다.
상기 실시 형태에 의해 형성되는 실리콘 질화막에는, 붕소(B) 및/또는 카본(C) 등의 성분을 부가할 수 있다. 이 경우, 성막 처리의 각 사이클은, 도핑 가스 및/또는 탄화 수소 가스를 공급하는 1개 이상의 공정을 더 구비한다. 붕소를 도핑하기 위한 붕소 함유 가스로서는, BCl3, B2H6, BF3, B(CH3)3으로 이루어지는 군으로부터 선택되는 1 이상의 가스를 포함할 수 있다. 카본을 부가하기 위한 탄화수소 가스로서는, 아세틸렌, 에틸렌, 메탄, 에탄, 프로판, 부탄으로 이루어지는 군으로부터 선택되는 1 이상의 가스를 사용할 수 있다.
피처리 기판으로서는, 반도체 웨이퍼에 한정되지 않고, LCD 기판, 글래스 기판 등의 다른 기판이라도 좋다.
추가적인 이점 및 변경들은 당 업계의 숙련자들에게 용이하게 발생할 것이다. 따라서, 보다 넓은 관점에서의 본 발명은 본 명세서에 도시되고 설명된 특정 설명 및 대표적인 실시예들에 한정되지 않는다. 따라서, 첨부된 청구항들 및 그와 균등한 것에 의해 정의된 바와 같은 일반적인 본 발명의 개념의 사상 또는 범주를 벗어나지 않는 한 다양한 변경들이 이루어질 수도 있다.
도1은 본 발명의 실시 형태에 관한 성막 장치(종형 CVD 장치)를 도시하는 단면도.
도2는 도1에 도시한 장치의 일부를 도시하는 횡단 평면도.
도3a는 본 발명의 실시 형태에 관한 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 형태를 나타내는 타이밍차트.
도3b, 도3c, 도3d는 변형예에 관한 성막 방법에 있어서의, RF(고주파) 인가의 형태를 나타내는 타이밍차트.
도4a, 도4b, 도4c, 도4d는 도3a, 도3b, 도3c, 도3d에 나타내는 타이밍차트를 이용한 경우의 실리콘 질화막의 적층 상태를 도시하는 단면도.
도5는 플라즈마 사이클과 비플라즈마 사이클의 혼합 형태와 실리콘 질화막의 1사이클의 성막률과의 관계를 나타내는 그래프.
도6은 플라즈마 사이클과 비플라즈마 사이클의 혼합 형태와 실리콘 질화막의 굴절률과의 관계를 나타내는 그래프.
도7은 플라즈마 사이클과 비플라즈마 사이클의 혼합 형태와 실리콘 질화막의 스트레스와의 관계를 나타내는 그래프.
<도면의 주요 부분에 대한 부호의 설명>
2 : 성막 장치
4 : 처리 용기
8 : 매니폴드
10 : 밀봉 부재
12 : 웨이퍼 보트
14 : 보온통
16 : 테이블
25 : 승강 기구

Claims (20)

  1. 실란계 가스를 포함하는 제1 처리 가스와 질화 가스를 포함하는 제2 처리 가스가 선택적으로 공급 가능한 동시에, 상기 제2 처리 가스를 공급할 때에 여기하기 위한 여기 기구에 연통하는 처리 용기의 처리 영역 내에서, 실리콘 질화막을 피처리 기판 상에 형성하는 성막 처리를 행하는 반도체 처리용 성막 방법이며,
    상기 성막 처리는 상기 피처리 기판이 배치된 상기 처리 영역 내에서 플라즈마 사이클 및 비플라즈마 사이클을 복수회 반복하여, 상기 사이클마다 형성되는 박막을 적층함으로써 소정의 두께를 갖는 실리콘 질화막을 상기 피처리 기판 상에 형성하고,
    상기 플라즈마 사이클 및 비플라즈마 사이클의 각각은,
    상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급의 차단을 유지하는 제1 공급 공정과,
    상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급의 차단을 유지하는 제2 공급 공정을 구비하고, 또한
    상기 플라즈마 사이클은, 상기 제2 공급 공정이 상기 제2 처리 가스를 상기 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하고,
    상기 비플라즈마 사이클은, 상기 제2 공급 공정이 상기 제2 처리 가스를 상 기 여기 기구에 의해 여기하는 기간을 구비하지 않고,
    상기 방법은,
    상기 실리콘 질화막의 막질 요소에 대한 상기 플라즈마 사이클 및 상기 비플라즈마 사이클의 사이클 혼합 형태의 관계를 나타내는 관계식 또는 관계표를 구하는 공정과,
    상기 막질 요소의 목표값으로부터 상기 관계식 또는 관계표를 참조하여, 상기 사이클 혼합 형태의 구체적 형태를 결정하는 공정과,
    상기 구체적 형태에 따라서 상기 성막 처리를 어레인지한 후 상기 성막 처리를 실행하는 공정을 구비하는 반도체 처리용 성막 방법.
  2. 제1항에 있어서, 상기 막질 요소는 굴절률, Si 원자에 대한 N 원자의 조성비 및 스트레스로 이루어지는 군으로부터 선택되는 반도체 처리용 성막 방법.
  3. 제2항에 있어서, 상기 막질 요소는 상기 굴절률이며, 상기 목표값이 높을수록 상기 사이클 혼합 형태에 있어서의 상기 비플라즈마 사이클에 대한 상기 플라즈마 사이클의 혼합비를 작게 하는 반도체 처리용 성막 방법.
  4. 제2항에 있어서, 상기 막질 요소는 상기 조성비이며, 상기 목표값이 높을수록 상기 사이클 혼합 형태에 있어서의 상기 비플라즈마 사이클에 대한 상기 플라즈마 사이클의 혼합비를 크게 하는 반도체 처리용 성막 방법.
  5. 제2항에 있어서, 상기 막질 요소는 상기 스트레스이며, 상기 목표값이 높을수록 상기 사이클 혼합 형태에 있어서의 상기 비플라즈마 사이클에 대한 상기 플라즈마 사이클의 혼합비를 크게 하는 반도체 처리용 성막 방법.
  6. 제1항에 있어서, 상기 사이클 혼합 형태는 각각이 플라즈마 사이클로 이루어지는 1 이상의 사이클로 구성되는 제1 사이클 세트와, 각각이 비플라즈마 사이클로 이루어지는 1 이상의 사이클로 구성되는 제2 사이클 세트를 교대로 행하도록 설정되는 반도체 처리용 성막 방법.
  7. 제6항에 있어서, 상기 제1 사이클 세트의 사이클수는 상기 제2 사이클 세트의 사이클수보다도 큰 반도체 처리용 성막 방법.
  8. 제6항에 있어서, 상기 플라즈마 사이클과 상기 비플라즈마 사이클은 상기 처리 영역에 대한 설정 가열 온도가 동일한 반도체 처리용 성막 방법.
  9. 제8항에 있어서, 상기 제1 및 제2 공급 공정에 있어서, 상기 처리 영역은 200 ℃ 내지 700 ℃의 범위 내의 온도로 설정되는 반도체 처리용 성막 방법.
  10. 제1항에 있어서, 상기 제1 및 제2 공급 공정에 있어서, 상기 처리 영역은 13 ㎩(0.1 Torr) 내지 13300 ㎩(100 Torr)의 범위 내의 압력으로 설정되는 반도체 처리용 성막 방법.
  11. 제1항에 있어서, 상기 플라즈마 사이클 및 비플라즈마 사이클의 각각은 상기 제1 및 제2 공급 공정 사이와 상기 제2 공급 공정 후의 각각에, 상기 처리 영역에 대한 제1 및 제2 처리 가스의 공급의 차단을 유지하는 동시에, 상기 처리 영역을 배기하는 제1 및 제2 개재 공정을 더 구비하는 반도체 처리용 성막 방법.
  12. 제11항에 있어서, 상기 플라즈마 사이클 및 비플라즈마 사이클의 각각은 상기 제1 공급 공정, 상기 제1 개재 공정, 상기 제2 공급 공정 및 상기 제2 개재 공정에 걸쳐서 상기 처리 영역을 계속적으로 배기하도록 구성되는 반도체 처리용 성막 방법.
  13. 제11항에 있어서, 상기 제1 및 제2 개재 공정은 상기 처리 영역에 대한 퍼지 가스의 공급을 행하는 기간을 구비하는 반도체 처리용 성막 방법.
  14. 제1항에 있어서, 상기 플라즈마 사이클의 상기 제2 공급 공정은 상기 여기 기간 전에, 상기 제2 처리 가스를 상기 여기 기구에 의해 여기하지 않는 상태에서 상기 처리 영역에 공급하는 기간도 구비하는 반도체 처리용 성막 방법.
  15. 제1항에 있어서, 상기 실란계 가스는 디클로로실란, 헥사클로로디실란, 모노실란, 디실란, 헥사메틸디실라잔, 테트라클로로실란, 디시릴아민, 트리시릴아민, 비스터셜부틸아미노실란, 트리메틸실란, 디메틸실란, 모노메틸실란, 트리디메틸아미노실란으로 이루어지는 군으로부터 선택되는 1 이상의 가스를 포함하고, 상기 질화 가스는 암모니아, 질소, 일산화이질소, 일산화질소로 이루어지는 군으로부터 선택되는 1 이상의 가스를 포함하는 반도체 처리용 성막 방법.
  16. 제1항에 있어서, 상기 처리 영역은 지지 부재 상에 복수의 피처리 기판을 서로 간격을 두고 수직 방향으로 적층한 상태에서 수용하도록 구성되는 반도체 처리용 성막 방법.
  17. 제1항에 있어서, 상기 관계식 또는 관계표를 제어부가 데이터를 판독 가능한 기억부에 기억하는 공정을 더 구비하고, 상기 사이클 혼합 형태의 구체적 형태를 결정하는 공정은 상기 제어부에서 행하는 반도체 처리용 성막 방법.
  18. 제17항에 있어서, 상기 구체적 형태에 따라서 상기 성막 처리를 어레인지하는 공정은 상기 제어부에서 행하고, 상기 성막 처리를 실행하는 공정은 상기 제어부의 제어하에서 행하는 반도체 처리용 성막 방법.
  19. 반도체 처리용 성막 장치이며,
    피처리 기판을 수납하는 처리 영역을 갖는 처리 용기와,
    상기 처리 영역 내에서 상기 피처리 기판을 지지하는 지지 부재와,
    상기 처리 영역 내의 상기 피처리 기판을 가열하는 히터와,
    상기 처리 영역 내를 배기하는 배기계와,
    상기 처리 영역에 실란계 가스를 포함하는 제1 처리 가스를 공급하는 제1 처리 가스 공급계와,
    상기 처리 영역에 질화 가스를 포함하는 제2 처리 가스를 공급하는 제2 처리 가스 공급계와,
    상기 제2 처리 가스를 공급할 때에 여기하기 위한 여기 기구와,
    상기 장치의 동작을 제어하는 제어부를 구비하고,
    상기 제어부는 상기 처리 영역 내에서 실리콘 질화막을 피처리 기판 상에 형성하는 성막 처리를 행하도록 미리 설정되고, 상기 성막 처리는 상기 피처리 기판이 배치된 상기 처리 영역 내에서 플라즈마 사이클 및 비플라즈마 사이클을 복수회 반복하여, 상기 사이클마다 형성되는 박막을 적층함으로써 소정의 두께를 갖는 실리콘 질화막을 상기 피처리 기판 상에 형성하고,
    상기 플라즈마 사이클 및 비플라즈마 사이클의 각각은,
    상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급의 차단을 유지하는 제1 공급 공정과,
    상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급의 차단을 유지하는 제2 공급 공정을 구 비하고, 또한
    상기 플라즈마 사이클은, 상기 제2 공급 공정이 상기 제2 처리 가스를 상기 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하고,
    상기 비플라즈마 사이클은, 상기 제2 공급 공정이 상기 제2 처리 가스를 상기 여기 기구에 의해 여기하는 기간을 구비하지 않고,
    여기서, 상기 제어부는,
    기억부에 액세스하고, 그곳에 기억된 상기 실리콘 질화막의 막질 요소에 대한 상기 플라즈마 사이클 및 상기 비플라즈마 사이클의 사이클 혼합 형태의 관계를 나타내는 관계식 또는 관계표에 관한 데이터를 판독하고,
    상기 막질 요소의 목표값으로부터 상기 관계식 또는 관계표를 참조하여 상기 사이클 혼합 형태의 구체적 형태를 결정하고,
    상기 구체적 형태에 따라서 상기 성막 처리를 어레인지한 후 상기 성막 처리를 실행하도록 미리 설정되는 반도체 처리용 성막 장치.
  20. 프로세서 상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체이며,
    실란계 가스를 포함하는 제1 처리 가스와 질화 가스를 포함하는 제2 처리 가스가 선택적으로 공급 가능한 동시에, 상기 제2 처리 가스를 공급할 때에 여기하기 위한 여기 기구에 연통하는 처리 용기 내의 처리 영역을 갖는 반도체 처리용 성막 장치에 사용되고,
    상기 프로그램 지령은 프로세서에 의해 실행될 때, 상기 성막 장치에 상기 처리 영역 내에서 실리콘 질화막을 피처리 기판 상에 형성하는 성막 처리를 실행시키고, 상기 성막 처리는 상기 피처리 기판이 배치된 상기 처리 영역 내에서 플라즈마 사이클 및 비플라즈마 사이클을 복수회 반복하여, 상기 사이클마다 형성되는 박막을 적층함으로써 소정의 두께를 갖는 실리콘 질화막을 상기 피처리 기판 상에 형성하고,
    상기 플라즈마 사이클 및 비플라즈마 사이클의 각각은,
    상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급의 차단을 유지하는 제1 공급 공정과,
    상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급의 차단을 유지하는 제2 공급 공정을 구비하고, 또한
    상기 플라즈마 사이클은, 상기 제2 공급 공정이 상기 제2 처리 가스를 상기 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하고,
    상기 비플라즈마 사이클은, 상기 제2 공급 공정이 상기 제2 처리 가스를 상기 여기 기구에 의해 여기하는 기간을 구비하지 않고,
    여기서, 상기 프로그램 지령은 또한 상기 장치의 제어부에,
    기억부에 액세스하고, 그곳에 기억된 상기 실리콘 질화막의 막질 요소에 대 한 상기 플라즈마 사이클 및 상기 비플라즈마 사이클의 사이클 혼합 형태의 관계를 나타내는 관계식 또는 관계표에 관한 데이터를 판독하고,
    상기 막질 요소의 목표값으로부터 상기 관계식 또는 관계표를 참조하여 상기 사이클 혼합 형태의 구체적 형태를 결정하고,
    상기 구체적 형태에 따라서 상기 성막 처리를 어레인지한 후 상기 성막 처리를 실행하도록 하게 하는 컴퓨터로 판독 가능한 매체.
KR1020090003552A 2008-01-19 2009-01-16 반도체 처리용 성막 방법 및 장치 KR101105130B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008009926A JP4935687B2 (ja) 2008-01-19 2008-01-19 成膜方法及び成膜装置
JPJP-P-2008-009926 2008-01-19

Publications (2)

Publication Number Publication Date
KR20090080019A KR20090080019A (ko) 2009-07-23
KR101105130B1 true KR101105130B1 (ko) 2012-01-16

Family

ID=40891267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090003552A KR101105130B1 (ko) 2008-01-19 2009-01-16 반도체 처리용 성막 방법 및 장치

Country Status (5)

Country Link
US (1) US8080290B2 (ko)
JP (1) JP4935687B2 (ko)
KR (1) KR101105130B1 (ko)
CN (1) CN101488452B (ko)
TW (1) TWI421941B (ko)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4943047B2 (ja) 2006-04-07 2012-05-30 東京エレクトロン株式会社 処理装置及び処理方法
US8592325B2 (en) * 2010-01-11 2013-11-26 International Business Machines Corporation Insulating layers on different semiconductor materials
US9611544B2 (en) 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US9076646B2 (en) 2010-04-15 2015-07-07 Lam Research Corporation Plasma enhanced atomic layer deposition with pulsed plasma exposure
US9373500B2 (en) 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US8728956B2 (en) 2010-04-15 2014-05-20 Novellus Systems, Inc. Plasma activated conformal film deposition
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9390909B2 (en) 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US8956983B2 (en) 2010-04-15 2015-02-17 Novellus Systems, Inc. Conformal doping via plasma activated atomic layer deposition and conformal film deposition
US9287113B2 (en) 2012-11-08 2016-03-15 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
US9685320B2 (en) 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
US8647993B2 (en) 2011-04-11 2014-02-11 Novellus Systems, Inc. Methods for UV-assisted conformal film deposition
JP5723678B2 (ja) * 2011-05-31 2015-05-27 東京エレクトロン株式会社 プラズマ処理装置及びそのガス供給方法
JP5741382B2 (ja) * 2011-09-30 2015-07-01 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
US8592328B2 (en) 2012-01-20 2013-11-26 Novellus Systems, Inc. Method for depositing a chlorine-free conformal sin film
JP5887962B2 (ja) * 2012-01-31 2016-03-16 東京エレクトロン株式会社 成膜装置
JP6047039B2 (ja) * 2012-04-20 2016-12-21 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
KR101924862B1 (ko) * 2012-08-31 2018-12-05 에스케이하이닉스 주식회사 반도체 소자 및 제조 방법
TWI595112B (zh) 2012-10-23 2017-08-11 蘭姆研究公司 次飽和之原子層沉積及保形膜沉積
SG2013083241A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Conformal film deposition for gapfill
US10573511B2 (en) 2013-03-13 2020-02-25 Asm Ip Holding B.V. Methods for forming silicon nitride thin films
US9824881B2 (en) 2013-03-14 2017-11-21 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
US9564309B2 (en) 2013-03-14 2017-02-07 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
US9576790B2 (en) 2013-10-16 2017-02-21 Asm Ip Holding B.V. Deposition of boron and carbon containing materials
US9362109B2 (en) 2013-10-16 2016-06-07 Asm Ip Holding B.V. Deposition of boron and carbon containing materials
US9401273B2 (en) 2013-12-11 2016-07-26 Asm Ip Holding B.V. Atomic layer deposition of silicon carbon nitride based materials
US20150179316A1 (en) * 2013-12-23 2015-06-25 Intermolecular Inc. Methods of forming nitrides at low substrate temperatures
US9214334B2 (en) 2014-02-18 2015-12-15 Lam Research Corporation High growth rate process for conformal aluminum nitride
WO2015199111A1 (ja) 2014-06-25 2015-12-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US9478411B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method to tune TiOx stoichiometry using atomic layer deposited Ti film to minimize contact resistance for TiOx/Ti based MIS contact scheme for CMOS
US9478438B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method and apparatus to deposit pure titanium thin film at low temperature using titanium tetraiodide precursor
US9576792B2 (en) 2014-09-17 2017-02-21 Asm Ip Holding B.V. Deposition of SiN
US9214333B1 (en) 2014-09-24 2015-12-15 Lam Research Corporation Methods and apparatuses for uniform reduction of the in-feature wet etch rate of a silicon nitride film formed by ALD
WO2016065219A1 (en) 2014-10-24 2016-04-28 Air Products And Chemicals, Inc. Compositions and methods using same for deposition of silicon-containing film
US9589790B2 (en) 2014-11-24 2017-03-07 Lam Research Corporation Method of depositing ammonia free and chlorine free conformal silicon nitride film
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US10566187B2 (en) 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US9502238B2 (en) 2015-04-03 2016-11-22 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch
US10526701B2 (en) 2015-07-09 2020-01-07 Lam Research Corporation Multi-cycle ALD process for film uniformity and thickness profile modulation
US10410857B2 (en) 2015-08-24 2019-09-10 Asm Ip Holding B.V. Formation of SiN thin films
US9601693B1 (en) 2015-09-24 2017-03-21 Lam Research Corporation Method for encapsulating a chalcogenide material
US10121655B2 (en) 2015-11-20 2018-11-06 Applied Materials, Inc. Lateral plasma/radical source
JP6584352B2 (ja) * 2016-03-24 2019-10-02 東京エレクトロン株式会社 制御装置、基板処理システム、基板処理方法及びプログラム
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10629435B2 (en) 2016-07-29 2020-04-21 Lam Research Corporation Doped ALD films for semiconductor patterning applications
US10074543B2 (en) 2016-08-31 2018-09-11 Lam Research Corporation High dry etch rate materials for semiconductor patterning applications
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US9865455B1 (en) * 2016-09-07 2018-01-09 Lam Research Corporation Nitride film formed by plasma-enhanced and thermal atomic layer deposition process
US10454029B2 (en) 2016-11-11 2019-10-22 Lam Research Corporation Method for reducing the wet etch rate of a sin film without damaging the underlying substrate
US10832908B2 (en) 2016-11-11 2020-11-10 Lam Research Corporation Self-aligned multi-patterning process flow with ALD gapfill spacer mask
US10134579B2 (en) 2016-11-14 2018-11-20 Lam Research Corporation Method for high modulus ALD SiO2 spacer
US11056353B2 (en) 2017-06-01 2021-07-06 Asm Ip Holding B.V. Method and structure for wet etch utilizing etch protection layer comprising boron and carbon
KR102155281B1 (ko) 2017-07-28 2020-09-11 주성엔지니어링(주) 기판처리장치의 가스분사장치, 기판처리장치, 및 기판처리방법
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
WO2019169335A1 (en) 2018-03-02 2019-09-06 Lam Research Corporation Selective deposition using hydrolysis
JP6988629B2 (ja) * 2018-03-26 2022-01-05 東京エレクトロン株式会社 成膜方法及び成膜装置
US10580645B2 (en) 2018-04-30 2020-03-03 Asm Ip Holding B.V. Plasma enhanced atomic layer deposition (PEALD) of SiN using silicon-hydrohalide precursors
CN110581050B (zh) * 2018-06-07 2024-06-11 东京毅力科创株式会社 处理方法和等离子体处理装置
CN111958078B (zh) * 2020-09-27 2021-08-27 淄博晨启电子有限公司 一种高可靠性高浪涌冲击能力半导体防护器件的焊接工艺
KR20220081905A (ko) 2020-12-09 2022-06-16 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 증착용 실리콘 전구체

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049809A (ja) 2004-06-28 2006-02-16 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体
KR20060097672A (ko) * 2005-03-11 2006-09-14 도쿄 엘렉트론 가부시키가이샤 반도체 처리용 성막 방법 및 장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0293071A (ja) 1988-09-29 1990-04-03 Toshiba Corp 薄膜の形成方法
JPH0645256A (ja) 1992-07-21 1994-02-18 Rikagaku Kenkyusho ガスパルスの供給方法およびこれを用いた成膜方法
US6342277B1 (en) * 1996-08-16 2002-01-29 Licensee For Microelectronics: Asm America, Inc. Sequential chemical vapor deposition
JP3529989B2 (ja) * 1997-09-12 2004-05-24 株式会社東芝 成膜方法及び半導体装置の製造方法
US5874368A (en) * 1997-10-02 1999-02-23 Air Products And Chemicals, Inc. Silicon nitride from bis(tertiarybutylamino)silane
JP3501284B2 (ja) * 2001-03-30 2004-03-02 富士通カンタムデバイス株式会社 半導体装置の製造方法
US6638879B2 (en) * 2001-12-06 2003-10-28 Macronix International Co., Ltd. Method for forming nitride spacer by using atomic layer deposition
JP2003347674A (ja) * 2002-05-30 2003-12-05 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
KR100496265B1 (ko) * 2002-11-29 2005-06-17 한국전자통신연구원 반도체 소자의 박막 형성방법
JP4293591B2 (ja) * 2003-01-23 2009-07-08 川崎マイクロエレクトロニクス株式会社 表示装置の製造方法
US7094708B2 (en) * 2003-01-24 2006-08-22 Tokyo Electron Limited Method of CVD for forming silicon nitride film on substrate
JP4403824B2 (ja) * 2003-05-26 2010-01-27 東京エレクトロン株式会社 シリコン窒化膜の成膜方法
US20050170104A1 (en) * 2004-01-29 2005-08-04 Applied Materials, Inc. Stress-tuned, single-layer silicon nitride film
US7732342B2 (en) * 2005-05-26 2010-06-08 Applied Materials, Inc. Method to increase the compressive stress of PECVD silicon nitride films
US20070116888A1 (en) * 2005-11-18 2007-05-24 Tokyo Electron Limited Method and system for performing different deposition processes within a single chamber
JP4434149B2 (ja) * 2006-01-16 2010-03-17 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US7519885B2 (en) * 2006-03-31 2009-04-14 Tokyo Electron Limited Monitoring a monolayer deposition (MLD) system using a built-in self test (BIST) table

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049809A (ja) 2004-06-28 2006-02-16 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体
KR20060048541A (ko) * 2004-06-28 2006-05-18 도쿄 엘렉트론 가부시키가이샤 반도체 처리용 성막 장치 및 방법
KR20060097672A (ko) * 2005-03-11 2006-09-14 도쿄 엘렉트론 가부시키가이샤 반도체 처리용 성막 방법 및 장치

Also Published As

Publication number Publication date
CN101488452B (zh) 2012-02-08
CN101488452A (zh) 2009-07-22
TW201001548A (en) 2010-01-01
US8080290B2 (en) 2011-12-20
KR20090080019A (ko) 2009-07-23
TWI421941B (zh) 2014-01-01
JP4935687B2 (ja) 2012-05-23
US20090191722A1 (en) 2009-07-30
JP2009170823A (ja) 2009-07-30

Similar Documents

Publication Publication Date Title
KR101105130B1 (ko) 반도체 처리용 성막 방법 및 장치
KR101146397B1 (ko) 반도체 처리용 성막 방법 및 장치와, 컴퓨터로 판독 가능한매체
KR101086588B1 (ko) 반도체 처리용의 성막 방법 및 장치와, 컴퓨터에서 판독가능한 매체
KR100967238B1 (ko) 반도체 처리용 성막 방법 및 장치와, 컴퓨터로 판독 가능한 매체
KR101287725B1 (ko) 종형 뱃치 ｃｖｄ 장치, 종형 뱃치 ｃｖｄ 장치에 있어서의 성막 방법 및 컴퓨터로 판독 가능한 매체
KR100935257B1 (ko) 반도체 처리용 성막 방법 및 장치와, 컴퓨터 판독 가능 매체
KR101140069B1 (ko) 반도체 처리용의 성막 방법 및 장치 및 컴퓨터로 판독가능한 매체
KR101122964B1 (ko) 반도체 처리용 종형 플라즈마 처리 장치 및 처리 방법과 반도체 처리용 종형 플라즈마 성막 장치
KR101242274B1 (ko) 반도체 처리용 성막 방법, 컴퓨터로 판독 가능한 매체 및 반도체 처리용 성막 장치
KR100954243B1 (ko) 반도체 처리용 성막 장치 및 방법과 컴퓨터로 판독 가능한 매체
KR101503725B1 (ko) 성막 방법 및 성막 장치
US7507676B2 (en) Film formation method and apparatus for semiconductor process
KR20060048790A (ko) 반도체 처리용 성막 방법, 성막 장치 및 기억 매체
KR100980126B1 (ko) 성막 방법, 성막 장치 및 기억매체

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161221

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee