JP2009170823A - 成膜方法及び成膜装置 - Google Patents

成膜方法及び成膜装置 Download PDF

Info

Publication number
JP2009170823A
JP2009170823A JP2008009926A JP2008009926A JP2009170823A JP 2009170823 A JP2009170823 A JP 2009170823A JP 2008009926 A JP2008009926 A JP 2008009926A JP 2008009926 A JP2008009926 A JP 2008009926A JP 2009170823 A JP2009170823 A JP 2009170823A
Authority
JP
Japan
Prior art keywords
gas supply
film
film forming
nitriding gas
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008009926A
Other languages
English (en)
Other versions
JP4935687B2 (ja
Inventor
Nobutake Nodera
伸武 野寺
Kazuhide Hasebe
一秀 長谷部
Masanobu Matsunaga
正信 松永
Jun Sato
潤 佐藤
Pao-Hwa Chou
保華 周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2008009926A priority Critical patent/JP4935687B2/ja
Priority to TW098100871A priority patent/TWI421941B/zh
Priority to US12/320,018 priority patent/US8080290B2/en
Priority to KR1020090003552A priority patent/KR101105130B1/ko
Priority to CN2009100055111A priority patent/CN101488452B/zh
Publication of JP2009170823A publication Critical patent/JP2009170823A/ja
Application granted granted Critical
Publication of JP4935687B2 publication Critical patent/JP4935687B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】薄膜の膜質特性を精度良く制御することが可能な成膜方法を提供する。
【解決手段】複数枚の被処理体Ｗが収容されて真空引き可能になされた処理容器４内に、シラン系ガスと窒化ガスとを供給して被処理体の表面にシリコン窒化膜よりなる薄膜を形成する成膜処理を行うようにした成膜方法において、シラン系ガスを供給するシラン系ガス供給工程と窒化ガスを供給する窒化ガス供給工程とを交互に繰り返し行うと共に、繰り返される複数の窒化ガス供給工程にはプラズマを立てる窒化ガス供給工程とプラズマを立てない窒化ガス供給工程とを含ませることにより薄膜の膜質を制御する。
【選択図】図３

Description

本発明は、半導体ウエハ等の被処理体に薄膜を形成する成膜方法及び成膜装置に関する。
一般に、半導体集積回路を製造するためにはシリコン基板等よりなる半導体ウエハに対して、成膜処理、エッチング処理、酸化処理、拡散処理、改質処理、自然酸化膜の除去処理等の各種の処理が行なわれる。これらの処理を特許文献１等に開示されている縦型の、いわゆるバッチ式の熱処理装置にて行う場合には、まず、半導体ウエハを複数枚、例えば２５枚程度収容できるカセットから、半導体ウエハを縦型のウエハボートへ移載してこれに多段に支持させる。このウエハボートは、例えばウエハサイズにもよるが３０〜１５０枚程度のウエハを載置できる。このウエハボートは、排気可能な処理容器内にその下方より搬入（ロード）された後、処理容器内が気密に維持される。そして、処理ガスの流量、プロセス圧力、プロセス温度等の各種のプロセス条件を制御しつつ所定の熱処理が施される。
ここで上記半導体集積回路の特性を向上させる要因の１つとして、集積回路中の絶縁膜の特性を向上させることは重要である。上記集積回路中の絶縁膜としては、一般的にはＳｉＯ２ 、ＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、Ｐ（プラズマ）−ＳｉＯ、Ｐ（プラズマ）−ＳｉＮ、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）、Ｓｉ３ Ｎ４ （シリコン窒化膜）等が用いられる。そして、特にシリコン窒化膜は、絶縁特性がシリコン酸化膜より比較的良好なこと、及びエッチングストッパ膜や層間絶縁膜としても十分に機能することから多用される傾向にある。また同様な理由でボロン窒化膜も用いられる傾向にある。
半導体ウエハの表面に上述したようなシリコン窒化膜を形成するには、成膜ガスとしてモノシラン（ＳｉＨ４ ）やジクロルシラン（ＳｉＨ２ Ｃｌ２ ）やヘキサクロロジシラン（Ｓｉ２ Ｃｌ６ ）、ビス ターシャル ブチルアミノシラン（ＢＴＢＡＳ）や（ｔ−Ｃ４ Ｈ９ ＮＨ）２ ＳｉＨ２ 等のシラン系ガスを用いて熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により成膜する方法が知られている（例えば特許文献１参照）。そして、上記絶縁膜の誘電率を小さくするためにシリコン窒化膜に不純物として例えばボロン（Ｂ）を添加して絶縁膜を形成するようにした提案もなされている（特許文献２）。
ところで、最近にあっては半導体集積回路の更なる高集積化及び高微細化の要求が強くなされており、回路素子の特性の向上を目的として半導体集積回路の製造工程における熱履歴も低減化することが望まれている。このような状況下において、縦型の、いわゆるバッチ式の縦型の処理装置においても、ウエハをそれ程の高温に晒さなくても目的とする処理が可能なことから、原料ガス等を間欠的に供給しながら原子レベルで１層〜数層ずつ、或いは分子レベルで１層〜数層ずつ繰り返し成膜する方法が知られている（特許文献３〜７等）。このような成膜方法は一般的にはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）と称されている。
ここで従来の成膜方法としては、シラン系ガスであるジクロロシラン（以下、「ＤＣＳ」とも称す）と窒化ガスであるＮＨ３ ガスとを用いてシリコン窒化膜（ＳｉＮ）を形成している。具体的には、処理容器内に、ＤＣＳとＮＨ３ ガスとを交互に間欠的に供給し、ＮＨ３ ガスを供給する時にＲＦ（高周波）を印加してプラズマを立て、窒化反応を促進するようにしている。この場合、ＤＣＳを処理容器内へ供給することにより、ウエハ表面上にＤＣＳが分子レベルで一層、或いは複数層吸着し、そして余分なＤＣＳを不活性ガスパージ、或いは真空引きで排除した後、ＮＨ３ を供給してプラズマを立てることによって低温での窒化を促進して窒化膜を形成し、この一連の工程を繰り返し行っている。
特開平１１−１７２４３９号公報 特開平２−９３０７１号公報 特開平６−４５２５６号公報 特開平１１−８７３４１号公報 特開２００６−２８７１９４号公報 特開２００６−２７８４８５号公報 特開２００６−１５６６２６号公報
上述のように窒化ガスであるＮＨ３ ガスを供給する時に高周波（ＲＦ）によりプラズマを立てて窒化反応を促進させることにより、プラズマを全く用いない場合と比較して成膜レート（成膜速度）を向上させることができるのみならず、堆積したシリコン窒化膜のストレスを高めることによって電子や正孔の移動度を改善することができるので、膜質を大幅に向上させることができる。更には、上記シリコン窒化膜は、これをメモリセルのチャージトラップ層として用いると、有効に作用することが知られている（特許文献７）。
ところで、半導体集積回路の更なる薄膜化及び高微細化により、上記したシリコン窒化膜の膜質特性についても、より厳しい規格が求められており、この結果、シリコン窒化膜の膜質特性である屈折率、Ｓｉ成分とＮ成分との組成比率、或いはストレス等について、より厳しく調整し、且つ制御された薄膜が求められている。
しかしながら、上述したような薄膜の膜質特性を十分に精度良く制御する方法が見い出されていないのが現状である。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、薄膜の膜質特性を精度良く制御することが可能な成膜方法及び成膜装置を提供することにある。
請求項１に係る発明は、複数枚の被処理体が収容されて真空引き可能になされた処理容器内に、シラン系ガスと窒化ガスとを供給して前記被処理体の表面にシリコン窒化膜よりなる薄膜を形成する成膜処理を行うようにした成膜方法において、前記シラン系ガスを供給するシラン系ガス供給工程と前記窒化ガスを供給する窒化ガス供給工程とを交互に繰り返し行うと共に、前記繰り返される複数の窒化ガス供給工程にはプラズマを立てる窒化ガス供給工程とプラズマを立てない窒化ガス供給工程とを含ませることにより前記薄膜の膜質を制御するようにしたことを特徴とする成膜方法である。
このように、複数枚の被処理体が収容されて真空引き可能になされた処理容器内に、シラン系ガスと窒化ガスとを供給して被処理体の表面にシリコン窒化膜よりなる薄膜を形成するに際して、シラン系ガスを供給するシラン系ガス供給工程と窒化ガスを供給する窒化ガス供給工程とを交互に繰り返し行うと共に、繰り返される複数の窒化ガス供給工程にはプラズマを立てる窒化ガス供給工程とプラズマを立てない窒化ガス供給工程とを含ませるようにしたので、薄膜の膜質特性を精度良く制御することができる。
この場合、例えば請求項２に記載したように、前記膜質は、屈折率、組成比及びストレスの内のいずれか１つである。
また例えば請求項３に記載したように、前記プラズマを立てる窒化ガス供給工程と前記プラズマを立てない窒化ガス供給工程とが混在されており、その比率が調整可能になされている。
また例えば請求項４に記載したように、前記プラズマを立てる窒化ガス供給工程と前記プラズマを立てない窒化ガス供給工程とが偏在されており、その比率が調整可能になされている。
また例えば請求項５に記載したように、前記シラン系ガス供給工程と前記窒化ガス供給工程との間には間欠期間が設けられており、該間欠期間には、前記処理容器内は不活性ガスパージされていること及び／又は全てのガスの供給が停止されて真空引きされている。
また例えば請求項６に記載したように、前記プラズマを立てる窒化ガス供給では、前記窒化ガスは前記処理容器内で高周波電力によって発生したプラズマによって活性化される。
また例えば請求項７に記載したように、前記窒化ガスの供給開始から所定の時間が経過した後に、前記高周波電力が印加される。
また例えば請求項８に記載したように、前記薄膜の成膜時の温度は、２５℃〜７００℃の範囲内である。
また例えば請求項９に記載したように、前記薄膜の成膜時の圧力は、１３Ｐａ（０．１Ｔｏｒｒ）〜１３３００Ｐａ（１００Ｔｏｒｒ）の範囲内である。
また例えば請求項１０に記載したように、前記シラン系ガスは、ジクロロシラン（ＤＣＳ）、ヘキサクロロジシラン（ＨＣＤ）、モノシラン［ＳｉＨ４ ］、ジシラン［Ｓｉ２ Ｈ６ ］、ヘキサメチルジシラザン（ＨＭＤＳ）、テトラクロロシラン（ＴＣＳ）、ジシリルアミン（ＤＳＡ）、トリシリルアミン（ＴＳＡ）、ビスターシャルブチルアミノシラン（ＢＴＢＡＳ）、トリメチルシラン（ＴＭＳ）、ジメチルシラン（ＤＭＳ）、モノメチルアミン（ＭＭＡ）、トリジメチルアミノシラン（３ＤＭＡＳ）よりなる群より選択される１以上のガスである。
また例えば請求項１１に記載したように、前記窒化ガスは、アンモニア［ＮＨ３ ］、窒素［Ｎ２ ］、一酸化二窒素［Ｎ２ Ｏ］、一酸化窒素［ＮＯ］よりなる群より選択される１以上のガスである。
また例えば請求項１２に記載したように、前記シリコン窒化膜には、不純物がドープされている。
請求項１３に係る発明は、被処理体に対して所定の薄膜を形成するための成膜装置において、真空引き可能になされた縦型の筒体状の処理容器と、前記被処理体を複数段に保持して前記処理容器内に挿脱される保持手段と、前記処理容器の外周に設けられる加熱手段と、前記処理容器内へシラン系ガスを供給するシラン系ガス供給手段と、前記処理容器内へ窒化ガスを供給する窒化ガス供給手段と、前記窒化ガスを活性化する活性化手段と、請求項１乃至１２のいずれか一項に記載した成膜方法を実行するように制御する制御手段と、を備えたことを特徴とする成膜装置である。
請求項１４に係る発明は、複数枚の被処理体が収容されて真空引き可能になされた処理容器内に、シラン系ガスと窒化ガスとを供給して前記被処理体の表面にＳｉＮ薄膜を形成するようにした成膜装置を用いて薄膜を形成するに際して、請求項１乃至１２のいずれか一項に記載の成膜方法を実行するように前記成膜装置を制御するコンピュータ読み取り可能なプログラムを記憶することを特徴とする記憶媒体である。
本発明に係る成膜方法及び成膜装置によれば、次のように優れた作用効果を発揮することができる。
複数枚の被処理体が収容されて真空引き可能になされた処理容器内に、シラン系ガスと窒化ガスとを供給して被処理体の表面にシリコン窒化膜よりなる薄膜を形成するに際して、シラン系ガスを供給するシラン系ガス供給工程と窒化ガスを供給する窒化ガス供給工程とを交互に繰り返し行うと共に、繰り返される複数の窒化ガス供給工程にはプラズマを立てる窒化ガス供給工程とプラズマを立てない窒化ガス供給工程とを含ませるようにしたので、薄膜の膜質特性を精度良く制御することができる。
以下に、本発明に係る成膜方法及び成膜装置の一実施例を添付図面に基づいて詳述する。
図１は本発明の係る成膜装置の一例を示す縦断面構成図、図２は成膜装置（加熱手段は省略）を示す横断面構成図である。尚、ここではシラン系ガスとしてジクロロシラン（ＤＣＳ）を用い、窒化ガスとしてアンモニアガス（ＮＨ３ ）を用い、上記ＮＨ３ ガスをプラズマにより活性化して窒化膜としてＳｉＮ膜を成膜する場合を例にとって説明する。
図示するように、プラズマを形成することができるこの成膜装置２は、下端が開口された有天井の円筒体状の処理容器４を有している。この処理容器４の全体は、例えば石英により形成されており、この処理容器４内の天井には、石英製の天井板６が設けられて封止されている。また、この処理容器４の下端開口部には、例えばステンレススチールにより円筒体状に成形されたマニホールド８がＯリング等のシール部材１０を介して連結されている。尚、ステンレス製のマニホールド８を設けないで、全体を円筒体状の石英製の処理容器で構成した装置もある。
上記処理容器４の下端は、上記マニホールド８によって支持されており、このマニホールド８の下方より複数枚の被処理体としての半導体ウエハＷを多段に載置した保持手段としての石英製のウエハボート１２が昇降可能に挿脱自在になされている。本実施例の場合において、このウエハボート１２の支柱１２Ａには、例えば５０〜１００枚程度の直径が３００ｍｍのウエハＷを略等ピッチで多段に支持できるようになっている。
このウエハボート１２は、石英製の保温筒１４を介してテーブル１６上に載置されており、このテーブル１６は、マニホールド８の下端開口部を開閉する例えばステンレススチール製の蓋部１８を貫通する回転軸２０上に支持される。
そして、この回転軸２０の貫通部には、例えば磁性流体シール２２が介設され、この回転軸２０を気密にシールしつつ回転可能に支持している。また、蓋部１８の周辺部とマニホールド８の下端部には、例えばＯリング等よりなるシール部材２４が介設されており、処理容器４内のシール性を保持している。
上記した回転軸２０は、例えばボートエレベータ等の昇降機構（図示せず）に支持されたアーム２６の先端に取り付けられており、ウエハボート１２及び蓋部１８等を一体的に昇降して処理容器４内へ挿脱できるようになされている。尚、上記テーブル１６を上記蓋部１８側へ固定して設け、ウエハボート１２を回転させることなくウエハＷの処理を行うようにしてもよい。
このマニホールド８には、処理容器４内の方へプラズマ化される窒化ガスとして、例えばアンモニア（ＮＨ３ ）ガスを供給する窒化ガス供給手段２８と、成膜ガスであるシラン系ガスとして例えばＤＣＳ（ジクロロシラン）ガスを供給するシラン系ガス供給手段３０と、パージガスとして不活性ガス、例えばＮ２ ガスを供給するパージガス供給手段３６とが設けられる。具体的には、上記窒化ガス供給手段２８は、上記マニホールド８の側壁を内側へ貫通して上方向へ屈曲されて延びる石英管よりなるガス分散ノズル３８を有している。このガス分散ノズル３８には、その長さ方向に沿って複数（多数）のガス噴射孔３８Ａが所定の間隔を隔てて形成されており、各ガス噴射孔３８Ａから水平方向に向けて略均一にアンモニアガスを噴射できるようになっている。
また同様に上記シラン系ガス供給手段３０も、上記マニホールド８の側壁を内側へ貫通して上方向へ屈曲されて延びる石英管よりなるガス分散ノズル４０を有している。このガス分散ノズル４０には、その長さ方向に沿って複数（多数）のガス噴射孔４０Ａが所定の間隔を隔てて形成されており、各ガス噴射孔４０Ａから水平方向に向けて略均一にシラン系ガスであるＤＣＳガスを噴射できるようになっている。
また同様に上記パージガス供給手段３６は、上記マニホールド８の側壁を貫通して設けたガスノズル４６を有している。上記各ノズル３８、４０、４６には、それぞれのガス通路４８、５０、５６が接続されている。そして、各ガス通路４８、５０、５６には、それぞれ開閉弁４８Ａ、５０Ａ、５６Ａ及びマスフローコントローラのような流量制御器４８Ｂ、５０Ｂ、５６Ｂが介設されており、ＮＨ３ ガス、ＤＣＳガス及びＮ２ ガスをそれぞれ流量制御しつつ供給できるようになっている。これらの各ガスの供給、供給停止、ガス流量の制御及び後述する高周波のオン・オフ制御等は例えばコンピュータ等よりなる制御手段６０により行われる。またこの制御手段６０は、上記制御に加え、この装置全体の動作も制御する。そして、この制御手段６０は、上記制御を行うためのプログラムが記憶されているフロッピディスクやフラッシュメモリやハードディスク等よりなる記憶媒体６２を有している。
一方、上記処理容器４の側壁の一部には、その高さ方向に沿ってプラズマを発生させて窒化ガスを活性化させる活性化手段６６が形成されると共に、この活性化手段６６に対向する処理容器４の反対側には、この内部雰囲気を真空排気するために処理容器４の側壁を、例えば上下方向へ削りとることによって形成した細長い排気口６８が設けられている。具体的には、上記活性化手段６６は、上記処理容器４の側壁を上下方向に沿って所定の幅で削りとることによって上下に細長い開口７０を形成し、この開口７０をその外側より覆うようにして断面凹部状になされた上下に細長い例えば石英製のプラズマ区画壁７２を容器外壁に気密に溶接接合することにより形成されている。
これにより、この処理容器４の側壁の一部を凹部状に外側へ窪ませることにより一側が処理容器４内へ開口されて連通された活性化手段６６が一体的に形成されることになる。すなわちプラズマ区画壁７２の内部空間は、プラズマボックスとなって上記処理容器４内に一体的に連通された状態となっている。上記開口７０は、ウエハボート１２に保持されている全てのウエハＷを高さ方向においてカバーできるように上下方向に十分に長く形成されている。
そして、上記プラズマ区画壁７２の両側壁の外側面には、その長さ方向（上下方向）に沿って互いに対向するようにして細長い一対のプラズマ電極７４が設けられると共に、このプラズマ電極７４にはプラズマ発生用の高周波電源７６が給電ライン７８を介して接続されており、上記プラズマ電極７４に例えば１３．５６ＭＨｚの高周波電圧を印加することによりプラズマを発生し得るようになっている。尚、この高周波電圧の周波数は１３．５６ＭＨｚに限定されず、他の周波数、例えば４００ｋＨｚ等を用いてもよい。
そして、上記処理容器４内を上方向に延びていく窒化ガス用のガス分散ノズル３８は途中で処理容器４の半径方向外方へ屈曲されて、上記プラズマ区画壁７２内の一番奥（処理容器４の中心より一番離れた部分）に位置され、この一番奥の部分に沿って上方に向けて起立させて設けられている。従って、高周波電源７６がオンされている時に上記ガス分散ノズル３８のガス噴射孔３８Ａから噴射されたアンモニアガスはここで活性化されて処理容器４の中心に向けて拡散しつつ流れるようになっている。
そして上記プラズマ区画壁７２の外側には、これを覆うようにして例えば石英よりなる絶縁保護カバー８０が取り付けられている。また、この絶縁保護カバー８０の内側部分には、図示しない冷媒通路が設けられており、冷却された窒素ガスや冷却水を流すことにより上記プラズマ電極７４を冷却し得るようになっている。
そして上記プラズマ区画壁７２の開口７０の外側近傍、すなわち開口７０の外側（処理容器４内）には、上記シラン系ガス用のガス分散ノズル４０が起立させて設けられており、このノズル４０に設けた各ガス噴射孔４０Ａより処理容器４の中心方向に向けてシラン系ガスを噴射し得るようになっている。
一方、上記開口７０に対向させて設けた排気口６８には、これを覆うようにして石英よりなる断面コ字状に成形された排気口カバー部材８２が溶接により取り付けられている。この排気口カバー部材８２は、上記処理容器４の側壁に沿って上方に延びており、処理容器４の上方のガス出口８４より図示しない真空ポンプや圧力調整弁等を介設した真空排気系により真空引きされる。そして、この処理容器４の外周を囲むようにしてこの処理容器４及びこの内部のウエハＷを加熱する筒体状の加熱手段８６が設けられている。
次に、以上のように構成された成膜装置２を用いて行なわれるプラズマによる本発明の成膜方法（いわゆるＡＬＤ成膜）について説明する。
本発明では、シラン系ガスを供給するシラン系ガス供給工程と窒化ガスを供給する窒化ガス供給工程とを交互に繰り返し行うと共に、繰り返される複数の窒化ガス供給工程にはプラズマを立てる窒化ガス供給工程とプラズマを立てない窒化ガス供給工程とを含ませることにより薄膜の膜質を制御するようにしてシリコン窒化膜（ＳｉＮ）よりなる薄膜を形成する。
この場合、具体的には、例えば第１〜第４実施形態に示すような成膜形態の内の１つを選択的に行って、薄膜の膜質特性を制御することになる。まず、本発明方法の第１実施形態について説明する。図３は本発明の成膜方法の各実施形態における各種ガスの供給のタイミングとＲＦ（高周波）の印加タイミングを示すタイミングチャートである。図３（Ａ）はＤＣＳガスの供給のタイミングを示し、図３（Ｂ）はＮＨ３ ガスの供給のタイミングを示し、図３（Ｃ）では本発明の第１実施形態におけるＲＦの印加タイミングを示し、図３（Ｄ）では本発明の第２実施形態におけるＲＦの印加タイミングを示し、図３（Ｅ）では本発明の第３実施形態におけるＲＦの印加タイミングを示し、図３（Ｆ）では本発明の第４実施形態におけるＲＦの印加タイミングを示す。そして、この図３は１バッチの成膜期間のタイミング状態を示している。また、図４は図３に示す第１〜第４実施形態によって形成される薄膜の断面を示す模式図である。
まず、常温の多数枚、例えば５０〜１００枚の３００ｍｍサイズの製品用のウエハＷが載置された状態のウエハボート１２を予め所定の温度になされた処理容器４内にその下方より上昇させてロードし、蓋部１８でマニホールド８の下端開口部を閉じることにより容器内を密閉する。
そして処理容器４内を真空引きして所定のプロセス圧力に維持すると共に、加熱手段８６への供給電力を増大させることにより、ウエハ温度を上昇させてプロセス温度を維持する。上記ＤＣＳガスをシラン系ガス供給手段３０から供給し、そして、ＮＨ３ ガスを窒化ガス供給手段２８から供給する。具体的には、図３に示すように、上記シラン系ガスを供給するシラン系ガス供給工程と上記窒化ガスを供給する窒化ガス供給工程とを交互に繰り返し行うと共に、上記繰り返される複数の窒化ガス供給工程にはプラズマを立てる窒化ガス供給工程とプラズマを立てない窒化ガス供給工程とが含まれるようにする。この際、上記シラン系ガス供給工程と窒化ガス供給工程との間には、パージを行う間欠期間を設けるようにするのがよい。尚、この間欠期間を設けなくてもよい。また隣り合うシラン系ガス供給工程同士間が１サイクルとなる。
これにより、回転しているウエハボート１２に支持されているウエハＷの表面にＳｉＮ薄膜を形成する。この際、ＮＨ３ ガスを供給する時に、常にプラズマを立てるようにするのではなく、プラズマを立てないで成膜するサイクルと、プラズマを立てて成膜するサイクルとが混在するように設定する。
この図３（Ｃ）に示す第１実施形態では、パルス状にＮＨ３ ガスである窒化ガスの供給工程を行っており、この窒化ガスの供給工程に同期させて１つ置きにＲＦをオンしてプラズマを立てるようにしている。すなわち、窒化ガス供給工程の全てにプラズマを立てるのではなく、プラズマを立てる窒化ガス供給工程とプラズマを立てない窒化ガス供給工程とを交互に行うようになっている。この場合、ウエハＷの表面には、図４（Ａ）に示すように薄膜が形成されていることになり、具体的には、プラズマを立てる窒化ガス供給工程ではプラズマにより窒化が促進されたＳｉＮ膜、すなわちプラズマＳｉＮ膜１００Ａと、プラズマを用いないで熱分解反応により形成されたＳｉＮ膜、すなわち熱ＳｉＮ膜１００Ｂとが交互に積層される。従って、窒化ガス供給工程においてＲＦをオンする場合とＲＦをオフする場合が”１：１”の関係になっている。
具体的なガスの供給に関しては、上記ＮＨ３ ガスはガス分散ノズル３８の各ガス噴射孔３８Ａから水平方向へ噴射され、また、ＤＣＳガスはガス分散ノズル４０の各ガス噴射孔４０Ａから水平方向へ噴射され、各ガスが反応してＳｉＮ薄膜が形成される。この場合、上記各ガスは、連続的に供給されるのではなく、図３に示すようにＤＣＳガスは間欠的に、パルス状に供給される（シラン系ガス供給工程）。上記工程によりガスがウエハ表面に吸着されることになる。ＮＨ３ ガスは上記シラン系ガス供給工程からタイミングをずらして同じくパルス状に供給される（窒化ガス供給工程）。
そして、上記窒化ガス供給工程の前後にはパージを行う間欠期間を挟み込んでおり、ＳｉＮ膜を一層ずつ繰り返し積層する。また間欠期間においては真空引きが継続されて容器内に残留するガスを排除している。そして、ＮＨ３ ガスを単独で流す時には、上述したように、１サイクル毎にＲＦ電源がパルス状にオンされてプラズマを立てる場合と、ＲＦ電源をオフしてプラズマを立てない場合とが繰り返し行われ、プラズマを立てた時にはＮＨ３ ガスが活性化されて活性種等が作られて反応が促進された状態で成膜がなされ、プラズマが立てられない時には反応速度が遅い状態で成膜がなされる。
この場合、プラズマを立てる時にはＮＨ３ ガスのパルスの供給期間の全期間に亘ってＲＦ電源をオンしてもよいし、ＮＨ３ ガスの１パルス内で供給開始から所定の時間Δｔが経過した後に、ＲＦ電源をオンするようにしてもよい。この所定の時間ΔｔとはＮＨ３ ガスの流量が安定するまでの時間であり、例えば２〜５秒程度である。このように、ＮＨ３ ガスの流量が安定化した後にＲＦ電源をオンすることにより、ウエハＷの面間方向（高さ方向）における活性種の濃度均一性を向上できる。また間欠期間では、不活性ガスであるＮ２ ガスを処理容器４内へ供給して残留ガスを排除するようにしてもよいし（不活性ガスパージ）、或いは、全てのガスの供給を停止したまま真空引きを継続して行うことにより（バキュームとも称す）、処理容器４内の残留ガスを排除するようにしてもよい。更には、間欠期間の前半はバキュームを行い、後半は不活性ガスパージを行うようにしてもよい。
この場合、シラン系ガスの供給期間（シラン系ガス供給工程）Ｔ１は２〜１０秒程度、窒化ガス供給期間（窒化ガス供給工程）Ｔ２は１０〜２０秒程度、前半の間欠期間Ｔ３は５〜１５秒程度、後半の間欠期間Ｔ４は５〜１５秒程度であるが、これらの各時間は単に一例を示したに過ぎず、この数値に限定されない。通常、１サイクルによって形成される膜厚は、プラズマを立てる場合には１．３Å／サイクル程度、プラズマを立てない場合には０．９Å／サイクル程度なので、目標膜厚が例えば５００Åであるならば、４５５サイクル程度繰り返し行うことになる。尚、図３（Ａ）に示す場合は、全部で２０サイクルであるが、これは発明の理解を容易にするために簡略化したものであり、必要とする膜厚にもよるが実際には上述したように４５５サイクル程度行うことになる。
ここで上記成膜処理のプロセス条件について説明すると、ＤＣＳガスの流量は５０〜２０００ｓｃｃｍの範囲内、例えば１０００ｓｃｃｍ（１ｓｌｍ）であり、ＮＨ３ ガスの流量は５００〜５０００ｓｃｃｍの範囲内、例えば１０００ｓｃｃｍである。
またプロセス温度はＣＶＤ成膜処理よりも低い温度であり、具体的には２５℃〜７００℃の範囲内、好ましくは４５０〜６３０℃の範囲内である。このプロセス温度が３００℃よりも低いと、反応が生ぜずにほとんど膜が堆積せず、また７００℃よりも高い場合には、膜質の劣るＣＶＤによる堆積膜が形成されてしまうのみならず、前工程ですでに形成されている金属膜等に熱的ダメージを与えてしまう。
またプロセス圧力は１３Ｐａ（０．１Ｔｏｒｒ）〜１３３００Ｐａ（１００Ｔｏｒｒ）の範囲内、好ましくは４０Ｐａ（０．３Ｔｏｒｒ）〜２６６Ｐａ（２Ｔｏｒｒ）の範囲内、より好ましくは９３Ｐ（０．７Ｔｏｒｒ）〜１０７Ｐ（０．８Ｔｏｒｒ）の範囲内であり、例えばシラン系ガス供給工程では１Ｔｏｒｒ、窒化ガス供給工程では０．３Ｔｏｒｒである。ここでプロセス圧力が１３Ｐａよりも小さい場合には、成膜レートが実用レベル以下になってしまう。またプロセス圧力が１３３００Ｐａまでは、ウエハＷに対する反応は吸着反応が主流であるので、膜質が良好な薄膜を高い成膜速度で安定的に堆積させることができ、良好な結果を得ることができる。
しかし、プロセス圧力が１３３００Ｐａよりも大きくなると、反応形態が吸着反応から気相反応へ移行してこの気相反応が主流となり、この結果、膜厚の面間及び面内均一性が低下するのみならず、気相反応に起因するパーティクルが急激に増大するので好ましくない。
次は、本発明の第２実施形態について説明する。この第２実施形態では図３（Ｄ）に示すように、２回置きの窒化ガス供給工程の時にＲＦをオフしてプラズマを立てないようにしている。すなわち、連続する２回の窒化ガス供給工程の時にプラズマを立て、次の窒化ガス供給工程の時にプラズマを立てないようにする、という一連の動作を繰り返し行っており、３回の窒化ガス供給工程で１回の割合でプラズマを立てないようにしている。
この場合には、窒化ガスの供給工程において、ＲＦをオンする場合とＲＦをオフする場合が”２：１”の関係になっている。このような第２実施形態では、図４（Ｂ）に示すように薄膜が形成される。すなわち、ウエハＷの表面には２層のプラズマＳｉＮ膜１００Ａが積層された上に１層の熱ＳｉＮ膜１００Ｂが積層される、という３層構造が繰り返し形成されて行くことになる。
次は、本発明の第３実施形態について説明する。この第３実施形態では図３（Ｅ）に示すように、３回置きの窒化ガス供給工程の時にＲＦをオフしてプラズマを立てないようにしている。すなわち、連続する３回の窒化ガス供給工程の時にプラズマを立て、次の窒化ガス供給工程の時にプラズマを立てないようにする、という一連の動作を繰り返し行っており、４回の窒化ガス供給工程で１回の割合でプラズマを立てないようにしている。
この場合には、窒化ガスの供給工程において、ＲＦをオンする場合とＲＦをオフする場合が”３：１”の関係になっている。このような第３実施形態では、図４（Ｃ）に示すように薄膜が形成される。すなわち、ウエハＷの表面には３層のプラズマＳｉＮ膜１００Ａが積層された上に１層の熱ＳｉＮ膜１００Ｂが積層される、という４層構造が繰り返し形成されて行くことになる。
尚、上記第１〜第３実施形態では、ＲＦをオンする場合とＲＦをオフする場合について”１：１”〜”３：１”の比率について説明したが、これらは単に一例を示したに過ぎず、窒化ガス供給工程の繰り返し回数”Ｎ”（Ｎは正の整数）に応じてあらゆる比率、例えば”１：Ｎ−１”〜”Ｎ−１：１”を採用することができる。
更には、上記第１〜第３実施形態では、ＲＦをオンする場合とＲＦをオフする場合とを、共に均等に分散させて混在させるようにしたが、これに限定されず、両者を偏在させるようにしてもよい。例えば図３（Ｆ）に示す本発明の第４実施形態のように、全ての窒化ガス供給工程の内、前半の半分はＲＦをオンし、後半の半分はＲＦをオフするようにしてもよい。この場合は、図４（Ｄ）に示すように前半の１０層でプラズマＳｉＮ膜１００Ａが積層され、後半の１０層で熱ＳＩＮ膜１００Ｂが形成されることになる。この第４実施形態では、ＲＦをオンする場合とＲＦをオフする場合が”１：１”の関係になっており、この比率は先の図３（Ｃ）及び図４（Ａ）に示す第１実施形態と同じである。このようにＲＦをオンする場合とＲＦをオフする場合とを偏在させて配列することは第２、第３実施形態等の全ての散在配列形態においても適用することができる。
＜膜質特性の評価＞
ここで、実際に上記第１〜第３実施形態を選択的に行って薄膜（ＳｉＮ膜）を形成した時の膜質特性等について検討したので、その評価結果について説明する。
図５はＲＦ（高周波）のオン、オフの実施態様と１サイクルの成膜レートとの関係を示すグラフ、図６はＲＦのオン、オフの実施態様と反射率との関係を示すグラフ、図７はＲＦのオン、オフの実施態様とストレスとの関係を示すグラフである。尚、図中、”ＴＯＰ”はウエハボートの上段に位置するウエハを示し、”ＣＴＲ”はウエハボートの中段に位置するウエハを示し、”ＢＴＭ”はウエハボートの下段に位置するウエハを示す。
また、ここでは参考のために、全ての窒化ガス供給工程においてプラズマを立てなかった場合（ＲＦ：ＯＮ＝０％）と、全ての窒化ガス供給工程においてプラズマを立てた場合（ＲＦ：ＯＮ＝１００％）のそれぞれの比較例を行った。
まず、図５に示すように成膜レートに関しては、全ての窒化ガス供給工程においてＲＦをオフにした場合（ＯＮ＝０％）には、最も成膜レートが低くて０．８９Å程度であり、そしてＲＦのＯＦＦ／ＯＮの比率においてＯＮの割合を増加して行くに従って、成膜レートは、１．１１Å程度、１．１７Å程度、１．１９Å程度となって順に増加しており、更にＯＮの比率が１００％になると、成膜レートは１．２６Å程度に達している。すなわち、ＲＦのＯＮの比率が高くなる程、プラズマによる窒化を促進させて成膜レートを大きくできることが理解できる。
次に、図６に示すように反射率に関しては、全ての窒化ガス供給工程においてＲＦをオフした場合（ＯＮ＝０％）には、最も反射率が高くて２．０５程度であり、ＲＦのＯＦＦ／ＯＮの比率においてＯＮの割合を増加して行くに従って、反射率は２．００程度、１．９９程度、１．９８程度となって精度良く、且つ僅かずつ確実に変化している。そして、ＯＮの比率が１００％になると、反射率は、１．９７程度になっている。このように、窒化ガス供給工程においてＲＦのオフ・オンの比率を変えることにより、成膜されたシリコン窒化膜の反射率を非常に高い精度でもって調整、或いは制御できることを理解することができる。
この薄膜の屈折率は、シリコン窒化膜中のＳｉ成分とＮ成分との組成比に依存して変化することは知られているので、上述のように屈折率を精度良く制御することにより、シリコン窒化膜中のＳｉ成分とＮ成分との比率も精度良く制御できることが理解できる。
ここで屈折率の変化は非常に僅かではあるが、この僅かの差が前述したように膜質特性に大きく影響を与えるので、実際のシリコン窒化膜の成膜処理において、この屈折率を精度良くコントロールすることが求められている。
次に、図７に示すようにストレスに関しては、全ての窒化ガス供給工程においてＲＦをオフした場合（ＯＮ＝０％）には、最もストレスが低くて０．２７〜０．３１ＧＰａ程度であり、ＲＦのＯＦＦ／ＯＮの比率においてＯＮの割合を増加して行くに従って、ストレスは０．３３〜０．３４ＧＰａ程度、０．３５〜０．４０ＧＰａ程度、０．３６〜０．４１ＧＰａ程度となって精度良く、且つ僅かずつ確実に変化している。そして、ＯＮの比率が１００％になると、ストレスは、０．６２〜０．６４ＧＰａ程度になっている。このように、窒化ガス供給工程においてＲＦのオフ・オンの比率を変えることにより、成膜されたシリコン窒化膜のストレスを非常に高い精度でもって調整、或いは制御できることを理解することができる。このストレスは、前述したように電子や正孔の移動度に大きな影響を与える。
尚、上述のようなＲＦのオフ／オンの比率は例えば制御手段６０より任意に選択できるようになっており、自動、或いはオペレータによる手動で選択できるようになっているのは勿論である。
このように、複数枚の被処理体である半導体ウエハＷが収容されて真空引き可能になされた処理容器４内に、シラン系ガスと窒化ガスとを供給して被処理体の表面にシリコン窒化膜よりなる薄膜を形成するに際して、シラン系ガスを供給するシラン系ガス供給工程と窒化ガスを供給する窒化ガス供給工程とを交互に繰り返し行うと共に、繰り返される複数の窒化ガス供給工程にはプラズマを立てる窒化ガス供給工程とプラズマを立てない窒化ガス供給工程とを含ませるようにしたので、薄膜の膜質特性を精度良く制御することができる。
尚、ここではシリコン窒化膜としてＳｉＮ膜を成膜する場合を例にとって説明したが、これに限定されず、不純物ドープ用のガス、例えばボロン含有ガスや炭化水素ガス等を供給して、Ｂ及び／又はＣ等の不純物がドープされたシリコン窒化膜を形成するような場合にも、本発明を適用することができる。
また上記各実施例では、シラン系ガスとしてＤＣＳガスを用いたが、これに限定されず、ジクロロシラン（ＤＣＳ）、ヘキサクロロジシラン（ＨＣＤ）、モノシラン［ＳｉＨ４ ］、ジシラン［Ｓｉ２ Ｈ６ ］、ヘキサメチルジシラザン（ＨＭＤＳ）、テトラクロロシラン（ＴＣＳ）、ジシリルアミン（ＤＳＡ）、トリシリルアミン（ＴＳＡ）、ビスターシャルブチルアミノシラン（ＢＴＢＡＳ）、トリメチルシラン（ＴＭＳ）、ジメチルシラン（ＤＭＳ）、モノメチルアミン（ＭＭＡ）、トリジメチルアミノシラン（３ＤＭＡＳ）よりなる群より選択される１以上のガスを用いることができる。
また、上記各実施例では、窒化ガスとしてＮＨ３ ガスを用いたが、これに限定されず、アンモニア［ＮＨ３ ］、窒素［Ｎ２ ］、一酸化二窒素［Ｎ２ Ｏ］、一酸化窒素［ＮＯ］よりなる群より選択される１以上のガスを用いることができる。
また被処理体としては、半導体ウエハに限定されず、ガラス基板やＬＣＤ基板等にも本発明を適用することができる。
本発明の係る成膜装置の一例を示す縦断面構成図である。 成膜装置（加熱手段は省略）を示す横断面構成図である。 本発明の成膜方法の各実施形態における各種ガスの供給のタイミングとＲＦ（高周波）の印加タイミングを示すタイミングチャートである。 図３に示す第１〜第４実施形態によって形成される薄膜の断面を示す模式図である。 ＲＦ（高周波）のオン、オフの実施態様と１サイクルの成膜レートとの関係を示すグラフである。 ＲＦのオン、オフの実施態様と反射率との関係を示すグラフである。 ＲＦのオン、オフの実施態様とストレスとの関係を示すグラフである。
符号の説明
２ 成膜装置
４ 処理容器
１２ ウエハボート（保持手段）
１８ 蓋部
２８ 窒化ガス供給手段
３０ シラン系ガス供給手段
３６ パージガス供給手段
３８，４０ ガス分散ノズル
６０ 制御手段
６２ 記憶媒体
６６ 活性化手段
７４ プラズマ電極
７６ 高周波電源
８６ 加熱手段
１００Ａ プラズマＳｉＮ膜
１００Ｂ 熱ＳｉＮ膜
Ｗ 半導体ウエハ（被処理体）

Claims (14)

  1. 複数枚の被処理体が収容されて真空引き可能になされた処理容器内に、シラン系ガスと窒化ガスとを供給して前記被処理体の表面にシリコン窒化膜よりなる薄膜を形成する成膜処理を行うようにした成膜方法において、
    前記シラン系ガスを供給するシラン系ガス供給工程と前記窒化ガスを供給する窒化ガス供給工程とを交互に繰り返し行うと共に、前記繰り返される複数の窒化ガス供給工程にはプラズマを立てる窒化ガス供給工程とプラズマを立てない窒化ガス供給工程とを含ませることにより前記薄膜の膜質を制御するようにしたことを特徴とする成膜方法。
  2. 前記膜質は、屈折率、組成比及びストレスの内のいずれか１つであることを特徴とする請求項１記載の成膜方法。
  3. 前記プラズマを立てる窒化ガス供給工程と前記プラズマを立てない窒化ガス供給工程とが混在されており、その比率が調整可能になされていることを特徴とする請求項１又は２記載の成膜方法。
  4. 前記プラズマを立てる窒化ガス供給工程と前記プラズマを立てない窒化ガス供給工程とが偏在されており、その比率が調整可能になされていることを特徴とする請求項１又は２記載の成膜方法。
  5. 前記シラン系ガス供給工程と前記窒化ガス供給工程との間には間欠期間が設けられており、該間欠期間には、前記処理容器内は不活性ガスパージされていること及び／又は全てのガスの供給が停止されて真空引きされていることを特徴とする請求項１乃至４のいずれか一項に記載の成膜方法。
  6. 前記プラズマを立てる窒化ガス供給では、前記窒化ガスは前記処理容器内で高周波電力によって発生したプラズマによって活性化されることを特徴とする請求項１乃至５のいずれか一項に記載の成膜方法。
  7. 前記窒化ガスの供給開始から所定の時間が経過した後に、前記高周波電力が印加されることを特徴とする請求項６記載の成膜方法。
  8. 前記薄膜の成膜時の温度は、２５℃〜７００℃の範囲内であることを特徴とする請求項１乃至７のいずれか一項に記載の成膜方法。
  9. 前記薄膜の成膜時の圧力は、１３Ｐａ（０．１Ｔｏｒｒ）〜１３３００Ｐａ（１００Ｔｏｒｒ）の範囲内であることを特徴とする請求項１乃至８のいずれか一項に記載の成膜方法。
  10. 前記シラン系ガスは、ジクロロシラン（ＤＣＳ）、ヘキサクロロジシラン（ＨＣＤ）、モノシラン［ＳｉＨ４ ］、ジシラン［Ｓｉ２ Ｈ６ ］、ヘキサメチルジシラザン（ＨＭＤＳ）、テトラクロロシラン（ＴＣＳ）、ジシリルアミン（ＤＳＡ）、トリシリルアミン（ＴＳＡ）、ビスターシャルブチルアミノシラン（ＢＴＢＡＳ）、トリメチルシラン（ＴＭＳ）、ジメチルシラン（ＤＭＳ）、モノメチルアミン（ＭＭＡ）、トリジメチルアミノシラン（３ＤＭＡＳ）よりなる群より選択される１以上のガスであることを特徴とする請求項１乃至９のいずれか一項に記載の成膜方法。
  11. 前記窒化ガスは、アンモニア［ＮＨ３ ］、窒素［Ｎ２ ］、一酸化二窒素［Ｎ２ Ｏ］、一酸化窒素［ＮＯ］よりなる群より選択される１以上のガスであることを特徴とする請求項１乃至１０のいずれか一項に記載の成膜方法。
  12. 前記シリコン窒化膜には、不純物がドープされていることを特徴とする請求項１乃至１１のいずれか一項に記載の成膜方法。
  13. 被処理体に対して所定の薄膜を形成するための成膜装置において、
    真空引き可能になされた縦型の筒体状の処理容器と、
    前記被処理体を複数段に保持して前記処理容器内に挿脱される保持手段と、
    前記処理容器の外周に設けられる加熱手段と、
    前記処理容器内へシラン系ガスを供給するシラン系ガス供給手段と、
    前記処理容器内へ窒化ガスを供給する窒化ガス供給手段と、
    前記窒化ガスを活性化する活性化手段と、
    請求項１乃至１２のいずれか一項に記載した成膜方法を実行するように制御する制御手段と、
    を備えたことを特徴とする成膜装置。
  14. 複数枚の被処理体が収容されて真空引き可能になされた処理容器内に、シラン系ガスと窒化ガスとを供給して前記被処理体の表面にＳｉＮ薄膜を形成するようにした成膜装置を用いて薄膜を形成するに際して、
    請求項１乃至１２のいずれか一項に記載の成膜方法を実行するように前記成膜装置を制御するコンピュータ読み取り可能なプログラムを記憶することを特徴とする記憶媒体。
JP2008009926A 2008-01-19 2008-01-19 成膜方法及び成膜装置 Expired - Fee Related JP4935687B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008009926A JP4935687B2 (ja) 2008-01-19 2008-01-19 成膜方法及び成膜装置
TW098100871A TWI421941B (zh) 2008-01-19 2009-01-10 半導體製程用之膜形成方法與設備
US12/320,018 US8080290B2 (en) 2008-01-19 2009-01-14 Film formation method and apparatus for semiconductor process
KR1020090003552A KR101105130B1 (ko) 2008-01-19 2009-01-16 반도체 처리용 성막 방법 및 장치
CN2009100055111A CN101488452B (zh) 2008-01-19 2009-01-19 半导体处理用的成膜方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008009926A JP4935687B2 (ja) 2008-01-19 2008-01-19 成膜方法及び成膜装置

Publications (2)

Publication Number Publication Date
JP2009170823A true JP2009170823A (ja) 2009-07-30
JP4935687B2 JP4935687B2 (ja) 2012-05-23

Family

ID=40891267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008009926A Expired - Fee Related JP4935687B2 (ja) 2008-01-19 2008-01-19 成膜方法及び成膜装置

Country Status (5)

Country Link
US (1) US8080290B2 (ja)
JP (1) JP4935687B2 (ja)
KR (1) KR101105130B1 (ja)
CN (1) CN101488452B (ja)
TW (1) TWI421941B (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013157491A (ja) * 2012-01-31 2013-08-15 Tokyo Electron Ltd 成膜装置
KR20150075066A (ko) * 2011-09-30 2015-07-02 도쿄엘렉트론가부시키가이샤 박막의 형성 방법 및 성막 장치
US20170103885A1 (en) 2014-06-25 2017-04-13 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device, substrate-processing apparatus, and recording medium
JP2017174983A (ja) * 2016-03-24 2017-09-28 東京エレクトロン株式会社 制御装置、基板処理システム、基板処理方法及びプログラム
JP2017533589A (ja) * 2014-10-24 2017-11-09 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー ケイ素含有膜の堆積のための組成物及びそれを使用した方法
JP2018050038A (ja) * 2016-09-07 2018-03-29 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ プラズマ支援および熱原子層堆積プロセスによる窒化膜形成
JP2018174327A (ja) * 2012-01-20 2018-11-08 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 無塩素の共形ＳｉＮ膜を蒸着させるための方法
US10559468B2 (en) 2010-04-15 2020-02-11 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US10629435B2 (en) 2016-07-29 2020-04-21 Lam Research Corporation Doped ALD films for semiconductor patterning applications
US10658172B2 (en) 2017-09-13 2020-05-19 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
US10679848B2 (en) 2016-07-01 2020-06-09 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10741458B2 (en) 2012-11-08 2020-08-11 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
US10804099B2 (en) 2014-11-24 2020-10-13 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US10832908B2 (en) 2016-11-11 2020-11-10 Lam Research Corporation Self-aligned multi-patterning process flow with ALD gapfill spacer mask
US10957514B2 (en) 2016-06-30 2021-03-23 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US11133180B2 (en) 2010-04-15 2021-09-28 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US11404275B2 (en) 2018-03-02 2022-08-02 Lam Research Corporation Selective deposition using hydrolysis
US11646198B2 (en) 2015-03-20 2023-05-09 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4943047B2 (ja) * 2006-04-07 2012-05-30 東京エレクトロン株式会社 処理装置及び処理方法
US8592325B2 (en) * 2010-01-11 2013-11-26 International Business Machines Corporation Insulating layers on different semiconductor materials
US9611544B2 (en) 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US20110256734A1 (en) 2010-04-15 2011-10-20 Hausmann Dennis M Silicon nitride films and methods
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US9076646B2 (en) 2010-04-15 2015-07-07 Lam Research Corporation Plasma enhanced atomic layer deposition with pulsed plasma exposure
US9373500B2 (en) 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US8956983B2 (en) 2010-04-15 2015-02-17 Novellus Systems, Inc. Conformal doping via plasma activated atomic layer deposition and conformal film deposition
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9390909B2 (en) 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US9685320B2 (en) 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
US8647993B2 (en) 2011-04-11 2014-02-11 Novellus Systems, Inc. Methods for UV-assisted conformal film deposition
JP5723678B2 (ja) * 2011-05-31 2015-05-27 東京エレクトロン株式会社 プラズマ処理装置及びそのガス供給方法
JP6047039B2 (ja) * 2012-04-20 2016-12-21 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
KR101924862B1 (ko) * 2012-08-31 2018-12-05 에스케이하이닉스 주식회사 반도체 소자 및 제조 방법
KR102207992B1 (ko) 2012-10-23 2021-01-26 램 리써치 코포레이션 서브-포화된 원자층 증착 및 등각막 증착
SG2013083241A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Conformal film deposition for gapfill
US10573511B2 (en) 2013-03-13 2020-02-25 Asm Ip Holding B.V. Methods for forming silicon nitride thin films
US9824881B2 (en) 2013-03-14 2017-11-21 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
US9564309B2 (en) 2013-03-14 2017-02-07 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
US9576790B2 (en) 2013-10-16 2017-02-21 Asm Ip Holding B.V. Deposition of boron and carbon containing materials
US9543140B2 (en) 2013-10-16 2017-01-10 Asm Ip Holding B.V. Deposition of boron and carbon containing materials
US9401273B2 (en) 2013-12-11 2016-07-26 Asm Ip Holding B.V. Atomic layer deposition of silicon carbon nitride based materials
US20150179316A1 (en) * 2013-12-23 2015-06-25 Intermolecular Inc. Methods of forming nitrides at low substrate temperatures
US9214334B2 (en) 2014-02-18 2015-12-15 Lam Research Corporation High growth rate process for conformal aluminum nitride
US9478411B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method to tune TiOx stoichiometry using atomic layer deposited Ti film to minimize contact resistance for TiOx/Ti based MIS contact scheme for CMOS
US9478438B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method and apparatus to deposit pure titanium thin film at low temperature using titanium tetraiodide precursor
US9576792B2 (en) 2014-09-17 2017-02-21 Asm Ip Holding B.V. Deposition of SiN
US9214333B1 (en) 2014-09-24 2015-12-15 Lam Research Corporation Methods and apparatuses for uniform reduction of the in-feature wet etch rate of a silicon nitride film formed by ALD
US9589790B2 (en) 2014-11-24 2017-03-07 Lam Research Corporation Method of depositing ammonia free and chlorine free conformal silicon nitride film
US9502238B2 (en) 2015-04-03 2016-11-22 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch
US10526701B2 (en) 2015-07-09 2020-01-07 Lam Research Corporation Multi-cycle ALD process for film uniformity and thickness profile modulation
US10410857B2 (en) 2015-08-24 2019-09-10 Asm Ip Holding B.V. Formation of SiN thin films
US9601693B1 (en) 2015-09-24 2017-03-21 Lam Research Corporation Method for encapsulating a chalcogenide material
US10121655B2 (en) 2015-11-20 2018-11-06 Applied Materials, Inc. Lateral plasma/radical source
US10074543B2 (en) 2016-08-31 2018-09-11 Lam Research Corporation High dry etch rate materials for semiconductor patterning applications
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US10454029B2 (en) 2016-11-11 2019-10-22 Lam Research Corporation Method for reducing the wet etch rate of a sin film without damaging the underlying substrate
US10134579B2 (en) 2016-11-14 2018-11-20 Lam Research Corporation Method for high modulus ALD SiO2 spacer
US11056353B2 (en) 2017-06-01 2021-07-06 Asm Ip Holding B.V. Method and structure for wet etch utilizing etch protection layer comprising boron and carbon
KR102155281B1 (ko) * 2017-07-28 2020-09-11 주성엔지니어링(주) 기판처리장치의 가스분사장치, 기판처리장치, 및 기판처리방법
JP6988629B2 (ja) * 2018-03-26 2022-01-05 東京エレクトロン株式会社 成膜方法及び成膜装置
US10580645B2 (en) 2018-04-30 2020-03-03 Asm Ip Holding B.V. Plasma enhanced atomic layer deposition (PEALD) of SiN using silicon-hydrohalide precursors
CN110581050A (zh) * 2018-06-07 2019-12-17 东京毅力科创株式会社 处理方法和等离子体处理装置
CN111958078B (zh) * 2020-09-27 2021-08-27 淄博晨启电子有限公司 一种高可靠性高浪涌冲击能力半导体防护器件的焊接工艺
KR20220081905A (ko) 2020-12-09 2022-06-16 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 증착용 실리콘 전구체

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049809A (ja) * 2004-06-28 2006-02-16 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体
JP2007138295A (ja) * 2005-11-18 2007-06-07 Tokyo Electron Ltd シングルチャンバ内で異なる堆積プロセスを実行する方法およびシステム

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0293071A (ja) 1988-09-29 1990-04-03 Toshiba Corp 薄膜の形成方法
JPH0645256A (ja) 1992-07-21 1994-02-18 Rikagaku Kenkyusho ガスパルスの供給方法およびこれを用いた成膜方法
US6342277B1 (en) * 1996-08-16 2002-01-29 Licensee For Microelectronics: Asm America, Inc. Sequential chemical vapor deposition
JP3529989B2 (ja) * 1997-09-12 2004-05-24 株式会社東芝 成膜方法及び半導体装置の製造方法
US5874368A (en) * 1997-10-02 1999-02-23 Air Products And Chemicals, Inc. Silicon nitride from bis(tertiarybutylamino)silane
JP3501284B2 (ja) * 2001-03-30 2004-03-02 富士通カンタムデバイス株式会社 半導体装置の製造方法
US6638879B2 (en) * 2001-12-06 2003-10-28 Macronix International Co., Ltd. Method for forming nitride spacer by using atomic layer deposition
JP2003347674A (ja) * 2002-05-30 2003-12-05 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
KR100496265B1 (ko) * 2002-11-29 2005-06-17 한국전자통신연구원 반도체 소자의 박막 형성방법
JP4293591B2 (ja) * 2003-01-23 2009-07-08 川崎マイクロエレクトロニクス株式会社 表示装置の製造方法
US7094708B2 (en) * 2003-01-24 2006-08-22 Tokyo Electron Limited Method of CVD for forming silicon nitride film on substrate
JP4403824B2 (ja) * 2003-05-26 2010-01-27 東京エレクトロン株式会社 シリコン窒化膜の成膜方法
US20050170104A1 (en) * 2004-01-29 2005-08-04 Applied Materials, Inc. Stress-tuned, single-layer silicon nitride film
JP4506677B2 (ja) * 2005-03-11 2010-07-21 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US7732342B2 (en) * 2005-05-26 2010-06-08 Applied Materials, Inc. Method to increase the compressive stress of PECVD silicon nitride films
JP4434149B2 (ja) * 2006-01-16 2010-03-17 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US7519885B2 (en) * 2006-03-31 2009-04-14 Tokyo Electron Limited Monitoring a monolayer deposition (MLD) system using a built-in self test (BIST) table

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049809A (ja) * 2004-06-28 2006-02-16 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体
JP2007138295A (ja) * 2005-11-18 2007-06-07 Tokyo Electron Ltd シングルチャンバ内で異なる堆積プロセスを実行する方法およびシステム

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11133180B2 (en) 2010-04-15 2021-09-28 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US11011379B2 (en) 2010-04-15 2021-05-18 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US10559468B2 (en) 2010-04-15 2020-02-11 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
KR20150075066A (ko) * 2011-09-30 2015-07-02 도쿄엘렉트론가부시키가이샤 박막의 형성 방법 및 성막 장치
KR101536226B1 (ko) * 2011-09-30 2015-07-13 도쿄엘렉트론가부시키가이샤 박막의 형성 방법 및 성막 장치
US9145604B2 (en) 2011-09-30 2015-09-29 Tokyo Electron Limited Thin film forming method and film forming apparatus
KR101630748B1 (ko) * 2011-09-30 2016-06-15 도쿄엘렉트론가부시키가이샤 박막의 형성 방법 및 성막 장치
US9777366B2 (en) 2011-09-30 2017-10-03 Tokyo Electron Limited Thin film forming method
JP2018174327A (ja) * 2012-01-20 2018-11-08 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 無塩素の共形ＳｉＮ膜を蒸着させるための方法
JP2013157491A (ja) * 2012-01-31 2013-08-15 Tokyo Electron Ltd 成膜装置
US10741458B2 (en) 2012-11-08 2020-08-11 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
US10229829B2 (en) 2014-06-25 2019-03-12 Kokusai Electric Corporation Method for manufacturing semiconductor device, substrate-processing apparatus, and recording medium
KR101920702B1 (ko) * 2014-06-25 2018-11-21 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US10163625B2 (en) 2014-06-25 2018-12-25 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device, substrate-processing apparatus, and recording medium
US10497561B2 (en) 2014-06-25 2019-12-03 Kokusai Electric Corporation Method for manufacturing semiconductor device, substrate-processing apparatus, and recording medium
JPWO2015199111A1 (ja) * 2014-06-25 2017-04-20 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US20170103885A1 (en) 2014-06-25 2017-04-13 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device, substrate-processing apparatus, and recording medium
JP2017533589A (ja) * 2014-10-24 2017-11-09 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー ケイ素含有膜の堆積のための組成物及びそれを使用した方法
US10804099B2 (en) 2014-11-24 2020-10-13 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US11646198B2 (en) 2015-03-20 2023-05-09 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
JP2017174983A (ja) * 2016-03-24 2017-09-28 東京エレクトロン株式会社 制御装置、基板処理システム、基板処理方法及びプログラム
KR102115642B1 (ko) * 2016-03-24 2020-05-26 도쿄엘렉트론가부시키가이샤 제어 장치, 기판 처리 시스템, 기판 처리 방법 및 프로그램
KR20170113217A (ko) * 2016-03-24 2017-10-12 도쿄엘렉트론가부시키가이샤 제어 장치, 기판 처리 시스템, 기판 처리 방법 및 프로그램
US10957514B2 (en) 2016-06-30 2021-03-23 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10679848B2 (en) 2016-07-01 2020-06-09 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10629435B2 (en) 2016-07-29 2020-04-21 Lam Research Corporation Doped ALD films for semiconductor patterning applications
JP2018050038A (ja) * 2016-09-07 2018-03-29 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ プラズマ支援および熱原子層堆積プロセスによる窒化膜形成
JP7022537B2 (ja) 2016-09-07 2022-02-18 ラム リサーチ コーポレーション プラズマ支援および熱原子層堆積プロセスによる窒化膜形成
US10832908B2 (en) 2016-11-11 2020-11-10 Lam Research Corporation Self-aligned multi-patterning process flow with ALD gapfill spacer mask
US10658172B2 (en) 2017-09-13 2020-05-19 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
US11404275B2 (en) 2018-03-02 2022-08-02 Lam Research Corporation Selective deposition using hydrolysis

Also Published As

Publication number Publication date
KR20090080019A (ko) 2009-07-23
CN101488452A (zh) 2009-07-22
CN101488452B (zh) 2012-02-08
US8080290B2 (en) 2011-12-20
JP4935687B2 (ja) 2012-05-23
TW201001548A (en) 2010-01-01
KR101105130B1 (ko) 2012-01-16
US20090191722A1 (en) 2009-07-30
TWI421941B (zh) 2014-01-01

Similar Documents

Publication Publication Date Title
JP4935687B2 (ja) 成膜方法及び成膜装置
JP5151260B2 (ja) 成膜方法及び成膜装置
JP4935684B2 (ja) 成膜方法及び成膜装置
JP5233562B2 (ja) 成膜方法及び成膜装置
JP4258518B2 (ja) 成膜方法、成膜装置及び記憶媒体
JP4893729B2 (ja) 成膜方法、成膜装置及び記憶媒体
JP5920242B2 (ja) 成膜方法及び成膜装置
JP4179311B2 (ja) 成膜方法、成膜装置及び記憶媒体
JP4929932B2 (ja) 成膜方法、成膜装置及び記憶媒体
JP4506677B2 (ja) 成膜方法、成膜装置及び記憶媒体
JP5699980B2 (ja) 成膜方法及び成膜装置
JP5190307B2 (ja) 成膜方法、成膜装置及び記憶媒体
JP5287964B2 (ja) 成膜方法及び成膜装置
JP4434149B2 (ja) 成膜方法、成膜装置及び記憶媒体
JP4396547B2 (ja) 成膜方法、成膜装置及び記憶媒体
TWI612561B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
JP5887962B2 (ja) 成膜装置
JP2009260151A (ja) 金属ドープ層の形成方法、成膜装置及び記憶媒体
JPWO2004066377A1 (ja) 被処理基板上にシリコン窒化膜を形成するｃｖｄ方法
US10774421B2 (en) Semiconductor device manufacturing method, substrate processing apparatus and recording medium
JP2006066884A (ja) 成膜方法、成膜装置及び記憶媒体
JP5082595B2 (ja) 成膜装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees