KR101920702B1 - 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 Download PDF

Info

Publication number
KR101920702B1
KR101920702B1 KR1020167035779A KR20167035779A KR101920702B1 KR 101920702 B1 KR101920702 B1 KR 101920702B1 KR 1020167035779 A KR1020167035779 A KR 1020167035779A KR 20167035779 A KR20167035779 A KR 20167035779A KR 101920702 B1 KR101920702 B1 KR 101920702B1
Authority
KR
South Korea
Prior art keywords
gas
substrate
film
supplying
carbon
Prior art date
Application number
KR1020167035779A
Other languages
English (en)
Other versions
KR20170018343A (ko
Inventor
요시노부 나카무라
기요히코 마에다
요시로 히로세
료타 호리이케
요시토모 하시모토
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20170018343A publication Critical patent/KR20170018343A/ko
Application granted granted Critical
Publication of KR101920702B1 publication Critical patent/KR101920702B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

표면에 산화막이 형성된 기판을 준비하는 공정과, 산화막의 표면을 전처리하는 공정과, 기판에 대하여 원료 가스를 공급하는 공정과, 기판에 대하여 탄소 함유 가스를 공급하는 공정과, 기판에 대하여 질소 함유 가스를 공급하는 공정을 비동시로 행하는 사이클을 소정 횟수 행하거나, 기판에 대하여 원료 가스를 공급하는 공정과, 기판에 대하여 탄소 및 질소를 포함하는 가스를 공급하는 공정을 비동시로 행하는 사이클을 소정 횟수 행하거나, 기판에 대하여 탄소를 포함하는 원료 가스를 공급하는 공정과, 기판에 대하여 질소 함유 가스를 공급하는 공정을 비동시로 행하는 사이클을 소정 횟수 행함으로써, 전처리 후의 산화막의 표면 상에, 탄소를 포함하는 질화막을 형성하는 공정을 갖는다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE-PROCESSING APPARATUS, AND PROGRAM}
본 발명은 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램에 관한 것이다.
반도체 장치(디바이스)의 제조 공정의 일 공정으로서, 표면에 실리콘 산화막(SiO2막, 이하, SiO막이라고도 함) 등의 산화막이 형성된 기판 상에, 보호막으로서, 실리콘 질화막(Si3N4막, 이하, SiN막이라고도 함) 등의 질화막을 형성하는 공정이 행하여지는 경우가 있다. 산화막 상에 형성한 질화막에 의해, 기판에 대하여 에칭 처리를 행할 때, 산화막을 보호할 수 있다.
일본 특허 공개 제2007-067324호 공보
그러나, 질화막의 막 두께를 얇게 하면, 질화막이 갖는 보호막으로서의 기능이 저하되어버리는 경우가 있다. 그 결과, 기판에 대하여 에칭 처리를 행할 때, 산화막이 대미지를 받아버리는 경우가 있다. 본 발명의 목적은, 질화막이 갖는 보호막으로서의 기능의 저하를 억제하는 것이 가능한 기술을 제공하는 데 있다.
본 발명의 일 형태에 의하면,
표면에 산화막이 형성된 기판을 준비하는 공정과,
상기 산화막의 표면을 전처리하는 공정과,
상기 기판에 대하여 원료 가스를 공급하는 공정과, 상기 기판에 대하여 탄소 함유 가스를 공급하는 공정과, 상기 기판에 대하여 질소 함유 가스를 공급하는 공정을 비동시로 행하는 사이클을 소정 횟수 행하거나, 상기 기판에 대하여 원료 가스를 공급하는 공정과, 상기 기판에 대하여 탄소 및 질소를 포함하는 가스를 공급하는 공정을 비동시로 행하는 사이클을 소정 횟수 행하거나, 상기 기판에 대하여 탄소를 포함하는 원료 가스를 공급하는 공정과, 상기 기판에 대하여 질소 함유 가스를 공급하는 공정을 비동시로 행하는 사이클을 소정 횟수 행함으로써, 상기 전처리 후의 상기 산화막의 표면 상에, 탄소를 포함하는 질화막을 형성하는 공정,
을 갖는 기술이 제공된다.
본 발명에 따르면, 질화막이 갖는 보호막으로서의 기능의 저하를 억제하는 것이 가능하게 된다.
도 1은 본 발명의 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리 로의 개략 구성도이며, 처리 로 부분을 종단면도로 도시하는 도면이다.
도 2는 본 발명의 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리 로의 일부의 개략 구성도이며, 처리 로의 일부를 도 1의 A-A선 단면도로 도시하는 도면이다.
도 3은 본 발명의 실시 형태에서 적합하게 사용되는 기판 처리 장치의 컨트롤러의 개략 구성도이며, 컨트롤러의 제어계를 블록도로 도시하는 도면이다.
도 4는 본 발명의 일 실시 형태의 성막 시퀀스에 있어서의 가스 공급의 타이밍을 도시하는 도면이다.
도 5는 본 발명의 일 실시 형태의 성막 시퀀스에 있어서의 가스 공급의 타이밍의 변형예를 도시하는 도면이다.
도 6은 본 발명의 일 실시 형태의 성막 시퀀스에 있어서의 가스 공급의 타이밍의 변형예를 도시하는 도면이다.
도 7은 본 발명의 일 실시 형태의 성막 시퀀스에 있어서의 가스 공급의 타이밍의 변형예를 도시하는 도면이다.
도 8은 본 발명의 일 실시 형태의 성막 시퀀스에 있어서의 가스 공급의 타이밍의 변형예를 도시하는 도면이다.
도 9는 기판 상에 형성된 막의 단면 구조를 도시하는 도면이다.
도 10은 기판 상에 형성된 막의 단면 구조를 도시하는 도면이다.
도 11은 기판 상에 형성된 막의 단면 구조를 도시하는 도면이다.
도 12는 기판 상에 형성된 막의 단면 구조를 도시하는 도면이다.
도 13의 (a)는 처리 대상의 기판의 단면 구조를, (b)는 성막 처리 후의 기판의 단면 구조를, (c)는 열처리 후의 기판의 단면 구조를 도시하는 도면이다.
도 14의 (a)는 실시예에서의 에칭 내성의 평가 결과를, (b)는 비교예에서의 에칭 내성의 평가 결과를 각각 도시하는 도면이다.
도 15는 본 발명의 다른 실시 형태에서 적합하게 사용되는 기판 처리 장치의 처리 로의 개략 구성도이며, 처리 로 부분을 종단면도로 도시하는 도면이다.
도 16은 본 발명의 다른 실시 형태에서 적합하게 사용되는 기판 처리 장치의 처리 로의 개략 구성도이며, 처리 로 부분을 종단면도로 도시하는 도면이다.
<제1 실시 형태>
이하, 본 발명의 제1 실시 형태에 대해서, 주로 도 1 내지 도 4를 사용해서 설명한다.
(1) 기판 처리 장치의 구성
먼저, 제1 기판 처리부로서의 기판 처리 장치의 구성에 대해서, 도 1 내지 도 3을 사용해서 설명한다. 도 1에 도시한 바와 같이, 처리 로(202)는, 가열 기구(온도 조정부)로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 보유 지지판으로서의 히터 베이스(도시하지 않음)에 지지됨으로써 수직으로 설치되어 있다. 히터(207)는, 후술하는 바와 같이 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원 형상으로 반응 용기(처리 용기)를 구성하는 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화 실리콘(SiC) 등의 내열성 재료로 이루어지고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 통 중공부에는, 처리실(제1 처리실)(201)이 형성되어 있다. 처리실(201)은, 기판으로서의 웨이퍼(200)를 후술하는 보트(217)에 의해 수평 자세로 수직 방향으로 다단으로 정렬한 상태에서 수용 가능하게 구성되어 있다.
처리실(201) 내에는, 노즐(249a, 249b)이, 반응관(203)의 하부를 관통하도록 설치되어 있다. 노즐(249a, 249b)은, 예를 들어 석영 또는 SiC 등의 내열성 재료로 이루어진다. 노즐(249a, 249b)에는, 가스 공급관(232a, 232b)이 각각 접속되어 있다. 가스 공급관(232b)에는 가스 공급관(232c)이 접속되어 있다. 이와 같이, 반응관(203)에는, 2개의 노즐(249a, 249b)과, 3개의 가스 공급관(232a 내지 232c)이 설치되어 있어, 처리실(201) 내에 복수 종류의 가스를 공급할 수 있도록 구성되어 있다.
단, 본 실시 형태의 처리 로(202)는 상술한 형태에 한정되지 않는다. 예를 들어, 반응관(203)의 하방에, 반응관(203)을 지지하는 금속제의 매니폴드를 설치하고, 각 노즐을, 매니폴드의 측벽을 관통하도록 설치해도 된다. 이 경우, 매니폴드에, 후술하는 배기관(231)을 더 설치해도 된다. 이 경우에도, 배기관(231)을 매니폴드가 아니라, 반응관(203)의 하부에 설치해도 된다. 이와 같이, 처리 로(202)의 노구부를 금속제로 하고, 이 금속제의 노구부에 노즐 등을 설치해도 된다.
가스 공급관(232a 내지 232c)에는, 상류 방향에서부터 순서대로, 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a 내지 241c) 및 개폐 밸브인 밸브(243a 내지 243c)가 각각 설치되어 있다. 가스 공급관(232a, 232b)의 밸브(243a, 243b)보다도 하류측에는, 불활성 가스를 공급하는 가스 공급관(232d, 232e)이 각각 접속되어 있다. 가스 공급관(232d, 232e)에는, 상류 방향에서부터 순서대로, 유량 제어기(유량 제어부)인 MFC(241d, 241e) 및 개폐 밸브인 밸브(243d, 243e)가 각각 설치되어 있다.
가스 공급관(232a)의 선단부에는, 노즐(249a)이 접속되어 있다. 노즐(249a)은, 도 2에 도시한 바와 같이, 반응관(203)의 내벽과 웨이퍼(200)와의 사이에서의 평면에서 보아 원환 형상의 공간에, 반응관(203)의 내벽 하부로부터 상부를 따라, 웨이퍼(200)의 적재 방향 상방을 향해서 상승되도록 설치되어 있다. 즉, 노즐(249a)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 설치되어 있다. 즉, 노즐(249a)은, 처리실(201) 내에 반입된 각 웨이퍼(200)의 단부(주연부)의 측방에 웨이퍼(200)의 표면(평탄면)과 수직으로 설치되어 있다. 노즐(249a)은, L자형의 롱 노즐로서 구성되어 있고, 그 수평부는 반응관(203)의 하부 측벽을 관통하도록 설치되어 있고, 그 수직부는 적어도 웨이퍼 배열 영역의 일단측으로부터 타단측을 향해서 상승되도록 설치되어 있다. 노즐(249a)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a)이 형성되어 있다. 가스 공급 구멍(250a)은, 반응관(203)의 중심을 향하도록 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되고, 각각이 동일한 개구 면적을 갖고, 또한 동일한 개구 피치로 형성되어 있다.
가스 공급관(232b)의 선단부에는, 노즐(249b)이 접속되어 있다. 노즐(249b)은, 가스 분산 공간인 버퍼실(237) 내에 설치되어 있다. 버퍼실(237)은, 반응관(203)의 내벽과 격벽(237a)과의 사이에 형성되어 있다. 버퍼실(237)(격벽(237a))은, 도 2에 도시한 바와 같이, 반응관(203)의 내벽과 웨이퍼(200)와의 사이에서의 평면에서 보아 원환 형상의 공간에, 또한 반응관(203)의 내벽의 하부로부터 상부에 걸치는 부분에, 웨이퍼(200)의 적재 방향을 따라서 설치되어 있다. 즉, 버퍼실(237)(격벽(237a))은, 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 설치되어 있다. 격벽(237a)의 웨이퍼(200)와 대향(인접)하는 면의 단부에는, 가스를 공급하는 가스 공급 구멍(250c)이 형성되어 있다. 가스 공급 구멍(250c)은, 반응관(203)의 중심을 향하도록 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250c)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되고, 각각이 동일한 개구 면적을 갖고, 또한 동일한 개구 피치로 형성되어 있다.
노즐(249b)은, 버퍼실(237)의 가스 공급 구멍(250c)이 형성된 단부와 반대측의 단부에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 적재 방향 상방을 향해서 상승되도록 설치되어 있다. 즉, 노즐(249b)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 설치되어 있다. 즉, 노즐(249b)은, 처리실(201) 내에 반입된 웨이퍼(200)의 단부의 측방에 웨이퍼(200)의 표면과 수직으로 설치되어 있다. 노즐(249b)은 L자형의 롱 노즐로서 구성되어 있고, 그 수평부는 반응관(203)의 하부 측벽을 관통하도록 설치되어 있고, 그 수직부는 적어도 웨이퍼 배열 영역의 일단측으로부터 타단측을 향해서 상승되도록 설치되어 있다. 노즐(249b)의 측면에는, 가스를 공급하는 가스 공급 구멍(250b)이 형성되어 있다. 가스 공급 구멍(250b)은, 버퍼실(237)의 중심을 향하도록 개구되어 있다. 가스 공급 구멍(250b)은, 가스 공급 구멍(250c)과 마찬가지로, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되어 있다. 버퍼실(237) 내와 처리실(201) 내의 차압이 작은 경우, 복수의 가스 공급 구멍(250b)의 개구 면적 및 개구 피치를, 상류측(하부)으로부터 하류측(상부)에 걸쳐 각각 동일하게 하면 된다. 또한, 버퍼실(237) 내와 처리실(201) 내의 차압이 큰 경우, 가스 공급 구멍(250b)의 개구 면적을 상류측으로부터 하류측을 향해서 서서히 크게 하거나, 가스 공급 구멍(250b)의 개구 피치를 상류측으로부터 하류측을 향해서 서서히 작게 하거나 하면 된다.
가스 공급 구멍(250b)의 각각의 개구 면적이나 개구 피치를, 상류측으로부터 하류측에 걸쳐서 상술한 바와 같이 조절함으로써, 가스 공급 구멍(250b) 각각으로부터, 유속의 차는 있지만, 유량이 거의 동량인 가스를 분출시키는 것이 가능하게 된다. 그리고, 이들 복수의 가스 공급 구멍(250b) 각각으로부터 분출되는 가스를, 일단, 버퍼실(237) 내에 도입함으로써, 버퍼실(237) 내에서 가스의 유속 차의 균일화를 행하는 것이 가능하게 된다. 복수의 가스 공급 구멍(250b) 각각으로부터 버퍼실(237) 내에 분출된 가스는, 버퍼실(237) 내에서 입자 속도가 완화된 후, 복수의 가스 공급 구멍(250c)으로부터 처리실(201) 내에 분출된다. 복수의 가스 공급 구멍(250b) 각각으로부터 버퍼실(237) 내에 분출된 가스는, 가스 공급 구멍(250c) 각각으로부터 처리실(201) 내에 분출될 때는, 균일한 유량과 유속을 갖는 가스가 된다.
이와 같이, 본 실시 형태에서는, 반응관(203)의 측벽의 내벽과, 반응관(203) 내에 반입된 복수매의 웨이퍼(200)의 단부(주연부)로 정의되는 평면에서 보아 원환 형상의 세로로 긴 공간 내, 즉, 원통 형상의 공간 내에 배치한 노즐(249a, 249b) 및 버퍼실(237)을 경유해서 가스를 반송하고 있다. 그리고, 노즐(249a, 249b) 및 버퍼실(237)에 각각 개구된 가스 공급 구멍(250a 내지 250c)으로부터, 웨이퍼(200)의 근방에서 처음으로 반응관(203) 내에 가스를 분출시키고 있다. 그리고, 반응관(203) 내에서의 가스의 주된 흐름을, 웨이퍼(200)의 표면과 평행한 방향, 즉, 수평 방향으로 하고 있다. 이러한 구성으로 함으로써, 각 웨이퍼(200)에 균일하게 가스를 공급할 수 있어, 각 웨이퍼(200)에 형성되는 막의 막 두께 균일성을 향상시키는 것이 가능하게 된다. 웨이퍼(200)의 표면 상을 흐른 가스, 즉, 반응 후의 잔류 가스는, 배기구, 즉, 후술하는 배기관(231)의 방향을 향해서 흐른다. 단, 이 잔류 가스의 흐름의 방향은, 배기구의 위치에 따라 적절히 특정되며, 수직 방향에 한한 것이 아니다.
가스 공급관(232a)으로부터는, 소정 원소를 포함하는 원료 가스로서, 예를 들어 소정 원소로서의 Si 및 할로겐 원소를 포함하는 할로실란 원료 가스가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다.
할로실란 원료 가스란, 기체 상태의 할로실란 원료, 예를 들어 상온 상압 하에서 액체 상태인 할로실란 원료를 기화함으로써 얻어지는 가스나, 상온 상압 하에서 기체 상태인 할로실란 원료 등을 말한다. 할로실란 원료란, 할로겐기를 갖는 실란 원료를 말한다. 할로겐기에는, 클로로기, 플루오로기, 브로모기, 요오드기 등이 포함된다. 즉, 할로겐기에는, 염소(Cl), 불소(F), 브롬(Br), 요오드(I) 등의 할로겐 원소가 포함된다. 할로실란 원료는, 할로겐화물의 일종이라고도 할 수 있다. 본 명세서에서 「원료」라는 말을 사용한 경우에는, 「액체 상태인 액체 원료」를 의미하는 경우, 「기체 상태인 원료 가스」를 의미하는 경우, 또는, 그 양쪽을 의미하는 경우가 있다.
할로실란 원료 가스로서는, 예를 들어 Si 및 Cl을 포함하는 원료 가스, 즉, 클로로실란 원료 가스를 사용할 수 있다. 클로로실란 원료 가스는, 후술하는 성막 처리에서 실리콘원(Si 소스)으로서 작용한다. 클로로실란 원료 가스로서는, 예를 들어 디클로로실란(SiH2Cl2, 약칭: DCS) 가스를 사용할 수 있다.
가스 공급관(232b)으로부터는, 원료 가스와는 화학 구조(분자 구조)가 상이한 반응 가스로서, 예를 들어 질소(N) 함유 가스가, MFC(241b), 밸브(243b), 노즐(249b), 버퍼실(237)을 통해서 처리실(201) 내에 공급된다. N 함유 가스로서는, 예를 들어 질화수소계 가스를 사용할 수 있다. 질화수소계 가스는, N 및 H의 2 원소만으로 구성되는 물질이라고도 할 수 있으며, 후술하는 성막 처리에서, 질화 가스, 즉, 질소원(N 소스)으로서 작용한다. 질화수소계 가스로서는, 예를 들어 암모니아(NH3) 가스를 사용할 수 있다.
가스 공급관(232c)으로부터는, 원료 가스와는 화학 구조가 상이한 반응 가스로서, 예를 들어 탄소(C) 함유 가스가, MFC(241c), 밸브(243c), 가스 공급관(232b), 노즐(249b), 버퍼실(237)을 통해서 처리실(201) 내에 공급된다. C 함유 가스로서는, 예를 들어 탄화수소계 가스를 사용할 수 있다. 탄화수소계 가스는, C 및 H의 2 원소만으로 구성되는 물질이라고도 할 수 있으며, 후술하는 성막 처리에서 탄소원(C 소스)으로서 작용한다. 탄화수소계 가스로서는, 예를 들어 프로필렌(C3H6) 가스를 사용할 수 있다.
가스 공급관(232a, 232b)으로부터는, 개질 가스가, MFC(241a, 241b), 밸브(243a, 243b), 노즐(249a, 249b), 버퍼실(237)을 통해서 처리실(201) 내에 공급된다.
개질 가스로서는, 플라즈마 여기 상태의 N 함유 가스를 사용할 수 있다. N 함유 가스로서는, 예를 들어 NH3 가스, 디아젠(N2H2) 가스, 히드라진(N2H4) 가스, N3H8 가스로 이루어지는 군에서 선택되는 적어도 1개를 사용할 수 있다.
또한, 개질 가스로서는, 플라즈마 여기 상태의 불활성 가스를 사용할 수 있다. 불활성 가스로서는, 질소(N2) 가스 및 희가스로 이루어지는 군에서 선택되는 적어도 1개를 사용할 수 있다. 희가스로서는, 아르곤(Ar) 가스, 헬륨(He) 가스, 네온(Ne) 가스 및 크세논(Xe) 가스로 이루어지는 군에서 선택되는 적어도 1개를 사용할 수 있다.
또한, 개질 가스로서는, 플라즈마 여기 상태의 수소(H) 함유 가스를 사용할 수 있다. H 함유 가스로서는, 예를 들어 수소(H2) 가스 및 중수소(D2) 가스로 이루어지는 군에서 선택되는 적어도 1개를 사용할 수 있다.
또한, 개질 가스로서는, 플라즈마 여기 상태의 산소(O) 함유 가스를 사용할 수 있다. O 함유 가스로서는, 예를 들어 산소(O2) 가스를 사용할 수 있다. 또한, 개질 가스로서는, 예를 들어 오존(O3) 가스나, O2 가스 및 H2 가스(O2+H2 가스)를 비플라즈마 여기 상태로 사용할 수도 있다.
가스 공급관(232d, 232e)으로부터는, 불활성 가스로서, 예를 들어 N2 가스가, 각각 MFC(241d, 241e), 밸브(243d, 243e), 가스 공급관(232a, 232b), 노즐(249a, 249b), 버퍼실(237)을 통해서 처리실(201) 내에 공급된다.
주로, 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해, 원료 가스 공급계(제1 공급계)가 구성된다. 노즐(249a)을 원료 가스 공급계에 포함해서 생각해도 된다. 원료 가스 공급계를 원료 공급계라고 칭할 수도 있다. 가스 공급관(232a)으로부터 할로실란 원료 가스를 흘리는 경우, 원료 가스 공급계를, 할로실란 원료 가스 공급계, 또는, 할로실란 원료 공급계라고 칭할 수도 있다.
또한, 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해, N 함유 가스 공급계(제2 공급계)가 구성된다. 노즐(249b), 버퍼실(237)을 N 함유 가스 공급계에 포함해서 생각해도 된다. N 함유 가스 공급계를, 질화 가스 공급계, 또는, 질화제 공급계라고 칭할 수도 있다. 가스 공급관(232b)으로부터 질화수소계 가스를 흘리는 경우, N 함유 가스 공급계를, 질화수소계 가스 공급계, 또는, 질화수소 공급계라고 칭할 수도 있다.
또한, 주로, 가스 공급관(232c), MFC(241c), 밸브(243c)에 의해, C 함유 가스 공급계(제3 공급계)가 구성된다. 가스 공급관(232b)의 가스 공급관(232c)과의 접속부로부터 하류측, 노즐(249b), 버퍼실(237)을 C 함유 가스 공급계에 포함해서 생각해도 된다. 가스 공급관(232c)으로부터 탄화수소계 가스를 공급하는 경우, C 함유 가스 공급계를, 탄화수소계 가스 공급계, 또는, 탄화수소 공급계라고 칭할 수도 있다.
또한, 가스 공급관(232a, 232b)으로부터 상술한 개질 가스를 공급하는 경우, 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해 구성되는 가스 공급계나, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해 구성되는 가스 공급계를, 개질 가스 공급계(제4 공급계)라고 칭할 수도 있다. 노즐(249a, 249b), 버퍼실(237)을 개질 가스 공급계에 포함해서 생각해도 된다.
상술한 N 함유 가스 공급계 및 C 함유 가스 공급계 중, 어느 하나, 또는, 양쪽의 가스 공급계를, 반응 가스 공급계라고 칭할 수도 있다. 또한, 상술한 원료 가스, 반응 가스 및 개질 가스 중, 어느 하나, 또는, 모든 가스를, 처리 가스라고 칭할 수도 있다. 또한, 원료 가스 공급계, 반응 가스 공급계 및 개질 가스 공급계 중, 어느 하나, 또는, 모든 가스 공급계를, 처리 가스 공급계라고 칭할 수도 있고, 또한 간단히 공급계라고 칭할 수도 있다.
또한, 주로, 가스 공급관(232d, 232e), MFC(241d, 241e), 밸브(243d, 243e)에 의해, 불활성 가스 공급계가 구성된다. 불활성 가스 공급계를, 퍼지 가스 공급계, 또는, 캐리어 가스 공급계라고 칭할 수도 있다.
버퍼실(237) 내에는, 도 2에 도시한 바와 같이, 도전체로 이루어지고, 가늘고 긴 구조를 갖는 2개의 막대 형상 전극(269, 270)이 반응관(203)의 하부로부터 상부에 걸쳐 웨이퍼(200)의 배열 방향을 따라서 배치되어 있다. 막대 형상 전극(269, 270) 각각은, 노즐(249b)과 평행하게 설치되어 있다. 막대 형상 전극(269, 270) 각각은, 상부로부터 하부에 걸쳐 전극 보호관(275)에 의해 덮임으로써 보호되어 있다. 막대 형상 전극(269, 270) 중 어느 한쪽은, 정합기(272)를 통해서 고주파 전원(273)에 접속되고, 다른 쪽은, 기준 전위인 접지에 접속되어 있다. 고주파 전원(273)으로부터 막대 형상 전극(269, 270) 사이에 고주파(RF) 전력을 인가함으로써, 막대 형상 전극(269, 270) 사이의 플라즈마 생성 영역(224)에 플라즈마가 생성된다. 주로, 막대 형상 전극(269, 270), 전극 보호관(275)에 의해 플라즈마 발생기(플라즈마 발생부)로서의 플라즈마원이 구성된다. 정합기(272), 고주파 전원(273)을 플라즈마원에 포함해서 생각해도 된다. 플라즈마원은, 후술하는 바와 같이, 가스를 플라즈마 여기, 즉, 플라즈마 상태로 여기(활성화)시키는 플라즈마 여기부(활성화 기구)로서 기능한다.
전극 보호관(275)은, 막대 형상 전극(269, 270) 각각을 버퍼실(237) 내의 분위기와 격리한 상태에서 버퍼실(237) 내에 삽입할 수 있는 구조로 되어 있다. 전극 보호관(275)의 내부의 O 농도가 외기(대기)의 O 농도와 동일 정도이면, 전극 보호관(275) 내에 각각 삽입된 막대 형상 전극(269, 270)은, 히터(207)에 의한 열로 산화되어버린다. 전극 보호관(275)의 내부에 N2 가스 등의 불활성 가스를 충전해 두거나, 불활성 가스 퍼지 기구를 사용해서 전극 보호관(275)의 내부를 N2 가스 등의 불활성 가스로 퍼지함으로써, 전극 보호관(275)의 내부의 O 농도를 저감시켜, 막대 형상 전극(269, 270)의 산화를 방지할 수 있다.
반응관(203)에는, 처리실(201) 내의 분위기를 배기하는 배기관(231)이 설치되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 통해서, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있는 밸브이다. 주로, 배기관(231), APC 밸브(244), 압력 센서(245)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함해서 생각해도 된다.
반응관(203)의 하방에는, 반응관(203)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 설치되어 있다. 시일 캡(219)은, 반응관(203)의 하단에 수직 방향 하측으로부터 맞닿아지도록 구성되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속으로 이루어지고, 원반 형상으로 형성되어 있다. 시일 캡(219)의 상면에는, 반응관(203)의 하단과 맞닿는 시일 부재로서의 O링(220)이 설치되어 있다. 시일 캡(219)의 처리실(201)과 반대측에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 시일 캡(219)을 관통해서 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 수직으로 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 보트(217)를 처리실(201) 내외로 반입 및 반출하는 것이 가능하도록 구성되어 있다. 즉, 보트 엘리베이터(115)는, 보트(217), 즉 웨이퍼(200)를 처리실(201) 내외로 반송하는 반송 장치(반송 기구)로서 구성되어 있다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를 수평 자세이면서 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜서 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료로 이루어진다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료로 이루어지는 단열판(218)이 수평 자세로 다단으로 지지되어 있다. 이 구성에 의해, 히터(207)로부터의 열이 시일 캡(219)측에 전해지기 어렵게 되어 있다. 단, 본 실시 형태는 이와 같은 형태에 한정되지 않는다. 예를 들어, 보트(217)의 하부에 단열판(218)을 설치하지 않고, 석영이나 SiC 등의 내열성 재료로 이루어지는 통 형상의 부재로서 구성된 단열 통을 설치해도 된다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에의 통전 상태를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포가 되도록 구성되어 있다. 온도 센서(263)는, 노즐(249a, 249b)과 마찬가지로 L자형으로 구성되어 있고, 반응관(203)의 내벽을 따라 설치되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는 내부 버스(121e)를 통해서, CPU(121a)와 데이터 교환 가능하도록 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이, 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 기판 처리 공정에서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있게 조합된 것이며, 프로그램으로서 기능한다. 이하, 이 프로세스 레시피나 제어 프로그램 등을 총칭하여, 간단히 프로그램이라고도 한다. 또한, 프로세스 레시피를, 간단히 레시피라고도 한다. 본 명세서에서 프로그램이라는 말을 사용한 경우에는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는, 그 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 유지되는 메모리 영역(워크 에리어)으로서 구성되어 있다.
I/O 포트(121d)는 상술한 MFC(241a 내지 241e), 밸브(243a 내지 243e), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 히터(207), 온도 센서(263), 회전 기구(267), 보트 엘리베이터(115), 정합기(272), 고주파 전원(273) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 프로세스 레시피를 판독하도록 구성되어 있다. CPU(121a)는, 판독한 프로세스 레시피의 내용을 따르도록, MFC(241a 내지 241e)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243e)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작, 정합기(272)에 의한 임피던스 조정 동작, 고주파 전원(273)에의 전력 공급 등을 제어하도록 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(예를 들어, 자기 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리나 메모리 카드 등의 반도체 메모리)(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 간단히 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 말을 사용한 경우에는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는, 그 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터에의 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용해서 행해도 된다.
(2) 성막 처리
상술한 기판 처리 장치를 사용하여, 반도체 장치(디바이스)의 제조 공정의 일 공정으로서, 산화막이 형성된 기판 상에, 보호막으로서, C를 포함하는 질화막을 형성하는 시퀀스 예에 대해서, 도 4를 사용해서 설명한다. 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
도 4에 도시하는 성막 시퀀스에서는,
표면에 산화막으로서의 실리콘 산화막(SiO막)이 형성된 기판으로서의 웨이퍼(200)를 준비하는 스텝(기판 준비 스텝)과,
SiO막의 표면을 전처리하는 스텝(전처리 스텝)과,
웨이퍼(200)에 대하여 원료 가스로서 DCS 가스를 공급하는 스텝 1과, 웨이퍼(200)에 대하여 C 함유 가스로서 C3H6 가스를 공급하는 스텝 2와, 웨이퍼(200)에 대하여 N 함유 가스로서 NH3 가스를 공급하는 스텝 3을 비동시로(교대로) 행하는 사이클을 소정 횟수(n회) 행함으로써, 전처리 후의 SiO막의 표면 상에, 보호막으로서, C를 포함하는 실리콘 질화막(SiN막)을 형성하는 스텝(보호막 형성 스텝),
을 행한다. C를 포함하는 SiN막을, C가 첨가(도프)된 SiN막, 또는, C 함유 SiN막이라고도 한다.
또한, 도 4에 도시하는 전처리 스텝에서는,
웨이퍼(200)에 대하여 DCS 가스를 공급하는 스텝 1p와, 웨이퍼(200)에 대하여 C3H6 가스를 공급하는 스텝 2p와, 웨이퍼(200)에 대하여 NH3 가스를 공급하는 스텝 3p를 비동시로 행하는 사이클을 소정 횟수(m회) 행하고,
이때, SiO막을 산소원(O 소스)으로서 사용함으로써 SiO막의 표면 상에, 시드층으로서, O 및 C를 포함하는 실리콘 질화층(SiN층)을 형성한다. O 및 C를 포함하는 SiN층을, C가 첨가된 실리콘 산질화층(SiON층), 또는, C 함유 SiON층이라고도 한다.
상기에서, m은 1 이상의 정수이다. 또한, n은 m보다도 큰 정수, 즉, 2 이상의 정수이다. 본 명세서에서는, 도 4에 도시하는 성막 처리의 시퀀스를, 편의상, 이하와 같이 나타내는 경우도 있다. 이하의 변형예나 다른 실시 형태의 설명에서도, 마찬가지의 표기를 사용하기로 한다.
(DCS→C3H6→NH3)×m→(DCS→C3H6→NH3)×n ⇒ C 함유 SiN막/O 및 C를 포함하는 SiN층
본 명세서에서 「웨이퍼」라는 말을 사용한 경우에는, 「웨이퍼 그 자체」를 의미하는 경우나, 「웨이퍼와 그 표면에 형성된 소정의 층이나 막 등과의 적층체(집합체)」를 의미하는 경우, 즉, 표면에 형성된 소정의 층이나 막 등을 포함해서 웨이퍼라 칭하는 경우가 있다. 또한, 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우에는, 「웨이퍼 그 자체의 표면(노출면)」을 의미하는 경우나, 「웨이퍼 상에 형성된 소정의 층이나 막 등의 표면, 즉, 적층체로서의 웨이퍼의 최표면」을 의미하는 경우가 있다.
따라서, 본 명세서에서 「웨이퍼에 대하여 소정의 가스를 공급한다」라고 기재한 경우에는, 「웨이퍼 그 자체의 표면(노출면)에 대하여 소정의 가스를 직접 공급한다」는 것을 의미하는 경우나, 「웨이퍼 상에 형성되어 있는 층이나 막 등에 대하여, 즉, 적층체로서의 웨이퍼의 최표면에 대하여 소정의 가스를 공급한다」는 것을 의미하는 경우가 있다. 또한, 본 명세서에서 「웨이퍼 상에 소정의 층(또는 막)을 형성한다」라고 기재한 경우에는, 「웨이퍼 그 자체의 표면(노출면) 상에 소정의 층(또는 막)을 직접 형성한다」는 것을 의미하는 경우나, 「웨이퍼 상에 형성되어 있는 층이나 막 등의 위, 즉, 적층체로서의 웨이퍼의 최표면 상에 소정의 층(또는 막)을 형성한다」는 것을 의미하는 경우가 있다.
또한, 본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 동의이다.
(기판 준비 스텝)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)되면, 도 1에 도시한 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는 보트 엘리베이터(115)에 의해 들어 올려져서 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은 O링(220)을 통해서 반응관(203)의 하단을 시일한 상태가 된다.
웨이퍼(200)의 표면의 적어도 일부에는, 상술한 바와 같이, 산화막인 SiO막이 미리 형성되어 있다. 이 막은, 후술하는 전처리 스텝에서, 시드층 중에 첨가되는 O의 공급원, 즉, O 소스로서 기능한다. 또한, 이 막은, 후술하는 전처리 스텝에서, 보호막을 형성할 때의 하지막의 적어도 일부가 된다. 또한, 이 막은, 후술하는 에칭 처리에 있어서, 보호막에 의해 보호되는 보호 대상의 막이라고 할 수도 있다. SiO막은, 웨이퍼(200)의 표면 전역을 덮도록 형성되어 있어도 되고, 그 일부만을 덮도록 형성되어 있어도 된다. 산화막으로서는, SiO막 외에, 예를 들어 실리콘 산질화막(SiON막), 실리콘 산탄화막(SiOC막), 실리콘 산탄질화막(SiOCN막) 등의 Si 함유막이나, 알루미늄 산화막(AlO막), 하프늄 산화막(HfO막), 지르코늄 산화막(ZrO막), 티타늄 산화막(TiO막) 등의 금속 산화막, 즉, 고유전율 절연막(High-k막)이 형성되어 있어도 된다. 여기에서 말하는 산화막(또는 산질화막, 산탄화 막, 산탄질화막)에는, 예를 들어 CVD 처리나, 플라즈마 CVD 처리나, 열산화 처리나, 플라즈마 산화 처리 등의 소정의 처리를 실시함으로써, 의도적으로 형성된 산화막 외에, 반송 중 등에 대기에 노출되는 것 등으로 자연스럽게 형성된 자연 산화막이 포함된다.
(압력·온도 조정 스텝)
처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)으로 되도록, 진공 펌프(246)에 의해 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다. 진공 펌프(246)는, 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 항상 작동시킨 상태를 유지한다. 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 성막 온도로 되도록 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포로 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에의 통전 상태가 피드백 제어된다. 히터(207)에 의한 처리실(201) 내의 가열은, 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다. 또한, 회전 기구(267)에 의한 보트(217) 및 웨이퍼(200)의 회전을 개시한다. 회전 기구(267)에 의한 보트(217) 및 웨이퍼(200)의 회전은, 적어도, 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다.
(전처리 스텝)
그 후, 다음 3개의 스텝, 즉, 스텝 1p 내지 3p를 실행한다.
[스텝 1p]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200)에 대하여 DCS 가스를 공급한다.
구체적으로는, 밸브(243a)를 개방하고, 가스 공급관(232a) 내에 DCS 가스를 흘린다. DCS 가스는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 DCS 가스가 공급되게 된다. 이때 동시에 밸브(243d)를 개방하고, 가스 공급관(232d) 내에 N2 가스를 흘린다. N2 가스는, MFC(241d)에 의해 유량 조정되어, DCS 가스와 함께 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다.
또한, 노즐(249b) 내나 버퍼실(237) 내에의 DCS 가스의 침입을 방지하기 위해서, 밸브(243e)를 개방하고, 가스 공급관(232e) 내에 N2 가스를 흘린다. N2 가스는, 가스 공급관(232b), 노즐(249b), 버퍼실(237)을 통해서 처리실(201) 내에 공급되어, 배기관(231)으로부터 배기된다.
이때, APC 밸브(244)를 적정하게 조정하여, 처리실(201) 내의 압력을, 예를 들어 1 내지 2666Pa, 바람직하게는 67 내지 1333Pa의 범위 내의 압력으로 한다. MFC(241a)로 제어하는 DCS 가스의 공급 유량은, 예를 들어 1 내지 2000sccm, 바람직하게는 10 내지 1000sccm의 범위 내의 유량으로 한다. MFC(241d, 241e)로 제어하는 N2 가스의 공급 유량은, 각각 예를 들어 100 내지 10000sccm의 범위 내의 유량으로 한다. DCS 가스를 웨이퍼(200)에 대하여 공급하는 시간, 즉, 가스 공급 시간(조사 시간)은, 예를 들어 1 내지 120초, 바람직하게는 1 내지 60초의 범위 내의시간으로 한다. 히터(207)의 온도는, 웨이퍼(200)의 온도가, 예를 들어 250 내지 700℃, 바람직하게는 300 내지 650℃, 보다 바람직하게는 350 내지 600℃의 범위 내의 온도가 되는 온도로 설정한다.
웨이퍼(200)의 온도가 250℃ 미만이 되면, 웨이퍼(200) 상에 DCS가 화학 흡착되기 어려워져, 실용적인 성막 속도가 얻어지지 않게 되는 경우가 있다. 웨이퍼(200)의 온도를 250℃ 이상으로 함으로써 이것을 해소하는 것이 가능하게 된다. 웨이퍼(200)의 온도를 300℃ 이상, 나아가 350℃ 이상으로 함으로써, 웨이퍼(200) 상에 DCS를 보다 충분히 흡착시키는 것이 가능하게 되고, 보다 충분한 성막 속도가 얻어지게 된다.
웨이퍼(200)의 온도가 700℃를 초과하면, CVD 반응이 너무 강해짐(과잉 기상 반응이 발생함)으로써, 막 두께 균일성이 악화되기 쉬워져, 그 제어가 곤란해져버린다. 웨이퍼(200)의 온도를 700℃ 이하로 함으로써, 적정한 기상 반응을 발생시킬 수 있음으로써, 막 두께 균일성의 악화를 억제할 수 있고, 그 제어가 가능하게 된다. 특히 웨이퍼(200)의 온도를 650℃ 이하, 나아가 600℃ 이하로 함으로써, 기상 반응보다도 표면 반응이 우세해져, 막 두께 균일성을 확보하기 쉬워져, 그 제어가 용이하게 된다.
따라서, 웨이퍼(200)의 온도는 250 내지 700℃, 바람직하게는 300 내지 650℃, 보다 바람직하게는 350 내지 600℃의 범위 내의 온도로 하는 것이 좋다.
상술한 조건 하에서 웨이퍼(200)에 대하여 DCS 가스를 공급함으로써, 웨이퍼(200)(표면의 SiO막을 포함하는 하지막) 상에 제1층으로서, 예를 들어 1 원자층 미만 내지 수 원자층 정도의 두께의 Cl을 포함하는 Si 함유층이 형성된다. Cl을 포함하는 Si 함유층은, Cl을 포함하는 Si층이어도 되고, DCS의 흡착층이어도 되고, 그 양쪽을 포함하고 있어도 된다. 또한, 제1층 중에는, 하지인 SiO막에 포함되어 있던 O가 도입되는 경우가 있다. 즉, 제1층으로서, O 및 Cl을 포함하는 Si 함유층이 형성되는 경우가 있다. 본 명세서에서는, O를 포함하게 된 제1층(O 및 Cl을 포함하는 Si 함유층)에 대해서도, 편의상, 간단히, Cl을 포함하는 Si 함유층이라 칭하는 경우가 있다.
Cl을 포함하는 Si층이란, Si에 의해 구성되고 Cl을 포함하는 연속적인 층 외에, 불연속인 층이나, 이들이 겹쳐서 생긴 Cl을 포함하는 Si 박막도 포함하는 총칭이다. Si에 의해 구성되고 Cl을 포함하는 연속적인 층을, Cl을 포함하는 Si 박막이라고 하는 경우도 있다. Cl을 포함하는 Si층을 구성하는 Si는, Cl과의 결합이 완전히 끊어져 있지 않은 것 외에, Cl과의 결합이 완전히 끊어져 있는 것도 포함한다.
DCS의 흡착층은, DCS 분자로 구성되는 연속적인 흡착층 외에, 불연속인 흡착층도 포함한다. 즉, DCS의 흡착층은, DCS 분자로 구성되는 1 분자층 또는 1 분자층 미만의 두께의 흡착층을 포함한다. DCS의 흡착층을 구성하는 DCS 분자는, Si와 Cl과의 결합이나 Si와 H와의 결합이 일부 끊어진 것도 포함한다. 즉, DCS의 흡착층은, DCS의 물리 흡착층이어도 되고, DCS의 화학 흡착층이어도 되고, 그 양쪽을 포함하고 있어도 된다.
여기서, 1 원자층 미만의 두께의 층이란 불연속으로 형성되는 원자층을 의미하고 있고, 1 원자층의 두께의 층이란 연속적으로 형성되는 원자층을 의미하고 있다. 1 분자층 미만의 두께의 층이란 불연속으로 형성되는 분자층을 의미하고 있고, 1 분자층의 두께의 층이란 연속적으로 형성되는 분자층을 의미하고 있다. Cl을 포함하는 Si 함유층은, Cl을 포함하는 Si층과 DCS의 흡착층의 양쪽을 포함할 수 있다. 단, 상술한 바와 같이, Cl을 포함하는 Si 함유층에 대해서는 「1 원자층」, 「수 원자층」 등의 표현을 사용해서 나타내기로 한다.
DCS 가스가 자기분해(열분해)되는 조건 하, 즉, DCS 가스의 열분해 반응이 발생하는 조건 하에서는, 웨이퍼(200) 상에 Si가 퇴적됨으로써 Cl을 포함하는 Si층이 형성된다. DCS 가스가 자기분해(열분해)되지 않는 조건 하, 즉, DCS 가스의 열분해 반응이 발생하지 않는 조건 하에서는, 웨이퍼(200) 상에 DCS가 흡착됨으로써 DCS의 흡착층이 형성된다. 웨이퍼(200) 상에 DCS의 흡착층을 형성하는 것보다도, 웨이퍼(200) 상에 Cl을 포함하는 Si층을 형성하는 것이, 성막 레이트를 더 높게 할 수 있는 점에서는 바람직하다.
웨이퍼(200) 상에 형성되는 제1층의 두께가 수 원자층을 초과하면, 후술하는 스텝 3p에서의 개질의 작용이 제1층의 전체에 미치지 않게 된다. 또한, 웨이퍼(200) 상에 형성 가능한 제1층의 두께의 최솟값은 1 원자층 미만이다. 따라서, 제1층의 두께는 1 원자층 미만 내지 수 원자층 정도로 하는 것이 바람직하다. 제1층의 두께를 1 원자층 이하, 즉, 1 원자층 또는 1 원자층 미만으로 함으로써, 후술하는 스텝 3p에서의 개질의 작용을 상대적으로 높일 수 있어, 스텝 3p에서의 개질에 필요로 하는 시간을 단축할 수 있다. 스텝 1p에서의 제1층의 형성에 필요로 하는 시간을 단축할 수도 있다. 결과로서, 1 사이클당 처리 시간을 단축할 수 있어, 전체적인 처리 시간을 단축하는 것도 가능하게 된다. 즉, 성막 레이트를 높게 하는 것도 가능하게 된다. 또한, 제1층의 두께를 1 원자층 이하로 함으로써, 막 두께 균일성의 제어성을 높이는 것도 가능하게 된다.
제1층이 형성된 후, 밸브(243a)를 폐쇄하고, DCS 가스의 공급을 정지한다. 이때, APC 밸브(244)는 개방한 상태 그대로 두고, 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 미반응 또는 제1층의 형성에 기여한 후의 DCS 가스를 처리실(201) 내로부터 배제한다. 이때, 밸브(243d, 243e)는 개방한 상태 그대로 두고, N2 가스의 처리실(201) 내에의 공급을 유지한다. N2 가스는 퍼지 가스로서 작용하고, 이에 의해, 처리실(201) 내에 잔류하는 가스를 처리실(201) 내로부터 배제하는 효과를 높일 수 있다.
이때, 처리실(201) 내에 잔류하는 가스를 완전히 배제하지 않아도 되고, 처리실(201) 내를 완전히 퍼지하지 않아도 된다. 처리실(201) 내에 잔류하는 가스가 미량이면, 그 후에 행하여지는 스텝 2p에서 악영향이 발생하지 않는다. 처리실(201) 내에 공급하는 N2 가스의 유량도 대유량으로 할 필요는 없으며, 예를 들어 반응관(203)(처리실(201))의 용적과 동일 정도의 양의 N2 가스를 공급함으로써, 스텝 2p에서 악영향이 발생하지 않을 정도의 퍼지를 행할 수 있다. 이와 같이, 처리실(201) 내를 완전히 퍼지하지 않음으로써, 퍼지 시간을 단축하고, 스루풋을 향상시킬 수 있다. N2 가스의 소비를 필요 최소한으로 억제하는 것도 가능하게 된다.
원료 가스로서는, DCS 가스 외에, 예를 들어 모노클로로실란(SiH3Cl, 약칭: MCS) 가스, 트리클로로실란(SiHCl3, 약칭: TCS) 가스, 테트라클로로실란, 즉 실리콘테트라클로라이드(SiCl4, 약칭: STC) 가스, 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스, 옥타클로로트리실란(Si3Cl8, 약칭: OCTS) 가스, 모노실란(SiH4, 약칭: MS) 가스, 디실란(Si2H6, 약칭: DS) 가스, 트리실란(Si3H8, 약칭: TS) 가스 등의 무기 원료 가스를 사용할 수 있다. 또한, 원료 가스로서는, 예를 들어 테트라키스디메틸아미노실란(Si[N(CH3)2]4, 약칭: 4DMAS) 가스, 트리스디메틸아미노실란(Si[N(CH3)2]3H, 약칭: 3DMAS) 가스, 비스디에틸아미노실란(Si[N(C2H5)2]2H2, 약칭: BDEAS) 가스, 비스터셔리부틸아미노실란(SiH2[NH(C4H9)]2, 약칭: BTBAS) 가스 등의 유기 원료 가스를 사용할 수 있다. Cl을 포함하는 원료 가스를 사용하는 경우에는, 조성식 중(1 분자 중)에서의 Cl 수가 적은 원료를 사용하는 것이 바람직하고, 예를 들어 DCS 가스나 MCS 가스를 사용하는 것이 바람직하다.
불활성 가스로서는, N2 가스 외에, 예를 들어 Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다.
[스텝 2p]
스텝 1p가 종료한 후, 처리실(201) 내의 웨이퍼(200)에 대하여 C3H6 가스를 공급한다.
이 스텝에서는, 밸브(243c, 243d, 243e)의 개폐 제어를, 스텝 1p에서의 밸브(243a, 243d, 243e)의 개폐 제어와 마찬가지의 수순으로 행한다. C3H6 가스는, 가스 공급관(232c)으로부터 가스 공급관(232b), 노즐(249b), 버퍼실(237)을 통해서 처리실(201) 내에 공급된다. MFC(241c)로 제어하는 C3H6 가스의 공급 유량은, 예를 들어 100 내지 10000sccm의 범위 내의 유량으로 한다. 처리실(201) 내의 압력은, 예를 들어 1 내지 5000Pa, 바람직하게는 1 내지 4000Pa의 범위 내의 압력으로 한다. 처리실(201) 내에서의 C3H6 가스의 분압은, 예를 들어 0.01 내지 4950Pa의 범위 내의 압력으로 한다. C3H6 가스를 웨이퍼(200)에 대하여 공급하는 시간, 즉, 가스 공급 시간(조사 시간)은, 예를 들어 1 내지 200초, 바람직하게는 1 내지 120초, 보다 바람직하게는 1 내지 60초의 범위 내의 시간으로 한다. 기타 처리 조건은, 예를 들어 스텝 1p와 마찬가지의 처리 조건으로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 C3H6 가스를 공급함으로써, 웨이퍼(200) 상에 형성된 제1층(O 및 Cl을 포함하는 Si 함유층)의 표면 상에, 1 원자층 미만의 C 함유층, 즉, 불연속인 C 함유층이 형성된다. C 함유층은, C층이어도 되고, C3H6의 화학 흡착층이어도 되고, 그 양쪽을 포함하고 있어도 된다. 또한, 후술하는 스텝 3p에서, C 함유층이 형성된 제1층과 NH3 가스와의 반응, 즉, O 및 C를 포함하는 실리콘 질화층(O 및 C를 포함하는 SiN층)의 형성을 확실하게 행하기 위해서는, 제1층의 표면 상에의 C3H6의 흡착 반응이 포화되기 전에, 즉, 제1층의 표면 상에 형성되는 C3H6의 흡착층(화학 흡착층) 등의 C 함유층이 연속층으로 되기 전에(불연속층인 동안에), C3H6 가스의 공급을 정지하는 것이 바람직하다.
제1층의 표면 상에 C 함유층이 형성된 후, 밸브(243c)를 폐쇄하고, C3H6 가스의 공급을 정지한다. 그리고, 스텝 1p와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 미반응 또는 C 함유층의 형성에 기여한 후의 C3H6 가스나 반응 부생성물을 처리실(201) 내로부터 배제한다. 이때, 처리실(201) 내에 잔류하는 가스 등을 완전히 배제하지 않아도 되는 점은, 스텝 1p와 마찬가지이다.
C 함유 가스로서는, C3H6 가스 외에, 예를 들어 아세틸렌(C2H2) 가스, 에틸렌(C2H4) 가스 등의 탄화수소계 가스를 사용할 수 있다. 불활성 가스로서는, N2 가스 외에, 예를 들어 Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다.
[스텝 3p]
스텝 2p가 종료된 후, 처리실(201) 내의 웨이퍼(200)에 대하여 NH3 가스를 공급한다.
이 스텝에서는, 밸브(243b, 243d, 243e)의 개폐 제어를, 스텝 1p에서의 밸브(243a, 243d, 243e)의 개폐 제어와 마찬가지의 수순으로 행한다. NH3 가스는, 가스 공급관(232b)으로부터 노즐(249b), 버퍼실(237)을 통해서 처리실(201) 내에 공급된다. MFC(241b)로 제어하는 NH3 가스의 공급 유량은, 예를 들어 100 내지 10000sccm의 범위 내의 유량으로 한다. 처리실(201) 내의 압력은, 예를 들어 1 내지 4000Pa, 바람직하게는 1 내지 3000Pa의 범위 내의 압력으로 한다. 처리실(201) 내에서의 NH3 가스의 분압은, 예를 들어 0.01 내지 3960Pa의 범위 내의 압력으로 한다. 처리실(201) 내의 압력을 이러한 비교적 높은 압력대로 함으로써, NH3 가스를 논플라즈마로 열적으로 활성화시키는 것이 가능하게 된다. NH3 가스는 열로 활성화시켜서 공급하는 것이, 비교적 더 소프트한 반응을 발생시킬 수 있어, 후술하는 질화를 비교적 소프트하게 행할 수 있다. 열로 활성화시킨 NH3 가스를 웨이퍼(200)에 대하여 공급하는 시간, 즉, 가스 공급 시간(조사 시간)은, 예를 들어 1 내지 120초, 바람직하게는 1 내지 60초의 범위 내의 시간으로 한다. 기타 처리 조건은, 예를 들어 스텝 1p와 마찬가지의 처리 조건으로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 NH3 가스를 공급함으로써, C 함유층이 형성된 제1층의 적어도 일부가 질화(개질)된다. C 함유층이 형성된 제1층이 개질됨으로써, 웨이퍼(200) 상에 Si, O, C 및 N을 포함하는 제2층, 즉, O 및 C를 포함하는 SiN층(C 함유 SiON층)이 형성되게 된다. 제2층을 형성할 때, C 함유층이 형성된 제1층에 포함되어 있던 Cl 등의 불순물은, NH3 가스에 의한 개질 반응의 과정에서, 적어도 Cl을 포함하는 가스 상태 물질을 구성하여, 처리실(201) 내로부터 배출된다. 즉, C 함유층이 형성된 제1층 중의 Cl 등의 불순물은, C 함유층이 형성된 제1층 내로부터 뽑히거나, 탈리되거나 함으로써, C 함유층이 형성된 제1층으로부터 분리된다. 이에 의해, 제2층은, C 함유층이 형성된 제1층에 비해 Cl 등의 불순물이 적은 층이 된다.
제2층이 형성된 후, 밸브(243b)를 폐쇄하고, NH3 가스의 공급을 정지한다. 그리고, 스텝 1p와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 미반응 또는 제2층의 형성에 기여한 후의 NH3 가스나 반응 부생성물을 처리실(201) 내로부터 배제한다. 이때, 처리실(201) 내에 잔류하는 가스 등을 완전히 배제하지 않아도 되는 점은, 스텝 1p와 마찬가지이다.
N 함유 가스로서는, NH3 가스 외에, 예를 들어 N2H2 가스, N2H4 가스, N3H8 가스 등의 질화수소계 가스나, 이들 화합물을 포함하는 가스 등을 사용할 수 있다. 불활성 가스로서는, N2 가스 외에, 예를 들어 Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다.
(소정 횟수 실시)
상술한 스텝 1p 내지 3p를 비동시로, 즉, 동기시키지 않고 행하는 사이클을 1회 이상(m회) 행함으로써, 웨이퍼(200)(SiO막) 상에 시드층으로서, 소정 조성 및 소정 막 두께의 O 및 C를 포함하는 SiN층을 형성할 수 있다. 시드층은, 후술하는 보호막 형성 스텝에서, 하지의 SiO막으로부터 보호막에의 O의 확산을 억제하는 블록층(확산 배리어층)으로서 기능하게 된다.
시드층(O 및 C를 포함하는 SiN층)의 두께는, 예를 들어 0.05nm 이상 0.3nm 이하(0.5Å 이상 3Å 이하), 바람직하게는 0.1nm 이상 0.2nm 이하(1Å 이상 2Å 이하)의 범위 내의 두께로 하는 것이 바람직하다.
시드층의 두께가 0.5Å 미만이 되면, 상술한 블록층으로서의 기능이 부족하고, 하지의 SiO막에 포함되는 O가 보호막 내에 확산되어버리는 경우가 있다. 시드층의 두께를 0.5Å 이상으로 함으로써, 블록층으로서의 기능이 충분히 얻어지게 되어, 보호막 중으로의 O의 확산(첨가)을 회피하는 것이 가능하게 된다. 시드층의 두께를 1Å 이상으로 함으로써, 블록층으로서의 기능을 높일 수 있어, 보호막 중으로의 O의 확산을 확실하게 회피하는 것이 가능하게 된다.
시드층의 두께가 3Å을 초과하면, 시드층의 형성에 필요로 하는 시간이 길어져, 기판 처리의 생산성이 저하되어버리는 경우가 있다. 시드층의 두께를 3Å 이하로 함으로써, 시드층의 형성에 필요로 하는 시간을 단축시켜, 기판 처리의 생산성을 높이는 것이 가능하게 된다. 시드층의 두께를 2Å 이하로 함으로써, 시드층의 형성에 필요로 하는 시간을 보다 단축시켜, 기판 처리의 생산성을 더욱 높이는 것이 가능하게 된다.
따라서, 시드층의 두께는, 예를 들어 0.5Å 이상 3Å 이하, 바람직하게는 1Å 이상 2Å 이하의 범위 내의 두께로 하는 것이 좋다. 전처리 스텝에서의 사이클의 실시 횟수를, 예를 들어 5회 이상 30회 이하, 바람직하게는 10회 이상 20회 이하의 범위 내로 함으로써, 시드층의 두께를 상술한 범위 내의 두께로 할 수 있다. 또한, 시드층의 두께는, 상술한 범위 내이며, 보호막 형성 스텝에서 형성하는 C 함유 SiN막의 두께보다도 얇게 하는 것이 바람직하다. 예를 들어, C 함유 SiN막의 두께를 3Å으로 하는 경우, 시드층의 두께는 0.5 내지 1Å 정도로 하는 것이 바람직하다.
(보호막 형성 스텝)
시드층의 형성이 완료되면, 상술한 바와 같이 스텝 1 내지 3을 실시한다. 스텝 1 내지 3의 처리 수순, 처리 조건은, 예를 들어 스텝 1p 내지 3p의 처리 수순, 처리 조건과 마찬가지로 할 수 있다. 보호막 형성 스텝에서는, SiO막으로부터의 O의 확산이, 상술한 시드층에 의해 억제되게 된다. 그 때문에, 스텝 1 내지 3을 실시함으로써, 시드층 상에는, O 비함유의 C를 포함하는 SiN층(O 비함유의 C 함유 SiN층)이 형성되게 된다.
그리고, 이 스텝 1 내지 3을 비동시로, 즉, 동기시키지 않고 행하는 사이클을 2회 이상(n회) 행함으로써, 웨이퍼(200)(O 및 C를 포함하는 SiN층) 상에 소정 조성 및 소정 막 두께의 O 비함유의 C를 포함하는 SiN막(C 함유 SiN막)을 형성할 수 있다. 본 스텝에서의 사이클의 실시 횟수(n회)는, 상술한 전처리 스텝에서의 사이클의 실시 횟수(m회)보다도 큰 횟수로 한다(n>m). C 함유 SiN막은, 후술하는 에칭 처리에 있어서, 하지의 SiO막을 보호하는 보호막으로서 기능하게 된다. 도 9에, 도 4에 도시하는 성막 시퀀스에 의해 웨이퍼(200) 상에 형성된 막의 단면 구조를 나타낸다.
보호막(C 함유 SiN막)의 막 두께는, 0.2nm 이상 10nm 이하(2Å 이상 100Å 이하), 바람직하게는 0.5nm 이상 10nm 이하(5Å 이상 100Å 이하), 보다 바람직하게는 1nm 이상 10nm 이하(10Å 이상 100Å 이하)의 범위 내의 두께로 하는 것이 바람직하다.
C 함유 SiN막의 막 두께가 2Å 미만이 되면, 이 막이 보호막으로서 기능하지 않게 되는 경우가 있다. C 함유 SiN막의 막 두께를 2Å 이상의 두께로 함으로써, 이 막을 보호막으로서 기능시키는 것이 가능하게 된다. C 함유 SiN막의 막 두께를 5Å 이상으로 함으로써, 이 막을 보호막으로서 충분히 기능시키는 것이 가능하게 된다. 나아가 C 함유 SiN막의 막 두께를 10Å 이상으로 함으로써, 이 막이 갖는 보호막으로서의 기능을 더욱 높이는 것이 가능하게 되어, 이 막을 보호막으로서 확실하게 기능시키는 것이 가능하게 된다.
또한, 막 두께가 100Å을 초과하면, SiN막 중에 C를 첨가하는 기술적 의의가 옅어져버리는 경우가 있다. 즉, 막 두께가 100Å을 초과하면, SiN막 중에 C를 첨가하지 않는 경우에도, 즉, 보호막을 C 비함유의 SiN막에 의해 구성하는 경우에도, 이 막을 보호막으로서 충분히 기능시키는 것이 가능하게 된다. 이것은, SiN막의 막 두께가 100Å을 초과하면, 막이 갖는 핀 홀의 영향이 충분히 작아지기 때문이다.
여기서, 핀 홀이란, 막에 대하여 에칭 가스나 에칭액 등의 에천트를 공급했을 때, 이 막의 하지측, 본 실시 형태에서는 SiO막측을 향해서 에천트가 침입해 가는 경로를 말한다. 핀 홀은, 물리적인 구멍으로서 구성되어 있는 경우에 제한하지 않는다. 예를 들어, 막에 발생한 국소적인 균열이나, 국소적인 막 밀도의 저하나, 국소적인 결함 밀도의 증가나, 국소적인 조성이나 결정 구조의 변화 등의 다종다양한 요인에 의해, 핀 홀은 구성될 수 있다. 보호막에 핀 홀이 존재하면, 보호막에 대하여 에천트를 공급했을 때, 핀 홀을 통해서 하지에 에천트가 도달하여, 하지가 에칭 대미지를 받아버리는 경우가 있다. 또한, 핀 홀 내에 에천트가 침입함으로써, 보호막 자신이 에칭되어버려, 보호막으로서의 기능 저하를 초래하는 경우도 있다.
본 발명자들의 예의 연구에 의하면, C 비함유의 SiN막은, 막 두께가 얇아지면 핀 홀이 발생하기 쉬워지는 것으로 판명되었다. 본 발명자들은, 보호막을 C 비함유의 SiN막에 의해 구성하는 경우, 막 두께를 100Å 이하로 하면, 핀 홀의 영향이 발생하는 경우가 있고, 막 두께를 30Å 이하로 하면, 핀 홀의 영향이 커짐으로써 보호막으로서의 기능이 불충분해지는 것을 확인하였다. 이에 반해, SiN막 중에 C를 첨가함으로써, 즉, 보호막을 C 함유 SiN막에 의해 구성함으로써, 막 두께를 100Å 이하로 한 경우에도 핀 홀의 발생을 억제하고, 보호막으로서의 기능을 향상시키는 것이 가능하게 된다. 이것은, Si-N 결합보다도 Si-C 결합이 결합력이 더 강하고, 또한 막 중에 C를 첨가해서 Si-C 결합을 포함시킴으로써, 막 내의 결함을 저감시키는 것 등이 가능하기 때문이라고 생각된다. 본 발명자들은, 보호막을 C 함유 SiN막에 의해 구성하는 경우, 그 막 두께를 100Å 이하로 해도, 또한 30Å 이하로 해도, 보호막으로서 충분히 기능시킬 수 있음을 확인하였다. 이러한 점에서, 보호막을 C 함유 SiN막에 의해 구성하는 것은, 보호막의 막 두께를 100Å 이하의 얇은 막으로 할 필요가 있는 경우에, 특히 큰 의의를 갖는다고 생각할 수 있다.
이상으로부터, C 함유 SiN막의 막 두께는, 2Å 이상 100Å 이하, 바람직하게는 5Å 이상 100Å 이하, 보다 바람직하게는 10Å 이상 100Å 이하의 두께로 하는 것이 바람직하다. C 함유 SiN막의 막 두께를 시드층의 두께보다도 두껍게 하는 것이 바람직한 것은 상술한 바와 같다. 또한, C 함유 SiN막의 막 두께를 2Å 이상 30Å 이하, 바람직하게는 5Å 이상 30Å 이하, 보다 바람직하게는 10Å 이상 30Å 이하의 두께로 해도, 핀 홀의 발생을 억제하고, 보호막으로서 충분히 기능시킬 수 있음을 확인하였다.
또한, 보호막(C 함유 SiN막) 중에서의 C 농도는, 예를 들어 3atomic％ 이상 10atomic％ 이하, 바람직하게는 5atomic％ 이상 9atomic％ 이하, 보다 바람직하게는 7atomic％ 이상 8atomic％ 이하의 범위 내의 농도로 하는 것이 바람직하다.
C 함유 SiN막 내의 C 농도가 3atomic％ 미만이 되면, 막의 에칭 내성이 부족하고, 또한 핀 홀이 발생하기 쉬워져, 이 막이 보호막으로서 기능하지 못하게 되는 경우가 있다. C 함유 SiN막 내의 C 농도를 3atomic％ 이상으로 함으로써, 막의 에칭 내성을 높이고, 또한 핀 홀의 발생을 억제하여, 이 막을 보호막으로서 기능시키는 것이 가능하게 된다. C 함유 SiN막 내의 C 농도를 5atomic％ 이상으로 함으로써, 이 막에 포함되는 Si-C 결합을 증가시킬 수 있어, 이 막을 보호막으로서 충분히 기능시키는 것이 가능하게 된다. C 함유 SiN막 내의 C 농도를 7atomic％ 이상으로 함으로써, 이 막에 포함되는 Si-C 결합을 더욱 증가시킬 수 있어, 이 막을 보호막으로서 확실하게 기능시키는 것이 가능하게 된다.
C 함유 SiN막 내의 C 농도가 10atomic％를 초과하면, 이 막에 포함되는 C가 다른 막으로 확산해서, 예를 들어 반도체 디바이스의 기능을 저하시키거나, 막의 가공 불량을 발생시키거나 하는 경우가 있다. C 함유 SiN막 내의 C 농도를 10atomic％ 이하로 함으로써, 이 막에 포함되는 C의 확산을 억제하는 것이 가능하게 된다. C 함유 SiN막 내의 C 농도를 9atomic％ 이하로 함으로써, 이 막에 포함되는 C의 확산을 충분히 억제하는 것이 가능하게 된다. C 함유 SiN막 내의 C 농도를 8atomic％ 이하로 함으로써, 이 막에 포함되는 C의 확산을 확실하게 억제하는 것이 가능하게 된다.
이상으로부터, C 함유 SiN막 내의 C 농도는, 3atomic％ 이상 10atomic％ 이하, 바람직하게는 5atomic％ 이상 9atomic％ 이하, 보다 바람직하게는 7atomic％ 이상 8atomic％ 이하의 농도로 하는 것이 바람직하다. 보호막 형성 스텝의 처리 조건을 상술한 처리 조건 범위 내로 함으로써, C 함유 SiN막 내의 C 농도를, 상술한 범위 내의 농도로 할 수 있음을 확인하였다.
또한, 상술한 사이클은, 복수회 반복하는 것이 바람직하다. 즉, 1 사이클당 형성되는 C 함유 SiN층의 두께를 원하는 막 두께보다도 작게 하여, 상술한 사이클을 원하는 막 두께가 될 때까지 복수회 반복하는 것이 바람직하다.
(퍼지 스텝·대기압 복귀 스텝)
보호막의 형성이 완료되면, 가스 공급관(243d, 243e) 각각으로부터 N2 가스를 처리실(201) 내에 공급하여, 배기관(231)으로부터 배기한다. N2 가스는 퍼지 가스로서 작용한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물이 처리실(201) 내로부터 제거된다(퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(반출 스텝)
그 후, 보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되고, 반응관(203)의 하단이 개구된다. 그리고, 처리가 끝난 웨이퍼(200)가 보트(217)에 지지된 상태에서, 반응관(203)의 하단으로부터 반응관(203)의 외부로 반출된다(보트 언로드). 처리가 끝난 웨이퍼(200)는 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 에칭 처리
처리실(201) 내로부터 웨이퍼(200)를 반출한 후, 성막 처리 후의 웨이퍼(200)에 대하여 한층더 성막 처리나 레지스트 패턴의 형성 처리 등을 행한다. 그리고, 이들 처리를 실시한 후의 웨이퍼(200)를, 제2 기판 처리부로서의 에칭 장치가 구비하는 반응실(제2 처리실) 내에 반입한다. 그리고, 반응실 내가 소정의 처리 압력, 처리 온도가 되도록 제어된 상태에서, 반응실 내의 웨이퍼(200)에 대하여 에천트로서 에칭 가스를 공급함으로써, 웨이퍼(200) 표면에 형성된 박막 등에 대하여 에칭 처리를 행한다. 이때, 웨이퍼(200) 상에 형성한 C 함유 SiN막은, 그 하지인 SiO막을 보호하는 보호막으로서 기능하게 된다.
에칭 가스로서는, 예를 들어 N2 가스로 희석한 불화수소(HF) 가스 등을 사용할 수 있다. 에칭 처리의 처리 조건으로서는, 이하가 예시된다.
HF 가스의 유량: 100 내지 2000sccm, 바람직하게는 1000 내지 2000sccm
N2 가스의 유량: 1000 내지 8000sccm, 바람직하게는 7000 내지 8000sccm
반응실 내의 압력: 133 내지 26600Pa, 바람직하게는 13300 내지 26600Pa
반응실 내의 온도: 50 내지 100℃, 바람직하게는 50 내지 75℃
처리 시간: 0.5 내지 10분, 바람직하게는 0.5 내지 1분
HF 가스의 공급을 개시하고 나서 소정 시간이 경과하고, 웨이퍼(200)에 대한 에칭 처리가 완료하면, 반응실 내에의 HF 가스의 공급을 정지하고, 반응실 내를 배기한다. 그 후, 반응실 내의 분위기를 불활성 가스로 치환하고, 반응실 내의 압력을 상압으로 복귀시킨 후, 에칭 처리 완료된 웨이퍼(200)를 반응실 내로부터 반출한다.
에천트로서는, HF 가스 외에, 예를 들어 불소(F2) 가스 등의 불소계 가스나, 염화수소(HCl) 가스 등의 염소계 가스를 사용하는 것이 가능하다. 이들 경우에서의 처리 조건도, 상술한 처리 조건과 마찬가지로 할 수 있다. 단, 반응실 내의 온도는, 100 내지 500℃ 정도의 온도로 하는 것이 바람직하다. 또한, 이러한 가스를 혼합해서 사용하거나, 이러한 가스에 H2 가스 등의 H 함유 가스(환원성 가스)를 첨가해서 사용하거나, 이러한 가스를 플라즈마에 의해 활성화해서 사용하는 것도 가능하다. 또한, 에천트로서, 가스가 아니라, 예를 들어 HF 수용액이나 HCl 수용액 등의 에칭액을 사용하는 것도 가능하다.
(4) 본 실시 형태에 의한 효과
본 실시 형태에 따르면, 이하에 나타내는 하나 또는 복수의 효과가 얻어진다.
(a) 보호막의 하지로서 시드층을 미리 형성하고, 이 층을, SiO막으로부터의 O의 확산을 억제하는 블록층으로서 작용시킴으로써, 시드층 상에 형성하는 C 함유 SiN막 중에의 O의 첨가를 억제하는 것이 가능하게 된다. 이에 의해, C 함유 SiN막의 막 특성을 향상시킬 수 있다.
(b) 웨이퍼(200) 상에 시드층을 미리 형성함으로써, 그 위에 형성하는 C 함유 SiN막의 인큐베이션 타임을 단축시키는 것이 가능하게 된다. 또한, 시드층을 연속적인 층으로 함으로써, C 함유 SiN막의 성장 개시의 타이밍을, 웨이퍼(200) 면내 전역에 걸쳐 균일하게 정렬시키는 것이 가능하게 된다. 이에 의해, C 함유 SiN막의 단차 피복성이나 막 두께 균일성을 높여, 보호막으로서의 기능을 높이는 것이 가능하게 된다.
(c) 보호막을 C 함유 SiN막에 의해 구성함으로써, 보호막을 박막화시킨 경우에도, 보호막을, 핀 홀이 없는 막, 즉, 핀 홀 프리의 막으로 하는 것이 가능하게 된다. 이에 의해, 보호막을 박막화시킨 경우에도, 에칭 처리에 수반하는 하지의 에칭 대미지를 회피하는 것이 가능하게 된다. 또한, 보호막을 핀 홀 프리의 막으로 함으로써, 에칭 처리에 수반하는 보호막 자신의 에칭도 억제할 수 있어, C 함유 SiN막이 갖는 보호막으로서의 기능의 저하를 회피하는 것이 가능하게 된다.
(d) 보호막을 C 함유 SiN막에 의해 구성함으로써, 즉, 막 중에, Si-N 결합보다도 결합력이 강한 Si-C 결합을 포함시킴으로써, 이 막을, HF 등의 에천트에 대한 내성(에칭 내성)이 높은 막으로 할 수 있다. 이에 의해, 보호막으로서의 기능을 향상시키는 것이 가능하게 된다. 또한, 에칭 처리에 수반하는 보호막 자신의 에칭을 억제할 수 있어, 보호막으로서의 기능을 유지하는 것이 가능하게 된다.
(e) 성막 처리에 있어서, 웨이퍼(200)에 대한 DCS 가스의 공급과, 웨이퍼(200)에 대한 C3H6 가스의 공급과, 웨이퍼(200)에 대한 NH3 가스의 공급을 비동시로 행하므로, 이들 가스의 공급을 동시에 행하는 경우에 비해, C 함유 SiN막의 단차 피복성이나 막 두께 제어성을 향상시키는 것이 가능하게 된다. 결과로서, C 함유 SiN막이 구비하는 보호막으로서의 기능을 향상시키는 것이 가능하게 된다.
(f) 상술한 효과는, 원료 가스로서 DCS 가스 이외의 Si 소스를 사용하는 경우나, C 함유 가스로서 C3H6 가스 이외의 C 소스를 사용하는 경우나, N 함유 가스로서 NH3 가스 이외의 N 소스를 사용하는 경우에도, 마찬가지로 얻을 수 있다. 또한, 상술한 효과는, 에칭 가스로서 HF 가스 이외의 에천트를 사용하는 경우에도, 마찬가지로 얻을 수 있다.
(5) 변형예
본 실시 형태에서의 성막 처리의 시퀀스는, 도 4에 도시하는 형태에 한정되지 않고, 이하에 나타내는 변형예와 같이 변경할 수 있다.
(변형예 1)
전처리 스텝에서는, 시드층으로서, O 및 C 비함유의 SiN층(이하, O 비함유의 SiN층, 또는, 간단히 SiN층이라고도 함)을 형성하도록 해도 된다.
예를 들어, 도 5에 도시한 바와 같이, 웨이퍼(200)에 대하여 DCS 가스를 공급하는 스텝과, 웨이퍼(200)에 대하여 플라즈마 여기시킨 NH3 가스(NH3 * 가스)를 공급하는 스텝을 비동시로(교대로) 행하는 사이클을 소정 횟수(m회) 행함으로써, 시드층으로서, O 비함유의 SiN층을 형성하는 것이 가능하다. 상술한 바와 같이, DCS 가스를 공급하는 스텝에서 SiO막 상에 형성되는 층 중에는, SiO막에 포함되는 O가 확산하는 경우가 있다. 이 O를 포함하게 된 층에 대하여 플라즈마 여기시킨 NH3 가스를 공급함으로써, 이 층으로부터 O를 탈리시킬 수 있다. 결과로서, SiO막 상에, O 비함유의 SiN층을 형성할 수 있다. 본 변형예의 성막 시퀀스는, 이하와 같이 나타낼 수도 있다.
(DCS→NH3 *)×m→(DCS→C3H6→NH3)×n ⇒ C 함유 SiN막/SiN층
또한 예를 들어, 도 6에 도시한 바와 같이, 웨이퍼(200)에 대하여 DCS 가스를 공급하는 스텝과, 웨이퍼(200)에 대하여 NH3 가스를 공급하는 스텝을 비동시로(교대로) 행하는 사이클을 소정 횟수(m회) 행한 후, 웨이퍼(200)에 대하여 플라즈마 여기시킨 NH3 가스를 공급하는 스텝을 행함으로써, 시드층으로서, O 비함유의 SiN층을 형성하는 것이 가능하다. 본 변형예의 성막 시퀀스는, 이하와 같이 나타낼 수도 있다.
〔(DCS→NH3)×m→NH3 *〕→(DCS→C3H6→NH3)×n ⇒ C 함유 SiN막/SiN층
또한 예를 들어, 웨이퍼(200)에 대하여 DCS 가스를 공급하는 서브 스텝과, 웨이퍼(200)에 대하여 NH3 가스를 공급하는 서브 스텝을 비동시로(교대로) 행하는 세트를 소정 횟수(m1회) 행하는 스텝과, 웨이퍼(200)에 대하여 플라즈마 여기시킨 NH3 가스를 공급하는 스텝을 비동시로(교대로) 행하는 사이클을 소정 횟수(m2회) 행함으로써, 시드층으로서, O 비함유의 SiN층을 형성하는 것이 가능하다. 본 변형예의 성막 시퀀스는, 이하와 같이 나타낼 수도 있다.
〔(DCS→NH3)×m1→NH3 *〕×m2→(DCS→C3H6→NH3)×n ⇒ C 함유 SiN막/SiN층
웨이퍼(200)에 대하여 플라즈마 여기시킨 NH3 가스를 공급하는 경우, MFC(241b)로 제어하는 NH3 가스의 공급 유량은, 예를 들어 100 내지 10000sccm의 범위 내의 유량으로 한다. 막대 형상 전극(269, 270) 사이에 인가하는 고주파 전력은, 예를 들어 50 내지 1000W의 범위 내의 전력으로 한다. 처리실(201) 내의 압력은, 예를 들어 1 내지 100Pa의 범위 내의 압력으로 한다. NH3 가스를 플라즈마 여기시킴으로써 얻어진 활성종을 웨이퍼(200)에 대하여 공급하는 시간, 즉, 가스 공급 시간(조사 시간)은, 예를 들어 1 내지 120초, 바람직하게는 1 내지 60초의 범위 내의 시간으로 한다.
도 10에, 본 변형예의 성막 시퀀스에 의해 웨이퍼(200) 상에 형성된 막의 단면 구조를 나타낸다. 본 변형예에서도, 도 4에 도시하는 성막 시퀀스와 마찬가지의 효과가 얻어진다. 즉, 전처리 스텝에서 형성한 O 비함유의 SiN층(시드층)을 SiO막으로부터의 O의 확산을 억제하는 블록층으로서 기능시켜, C 함유 SiN막 중에의 O의 첨가를 억제하는 것이 가능하게 된다. 이에 의해, C 함유 SiN막의 막 특성을 향상시키는 것이 가능하게 된다. 또한, 시드층이 O 비함유의 층이므로, 시드층으로부터 C 함유 SiN막에의 O의 확산도 발생할 수 없고, 이에 의해, C 함유 SiN막 중에의 O의 첨가를 보다 확실하게 억제하는 것이 가능하게 된다.
(변형예 2)
전처리 스텝에서는, 웨이퍼(200)에 대하여 개질 가스를 공급함으로써, SiO막의 표면을 개질하도록 해도 된다.
예를 들어, 도 7에 도시한 바와 같이, 웨이퍼(200)에 대하여 개질 가스로서 플라즈마 여기시킨 N 함유 가스를 공급함으로써, SiO막의 표면을 적정하게 개질하여, 이 막의 표면에 표면 개질층을 형성하는 것이 가능하다. N 함유 가스로서는, NH3 가스 및 N2H4 가스로 이루어지는 군에서 선택되는 적어도 1개를 사용할 수 있다.
또한 예를 들어, 웨이퍼(200)에 대하여 개질 가스로서 플라즈마 여기시킨 불활성 가스를 공급함으로써 SiO막의 표면을 적정하게 개질하여, 이 막의 표면에 표면 개질층을 형성하는 것이 가능하다. 불활성 가스로서는, N2 가스 외에, Ar 가스, He 가스, Ne 가스, Xe 가스로 이루어지는 군에서 선택되는 적어도 1개를 사용할 수도 있다.
또한 예를 들어, 웨이퍼(200)에 대하여 개질 가스로서 플라즈마 여기시킨 H 함유 가스를 공급함으로써, SiO막의 표면을 적정하게 개질하여, 이 막의 표면에 표면 개질층을 형성하는 것이 가능하다. H 함유 가스로서는, H2 가스나 D2 가스로 이루어지는 군에서 선택되는 적어도 1개를 사용할 수 있다.
또한 예를 들어, 웨이퍼(200)에 대하여 개질 가스로서 플라즈마 여기시킨 O 함유 가스를 공급함으로써, SiO막의 표면을 적정하게 개질하여, 이 막의 표면에 표면 개질층을 형성하는 것이 가능하다. O 함유 가스로서는, 예를 들어 O2 가스 사용할 수 있다. 또한 예를 들어, 웨이퍼(200)에 대하여 개질 가스로서 O3 가스를 공급하거나, O2+H2 가스를 공급함으로써도, SiO막의 표면을 적정하게 개질하여, 이 막의 표면에 표면 개질층을 형성하는 것이 가능하다.
SiO막의 표면을 개질함으로써, SiO막의 표면으로부터 불순물을 제거하여, SiO막의 표면의 순도를 높이는 것이 가능하게 된다. 또한, SiO막의 표면으로부터 결함을 없애는 것도 가능하게 된다. 또한, SiO막의 표면에서의 SiO막을 구성하는 원소끼리의 결합을 견고하게 하는 것이 가능하게 되고, 막 밀도를 높이는 것도 가능하게 된다. 이들에 의해, 전처리 스텝에서 형성한 표면 개질층을, SiO막으로부터의 O의 확산을 억제하는 블록층으로서 작용시켜, C 함유 SiN막 중에의 O의 첨가를 억제하는 것이 가능하게 된다. 결과로서, SiO막 상에 C 함유 SiN막을 형성할 때, C 함유 SiN막에서의 핀 홀의 발생을 회피하는 것이 가능하게 된다. 또한, 전처리 스텝에서, 웨이퍼(200)에 대하여 플라즈마 여기시킨 N 함유 가스를 공급함으로써, SiO막의 표면을 플라즈마 질화시켜, SiO막의 표면에 O 비함유의 SiN층을 형성할 수 있어, 상술한 블록 효과를 더욱 높이는 것이 가능하게 된다. 또한, 전처리 스텝에서, 웨이퍼(200)에 대하여 플라즈마 여기시킨 O 함유 가스를 공급함으로써, SiO막의 표면을 산화시킬 수 있어, 상술한 개질 효과를 더욱 높이는 것이 가능하게 된다.
도 11에, 본 변형예의 성막 시퀀스에 의해 웨이퍼(200) 상에 형성된 막의 단면 구조를 나타낸다. 본 변형예에서도, 도 4에 도시하는 성막 시퀀스와 마찬가지의 효과가 얻어진다.
웨이퍼(200)에 대하여 플라즈마 여기시킨 개질 가스를 공급하는 경우, MFC(241b)로 제어하는 개질 가스의 공급 유량은, 예를 들어 100 내지 10000sccm의 범위 내의 유량으로 한다. 막대 형상 전극(269, 270) 사이에 인가하는 고주파 전력은, 예를 들어 50 내지 1000W의 범위 내의 전력으로 한다. 처리실(201) 내의 압력은, 예를 들어 1 내지 100Pa의 범위 내의 압력으로 한다. 개질 가스를 플라즈마 여기시킴으로써 얻어진 활성종을 웨이퍼(200)에 대하여 공급하는 시간, 즉, 가스 공급 시간(조사 시간)은, 예를 들어 10 내지 600초, 바람직하게는 30 내지 300초의 범위 내의 시간으로 한다.
(변형예 3)
전처리 스텝이나 보호막 형성 스텝에서는, 웨이퍼(200)에 대하여 원료 가스를 공급하는 스텝과, 웨이퍼(200)에 대하여 C 및 N을 포함하는 가스를 공급하는 스텝을 비동시로 행하는 사이클을 소정 횟수(n회) 행하도록 해도 된다. 원료 가스로서는, 예를 들어 HCDS 가스와 같은 클로로실란 원료 가스를 사용할 수 있고, C 및 N을 포함하는 가스로서는, 예를 들어 트리에틸아민((C2H5)3N, 약칭: TEA) 가스와 같은 아민계 가스를 사용할 수 있다. 이 경우, 시드층으로서, O 및 C를 포함하는 SiN층이 형성되게 된다. C 및 N을 포함하는 가스의 공급 조건은, 예를 들어 도 4에 도시하는 성막 시퀀스의 스텝 3p에서의 N 함유 가스의 공급 조건과 마찬가지로 할 수 있다. 본 변형예의 성막 시퀀스는, 이하와 같이 나타낼 수도 있다.
(HCDS→TEA)×m→(HCDS→TEA)×n ⇒ C 함유 SiN막/O 및 C를 포함하는 SiN층
또한, 전처리 스텝이나 보호막 형성 스텝에서는, 웨이퍼(200)에 대하여 C를 포함하는 원료 가스를 공급하는 스텝과, 웨이퍼(200)에 대하여 N 함유 가스를 공급하는 스텝을 비동시로 행하는 사이클을 소정 횟수(n회) 행하도록 해도 된다. C를 포함하는 원료 가스로서는, 예를 들어 1,1,2,2-테트라클로로-1,2-디메틸디실란((CH3)2Si2Cl4, 약칭: TCDMDS) 가스와 같은 알킬할로실란 원료 가스나, 비스(트리클로로실릴)메탄((SiCl3)2CH2, 약칭: BTCSM) 가스와 같은 알킬렌할로실란 원료 가스를 사용할 수 있다. 어느 원료든 Si-C 결합을 포함하는 원료이며, Si 소스 및 C 소스로서 작용한다. 이 경우, 시드층으로서, O 및 C를 포함하는 SiN층이 형성되게 된다. C를 포함하는 원료 가스의 공급 조건은, 예를 들어 도 4에 도시하는 성막 시퀀스의 스텝 1p에서의 원료 가스의 공급 조건과 마찬가지로 할 수 있다. 본 변형예의 성막 시퀀스는, 이하와 같이 나타낼 수도 있다.
(TCDMDS→NH3)×m→(TCDMDS→NH3)×n ⇒ C 함유 SiN막/O 및 C를 포함하는 SiN층
본 변형예에서도, 도 4에 도시하는 성막 시퀀스와 마찬가지의 효과가 얻어진다.
(변형예 4)
전처리 스텝을 행하지 않고, 보호막으로서의 C 함유 SiN막을, SiO막의 표면 상에 직접 형성하도록 해도 된다. 본 변형예에서도, 도 4에 도시하는 성막 시퀀스와 마찬가지의 효과가 얻어진다. 즉, SiN막 중에 C를 첨가함으로써, 보호막을 박막화시킨 경우에도, 이 막을, 핀 홀 프리의 막으로 하는 것이 가능하게 된다.
(변형예 5)
C 함유 SiN막을 형성한 후, 동일한 처리실(201) 내에서, 즉, in-situ에서, C 함유 SiN막의 표면에 캡층을 형성해도 된다.
예를 들어, 도 8에 도시한 바와 같이, C 함유 SiN막이 형성된 웨이퍼(200)에 대하여 개질 가스로서 플라즈마 여기시킨 N 함유 가스를 공급해서 C 함유 SiN막의 표면을 개질함으로써, C 함유 SiN막의 표면에 캡층으로서의 SiN층을 형성할 수 있다. 이때의 처리 수순이나 처리 조건은, 변형예 2에서 예시한 처리 수순이나 처리 조건과 마찬가지로 할 수 있다. 또한, 도 8에서는, 편의상, 전처리 스텝의 도시를 생략하고 있다. 본 변형예의 성막 시퀀스는, 이하와 같이 나타낼 수도 있다. N 함유 가스로서는, NH3 가스 외에, N2H4 가스, N2H4 가스, N3H8 가스를 사용할 수 있다.
(DCS→C3H6→NH3)×m→(DCS→C3H6→NH3)×n→NH3 *⇒ SiN층/C 함유 SiN막/O 및 C를 포함하는 SiN층
도 12에, 본 변형예의 성막 시퀀스에 의해 웨이퍼(200) 상에 형성된 막의 단면 구조를 나타낸다. 본 변형예에서도, 도 4에 도시하는 성막 시퀀스와 마찬가지의 효과가 얻어진다. 또한, C 함유 SiN막의 표면에 캡층(SiN층)을 형성함으로써, C 함유 SiN막이 형성된 웨이퍼(200)가 대기 중에 반출되었을 때, 대기 중의 수분(H2O)에 의한 C 함유 SiN막의 산화를 억제할 수 있다. 또한, C 함유 SiN막을 형성한 후, 성막 처리 후의 웨이퍼(200)를 처리실(201) 내로부터 취출하지 않고 처리실(201) 내에 수용한 상태에서 캡층을 형성함으로써, C 함유 SiN막의 산화를, 보다 확실하게 억제하는 것이 가능하게 된다.
캡층은, 상술한 처리 수순 외에, 변형예 1에서 나타낸 전처리 스텝과 마찬가지의 처리 수순으로 형성할 수도 있다. 본 변형예의 성막 시퀀스는, 이하와 같이 나타낼 수도 있다.
(DCS→C3H6→NH3)×m1→(DCS→C3H6→NH3)×n→(DCS→NH3 *)×m2⇒ SiN층/C 함유 SiN막/O 및 C를 포함하는 SiN층
(DCS→C3H6→NH3)×m1→(DCS→C3H6→NH3)×n→〔(DCS→NH3)×m2→NH3 *〕⇒ SiN층/C 함유 SiN막/O 및 C를 포함하는 SiN층
(DCS→C3H6→NH3)×m1→(DCS→C3H6→NH3)×n→〔(DCS→NH3)×m2→NH3 *〕×m3⇒ SiN층/ C 함유 SiN막/O 및 C를 포함하는 SiN층
<제2 실시 형태>
이하, 본 발명의 제2 실시 형태에 대해서, 주로 도 13의 (a) 내지 도 13의 (c)를 사용해서 설명한다.
본 실시 형태에서는, 표면에 오목부가 형성되고, 이 오목부 내의 표면에 SiO막 등의 산화막이 형성된 웨이퍼(200)를 처리하는 점이, 상술한 실시 형태와는 상이하다. 전처리 스텝에서는, SiO막이 형성된 오목부 내의 표면에, 시드층으로서의 O 및 C를 포함하는 SiN층을 형성한다. 또한, 보호막 형성 스텝에서는, 시드층이 형성된 오목부 내를 매립하도록, 보호막으로서의 C를 포함하는 SiN막을 형성한다. 그 후, 보호막 형성 스텝에서의 웨이퍼(200)의 온도보다도 높은 온도 조건 하에서 웨이퍼(200)를 열처리한다. 이하, 상술한 실시 형태와 상이한 점에 대해서, 상세하게 설명한다.
도 13의 (a)에, 성막 처리 전의 웨이퍼(200)의 단면 구조를 나타낸다. 웨이퍼(200)의 표면에는, 예를 들어 실린더 구조나 트렌치 구조 등의 오목부가 형성되어 있다. 오목부의 애스펙트비, 즉, 오목부의 내경에 대한 깊이의 비율(깊이/내경)은, 예를 들어 5 내지 100 정도가 예시된다. 또한, 오목부 내의 표면을 포함하는 웨이퍼(200)의 표면에는, SiO막이 형성되어 있다. 이 막은, 후에 행하는 에칭 처리에서, C 함유 SiN막에 의해 보호되는 보호 대상의 막이라고 할 수도 있다.
상술한 바와 같이 구성된 웨이퍼(200)의 SiO막 상에, 시드층(O 및 C를 포함하는 SiN층), 및, 보호막(C 함유 SiN막)을 순서대로 형성한다. 시드층 및 보호막의 형성은, 예를 들어 도 1에 도시하는 기판 처리 장치를 사용하여, 도 4에 도시하는 성막 시퀀스나 상술한 각 변형예와 마찬가지의 처리 수순, 처리 조건에 의해 행할 수 있다. 본 실시 형태에서도, 상술한 실시 형태와 마찬가지로, 전처리 스텝을 생략할 수 있다.
도 13의 (b)에, C 함유 SiN막을 형성한 후의 웨이퍼(200)의 단면 구조를 나타낸다. C 함유 SiN막은, SiO막의 표면을 연속적으로 덮음과 함께, 오목부 내를 매립하도록 형성되어 있다. 상술한 바와 같이, 성막 처리에 있어서, 웨이퍼(200)에 대한 DCS 가스의 공급과, 웨이퍼(200)에 대한 C3H6 가스의 공급과, 웨이퍼(200)에 대한 NH3 가스의 공급을 비동시로 행하므로, 오목부 내에, 단차 피복성 좋게 C 함유 SiN막을 형성하는 것이 가능하다.
단, 이 단계에서는, 오목부 내에는, 깊이 방향으로 신장되는 계면 구조가 존재하고 있는 경우가 있다. 즉, 오목부의 내벽 중 대향하는 면으로부터 성장한 C 함유 SiN막은, 서로의 표면이 근접 또는 접촉하고 있지만, 적어도 표면의 일부는 비접합의 상태로 되어 있는 경우가 있다. 이하, 오목부 내에서의 C 함유 SiN막의 미접합 부분을, 「접합 계면」이라고도 한다. 오목부가 실린더 구조인 경우, 오목부 내에 형성되는 접합 계면은, 예를 들어 오목부의 깊이 방향으로 신장되는 미세 구멍 형상으로 되는 경우가 있다. 또한, 오목부가 트렌치 구조인 경우, 오목부 내에 형성되는 접합 계면은, 예를 들어 오목부의 깊이 방향으로 신장되는 크레바스 형상으로 되는 경우가 있다. 접합 계면은, 후에 행하는 에칭 처리에서, SiO막측을 향해서 에천트가 침입해 가는 경로, 즉, 핀 홀로서 작용하는 경우가 있다. 접합 계면은, 오목부의 애스펙트비가 커질수록, 구체적으로는 5 이상, 예를 들어 20 이상, 나아가 50 이상이 되면 발생하기 쉬워진다.
따라서, 본 실시 형태에서는, 접합 계면을 소멸시키기 위해서, C 함유 SiN막을 형성한 웨이퍼(200)에 대하여 열처리(어닐 처리)를 행한다. 열처리는, 보호막 형성 스텝에서의 웨이퍼(200)의 온도보다도 높은 온도 조건 하에서 행한다. 열처리는, 도 1에 도시하는 기판 처리 장치를 사용해서 행할 수 있다.
구체적으로는, 웨이퍼(200) 상에 C 함유 SiN막을 형성한 후, 상술한 실시 형태의 퍼지 스텝과 마찬가지의 처리 수순에 의해 처리실(201) 내를 배기한다. 그리고, 어닐 가스로서 불활성 가스인 N2 가스를 처리실(201) 내에 공급하여, 처리실(201) 내를 N2 가스의 분위기로 한다. 이때, 가스 공급관(232d, 232e) 중 적어도 어느 하나, 또는, 모두를 사용하여 N2 가스를 공급한다. 그리고, 처리실(201) 내가 원하는 처리 압력으로 되도록, APC 밸브(244)를 제어한다. 또한, 웨이퍼(200)의 온도(열 처리 온도)가 보호막 형성 스텝에서의 웨이퍼(200)의 온도(성막 온도)보다도 높은 소정의 처리 온도가 되도록, 히터(207)를 제어한다. 처리실(201) 내가 원하는 처리 압력을 갖는 N2 가스 분위기로 되고, 웨이퍼(200)의 온도가 원하는 처리 온도로 되면, 이 상태를 소정 시간 유지한다. 또한, 열 처리 온도를, 성막 온도 이하의 온도, 예를 들어 300 내지 650℃로 한 경우에는, C 함유 SiN막으로부터 C가 탈리되기 어려워져, 후술하는 이유로부터, 오목부 내에 형성된 접합 계면을 소멸시키는 것이 곤란해지는 경우가 있다.
열처리의 처리 조건으로서는, 이하가 예시된다.
열 처리 온도: 700 내지 800℃
처리 압력: 대기압
어닐 가스(N2 가스)의 유량: 100 내지 10000sccm
처리 시간: 30 내지 180분
상술한 조건 하에서 열처리를 행함으로써, 도 13의 (c)에 도시한 바와 같이, 오목부 내에 형성된 C 함유 SiN막을 서로 융합시켜, 접합 계면을 소멸시키는 것이 가능하게 된다. 즉, 오목부의 내벽 중 서로 대향하는 면으로부터 성장한 C 함유 SiN막의 표면을, 서로 간극 없이 일체적으로 접합한 상태로 하는 것이 가능하게 된다. 결과로서, 오목부 내는, C 함유 SiN막에 의해 균일하게 매립된 상태가 된다. 또한, 상술한 접합은, 열처리에 의해 C 함유 SiN막의 표면으로부터 C가 탈리되는 현상을 적정하게 이용한 것이다. 왜냐하면, 열처리를 행함으로써 C 함유 SiN막의 표면으로부터 C가 탈리되면, 이 C와 결합하고 있던 Si가, 미결합손(댕글링 본드)을 갖게 된다. 그리고, 이 미결합손을 갖게 된 Si끼리 결합(Si-Si 결합을 형성)함으로써, 상술한 접합이 촉진되는 것이다. 이에 반해, 보호막을 C 비함유의 SiN막에 의해 형성하는 경우, 상술한 C의 이탈 반응을 이용하는 것은 불가능하게 된다. 그 때문에, 처리 온도를 상술한 온도 범위보다도 높은 온도로 설정했다고 해도, 접합 계면을 소멸시키는 것은 곤란해진다.
어닐 가스로서는, N2 가스 외에, Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스나, H2 가스를 사용할 수도 있다. 또한, 어닐 가스로서, O2 가스와 같은 O 함유 가스를 사용할 수도 있다. 이러한 경우, 가스 공급관(232a 내지 232e) 중 어느 하나로부터 어닐 가스를 공급하면 된다. 처리 조건은, 상술한 조건과 마찬가지로 한다.
또한, 어닐 가스로서 O 함유 가스를 사용하는 경우, C 함유 SiN막에 포함되는 C와 O 함유 가스와의 반응에 의해, 예를 들어 CO2 등의 가스 상태 물질이 생성되어, C 함유 SiN막으로부터의 C의 탈리를 촉진시키는 것이 가능하게 된다. 결과로서, C 함유 SiN막의 C 농도를 미세 조정하는 것이 가능하게 된다. 또한, C 함유 SiN막으로부터 C를 탈리시킴으로써, 오목부 내에 형성된 접합 계면을 보다 확실하게 소멸시키는 것이 가능하게 된다. O 함유 가스로서는, O2 가스 외에, 아산화질소(N2O) 가스, 일산화질소(NO) 가스, 이산화질소(NO2) 가스, O3 가스, H2 가스+O2 가스, H2 가스+O3 가스, 수증기(H2O 가스), 일산화탄소(CO) 가스, 이산화탄소(CO2) 가스 등을 사용할 수 있다.
정합 계면이 소멸되면, 열처리 후의 웨이퍼(200)를 처리실(201) 내로부터 반출한다. 그리고, 상술한 실시 형태와 마찬가지로, 열처리 후의 웨이퍼(200)에 대하여 한층더 성막 처리나 레지스트 패턴의 형성 처리 등을 행한다. 그리고, 상술한 실시 형태와 마찬가지의 처리 수순, 처리 조건에 의해, 웨이퍼(200) 표면에 형성된 박막 등에 대하여 에칭 처리를 행한다. 이때, 웨이퍼(200) 상에 형성한 열처리 후의 C 함유 SiN막은, 그 하지인 SiO막을 보호하는 보호막으로서 기능하게 된다.
본 실시 형태에 의해서도, 상술한 실시 형태와 마찬가지의 효과가 얻어진다. 또한, 웨이퍼(200)의 표면의 오목부를 보호막으로 매립하는 경우에도, 보호막에 발생하는 접합 계면을 열처리에 의해 소멸시킬 수 있다. 특히, 보호막으로서 C 함유 SiN막을 형성함으로써, 접합 계면을 보다 확실하게 소멸시키는 것이 가능하게 된다. 이에 의해, 표면이 매끄러운 보호막을 형성하는 것이 가능하게 된다. 또한, 접합 계면을 소멸시킴으로써, 에칭 처리를 행할 때, 접합 계면을 통해서 하지에 에천트가 도달해버리는 것을 억제할 수 있어, 하지의 에칭 대미지를 보다 확실하게 회피하는 것이 가능하게 된다. 또한, 접합 계면에의 에천트의 침입을 방지할 수 있어, 보호막 자신의 에칭이 더욱 억제되어, 보호막으로서의 기능의 저하를 보다 확실하게 회피하는 것이 가능하게 된다. 또한, 열처리에 의한 상술한 효과는, 오목부의 애스펙트비가 5 이상, 예를 들어 20 이상, 나아가 50 이상인 경우에도, 마찬가지로 얻어지는 것을 확인하였다. 상술한 바와 같이, 접합 계면은, 오목부의 애스펙트비가 커질수록 발생하기 쉬워진다. 그 때문에, 본 실시 형태의 열처리는, 상술한 바와 같은 큰 애스펙트비를 갖는 오목부를 보호막으로 매립하는 경우에, 특히 큰 의의를 갖게 된다.
<다른 실시 형태>
이상, 본 발명의 실시 형태를 구체적으로 설명하였다. 단, 본 발명은 상술한 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
예를 들어, 상술한 실시 형태에서는, 전처리 스텝과 보호막 형성 스텝에서, 처리 수순을 동일하게 하고, 또한 사이클의 실시 횟수를 제외하고 처리 조건을 동일하게 했지만, 이들을 상이하게 해도 된다. 예를 들어, 전처리 스텝과 보호막 형성 스텝에서, 가스의 공급 순서를 상이하게 해도 된다. 또한 예를 들어, 전처리 스텝과 보호막 형성 스텝에서, 원료 가스의 종류를 상이하게 하거나, C 함유 가스의 종류를 상이하게 하거나, N 함유 가스의 종류를 상이하게 하거나 해도 된다. 또한 예를 들어, 전처리 스텝과 보호막 형성 스텝에서, 웨이퍼(200)의 온도, 처리실(201) 내의 압력, 각 가스의 공급 유량이나 공급 시간 등의 처리 조건을 상이하게 해도 된다.
또한 예를 들어, 보호막으로서 형성하는 C 함유 SiN막은, O 및 붕소(B) 중 적어도 어느 하나를 더 포함하는 막이어도 된다. 즉, 보호막으로서, C 함유 SiN막이 아니라, C 함유 SiON막을 형성하도록 해도 되고, C 함유 SiBN막을 형성하도록 해도 된다. 즉, 보호막으로서는, Si, C, N의 3 원소를 포함하는 막이라면, 또한 O를 포함하고 있어도 되고, 또한 B를 포함하고 있어도 된다. 또한, 보호막으로서, C 함유 SiN막, C 함유 SiON막, C 함유 SiBN막 중 2종류 이상의 막을 임의의 조합으로 적층한 적층막을 형성하도록 해도 된다. 또한, C 함유 SiON막을, C 및 O를 포함하는 SiN막이라고 칭할 수도 있고, C 함유 SiBN막을, C 및 B를 포함하는 SiN막이라고 칭할 수도 있다.
C 함유 SiON막을 형성하기 위해서는, 상술한 사이클을 행할 때, 처리실(201) 내에 O 함유 가스로서 예를 들어 O2 가스를 공급하는 스텝을, 스텝 1 내지 3과 비동시로 행하도록 하면 된다. O2 가스는, 가스 공급관(232b)으로부터 공급할 수 있다. MFC(241b)로 제어하는 O2 가스의 공급 유량은, 예를 들어 100 내지 10000sccm의 범위 내의 유량으로 할 수 있다. 기타 처리 수순, 처리 조건은, 예를 들어 도 4를 사용해서 설명한 상술한 성막 시퀀스와 마찬가지의 처리 수순, 처리 조건으로 할 수 있다. O 함유 가스로서는, O2 가스 외에, 예를 들어 N2O 가스, NO 가스, NO2 가스, O3 가스, H2 가스+O2 가스, H2 가스+O3 가스, H2O 가스, CO 가스, CO2 가스 등을 사용할 수 있다.
C 함유 SiBN막을 형성하기 위해서는, 상술한 사이클을 행할 때, 처리실(201) 내에 B 함유 가스로서 예를 들어 트리클로로보란(BCl3) 가스를 공급하는 스텝을, 스텝 1 내지 3과 비동시로 행하도록 하면 된다. BCl3 가스는, 가스 공급관(232b)으로부터 공급할 수 있다. MFC(241b)로 제어하는 BCl3 가스의 공급 유량은, 예를 들어 100 내지 10000sccm의 범위 내의 유량으로 할 수 있다. 기타 처리 수순, 처리 조건은, 예를 들어 도 4를 사용해서 설명한 상술한 성막 시퀀스와 마찬가지의 처리 수순, 처리 조건으로 할 수 있다. B 함유 가스로서는, BCl3 가스 외에, 모노클로로보란(BClH2) 가스, 디클로로보란(BCl2H) 가스, 트리플루오로보란(BF3) 가스, 트리브로모보란(BBr3) 가스, 디보란(B2H6) 가스 등을 사용할 수 있다.
본 발명은, 웨이퍼(200) 상에 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 탄탈륨(Ta), 니오븀(Nb), 몰리브덴(Mo), 텅스텐(W), 이트륨(Y), 스트론튬(Sr), 알루미늄(Al) 등의 금속 원소 및 C를 포함하는 질화막, 즉, C를 포함하는 금속 질화막을 형성하는 경우에도, 적합하게 적용 가능하다. 즉, 본 발명은, 웨이퍼(200) 상에, 예를 들어 C를 포함하는 TiN막, C를 포함하는 ZrN막, C를 포함하는 HfN막, C를 포함하는 TaN막, C를 포함하는 NbN막, C를 포함하는 MoN막, C를 포함하는 WN막, C를 포함하는 YN막, C를 포함하는 SrN막, C를 포함하는 Al막을 형성하는 경우에도, 적합하게 적용하는 것이 가능하게 된다.
예를 들어, 원료로서, 상술한 금속 원소를 포함하는 금속 화합물 가스(금속 원료)를 사용하여, 이하에 나타내는 성막 시퀀스에 의해, 웨이퍼(200) 표면에 형성된 산화막 상에 시드층(O 및 C를 포함하는 금속 질화층), C 함유 금속 질화막을 순서대로 형성하는 경우에도, 본 발명은 적합하게 적용 가능하다.
(금속 원료→C3H6→NH3)×m→(금속 원료→C3H6→NH3)×n ⇒ C 함유 금속 질화막/O 및 C를 포함하는 금속 질화층
(금속 원료→NH3 *)×m→(금속 원료→C3H6→NH3)×n ⇒ C 함유 금속 질화막/금속 질화층
〔(금속 원료→NH3)×m→NH3 *〕→(금속 원료→C3H6→NH3)×n ⇒ C 함유 금속 질화막/금속 질화층
〔(금속 원료→NH3)×m1→NH3 *〕×m2→(금속 원료→C3H6→NH3)×n ⇒ C 함유 금속 질화막/ 금속 질화층
나아가, 상술한 변형예와 마찬가지로, C를 포함하는 금속 질화막의 표면에 캡층(금속 질화층)을 형성해도 된다.
즉, 본 발명은, C를 포함하는 반도체 질화막이나 C를 포함하는 금속 질화막을 형성하는 경우에, 적합하게 적용할 수 있다. 성막 처리의 처리 수순, 처리 조건은, 상술한 실시 형태나 변형예의 처리 수순, 처리 조건과 마찬가지로 할 수 있다. 이러한 경우에도, 상술한 실시 형태나 변형예와 마찬가지의 효과가 얻어진다.
기판 처리에 사용되는 레시피(처리 수순이나 처리 조건 등이 기재된 프로그램)는, 처리 내용(형성하는 막의 막종, 조성비, 막질, 막 두께, 처리 수순, 처리 조건 등)에 따라서 개별로 준비하고, 전기 통신 회선이나 외부 기억 장치(123)를 통해서 기억 장치(121c) 내에 저장해 두는 것이 바람직하다. 그리고, 기판 처리를 개시할 때, CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서, 처리 내용에 따라 적정한 레시피를 적절히 선택하는 것이 바람직하다. 이에 의해, 1대의 기판 처리 장치에서 다양한 막종, 조성비, 막질, 막 두께의 막을, 재현성 좋게 형성할 수 있게 된다. 또한, 오퍼레이터의 부담(처리 수순이나 처리 조건 등의 입력 부담 등)을 저감할 수 있어, 조작 미스를 회피하면서, 기판 처리를 신속히 개시할 수 있게 된다.
상술한 레시피는, 새롭게 작성하는 경우에 한하지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비해도 된다. 레시피를 변경하는 경우에는, 변경 후의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체를 통해서, 기판 처리 장치에 인스톨해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경하도록 해도 된다.
상술한 실시 형태에서는, 한번에 복수매의 기판을 처리하는 뱃치식의 기판 처리 장치를 사용해서 막을 형성하는 예에 대해 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 예를 들어 한번에 1매 또는 수매의 기판을 처리하는 낱장식의 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다. 또한, 상술한 실시 형태에서는, 핫월형의 처리 로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 예에 대해 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 콜드월형의 처리 로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다. 이러한 경우에도, 처리 수순, 처리 조건은, 예를 들어 상술한 실시 형태와 마찬가지의 처리 수순, 처리 조건으로 할 수 있다.
예를 들어, 도 15에 도시하는 처리 로(302)를 구비한 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 본 발명은 적합하게 적용할 수 있다. 처리 로(302)는, 처리실(301)을 형성하는 처리 용기(303)와, 처리실(301) 내에 가스를 샤워 형상으로 공급하는 가스 공급부로서의 샤워 헤드(303s)와, 1매 또는 수매의 웨이퍼(200)를 수평 자세로 지지하는 지지대(317)와, 지지대(317)를 하방으로부터 지지하는 회전축(355)과, 지지대(317)에 설치된 히터(307)를 구비하고 있다. 샤워 헤드(303s)의 인렛(가스 도입구)에는, 가스 공급 포트(332a, 332b)가 접속되어 있다. 가스 공급 포트(332a)에는, 상술한 실시 형태의 제1 공급계와 마찬가지의 공급계가 접속되어 있다. 가스 공급 포트(332b)에는, 가스를 플라즈마 여기시켜서 공급하는 여기부로서의 리모트 플라즈마 유닛(플라즈마 생성 장치)(339b)과, 상술한 실시 형태의 제2 공급계, 제3 공급계와 마찬가지의 공급계가 접속되어 있다. 샤워 헤드(303s)의 아울렛(가스 배출구)에는, 처리실(301) 내에 가스를 샤워 형상으로 공급하는 가스 분산판이 설치되어 있다. 샤워 헤드(303s)는 처리실(301) 내에 반입된 웨이퍼(200)의 표면과 대향(대면)하는 위치에 설치되어 있다. 처리 용기(303)에는, 처리실(301) 내를 배기하는 배기 포트(331)가 설치되어 있다. 배기 포트(331)에는, 상술한 실시 형태의 배기계와 마찬가지의 배기계가 접속되어 있다.
또한 예를 들어, 도 16에 도시하는 처리 로(402)를 구비한 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 본 발명은 적합하게 적용할 수 있다. 처리 로(402)는, 처리실(401)을 형성하는 처리 용기(403)와, 1매 또는 수매의 웨이퍼(200)를 수평 자세로 지지하는 지지대(417)와, 지지대(417)를 하방으로부터 지지하는 회전축(455)과, 처리 용기(403) 내의 웨이퍼(200)를 향해서 광 조사를 행하는 램프 히터(407)와, 램프 히터(407)의 광을 투과시키는 석영창(403w)을 구비하고 있다. 처리 용기(403)에는, 가스 공급 포트(432a, 432b)가 접속되어 있다. 가스 공급 포트(432a)에는, 상술한 실시 형태의 제1 공급계와 마찬가지의 공급계가 접속되어 있다. 가스 공급 포트(432b)에는, 상술한 리모트 플라즈마 유닛(339b)과, 상술한 실시 형태의 제2 공급계, 제3 공급계와 마찬가지의 공급계가 접속되어 있다. 가스 공급 포트(432a, 432b)는, 처리실(401) 내에 반입된 웨이퍼(200)의 단부의 측방, 즉, 처리실(401) 내에 반입된 웨이퍼(200)의 표면과 대향하지 않는 위치에 각각 설치되어 있다. 처리 용기(403)에는, 처리실(401) 내를 배기하는 배기 포트(431)가 설치되어 있다. 배기 포트(431)에는, 상술한 실시 형태의 배기계와 마찬가지의 배기계가 접속되어 있다.
상술한 어닐 처리는, 성막 처리를 행하는 제1 기판 처리부를 사용해서 행하도록 해도 되고, 에칭 처리를 행하는 제2 기판 처리부를 사용해서 행하도록 해도 되고, 이들 기판 처리부와는 상이한 제3 기판 처리부, 즉, 전용의 어닐 장치를 사용해서 행하도록 해도 된다. 또한, 이들 기판 처리부는, 각각 독립된 장치(스탠드 얼론형 장치)군으로서 구성되어 있는 경우에 한하지 않고, 동일한 플랫폼에 탑재된 1개의 장치(클러스터형 장치)로서 구성되어 있어도 된다.
이들 기판 처리 장치를 사용하는 경우에도, 상술한 실시 형태나 변형예와 마찬가지의 처리 수순, 처리 조건에서 성막 처리를 행할 수 있고, 상술한 실시 형태나 변형예와 마찬가지의 효과가 얻어진다.
또한, 상술한 실시 형태나 변형예 등은, 적절히 조합해서 사용할 수 있다. 이때의 처리 수순, 처리 조건은, 예를 들어 상술한 실시 형태의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
실시예
실시예로서, 상술한 실시 형태에서의 기판 처리 장치를 사용하여, 도 4에 도시하는 성막 시퀀스에 의해, 표면에 1000Å 정도의 막 두께의 SiO막이 형성된 웨이퍼 상에 시드층(O 및 C를 포함하는 SiN층)과 보호막(C 함유 SiN막)을 이 순서대로 형성하였다. 원료 가스로서는 DCS 가스를, N 함유 가스로서는 NH3 가스를, C 함유 가스로서는 C3H6 가스를 사용하였다. 처리 조건은, 상술한 실시 형태에 기재된 처리 조건 범위 내의 조건으로 하였다. 또한, 성막 처리를 행하기 전에, SiO막의 막 두께(A)를, 웨이퍼 면내의 49군데에서 미리 측정하였다. 또한, 보호막을 형성한 후, SiO막, 시드층 및 보호막이 적층되어 이루어지는 적층막(이하, 편의상, SiO막과 보호막이 적층되어 이루어지는 적층막이라고도 함)의 막 두께(B)를 측정하였다. 막 두께(B)의 측정 개소는, 막 두께(A)의 측정 개소와 동일하게 하였다. 또한, 막 두께(A)와 막 두께(B)의 차분의 약 30Å이 시드층과 보호막의 합계 두께가 된다.
또한, 비교예로서, 상술한 실시 형태에서의 기판 처리 장치를 사용하여, 표면에 1000Å 정도의 막 두께의 SiO막이 형성된 웨이퍼 상에 보호막으로서, C 비함유의 SiN막을 형성하였다. SiN막의 형성은, 처리실 내의 웨이퍼에 대하여 원료 가스를 공급하는 스텝과, 처리실 내의 웨이퍼에 대하여 N 함유 가스를 공급하는 스텝을 비동시로 행하는 사이클을 소정 횟수 행하는 성막 시퀀스에 의해 행하였다. 원료 가스로서는 DCS 가스를, N 함유 가스로서는 NH3 가스를 사용하였다. 처리 조건은, 상술한 실시 형태에 기재된 처리 조건 범위 내의 조건으로 하였다. 또한, 성막 처리를 행하기 전에, 실시예와 마찬가지로, 웨이퍼 면내의 49군데에서 SiO막의 막 두께(A)를 미리 측정하였다. 또한, 보호막을 형성한 후에는 실시예와 마찬가지로, SiO막과 보호막이 적층되어 이루어지는 적층막의 막 두께(B)를 측정하였다. 막 두께(B)의 측정 개소는, 막 두께(A)의 측정 개소와 동일하게 하였다. 또한, 막 두께(A)와 막 두께(B)의 차분의 약 30Å이 보호막의 막 두께가 된다.
그리고, 실시예 및 비교예의 각각의 샘플에 대해서, 웨이퍼 표면에 대하여 1％ HF액을 공급하는 에칭 처리를 실시하였다. 그 후, 실시예 및 비교예의 각각의 샘플에 대해서, SiO막과 보호막이 적층되어 이루어지는 적층막의 막 두께(B')를 각각 측정하였다. 막 두께(B')의 측정 개소는, 막 두께(A, B)의 측정 개소와 동일하게 하였다.
도 14의 (a)는, 실시예에서의 보호막의 에칭 내성의 평가 결과를, 도 14의 (b)는, 비교예에서의 보호막의 에칭 내성의 평가 결과를 각각 도시하는 도면이다. 어느 도면에서든, 종축은 막 두께[Å]를, 횡축은 막 두께의 측정 개소를 각각 나타내고 있다. 또한, 도면 중의 실선은 SiO막의 막 두께(A)를, 이점 쇄선은 에칭 처리 전의 적층막의 막 두께(B)를, 파선은 에칭 처리 후의 적층막의 막 두께(B')를 각각 나타내고 있다.
도 14의 (a)에 도시한 바와 같이, 실시예에서는, 에칭 처리 전후에 적층막의 막 두께는 거의 변화하지 않은 것을 알 수 있다. 구체적으로는, 보호막을 구성하는 C 함유 SiN막의 에칭량은 웨이퍼 전체면에 걸쳐 2Å 미만이고, 하지의 SiO막은 웨이퍼 전체면에 걸쳐 에칭되지 않고 보호되어 있는 것을 알 수 있다. 이에 반해, 도 14의 (b)에 도시한 바와 같이, 비교예에서는, 에칭 처리 전후에 적층막의 막 두께가 크게 변화하였음을 알 수 있다. 구체적으로는, 보호막을 구성하고 있던 C 비함유의 SiN막은, 웨이퍼 전체면에 걸쳐 에칭되어 거의 소멸되어 있고, 또한 하지의 SiO막이 부분적으로 에칭되어, 막 두께가 감소하였음을 알 수 있다.
이러한 점에서, 보호막을 형성하기 전에 시드층으로서 O 및 C를 포함하는 SiN층을 형성하고, 또한 보호막을 구성하는 SiN막에 C를 첨가함으로써, 보호막으로서의 기능의 저하를 억제할 수 있어, 하지의 SiO막을 확실하게 보호할 수 있음을 알 수 있다. 또한, C 함유 SiN막의 막 두께를 2Å 이상으로 함으로써, 하지의 SiO막을 충분히 보호할 수 있음을 알 수 있다. 또한, C 함유 SiN막의 막 두께를, 5Å 이상, 바람직하게는 10Å 이상으로 함으로써, C 함유 SiN막의 에칭량에 변동이 발생한 경우에도, 하지의 SiO막을 확실하게 보호할 수 있는 것도 알 수 있다. 또한, 발명자들은, C 함유 SiN막의 막 두께를 20Å 이상, 바람직하게는 30Å 이상으로 함으로써, 막 중에 포함되는 Si-C 결합의 수를 더욱 증가시킬 수 있어, 이 막의 보호막으로서의 기능을 더욱 높여, 하지의 SiO막을 보다 확실하게 보호할 수 있음을 확인하였다.
<본 발명의 바람직한 형태>
이하, 본 발명의 바람직한 형태에 대해서 부기한다.
(부기 1)
본 발명의 일 형태에 의하면, 표면에 산화막이 형성된 기판을 준비하는 공정과,
상기 산화막의 표면을 전처리하는 공정과,
상기 기판에 대하여 원료 가스를 공급하는 공정과, 상기 기판에 대하여 탄소 함유 가스를 공급하는 공정과, 상기 기판에 대하여 질소 함유 가스를 공급하는 공정을 비동시로(교대로) 행하는 사이클을 소정 횟수(n회) 행하거나, 상기 기판에 대하여 원료 가스를 공급하는 공정과, 상기 기판에 대하여 탄소 및 질소를 포함하는 가스를 공급하는 공정을 비동시로 행하는 사이클을 소정 횟수(n회) 행하거나, 상기 기판에 대하여 탄소를 포함하는 원료 가스를 공급하는 공정과, 상기 기판에 대하여 질소 함유 가스를 공급하는 공정을 비동시로 행하는 사이클을 소정 횟수(n회) 행함으로써, 상기 전처리 후의 상기 산화막의 표면 상에, (보호막으로서) 탄소를 포함하는 질화막을 형성하는 공정,
을 갖는 반도체 장치의 제조 방법, 또는, 기판 처리 방법이 제공된다.
(부기 2)
부기 1에 기재된 방법이며, 바람직하게는
상기 전처리하는 공정에서는, 상기 산화막의 표면 상에, (시드층으로서) 산소 및 탄소를 포함하는 질화층, 또는, 산소 및 탄소 비함유의 질화층을 형성한다.
(부기 3)
부기 2에 기재된 방법이며, 바람직하게는
상기 전처리하는 공정에서는,
상기 기판에 대하여 원료 가스를 공급하는 공정과, 상기 기판에 대하여 탄소 함유 가스를 공급하는 공정과, 상기 기판에 대하여 질소 함유 가스를 공급하는 공정을 비동시로 행하는 사이클을 소정 횟수(m회) 행하거나, 상기 기판에 대하여 원료 가스를 공급하는 공정과, 상기 기판에 대하여 탄소 및 질소를 포함하는 가스를 공급하는 공정을 비동시로 행하는 사이클을 소정 횟수(m회) 행하거나, 상기 기판에 대하여 탄소를 포함하는 원료 가스를 공급하는 공정과, 상기 기판에 대하여 질소 함유 가스를 공급하는 공정을 비동시로 행하는 사이클을 소정 횟수(m회) 행하고,
이때, 상기 산화막을 산소원으로서 사용함으로써 상기 산소 및 탄소를 포함하는 질화층을 형성한다.
(부기 4)
부기 2에 기재된 방법이며, 바람직하게는
상기 전처리하는 공정에서는,
상기 기판에 대하여 원료 가스를 공급하는 공정과, 상기 기판에 대하여 플라즈마 여기시킨 질소 함유 가스를 공급하는 공정을 비동시로 행하는 사이클을 소정 횟수(m회) 행함으로써 상기 산소 및 탄소 비함유의 질화층을 형성한다.
(부기 5)
부기 2에 기재된 방법이며, 바람직하게는
상기 전처리하는 공정에서는,
상기 기판에 대하여 원료 가스를 공급하는 공정과, 상기 기판에 대하여 질소 함유 가스를 공급하는 공정을 비동시로 행하는 사이클을 소정 횟수(m회) 행한 후, 상기 기판에 대하여 플라즈마 여기시킨 질소 함유 가스를 공급하는 공정을 행함으로써 상기 산소 및 탄소 비함유의 질화층을 형성한다.
(부기 6)
부기 2에 기재된 방법이며, 바람직하게는
상기 전처리하는 공정에서는,
상기 기판에 대하여 원료 가스를 공급하는 공정과, 상기 기판에 대하여 질소 함유 가스를 공급하는 공정을 비동시로 행하는 세트를 소정 횟수(m1회) 행하는 공정과,
상기 기판에 대하여 플라즈마 여기시킨 질소 함유 가스를 공급하는 공정,
을 비동시로 행하는 사이클을 소정 횟수(m2회) 행함으로써 상기 산소 및 탄소 비함유의 질화층을 형성한다.
(부기 7)
부기 1에 기재된 방법이며, 바람직하게는
상기 전처리하는 공정에서는, 상기 기판에 대하여 개질 가스를 공급함으로써, 상기 산화막의 표면을 개질한다.
예를 들어, 상기 개질 가스로서 플라즈마 여기 상태의 질소 함유 가스를 사용한다.
또한 예를 들어, 상기 개질 가스로서 플라즈마 여기 상태의 불활성 가스를 사용한다.
또한 예를 들어, 상기 개질 가스로서 플라즈마 여기 상태의 수소 함유 가스를 사용한다.
또한 예를 들어, 상기 개질 가스로서 플라즈마 여기 상태의 산소 함유 가스를 사용한다. 또한 예를 들어, 상기 개질 가스로서 산소 함유 가스 및 수소 함유 가스를 사용한다. 또한 예를 들어, 상기 개질 가스로서 오존 가스를 사용한다.
(부기 8)
부기 1 내지 7 중 어느 한 항에 기재된 방법이며, 바람직하게는
상기 전처리하는 공정 및 상기 탄소를 포함하는 질화막을 형성하는 공정은, 상기 기판을 처리실 내에 수용한 상태에서 행하여지고,
상기 탄소를 포함하는 질화막을 형성하는 공정을 실시한 후, 동일한 상기 처리실 내에서, 즉, 상기 탄소를 포함하는 질화막이 형성된 상기 기판을 상기 처리실 내로부터 취출하지 않고 상기 처리실 내에 수용한 상태에서, 상기 탄소를 포함하는 질화막의 표면에 캡층을 형성하는 공정을 더 갖는다.
(부기 9)
부기 1 내지 8 중 어느 한 항에 기재된 방법이며, 바람직하게는
상기 탄소를 포함하는 질화막의 두께를 0.2nm 이상 10nm 이하, 바람직하게는 0.5nm 이상 10nm 이하, 보다 바람직하게는 1nm 이상 10nm 이하로 한다. 더욱 바람직하게는, 상기 탄소를 포함하는 질화막의 막 두께를 0.2nm 이상 3nm 이하, 바람직하게는 0.5nm 이상 3nm 이하, 보다 바람직하게는 1nm 이상 3nm 이하로 한다.
(부기 10)
부기 1 내지 9 중 어느 한 항에 기재된 방법이며, 바람직하게는
상기 탄소를 포함하는 질화막 내의 탄소 농도를 3atomic％ 이상 10atomic％ 이하, 바람직하게는 5atomic％ 이상 9atomic％ 이하, 보다 바람직하게는 7atomic％ 이상 8atomic％ 이하로 한다.
(부기 11)
부기 1 내지 10 중 어느 한 항에 기재된 방법이며, 바람직하게는
또한, 상기 탄소를 포함하는 질화막이 형성된 상기 기판에 대하여 에칭 처리를 행하는 공정을 갖는다.
(부기 12)
부기 1 내지 11 중 어느 한 항에 기재된 방법이며, 바람직하게는
상기 기판의 표면에는 오목부가 형성되고,
상기 오목부 내의 표면에는 상기 산화막이 형성되어 있고,
상기 탄소를 포함하는 질화막을 형성하는 공정에서는, 상기 산화막이 형성된 상기 오목부 내를 매립하도록 상기 탄소를 포함하는 질화막을 형성하고,
상기 탄소를 포함하는 질화막을 형성한 후, 상기 탄소를 포함하는 질화막을 형성하는 공정에서의 상기 기판의 온도보다도 높은 온도 조건 하에서 상기 기판을 열처리하는 공정을 더 갖는다.
(부기 13)
본 발명의 다른 형태에 의하면, 기판을 처리하는 처리실과,
상기 처리실 내의 기판에 대하여 가스를 공급하는 공급계와,
상기 처리실 내에, 표면에 산화막이 형성된 기판을 준비하고, 상기 산화막의 표면을 전처리한 후, 상기 기판에 대하여 원료 가스를 공급하는 처리와, 상기 기판에 대하여 탄소 함유 가스를 공급하는 처리와, 상기 기판에 대하여 질소 함유 가스를 공급하는 처리를 비동시로 행하는 사이클을 소정 횟수 행하거나, 상기 기판에 대하여 원료 가스를 공급하는 처리와, 상기 기판에 대하여 탄소 및 질소를 포함하는 가스를 공급하는 처리를 비동시로 행하는 사이클을 소정 횟수 행하거나, 상기 기판에 대하여 탄소를 포함하는 원료 가스를 공급하는 처리와, 상기 기판에 대하여 질소 함유 가스를 공급하는 처리를 비동시로 행하는 사이클을 소정 횟수 행함으로써, 상기 전처리 후의 상기 산화막의 표면 상에 탄소를 포함하는 질화막을 형성하는 처리를 행하게 하도록, 상기 공급계를 제어하도록 구성되는 제어부,
를 갖는 기판 처리 장치가 제공된다.
(부기 14)
본 발명의 또 다른 형태에 의하면, 표면에 산화막이 형성된 기판을 준비하는 수순과,
상기 산화막의 표면을 전처리하는 수순과,
상기 기판에 대하여 원료 가스를 공급하는 수순과, 상기 기판에 대하여 탄소 함유 가스를 공급하는 수순과, 상기 기판에 대하여 질소 함유 가스를 공급하는 수순을 비동시로 행하는 사이클을 소정 횟수 행하거나, 상기 기판에 대하여 원료 가스를 공급하는 수순과, 상기 기판에 대하여 탄소 및 질소를 포함하는 가스를 공급하는 수순을 비동시로 행하는 사이클을 소정 횟수 행하거나, 상기 기판에 대하여 탄소를 포함하는 원료 가스를 공급하는 수순과, 상기 기판에 대하여 질소 함유 가스를 공급하는 수순을 비동시로 행하는 사이클을 소정 횟수 행함으로써, 상기 전처리 후의 상기 산화막의 표면 상에, 탄소를 포함하는 질화막을 형성하는 수순,
을 컴퓨터에 실행시키는 프로그램, 또는, 해당 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체가 제공된다.
(부기 15)
본 발명의 또 다른 형태에 의하면, 표면에 형성된 오목부 내의 표면에 산화막이 형성된 기판을 준비하는 공정과,
상기 산화막이 형성된 상기 오목부 내를 매립하도록 (보호막으로서) 탄소를 포함하는 질화막을 형성하는 공정과,
상기 탄소를 포함하는 질화막을 형성하는 공정에서의 상기 기판의 온도보다도 높은 온도 조건 하에서 상기 기판을 열처리하는 공정,
을 갖는 반도체 장치의 제조 방법, 또는, 기판 처리 방법이 제공된다.
(부기 16)
부기 15에 기재된 방법이며,
상기 열처리하는 공정에서는, 상기 탄소를 포함하는 질화막으로부터 일부 탄소를 탈리시킨다.
(부기 17)
부기 15 또는 16에 기재된 방법이며, 바람직하게는
상기 열처리하는 공정에서는, 상기 오목부 내의 표면에 형성한 상기 탄소를 포함하는 질화막을 간극 없이 접합시킨다.
(부기 18)
부기 15 내지 17 중 어느 한 항에 기재된 방법이며, 바람직하게는
상기 오목부의 애스펙트비(깊이/내경)가 5 이상 100 이하이다. 보다 바람직하게는, 상기 오목부의 애스펙트비(깊이/내경)가 20 이상 100 이하이다. 더욱 바람직하게는, 상기 오목부의 애스펙트비(깊이/내경)가 50 이상 100 이하이다.
(부기 19)
본 발명의 또 다른 형태에 의하면, 기판을 처리하는 처리실과,
상기 처리실 내의 기판에 대하여 가스를 공급하는 공급계와,
상기 처리실 내의 기판을 가열하는 가열 기구와,
상기 처리실 내에, 표면에 형성된 오목부 내의 표면에 산화막이 형성된 기판을 준비한 후, 상기 기판에 대하여 처리 가스를 공급함으로써 상기 산화막이 형성된 상기 오목부 내를 매립하도록 탄소를 포함하는 질화막을 형성하는 처리와, 상기 탄소를 포함하는 질화막을 형성하는 처리에서의 상기 기판의 온도보다도 높은 온도 조건 하에서 상기 기판을 열처리하는 처리를 행하게 하도록, 상기 공급계 및 상기 가열 기구를 제어하도록 구성되는 제어부,
를 갖는 기판 처리 장치가 제공된다.
(부기 20)
본 발명의 또 다른 형태에 의하면,
표면에 형성된 오목부 내의 표면에 산화막이 형성된 기판을 준비하는 수순과,
상기 산화막이 형성된 상기 오목부 내를 매립하도록 탄소를 포함하는 질화막을 형성하는 수순과,
상기 탄소를 포함하는 질화막을 형성하는 공정에서의 상기 기판의 온도보다도 높은 온도 조건 하에서 상기 기판을 열처리하는 수순,
을 컴퓨터에 실행시키는 프로그램, 또는, 해당 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체가 제공된다.
121 : 컨트롤러(제어부) 200 : 웨이퍼(기판)
201 : 처리실 202 : 처리 로
203 : 반응관 207 : 히터
231 : 배기관 232a 내지 232e : 가스 공급관

Claims (21)

  1. 표면에 산화막이 형성된 기판을 준비하는 공정과,
    상기 기판에 대하여 원료 가스를 공급하는 공정과, 상기 기판에 대하여 탄소 함유 가스를 공급하는 공정과, 상기 기판에 대하여 질소 함유 가스를 공급하는 공정을 비동시로 행하는 사이클을 소정 횟수 행하거나, 상기 기판에 대하여 원료 가스를 공급하는 공정과, 상기 기판에 대하여 탄소 및 질소를 포함하는 가스를 공급하는 공정을 비동시로 행하는 사이클을 소정 횟수 행하거나, 상기 기판에 대하여 탄소를 포함하는 원료 가스를 공급하는 공정과, 상기 기판에 대하여 질소 함유 가스를 공급하는 공정을 비동시로 행하는 사이클을 소정 횟수 행하고,
    이때, 상기 산화막을 산소원으로서 사용함으로써 상기 산화막의 표면에 산소 및 탄소를 포함하는 질화층을 형성하는 전처리하는 공정과,
    상기 기판에 대하여 원료 가스를 공급하는 공정과, 상기 기판에 대하여 탄소 함유 가스를 공급하는 공정과, 상기 기판에 대하여 질소 함유 가스를 공급하는 공정을 비동시로 행하는 사이클을 소정 횟수 행하거나, 상기 기판에 대하여 원료 가스를 공급하는 공정과, 상기 기판에 대하여 탄소 및 질소를 포함하는 가스를 공급하는 공정을 비동시로 행하는 사이클을 소정 횟수 행하거나, 상기 기판에 대하여 탄소를 포함하는 원료 가스를 공급하는 공정과, 상기 기판에 대하여 질소 함유 가스를 공급하는 공정을 비동시로 행하는 사이클을 소정 횟수 행함으로써, 상기 전처리 후의 상기 산화막의 표면 상에, 탄소를 포함하는 질화막을 형성하는 공정,
    을 포함하는 반도체 장치의 제조 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제1항에 있어서,
    상기 전처리하는 공정 및 상기 탄소를 포함하는 질화막을 형성하는 공정은, 상기 기판을 처리실 내에 수용한 상태에서 행하여지고,
    상기 탄소를 포함하는 질화막을 형성하는 공정을 실시한 후, 동일한 상기 처리실 내에서, 상기 탄소를 포함하는 질화막의 표면에 캡층을 형성하는 공정을 더 포함하는, 반도체 장치의 제조 방법.
  9. 제1항에 있어서,
    상기 탄소를 포함하는 질화막의 두께를 0.2nm 이상 10nm 이하로 하는, 반도체 장치의 제조 방법.
  10. 제1항에 있어서,
    상기 탄소를 포함하는 질화막 내의 탄소 농도를 3atomic％ 이상 10atomic％ 이하로 하는, 반도체 장치의 제조 방법.
  11. 제1항에 있어서,
    또한, 상기 탄소를 포함하는 질화막이 형성된 상기 기판에 대하여 에칭 처리를 행하는 공정을 포함하는, 반도체 장치의 제조 방법.
  12. 제1항에 있어서,
    상기 기판의 표면에는 오목부가 형성되고,
    상기 오목부 내의 표면에는 상기 산화막이 형성되어 있고,
    상기 탄소를 포함하는 질화막을 형성하는 공정에서는, 상기 산화막이 형성된 상기 오목부 내를 매립하도록 상기 탄소를 포함하는 질화막을 형성하고,
    상기 탄소를 포함하는 질화막을 형성한 후, 상기 탄소를 포함하는 질화막을 형성하는 공정에서의 상기 기판의 온도보다도 높은 온도 조건 하에서 상기 기판을 열처리하는 공정을 더 포함하는, 반도체 장치의 제조 방법.
  13. 기판을 처리하는 처리실과,
    상기 처리실 내의 기판에 대하여 가스를 공급하는 공급계와,
    상기 처리실 내에, 표면에 산화막이 형성된 기판을 준비하고,
    상기 기판에 대하여 원료 가스를 공급하는 처리와, 상기 기판에 대하여 탄소 함유 가스를 공급하는 처리와, 상기 기판에 대하여 질소 함유 가스를 공급하는 처리를 비동시로 행하는 사이클을 소정 횟수 행하거나, 상기 기판에 대하여 원료 가스를 공급하는 처리와, 상기 기판에 대하여 탄소 및 질소를 포함하는 가스를 공급하는 처리를 비동시로 행하는 사이클을 소정 횟수 행하거나, 상기 기판에 대하여 탄소를 포함하는 원료 가스를 공급하는 처리와, 상기 기판에 대하여 질소 함유 가스를 공급하는 처리를 비동시로 행하는 사이클을 소정 횟수 행하고,
    이때, 상기 산화막을 산소원으로서 사용함으로써 상기 산화막의 표면에 산소 및 탄소를 포함하는 질화층을 형성하는 전처리를 행한 후,
    상기 기판에 대하여 원료 가스를 공급하는 처리와, 상기 기판에 대하여 탄소 함유 가스를 공급하는 처리와, 상기 기판에 대하여 질소 함유 가스를 공급하는 처리를 비동시로 행하는 사이클을 소정 횟수 행하거나, 상기 기판에 대하여 원료 가스를 공급하는 처리와, 상기 기판에 대하여 탄소 및 질소를 포함하는 가스를 공급하는 처리를 비동시로 행하는 사이클을 소정 횟수 행하거나, 상기 기판에 대하여 탄소를 포함하는 원료 가스를 공급하는 처리와, 상기 기판에 대하여 질소 함유 가스를 공급하는 처리를 비동시로 행하는 사이클을 소정 횟수 행함으로써, 상기 전처리 후의 상기 산화막의 표면 상에, 탄소를 포함하는 질화막을 형성하는 처리를 행하게 하도록, 상기 공급계를 제어하도록 구성되는 제어부,
    를 포함하는 기판 처리 장치.
  14. 표면에 산화막이 형성된 기판을 준비하는 단계와,
    상기 기판에 대하여 원료 가스를 공급하는 단계와, 상기 기판에 대하여 탄소 함유 가스를 공급하는 단계와, 상기 기판에 대하여 질소 함유 가스를 공급하는 단계를 비동시로 행하는 사이클을 소정 횟수 행하거나, 상기 기판에 대하여 원료 가스를 공급하는 단계와, 상기 기판에 대하여 탄소 및 질소를 포함하는 가스를 공급하는 단계를 비동시로 행하는 사이클을 소정 횟수 행하거나, 상기 기판에 대하여 탄소를 포함하는 원료 가스를 공급하는 단계와, 상기 기판에 대하여 질소 함유 가스를 공급하는 단계를 비동시로 행하는 사이클을 소정 횟수 행하고,
    이때, 상기 산화막을 산소원으로서 사용함으로써 상기 산화막의 표면에 산소 및 탄소를 포함하는 질화층을 형성하는 전처리를 행하는 단계와,
    상기 기판에 대하여 원료 가스를 공급하는 단계와, 상기 기판에 대하여 탄소 함유 가스를 공급하는 단계와, 상기 기판에 대하여 질소 함유 가스를 공급하는 단계를 비동시로 행하는 사이클을 소정 횟수 행하거나, 상기 기판에 대하여 원료 가스를 공급하는 단계와, 상기 기판에 대하여 탄소 및 질소를 포함하는 가스를 공급하는 단계를 비동시로 행하는 사이클을 소정 횟수 행하거나, 상기 기판에 대하여 탄소를 포함하는 원료 가스를 공급하는 단계와, 상기 기판에 대하여 질소 함유 가스를 공급하는 단계를 비동시로 행하는 사이클을 소정 횟수 행함으로써, 상기 전처리 후의 상기 산화막의 표면 상에, 탄소를 포함하는 질화막을 형성하는 단계,
    를 컴퓨터에 실행시키는 컴퓨터 판독가능한 기록매체에 기록된 프로그램.
  15. 제1항에 있어서,
    상기 탄소를 포함하는 질화막의 두께를 0.5nm 이상 10nm 이하로 하는, 반도체 장치의 제조 방법.
  16. 제1항에 있어서,
    상기 탄소를 포함하는 질화막의 두께를 1nm 이상 10nm 이하로 하는, 반도체 장치의 제조 방법.
  17. 제1항에 있어서,
    상기 탄소를 포함하는 질화막 내의 탄소 농도를 5atomic％ 이상 9atomic％ 이하로 하는, 반도체 장치의 제조 방법.
  18. 제1항에 있어서,
    상기 탄소를 포함하는 질화막 내의 탄소 농도를 7atomic％ 이상 8atomic％ 이하로 하는, 반도체 장치의 제조 방법.
  19. 제12항에 있어서,
    상기 열처리하는 공정에서는, 상기 탄소를 포함하는 질화막에서 일부 탄소를 탈리시키는, 반도체 장치의 제조 방법.
  20. 제12항에 있어서,
    상기 열처리하는 공정에서는, 상기 오목부 내의 표면에 형성한 상기 탄소를 포함하는 질화막을 간극없이 접합시키는, 반도체 장치의 제조 방법.
  21. 제12항에 있어서,
    상기 오목부의 애스펙트비가 5 이상 100 이하인, 반도체 장치의 제조 방법.
KR1020167035779A 2014-06-25 2015-06-24 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 KR101920702B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014130267 2014-06-25
JPJP-P-2014-130267 2014-06-25
PCT/JP2015/068132 WO2015199111A1 (ja) 2014-06-25 2015-06-24 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
KR20170018343A KR20170018343A (ko) 2017-02-17
KR101920702B1 true KR101920702B1 (ko) 2018-11-21

Family

ID=54938191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167035779A KR101920702B1 (ko) 2014-06-25 2015-06-24 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Country Status (5)

Country Link
US (3) US10163625B2 (ko)
JP (1) JP6176811B2 (ko)
KR (1) KR101920702B1 (ko)
CN (1) CN106463395B (ko)
WO (1) WO2015199111A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015199111A1 (ja) 2014-06-25 2015-12-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6438038B2 (ja) * 2014-09-19 2018-12-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置および記録媒体
JP6703425B2 (ja) * 2016-03-23 2020-06-03 株式会社栗田製作所 プラズマ処理方法及びプラズマ処理装置
JP6671262B2 (ja) * 2016-08-01 2020-03-25 東京エレクトロン株式会社 窒化膜の形成方法および形成装置
JP6568508B2 (ja) * 2016-09-14 2019-08-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6857503B2 (ja) * 2017-02-01 2021-04-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6920082B2 (ja) * 2017-03-17 2021-08-18 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6759137B2 (ja) * 2017-03-24 2020-09-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法およびプログラム
CN107256898B (zh) * 2017-05-18 2018-08-03 广东爱旭科技股份有限公司 管式perc双面太阳能电池及其制备方法和专用设备
CN107256894B (zh) * 2017-05-18 2018-08-10 广东爱旭科技股份有限公司 管式perc单面太阳能电池及其制备方法和专用设备
JP6842988B2 (ja) * 2017-05-19 2021-03-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6853116B2 (ja) * 2017-05-31 2021-03-31 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
EP3636799B1 (en) * 2017-06-07 2023-08-02 Zhejiang Aiko Solar Energy Technology Co., Ltd. Coating method for tube-type perc solar cells
CN107287579B (zh) * 2017-06-07 2018-09-14 广东爱旭科技股份有限公司 管式perc太阳能电池的镀膜设备及镀膜方法
US10957543B2 (en) 2017-09-29 2021-03-23 Taiwan Semiconductor Manufacturing Co., Ltd. Device and method of dielectric layer
JP6789257B2 (ja) * 2018-02-28 2020-11-25 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP7113670B2 (ja) 2018-06-08 2022-08-05 東京エレクトロン株式会社 Ａｌｄ成膜方法およびａｌｄ成膜装置
CN110894596A (zh) * 2018-09-13 2020-03-20 长鑫存储技术有限公司 薄膜制备设备及其反应腔体
JP6920262B2 (ja) * 2018-09-20 2021-08-18 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7195241B2 (ja) * 2019-01-09 2022-12-23 東京エレクトロン株式会社 窒化膜の成膜方法、および窒化膜の成膜装置
CN111424258B (zh) * 2019-01-09 2024-01-23 东京毅力科创株式会社 氮化膜的成膜方法及氮化膜的成膜装置
KR102194604B1 (ko) * 2019-05-02 2020-12-24 주식회사 유진테크 배치식 기판처리장치
JP6990756B2 (ja) * 2020-11-04 2022-01-12 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
JP7500454B2 (ja) 2021-01-28 2024-06-17 東京エレクトロン株式会社 成膜方法及び処理装置
US11955318B2 (en) 2021-03-12 2024-04-09 Applied Materials, Inc. Ash rate recovery method in plasma strip chamber

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114252A (ja) * 1998-10-05 2000-04-21 Tokyo Electron Ltd 半導体装置及びその製造方法
JP2008182001A (ja) * 2007-01-24 2008-08-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2009170823A (ja) * 2008-01-19 2009-07-30 Tokyo Electron Ltd 成膜方法及び成膜装置
JP2014013928A (ja) * 2008-11-26 2014-01-23 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3826792B2 (ja) 2002-01-08 2006-09-27 ソニー株式会社 半導体装置の製造方法
JP4525534B2 (ja) 2005-09-02 2010-08-18 ソニー株式会社 半導体装置の製造方法
JP4983025B2 (ja) 2006-01-17 2012-07-25 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2007281181A (ja) 2006-04-06 2007-10-25 Elpida Memory Inc 半導体装置の製造方法
JP4461441B2 (ja) 2006-08-07 2010-05-12 エルピーダメモリ株式会社 半導体装置の製造方法
US20080213479A1 (en) * 2007-02-16 2008-09-04 Tokyo Electron Limited SiCN film formation method and apparatus
JP4924437B2 (ja) * 2007-02-16 2012-04-25 東京エレクトロン株式会社 成膜方法及び成膜装置
KR101477831B1 (ko) * 2007-05-29 2014-12-30 도쿄엘렉트론가부시키가이샤 플라즈마 질화 처리에 있어서의 챔버 내의 전처리 방법, 플라즈마 처리 방법, 및 플라즈마 처리 장치
JP5384291B2 (ja) 2008-11-26 2014-01-08 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
WO2011125395A1 (ja) * 2010-04-09 2011-10-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5847566B2 (ja) 2011-01-14 2016-01-27 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5792550B2 (ja) 2011-08-02 2015-10-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2013027549A1 (ja) * 2011-08-25 2013-02-28 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置および記録媒体
JP5364765B2 (ja) 2011-09-07 2013-12-11 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
US20130220410A1 (en) * 2011-09-07 2013-08-29 Air Products And Chemicals, Inc. Precursors for Photovoltaic Passivation
JP5951443B2 (ja) 2011-12-09 2016-07-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6024484B2 (ja) 2013-01-29 2016-11-16 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5998101B2 (ja) 2013-05-24 2016-09-28 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
WO2015199111A1 (ja) * 2014-06-25 2015-12-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6523091B2 (ja) 2015-07-24 2019-05-29 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10468244B2 (en) 2016-08-30 2019-11-05 Versum Materials Us, Llc Precursors and flowable CVD methods for making low-K films to fill surface features
US11735413B2 (en) 2016-11-01 2023-08-22 Versum Materials Us, Llc Precursors and flowable CVD methods for making low-k films to fill surface features
US10340135B2 (en) 2016-11-28 2019-07-02 Asm Ip Holding B.V. Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114252A (ja) * 1998-10-05 2000-04-21 Tokyo Electron Ltd 半導体装置及びその製造方法
JP2008182001A (ja) * 2007-01-24 2008-08-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2009170823A (ja) * 2008-01-19 2009-07-30 Tokyo Electron Ltd 成膜方法及び成膜装置
JP2014013928A (ja) * 2008-11-26 2014-01-23 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置

Also Published As

Publication number Publication date
US20170103885A1 (en) 2017-04-13
JP6176811B2 (ja) 2017-08-09
US10229829B2 (en) 2019-03-12
CN106463395B (zh) 2019-06-11
KR20170018343A (ko) 2017-02-17
US10497561B2 (en) 2019-12-03
US10163625B2 (en) 2018-12-25
US20190189422A1 (en) 2019-06-20
CN106463395A (zh) 2017-02-22
WO2015199111A1 (ja) 2015-12-30
JPWO2015199111A1 (ja) 2017-04-20
US20180233351A1 (en) 2018-08-16

Similar Documents

Publication Publication Date Title
KR101920702B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101743824B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101749413B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101827620B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101811531B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101537189B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP6192147B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR101793944B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101858345B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101786301B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20160030058A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP2017183392A (ja) 基板処理装置、半導体装置の製造方法および記録媒体
WO2016038660A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
WO2016103317A1 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
KR102671300B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6654232B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR20240091155A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant