JP4983025B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4983025B2 JP4983025B2 JP2006008292A JP2006008292A JP4983025B2 JP 4983025 B2 JP4983025 B2 JP 4983025B2 JP 2006008292 A JP2006008292 A JP 2006008292A JP 2006008292 A JP2006008292 A JP 2006008292A JP 4983025 B2 JP4983025 B2 JP 4983025B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- oxide film
- silicon oxide
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
図10(A),(B)はそれぞれ窒素原子を堆積する前の酸化膜構造、およびALD法によるシリコン窒化膜の形成を継続したときの膜構造を示す模式図である。
本発明はこのような点に鑑みてなされたものであり、高品質のゲート絶縁膜を有する高性能でかつ信頼性の高い半導体装置の製造方法を提供することを目的とする。
この実施の形態では、シリコン酸化膜上へのALD法によるシリコン窒化膜の形成において、シリコン基板の熱酸化または熱酸窒化により、シリコン酸化膜またはシリコン酸窒化膜を形成する(ステップS1)。その後、形成されたそのシリコン酸化膜またはシリコン酸窒化膜の表面にプラズマ窒化処理を施す(ステップS2)。このプラズマ窒化処理により、そのシリコン酸化膜またはシリコン酸窒化膜の表面は、プラズマ窒化処理前に比べ、活性な状態になる。そして、そのプラズマ窒化処理によって活性化されたシリコン酸化膜表面またはシリコン酸窒化膜表面を大気に曝露させることなく、その表面活性状態が失われないように連続して、ALD法によるシリコン窒化膜の堆積を行う(ステップS3)。
まず、図2に示す第1工程では、シリコン基板1に素子分離用の絶縁領域2を形成する。ここでは、STI(Shallow Trench Isolation)法を用いた場合を例示したが、LOCOS(LOCal Oxidation of Silicon)法を用いて素子分離を行ってもよい。なお、こうして形成された素子領域に、イオン注入とアニール工程を行って、動作電位をコントロールすることもある。
以降は常法に従い、層間絶縁膜、プラグ、パッドなどを形成し、半導体装置を完成する。
図7および図8はプラズマ窒化処理の前後における絶縁膜表面の原子構造の模式図である。
ここで、シリコン基板1上にシリコン酸化膜31を形成して、そのシリコン酸化膜31表面にプラズマ窒化処理を行った場合、そのプラズマ窒化処理後のシリコン酸化膜31表面、すなわち窒素ラジカルが存在しているプラズマ窒化層31aを大気に曝露させると、大気中の酸素原子がその窒素ラジカルと反応する。その酸素原子が膜中に取り込まれると、プラズマ窒化層31aの窒素原子と置き換わり、絶縁膜としての比誘電率が低下してしまうようになる。また、表面の活性状態が失われるため、その後の膜質の良いシリコン窒化膜32の形成も困難となる。
前記シリコン酸化膜または前記シリコン酸窒化膜の表面にプラズマ窒化処理を行う工程と、
前記プラズマ窒化処理後の前記シリコン酸化膜上または前記シリコン酸窒化膜上にALD法を用いてシリコン窒化膜を堆積する工程と、
を有することを特徴とする半導体装置の製造方法。
前記プラズマ窒化処理後の前記シリコン酸化膜または前記シリコン酸窒化膜の表面状態を維持したまま、前記ALD法を用いて前記シリコン酸化膜上または前記シリコン酸窒化膜上に前記シリコン窒化膜を堆積することを特徴とする付記1記載の半導体装置の製造方法。
前記プラズマ窒化処理後の前記シリコン酸化膜または前記シリコン酸窒化膜の表面を大気に曝露させることなく、前記ALD法を用いて前記シリコン酸化膜上または前記シリコン酸窒化膜上に前記シリコン窒化膜を堆積することを特徴とする付記1〜3記載の半導体装置の製造方法。
前記シリコン窒化膜を、原料にジクロロシランまたはテトラクロロシランと、アンモニアを用い、ALD法を用いて堆積することを特徴とする付記1〜5記載の半導体装置の製造方法。
前記シリコン酸化膜を形成する場合には、熱酸化法を用いて前記シリコン酸化膜を形成し、前記シリコン酸窒化膜を形成する場合には、熱酸窒化法を用いて前記シリコン酸窒化膜を形成することを特徴とする付記1〜6記載の半導体装置の製造方法。
2 絶縁領域
4 ゲート電極
5 側壁絶縁膜
6 ソース・ドレイン領域
7,32a シリコン原子
8 酸素原子
9 窒素ラジカル
30 ゲート絶縁膜
31 シリコン酸化膜
31a プラズマ窒化層
32 シリコン窒化膜
32b 窒素原子
Claims (3)
- 基板上にシリコン酸化膜またはシリコン酸窒化膜を形成する工程と、
前記シリコン酸化膜または前記シリコン酸窒化膜の表面にプラズマ窒化処理を行う工程と、
前記プラズマ窒化処理後の前記シリコン酸化膜または前記シリコン酸窒化膜の表面を大気に曝露させることなく、前記シリコン酸化膜上または前記シリコン酸窒化膜上に原子層気相成長法を用いてシリコン窒化膜を堆積する工程と、
を有し、
前記シリコン窒化膜を堆積する工程は、前記プラズマ窒化処理後の前記シリコン酸化膜または前記シリコン酸窒化膜の表面に、シリコン原料ガスを供給する工程と、次いで窒素原料ガスを供給する工程とを有することを特徴とする半導体装置の製造方法。 - 前記プラズマ窒化処理を行う工程と前記シリコン窒化膜を堆積する工程とは、同一の処理装置内で実施することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記シリコン酸化膜または前記シリコン酸窒化膜を形成する工程においては、
前記シリコン酸化膜を形成する場合には、熱酸化法を用いて前記シリコン酸化膜を形成し、前記シリコン酸窒化膜を形成する場合には、熱酸窒化法を用いて前記シリコン酸窒化膜を形成することを特徴とする請求項1または2記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006008292A JP4983025B2 (ja) | 2006-01-17 | 2006-01-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006008292A JP4983025B2 (ja) | 2006-01-17 | 2006-01-17 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007194239A JP2007194239A (ja) | 2007-08-02 |
JP4983025B2 true JP4983025B2 (ja) | 2012-07-25 |
Family
ID=38449727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006008292A Expired - Fee Related JP4983025B2 (ja) | 2006-01-17 | 2006-01-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4983025B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7232707B2 (ja) | 2019-05-21 | 2023-03-03 | トーソー株式会社 | ブラケット構造 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007281181A (ja) * | 2006-04-06 | 2007-10-25 | Elpida Memory Inc | 半導体装置の製造方法 |
JP4461441B2 (ja) | 2006-08-07 | 2010-05-12 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
JP5325759B2 (ja) * | 2009-12-21 | 2013-10-23 | ラムバス・インコーポレーテッド | 半導体装置の製造方法 |
JP2012216631A (ja) * | 2011-03-31 | 2012-11-08 | Tokyo Electron Ltd | プラズマ窒化処理方法 |
JP2015180768A (ja) | 2014-03-06 | 2015-10-15 | 株式会社日立国際電気 | 基板処理装置及び半導体装置の製造方法並びに記録媒体 |
JP6176811B2 (ja) | 2014-06-25 | 2017-08-09 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
JP6086934B2 (ja) * | 2015-01-14 | 2017-03-01 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10275900A (ja) * | 1997-01-28 | 1998-10-13 | Toshiba Corp | 半導体装置の製造方法 |
US6806145B2 (en) * | 2001-08-31 | 2004-10-19 | Asm International, N.V. | Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer |
JP3826792B2 (ja) * | 2002-01-08 | 2006-09-27 | ソニー株式会社 | 半導体装置の製造方法 |
US7144825B2 (en) * | 2003-10-16 | 2006-12-05 | Freescale Semiconductor, Inc. | Multi-layer dielectric containing diffusion barrier material |
JP2006156626A (ja) * | 2004-11-29 | 2006-06-15 | Renesas Technology Corp | 不揮発性半導体記憶装置およびその製造方法 |
US20060228898A1 (en) * | 2005-03-30 | 2006-10-12 | Cory Wajda | Method and system for forming a high-k dielectric layer |
-
2006
- 2006-01-17 JP JP2006008292A patent/JP4983025B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7232707B2 (ja) | 2019-05-21 | 2023-03-03 | トーソー株式会社 | ブラケット構造 |
Also Published As
Publication number | Publication date |
---|---|
JP2007194239A (ja) | 2007-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3974547B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4983025B2 (ja) | 半導体装置の製造方法 | |
CN103069552B (zh) | 包括具有在其侧壁上增强的氮浓度的SiON栅电介质的MOS晶体管 | |
US7888217B2 (en) | Method for fabricating a gate dielectric of a field effect transistor | |
US7598151B2 (en) | Semiconductor device fabrication method | |
US20040175961A1 (en) | Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics | |
US20070215975A1 (en) | Method of fabricating semiconductor device | |
JP2011029478A (ja) | 誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置 | |
JP2002359371A (ja) | 半導体装置とその製造方法 | |
US8389380B2 (en) | Method for making a substrate of the semiconductor on insulator type with an integrated ground plane | |
US20120261748A1 (en) | Semiconductor device with recess gate and method for fabricating the same | |
TW454295B (en) | Improved STI process by method of in-situ multilayer dielectric deposition | |
JP2004228457A (ja) | 半導体装置の製造方法及び半導体基板の酸化方法 | |
TW202249069A (zh) | 用以改善元件效能的處理 | |
JP4007864B2 (ja) | 半導体装置の製造方法 | |
JP2006093242A (ja) | 半導体装置の製造方法 | |
JPH11297689A (ja) | シリコン絶縁膜の熱処理方法並びに半導体装置の製造方法 | |
JP2009239246A (ja) | 絶縁膜の形成方法及び絶縁膜 | |
JP2010093170A (ja) | 半導体装置の製造方法 | |
JP3826792B2 (ja) | 半導体装置の製造方法 | |
US9391133B2 (en) | Capacitor and preparation method thereof | |
KR100533966B1 (ko) | 트렌치 구조의 소자분리막 및 그 제조 방법 | |
JP2005277285A (ja) | 半導体装置の製造方法 | |
JP3932816B2 (ja) | 半導体装置の製造方法 | |
JP4220991B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120327 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120409 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4983025 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |