JPH11297689A - シリコン絶縁膜の熱処理方法並びに半導体装置の製造方法 - Google Patents

シリコン絶縁膜の熱処理方法並びに半導体装置の製造方法

Info

Publication number
JPH11297689A
JPH11297689A JP9583198A JP9583198A JPH11297689A JP H11297689 A JPH11297689 A JP H11297689A JP 9583198 A JP9583198 A JP 9583198A JP 9583198 A JP9583198 A JP 9583198A JP H11297689 A JPH11297689 A JP H11297689A
Authority
JP
Japan
Prior art keywords
silicon
insulating film
silicon insulating
temperature
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9583198A
Other languages
English (en)
Inventor
Akihide Kashiwagi
章秀 柏木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9583198A priority Critical patent/JPH11297689A/ja
Publication of JPH11297689A publication Critical patent/JPH11297689A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】既に形成されたシリコン絶縁膜の有する特性を
変化させることなく、有機物の付着が無い状態を得るこ
とを可能とするシリコン絶縁膜の熱処理方法を含む半導
体装置の製造方法を提供する。 【解決手段】半導体装置の製造方法は、(イ)シリコン
絶縁膜12の膜厚が増加しない温度の酸化性雰囲気中で
シリコン絶縁膜12に熱処理を施す工程と、(ロ)熱処
理が施されたシリコン絶縁膜12上に薄層13を成膜す
る工程を含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、シリコン絶縁膜の
熱処理方法並びに半導体装置の製造方法に関し、より具
体的には、シリコン絶縁膜と特性に変化を生じさせるこ
と無く、シリコン絶縁膜の表面から効果的に有機物を除
去し得るシリコン絶縁膜の熱処理方法並びに半導体装置
の製造方法に関する。
【0002】
【従来の技術】例えば、MOS型半導体装置の製造にお
いては、シリコン半導体基板にLOCOS構造あるいは
トレンチ構造を有する素子分離領域を形成する必要があ
る。また、その後、例えば酸化シリコン膜から成るゲー
ト絶縁膜をシリコン半導体基板表面に形成し、ポリシリ
コンから構成されたゲート電極を形成する必要がある。
LOCOS構造を有する素子分離領域の形成において
は、シリコン半導体基板表面に下地酸化シリコン膜を形
成した後、シリコン半導体基板上に窒化シリコン層を形
成し、かかる窒化シリコン層を素子分離領域形成用マス
クとして用いて、シリコン半導体基板の表面を熱酸化す
る。トレンチ構造を有する素子分離領域の形成において
は、シリコン半導体基板にトレンチ(溝)を形成した
後、トレンチ内を含むシリコン半導体基板の表面を熱酸
化し、次いで、酸化シリコン層をトレンチ内に埋め込
む。また、ゲート絶縁膜の形成においては、乾燥酸素ガ
スあるいは水蒸気とシリコン半導体基板の表面のSiと
を高温で反応させる。一方、ゲート電極の形成において
は、ポリシリコン層をゲート絶縁膜上にCVD法にて堆
積させる。
【0003】
【発明が解決しようとする課題】通常、LOCOS構造
を有する素子分離領域の形成においては、シリコン半導
体基板表面に下地酸化シリコン膜を形成する熱酸化装置
と、素子分離領域形成用マスクとしての窒化シリコン層
を形成するCVD装置とは分離、独立している。また、
トレンチ構造を有する素子分離領域の形成においては、
トレンチ内を含むシリコン半導体基板の表面を熱酸化し
て酸化シリコン膜を形成する熱酸化装置と、トレンチ内
を埋め込むために酸化シリコン層を成膜するためのCV
D装置とは分離、独立している。更には、ゲート電極の
形成においては、酸化シリコン膜から成るゲート絶縁膜
を形成する熱酸化装置と、ポリシリコン層をゲート絶縁
膜上に堆積させるためのCVD装置とは分離、独立して
いる。それ故、LSIの微細化に伴い、以下に説明する
問題が顕在化している。
【0004】即ち、個々の装置が分離、独立しているた
め、装置間をシリコン半導体基板が搬送される間に、シ
リコン半導体基板に形成された下地酸化シリコン膜や酸
化シリコン膜、ゲート絶縁膜(以下、これらを総称して
シリコン絶縁膜と呼ぶ場合がある)が大気に暴露され
る。大気中には、各種のプラスチック材を発生源とする
有機物(例えば、可塑剤として使用されるフタル酸ジオ
クチル、難燃付与型可塑剤として使用されるリン酸エス
テル、シリコーン系シーラントからの低分子シロキサ
ン、シリコン半導体基板を収納する基板搬送用ケースを
構成するポリプロピレン樹脂やポリカーボネート樹脂か
ら放出される樹脂成分)や人体を発生源とする有機物
(例えばアセトン)が浮遊しており、これらの有機物は
シリコン半導体基板に形成されたシリコン絶縁膜の表面
に容易に付着する。
【0005】このように、シリコン絶縁膜の表面に有機
物が付着した状態でCVD法にて薄層の成膜を行うと、
成膜時間にばらつきが生じる結果、成膜された薄層の膜
厚にばらつきが生じ、あるいは又、成膜された薄層とシ
リコン絶縁膜との間に密着不良が生じる。また、LOC
OS構造を有する素子分離領域の形成において下地酸化
シリコン膜に有機物が付着した状態で素子分離領域形成
用マスクとしての窒化シリコン層を形成すると、あるい
は又、トレンチ構造を有する素子分離領域の形成におい
て酸化シリコン膜に有機物が付着した状態でトレンチ内
を酸化シリコン層で埋め込むと、後の半導体装置製造プ
ロセスにおける熱処理工程において、有機物が半導体装
置内部に侵入し、半導体装置の電気的信頼性低下の原因
となる。あるいは又、ゲート絶縁膜中に有機物が存在す
る場合、ゲート絶縁膜の薄膜化に伴い、ゲート絶縁膜に
対する有機物の割合が増加する結果、半導体装置の電気
的信頼性低下の原因となる。
【0006】また、近年、X線光電子分光分析(XP
S)法により、シリコン結晶表面やシリコン絶縁膜の組
成・構造解析が盛んに行われている。この場合、シリコ
ン結晶やシリコン絶縁膜の表面に有機物が付着している
と、分析精度が低下することが知られており、有機物を
除去する前処理が必要とされる。一般に、結晶表面を分
析対象とする場合には、例えば高温(1200゜C前
後)の真空中でアニールを行うことによって清浄な表面
が得られる。それ故、アニール処理チャンバーをXPS
測定系に接続しておけば、清浄な表面を汚染することな
く、表面の分析を行うことができる。然るに、シリコン
絶縁膜を対象とした場合、同様の方法ではシリコン絶縁
膜の分解等の構造変化を招き、また、高温の酸化雰囲気
にすると膜厚の増加が生じる。そのため、一般的には、
シリコン絶縁膜を出来る限り大気に暴露しないようにし
てXPS測定装置に導入するといった処置が取られてい
るのが現状である。
【0007】従って、本発明の目的は、既に形成された
シリコン絶縁膜の有する特性を変化させることなく、有
機物の付着が無い状態を得ることを可能とするシリコン
絶縁膜の熱処理方法、並びに、かかるシリコン絶縁膜の
熱処理方法を適用した半導体装置の製造方法を提供する
ことにある。
【0008】
【課題を解決するための手段】上記の目的を達成するた
めの本発明のシリコン絶縁膜の熱処理方法は、シリコン
絶縁膜の膜厚が増加しない温度の酸化性雰囲気中で該シ
リコン絶縁膜に熱処理を施すことを特徴とする。尚、こ
のシリコン絶縁膜の上に薄層を成膜する必要がある場合
には、シリコン絶縁膜上にかかる薄層を成膜する前にシ
リコン絶縁膜の熱処理を行う必要がある。
【0009】上記の目的を達成するための本発明の半導
体装置の製造方法は、(イ)シリコン絶縁膜の膜厚が増
加しない温度の酸化性雰囲気中で該シリコン絶縁膜に熱
処理を施す工程と、(ロ)熱処理が施されたシリコン絶
縁膜上に薄層を成膜する工程、を含むことを特徴とす
る。
【0010】本発明のシリコン絶縁膜の熱処理方法ある
いは半導体装置の製造方法においては、酸化性雰囲気温
度を、シリコン絶縁膜の熱処理中、一定に保持してもよ
いし、変化(例えば昇温)させてもよい。本発明の半導
体装置の製造方法において、熱処理が施されたシリコン
絶縁膜上に薄層を成膜する工程(薄層成膜工程)におけ
る雰囲気温度を、シリコン絶縁膜の熱処理工程における
酸化性雰囲気の温度よりも高くする必要がある場合に
は、熱処理工程の完了後、酸化性雰囲気を不活性ガス雰
囲気に切り替え、次いで、薄層成膜工程における雰囲気
温度まで昇温させればよい。
【0011】本発明のシリコン絶縁膜の熱処理方法ある
いは半導体装置の製造方法においては、酸化性雰囲気
は、乾燥空気、不活性ガスで希釈された乾燥空気、乾燥
酸素ガスあるいは不活性ガスで希釈された乾燥酸素ガス
から構成されていることが好ましい。
【0012】また、本発明のシリコン絶縁膜の熱処理方
法あるいは半導体装置の製造方法においては、酸化性雰
囲気中でシリコン絶縁膜に熱処理を施す前のエリプソメ
ータを使用した偏光解析法にて測定されたシリコン絶縁
膜の膜厚をt0、シリコン絶縁膜に熱処理を施した後の
エリプソメータを使用した偏光解析法にて測定されたシ
リコン絶縁膜の膜厚をt1としたとき、シリコン絶縁膜
の膜厚が増加しない温度は、t1−t0≦1×10-10
(0.1nm)を満足する温度であることが好ましい。
【0013】あるいは又、本発明のシリコン絶縁膜の熱
処理方法あるいは半導体装置の製造方法においては、シ
リコン絶縁膜の膜厚が増加しない酸化性雰囲気温度を、
100゜C以上、好ましくは150゜C以上、より好ま
しくは200゜C以上、450゜C以下、好ましくは4
00゜C以下の温度とすることが、シリコン絶縁膜の膜
厚増加を確実に抑制するといった観点から望ましい。
【0014】更には、シリコン絶縁膜の膜厚が増加しな
い酸化性雰囲気温度は、シリコン絶縁膜の表面に付着し
た有機物が燃焼あるいは分解、その他によりシリコン絶
縁膜の表面から除去され、あるいは脱離する温度である
ことが好ましい。
【0015】本発明の半導体装置の製造方法において
は、前記工程(ロ)において熱処理を施されたシリコン
絶縁膜上に成膜すべき薄層をポリシリコン層とすること
ができる。この場合、ポリシリコン層の成膜を化学的気
相成長(CVD)法に基づき行うことが好ましい。尚、
シリコン絶縁膜はゲート絶縁膜であり、ポリシリコン層
からゲート電極を形成する態様とすることができる。こ
れによって、例えば、MOS型トランジスタ、トップゲ
ート型若しくはボトムゲート型薄膜トランジスタ、フラ
ッシュメモリを製造することができる。尚、ゲート電極
の構成は、ポリシリコン層単層に限定されず、ポリシリ
コン層とタングステンシリサイドやチタンシリサイドと
いったシリサイド層の2層構成、ポリシリコン層とタン
グステン等の高融点金属材料層の2層構成とすることも
できる。
【0016】あるいは又、本発明の半導体装置の製造方
法においては、前記工程(ロ)において熱処理を施され
たシリコン絶縁膜上に成膜すべき薄層を窒化シリコン層
とすることができる。この場合、窒化シリコン層の成膜
をCVD法に基づき行うことが好ましい。尚、窒化シリ
コン層を、シリコン層にLOCOS構造を有する素子分
離領域を形成するための素子分離領域形成用マスクとす
る態様とすることができる。
【0017】更には、本発明の半導体装置の製造方法に
おいては、前記工程(ロ)において熱処理を施されたシ
リコン絶縁膜上に成膜すべき薄層を酸化シリコン層とす
ることができる。この場合にも、酸化シリコン層の成膜
をCVD法に基づき行うことが好ましい。尚、シリコン
層にトレンチ構造を有する素子分離領域を形成するため
に、酸化シリコン層をトレンチ内に埋め込む態様とする
ことができる。
【0018】本発明のシリコン絶縁膜の熱処理方法ある
いは半導体装置の製造方法においては、シリコン絶縁膜
には、酸化シリコン膜(SiO2膜)、酸化シリコン膜
(SiO2膜)/窒化シリコン膜(SiN膜)、酸化シ
リコン膜(SiO2膜)/窒化酸化シリコン膜(SiO
N膜)といった2層構造、酸化シリコン膜(SiO
2膜)/窒化シリコン膜(SiN膜)/酸化シリコン膜
(SiO2膜)の3層構造が包含される。尚、窒化シリ
コン膜(SiN膜)には窒化酸化シリコン(SiON)
あるいは窒化酸化シリコン膜が含まれる場合もある。
【0019】シリコン絶縁膜を酸化シリコン膜から構成
する場合、酸化シリコン膜を熱酸化法にて形成すること
が好ましい。酸化シリコン膜の形成は、例えば乾燥酸素
ガスを用いた乾式酸化法に基づき行ってもよいし、水蒸
気を用いた湿式酸化法にて行ってもよい。湿式酸化法に
て酸化シリコン膜を形成する場合、パイロジェニック酸
化法、純水の加熱により発生した水蒸気による酸化法、
あるいは、酸素ガス又は不活性ガスによって加熱純水を
バブリングすることで発生した水蒸気による酸化法、プ
ラズマに基づく酸素と水素の反応によって発生した水蒸
気による酸化法、触媒作用に基づく酸素と水素の反応に
よって発生した水蒸気による酸化法を採用することがで
きるが、これらに限定するものではない。尚、乾燥酸素
ガスあるいは水蒸気を用いた酸化法において、窒素ガ
ス、アルゴンガス、ヘリウムガス等の不活性ガスで乾燥
酸素ガスや水蒸気を希釈してもよい。
【0020】シリコン絶縁膜を酸化シリコン膜/窒化シ
リコン膜あるいは酸化シリコン膜/窒化シリコン膜/酸
化シリコン膜から構成する場合、酸化シリコン膜の形成
は上述のとおりとすることができる。一方、窒化シリコ
ン膜の形成方法として、酸化シリコン膜上にCVD法に
よって窒化シリコン膜を堆積させる方法、酸化シリコン
膜の表面を熱窒化法、プラズマ窒化法等によって窒化す
る方法、シリコン層の表面に熱窒化法、プラズマ窒化法
等によって窒化シリコン膜を形成した後にシリコン層を
酸化する方法を挙げることができる。
【0021】本発明の半導体装置の製造方法において
は、シリコン絶縁膜に熱処理を施すべき処理室と、薄層
を成膜すべき処理室とを同一処理室としてもよいし、異
なる処理室としてもよい。後者の場合、シリコン絶縁膜
に熱処理を施した後、薄層を成膜するまでの間、シリコ
ン絶縁膜を大気に暴露してはならない。後者の場合の好
ましい態様としては、薄層を成膜すべき処理室に前処理
室を設け、かかる前処理室にてシリコン絶縁膜に熱処理
を施す態様を挙げることができる。あるいは又、シリコ
ン絶縁膜に熱処理を施すべき処理室、薄層を成膜すべき
処理室、搬送路、ローダー及びアンローダーから構成さ
れたクラスターツール装置を用い、シリコン絶縁膜に熱
処理を施すべき処理室と薄層を成膜すべき処理室とを搬
送路で結び、かかる搬送路内を減圧雰囲気あるいは不活
性ガス雰囲気としてもよい。
【0022】本発明におけるシリコン層とは、シリコン
半導体基板等の基板そのものだけでなく、基板の上に形
成されたエピタキシャルシリコン層(選択エピタキシャ
ル成長法にて形成されたエピタキシャルシリコン層を含
む)、ポリシリコン層、あるいはアモルファスシリコン
層、所謂張り合わせ法やSIMOX法に基づき製造され
たSOI構造におけるシリコン層、更には、基板やこれ
らの層に半導体素子や半導体素子の構成要素が形成され
たもの等、シリコン絶縁膜を形成すべきシリコン層を意
味する。シリコン半導体基板の作製方法は、CZ法、M
CZ法、DLCZ法、FZ法等、如何なる方法であって
もよいし、また、予め高温の水素アニール処理を行い結
晶欠陥を除去したものでもよい。
【0023】本発明においては、シリコン絶縁膜の膜厚
が増加しない温度の酸化性雰囲気中でシリコン絶縁膜に
熱処理を施す。このような酸化性雰囲気中での熱処理に
よって、シリコン絶縁膜表面に付着した有機物が燃焼し
て、例えば二酸化炭素と水分となるので、シリコン絶縁
膜の表面は清浄な状態となる。しかも、シリコン絶縁膜
の膜厚が増加しない温度にて熱処理を行うので、既に形
成されたシリコン絶縁膜の有する特性に変化が生じるこ
とを確実に防止し得る。
【0024】
【発明の実施の形態】以下、図面を参照して、発明の実
施の形態(以下、実施の形態と略称する)に基づき本発
明を説明する。
【0025】(実施の形態1)実施の形態1において
は、熱処理を施されたシリコン絶縁膜上に成膜すべき薄
層をCVD法に基づき成膜されたポリシリコン層とす
る。また、酸化シリコン膜から構成されたシリコン絶縁
膜はゲート絶縁膜であり、ポリシリコン層からゲート電
極を形成し、最終的には、MOS型トランジスタを製造
する。以下、実施の形態1のシリコン絶縁膜の熱処理方
法及び半導体装置の製造方法を、シリコン半導体基板等
の模式的な一部断面図である図1を参照して説明する。
【0026】[工程−100]先ず、リンをドープした
直径8インチのN型(100)シリコンウエハ(CZ法
にて作製)であるシリコン半導体基板10(シリコン層
に相当する)に、公知の方法でLOCOS構造を有する
素子分離領域11を形成し、次いでウエルイオン注入、
チャネルストップイオン注入、閾値調整イオン注入を行
う。尚、素子分離領域はトレンチ構造を有していてもよ
いし、LOCOS構造とトレンチ構造の組み合わせであ
ってもよい。更には、実施の形態3あるいは実施の形態
4にて説明する素子分離領域の形成方法を適用してもよ
い。その後、RCA洗浄によりシリコン半導体基板10
の表面の微粒子や金属不純物を除去し、次いで、0.1
%フッ化水素酸水溶液及び純水によりシリコン半導体基
板10の表面洗浄を行う。
【0027】[工程−110]そして、公知のパイロジ
ェニック法に基づき、シリコン半導体基板10の表面に
シリコン絶縁膜である酸化シリコン膜12を形成する。
酸化シリコン膜12の厚さを4nmとした。この酸化シ
リコン膜12はゲート絶縁膜として機能する。尚、酸化
シリコン膜12の形成は、例えば、縦型の抵抗加熱熱酸
化炉で行うことができる。そして、酸化シリコン膜12
を形成した後、抵抗加熱熱酸化炉内のシリコン半導体基
板10が室温となるまで抵抗加熱熱酸化炉の雰囲気を不
活性ガス雰囲気(例えば、窒素ガス雰囲気)とし、抵抗
加熱熱酸化炉からシリコン半導体基板10を搬出した
後、シリコン半導体基板10を基板搬送用ケースに収納
し、CVD装置まで搬送する。
【0028】[工程−120]次に、CVD装置に配設
されたSiC製のボートにシリコン半導体基板10を載
置した後、ボートをCVD装置の搬入出部に搬入する。
そして、搬入出部及び処理室(反応炉)内を不活性ガス
雰囲気(例えば、窒素ガス雰囲気)とする。尚、搬入出
部の不活性ガス雰囲気温度を室温、反応炉の不活性ガス
雰囲気温度を300゜Cとする。そして、シリコン半導
体基板10を載置したボートを反応炉内に搬入し、反応
炉内の雰囲気温度が安定した後、反応炉内の雰囲気を酸
化性雰囲気に切り替える。尚、実施の形態1において
は、窒素ガス/酸素ガス容積比を9/1とした。そし
て、反応炉内の雰囲気温度を10゜C/分の割合で45
0゜Cまで昇温した後、この酸化性雰囲気及び雰囲気温
度(450゜C)を10分間保持し、熱処理を酸化シリ
コン膜12に施す(図1の(A)参照)。これによっ
て、酸化シリコン膜12の表面に付着した有機物が燃焼
し、除去され、清浄な表面を有する酸化シリコン膜12
を得ることができる。
【0029】膜厚1.2nmの酸化シリコン膜を窒素ガ
ス/酸素ガス容積比を9/1とした酸化性雰囲気(温
度:450゜C)に保持したときの保持時間と酸化シリ
コン膜の膜厚との関係を表1に示す。尚、酸化シリコン
膜の膜厚は、エリプソメータを使用した偏光解析法にて
測定した。表1から明らかなように、保持時間30分ま
では、酸化シリコン膜の膜厚変化はほぼ1×10-10
(0.1nm)以内に収まっている。
【0030】
【表1】 保持時間 酸化シリコン膜の膜厚(nm) 膜厚増加量(nm) 0分 1.20 4分 1.21 0.01 10分 1.28 0.08 30分 1.31 0.11 60分 1.48 0.28
【0031】[工程−130]その後、処理室(反応
炉)の雰囲気を不活性ガス雰囲気(例えば、窒素ガス雰
囲気)に切り替え、反応炉の雰囲気温度を650゜Cま
で、昇温速度20゜C/分にて昇温する。そして、厚さ
0.1μmのポリシリコン層13をCVD法にてシリコ
ン絶縁膜である酸化シリコン膜12上に成膜する(図1
の(B)参照)。成膜条件を以下の表2に例示する。
【0032】
【表2】 使用ガス:SiH4/N2=100/500sccm 圧力 :27Pa(200mTorr) 温度 :650゜C
【0033】[工程−140]以降、公知の方法に基づ
き、ポリシリコン層13のパターニングを行い、ポリシ
リコン層13及びシリコン半導体基板10にイオン注入
を施し、低濃度不純物領域をシリコン半導体基板10に
形成すると同時に、ポリシリコン層13に不純物を導入
し、ゲート電極13Aを形成する。次いで、ゲート電極
13Aの側壁に絶縁材料から成るゲートサイドウオール
14を形成し、シリコン半導体基板10に再びイオン注
入を施し、ソース/ドレイン領域15及びチャネル形成
領域16をシリコン半導体基板10に形成する。そし
て、全面に層間絶縁層17を形成し、ソース/ドレイン
領域15の上方の層間絶縁層17に開口部を形成し、開
口部内を含む層間絶縁層17上に配線材料層を形成し、
かかる配線材料層をパターニングすることによって配線
18を形成する。こうして、図1の(C)に示す構造を
有するMOS型トランジスタを製造することができる。
【0034】実施の形態1にて説明した半導体装置のゲ
ート電極の形成においては、シリコン絶縁膜と、CVD
法にて成膜されたポリシリコン層との界面に有機物が存
在しないので、引き続く半導体装置の製造工程における
熱プロセスにおいて、かかる有機物が例えばゲート絶縁
膜に侵入し、半導体装置の電気的信頼性を低下させると
いった問題を確実に回避することができるし、シリコン
絶縁膜とポリシリコン層との間の密着性の向上を図るこ
とができる。
【0035】(実施の形態2)実施の形態2は実施の形
態1の変形であり、シリコン絶縁膜を、酸化シリコン膜
/窒化シリコン膜/酸化シリコン膜の3層構成とする。
即ち、ONO構造を有するシリコン絶縁膜とする。実施
の形態2においても、シリコン絶縁膜上に成膜すべき薄
層をCVD法に基づき成膜されたポリシリコン層とす
る。また、シリコン絶縁膜はゲート絶縁膜であり、ポリ
シリコン層からゲート電極を形成し、最終的には、MO
S型トランジスタを製造する。以下、実施の形態2のシ
リコン絶縁膜の熱処理方法及び半導体装置の製造方法を
説明する。
【0036】[工程−200]先ず、実施の形態1と同
様にして、公知のパイロジェニック法に基づき、シリコ
ン層に相当するシリコン半導体基板の表面にシリコン絶
縁膜の第1層目に相当する酸化シリコン膜(以下、便宜
上、第1の酸化シリコン膜と呼ぶ)を形成する。実施の
形態2においては、第1の酸化シリコン膜の厚さを2n
mとした。第1の酸化シリコン膜の形成条件を以下の表
3に例示する。
【0037】
【表3】 乾燥酸素ガス流量:2SLM 酸化温度 :800゜C
【0038】[工程−210]次に、第1の酸化シリコ
ン膜が形成されたシリコン半導体基板をCVD装置に搬
入し、第1の酸化シリコン膜上に厚さ5nmの窒化シリ
コン膜を形成する。窒化シリコン膜の形成に先立ち、第
1の酸化シリコン膜の膜厚が増加しない温度の酸化性雰
囲気中で、第1の酸化シリコン膜に熱処理を施す。即
ち、CVD装置に配設されたSiC製のボートにシリコ
ン半導体基板10を載置した後、ボートをCVD装置の
搬入出部に搬入する。そして、CVD装置の搬入出部及
び処理室(反応炉)内を不活性ガス雰囲気(例えば、窒
素ガス雰囲気)とする。尚、搬入出部の不活性ガス雰囲
気温度を室温、反応炉の不活性ガス雰囲気温度を400
゜Cとした。そして、シリコン半導体基板10を載置し
たボートを反応炉内に搬入速度0.3m/分にて搬入
し、同時に、反応炉内の雰囲気を酸化性雰囲気に切り替
える。尚、実施の形態2においては、窒素ガス/酸素ガ
ス容積比を1/1とした。そして、シリコン半導体基板
10を載置したボートの反応炉内への搬入完了後、反応
炉内の酸化性雰囲気及び雰囲気温度(400゜C)を1
0分間保持する。実施の形態2においては、反応炉内へ
のシリコン半導体基板10の搬入開始から熱処理が開始
する。以上の熱処理によって、第1の酸化シリコン膜の
表面に付着した有機物が燃焼し、除去され、清浄な表面
を有する第1の酸化シリコン膜を得ることができる。
【0039】その後、処理室(反応炉)の雰囲気を不活
性ガス雰囲気(例えば、窒素ガス雰囲気)に切り替え、
反応炉の雰囲気温度を760゜Cまで、昇温速度20゜
C/分にて昇温する。そして、シリコン絶縁膜の第2層
目に相当する厚さ5nmの窒化シリコン膜をCVD法に
て第1の酸化シリコン膜上に成膜する。成膜条件を以下
の表4に例示する。
【0040】
【表4】 使用ガス:SiH2Cl2/NH3/N2=20/200/
200sccm 圧力 :70Pa 温度 :760゜C
【0041】[工程−220]その後、公知のパイロジ
ェニック法に基づき、窒化シリコン膜の表面にシリコン
絶縁膜の第3層目に相当する酸化シリコン膜(以下、便
宜上、第2の酸化シリコン膜と呼ぶ)を形成する。実施
の形態2においては、かかる第2の酸化シリコン膜の厚
さを5nmとした。即ち、窒化シリコン膜が形成された
シリコン半導体基板を、温度400゜Cに保持された窒
素ガス雰囲気の熱酸化炉に搬入する。そして、熱酸化炉
の雰囲気温度が安定した後、熱酸化炉の雰囲気を窒素ガ
ス/酸素ガス容積比が1/1の酸化性雰囲気(雰囲気温
度:400゜C)に切り替え、この状態を5分間保持す
る。この熱処理によって、窒化シリコン膜の表面に付着
した有機物が燃焼し、除去され、清浄な表面を有する窒
化シリコン膜を得ることができる。その後、熱酸化炉の
雰囲気を不活性ガス雰囲気(例えば、窒素ガス雰囲気)
に切り替え、反応炉の雰囲気温度を850゜Cまで、昇
温速度10゜C/分にて昇温する。そして、厚さ5nm
の第2の酸化シリコン膜をパイロジェニック法にて窒化
シリコン膜上に形成する。パイロジェニック法におい
て、燃焼室内に供給する酸素ガス及び水素ガスの流量
を、それぞれ、5SLMとした。
【0042】以上の工程によって、有機物によって汚染
されていないシリコン絶縁膜に相当するONO膜を得る
ことができる。
【0043】[工程−230]以降、実施の形態1の
[工程−130]と同様の工程に基づき、シリコン絶縁
膜であるONO膜の表面にポリシリコン層を成膜する
が、それに先立ち、実施の形態1の[工程−120]と
同様の工程に基づき、シリコン絶縁膜の第3層目に相当
する第2の酸化シリコン膜に対する熱処理を行い、有機
物によって汚染されていない清浄なシリコン絶縁膜を得
る。その後、実施の形態1の[工程−140]と同様の
工程に基づき、MOS型トランジスタを製造する。
【0044】実施の形態2にて説明した半導体装置のゲ
ート電極の形成においては、シリコン絶縁膜とポリシリ
コン層との界面に有機物が存在しないので、引き続く半
導体装置の製造工程における熱プロセスにおいて、かか
る有機物が例えばゲート絶縁膜に侵入し、半導体装置の
電気的信頼性を低下させるといった問題を確実に回避す
ることができるし、シリコン絶縁膜とポリシリコン層と
の間の密着性の向上を図ることができる。また、多層構
成のシリコン絶縁膜の各膜の界面に有機物が存在しない
ので、半導体装置の電気的信頼性を低下させるといった
問題を確実に回避することができる。
【0045】(実施の形態3)実施の形態3において
は、熱処理を施されたシリコン絶縁膜上に成膜すべき薄
層を窒化シリコン層とし、窒化シリコン層の成膜をCV
D法に基づき行い、成膜された窒化シリコン層を、シリ
コン層であるシリコン半導体基板にLOCOS構造を有
する素子分離領域を形成するための素子分離領域形成用
マスクとして使用する。以下、実施の形態3のシリコン
絶縁膜の熱処理方法及び半導体装置の製造方法を、図2
を参照して、説明する。
【0046】[工程−300]先ず、リンをドープした
直径8インチのN型(100)シリコンウエハ(CZ法
にて作製)であるシリコン半導体基板10(シリコン層
に相当する)をRCA洗浄法にて洗浄し、シリコン半導
体基板10の表面の微粒子や金属不純物を除去し、次い
で、0.1%フッ化水素酸水溶液及び純水によりシリコ
ン半導体基板10の表面を洗浄する。その後、イソプロ
ピルアルコールを用いてシリコン半導体基板10の表面
を乾燥させる。そして、縦型の抵抗加熱熱酸化炉を使用
し、乾燥酸素ガスを用いて、シリコン絶縁膜に相当する
下地酸化シリコン膜20(膜厚:10nm)をシリコン
半導体基板10の表面に以下の表5に例示する条件にて
形成する。そして、下地酸化シリコン膜20を形成した
後、抵抗加熱熱酸化炉内のシリコン半導体基板10が室
温となるまで抵抗加熱熱酸化炉の雰囲気を不活性ガス雰
囲気(例えば、窒素ガス雰囲気)とし、抵抗加熱熱酸化
炉からシリコン半導体基板10を搬出した後、シリコン
半導体基板10を基板搬送用ケースに収納し、CVD装
置まで搬送する。
【0047】
【表5】 乾燥酸素ガス流量:10SLM 温度 :850゜C
【0048】[工程−310]次に、CVD装置に配設
されたSiC製のボートにシリコン半導体基板10を載
置した後、ボートをCVD装置の搬入出部に搬入する。
そして、CVD装置の搬入出部及び処理室(反応炉)内
を不活性ガス雰囲気(例えば、窒素ガス雰囲気)とす
る。尚、搬入出部の不活性ガス雰囲気温度を室温、反応
炉の不活性ガス雰囲気温度を400゜Cとした。そし
て、シリコン半導体基板10を載置したボートを反応炉
内に搬入速度0.3m/分にて搬入し、反応炉内へのシ
リコン半導体基板10の搬入開始直後に、反応炉内の雰
囲気を酸化性雰囲気に切り替える。尚、実施の形態3に
おいては、窒素ガス/酸素ガス容積比を1/1とした。
そして、反応炉内へのシリコン半導体基板10の搬入完
了から15分間、この酸化性雰囲気及び雰囲気温度(4
00゜C)を保持する(図2の(A)参照)。これによ
って、下地酸化シリコン膜20の表面に付着した有機物
が燃焼し、除去され、清浄な表面を有する下地酸化シリ
コン膜20(シリコン絶縁膜に相当する)を得ることが
できる。
【0049】[工程−320]その後、処理室(反応
炉)の雰囲気を不活性ガス雰囲気(例えば、窒素ガス雰
囲気)に切り替え、反応炉の雰囲気温度を750゜Cま
で、昇温速度20゜C/分にて昇温する。そして、厚さ
0.2μmの窒化シリコン層21をCVD法にてシリコ
ン絶縁膜である下地酸化シリコン膜20上に成膜する。
成膜条件を以下の表6に例示する。
【0050】
【表6】 使用ガス:SiH4/NH3/N2=50/500/10
00sccm 圧力 :40Pa(300mTorr) 温度 :750゜C
【0051】[工程−330]その後、公知のフォトリ
ソグラフィ技術、ドライエッチング技術を用いて、窒化
シリコン層21をパターニングし、LOCOS構造を有
する素子分離領域を形成すべきシリコン半導体基板表面
を露出させた後(図2の(B)参照)、かかるパターニ
ングされた窒化シリコン層21を素子分離領域形成用マ
スクとして用いて、公知のパイロジェニック法にて露出
したシリコン半導体基板10の表面に厚さ0.2μmの
酸化シリコン層22を形成する(図2の(C)参照)。
これによって、LOCOS構造を有する素子分離領域が
形成される。
【0052】[工程−340]その後、パターニングさ
れた窒化シリコン層21を除去し、例えば、実施の形態
1の[工程−110]〜[工程−140]と同様の工程
に基づき、あるいは又、実施の形態1の[工程−20
0]〜[工程−230]と同様の工程に基づき、MOS
型トランジスタを製造する。
【0053】実施の形態3にて説明したLOCOS構造
を有する素子分離領域の形成においては、下地酸化シリ
コン膜と窒化シリコン層との界面に有機物が存在しない
ので、引き続く半導体装置の製造工程における熱プロセ
スにおいて、かかる有機物が例えばゲート絶縁膜に侵入
し、半導体装置の電気的信頼性を低下させるといった問
題を確実に回避することができる。
【0054】(実施の形態4)実施の形態4において
は、熱処理を施されたシリコン絶縁膜上に成膜すべき薄
層を酸化シリコン層とし、酸化シリコン層の成膜をCV
D法に基づき行い、シリコン層であるシリコン半導体基
板にトレンチ構造を有する素子分離領域を形成するため
に、酸化シリコン層をトレンチ内に埋め込む。以下、実
施の形態4のシリコン絶縁膜の熱処理方法及び半導体装
置の製造方法を、図3を参照して、説明する。
【0055】[工程−400]先ず、リンをドープした
直径8インチのN型(100)シリコンウエハ(CZ法
にて作製)であるシリコン半導体基板10(シリコン層
に相当する)をRCA洗浄法にて洗浄し、シリコン半導
体基板10の表面の微粒子や金属不純物を除去し、次い
で、0.1%フッ化水素酸水溶液及び純水によりシリコ
ン半導体基板10の表面洗浄する。その後、イソプロピ
ルアルコールを用いてシリコン半導体基板10の表面を
乾燥させる。そして、公知の方法に基づき、シリコン半
導体基板10にトレンチ30を形成する。
【0056】[工程−410]その後、縦型の抵抗加熱
熱酸化炉を使用し、パイロジェニック法にて、シリコン
絶縁膜に相当する下地酸化シリコン膜31(膜厚:10
nm)をトレンチ30内部を含むシリコン半導体基板1
0の表面に形成する。パイロジェニック法において、燃
焼室内に供給する酸素ガス及び水素ガスの流量を、それ
ぞれ、5SLMとし、シリコン半導体基板10の温度を
850゜Cとした。そして、下地酸化シリコン膜31を
形成した後、抵抗加熱熱酸化炉内のシリコン半導体基板
10が室温となるまで抵抗加熱熱酸化炉の雰囲気を不活
性ガス雰囲気(例えば、窒素ガス雰囲気)とし、抵抗加
熱熱酸化炉からシリコン半導体基板10を搬出した後、
シリコン半導体基板10を基板搬送用ケースに収納し、
CVD装置まで搬送する。
【0057】[工程−420]次に、CVD装置に配設
されたSiC製のボートにシリコン半導体基板10を載
置した後、CVD装置の搬入出部及び処理室(反応炉)
内を不活性ガス雰囲気(例えば、窒素ガス雰囲気)とす
る。尚、搬入出部の不活性ガス雰囲気温度を室温、反応
炉の不活性ガス雰囲気温度を400゜Cとした。そし
て、シリコン半導体基板を載置したボートを反応炉内に
搬入した後、反応炉内の雰囲気を酸化性雰囲気に切り替
える。尚、実施の形態4においては、窒素ガス/酸素ガ
ス容積比を1/1とした。そして、反応炉内へのシリコ
ン半導体基板10の搬入完了から15分間、この酸化性
雰囲気及び雰囲気温度(400゜C)を保持する(図3
の(A)参照)。これによって、下地酸化シリコン膜3
1の表面に付着した有機物が燃焼し、除去され、清浄な
表面を有する下地酸化シリコン膜31を得ることができ
る。
【0058】[工程−430]その後、処理室(反応
炉)の雰囲気を不活性ガス雰囲気(例えば、窒素ガス雰
囲気)に切り替え、以下の表7に例示するECR−CV
D法にてトレンチ30内を含むシリコン半導体基板10
上に酸化シリコン層32を堆積させる(図3の(B)参
照)。その後、化学的機械的研磨法(CMP法)あるい
はウエットエッチング法によって、シリコン半導体基板
10の表面に堆積した酸化シリコン層32を除去し、ト
レンチ30内を酸化シリコン層32で埋め込み、トレン
チ構造を有する素子分離領域を形成する(図3の(C)
参照)。
【0059】
【表7】 使用ガス :SiH4/O2/Ar=70/140/200sccm 圧力 :0.3Pa 温度 :400゜C マイクロ波出力:1.8kW(2.45GHz) RF出力 :2.2kW(13.56MHz)
【0060】[工程−440]その後、例えば、実施の
形態1の[工程−110]〜[工程−140]と同様の
工程に基づき、あるいは又、実施の形態2の[工程−2
00]〜[工程−230]と同様の工程に基づき、MO
S型トランジスタを製造する。
【0061】実施の形態4にて説明したトレンチ構造を
有する素子分離領域の形成においては、下地酸化シリコ
ン膜と酸化シリコン層との界面に有機物が存在しないの
で、引き続く半導体装置の製造工程における熱プロセス
において、かかる有機物が例えば半導体装置の内部に侵
入し、半導体装置の電気的信頼性を低下させるといった
問題を確実に回避することができるし、下地酸化シリコ
ン膜と酸化シリコン層との間の密着性の向上を図ること
ができる。尚、下地酸化シリコン膜を形成せずに、トレ
ンチ内を直接、酸化シリコン層で埋め込んだ場合、トレ
ンチの側壁や底面における酸化シリコン層とシリコン半
導体基板との界面に多量の界面準位が生じる結果、素子
分離特性に劣化が生じる。
【0062】以上、本発明を、発明の実施の形態に基づ
き説明したが、本発明はこれらに限定されるものではな
い。発明の実施の形態にて説明した各種の条件は例示で
あり、適宜変更することができる。発明の実施の形態に
おいては、シリコン絶縁膜として、酸化シリコン膜ある
いはONO膜を例示したが、シリコン絶縁膜はこれらに
限定されず、例えばON膜(酸化シリコン膜/窒化シリ
コン膜の2層構成)とすることもできる。この場合に
は、実施の形態2の[工程−220]を省略すればよ
い。あるいは又、酸化シリコン膜の表面に窒化シリコン
膜が熱窒化法やプラズマ窒化法等によって形成されたシ
リコン絶縁膜とすることもできるし、酸化シリコン膜の
表面に窒化酸化シリコン膜(SiON膜)が熱窒化法や
プラズマ窒化法等によって形成されたシリコン絶縁膜と
することもできる。
【0063】シリコン層表面にシリコン絶縁膜として極
薄の酸化シリコン膜を形成する場合には、従来のパイロ
ジェニック法ではなく、以下の方法を採用することが好
ましい。即ち、シリコン層の表面からシリコン原子が脱
離しない雰囲気温度にて、湿式ガスを用いた酸化法によ
って該シリコン層の表面に酸化シリコン膜の形成を開始
し、湿式ガスを用いた酸化法によって、所望の厚さにな
るまで酸化シリコン膜を形成することが好ましい。尚、
このような方法を、以下、第1の酸化シリコン膜形成方
法と呼ぶ。
【0064】この場合、シリコン層の表面からシリコン
原子が脱離しない雰囲気温度は、シリコン層表面を終端
している原子とシリコン原子との結合が切断されない温
度であることが好ましい。この場合、シリコン層の表面
からシリコン原子が脱離しない温度は、シリコン層表面
のSi−H結合が切断されない温度、若しくは、シリコ
ン層表面のSi−F結合が切断されない温度であること
が望ましい。面方位が(100)のシリコン半導体基板
を用いる場合、シリコン半導体基板の表面における水素
原子の大半がシリコン原子の2本の結合手のそれぞれに
1つずつ結合しており、H−Si−Hの終端構造を有す
る。然るに、シリコン半導体基板の表面状態が崩れた部
分(例えばステップ形成箇所)には、シリコン原子の1
本の結合手のみに水素原子が結合した状態の終端構造、
あるいは、シリコン原子の3本の結合手のそれぞれに水
素原子が結合した状態の終端構造が存在する。尚、通
常、シリコン原子の残りの結合手は結晶内部のシリコン
原子と結合している。「Si−H結合」という表現に
は、シリコン原子の2本の結合手のそれぞれに水素原子
が結合した状態の終端構造、シリコン原子の1本の結合
手のみに水素原子が結合した状態の終端構造、あるい
は、シリコン原子の3本の結合手のそれぞれに水素原子
が結合した状態の終端構造の全てが包含される。シリコ
ン層の表面に酸化シリコン膜の形成を開始するときの雰
囲気温度は、より具体的には、湿式ガスがシリコン層表
面で結露しない温度以上、好ましくは200゜C以上、
より好ましくは300゜C以上とすることが、スループ
ットの面から望ましい。
【0065】あるいは又、湿式ガスがシリコン層表面で
結露しない温度以上、500゜C以下、好ましくは45
0゜C以下、より好ましくは400゜C以下の雰囲気温
度にて、湿式ガスを用いた酸化法によってシリコン層の
表面に酸化シリコン膜の形成を開始し、湿式ガスを用い
た酸化法によって、所望の厚さになるまでシリコン絶縁
膜に相当する酸化シリコン膜を形成することが好まし
い。尚、このような方法を、以下、第2の酸化シリコン
膜形成方法と呼ぶ。
【0066】これらの第1若しくは第2の酸化シリコン
膜形成方法においては、所望の厚さの酸化シリコン膜の
形成が完了したときの雰囲気温度を、シリコン層の表面
に酸化シリコン膜の形成を開始する際の雰囲気温度より
も高くしてもよい。尚、所望の厚さの酸化シリコン膜の
形成が完了したときの雰囲気温度は、600乃至120
0゜C、好ましくは700乃至1000゜C、更に好ま
しくは750乃至900゜Cとすることができるが、こ
のような値に限定するものではない。
【0067】形成された酸化シリコン膜の特性を一層向
上させるために、所望の厚さの酸化シリコン膜の形成が
完了した後、形成された酸化シリコン膜にアニール処理
を施すことが好ましい。この場合、アニール処理の雰囲
気を、ハロゲン元素を含有する不活性ガス雰囲気とする
ことが望ましい。ハロゲン元素を含有する不活性ガス雰
囲気中で酸化シリコン膜をアニール処理することによっ
て、タイムゼロ絶縁破壊(TZDB)特性及び経時絶縁
破壊(TDDB)特性に優れた酸化シリコン膜を得るこ
とができる。アニール処理における不活性ガスとして
は、窒素ガス、アルゴンガス、ヘリウムガスを例示する
ことができる。また、ハロゲン元素として、塩素、臭
素、フッ素を挙げることができるが、なかでも塩素であ
ることが望ましい。不活性ガス中に含有されるハロゲン
元素の形態としては、例えば、塩化水素(HCl)、C
Cl4、C2HCl3、Cl2、HBr、NF3を挙げるこ
とができる。不活性ガス中のハロゲン元素の含有率は、
分子又は化合物の形態を基準として、0.001〜10
容量%、好ましくは0.005〜10容量%、更に好ま
しくは0.02〜10容量%である。例えば塩化水素ガ
スを用いる場合、不活性ガス中の塩化水素ガス含有率は
0.02〜10容量%であることが望ましい。尚、アニ
ール処理を、枚葉処理とすることもできるが、炉アニー
ル処理とすることが好ましい。アニール処理の雰囲気温
度は、700〜1200゜C、好ましくは700〜10
00゜C、更に好ましくは700〜950゜Cである。
また、アニール処理を炉アニール処理とする場合のアニ
ール処理の時間は、5〜60分、好ましくは10〜40
分、更に好ましくは20〜30分である。一方、アニー
ル処理を枚葉処理とする場合のアニール処理の時間は、
1〜10分とすることが好ましい。アニール処理を、ハ
ロゲン元素を含有する不活性ガス雰囲気を大気圧よりも
減圧した状態で行ってもよい。
【0068】これらの第1若しくは第2の酸化シリコン
膜形成方法においては、(1)シリコン層の表面からシ
リコン原子が脱離しない雰囲気温度にて、湿式ガスを用
いた酸化法によって該シリコン層の表面に酸化シリコン
膜の形成を開始した後、所定の期間、シリコン層の表面
からシリコン原子が脱離しない雰囲気温度範囲に雰囲気
を保持して酸化シリコン膜を形成する第1の酸化シリコ
ン膜形成工程と、(2)シリコン層の表面からシリコン
原子が脱離しない雰囲気温度範囲よりも高い雰囲気温度
にて、湿式ガスを用いた酸化法によって、所望の厚さに
なるまで酸化シリコン膜を更に形成する第2の酸化シリ
コン膜形成工程を含むことができる。尚、第1の酸化シ
リコン膜形成工程、第2の酸化シリコン膜形成工程、又
は、第1の酸化シリコン膜形成工程及び第2の酸化シリ
コン膜形成工程における湿式ガスにはハロゲン元素が含
有されていてもよい。これによって、タイムゼロ絶縁破
壊(TZDB)特性及び経時絶縁破壊(TDDB)特性
に優れた酸化シリコン膜を得ることができる。尚、ハロ
ゲン元素として、塩素、臭素、フッ素を挙げることがで
きるが、なかでも塩素であることが望ましい。湿式ガス
中に含有されるハロゲン元素の形態としては、例えば、
塩化水素(HCl)、CCl4、C2HCl3、Cl2、H
Br、NF3を挙げることができる。湿式ガス中のハロ
ゲン元素の含有率は、分子又は化合物の形態を基準とし
て、0.001〜10容量%、好ましくは0.005〜
10容量%、更に好ましくは0.02〜10容量%であ
る。例えば塩化水素ガスを用いる場合、湿式ガス中の塩
化水素ガス含有率は0.02〜10容量%であることが
望ましい。第2の酸化シリコン膜形成工程における酸化
シリコン膜の形成温度は、600乃至1200゜C、好
ましくは700乃至1000゜C、更に好ましくは75
0乃至900゜Cであることが望ましい。
【0069】第1の酸化シリコン膜形成工程と第2の酸
化シリコン膜形成工程との間に昇温工程を含むことが好
ましい。この場合、昇温工程における雰囲気を、不活性
ガス雰囲気若しくは減圧雰囲気とするか、あるいは又、
湿式ガスを含む雰囲気とすることが望ましい。ここで、
不活性ガスとして、窒素ガス、アルゴンガス、ヘリウム
ガスを例示することができる。尚、昇温工程における雰
囲気中の不活性ガス若しくは湿式ガスには、ハロゲン元
素が含有されていてもよい。これによって、第1の酸化
シリコン膜形成工程にて形成された酸化シリコン膜の特
性の一層の向上を図ることができる。即ち、第1の酸化
シリコン膜形成工程において生じ得る欠陥であるシリコ
ンダングリングボンド(Si・)やSiOHが昇温工程
においてハロゲン元素と反応し、シリコンダングリング
ボンドが終端しあるいは脱水反応を生じる結果、信頼性
劣化因子であるこれらの欠陥が排除される。特に、これ
らの欠陥の排除は、第1の酸化シリコン膜形成工程にお
いて形成された初期の酸化シリコン膜に対して効果的で
ある。ハロゲン元素として、塩素、臭素、フッ素を挙げ
ることができるが、なかでも塩素であることが望まし
い。不活性ガス若しくは湿式ガス中に含有されるハロゲ
ン元素の形態としては、例えば、塩化水素(HCl)、
CCl4、C2HCl3、Cl2、HBr、NF3を挙げる
ことができる。不活性ガス若しくは湿式ガス中のハロゲ
ン元素の含有率は、分子又は化合物の形態を基準とし
て、0.001〜10容量%、好ましくは0.005〜
10容量%、更に好ましくは0.02〜10容量%であ
る。例えば塩化水素ガスを用いる場合、不活性ガス若し
くは湿式ガス中の塩化水素ガス含有率は0.02〜10
容量%であることが望ましい。尚、昇温工程における雰
囲気を、不活性ガスで希釈された湿式ガスを含む雰囲気
とすることもできる。
【0070】第2の酸化シリコン膜形成工程を経た後の
最終的な酸化シリコン膜の膜厚は、半導体装置に要求さ
れる所定の厚さとすればよい。一方、第1の酸化シリコ
ン膜形成工程を経た後の酸化シリコン膜の膜厚は、出来
る限り薄いことが好ましい。但し、現在、半導体装置の
製造に用いられているシリコン半導体基板の面方位は殆
どの場合(100)であり、如何にシリコン半導体基板
の表面を平滑化しても(100)シリコン半導体基板の
表面には必ずステップと呼ばれる段差が形成される。こ
のステップは通常シリコン原子1層分であるが、場合に
よっては2〜3層分の段差が形成されることがある。従
って、第1の酸化シリコン膜形成工程を経た後の酸化シ
リコン膜の膜厚は、シリコン層として(100)シリコ
ン半導体基板を用いる場合、1nm以上とすることが好
ましいが、これに限定するものではない。
【0071】第1の酸化シリコン膜形成方法において
は、シリコン層の表面からシリコン原子が脱離しない温
度に雰囲気を保持した状態にて、湿式ガスを用いた酸化
法によってシリコン層の表面に酸化シリコン膜の形成を
開始する。また、第2の酸化シリコン膜形成方法は、湿
式ガスがシリコン層表面で結露しない温度以上、500
゜C以下の雰囲気温度にて、湿式ガスを用いた酸化法に
よってシリコン層の表面に酸化シリコン膜の形成を開始
する。酸化シリコン膜の形成開始時の雰囲気温度をこの
ような温度とすることによって、シリコン層の表面に凹
凸(荒れ)が生じることを防止し得る。また、シリコン
原子の酸化は、シリコン層の最表面からではなく、1層
内部のシリコン原子から始まる。即ち、所謂バックボン
ドから始まり、所謂レイヤー・バイ・レイヤー(Layer-
By-Layer)酸化となる。従って、シリコン層と酸化シリ
コン膜との間の界面の平滑性が原子レベルで保たれるの
で、最終的に形成される酸化シリコン膜の特性は優れた
ものとなる。しかも、湿式ガスを用いた酸化法によって
シリコン層の表面に酸化シリコン膜を形成するので、最
終的に形成される酸化シリコン膜中にドライ酸化膜が含
まれず、長期信頼性に優れた極薄の例えばゲート酸化膜
の形成が可能となる。
【0072】
【発明の効果】本発明においては、シリコン絶縁膜の膜
厚が増加しない温度の酸化性雰囲気中でシリコン絶縁膜
に熱処理を施すので、容易にシリコン絶縁膜の表面を清
浄な状態とすることができ、しかも、既に形成されたシ
リコン絶縁膜の有する特性に変化が生じることを防止し
得る。従って、有機物汚染に起因する半導体装置の電気
的特性の劣化を確実に防止することができるし、熱処理
に起因した半導体装置の特性の変動を抑制することがで
きる。あるいは、例えばX線光電子分析(XPS)法に
よりシリコン絶縁膜の表面の分析を行う場合に本発明の
シリコン絶縁膜の熱処理方法を適用すれば、シリコン絶
縁膜の表面への有機物の付着に起因した分析精度の低下
を抑制することができる。
【図面の簡単な説明】
【図1】発明の実施の形態1のシリコン絶縁膜の熱処理
方法及び半導体装置の製造方法を説明するためのシリコ
ン半導体基板等の模式的な一部断面図である。
【図2】発明の実施の形態3のシリコン絶縁膜の熱処理
方法及び半導体装置の製造方法を説明するためのシリコ
ン半導体基板等の模式的な一部断面図である。
【図3】発明の実施の形態4のシリコン絶縁膜の熱処理
方法及び半導体装置の製造方法を説明するためのシリコ
ン半導体基板等の模式的な一部断面図である。
【符号の説明】
10・・・シリコン半導体基板、11・・・LOCOS
構造を有する素子分離領域、12・・・酸化シリコン膜
(シリコン絶縁膜)、13・・・ポリシリコン層、13
A・・・ゲート電極、14・・・ゲートサイドウオー
ル、15・・・ソース/ドレイン領域、16・・・チャ
ネル形成領域、17・・・層間絶縁層、18・・・配
線、20・・・下地酸化シリコン膜(シリコン絶縁
膜)、21・・・窒化シリコン層、22・・・酸化シリ
コン層、30・・・トレンチ、31・・・下地酸化シリ
コン膜(シリコン絶縁膜)、32・・・酸化シリコン層

Claims (17)

    【特許請求の範囲】
  1. 【請求項1】シリコン絶縁膜の膜厚が増加しない温度の
    酸化性雰囲気中で該シリコン絶縁膜に熱処理を施すこと
    を特徴とするシリコン絶縁膜の熱処理方法。
  2. 【請求項2】酸化性雰囲気は、乾燥空気、不活性ガスで
    希釈された乾燥空気、乾燥酸素ガスあるいは不活性ガス
    で希釈された乾燥酸素ガスから構成されていることを特
    徴とする請求項1に記載のシリコン絶縁膜の熱処理方
    法。
  3. 【請求項3】酸化性雰囲気中でシリコン絶縁膜に熱処理
    を施す前の偏光解析法にて測定されたシリコン絶縁膜の
    膜厚をt0、シリコン絶縁膜に熱処理を施した後の偏光
    解析法にて測定されたシリコン絶縁膜の膜厚をt1とし
    たとき、シリコン絶縁膜の膜厚が増加しない温度は、t
    1−t0≦1×10-10m を満足する温度であることを特
    徴とする請求項1に記載のシリコン絶縁膜の熱処理方
    法。
  4. 【請求項4】シリコン絶縁膜の膜厚が増加しない酸化性
    雰囲気温度は、200゜C以上450゜C以下の温度で
    あることを特徴とする請求項1に記載のシリコン絶縁膜
    の熱処理方法。
  5. 【請求項5】シリコン絶縁膜の膜厚が増加しない酸化性
    雰囲気温度は、シリコン絶縁膜の表面に付着した有機物
    が燃焼あるいは分解等によりシリコン絶縁膜の表面から
    除去される温度であることを特徴とする請求項1に記載
    のシリコン絶縁膜の熱処理方法。
  6. 【請求項6】(イ)シリコン絶縁膜の膜厚が増加しない
    温度の酸化性雰囲気中で該シリコン絶縁膜に熱処理を施
    す工程と、 (ロ)熱処理が施されたシリコン絶縁膜上に薄層を成膜
    する工程、を含むことを特徴とする半導体装置の製造方
    法。
  7. 【請求項7】酸化性雰囲気は、乾燥空気、不活性ガスで
    希釈された乾燥空気、乾燥酸素ガスあるいは不活性ガス
    で希釈された乾燥酸素ガスから構成されていることを特
    徴とする請求項6に記載の半導体装置の製造方法。
  8. 【請求項8】酸化性雰囲気中でシリコン絶縁膜に熱処理
    を施す前の偏光解析法にて測定されたシリコン絶縁膜の
    膜厚をt0、シリコン絶縁膜に熱処理を施した後の偏光
    解析法にて測定されたシリコン絶縁膜の膜厚をt1とし
    たとき、シリコン絶縁膜の膜厚が増加しない温度は、t
    1−t0≦1×10-10m を満足する温度であることを特
    徴とする請求項6に記載の半導体装置の製造方法。
  9. 【請求項9】シリコン絶縁膜の膜厚が増加しない酸化性
    雰囲気温度は、200゜C以上450゜C以下の温度で
    あることを特徴とする請求項6に記載の半導体装置の製
    造方法。
  10. 【請求項10】シリコン絶縁膜の膜厚が増加しない酸化
    性雰囲気温度は、シリコン絶縁膜の表面に付着した有機
    物が燃焼あるいは分解等によりシリコン絶縁膜の表面か
    ら除去される温度であることを特徴とする請求項6に記
    載の半導体装置の製造方法。
  11. 【請求項11】前記工程(ロ)において熱処理を施され
    たシリコン絶縁膜上に成膜すべき薄層はポリシリコン層
    であることを特徴とする請求項6に記載の半導体装置の
    製造方法。
  12. 【請求項12】シリコン絶縁膜はゲート絶縁膜であり、
    ポリシリコン層からゲート電極を形成することを特徴と
    する請求項11に記載の半導体装置の製造方法。
  13. 【請求項13】前記工程(ロ)において熱処理を施され
    たシリコン絶縁膜上に成膜すべき薄層は窒化シリコン層
    であることを特徴とする請求項6に記載の半導体装置の
    製造方法。
  14. 【請求項14】窒化シリコン層は、シリコン層にLOC
    OS構造を有する素子分離領域を形成するための素子分
    離領域形成用マスクであることを特徴とする請求項13
    に記載の半導体装置の製造方法。
  15. 【請求項15】前記工程(ロ)において熱処理を施され
    たシリコン絶縁膜上に成膜すべき薄層は酸化シリコン層
    であることを特徴とする請求項6に記載の半導体装置の
    製造方法。
  16. 【請求項16】シリコン層にトレンチ構造を有する素子
    分離領域を形成するために、酸化シリコン層をトレンチ
    内に埋め込むことを特徴とする請求項15に記載の半導
    体装置の製造方法。
  17. 【請求項17】シリコン絶縁膜はシリコン層の熱酸化に
    よって形成されることを特徴とする請求項6に記載の半
    導体装置の製造方法。
JP9583198A 1998-04-08 1998-04-08 シリコン絶縁膜の熱処理方法並びに半導体装置の製造方法 Pending JPH11297689A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9583198A JPH11297689A (ja) 1998-04-08 1998-04-08 シリコン絶縁膜の熱処理方法並びに半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9583198A JPH11297689A (ja) 1998-04-08 1998-04-08 シリコン絶縁膜の熱処理方法並びに半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH11297689A true JPH11297689A (ja) 1999-10-29

Family

ID=14148343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9583198A Pending JPH11297689A (ja) 1998-04-08 1998-04-08 シリコン絶縁膜の熱処理方法並びに半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH11297689A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003531490A (ja) * 2000-04-17 2003-10-21 マットソン テクノロジー インコーポレイテッド 窒化ケイ素フィルムを形成するための超薄オキシニトリドのuv前処理法
JP2005277253A (ja) * 2004-03-26 2005-10-06 National Institute Of Advanced Industrial & Technology 半導体装置の作製方法及び水素処理装置
US7427520B2 (en) 2004-03-16 2008-09-23 Dainippon Screen Mfg. Co., Ltd. Method and apparatus for measuring thickness of thin film formed on substrate
US7972928B2 (en) 2005-06-03 2011-07-05 Toyota Jidosha Kabushiki Kaisha Insulated gate-type semiconductor device and manufacturing method thereof
KR20190022320A (ko) * 2017-08-24 2019-03-06 윈본드 일렉트로닉스 코포레이션 Nor형 플래시 메모리
JP2019186349A (ja) * 2018-04-09 2019-10-24 ウィンボンド エレクトロニクス コーポレーション フラッシュメモリおよびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003531490A (ja) * 2000-04-17 2003-10-21 マットソン テクノロジー インコーポレイテッド 窒化ケイ素フィルムを形成するための超薄オキシニトリドのuv前処理法
JP4813737B2 (ja) * 2000-04-17 2011-11-09 マットソン テクノロジー インコーポレイテッド 窒化ケイ素フィルムを形成するための超薄オキシニトリドのuv前処理法
US7427520B2 (en) 2004-03-16 2008-09-23 Dainippon Screen Mfg. Co., Ltd. Method and apparatus for measuring thickness of thin film formed on substrate
JP2005277253A (ja) * 2004-03-26 2005-10-06 National Institute Of Advanced Industrial & Technology 半導体装置の作製方法及び水素処理装置
US7972928B2 (en) 2005-06-03 2011-07-05 Toyota Jidosha Kabushiki Kaisha Insulated gate-type semiconductor device and manufacturing method thereof
KR20190022320A (ko) * 2017-08-24 2019-03-06 윈본드 일렉트로닉스 코포레이션 Nor형 플래시 메모리
JP2019040972A (ja) * 2017-08-24 2019-03-14 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体記憶装置
US11683935B2 (en) 2017-08-24 2023-06-20 Winbond Electronics Corp. NOR flash memory
JP2019186349A (ja) * 2018-04-09 2019-10-24 ウィンボンド エレクトロニクス コーポレーション フラッシュメモリおよびその製造方法

Similar Documents

Publication Publication Date Title
JP3974547B2 (ja) 半導体装置および半導体装置の製造方法
US6589877B1 (en) Method of providing an oxide
US6953727B2 (en) Manufacture method of semiconductor device with gate insulating films of different thickness
TWI272676B (en) Semiconductor and manufacturing method thereof
US5637528A (en) Semiconductor device manufacturing method including dry oxidation
JP4983025B2 (ja) 半導体装置の製造方法
JPH11297689A (ja) シリコン絶縁膜の熱処理方法並びに半導体装置の製造方法
JP2004079931A (ja) 半導体装置の製造方法
JPH11186255A (ja) シリコン酸化膜の形成方法
JP2001217415A (ja) 半導体装置の製造方法
JP3757566B2 (ja) シリコン酸化膜の形成方法及び酸化膜成膜装置
JP3647850B2 (ja) 半導体装置およびその製造方法
JP3588994B2 (ja) 酸化膜の形成方法及びp形半導体素子の製造方法
JPH11135492A (ja) シリコン酸化膜の形成方法及びシリコン酸化膜形成装置
JP3800788B2 (ja) シリコン酸化膜の形成方法
JPH10223629A (ja) 半導体表面の酸化膜の形成方法及び半導体装置の製造方法
JP3952542B2 (ja) シリコン酸化膜の形成方法
JP3219910B2 (ja) 酸化シリコン薄膜の形成方法
JPH10303310A (ja) 半導体装置におけるゲート電極の作製方法
JPH1197439A (ja) 半導体装置及びその製造方法
JPH11214386A (ja) 半導体及び半導体基板表面の絶縁膜の形成方法
JP4027913B2 (ja) 半導体装置の製造方法
JPH1174264A (ja) シリコン酸化膜の形成方法
JPH11340225A (ja) 絶縁膜の形成方法及びp形半導体素子の製造方法
KR100970551B1 (ko) 에스오아이 웨이퍼의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20041224

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A521 Written amendment

Effective date: 20061220

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070508

A02 Decision of refusal

Effective date: 20071023

Free format text: JAPANESE INTERMEDIATE CODE: A02