JP3974547B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3974547B2 JP3974547B2 JP2003093989A JP2003093989A JP3974547B2 JP 3974547 B2 JP3974547 B2 JP 3974547B2 JP 2003093989 A JP2003093989 A JP 2003093989A JP 2003093989 A JP2003093989 A JP 2003093989A JP 3974547 B2 JP3974547 B2 JP 3974547B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- semiconductor device
- silicon
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 62
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 151
- 229910052710 silicon Inorganic materials 0.000 claims description 150
- 239000010703 silicon Substances 0.000 claims description 148
- 239000007789 gas Substances 0.000 claims description 103
- 239000000758 substrate Substances 0.000 claims description 93
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 87
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 82
- 239000001301 oxygen Substances 0.000 claims description 81
- 229910052760 oxygen Inorganic materials 0.000 claims description 81
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 80
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 72
- 229910052735 hafnium Inorganic materials 0.000 claims description 64
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 64
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims description 53
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 45
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 45
- 229910052757 nitrogen Inorganic materials 0.000 claims description 40
- 229910044991 metal oxide Inorganic materials 0.000 claims description 36
- 150000004706 metal oxides Chemical class 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 36
- 229910052731 fluorine Inorganic materials 0.000 claims description 32
- 238000010438 heat treatment Methods 0.000 claims description 32
- 229910052914 metal silicate Inorganic materials 0.000 claims description 32
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 31
- 239000011737 fluorine Substances 0.000 claims description 31
- 239000002994 raw material Substances 0.000 claims description 27
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 25
- 229910001882 dioxygen Inorganic materials 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 230000001590 oxidative effect Effects 0.000 claims description 23
- 229910052746 lanthanum Inorganic materials 0.000 claims description 22
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 22
- 229910052727 yttrium Inorganic materials 0.000 claims description 22
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims description 22
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 18
- 229910052726 zirconium Inorganic materials 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 13
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 239000002356 single layer Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 68
- 238000006243 chemical reaction Methods 0.000 description 53
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 43
- 238000009792 diffusion process Methods 0.000 description 42
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 15
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 15
- 229910021334 nickel silicide Inorganic materials 0.000 description 14
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 14
- 239000007864 aqueous solution Substances 0.000 description 10
- 238000002955 isolation Methods 0.000 description 10
- 229910007264 Si2H6 Inorganic materials 0.000 description 9
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 238000005121 nitriding Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 238000004140 cleaning Methods 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 8
- 230000002950 deficient Effects 0.000 description 8
- 229910021332 silicide Inorganic materials 0.000 description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 8
- 229910000449 hafnium oxide Inorganic materials 0.000 description 7
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 7
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000010306 acid treatment Methods 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 4
- 229910017052 cobalt Inorganic materials 0.000 description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 4
- 239000000428 dust Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910021341 titanium silicide Inorganic materials 0.000 description 4
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 4
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 3
- 229910020323 ClF3 Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 150000004696 coordination complex Chemical class 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- VBCSQFQVDXIOJL-UHFFFAOYSA-N diethylazanide;hafnium(4+) Chemical compound [Hf+4].CC[N-]CC.CC[N-]CC.CC[N-]CC.CC[N-]CC VBCSQFQVDXIOJL-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000003446 ligand Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- BFXIKLCIZHOAAZ-UHFFFAOYSA-N methyltrimethoxysilane Chemical compound CO[Si](C)(OC)OC BFXIKLCIZHOAAZ-UHFFFAOYSA-N 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- 229910007266 Si2O Inorganic materials 0.000 description 2
- 229910007271 Si2O3 Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置および半導体装置の製造方法に関し、より詳細には、高誘電率の絶縁膜を有する半導体装置および半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路装置における高集積化が大きく進展しており、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型半導体装置では、高集積化に対応するためのトランジスタ等の素子の微細化、高性能化が図られている。特に、ＭＯＳ構造を構成する要素の一つであるゲート絶縁膜に関しては、上記トランジスタの微細化、高速動作および低電圧化に対応すべく薄膜化が急速に進んでいる。
【０００３】
ゲート絶縁膜を構成する材料としては、従来よりシリコン酸化膜やシリコン酸窒化膜などが用いられてきた。しかしながら、これらの材料を用いた場合には、薄膜化に伴いリーク電流が増大するという問題があった。
【０００４】
一方、サブ０．１μｍ世代のＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）では、ゲート絶縁膜に対して、シリコン酸化膜換算膜厚で１．５ｎｍ以下の性能が必要とされる。このため、金属酸化膜または金属珪酸化膜（金属シリケート膜）などの比誘電率の大きい材料をゲート絶縁膜として用い、膜厚を大きくすることによってリーク電流を抑制することが提案されている。
【０００５】
しかしながら、金属酸化膜または金属珪酸化膜をシリコン基板上に直接成膜した場合には、成膜時または成膜後の熱処理によってシリコン基板の表面が酸化され、膜厚１．５ｎｍ以上の厚いシリコン酸化膜が形成されてしまう。このため、１．５ｎｍ以下のシリコン酸化膜換算膜厚を得ることは困難であった。また、このシリコン酸化膜には、１価、２価または３価の状態のシリコンが酸素と結合し、酸化シリコンの化学量論的組成（ＳｉＯ2 ）よりもシリコン含有量が多い不完全な酸化物（サブオキサイド）が形成されるために、リーク電流が大きくなるという問題があった。そこで、金属酸化膜または金属珪酸化膜を形成する前に、シリコン基板の表面に、下地膜としてシリコン酸化膜、シリコン窒化膜またはシリコン酸窒化膜を形成する方法が提案されている（例えば、特許文献1参照。）。
【０００６】
シリコン基板の表面にサブオキサイドの含有量の少ないシリコン酸化膜を形成した場合、金属酸化膜または金属珪酸化膜の形成工程およびこれに続く加熱処理工程を経た後のシリコン酸化膜の膜厚増加量は小さくなり、比較的良好なリーク特性が得られる。しかし、高誘電率絶縁膜とシリコン酸化膜との積層構造では、シリコン酸化膜の膜厚を１．０ｎｍ以下に制御する必要があり、シリコン基板の表面付近に存在するサブオキサイドの寄与が大きくなるという問題があった。
【０００７】
一方、減圧下または乾燥窒素などで満たされたクラスタ装置内において、シリコン基板表面の自然酸化膜の除去、成膜および形成された膜のモニタリングまでの工程を連続して行うことが提案されている（例えば、特許文献２参照。）。これによれば、大気暴露によって引き起こされるおそれのある汚染物質や水などの吸着を回避することができるとされる。特許文献２では、減圧状態で前洗浄室に搬送されて希フッ酸処理を行われた後、水洗・乾燥後、再度真空引きされてゲート酸化炉に搬送されることが記載されている。しかしながら、処理室の水分管理が困難であることから、この方法によって金属酸化膜または金属珪酸化膜を用いた半導体装置を製造することは難しいと考えられる。
【０００８】
また、従来より、シリコン酸化膜よりも比誘電率の大きいシリコン窒化膜が、高誘電率の金属酸化膜キャパシタとして使用されてきた。しかしながら、シリコン窒化膜がシリコン基板と接すると界面準位が増大すると考えられることから、最近ではシリコン酸窒化膜をゲート絶縁膜に用いることが行われている（例えば、特許文献３参照。）。
【０００９】
シリコン基板の表面を直接的に窒化する場合には、一般に、まず、シリコン基板表面に存在するサブオキサイドを多く含む自然酸化膜を希フッ酸水溶液によって除去することが行われる。次いで、水素ターミネーションによってシリコン基板の表面が再び酸化されるのを防止した後に窒化処理が行われる（例えば、特許文献４参照。）。しかしながら、シリコン基板の表面にある全てのシリコン原子を水素ターミネートすることは困難である。したがって、希フッ酸処理後の水洗・乾燥工程または窒化装置への搬送工程において、水素ターミネートされていないシリコン原子に水や酸素が吸着し、シリコンのサブオキサイドが形成される。これにより、膜厚１ｎｍ程度のシリコン窒化膜中に０．５ａｔｏｍ％以上の酸素が含まれるという問題があった。
【００１０】
一方、シリコン基板と高誘電率の金属酸化膜との界面にシリコン酸窒化膜を用いることは、他にも報告されている（例えば、特許文献５〜７参照。）。これらにおいては、シリコン基板とシリコン酸窒化膜との界面における窒素濃度を低くして界面準位を少なくするために、シリコン酸化膜を形成してからこれを窒化する方法が主流である。しかしながら、これらの例では、１原子層から３原子層のシリコン酸化膜を形成した後に窒化処理を行うために、上述したシリコン酸化膜を形成する場合と同様の問題がある。
【００１１】
さらに、高品質のシリコン酸化膜、シリコン窒化膜またはシリコン酸窒化膜を下地膜として用いた場合であっても、この上に高誘電率の絶縁膜を成膜する際には下地膜の膜厚増加が起こる。したがって、下地膜の膜厚増加を抑制することのできる成膜手法が必要である。一方、これらの膜を下地膜として用いた場合、高誘電率絶縁膜の形成は、下地膜へのダメージが大きくなるスパッタリング法や面内均一性に劣る蒸着法よりも、化学気相成長法（Ｃｈｅｍｉｃｈａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，以下、ＣＶＤ法という。）によって行うことが好ましい。しかしながら、ＣＶＤ法では、水分子、酸素分子、酸素ラジカルまたはオゾンなどの酸化性のガスを使用するために、下地膜の膜厚増加を抑制することが困難であるという問題があった。
【００１２】
【特許文献１】
特開平１１−１２６９０２号公報
【特許文献２】
特開２００２−２７０５９６号公報
【特許文献３】
特開平２−２５６２７４号公報
【特許文献４】
特開２００２−３２４９０２号公報
【特許文献５】
特開２００１−２５７３４４号公報
【特許文献６】
特開２００２−３０５１９６号公報
【特許文献７】
特開２００２−３２４９０１号公報
【００１３】
【発明が解決しようとする課題】
本発明は、上記の問題点に鑑みてなされたものである。すなわち、本発明の目的は、シリコン基板との界面特性に優れた絶縁膜を形成し、この絶縁膜の上に高誘電率の絶縁膜を形成することによって、高性能の半導体装置およびその製造方法を提供することにある。
【００１４】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【００１５】
【課題を解決するための手段】
本発明の半導体装置は、シリコン基板上に形成された第１の絶縁膜と、この第１の絶縁膜の上に形成された第２の絶縁膜とを有する半導体装置であって、第１の絶縁膜は、膜厚が１ｎｍ以下でありサブオキサイドを含みその含有量が３０％以下であるシリコン酸化膜であり、第２の絶縁膜は高誘電率絶縁膜であることを特徴としている。
【００１６】
また、本発明の半導体装置は、シリコン基板上に形成された第１の絶縁膜と、この第１の絶縁膜の上に形成された第２の絶縁膜とを有する半導体装置であって、第１の絶縁膜は、膜厚が１ｎｍ以下でありサブオキサイドを含みその含有量が３０％以下であるシリコン酸窒化膜であり、第２の絶縁膜は高誘電率絶縁膜であることを特徴としている。
【００１７】
さらに、本発明の半導体装置は、シリコン基板上に形成された第１の絶縁膜と、この第１の絶縁膜の上に形成された第２の絶縁膜とを有する半導体装置であって、第１の絶縁膜は、膜厚が１ｎｍ以下であり酸素含有量が０．１ａｔｏｍ％未満であるシリコン窒化膜であり、第２の絶縁膜は高誘電率絶縁膜であることを特徴としている。
【００１８】
本発明の半導体装置において、高誘電率絶縁膜としては、金属酸化膜または金属珪酸化膜を用いることができる。金属酸化膜は、ハフニウム、ジルコニウム、ランタン、イットリウムおよびアルミニウムよりなる群から選ばれる少なくとも１の金属の酸化膜とすることができる。金属酸化膜は窒素を含んでいてもよい。また、金属珪酸化膜は、ハフニウム、ジルコニウム、ランタンおよびイットリウムよりなる群から選ばれる少なくとも１の金属の珪酸化膜とすることができる。金属珪酸化膜は窒素を含んでいてもよい。
【００１９】
本発明の半導体装置の製造方法は、減圧下においてフッ素を含むガスでシリコン基板の表面を処理する工程と、減圧を維持した状態でシリコン基板の上に第１の絶縁膜を形成する工程と、第１の絶縁膜の上に、酸素を含む原料を用いて第２の絶縁膜としての金属酸化膜を形成する工程と、金属酸化膜を酸化性ガスの雰囲気下で加熱処理する工程とを有し、前記フッ素を含むガスの分圧は１００Ｐａ以下であることを特徴としている。
【００２０】
また、本発明の半導体装置の製造方法は、減圧下においてフッ素を含むガスでシリコン基板の表面を処理する工程と、減圧を維持した状態でシリコン基板の上に第１の絶縁膜を形成する工程と、第１の絶縁膜の上に、酸素を含む原料を用いて第２の絶縁膜としての金属珪酸化膜を形成する工程と、金属珪酸化膜を酸化性ガスの雰囲気下で加熱処理する工程とを有し、前記フッ素を含むガスの分圧は１００Ｐａ以下であることを特徴としている。
【００２１】
本発明の半導体装置の製造方法において、第１の絶縁膜としては、シリコン酸化膜、シリコン酸窒化膜またはシリコン窒化膜を用いることができる。また、フッ素を含むガスでシリコン基板の表面を処理する工程は、２５℃〜６００℃の範囲の温度で行われることが好ましい。また、フッ素を含むガスは、ＨＦガス、ＣｌＦ 3 ガス、Ｆ 2 ガスおよびＮＦ 3 ガスよりなる群から選ばれる少なくとも１のガスとすることができる。
【００２２】
本発明の半導体装置の製造方法において、酸化性ガスは酸素ガスとすることができる。ここで、酸素ガスはオゾンまたは酸素ラジカルを含んでいてもよい。また、加熱処理は、１００℃〜４００℃の範囲の温度で行われることが好ましい。
【００２３】
【発明の実施の形態】
図１〜図７を用いて、本実施の形態による半導体装置および半導体装置の製造方法について説明する。尚、これらの図において、同じ符号を付した箇所は同じ部分であることを示している。
【００２４】
実施の形態１．
図１は、本実施の形態にかかる半導体装置の断面図の一例である。
【００２５】
図１に示すように、シリコン基板１には、Ｎ型拡散層２、Ｐ型拡散層３、素子分離領域４、Ｐ型ソース・ドレイン拡散層５、Ｎ型ソース・ドレイン拡散層６、Ｐ型エクステンション領域７が形成されている。また、シリコン基板１の上には、素子分離領域４を除いて、第１の絶縁膜としてのシリコン酸化膜８が形成されている。本実施の形態においては、シリコン酸化膜８の膜厚を１ｎｍ以下とし、シリコン酸化膜８中のサブオキサイドの含有量を３０％以下とする。
【００２６】
また、シリコン酸化膜８の上には、第２の絶縁膜としてのハフニウム珪酸化膜９が形成されており、さらにハフニウム珪酸化膜９の上にはゲート電極１０が形成されている。そして、ゲート電極１０の側壁には、シリコン酸化膜１１およびシリコン窒化膜１２が形成されている。尚、本発明においては、第１の絶縁膜と第２の絶縁膜とでゲート絶縁膜を構成している。
【００２７】
本実施の形態では、ハフニウム珪酸化膜の代わりに他の高誘電率絶縁膜を用いてもよい。例えば、ジルコニウム珪酸化膜、ランタン珪酸化膜またはイットリウム珪酸化膜などを用いてもよい。また、ハフニウム、ジルコニウム、ランタンおよびイットリウムよりなる群から選ばれる２以上の金属の珪酸化膜であってもよい。さらに、ハフニウム、ジルコニウム、ランタン、イットリウムおよびアルミニウムよりなる群から選ばれる少なくとも１の金属の酸化膜であってもよい。
【００２８】
例えば、シリコン酸化膜８の膜厚を０．５ｎｍ、サブオキサイド含有量を３０％とし、ハフニウム珪酸化膜９の膜厚を２．０ｎｍとすると、シリコン酸化膜換算膜厚（Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ，以下、ＥＯＴという。）は１．２ｎｍとなる。
【００２９】
一般に、金属酸化膜の比誘電率は、金属珪酸化膜の比誘電率よりも大きい。したがって、金属酸化膜を高誘電率絶縁膜として用いた場合には、同じ膜厚の金属珪酸化膜を高誘電率絶縁膜として用いた場合と比較して、同じ値のＥＯＴを得るのに下地のシリコン酸化膜の膜厚を大きくすることができる。一方、シリコン酸化膜中のサブオキサイドは、シリコン基板との界面付近に比較的多く存在する。したがって、例えば、膜厚２．０ｎｍのハフニウム酸化膜を用いた場合には、シリコン酸化膜中のサブオキサイドの含有量を２０％以下とすることができる。
【００３０】
ところで、ゲート電極にＢ（ホウ素）をドープしたシリコンを用いた場合、ゲート絶縁膜を薄膜化することによって、加熱処理によりＢがゲート絶縁膜を突き抜けるという問題があった。これに対しては、金属酸化膜または金属珪酸化膜の中に窒素を含有させることが提案されている（例えば、米国特許第６，０１３，５５３号明細書、特開２００１−２５７３４４号公報、特開２００１−３３２５４７号公報、特開２００２−２９９６０７号公報、特開２００２−３１４０６７号公報参照。）。本発明においても、窒素を含むハフニウム珪酸化膜を第２の絶縁膜として用いることができる。この場合、ハフニウム珪酸化膜に変えて、ジルコニウム珪酸化膜、ランタン珪酸化膜またはイットリウム珪酸化膜を用いてもよい。また、ハフニウム、ジルコニウム、ランタンおよびイットリウムよりなる群から選ばれる２以上の金属の珪酸化膜を用いてもよい。さらに、ハフニウム、ジルコニウム、ランタン、イットリウムおよびアルミニウムよりなる群から選ばれる少なくとも１の金属の酸化膜であってもよい。これらのいずれの膜においても窒素を含むことができる。
【００３１】
図２（ａ）〜（ｆ）および図３（ａ）〜（ｅ）は、図１に示す半導体装置の製造工程を示す断面図である。
【００３２】
まず、図２（ａ）に示すように、シリコン基板１の所定領域にシリコン酸化膜を埋め込み、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造の素子分離領域４および犠牲酸化膜１３を形成する。
【００３３】
次に、フォトリソグラフィ法によって所定領域にレジストパターン１４を形成し、図２（ｂ）に示すように、レジストパターン１４をマスクとしてシリコン基板１内にＰ（リン）を複数回に分けて注入する。ここで、Ｐを注入する目的は、拡散層の形成およびトランジスタの閾値電圧を調整するためである。
【００３４】
Ｐの注入を終えた後は、不要となったレジストパターン１４を除去する。続いて、同様にして、シリコン基板内にＢ（ホウ素）を注入する。その後、加熱処理を行うことによって拡散させて、Ｎ型拡散層２およびＰ型拡散層３を形成する（図２（ｃ））。
【００３５】
次に、ＮＨ４Ｆ（フッ化アンモニウム）水溶液などを用いて、犠牲酸化膜１３を除去する。その後、０．５％〜５％程度の濃度の希フッ酸水溶液を用いて、シリコン基板１表面の洗浄を行う。洗浄後、直にシリコン基板１を反応炉（図示せず）の中に入れ、真空引きすることによって反応炉内の酸素および水を十分に除去する。続いて、反応炉内を２５℃〜６００℃の範囲内の温度にした後に、反応炉内にフッ素を含むガスを導入する。この際、反応炉内におけるフッ素を含むガスの分圧が１００Ｐａ以下であることが好ましい。
【００３６】
例えば、反応炉内の温度を３００℃に昇温した後に、反応炉内にＨＦ（フッ化水素）ガスを導入する。この際、ＨＦガスの分圧が１０Ｐａ程度になるようにする。この状態で５分間おくことによって、シリコン基板の表面に形成された自然酸化膜を除去することができる。
【００３７】
フッ素を含むガスとしては、ＨＦガスの他に、ＣｌＦ３ガス、Ｆ２ガスまたはＮＦ３ガスなどを用いることができる。また、これらを組み合わせて用いてもよい。
【００３８】
特許第３２１０５１０号明細書には、自然酸化膜を無水ＨＦガスで除去することが開示されている。しかしながら、この文献には、自然酸化膜の具体的な除去条件については記載されていない。フッ素を含むガス中において、素子領域にあるシリコン表面の酸素を除去しようとする場合、ＳｉＯ2などで形成された素子分離膜も同時にエッチングされる。したがって、これにより発生した酸素が、シリコン表面に再付着する。このため、シリコン表面の酸素の除去は、特定の条件の下で行う必要がある。
【００３９】
本発明者は、シリコン基板上に１００ｎｍの膜厚を有するシリコン酸化膜を形成した後、希フッ酸処理によって４００μｍ×４００μｍの大きさのコンタクトホールをシリコン酸化膜に形成した。続いて、特開平５−２１４３３９号公報および特開平１１−９７４３４号公報に記載の条件で、ＨＦガスを用いて１分間処理した。これにより、シリコン酸化膜の膜厚は減少した。しかしながら、開口部ではシリコン酸化膜の膜厚は増加し、最も薄いところでも２ｎｍの膜厚を有していた。また、この開口部の表面形状をＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ、原子間力顕微鏡）を用いて観察したところ、最も平滑なサンプルでも平均して５ｎｍ以上の表面粗さを有していた。希フッ酸処理直後のサンプルでは、平均して０．４ｎｍ程度の表面粗さであったことから、ＨＦガス処理によって表面荒れが激しくなっていることが判明した。これは、シリコン基板の表面において、再酸化とエッチングが同時または交互に起こっていることによると考えられる。本発明では、上述したように、フッ素を含むガスの分圧を１００Ｐａ以下とし、処理温度を２５℃〜６００℃の範囲内とすることによって、このような問題を解決することができる。
【００４０】
次に、反応炉内から余剰のフッ素を含むガスや反応により生成したガスを排気し、代わって反応炉内に酸素を導入することによって、シリコン基板１の表面にシリコン酸化膜８を形成する（図２（ｄ））。本実施の形態においては、シリコン基板１の表面の自然酸化膜除去からシリコン酸化膜８形成までの間、シリコン基板１を大気に曝さないようにする。大気に曝さないことによって、ゴミなどの異物や水などがシリコン基板１に付着するのを防ぐことができる。具体的には、自然酸化膜を除去した後、反応炉内の減圧を維持した状態でシリコン酸化膜の形成を行う。
【００４１】
シリコン酸化膜は、シリコンの酸化反応を６５０℃〜９００℃の範囲内の温度で行うことによって緻密な膜とすることができる。この際、昇温速度を５０℃／分以上とすることが好ましい。昇温速度が速いほどシリコン酸化膜の膜厚は小さくなる。また、導入する酸素の分圧は、０．１Ｐａ〜５００Ｐａの範囲内であることが好ましい。これにより、表面が平滑でサブオキサイドの含有量が５０％以下であるシリコン酸化膜を形成することができる。この場合のシリコン酸化膜は、シリコン表面に形成された１原子層または２原子層の膜である。
【００４２】
次に、６５０℃〜９００℃の範囲の温度に維持した状態で、反応炉内に酸素ガス、水蒸気、亜酸化窒素ガスまたは一酸化窒素ガスなどを導入する。導入したガスの分圧を０．１Ｐａ〜５００Ｐａの範囲内とし、この状態で１分間〜３０分間おくことによって、１ｎｍ以下の膜厚を有するシリコン酸化膜を形成することができる。尚、導入した酸化性ガスの分圧が低いほど、また、酸化処理温度が低いほど、シリコン酸化膜の膜厚は小さくなる。
【００４３】
酸化性ガスを用いた加熱処理によって、シリコン酸化膜は、Ｓｉ２Ｏ、ＳｉＯおよびＳｉ２Ｏ３の結合状態からＳｉＯ２の結合状態へと変化する。したがって、シリコン酸化膜中に含まれるサブオキサイドの含有量を減少させることができる。例えば、０．５ｎｍ〜１ｎｍ程度の膜厚を有するシリコン酸化膜では、サブオキサイドの含有量は２０％以下となる。また、０．５ｎｍ以下の膜厚を有するシリコン酸化膜では、サブオキサイドの含有量は２０％〜３０％程度となる。
【００４４】
例えば、反応炉内からＨＦガスを除去した後、反応炉内に酸素ガスを導入する。この際、酸素ガスの分圧が反応炉内で１０Ｐａ程度になるようにする。次に、昇温速度２５０℃／分で６５０℃程度まで昇温する。昇温後、酸素の供給を停止し、代わって０．１Ｐａ程度の分圧の水蒸気を反応炉内に導入する。この状態で５分間おくことによって、膜厚０．５ｎｍ程度のシリコン酸化膜を形成することができる。表１に、このシリコン酸化膜中のサブオキサイド含有量を、他の方法によって形成したシリコン酸化膜と比較した例を示す。尚、測定は、Ｘ線光電子分光分析装置（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて行った。
【００４５】
【表１】
【００４６】
表１において、比較例１は、希フッ酸水溶液を用いてシリコン基板表面の洗浄を行った状態のサンプルである。また、比較例２は、希フッ酸水溶液による洗浄後、６５０℃で５分間の水蒸気酸化を行ったサンプルである。さらに、比較例３は、希フッ酸水溶液による洗浄後、乾燥した酸素ガスを用いて６５０℃で１０分間酸化したサンプルである。
【００４７】
また、表１において、サブオキサイドの含有量とは、Ｓｉ２Ｏ、ＳｉＯおよびＳｉ２Ｏ３の含有量をいう。
【００４８】
比較例１では、サブオキサイド含有量が６３％と大きいことから、シリコン基板の表面に吸着した酸素は未だ完全なＳｉＯ２構造を形成していないと考えられる。比較例２および比較例３では、比較例１よりもやや小さいサブオキサイド含有量を示すことから、シリコン基板の表面に吸着した酸素の一部がＳｉＯ２構造を形成していると考えられる。一方、本実施の形態によれば、サブオキサイド含有量は２４％となって、比較例１〜３に対して大きく減少した値を示す。これは、希フッ酸水溶液による洗浄後にフッ素を含むガスによって自然酸化膜の除去を行ったことによるものと考えられる。
【００４９】
次に、シリコン酸化膜８の上に、高誘電率絶縁膜としてハフニウム珪酸化膜９を形成して、図２（ｄ）に示す構造とする。
【００５０】
本実施の形態における高誘電率絶縁膜の形成は、酸素ガス、オゾンガス、酸素ラジカルおよび水蒸気などの酸化性ガスを用いることなしに行う。具体的には、酸素を含む原料を用いたＣＶＤ法によって行う。ここで、高誘電率絶縁膜が金属酸化膜である場合には、酸素を含む金属錯体などが原料として使用される。また、高誘電率絶縁膜が金属珪酸化膜である場合には、金属またはシリコンの原料の内の少なくとも一方が酸素を含む原料であればよい。
【００５１】
例えば、シリコン酸化膜を形成した後、さらに反応炉内を真空引きすることによって反応炉内の水分を除去する。次に、反応炉内の温度を２５０℃程度まで降温した後、テトラ−ｔ−ブトキシハフニウムとＳｉ２Ｈ６の混合ガスを反応炉内に導入する。これによって、膜厚２ｎｍ程度のハフニウム珪酸化膜を形成することができる。
【００５２】
尚、Ｓｉ２Ｈ６の代わりに、ＳｉＨ４、テトラエチルオルソシリケート（別名テトラエトキシシラン）、テトラキスジエチルアミノシラン、テトラキスジメチルアミノシラン、テトラキスメチルエチルアミノシラン、トリスジエチルアミノシラン、トリスジメチルアミノシランまたはトリスメチルエチルアミノシランなどを用いてもよい。
【００５３】
また、Ｓｉ２Ｈ６の代わりに、テトラエトキシシランまたはメチルトリメトキシシランなどの酸素を含むものをシリコンの原料として用いてもよい。この場合、ハフニウムの原料としては、テトラ−ｔ−ブトキシハフニウムなどの酸素を含むものを用いてもよいし、テトラキスジエチルアミノハフニウムまたはテトラキスジメチルアミノハフニウムなどの酸素を含まないものを用いてもよい。
【００５４】
また、ハフニウム酸化膜を高誘電率絶縁膜とする場合には、テトラ−ｔ−ブトキシハフニウムまたはテトラキス−２，２，６，６−テトラメチル−３，５−ヘプタンジオナートハフニウム（別名テトラキスジピバロイルメタナートハフニウム）などの酸素を含む原料を用いる。
【００５５】
また、ハフニウム珪酸化膜やハフニウム酸化膜に代えて、ジルコニウム、ランタン若しくはイットリウムの珪酸化膜またはジルコニウム、ランタン、イットリウム若しくはアルミニウムの酸化膜を高誘電率絶縁膜として使用する場合には、上記のハフニウム原料と同じ配位子を有するものを用いることができる。
【００５６】
尚、高誘電率絶縁膜の形成は、下地であるシリコン酸化膜を成膜した反応炉と同一の反応炉内において、大気に暴露することなく行うことが好ましい。但し、数時間以内であれば、シリコン酸化膜形成後に大気に暴露しても問題はない。
【００５７】
本実施の形態では、雰囲気中に酸化性のガスが存在しない状態で高誘電率絶縁膜の形成を行うので、シリコン酸化膜の膜厚増加を抑制することができる。
【００５８】
高誘電率絶縁膜を形成した後は、酸化性ガスの雰囲気下で加熱処理を行う。
酸化性ガスは、例えば酸素ガスとすることができる。また、酸素ガスはオゾンまたは酸素ラジカルを含んでいてもよい。また、加熱処理は１００℃〜４００℃の範囲の温度で行うことが好ましい。これにより、酸化性ガスが存在しない条件で成膜することによって高誘電率絶縁膜中に生じた酸素欠損部に酸素を補充して、リーク電流特性に優れた絶縁膜とすることができる。
【００５９】
例えば、酸素ガスまたはオゾンを含む酸素ガスの雰囲気下において、２５０℃で２分間の加熱処理を行う。これにより、ハフニウム珪酸化膜に生じた酸素欠損部に酸素を補充することができる。
【００６０】
次に、ハフニウム珪酸化膜９の上に、ゲート電極となる多結晶シリコン膜１５を形成する。多結晶シリコン膜１５の形成は、例えばＣＶＤ法によって行うことができる。尚、多結晶シリコン膜１５の代わりにアモルファスシリコン膜を用いてもよい。その後、フォトリソグラフィ法によってレジストパターン１６を形成する。
【００６１】
次に、図２（ｅ）に示すように、レジストパターン１６をマスクとして多結晶シリコン膜１５中にＢ（ホウ素）をイオン注入する。不要となったレジストパターン１６を除去した後、同様の方法によってＰ型拡散層である多結晶シリコン膜１５にＰ（リン）をイオン注入する。その後、加熱処理を行うことによって多結晶シリコン膜（ドープトシリコン膜）１５の抵抗を下げる。
【００６２】
次に、図２（ｆ）に示すように、フォトリソグラフィ法によってレジストパターン１７を形成し、レジストパターン１７をマスクとして多結晶シリコン膜１５をエッチングする。これにより、ゲート電極１０を形成することができる。
【００６３】
不要となったレジストパターン１７を除去した後、図３（ａ）に示すように、新たにフォトリソグラフィ法によってレジストパターン１８を形成する。そして、ゲート電極１０およびレジストパターン１８をマスクとして、シリコン基板１内のＮ型拡散層２にＢ（ホウ素）をイオン注入する。同様の方法によって、Ｐ型拡散層３にもＰ（リン）をイオン注入した後、加熱処理による活性化を行う。これにより、図３（ｂ）に示すように、Ｐ型エクステンション領域７およびＮ型エクステンション領域１９を形成することができる。
【００６４】
次に、図３（ｃ）に示すように、ＣＶＤ法などによって全面にシリコン酸化膜１１、シリコン窒化膜１２を順に形成する。その後、反応性イオンエッチングを行い、ゲート電極１０の側壁部を残してシリコン酸化膜１１およびシリコン窒化膜１２を除去することにより図３（ｄ）の構造とする。
【００６５】
次に、図３（ｅ）に示すように、フォトリソグラフィ法によってレジストパターン２０を形成し、レジストパターン２０並びに側壁としてのシリコン酸化膜１１およびシリコン窒化膜１２の形成されたゲート電極１０をマスクとして、シリコン基板１内のＮ型拡散層２にＢ（ホウ素）をイオン注入する。不要となったレジストパターン２０を除去した後、同様の方法によって、Ｐ型拡散層３にＰ（リン）をイオン注入する。続いて、加熱処理による活性化を行うことによって、Ｐ型ソース・ドレイン拡散層５およびＮ型ソース・ドレイン拡散層６を形成することができる（図３（ｆ））。その後、公知の方法によって、層間絶縁膜、コンタクトおよび配線などの形成が行われることによって半導体装置を製造することができる。
【００６６】
本実施の形態によれば、フッ素を含むガスを用いてシリコン基板上の自然酸化膜を除去した後にシリコン酸化膜を形成することによって、シリコン酸化膜中のサブオキサイド含有量を３０％以下とすることができる。
【００６７】
また、本実施の形態によれば、酸化性ガスを用いることなしに金属酸化膜または金属珪酸化膜を形成することによって、下地のシリコン酸化膜の膜厚増加を抑えることができる。
【００６８】
さらに、本実施の形態によれば、金属酸化膜または金属珪酸化膜を形成した後に酸化性ガス雰囲気下で加熱処理を行うことによって、金属酸化膜または金属珪酸化膜中に発生した酸素欠陥部に酸素を補充することができる。
【００６９】
実施の形態２．
本実施の形態においては、第１の絶縁膜としてシリコン酸窒化膜を用いることを特徴とする。
【００７０】
図４は、本実施の形態にかかる半導体装置の断面図の一例である。
【００７１】
図４に示すように、シリコン基板１には、Ｎ型拡散層２、Ｐ型拡散層３、素子分離領域４、Ｐ型ソース・ドレイン拡散層５、Ｎ型ソース・ドレイン拡散層６、Ｐ型エクステンション領域７が形成されている。また、Ｐ型ソース・ドレイン拡散層５およびＮ型ソース・ドレイン拡散層６の上には、ニッケルシリサイド層２１が形成されている。尚、ニッケルシリサイド層２１の代わりに、コバルトシリサイド層またはチタンシリサイド層などの他の金属シリサイド層が形成されていてもよい。
【００７２】
一方、シリコン基板１上には、第１の絶縁膜としてのシリコン酸窒化膜２２が形成されている。また、シリコン酸窒化膜２２の上には、第２の絶縁膜としてのハフニウム珪酸化膜２３が形成されている。ここで、本発明においては、第１の絶縁膜と第２の絶縁膜とでゲート絶縁膜を構成している。
【００７３】
ハフニウム珪酸化膜２３の上には、ゲート電極１０が形成されている。ゲート電極１０は多結晶ポリシリコン膜からなり、ゲート電極１０の側壁には、シリコン酸化膜１１およびシリコン窒化膜１２が形成されている。また、ゲート電極１０の上部にはニッケルシリサイド層２１が形成されている。尚、ニッケルシリサイド層２１の代わりに、コバルトシリサイド層またはチタンシリサイド層などの他の金属シリサイド層が形成されていてもよい。
【００７４】
本実施の形態においては、シリコン酸窒化膜２２の膜厚を１ｎｍ以下とし、シリコン酸窒化膜２２中のサブオキサイドの含有量を３０％以下とする。また、ハフニウム珪酸化膜２３として窒素を含むものを用いる。窒素を含むハフニウム珪酸化膜の代わりに、窒素を含むジルコニウム珪酸化膜、窒素を含むランタン珪酸化膜または窒素を含むイットリウム珪酸化膜を用いてもよい。また、ハフニウム、ジルコニウム、ランタンおよびイットリウムよりなる群から選ばれる２以上の金属の珪酸化膜に窒素が含有したものであってもよい。さらに、ハフニウム、ジルコニウム、ランタン、イットリウムおよびアルミニウムよりなる群から選ばれる少なくとも１の金属の酸化膜に窒素が含有したものであってもよい。
【００７５】
尚、本実施の形態において用いられる第２の絶縁膜としての高誘電率絶縁膜は、窒素を含む金属珪酸化膜および窒素を含む金属酸化膜に限定されるものではない。実施の形態１と同様に、窒素を含まない金属珪酸化膜または窒素を含まない金属酸化膜であってもよい。
【００７６】
例えば、シリコン酸窒化膜２２の膜厚を０．８ｎｍ、サブオキサイド含有量を２５％以下とし、窒素を含むハフニウム珪酸化膜２３の膜厚を２．０ｎｍとすると、ＥＯＴは１．２ｎｍとなる。
【００７７】
本実施の形態による半導体装置の製造方法について、図４および図５を用いて以下に説明する。
【００７８】
まず、実施の形態１で説明した図２（ａ）〜図２（ｃ）と同様にして、シリコン基板１の所定領域にシリコン酸化膜を埋め込み、ＳＴＩ構造の素子分離領域４および犠牲酸化膜１３を形成した後、イオン注入によってＮ型拡散層２およびＰ型拡散層３を形成する。
【００７９】
次に、ＮＨ４Ｆ（フッ化アンモニウム）水溶液などを用いて、犠牲酸化膜１３を除去する。その後、０．５％〜５％程度の濃度の希フッ酸水溶液を用いて、シリコン基板１表面の洗浄を行う。洗浄後、直にシリコン基板１を反応炉（図示せず）の中に入れ、真空引きすることによって反応炉内の酸素および水を十分に除去する。続いて、反応炉内の温度を２５℃〜６００℃の範囲内の程度にした後に、反応炉内にフッ素を含むガスを導入する。この際、反応炉内におけるフッ素を含むガスの分圧が１００Ｐａ以下であることが好ましい。
【００８０】
例えば、反応炉内の温度を３００℃に昇温した後に、反応炉内にＨＦ（フッ化水素）ガスを導入する。この際、ＨＦガスの分圧が１０Ｐａ程度になるようにする。この状態で５分間おくことによって、シリコン基板の表面に形成された自然酸化膜を除去することができる。
【００８１】
フッ素を含むガスとしては、ＨＦガスの他に、ＣｌＦ３ガス、Ｆ２ガスまたはＮＦ３ガスなどを用いることができる。また、これらを組み合わせて用いてもよい。
【００８２】
次に、反応炉内から余剰のフッ素を含むガスや反応によって生成したガスを排気した後、シリコン基板１の表面にシリコン酸窒化膜２２を形成する。本実施の形態においては、シリコン基板表面の自然酸化膜除去からシリコン酸窒化膜形成までの間、シリコン基板を大気に曝さないようにする。大気に曝さないことによって、ゴミなどの異物や水などがシリコン基板に付着するのを防ぐことができる。具体的には、自然酸化膜を除去した後、反応炉内の減圧を維持した状態でシリコン酸窒化膜の形成を行う。
【００８３】
シリコン酸窒化膜は、まず、シリコン酸化膜を形成し、次いでこれを窒化することによって形成することができる。具体的には、実施の形態１と同様にして形成したシリコン酸化膜をＮＨ３（アンモニア）雰囲気中で加熱処理することによって窒化する。例えば、ＮＨ３の分圧を１Ｐａ〜１０，０００Ｐａとし、６００℃〜９００℃の範囲の温度で１分間〜１０分間加熱処理する。
【００８４】
シリコン酸窒化膜の膜厚は、先に形成するシリコン酸化膜の膜厚に依存する。したがって、例えば、膜厚の小さいシリコン酸窒化膜を形成する場合には、膜厚の小さいシリコン酸化膜を形成しておくことが必要となる。
【００８５】
例えば、反応炉内からＨＦガスを除去した後、反応炉内に酸素ガスを導入する。この際、酸素ガスの分圧が反応炉内で１０Ｐａ程度になるようにする。次に、昇温速度２５０℃／分で６５０℃程度まで昇温する。昇温後、酸素の供給を停止し、代わって０．１Ｐａ程度の分圧の水蒸気を反応炉内に導入する。この状態で３分間おくことによって、膜厚０．４ｎｍ程度のシリコン酸化膜を形成することができる。次に、反応炉内をさらに真空引きして水分などを除去した後、反応炉内にＮＨ３ガスを導入する。温度を６５０℃に維持し、ＮＨ３ガスの分圧を１００Ｐａとした状態で５分間おく。これにより、０．８ｎｍ程度の膜厚のシリコン酸窒化膜を形成することができる。
【００８６】
次に、シリコン酸窒化膜２２の上に、第２の絶縁膜として窒素を含むハフニウム珪酸化膜２３を形成する。
【００８７】
本実施の形態における第２の絶縁膜としての高誘電率絶縁膜の形成は、実施の形態１と同様に、酸素ガス、オゾンガス、酸素ラジカルおよび水蒸気などの酸化性ガスを用いることなしに行う。具体的には、酸素を含む原料を用いたＣＶＤ法によって行う。ここで、高誘電率絶縁膜が金属酸化膜である場合には、酸素を含む金属錯体などが原料として使用される。また、高誘電率絶縁膜が金属珪酸化膜である場合には、金属またはシリコンの原料の内の少なくとも一方が酸素を含む原料であればよい。
【００８８】
例えば、シリコン酸窒化膜を形成した後、反応炉内の温度を２５０℃程度まで下げる。続いて、テトラ−ｔ−ブトキシハフニウム、Ｓｉ２Ｈ６およびＮＨ３の混合ガスを反応炉内に導入する。これによって、膜厚２ｎｍ程度の窒素を含むハフニウム珪酸化膜を形成することができる。
【００８９】
尚、Ｓｉ２Ｈ６の代わりに、ＳｉＨ４、テトラエチルオルソシリケート（別名テトラエトキシシラン）、テトラキスジエチルアミノシラン、テトラキスジメチルアミノシラン、テトラキスメチルエチルアミノシラン、トリスジエチルアミノシラン、トリスジメチルアミノシランまたはトリスメチルエチルアミノシランなどを用いてもよい。
【００９０】
また、Ｓｉ２Ｈ６の代わりに、テトラエトキシシランまたはメチルトリメトキシシランなどの酸素を含むものをシリコンの原料として用いてもよい。この場合、ハフニウムの原料としては、テトラ−ｔ−ブトキシハフニウムなどの酸素を含むものを用いてもよいし、テトラキスジエチルアミノハフニウムまたはテトラキスジメチルアミノハフニウムなどの酸素を含まないものを用いてもよい。
【００９１】
また、ハフニウム酸化膜を高誘電率絶縁膜とする場合には、テトラ−ｔ−ブトキシハフニウムまたはテトラキス−２，２，６，６−テトラメチル−３，５−ヘプタンジオナートハフニウム（別名テトラキスジピバロイルメタナートハフニウム）などの酸素を含む原料を用いる。
【００９２】
また、ハフニウム珪酸化膜やハフニウム酸化膜に代えて、ジルコニウム、ランタン若しくはイットリウム珪酸化膜またはジルコニウム、ランタン、イットリウム若しくはアルミニウムの酸化膜を高誘電率絶縁膜として使用する場合には、上記のハフニウム原料と同じ配位子を有するものを用いることができる。
【００９３】
本実施の形態では、雰囲気中に酸化性のガスが存在しない状態で高誘電率絶縁膜の形成を行うので、シリコン酸窒化膜の膜厚増加を抑制することができる。
【００９４】
高誘電率絶縁膜を形成した後は、実施の形態１と同様に、酸素ガスまたは酸素ラジカル若しくはオゾンを含む酸素ガスの雰囲気下で加熱処理を行う。これにより、高誘電率絶縁膜中に発生した酸素欠損部に酸素を補充することができる。例えば、酸素ガスまたはオゾンを含む酸素ガスの雰囲気下において、２５０℃で２分間の加熱処理を行うことによって、ハフニウム珪酸化膜に生じた酸素欠損部に酸素を補充することができる。
【００９５】
尚、ハフニウム珪酸化膜の表面付近での窒素濃度を高めたい場合には、上記の加熱処理の後、さらにＮＨ３雰囲気中で加熱処理を行う。例えば、加熱炉内の雰囲気をＮＨ３ガス雰囲気とし、２５０℃から８５０℃まで昇温速度２５０℃／分で昇温した後、所定の時間加熱処理を行う。
【００９６】
また、本実施の形態においては、シリコン基板上にシリコン酸化膜、ハフニウム珪酸化膜を順に形成した後、窒化処理を行うことによってシリコン酸化膜をシリコン酸窒化膜に変えてもよい。例えば、前述した方法に従って、シリコン基板上にシリコン酸化膜を形成する。次に、シリコン酸化膜の上にハフニウム珪酸化膜を形成する。その後、酸化性ガス雰囲気中で加熱処理を行うことによって、ハフニウム珪酸化膜中に生じた酸素欠損部に酸素を補充する。続いて、分圧１，０００ＰａのＮＨ３雰囲気中において、８５０℃の温度で加熱処理することによって、シリコン酸化膜をシリコン酸窒化膜に変えることができる。尚、シリコン酸化膜を窒化する際にシリコン酸化膜から放出された酸素によっても、ハフニウム珪酸化膜中の酸素欠損部に酸素を補充することが可能である。
【００９７】
次に、実施の形態１で説明した図２（ｅ）〜図２（ｆ）と同様にして、ゲート電極１０を形成する。まず、ハフニウム珪酸化膜２３の上に、ゲート電極となる多結晶シリコン膜を形成する。多結晶シリコン膜の代わりにアモルファスシリコン膜を用いてもよい。その後、多結晶シリコン膜中にイオン注入を行った後、多結晶シリコン膜をエッチングしてゲート電極１０を形成する。
【００９８】
次に、ゲート電極１０をマスクとしたエッチングによって、Ｐ型ソース・ドレイン拡散層５およびＮ型ソース・ドレイン拡散層６の上のシリコン酸窒化膜２２およびハフニウム珪酸化膜２３を除去する（図５）。その後、実施の形態１と同様にして、ゲート電極１０の側壁にシリコン酸化膜１１およびシリコン窒化膜１２を形成する。
【００９９】
次に、ニッケル膜（図示せず）、窒化チタン膜（図示せず）を順に成膜し、加熱処理することによってニッケルとシリコンを反応させてニッケルシリサイドを形成する。続いて、窒化チタン膜および未反応のニッケル膜をエッチングによって除去することにより、ゲート電極１０、Ｐ型ソース・ドレイン拡散層５およびＮ型ソース・ドレイン拡散層６の上に選択的にニッケルシリサイド層２１を形成することができる。
【０１００】
ニッケルシリサイド層２１を形成した後は、実施の形態１で説明した図３（ａ）〜図３（ｆ）と同様にして、Ｐ型エクステンション領域７およびＮ型エクステンション領域１９を形成した後、Ｐ型ソース・ドレイン拡散層５およびＮ型ソース・ドレイン拡散層６を形成する。その後、公知の方法によって、層間絶縁膜、コンタクトおよび配線などの形成を行うことにより半導体装置を製造することができる。
【０１０１】
表２は、実施の形態１と実施の形態２について、シリコン基板と第１の絶縁膜との界面準位密度を比較した結果の一例である。表２において、サブオキサイド含有量とは、シリコン酸化膜またはシリコン酸窒化膜の中に含まれるサブオキサイドの量をいう。
【０１０２】
【表２】
【０１０３】
デバイス特性の観点からは、一般に、界面準位密度は低い方が好ましい。具体的には、界面準位密度が２×１０１０ｃｍ−２ｅＶ−１以下の値であれば、デバイス特性に与える影響は小さいと考えられる。一方、表２より、界面準位密度と、第１の絶縁膜中に含まれるサブオキサイドの含有量との間には相関関係があることがわかる。したがって、表２によれば、シリコン酸化膜およびシリコン酸窒化膜のいずれを用いた場合であっても、サブオキサイドの含有量を３０％以下とすることがデバイス特性の点から好ましいといえる。
【０１０４】
本実施の形態によれば、フッ素を含むガスを用いてシリコン基板上の自然酸化膜を除去した後にシリコン酸窒化膜を形成することによって、シリコン酸窒化膜中のサブオキサイド含有量を３０％以下とすることができる。
【０１０５】
また、本実施の形態によれば、酸化性ガスを用いることなしに金属酸化膜または金属珪酸化膜を形成することによって、下地のシリコン酸窒化膜の膜厚増加を抑えることができる。
【０１０６】
実施の形態３．
図６は本実施の形態にかかる半導体装置の断面図の一例であり、実施の形態２で説明した図４と同様の構造を有している。但し、本実施の形態においては、第１の絶縁膜としてシリコン窒化膜を用いることを特徴とする。
【０１０７】
図６に示すように、シリコン基板１には、Ｎ型拡散層２、Ｐ型拡散層３、素子分離領域４、Ｐ型ソース・ドレイン拡散層５、Ｎ型ソース・ドレイン拡散層６、Ｐ型エクステンション領域７が形成されている。また、Ｐ型ソース・ドレイン拡散層５およびＮ型ソース・ドレイン拡散層６の上には、ニッケルシリサイド層２１が形成されている。尚、ニッケルシリサイド層２１の代わりに、コバルトシリサイド層またはチタンシリサイド層などの他の金属シリサイド層が形成されていてもよい。
【０１０８】
一方、シリコン基板１上には、第１の絶縁膜としてのシリコン窒化膜２４が形成されている。また、シリコン窒化膜２４の上には、第２の絶縁膜としてのハフニウム珪酸化膜２５が形成されている。ここで、本発明においては、第１の絶縁膜と第２の絶縁膜とでゲート絶縁膜を構成している。
【０１０９】
ハフニウム珪酸化膜２５の上には、ゲート電極１０が形成されている。ゲート電極１０は多結晶ポリシリコン膜からなり、ゲート電極１０の側壁には、シリコン酸化膜１１およびシリコン窒化膜１２が形成されている。また、ゲート電極１０の上部には、ニッケルシリサイド層２１が形成されている。尚、ニッケルシリサイド層２１の代わりに、コバルトシリサイド層またはチタンシリサイド層などの他の金属シリサイド層が形成されていてもよい。
【０１１０】
本実施の形態においては、シリコン窒化膜２４の膜厚を１ｎｍ以下とし、シリコン窒化膜２４中の酸素濃度を０．１ａｔｏｍ％未満とする。また、ハフニウム珪酸化膜２５として窒素を含むものを用いる。窒素を含むハフニウム珪酸化膜の代わりに、窒素を含むジルコニウム珪酸化膜、窒素を含むランタン珪酸化膜または窒素を含むイットリウム珪酸化膜を用いてもよい。また、ハフニウム、ジルコニウム、ランタンおよびイットリウムよりなる群から選ばれる２以上の金属の珪酸化膜に窒素が含有したものであってもよい。さらに、ハフニウム、ジルコニウム、ランタン、イットリウムおよびアルミニウムよりなる群から選ばれる少なくとも１の金属の酸化膜に窒素が含有したものであってもよい。
【０１１１】
尚、本実施の形態において用いられる第２の絶縁膜は、窒素を含む金属珪酸化膜および窒素を含む金属酸化膜に限定されるものではない。実施の形態１と同様に、窒素を含まない金属珪酸化膜または窒素を含まない金属酸化膜であってもよい。
【０１１２】
例えば、シリコン窒化膜２４の膜厚を０．９ｎｍ、酸素濃度を０．１ａｔｏｍ％未満とし、窒素を含むハフニウム珪酸化膜２５の膜厚を２．０ｎｍとすると、ＥＯＴは１．２ｎｍとなる。
【０１１３】
本実施の形態による半導体装置の製造方法について、以下に説明する。
【０１１４】
まず、実施の形態１で説明した図２（ａ）〜図２（ｃ）と同様にして、シリコン基板１の所定領域にシリコン酸化膜を埋め込み、ＳＴＩ構造の素子分離領域４および犠牲酸化膜１３を形成した後、イオン注入によってＮ型拡散層２およびＰ型拡散層３を形成する。
【０１１５】
次に、ＮＨ４Ｆ（フッ化アンモニウム）水溶液などを用いて、犠牲酸化膜１３を除去する。その後、０．５％〜５％程度の濃度の希フッ酸水溶液を用いて、シリコン基板１表面の洗浄を行う。洗浄後、直にシリコン基板１を反応炉（図示せず）の中に入れ、真空引きすることによって反応炉内の酸素および水を十分に除去する。続いて、反応炉内の温度を２５℃〜６００℃の範囲内の温度にした後に、反応炉内にフッ素を含むガスを導入する。この際、反応炉内におけるフッ素を含むガスの分圧が１００Ｐａ以下であることが好ましい。
【０１１６】
例えば、反応炉内の温度を３００℃に昇温した後に、反応炉内にＨＦ（フッ化水素）ガスを導入する。この際、ＨＦガスの分圧が１０Ｐａ程度になるようにする。この状態で５分間おくことによって、シリコン基板の表面に形成された自然酸化膜を除去することができる。
【０１１７】
フッ素を含むガスとしては、ＨＦガスの他に、ＣｌＦ３ガス、Ｆ２ガスまたはＮＦ３ガスなどを用いることができる。また、これらを組み合わせて用いてもよい。
【０１１８】
次に、反応炉内から余剰のフッ素を含むガスや反応によって生成したガスを排気した後、シリコン基板１の表面にシリコン窒化膜２４を形成する。本実施の形態においては、シリコン基板表面の自然酸化膜除去からシリコン窒化膜形成までの間、シリコン基板を大気に曝さないようにする。大気に曝さないことによって、ゴミなどの異物や水などがシリコン基板に付着するのを防ぐことができる。具体的には、自然酸化膜を除去した後、反応炉内の減圧を維持した状態でシリコン窒化膜の形成を行う。
【０１１９】
シリコン窒化膜の形成は次のようにして行うことができる。すなわち、分圧が１Ｐａ〜１０，０００Ｐａの範囲内であるＮＨ３ガス雰囲気中にシリコン基板を置き、５０℃／分以上の昇温速度で６００℃〜９００℃の範囲内の温度まで昇温した後、１分間〜３０分間の加熱処理を行う。この際、昇温後のＮＨ３ガスの分圧も１Ｐａ〜１０，０００Ｐａの範囲内にあるようにする。これにより、シリコン基板上に、１ｎｍ以下の膜厚を有し、酸素濃度が０．１ａｔｏｍ％未満であるシリコン窒化膜を形成することができる。
【０１２０】
従来法によれば、シリコン基板の表面に直接シリコン窒化膜を形成すると、キャリアを捕獲または放出する準位が発生するという問題があった。これは、シリコン基板とシリコン窒化膜との界面付近に酸素が存在することによるものである。本実施の形態によれば、シリコン基板の表面の酸素を除去した後にシリコン窒化膜の形成を行うので、シリコン基板とシリコン窒化膜との界面付近における酸素の量を減少させることができる。したがって、シリコン基板の表面およびシリコン窒化膜について、キャリアの捕獲または放出の起こる準位の発生を抑制することが可能となる。
【０１２１】
特開２００２−３２４９０２号公報には、水素原子とシリコン原子との化学結合を含まないシリコン窒化膜またはシリコン酸窒化膜を用いることによって、良好なデバイス特性を得ることが記載されている。一方、本実施の形態においては、水素原子とシリコン原子との化学結合を含むシリコン窒化膜が形成されるが、このことを原因とする特性の低下は認められなかった。
【０１２２】
また、ＥＯＴが１．２ｎｍであり、Ｂ（ホウ素）のドーズ量が１×１０１８ｃｍ−３であるＮチャネルトランジスタにおいて、シリコン窒化膜中の酸素濃度が０．１％である場合に、１．０ＭＶ／ｃｍの絶縁破壊電圧におけるキャリアの移動度は２２０ｃｍ２／Ｖｓであった。一方、シリコン窒化膜中の酸素濃度が０．５％である場合には、同じ条件下でキャリアの移動度は６０ｃｍ２／Ｖｓであった。したがって、２２０ｃｍ２／Ｖｓよりも大きな値の移動度を得るためには、シリコン窒化膜中の酸素濃度を０．１％よりも小さくすることが好ましい。
【０１２３】
例えば、反応炉内からＨＦガスを除去した後、反応炉内にＮＨ３ガスを導入する。この際、ＮＨ３ガスの分圧が反応炉内で１，０００Ｐａ程度になるようにする。次に、昇温速度２５０℃／分で７５０℃程度まで昇温した後、ＮＨ３ガスの分圧を１００Ｐａに下げ、この状態で７分間おくことによって、膜厚０．８ｎｍ程度のシリコン窒化膜を形成することができる。
【０１２４】
次に、シリコン窒化膜２４の上に、第２の絶縁膜として窒素を含むハフニウム珪酸化膜２５を形成する。
【０１２５】
本実施の形態における第２の絶縁膜としての高誘電率絶縁膜の形成は、実施の形態１と同様に、酸素ガス、オゾンガス、酸素ラジカルおよび水蒸気などの酸化性ガスを用いることなしに行う。具体的には、酸素を含む原料を用いたＣＶＤ法によって行う。ここで、高誘電率絶縁膜が金属酸化膜である場合には、酸素を含む金属錯体などが原料として使用される。また、高誘電率絶縁膜が金属珪酸化膜である場合には、金属またはシリコンの原料の内の少なくとも一方が酸素を含む原料であればよい。
【０１２６】
例えば、シリコン窒化膜を形成した後、反応炉内の温度を２５０℃程度まで下げる。続いて、テトラ−ｔ−ブトキシハフニウム、Ｓｉ２Ｈ６およびＮＨ３の混合ガスを反応炉内に導入する。これによって、膜厚２ｎｍ程度の窒素を含むハフニウム珪酸化膜を形成することができる。
【０１２７】
尚、Ｓｉ２Ｈ６の代わりに、ＳｉＨ４、テトラエチルオルソシリケート（別名テトラエトキシシラン）、テトラキスジエチルアミノシラン、テトラキスジメチルアミノシラン、テトラキスメチルエチルアミノシラン、トリスジエチルアミノシラン、トリスジメチルアミノシランまたはトリスメチルエチルアミノシランなどを用いてもよい。
【０１２８】
また、Ｓｉ２Ｈ６の代わりに、テトラエトキシシランまたはメチルトリメトキシシランなどの酸素を含むものをシリコンの原料として用いてもよい。この場合、ハフニウムの原料としては、テトラ−ｔ−ブトキシハフニウムなどの酸素を含むものを用いてもよいし、テトラキスジエチルアミノハフニウムまたはテトラキスジメチルアミノハフニウムなどの酸素を含まないものを用いてもよい。
【０１２９】
また、ハフニウム酸化膜を高誘電率絶縁膜とする場合には、テトラ−ｔ−ブトキシハフニウムまたはテトラキス−２，２，６，６−テトラメチル−３，５−ヘプタンジオナートハフニウム（別名テトラキスジピバロイルメタナートハフニウム）などの酸素を含む原料を用いる。
【０１３０】
また、ハフニウム珪酸化膜やハフニウム酸化膜に代えて、ジルコニウム、ランタン若しくはイットリウムの珪酸化膜またはジルコニウム、ランタン、イットリウム若しくはアルミニウムの酸化膜を高誘電率絶縁膜として使用する場合には、上記のハフニウム原料と同じ配位子を有するものを用いることができる。
【０１３１】
本実施の形態では、雰囲気中に酸化性のガスが存在しない状態で高誘電率絶縁膜の形成を行うので、シリコン窒化膜の酸化による膜厚増加を抑制することができる。
【０１３２】
高誘電率絶縁膜を形成した後は、実施の形態１と同様に、酸素ガスまたは酸素ラジカル若しくはオゾンを含む酸素ガスの雰囲気下で加熱処理を行う。これにより、高誘電率絶縁膜中に発生した酸素欠損部に酸素を補充することができる。例えば、酸素ガスまたはオゾンを含む酸素ガスの雰囲気下において、２５０℃で２分間の加熱処理を行うことによって、ハフニウム珪酸化膜に生じた酸素欠損部に酸素を補充することができる。
【０１３３】
次に、実施の形態１で説明した図２（ｅ）〜図２（ｆ）と同様にして、ハフニウム珪酸化膜２５の上に、ゲート電極となる多結晶シリコン膜を形成する。多結晶シリコン膜の代わりにアモルファスシリコン膜を用いてもよい。その後、多結晶シリコン膜中にイオン注入を行った後、多結晶シリコン膜をエッチングしてゲート電極１０を形成する。
【０１３４】
次に、実施の形態２で説明した図５に示すようにして、ゲート電極１０、Ｐ型ソース・ドレイン拡散層５およびＮ型ソース・ドレイン拡散層６の上に選択的にニッケルシリサイド層２１を形成する。
【０１３５】
ニッケルシリサイド層２１を形成した後は、実施の形態１で説明した図３（ａ）〜図３（ｆ）と同様にして、Ｐ型エクステンション領域７およびＮ型エクステンション領域１９を形成した後、Ｐ型ソース・ドレイン拡散層５およびＮ型ソース・ドレイン拡散層６を形成する。その後、公知の方法によって、層間絶縁膜、コンタクトおよび配線などの形成を行うことによって半導体装置を製造することができる。
【０１３６】
本実施の形態によれば、フッ素を含むガスを用いてシリコン基板上の自然酸化膜を除去した後に、シリコン基板上に、膜厚が１ｎｍ以下で酸素濃度が０．１ａｔｏｍ％未満であるシリコン窒化膜を形成することによって、シリコン基板の表面およびシリコン窒化膜について、キャリアの捕獲または放出の起こる準位の発生を抑制することが可能となる。
【０１３７】
次に、本発明の半導体装置の製造方法を実施する上で好適な反応炉について述べる。
【０１３８】
実施の形態１〜３で使用される反応炉としては、例えば、反応炉の本体が石英で構成されており、本体の外部から加熱できる機構を備えているものであることが好ましい。また、反応などに使用されるガスは、流量制御機構を介して本体に導入されることが好ましい。さらに、本体内部の圧力を制御して排気可能な機構を備えていることが好ましい。このような反応炉を用いることによって、シリコン基板表面の酸素除去から高誘電率絶縁膜の形成工程、さらにはその後の加熱処理工程までの間、シリコン基板を大気に曝す必要がない。したがって、シリコン基板へのゴミなどの異物の付着や水分などの吸着を防ぐことができる。
【０１３９】
尚、上記の反応炉を用いて、本発明による半導体装置の製造方法を実施した場合、反応炉本体の内壁には、金属酸化膜または金属珪酸化膜を構成する金属などが付着する。この状態で、再び本発明による半導体装置の製造方法を実施すると、付着した金属が不純物となってシリコン基板に付着し、シリコン基板とゲート絶縁膜との界面にこの不純物に起因した準位を形成するために、デバイス特性の低下を招く。そこで、例えば、図７に示す運用シーケンスにしたがって、反応炉のクリーニングを行う必要がある。
【０１４０】
図７は、上記の反応炉を実施の形態２で説明した工程に適用した場合の一例である。ウェハをロードし、シリコン基板表面の酸素除去を行った後、第１の絶縁膜、第２の絶縁膜を順に形成する。次に、酸化性ガス雰囲気下で加熱処理を行った後、ＮＨ３ガス雰囲気下で加熱処理を行うことによって、第２の絶縁膜表面での窒素濃度を高める。その後、ウェハをアンロードし、反応炉内のクリーニングを行う。
【０１４１】
クリーニングは、例えば、反応炉の本体内部にフッ素を含むガスを導入することによって行うことができる。この場合、成膜される金属酸化膜または金属珪酸化膜の膜厚は数ｎｍと非常に薄いものであることから、実施の形態１〜３で述べたシリコン基板表面の酸素除去工程と同様の温度および圧力でクリーニングすることができる。但し、内部に付着した金属酸化膜または金属珪酸化膜が除去されれば十分であるので、厳密にこの酸素除去工程と同じ条件とする必要はない。尚、クリーニングに要する時間は、成膜された膜の種類および膜厚に応じて適宜設定することが好ましい。
【０１４２】
クリーニングを終えた後は、再びウェハをロードして上記の工程を繰り返す。
【０１４３】
以上、本発明の実施の形態について述べたが、本発明はこれらに限定されるものではなく、本発明の趣旨を逸脱しない範囲で変形することが可能である。例えば、埋め込み型のゲート電極を有するＭＩＳ型トランジスタにも本発明を適用することができる。この場合、ゲート電極としては、実施の形態１〜３で説明した不純物ドープトシリコンを用いることができる。また、タングステン膜、チタン膜、ルテニウム膜、タンタル膜若しくはハフニウム膜などの金属膜またはこれらの窒化膜などをゲート電極として用いることもできる。
【０１４４】
【発明の効果】
本発明によれば、下地のシリコン酸化膜の膜厚増加を抑え、優れたデバイス特性を有する半導体装置を得ることができる。
【図面の簡単な説明】
【図１】 実施の形態に１における半導体装置の断面図である。
【図２】 （ａ）〜（ｆ）は、実施の形態１による半導体装置の製造工程を示す断面図である。
【図３】 （ａ）〜（ｆ）は、実施の形態１による半導体装置の製造工程を示す断面図である。
【図４】 実施の形態２における半導体装置の断面図である。
【図５】 実施の形態２による半導体装置の製造工程を示す断面図である。
【図６】 実施の形態３における半導体装置の断面図である。
【図７】 本発明が適用される反応炉の運用シーケンスの一例である。
【符号の説明】
１ シリコン基板、 ２ Ｎ型拡散層、 ３ Ｐ型拡散層、 ４ 素子分離領域、 ５ Ｐ型ソース・ドレイン領域、 ６ Ｎ型ソース・ドレイン領域、 ７Ｐ型エクステンション領域、 ８ シリコン酸化膜、 ９ ハフニウム珪酸化膜、 １０ ゲート電極、 １１ シリコン酸化膜、 １２ シリコン窒化膜、１４，１６，１７，１８，２０ レジストパターン、 ２１ ニッケルシリサイド層、 ２２ シリコン酸窒化膜、 ２３，２５ 窒素を含むハフニウム珪酸化膜、 ２４ シリコン窒化膜。
【発明の属する技術分野】
本発明は、半導体装置および半導体装置の製造方法に関し、より詳細には、高誘電率の絶縁膜を有する半導体装置および半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路装置における高集積化が大きく進展しており、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型半導体装置では、高集積化に対応するためのトランジスタ等の素子の微細化、高性能化が図られている。特に、ＭＯＳ構造を構成する要素の一つであるゲート絶縁膜に関しては、上記トランジスタの微細化、高速動作および低電圧化に対応すべく薄膜化が急速に進んでいる。
【０００３】
ゲート絶縁膜を構成する材料としては、従来よりシリコン酸化膜やシリコン酸窒化膜などが用いられてきた。しかしながら、これらの材料を用いた場合には、薄膜化に伴いリーク電流が増大するという問題があった。
【０００４】
一方、サブ０．１μｍ世代のＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）では、ゲート絶縁膜に対して、シリコン酸化膜換算膜厚で１．５ｎｍ以下の性能が必要とされる。このため、金属酸化膜または金属珪酸化膜（金属シリケート膜）などの比誘電率の大きい材料をゲート絶縁膜として用い、膜厚を大きくすることによってリーク電流を抑制することが提案されている。
【０００５】
しかしながら、金属酸化膜または金属珪酸化膜をシリコン基板上に直接成膜した場合には、成膜時または成膜後の熱処理によってシリコン基板の表面が酸化され、膜厚１．５ｎｍ以上の厚いシリコン酸化膜が形成されてしまう。このため、１．５ｎｍ以下のシリコン酸化膜換算膜厚を得ることは困難であった。また、このシリコン酸化膜には、１価、２価または３価の状態のシリコンが酸素と結合し、酸化シリコンの化学量論的組成（ＳｉＯ2 ）よりもシリコン含有量が多い不完全な酸化物（サブオキサイド）が形成されるために、リーク電流が大きくなるという問題があった。そこで、金属酸化膜または金属珪酸化膜を形成する前に、シリコン基板の表面に、下地膜としてシリコン酸化膜、シリコン窒化膜またはシリコン酸窒化膜を形成する方法が提案されている（例えば、特許文献1参照。）。
【０００６】
シリコン基板の表面にサブオキサイドの含有量の少ないシリコン酸化膜を形成した場合、金属酸化膜または金属珪酸化膜の形成工程およびこれに続く加熱処理工程を経た後のシリコン酸化膜の膜厚増加量は小さくなり、比較的良好なリーク特性が得られる。しかし、高誘電率絶縁膜とシリコン酸化膜との積層構造では、シリコン酸化膜の膜厚を１．０ｎｍ以下に制御する必要があり、シリコン基板の表面付近に存在するサブオキサイドの寄与が大きくなるという問題があった。
【０００７】
一方、減圧下または乾燥窒素などで満たされたクラスタ装置内において、シリコン基板表面の自然酸化膜の除去、成膜および形成された膜のモニタリングまでの工程を連続して行うことが提案されている（例えば、特許文献２参照。）。これによれば、大気暴露によって引き起こされるおそれのある汚染物質や水などの吸着を回避することができるとされる。特許文献２では、減圧状態で前洗浄室に搬送されて希フッ酸処理を行われた後、水洗・乾燥後、再度真空引きされてゲート酸化炉に搬送されることが記載されている。しかしながら、処理室の水分管理が困難であることから、この方法によって金属酸化膜または金属珪酸化膜を用いた半導体装置を製造することは難しいと考えられる。
【０００８】
また、従来より、シリコン酸化膜よりも比誘電率の大きいシリコン窒化膜が、高誘電率の金属酸化膜キャパシタとして使用されてきた。しかしながら、シリコン窒化膜がシリコン基板と接すると界面準位が増大すると考えられることから、最近ではシリコン酸窒化膜をゲート絶縁膜に用いることが行われている（例えば、特許文献３参照。）。
【０００９】
シリコン基板の表面を直接的に窒化する場合には、一般に、まず、シリコン基板表面に存在するサブオキサイドを多く含む自然酸化膜を希フッ酸水溶液によって除去することが行われる。次いで、水素ターミネーションによってシリコン基板の表面が再び酸化されるのを防止した後に窒化処理が行われる（例えば、特許文献４参照。）。しかしながら、シリコン基板の表面にある全てのシリコン原子を水素ターミネートすることは困難である。したがって、希フッ酸処理後の水洗・乾燥工程または窒化装置への搬送工程において、水素ターミネートされていないシリコン原子に水や酸素が吸着し、シリコンのサブオキサイドが形成される。これにより、膜厚１ｎｍ程度のシリコン窒化膜中に０．５ａｔｏｍ％以上の酸素が含まれるという問題があった。
【００１０】
一方、シリコン基板と高誘電率の金属酸化膜との界面にシリコン酸窒化膜を用いることは、他にも報告されている（例えば、特許文献５〜７参照。）。これらにおいては、シリコン基板とシリコン酸窒化膜との界面における窒素濃度を低くして界面準位を少なくするために、シリコン酸化膜を形成してからこれを窒化する方法が主流である。しかしながら、これらの例では、１原子層から３原子層のシリコン酸化膜を形成した後に窒化処理を行うために、上述したシリコン酸化膜を形成する場合と同様の問題がある。
【００１１】
さらに、高品質のシリコン酸化膜、シリコン窒化膜またはシリコン酸窒化膜を下地膜として用いた場合であっても、この上に高誘電率の絶縁膜を成膜する際には下地膜の膜厚増加が起こる。したがって、下地膜の膜厚増加を抑制することのできる成膜手法が必要である。一方、これらの膜を下地膜として用いた場合、高誘電率絶縁膜の形成は、下地膜へのダメージが大きくなるスパッタリング法や面内均一性に劣る蒸着法よりも、化学気相成長法（Ｃｈｅｍｉｃｈａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，以下、ＣＶＤ法という。）によって行うことが好ましい。しかしながら、ＣＶＤ法では、水分子、酸素分子、酸素ラジカルまたはオゾンなどの酸化性のガスを使用するために、下地膜の膜厚増加を抑制することが困難であるという問題があった。
【００１２】
【特許文献１】
特開平１１−１２６９０２号公報
【特許文献２】
特開２００２−２７０５９６号公報
【特許文献３】
特開平２−２５６２７４号公報
【特許文献４】
特開２００２−３２４９０２号公報
【特許文献５】
特開２００１−２５７３４４号公報
【特許文献６】
特開２００２−３０５１９６号公報
【特許文献７】
特開２００２−３２４９０１号公報
【００１３】
【発明が解決しようとする課題】
本発明は、上記の問題点に鑑みてなされたものである。すなわち、本発明の目的は、シリコン基板との界面特性に優れた絶縁膜を形成し、この絶縁膜の上に高誘電率の絶縁膜を形成することによって、高性能の半導体装置およびその製造方法を提供することにある。
【００１４】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【００１５】
【課題を解決するための手段】
本発明の半導体装置は、シリコン基板上に形成された第１の絶縁膜と、この第１の絶縁膜の上に形成された第２の絶縁膜とを有する半導体装置であって、第１の絶縁膜は、膜厚が１ｎｍ以下でありサブオキサイドを含みその含有量が３０％以下であるシリコン酸化膜であり、第２の絶縁膜は高誘電率絶縁膜であることを特徴としている。
【００１６】
また、本発明の半導体装置は、シリコン基板上に形成された第１の絶縁膜と、この第１の絶縁膜の上に形成された第２の絶縁膜とを有する半導体装置であって、第１の絶縁膜は、膜厚が１ｎｍ以下でありサブオキサイドを含みその含有量が３０％以下であるシリコン酸窒化膜であり、第２の絶縁膜は高誘電率絶縁膜であることを特徴としている。
【００１７】
さらに、本発明の半導体装置は、シリコン基板上に形成された第１の絶縁膜と、この第１の絶縁膜の上に形成された第２の絶縁膜とを有する半導体装置であって、第１の絶縁膜は、膜厚が１ｎｍ以下であり酸素含有量が０．１ａｔｏｍ％未満であるシリコン窒化膜であり、第２の絶縁膜は高誘電率絶縁膜であることを特徴としている。
【００１８】
本発明の半導体装置において、高誘電率絶縁膜としては、金属酸化膜または金属珪酸化膜を用いることができる。金属酸化膜は、ハフニウム、ジルコニウム、ランタン、イットリウムおよびアルミニウムよりなる群から選ばれる少なくとも１の金属の酸化膜とすることができる。金属酸化膜は窒素を含んでいてもよい。また、金属珪酸化膜は、ハフニウム、ジルコニウム、ランタンおよびイットリウムよりなる群から選ばれる少なくとも１の金属の珪酸化膜とすることができる。金属珪酸化膜は窒素を含んでいてもよい。
【００１９】
本発明の半導体装置の製造方法は、減圧下においてフッ素を含むガスでシリコン基板の表面を処理する工程と、減圧を維持した状態でシリコン基板の上に第１の絶縁膜を形成する工程と、第１の絶縁膜の上に、酸素を含む原料を用いて第２の絶縁膜としての金属酸化膜を形成する工程と、金属酸化膜を酸化性ガスの雰囲気下で加熱処理する工程とを有し、前記フッ素を含むガスの分圧は１００Ｐａ以下であることを特徴としている。
【００２０】
また、本発明の半導体装置の製造方法は、減圧下においてフッ素を含むガスでシリコン基板の表面を処理する工程と、減圧を維持した状態でシリコン基板の上に第１の絶縁膜を形成する工程と、第１の絶縁膜の上に、酸素を含む原料を用いて第２の絶縁膜としての金属珪酸化膜を形成する工程と、金属珪酸化膜を酸化性ガスの雰囲気下で加熱処理する工程とを有し、前記フッ素を含むガスの分圧は１００Ｐａ以下であることを特徴としている。
【００２１】
本発明の半導体装置の製造方法において、第１の絶縁膜としては、シリコン酸化膜、シリコン酸窒化膜またはシリコン窒化膜を用いることができる。また、フッ素を含むガスでシリコン基板の表面を処理する工程は、２５℃〜６００℃の範囲の温度で行われることが好ましい。また、フッ素を含むガスは、ＨＦガス、ＣｌＦ 3 ガス、Ｆ 2 ガスおよびＮＦ 3 ガスよりなる群から選ばれる少なくとも１のガスとすることができる。
【００２２】
本発明の半導体装置の製造方法において、酸化性ガスは酸素ガスとすることができる。ここで、酸素ガスはオゾンまたは酸素ラジカルを含んでいてもよい。また、加熱処理は、１００℃〜４００℃の範囲の温度で行われることが好ましい。
【００２３】
【発明の実施の形態】
図１〜図７を用いて、本実施の形態による半導体装置および半導体装置の製造方法について説明する。尚、これらの図において、同じ符号を付した箇所は同じ部分であることを示している。
【００２４】
実施の形態１．
図１は、本実施の形態にかかる半導体装置の断面図の一例である。
【００２５】
図１に示すように、シリコン基板１には、Ｎ型拡散層２、Ｐ型拡散層３、素子分離領域４、Ｐ型ソース・ドレイン拡散層５、Ｎ型ソース・ドレイン拡散層６、Ｐ型エクステンション領域７が形成されている。また、シリコン基板１の上には、素子分離領域４を除いて、第１の絶縁膜としてのシリコン酸化膜８が形成されている。本実施の形態においては、シリコン酸化膜８の膜厚を１ｎｍ以下とし、シリコン酸化膜８中のサブオキサイドの含有量を３０％以下とする。
【００２６】
また、シリコン酸化膜８の上には、第２の絶縁膜としてのハフニウム珪酸化膜９が形成されており、さらにハフニウム珪酸化膜９の上にはゲート電極１０が形成されている。そして、ゲート電極１０の側壁には、シリコン酸化膜１１およびシリコン窒化膜１２が形成されている。尚、本発明においては、第１の絶縁膜と第２の絶縁膜とでゲート絶縁膜を構成している。
【００２７】
本実施の形態では、ハフニウム珪酸化膜の代わりに他の高誘電率絶縁膜を用いてもよい。例えば、ジルコニウム珪酸化膜、ランタン珪酸化膜またはイットリウム珪酸化膜などを用いてもよい。また、ハフニウム、ジルコニウム、ランタンおよびイットリウムよりなる群から選ばれる２以上の金属の珪酸化膜であってもよい。さらに、ハフニウム、ジルコニウム、ランタン、イットリウムおよびアルミニウムよりなる群から選ばれる少なくとも１の金属の酸化膜であってもよい。
【００２８】
例えば、シリコン酸化膜８の膜厚を０．５ｎｍ、サブオキサイド含有量を３０％とし、ハフニウム珪酸化膜９の膜厚を２．０ｎｍとすると、シリコン酸化膜換算膜厚（Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ，以下、ＥＯＴという。）は１．２ｎｍとなる。
【００２９】
一般に、金属酸化膜の比誘電率は、金属珪酸化膜の比誘電率よりも大きい。したがって、金属酸化膜を高誘電率絶縁膜として用いた場合には、同じ膜厚の金属珪酸化膜を高誘電率絶縁膜として用いた場合と比較して、同じ値のＥＯＴを得るのに下地のシリコン酸化膜の膜厚を大きくすることができる。一方、シリコン酸化膜中のサブオキサイドは、シリコン基板との界面付近に比較的多く存在する。したがって、例えば、膜厚２．０ｎｍのハフニウム酸化膜を用いた場合には、シリコン酸化膜中のサブオキサイドの含有量を２０％以下とすることができる。
【００３０】
ところで、ゲート電極にＢ（ホウ素）をドープしたシリコンを用いた場合、ゲート絶縁膜を薄膜化することによって、加熱処理によりＢがゲート絶縁膜を突き抜けるという問題があった。これに対しては、金属酸化膜または金属珪酸化膜の中に窒素を含有させることが提案されている（例えば、米国特許第６，０１３，５５３号明細書、特開２００１−２５７３４４号公報、特開２００１−３３２５４７号公報、特開２００２−２９９６０７号公報、特開２００２−３１４０６７号公報参照。）。本発明においても、窒素を含むハフニウム珪酸化膜を第２の絶縁膜として用いることができる。この場合、ハフニウム珪酸化膜に変えて、ジルコニウム珪酸化膜、ランタン珪酸化膜またはイットリウム珪酸化膜を用いてもよい。また、ハフニウム、ジルコニウム、ランタンおよびイットリウムよりなる群から選ばれる２以上の金属の珪酸化膜を用いてもよい。さらに、ハフニウム、ジルコニウム、ランタン、イットリウムおよびアルミニウムよりなる群から選ばれる少なくとも１の金属の酸化膜であってもよい。これらのいずれの膜においても窒素を含むことができる。
【００３１】
図２（ａ）〜（ｆ）および図３（ａ）〜（ｅ）は、図１に示す半導体装置の製造工程を示す断面図である。
【００３２】
まず、図２（ａ）に示すように、シリコン基板１の所定領域にシリコン酸化膜を埋め込み、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造の素子分離領域４および犠牲酸化膜１３を形成する。
【００３３】
次に、フォトリソグラフィ法によって所定領域にレジストパターン１４を形成し、図２（ｂ）に示すように、レジストパターン１４をマスクとしてシリコン基板１内にＰ（リン）を複数回に分けて注入する。ここで、Ｐを注入する目的は、拡散層の形成およびトランジスタの閾値電圧を調整するためである。
【００３４】
Ｐの注入を終えた後は、不要となったレジストパターン１４を除去する。続いて、同様にして、シリコン基板内にＢ（ホウ素）を注入する。その後、加熱処理を行うことによって拡散させて、Ｎ型拡散層２およびＰ型拡散層３を形成する（図２（ｃ））。
【００３５】
次に、ＮＨ４Ｆ（フッ化アンモニウム）水溶液などを用いて、犠牲酸化膜１３を除去する。その後、０．５％〜５％程度の濃度の希フッ酸水溶液を用いて、シリコン基板１表面の洗浄を行う。洗浄後、直にシリコン基板１を反応炉（図示せず）の中に入れ、真空引きすることによって反応炉内の酸素および水を十分に除去する。続いて、反応炉内を２５℃〜６００℃の範囲内の温度にした後に、反応炉内にフッ素を含むガスを導入する。この際、反応炉内におけるフッ素を含むガスの分圧が１００Ｐａ以下であることが好ましい。
【００３６】
例えば、反応炉内の温度を３００℃に昇温した後に、反応炉内にＨＦ（フッ化水素）ガスを導入する。この際、ＨＦガスの分圧が１０Ｐａ程度になるようにする。この状態で５分間おくことによって、シリコン基板の表面に形成された自然酸化膜を除去することができる。
【００３７】
フッ素を含むガスとしては、ＨＦガスの他に、ＣｌＦ３ガス、Ｆ２ガスまたはＮＦ３ガスなどを用いることができる。また、これらを組み合わせて用いてもよい。
【００３８】
特許第３２１０５１０号明細書には、自然酸化膜を無水ＨＦガスで除去することが開示されている。しかしながら、この文献には、自然酸化膜の具体的な除去条件については記載されていない。フッ素を含むガス中において、素子領域にあるシリコン表面の酸素を除去しようとする場合、ＳｉＯ2などで形成された素子分離膜も同時にエッチングされる。したがって、これにより発生した酸素が、シリコン表面に再付着する。このため、シリコン表面の酸素の除去は、特定の条件の下で行う必要がある。
【００３９】
本発明者は、シリコン基板上に１００ｎｍの膜厚を有するシリコン酸化膜を形成した後、希フッ酸処理によって４００μｍ×４００μｍの大きさのコンタクトホールをシリコン酸化膜に形成した。続いて、特開平５−２１４３３９号公報および特開平１１−９７４３４号公報に記載の条件で、ＨＦガスを用いて１分間処理した。これにより、シリコン酸化膜の膜厚は減少した。しかしながら、開口部ではシリコン酸化膜の膜厚は増加し、最も薄いところでも２ｎｍの膜厚を有していた。また、この開口部の表面形状をＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ、原子間力顕微鏡）を用いて観察したところ、最も平滑なサンプルでも平均して５ｎｍ以上の表面粗さを有していた。希フッ酸処理直後のサンプルでは、平均して０．４ｎｍ程度の表面粗さであったことから、ＨＦガス処理によって表面荒れが激しくなっていることが判明した。これは、シリコン基板の表面において、再酸化とエッチングが同時または交互に起こっていることによると考えられる。本発明では、上述したように、フッ素を含むガスの分圧を１００Ｐａ以下とし、処理温度を２５℃〜６００℃の範囲内とすることによって、このような問題を解決することができる。
【００４０】
次に、反応炉内から余剰のフッ素を含むガスや反応により生成したガスを排気し、代わって反応炉内に酸素を導入することによって、シリコン基板１の表面にシリコン酸化膜８を形成する（図２（ｄ））。本実施の形態においては、シリコン基板１の表面の自然酸化膜除去からシリコン酸化膜８形成までの間、シリコン基板１を大気に曝さないようにする。大気に曝さないことによって、ゴミなどの異物や水などがシリコン基板１に付着するのを防ぐことができる。具体的には、自然酸化膜を除去した後、反応炉内の減圧を維持した状態でシリコン酸化膜の形成を行う。
【００４１】
シリコン酸化膜は、シリコンの酸化反応を６５０℃〜９００℃の範囲内の温度で行うことによって緻密な膜とすることができる。この際、昇温速度を５０℃／分以上とすることが好ましい。昇温速度が速いほどシリコン酸化膜の膜厚は小さくなる。また、導入する酸素の分圧は、０．１Ｐａ〜５００Ｐａの範囲内であることが好ましい。これにより、表面が平滑でサブオキサイドの含有量が５０％以下であるシリコン酸化膜を形成することができる。この場合のシリコン酸化膜は、シリコン表面に形成された１原子層または２原子層の膜である。
【００４２】
次に、６５０℃〜９００℃の範囲の温度に維持した状態で、反応炉内に酸素ガス、水蒸気、亜酸化窒素ガスまたは一酸化窒素ガスなどを導入する。導入したガスの分圧を０．１Ｐａ〜５００Ｐａの範囲内とし、この状態で１分間〜３０分間おくことによって、１ｎｍ以下の膜厚を有するシリコン酸化膜を形成することができる。尚、導入した酸化性ガスの分圧が低いほど、また、酸化処理温度が低いほど、シリコン酸化膜の膜厚は小さくなる。
【００４３】
酸化性ガスを用いた加熱処理によって、シリコン酸化膜は、Ｓｉ２Ｏ、ＳｉＯおよびＳｉ２Ｏ３の結合状態からＳｉＯ２の結合状態へと変化する。したがって、シリコン酸化膜中に含まれるサブオキサイドの含有量を減少させることができる。例えば、０．５ｎｍ〜１ｎｍ程度の膜厚を有するシリコン酸化膜では、サブオキサイドの含有量は２０％以下となる。また、０．５ｎｍ以下の膜厚を有するシリコン酸化膜では、サブオキサイドの含有量は２０％〜３０％程度となる。
【００４４】
例えば、反応炉内からＨＦガスを除去した後、反応炉内に酸素ガスを導入する。この際、酸素ガスの分圧が反応炉内で１０Ｐａ程度になるようにする。次に、昇温速度２５０℃／分で６５０℃程度まで昇温する。昇温後、酸素の供給を停止し、代わって０．１Ｐａ程度の分圧の水蒸気を反応炉内に導入する。この状態で５分間おくことによって、膜厚０．５ｎｍ程度のシリコン酸化膜を形成することができる。表１に、このシリコン酸化膜中のサブオキサイド含有量を、他の方法によって形成したシリコン酸化膜と比較した例を示す。尚、測定は、Ｘ線光電子分光分析装置（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて行った。
【００４５】
【表１】
表１において、比較例１は、希フッ酸水溶液を用いてシリコン基板表面の洗浄を行った状態のサンプルである。また、比較例２は、希フッ酸水溶液による洗浄後、６５０℃で５分間の水蒸気酸化を行ったサンプルである。さらに、比較例３は、希フッ酸水溶液による洗浄後、乾燥した酸素ガスを用いて６５０℃で１０分間酸化したサンプルである。
【００４７】
また、表１において、サブオキサイドの含有量とは、Ｓｉ２Ｏ、ＳｉＯおよびＳｉ２Ｏ３の含有量をいう。
【００４８】
比較例１では、サブオキサイド含有量が６３％と大きいことから、シリコン基板の表面に吸着した酸素は未だ完全なＳｉＯ２構造を形成していないと考えられる。比較例２および比較例３では、比較例１よりもやや小さいサブオキサイド含有量を示すことから、シリコン基板の表面に吸着した酸素の一部がＳｉＯ２構造を形成していると考えられる。一方、本実施の形態によれば、サブオキサイド含有量は２４％となって、比較例１〜３に対して大きく減少した値を示す。これは、希フッ酸水溶液による洗浄後にフッ素を含むガスによって自然酸化膜の除去を行ったことによるものと考えられる。
【００４９】
次に、シリコン酸化膜８の上に、高誘電率絶縁膜としてハフニウム珪酸化膜９を形成して、図２（ｄ）に示す構造とする。
【００５０】
本実施の形態における高誘電率絶縁膜の形成は、酸素ガス、オゾンガス、酸素ラジカルおよび水蒸気などの酸化性ガスを用いることなしに行う。具体的には、酸素を含む原料を用いたＣＶＤ法によって行う。ここで、高誘電率絶縁膜が金属酸化膜である場合には、酸素を含む金属錯体などが原料として使用される。また、高誘電率絶縁膜が金属珪酸化膜である場合には、金属またはシリコンの原料の内の少なくとも一方が酸素を含む原料であればよい。
【００５１】
例えば、シリコン酸化膜を形成した後、さらに反応炉内を真空引きすることによって反応炉内の水分を除去する。次に、反応炉内の温度を２５０℃程度まで降温した後、テトラ−ｔ−ブトキシハフニウムとＳｉ２Ｈ６の混合ガスを反応炉内に導入する。これによって、膜厚２ｎｍ程度のハフニウム珪酸化膜を形成することができる。
【００５２】
尚、Ｓｉ２Ｈ６の代わりに、ＳｉＨ４、テトラエチルオルソシリケート（別名テトラエトキシシラン）、テトラキスジエチルアミノシラン、テトラキスジメチルアミノシラン、テトラキスメチルエチルアミノシラン、トリスジエチルアミノシラン、トリスジメチルアミノシランまたはトリスメチルエチルアミノシランなどを用いてもよい。
【００５３】
また、Ｓｉ２Ｈ６の代わりに、テトラエトキシシランまたはメチルトリメトキシシランなどの酸素を含むものをシリコンの原料として用いてもよい。この場合、ハフニウムの原料としては、テトラ−ｔ−ブトキシハフニウムなどの酸素を含むものを用いてもよいし、テトラキスジエチルアミノハフニウムまたはテトラキスジメチルアミノハフニウムなどの酸素を含まないものを用いてもよい。
【００５４】
また、ハフニウム酸化膜を高誘電率絶縁膜とする場合には、テトラ−ｔ−ブトキシハフニウムまたはテトラキス−２，２，６，６−テトラメチル−３，５−ヘプタンジオナートハフニウム（別名テトラキスジピバロイルメタナートハフニウム）などの酸素を含む原料を用いる。
【００５５】
また、ハフニウム珪酸化膜やハフニウム酸化膜に代えて、ジルコニウム、ランタン若しくはイットリウムの珪酸化膜またはジルコニウム、ランタン、イットリウム若しくはアルミニウムの酸化膜を高誘電率絶縁膜として使用する場合には、上記のハフニウム原料と同じ配位子を有するものを用いることができる。
【００５６】
尚、高誘電率絶縁膜の形成は、下地であるシリコン酸化膜を成膜した反応炉と同一の反応炉内において、大気に暴露することなく行うことが好ましい。但し、数時間以内であれば、シリコン酸化膜形成後に大気に暴露しても問題はない。
【００５７】
本実施の形態では、雰囲気中に酸化性のガスが存在しない状態で高誘電率絶縁膜の形成を行うので、シリコン酸化膜の膜厚増加を抑制することができる。
【００５８】
高誘電率絶縁膜を形成した後は、酸化性ガスの雰囲気下で加熱処理を行う。
酸化性ガスは、例えば酸素ガスとすることができる。また、酸素ガスはオゾンまたは酸素ラジカルを含んでいてもよい。また、加熱処理は１００℃〜４００℃の範囲の温度で行うことが好ましい。これにより、酸化性ガスが存在しない条件で成膜することによって高誘電率絶縁膜中に生じた酸素欠損部に酸素を補充して、リーク電流特性に優れた絶縁膜とすることができる。
【００５９】
例えば、酸素ガスまたはオゾンを含む酸素ガスの雰囲気下において、２５０℃で２分間の加熱処理を行う。これにより、ハフニウム珪酸化膜に生じた酸素欠損部に酸素を補充することができる。
【００６０】
次に、ハフニウム珪酸化膜９の上に、ゲート電極となる多結晶シリコン膜１５を形成する。多結晶シリコン膜１５の形成は、例えばＣＶＤ法によって行うことができる。尚、多結晶シリコン膜１５の代わりにアモルファスシリコン膜を用いてもよい。その後、フォトリソグラフィ法によってレジストパターン１６を形成する。
【００６１】
次に、図２（ｅ）に示すように、レジストパターン１６をマスクとして多結晶シリコン膜１５中にＢ（ホウ素）をイオン注入する。不要となったレジストパターン１６を除去した後、同様の方法によってＰ型拡散層である多結晶シリコン膜１５にＰ（リン）をイオン注入する。その後、加熱処理を行うことによって多結晶シリコン膜（ドープトシリコン膜）１５の抵抗を下げる。
【００６２】
次に、図２（ｆ）に示すように、フォトリソグラフィ法によってレジストパターン１７を形成し、レジストパターン１７をマスクとして多結晶シリコン膜１５をエッチングする。これにより、ゲート電極１０を形成することができる。
【００６３】
不要となったレジストパターン１７を除去した後、図３（ａ）に示すように、新たにフォトリソグラフィ法によってレジストパターン１８を形成する。そして、ゲート電極１０およびレジストパターン１８をマスクとして、シリコン基板１内のＮ型拡散層２にＢ（ホウ素）をイオン注入する。同様の方法によって、Ｐ型拡散層３にもＰ（リン）をイオン注入した後、加熱処理による活性化を行う。これにより、図３（ｂ）に示すように、Ｐ型エクステンション領域７およびＮ型エクステンション領域１９を形成することができる。
【００６４】
次に、図３（ｃ）に示すように、ＣＶＤ法などによって全面にシリコン酸化膜１１、シリコン窒化膜１２を順に形成する。その後、反応性イオンエッチングを行い、ゲート電極１０の側壁部を残してシリコン酸化膜１１およびシリコン窒化膜１２を除去することにより図３（ｄ）の構造とする。
【００６５】
次に、図３（ｅ）に示すように、フォトリソグラフィ法によってレジストパターン２０を形成し、レジストパターン２０並びに側壁としてのシリコン酸化膜１１およびシリコン窒化膜１２の形成されたゲート電極１０をマスクとして、シリコン基板１内のＮ型拡散層２にＢ（ホウ素）をイオン注入する。不要となったレジストパターン２０を除去した後、同様の方法によって、Ｐ型拡散層３にＰ（リン）をイオン注入する。続いて、加熱処理による活性化を行うことによって、Ｐ型ソース・ドレイン拡散層５およびＮ型ソース・ドレイン拡散層６を形成することができる（図３（ｆ））。その後、公知の方法によって、層間絶縁膜、コンタクトおよび配線などの形成が行われることによって半導体装置を製造することができる。
【００６６】
本実施の形態によれば、フッ素を含むガスを用いてシリコン基板上の自然酸化膜を除去した後にシリコン酸化膜を形成することによって、シリコン酸化膜中のサブオキサイド含有量を３０％以下とすることができる。
【００６７】
また、本実施の形態によれば、酸化性ガスを用いることなしに金属酸化膜または金属珪酸化膜を形成することによって、下地のシリコン酸化膜の膜厚増加を抑えることができる。
【００６８】
さらに、本実施の形態によれば、金属酸化膜または金属珪酸化膜を形成した後に酸化性ガス雰囲気下で加熱処理を行うことによって、金属酸化膜または金属珪酸化膜中に発生した酸素欠陥部に酸素を補充することができる。
【００６９】
実施の形態２．
本実施の形態においては、第１の絶縁膜としてシリコン酸窒化膜を用いることを特徴とする。
【００７０】
図４は、本実施の形態にかかる半導体装置の断面図の一例である。
【００７１】
図４に示すように、シリコン基板１には、Ｎ型拡散層２、Ｐ型拡散層３、素子分離領域４、Ｐ型ソース・ドレイン拡散層５、Ｎ型ソース・ドレイン拡散層６、Ｐ型エクステンション領域７が形成されている。また、Ｐ型ソース・ドレイン拡散層５およびＮ型ソース・ドレイン拡散層６の上には、ニッケルシリサイド層２１が形成されている。尚、ニッケルシリサイド層２１の代わりに、コバルトシリサイド層またはチタンシリサイド層などの他の金属シリサイド層が形成されていてもよい。
【００７２】
一方、シリコン基板１上には、第１の絶縁膜としてのシリコン酸窒化膜２２が形成されている。また、シリコン酸窒化膜２２の上には、第２の絶縁膜としてのハフニウム珪酸化膜２３が形成されている。ここで、本発明においては、第１の絶縁膜と第２の絶縁膜とでゲート絶縁膜を構成している。
【００７３】
ハフニウム珪酸化膜２３の上には、ゲート電極１０が形成されている。ゲート電極１０は多結晶ポリシリコン膜からなり、ゲート電極１０の側壁には、シリコン酸化膜１１およびシリコン窒化膜１２が形成されている。また、ゲート電極１０の上部にはニッケルシリサイド層２１が形成されている。尚、ニッケルシリサイド層２１の代わりに、コバルトシリサイド層またはチタンシリサイド層などの他の金属シリサイド層が形成されていてもよい。
【００７４】
本実施の形態においては、シリコン酸窒化膜２２の膜厚を１ｎｍ以下とし、シリコン酸窒化膜２２中のサブオキサイドの含有量を３０％以下とする。また、ハフニウム珪酸化膜２３として窒素を含むものを用いる。窒素を含むハフニウム珪酸化膜の代わりに、窒素を含むジルコニウム珪酸化膜、窒素を含むランタン珪酸化膜または窒素を含むイットリウム珪酸化膜を用いてもよい。また、ハフニウム、ジルコニウム、ランタンおよびイットリウムよりなる群から選ばれる２以上の金属の珪酸化膜に窒素が含有したものであってもよい。さらに、ハフニウム、ジルコニウム、ランタン、イットリウムおよびアルミニウムよりなる群から選ばれる少なくとも１の金属の酸化膜に窒素が含有したものであってもよい。
【００７５】
尚、本実施の形態において用いられる第２の絶縁膜としての高誘電率絶縁膜は、窒素を含む金属珪酸化膜および窒素を含む金属酸化膜に限定されるものではない。実施の形態１と同様に、窒素を含まない金属珪酸化膜または窒素を含まない金属酸化膜であってもよい。
【００７６】
例えば、シリコン酸窒化膜２２の膜厚を０．８ｎｍ、サブオキサイド含有量を２５％以下とし、窒素を含むハフニウム珪酸化膜２３の膜厚を２．０ｎｍとすると、ＥＯＴは１．２ｎｍとなる。
【００７７】
本実施の形態による半導体装置の製造方法について、図４および図５を用いて以下に説明する。
【００７８】
まず、実施の形態１で説明した図２（ａ）〜図２（ｃ）と同様にして、シリコン基板１の所定領域にシリコン酸化膜を埋め込み、ＳＴＩ構造の素子分離領域４および犠牲酸化膜１３を形成した後、イオン注入によってＮ型拡散層２およびＰ型拡散層３を形成する。
【００７９】
次に、ＮＨ４Ｆ（フッ化アンモニウム）水溶液などを用いて、犠牲酸化膜１３を除去する。その後、０．５％〜５％程度の濃度の希フッ酸水溶液を用いて、シリコン基板１表面の洗浄を行う。洗浄後、直にシリコン基板１を反応炉（図示せず）の中に入れ、真空引きすることによって反応炉内の酸素および水を十分に除去する。続いて、反応炉内の温度を２５℃〜６００℃の範囲内の程度にした後に、反応炉内にフッ素を含むガスを導入する。この際、反応炉内におけるフッ素を含むガスの分圧が１００Ｐａ以下であることが好ましい。
【００８０】
例えば、反応炉内の温度を３００℃に昇温した後に、反応炉内にＨＦ（フッ化水素）ガスを導入する。この際、ＨＦガスの分圧が１０Ｐａ程度になるようにする。この状態で５分間おくことによって、シリコン基板の表面に形成された自然酸化膜を除去することができる。
【００８１】
フッ素を含むガスとしては、ＨＦガスの他に、ＣｌＦ３ガス、Ｆ２ガスまたはＮＦ３ガスなどを用いることができる。また、これらを組み合わせて用いてもよい。
【００８２】
次に、反応炉内から余剰のフッ素を含むガスや反応によって生成したガスを排気した後、シリコン基板１の表面にシリコン酸窒化膜２２を形成する。本実施の形態においては、シリコン基板表面の自然酸化膜除去からシリコン酸窒化膜形成までの間、シリコン基板を大気に曝さないようにする。大気に曝さないことによって、ゴミなどの異物や水などがシリコン基板に付着するのを防ぐことができる。具体的には、自然酸化膜を除去した後、反応炉内の減圧を維持した状態でシリコン酸窒化膜の形成を行う。
【００８３】
シリコン酸窒化膜は、まず、シリコン酸化膜を形成し、次いでこれを窒化することによって形成することができる。具体的には、実施の形態１と同様にして形成したシリコン酸化膜をＮＨ３（アンモニア）雰囲気中で加熱処理することによって窒化する。例えば、ＮＨ３の分圧を１Ｐａ〜１０，０００Ｐａとし、６００℃〜９００℃の範囲の温度で１分間〜１０分間加熱処理する。
【００８４】
シリコン酸窒化膜の膜厚は、先に形成するシリコン酸化膜の膜厚に依存する。したがって、例えば、膜厚の小さいシリコン酸窒化膜を形成する場合には、膜厚の小さいシリコン酸化膜を形成しておくことが必要となる。
【００８５】
例えば、反応炉内からＨＦガスを除去した後、反応炉内に酸素ガスを導入する。この際、酸素ガスの分圧が反応炉内で１０Ｐａ程度になるようにする。次に、昇温速度２５０℃／分で６５０℃程度まで昇温する。昇温後、酸素の供給を停止し、代わって０．１Ｐａ程度の分圧の水蒸気を反応炉内に導入する。この状態で３分間おくことによって、膜厚０．４ｎｍ程度のシリコン酸化膜を形成することができる。次に、反応炉内をさらに真空引きして水分などを除去した後、反応炉内にＮＨ３ガスを導入する。温度を６５０℃に維持し、ＮＨ３ガスの分圧を１００Ｐａとした状態で５分間おく。これにより、０．８ｎｍ程度の膜厚のシリコン酸窒化膜を形成することができる。
【００８６】
次に、シリコン酸窒化膜２２の上に、第２の絶縁膜として窒素を含むハフニウム珪酸化膜２３を形成する。
【００８７】
本実施の形態における第２の絶縁膜としての高誘電率絶縁膜の形成は、実施の形態１と同様に、酸素ガス、オゾンガス、酸素ラジカルおよび水蒸気などの酸化性ガスを用いることなしに行う。具体的には、酸素を含む原料を用いたＣＶＤ法によって行う。ここで、高誘電率絶縁膜が金属酸化膜である場合には、酸素を含む金属錯体などが原料として使用される。また、高誘電率絶縁膜が金属珪酸化膜である場合には、金属またはシリコンの原料の内の少なくとも一方が酸素を含む原料であればよい。
【００８８】
例えば、シリコン酸窒化膜を形成した後、反応炉内の温度を２５０℃程度まで下げる。続いて、テトラ−ｔ−ブトキシハフニウム、Ｓｉ２Ｈ６およびＮＨ３の混合ガスを反応炉内に導入する。これによって、膜厚２ｎｍ程度の窒素を含むハフニウム珪酸化膜を形成することができる。
【００８９】
尚、Ｓｉ２Ｈ６の代わりに、ＳｉＨ４、テトラエチルオルソシリケート（別名テトラエトキシシラン）、テトラキスジエチルアミノシラン、テトラキスジメチルアミノシラン、テトラキスメチルエチルアミノシラン、トリスジエチルアミノシラン、トリスジメチルアミノシランまたはトリスメチルエチルアミノシランなどを用いてもよい。
【００９０】
また、Ｓｉ２Ｈ６の代わりに、テトラエトキシシランまたはメチルトリメトキシシランなどの酸素を含むものをシリコンの原料として用いてもよい。この場合、ハフニウムの原料としては、テトラ−ｔ−ブトキシハフニウムなどの酸素を含むものを用いてもよいし、テトラキスジエチルアミノハフニウムまたはテトラキスジメチルアミノハフニウムなどの酸素を含まないものを用いてもよい。
【００９１】
また、ハフニウム酸化膜を高誘電率絶縁膜とする場合には、テトラ−ｔ−ブトキシハフニウムまたはテトラキス−２，２，６，６−テトラメチル−３，５−ヘプタンジオナートハフニウム（別名テトラキスジピバロイルメタナートハフニウム）などの酸素を含む原料を用いる。
【００９２】
また、ハフニウム珪酸化膜やハフニウム酸化膜に代えて、ジルコニウム、ランタン若しくはイットリウム珪酸化膜またはジルコニウム、ランタン、イットリウム若しくはアルミニウムの酸化膜を高誘電率絶縁膜として使用する場合には、上記のハフニウム原料と同じ配位子を有するものを用いることができる。
【００９３】
本実施の形態では、雰囲気中に酸化性のガスが存在しない状態で高誘電率絶縁膜の形成を行うので、シリコン酸窒化膜の膜厚増加を抑制することができる。
【００９４】
高誘電率絶縁膜を形成した後は、実施の形態１と同様に、酸素ガスまたは酸素ラジカル若しくはオゾンを含む酸素ガスの雰囲気下で加熱処理を行う。これにより、高誘電率絶縁膜中に発生した酸素欠損部に酸素を補充することができる。例えば、酸素ガスまたはオゾンを含む酸素ガスの雰囲気下において、２５０℃で２分間の加熱処理を行うことによって、ハフニウム珪酸化膜に生じた酸素欠損部に酸素を補充することができる。
【００９５】
尚、ハフニウム珪酸化膜の表面付近での窒素濃度を高めたい場合には、上記の加熱処理の後、さらにＮＨ３雰囲気中で加熱処理を行う。例えば、加熱炉内の雰囲気をＮＨ３ガス雰囲気とし、２５０℃から８５０℃まで昇温速度２５０℃／分で昇温した後、所定の時間加熱処理を行う。
【００９６】
また、本実施の形態においては、シリコン基板上にシリコン酸化膜、ハフニウム珪酸化膜を順に形成した後、窒化処理を行うことによってシリコン酸化膜をシリコン酸窒化膜に変えてもよい。例えば、前述した方法に従って、シリコン基板上にシリコン酸化膜を形成する。次に、シリコン酸化膜の上にハフニウム珪酸化膜を形成する。その後、酸化性ガス雰囲気中で加熱処理を行うことによって、ハフニウム珪酸化膜中に生じた酸素欠損部に酸素を補充する。続いて、分圧１，０００ＰａのＮＨ３雰囲気中において、８５０℃の温度で加熱処理することによって、シリコン酸化膜をシリコン酸窒化膜に変えることができる。尚、シリコン酸化膜を窒化する際にシリコン酸化膜から放出された酸素によっても、ハフニウム珪酸化膜中の酸素欠損部に酸素を補充することが可能である。
【００９７】
次に、実施の形態１で説明した図２（ｅ）〜図２（ｆ）と同様にして、ゲート電極１０を形成する。まず、ハフニウム珪酸化膜２３の上に、ゲート電極となる多結晶シリコン膜を形成する。多結晶シリコン膜の代わりにアモルファスシリコン膜を用いてもよい。その後、多結晶シリコン膜中にイオン注入を行った後、多結晶シリコン膜をエッチングしてゲート電極１０を形成する。
【００９８】
次に、ゲート電極１０をマスクとしたエッチングによって、Ｐ型ソース・ドレイン拡散層５およびＮ型ソース・ドレイン拡散層６の上のシリコン酸窒化膜２２およびハフニウム珪酸化膜２３を除去する（図５）。その後、実施の形態１と同様にして、ゲート電極１０の側壁にシリコン酸化膜１１およびシリコン窒化膜１２を形成する。
【００９９】
次に、ニッケル膜（図示せず）、窒化チタン膜（図示せず）を順に成膜し、加熱処理することによってニッケルとシリコンを反応させてニッケルシリサイドを形成する。続いて、窒化チタン膜および未反応のニッケル膜をエッチングによって除去することにより、ゲート電極１０、Ｐ型ソース・ドレイン拡散層５およびＮ型ソース・ドレイン拡散層６の上に選択的にニッケルシリサイド層２１を形成することができる。
【０１００】
ニッケルシリサイド層２１を形成した後は、実施の形態１で説明した図３（ａ）〜図３（ｆ）と同様にして、Ｐ型エクステンション領域７およびＮ型エクステンション領域１９を形成した後、Ｐ型ソース・ドレイン拡散層５およびＮ型ソース・ドレイン拡散層６を形成する。その後、公知の方法によって、層間絶縁膜、コンタクトおよび配線などの形成を行うことにより半導体装置を製造することができる。
【０１０１】
表２は、実施の形態１と実施の形態２について、シリコン基板と第１の絶縁膜との界面準位密度を比較した結果の一例である。表２において、サブオキサイド含有量とは、シリコン酸化膜またはシリコン酸窒化膜の中に含まれるサブオキサイドの量をいう。
【０１０２】
【表２】
デバイス特性の観点からは、一般に、界面準位密度は低い方が好ましい。具体的には、界面準位密度が２×１０１０ｃｍ−２ｅＶ−１以下の値であれば、デバイス特性に与える影響は小さいと考えられる。一方、表２より、界面準位密度と、第１の絶縁膜中に含まれるサブオキサイドの含有量との間には相関関係があることがわかる。したがって、表２によれば、シリコン酸化膜およびシリコン酸窒化膜のいずれを用いた場合であっても、サブオキサイドの含有量を３０％以下とすることがデバイス特性の点から好ましいといえる。
【０１０４】
本実施の形態によれば、フッ素を含むガスを用いてシリコン基板上の自然酸化膜を除去した後にシリコン酸窒化膜を形成することによって、シリコン酸窒化膜中のサブオキサイド含有量を３０％以下とすることができる。
【０１０５】
また、本実施の形態によれば、酸化性ガスを用いることなしに金属酸化膜または金属珪酸化膜を形成することによって、下地のシリコン酸窒化膜の膜厚増加を抑えることができる。
【０１０６】
実施の形態３．
図６は本実施の形態にかかる半導体装置の断面図の一例であり、実施の形態２で説明した図４と同様の構造を有している。但し、本実施の形態においては、第１の絶縁膜としてシリコン窒化膜を用いることを特徴とする。
【０１０７】
図６に示すように、シリコン基板１には、Ｎ型拡散層２、Ｐ型拡散層３、素子分離領域４、Ｐ型ソース・ドレイン拡散層５、Ｎ型ソース・ドレイン拡散層６、Ｐ型エクステンション領域７が形成されている。また、Ｐ型ソース・ドレイン拡散層５およびＮ型ソース・ドレイン拡散層６の上には、ニッケルシリサイド層２１が形成されている。尚、ニッケルシリサイド層２１の代わりに、コバルトシリサイド層またはチタンシリサイド層などの他の金属シリサイド層が形成されていてもよい。
【０１０８】
一方、シリコン基板１上には、第１の絶縁膜としてのシリコン窒化膜２４が形成されている。また、シリコン窒化膜２４の上には、第２の絶縁膜としてのハフニウム珪酸化膜２５が形成されている。ここで、本発明においては、第１の絶縁膜と第２の絶縁膜とでゲート絶縁膜を構成している。
【０１０９】
ハフニウム珪酸化膜２５の上には、ゲート電極１０が形成されている。ゲート電極１０は多結晶ポリシリコン膜からなり、ゲート電極１０の側壁には、シリコン酸化膜１１およびシリコン窒化膜１２が形成されている。また、ゲート電極１０の上部には、ニッケルシリサイド層２１が形成されている。尚、ニッケルシリサイド層２１の代わりに、コバルトシリサイド層またはチタンシリサイド層などの他の金属シリサイド層が形成されていてもよい。
【０１１０】
本実施の形態においては、シリコン窒化膜２４の膜厚を１ｎｍ以下とし、シリコン窒化膜２４中の酸素濃度を０．１ａｔｏｍ％未満とする。また、ハフニウム珪酸化膜２５として窒素を含むものを用いる。窒素を含むハフニウム珪酸化膜の代わりに、窒素を含むジルコニウム珪酸化膜、窒素を含むランタン珪酸化膜または窒素を含むイットリウム珪酸化膜を用いてもよい。また、ハフニウム、ジルコニウム、ランタンおよびイットリウムよりなる群から選ばれる２以上の金属の珪酸化膜に窒素が含有したものであってもよい。さらに、ハフニウム、ジルコニウム、ランタン、イットリウムおよびアルミニウムよりなる群から選ばれる少なくとも１の金属の酸化膜に窒素が含有したものであってもよい。
【０１１１】
尚、本実施の形態において用いられる第２の絶縁膜は、窒素を含む金属珪酸化膜および窒素を含む金属酸化膜に限定されるものではない。実施の形態１と同様に、窒素を含まない金属珪酸化膜または窒素を含まない金属酸化膜であってもよい。
【０１１２】
例えば、シリコン窒化膜２４の膜厚を０．９ｎｍ、酸素濃度を０．１ａｔｏｍ％未満とし、窒素を含むハフニウム珪酸化膜２５の膜厚を２．０ｎｍとすると、ＥＯＴは１．２ｎｍとなる。
【０１１３】
本実施の形態による半導体装置の製造方法について、以下に説明する。
【０１１４】
まず、実施の形態１で説明した図２（ａ）〜図２（ｃ）と同様にして、シリコン基板１の所定領域にシリコン酸化膜を埋め込み、ＳＴＩ構造の素子分離領域４および犠牲酸化膜１３を形成した後、イオン注入によってＮ型拡散層２およびＰ型拡散層３を形成する。
【０１１５】
次に、ＮＨ４Ｆ（フッ化アンモニウム）水溶液などを用いて、犠牲酸化膜１３を除去する。その後、０．５％〜５％程度の濃度の希フッ酸水溶液を用いて、シリコン基板１表面の洗浄を行う。洗浄後、直にシリコン基板１を反応炉（図示せず）の中に入れ、真空引きすることによって反応炉内の酸素および水を十分に除去する。続いて、反応炉内の温度を２５℃〜６００℃の範囲内の温度にした後に、反応炉内にフッ素を含むガスを導入する。この際、反応炉内におけるフッ素を含むガスの分圧が１００Ｐａ以下であることが好ましい。
【０１１６】
例えば、反応炉内の温度を３００℃に昇温した後に、反応炉内にＨＦ（フッ化水素）ガスを導入する。この際、ＨＦガスの分圧が１０Ｐａ程度になるようにする。この状態で５分間おくことによって、シリコン基板の表面に形成された自然酸化膜を除去することができる。
【０１１７】
フッ素を含むガスとしては、ＨＦガスの他に、ＣｌＦ３ガス、Ｆ２ガスまたはＮＦ３ガスなどを用いることができる。また、これらを組み合わせて用いてもよい。
【０１１８】
次に、反応炉内から余剰のフッ素を含むガスや反応によって生成したガスを排気した後、シリコン基板１の表面にシリコン窒化膜２４を形成する。本実施の形態においては、シリコン基板表面の自然酸化膜除去からシリコン窒化膜形成までの間、シリコン基板を大気に曝さないようにする。大気に曝さないことによって、ゴミなどの異物や水などがシリコン基板に付着するのを防ぐことができる。具体的には、自然酸化膜を除去した後、反応炉内の減圧を維持した状態でシリコン窒化膜の形成を行う。
【０１１９】
シリコン窒化膜の形成は次のようにして行うことができる。すなわち、分圧が１Ｐａ〜１０，０００Ｐａの範囲内であるＮＨ３ガス雰囲気中にシリコン基板を置き、５０℃／分以上の昇温速度で６００℃〜９００℃の範囲内の温度まで昇温した後、１分間〜３０分間の加熱処理を行う。この際、昇温後のＮＨ３ガスの分圧も１Ｐａ〜１０，０００Ｐａの範囲内にあるようにする。これにより、シリコン基板上に、１ｎｍ以下の膜厚を有し、酸素濃度が０．１ａｔｏｍ％未満であるシリコン窒化膜を形成することができる。
【０１２０】
従来法によれば、シリコン基板の表面に直接シリコン窒化膜を形成すると、キャリアを捕獲または放出する準位が発生するという問題があった。これは、シリコン基板とシリコン窒化膜との界面付近に酸素が存在することによるものである。本実施の形態によれば、シリコン基板の表面の酸素を除去した後にシリコン窒化膜の形成を行うので、シリコン基板とシリコン窒化膜との界面付近における酸素の量を減少させることができる。したがって、シリコン基板の表面およびシリコン窒化膜について、キャリアの捕獲または放出の起こる準位の発生を抑制することが可能となる。
【０１２１】
特開２００２−３２４９０２号公報には、水素原子とシリコン原子との化学結合を含まないシリコン窒化膜またはシリコン酸窒化膜を用いることによって、良好なデバイス特性を得ることが記載されている。一方、本実施の形態においては、水素原子とシリコン原子との化学結合を含むシリコン窒化膜が形成されるが、このことを原因とする特性の低下は認められなかった。
【０１２２】
また、ＥＯＴが１．２ｎｍであり、Ｂ（ホウ素）のドーズ量が１×１０１８ｃｍ−３であるＮチャネルトランジスタにおいて、シリコン窒化膜中の酸素濃度が０．１％である場合に、１．０ＭＶ／ｃｍの絶縁破壊電圧におけるキャリアの移動度は２２０ｃｍ２／Ｖｓであった。一方、シリコン窒化膜中の酸素濃度が０．５％である場合には、同じ条件下でキャリアの移動度は６０ｃｍ２／Ｖｓであった。したがって、２２０ｃｍ２／Ｖｓよりも大きな値の移動度を得るためには、シリコン窒化膜中の酸素濃度を０．１％よりも小さくすることが好ましい。
【０１２３】
例えば、反応炉内からＨＦガスを除去した後、反応炉内にＮＨ３ガスを導入する。この際、ＮＨ３ガスの分圧が反応炉内で１，０００Ｐａ程度になるようにする。次に、昇温速度２５０℃／分で７５０℃程度まで昇温した後、ＮＨ３ガスの分圧を１００Ｐａに下げ、この状態で７分間おくことによって、膜厚０．８ｎｍ程度のシリコン窒化膜を形成することができる。
【０１２４】
次に、シリコン窒化膜２４の上に、第２の絶縁膜として窒素を含むハフニウム珪酸化膜２５を形成する。
【０１２５】
本実施の形態における第２の絶縁膜としての高誘電率絶縁膜の形成は、実施の形態１と同様に、酸素ガス、オゾンガス、酸素ラジカルおよび水蒸気などの酸化性ガスを用いることなしに行う。具体的には、酸素を含む原料を用いたＣＶＤ法によって行う。ここで、高誘電率絶縁膜が金属酸化膜である場合には、酸素を含む金属錯体などが原料として使用される。また、高誘電率絶縁膜が金属珪酸化膜である場合には、金属またはシリコンの原料の内の少なくとも一方が酸素を含む原料であればよい。
【０１２６】
例えば、シリコン窒化膜を形成した後、反応炉内の温度を２５０℃程度まで下げる。続いて、テトラ−ｔ−ブトキシハフニウム、Ｓｉ２Ｈ６およびＮＨ３の混合ガスを反応炉内に導入する。これによって、膜厚２ｎｍ程度の窒素を含むハフニウム珪酸化膜を形成することができる。
【０１２７】
尚、Ｓｉ２Ｈ６の代わりに、ＳｉＨ４、テトラエチルオルソシリケート（別名テトラエトキシシラン）、テトラキスジエチルアミノシラン、テトラキスジメチルアミノシラン、テトラキスメチルエチルアミノシラン、トリスジエチルアミノシラン、トリスジメチルアミノシランまたはトリスメチルエチルアミノシランなどを用いてもよい。
【０１２８】
また、Ｓｉ２Ｈ６の代わりに、テトラエトキシシランまたはメチルトリメトキシシランなどの酸素を含むものをシリコンの原料として用いてもよい。この場合、ハフニウムの原料としては、テトラ−ｔ−ブトキシハフニウムなどの酸素を含むものを用いてもよいし、テトラキスジエチルアミノハフニウムまたはテトラキスジメチルアミノハフニウムなどの酸素を含まないものを用いてもよい。
【０１２９】
また、ハフニウム酸化膜を高誘電率絶縁膜とする場合には、テトラ−ｔ−ブトキシハフニウムまたはテトラキス−２，２，６，６−テトラメチル−３，５−ヘプタンジオナートハフニウム（別名テトラキスジピバロイルメタナートハフニウム）などの酸素を含む原料を用いる。
【０１３０】
また、ハフニウム珪酸化膜やハフニウム酸化膜に代えて、ジルコニウム、ランタン若しくはイットリウムの珪酸化膜またはジルコニウム、ランタン、イットリウム若しくはアルミニウムの酸化膜を高誘電率絶縁膜として使用する場合には、上記のハフニウム原料と同じ配位子を有するものを用いることができる。
【０１３１】
本実施の形態では、雰囲気中に酸化性のガスが存在しない状態で高誘電率絶縁膜の形成を行うので、シリコン窒化膜の酸化による膜厚増加を抑制することができる。
【０１３２】
高誘電率絶縁膜を形成した後は、実施の形態１と同様に、酸素ガスまたは酸素ラジカル若しくはオゾンを含む酸素ガスの雰囲気下で加熱処理を行う。これにより、高誘電率絶縁膜中に発生した酸素欠損部に酸素を補充することができる。例えば、酸素ガスまたはオゾンを含む酸素ガスの雰囲気下において、２５０℃で２分間の加熱処理を行うことによって、ハフニウム珪酸化膜に生じた酸素欠損部に酸素を補充することができる。
【０１３３】
次に、実施の形態１で説明した図２（ｅ）〜図２（ｆ）と同様にして、ハフニウム珪酸化膜２５の上に、ゲート電極となる多結晶シリコン膜を形成する。多結晶シリコン膜の代わりにアモルファスシリコン膜を用いてもよい。その後、多結晶シリコン膜中にイオン注入を行った後、多結晶シリコン膜をエッチングしてゲート電極１０を形成する。
【０１３４】
次に、実施の形態２で説明した図５に示すようにして、ゲート電極１０、Ｐ型ソース・ドレイン拡散層５およびＮ型ソース・ドレイン拡散層６の上に選択的にニッケルシリサイド層２１を形成する。
【０１３５】
ニッケルシリサイド層２１を形成した後は、実施の形態１で説明した図３（ａ）〜図３（ｆ）と同様にして、Ｐ型エクステンション領域７およびＮ型エクステンション領域１９を形成した後、Ｐ型ソース・ドレイン拡散層５およびＮ型ソース・ドレイン拡散層６を形成する。その後、公知の方法によって、層間絶縁膜、コンタクトおよび配線などの形成を行うことによって半導体装置を製造することができる。
【０１３６】
本実施の形態によれば、フッ素を含むガスを用いてシリコン基板上の自然酸化膜を除去した後に、シリコン基板上に、膜厚が１ｎｍ以下で酸素濃度が０．１ａｔｏｍ％未満であるシリコン窒化膜を形成することによって、シリコン基板の表面およびシリコン窒化膜について、キャリアの捕獲または放出の起こる準位の発生を抑制することが可能となる。
【０１３７】
次に、本発明の半導体装置の製造方法を実施する上で好適な反応炉について述べる。
【０１３８】
実施の形態１〜３で使用される反応炉としては、例えば、反応炉の本体が石英で構成されており、本体の外部から加熱できる機構を備えているものであることが好ましい。また、反応などに使用されるガスは、流量制御機構を介して本体に導入されることが好ましい。さらに、本体内部の圧力を制御して排気可能な機構を備えていることが好ましい。このような反応炉を用いることによって、シリコン基板表面の酸素除去から高誘電率絶縁膜の形成工程、さらにはその後の加熱処理工程までの間、シリコン基板を大気に曝す必要がない。したがって、シリコン基板へのゴミなどの異物の付着や水分などの吸着を防ぐことができる。
【０１３９】
尚、上記の反応炉を用いて、本発明による半導体装置の製造方法を実施した場合、反応炉本体の内壁には、金属酸化膜または金属珪酸化膜を構成する金属などが付着する。この状態で、再び本発明による半導体装置の製造方法を実施すると、付着した金属が不純物となってシリコン基板に付着し、シリコン基板とゲート絶縁膜との界面にこの不純物に起因した準位を形成するために、デバイス特性の低下を招く。そこで、例えば、図７に示す運用シーケンスにしたがって、反応炉のクリーニングを行う必要がある。
【０１４０】
図７は、上記の反応炉を実施の形態２で説明した工程に適用した場合の一例である。ウェハをロードし、シリコン基板表面の酸素除去を行った後、第１の絶縁膜、第２の絶縁膜を順に形成する。次に、酸化性ガス雰囲気下で加熱処理を行った後、ＮＨ３ガス雰囲気下で加熱処理を行うことによって、第２の絶縁膜表面での窒素濃度を高める。その後、ウェハをアンロードし、反応炉内のクリーニングを行う。
【０１４１】
クリーニングは、例えば、反応炉の本体内部にフッ素を含むガスを導入することによって行うことができる。この場合、成膜される金属酸化膜または金属珪酸化膜の膜厚は数ｎｍと非常に薄いものであることから、実施の形態１〜３で述べたシリコン基板表面の酸素除去工程と同様の温度および圧力でクリーニングすることができる。但し、内部に付着した金属酸化膜または金属珪酸化膜が除去されれば十分であるので、厳密にこの酸素除去工程と同じ条件とする必要はない。尚、クリーニングに要する時間は、成膜された膜の種類および膜厚に応じて適宜設定することが好ましい。
【０１４２】
クリーニングを終えた後は、再びウェハをロードして上記の工程を繰り返す。
【０１４３】
以上、本発明の実施の形態について述べたが、本発明はこれらに限定されるものではなく、本発明の趣旨を逸脱しない範囲で変形することが可能である。例えば、埋め込み型のゲート電極を有するＭＩＳ型トランジスタにも本発明を適用することができる。この場合、ゲート電極としては、実施の形態１〜３で説明した不純物ドープトシリコンを用いることができる。また、タングステン膜、チタン膜、ルテニウム膜、タンタル膜若しくはハフニウム膜などの金属膜またはこれらの窒化膜などをゲート電極として用いることもできる。
【０１４４】
【発明の効果】
本発明によれば、下地のシリコン酸化膜の膜厚増加を抑え、優れたデバイス特性を有する半導体装置を得ることができる。
【図面の簡単な説明】
【図１】 実施の形態に１における半導体装置の断面図である。
【図２】 （ａ）〜（ｆ）は、実施の形態１による半導体装置の製造工程を示す断面図である。
【図３】 （ａ）〜（ｆ）は、実施の形態１による半導体装置の製造工程を示す断面図である。
【図４】 実施の形態２における半導体装置の断面図である。
【図５】 実施の形態２による半導体装置の製造工程を示す断面図である。
【図６】 実施の形態３における半導体装置の断面図である。
【図７】 本発明が適用される反応炉の運用シーケンスの一例である。
【符号の説明】
１ シリコン基板、 ２ Ｎ型拡散層、 ３ Ｐ型拡散層、 ４ 素子分離領域、 ５ Ｐ型ソース・ドレイン領域、 ６ Ｎ型ソース・ドレイン領域、 ７Ｐ型エクステンション領域、 ８ シリコン酸化膜、 ９ ハフニウム珪酸化膜、 １０ ゲート電極、 １１ シリコン酸化膜、 １２ シリコン窒化膜、１４，１６，１７，１８，２０ レジストパターン、 ２１ ニッケルシリサイド層、 ２２ シリコン酸窒化膜、 ２３，２５ 窒素を含むハフニウム珪酸化膜、 ２４ シリコン窒化膜。
Claims (16)
- シリコン基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜の上に形成された第２の絶縁膜とを有する半導体装置であって、
前記第１の絶縁膜は、膜厚が１ｎｍ以下でありサブオキサイドを含みその含有量が３０％以下であるシリコン酸化膜であり、
前記第２の絶縁膜は高誘電率絶縁膜であることを特徴とする半導体装置。 - シリコン基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜の上に形成された第２の絶縁膜とを有する半導体装置であって、
前記第１の絶縁膜は、膜厚が１ｎｍ以下でありサブオキサイドを含みその含有量が３０％以下であるシリコン酸窒化膜であり、
前記第２の絶縁膜は高誘電率絶縁膜であることを特徴とする半導体装置。 - シリコン基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜の上に形成された第２の絶縁膜とを有する半導体装置であって、
前記第１の絶縁膜は、膜厚が１ｎｍ以下であり酸素含有量が０．１ａｔｏｍ％未満であるシリコン窒化膜であり、
前記第２の絶縁膜は高誘電率絶縁膜であることを特徴とする半導体装置。 - 前記高誘電率絶縁膜は、金属酸化膜または金属珪酸化膜である請求項１〜３のいずれか１に記載の半導体装置。
- 前記金属酸化膜は、ハフニウム、ジルコニウム、ランタンおよびイットリウムよりなる群から選ばれる少なくとも１の金属の酸化膜である請求項４に記載の半導体装置。
- 前記金属酸化膜が窒素を含む請求項４または５に記載の半導体装置。
- 前記金属珪酸化膜は、ハフニウム、ジルコニウム、ランタン、イットリウムおよびアルミニウムよりなる群から選ばれる少なくとも１の金属の珪酸化膜である請求項４に記載の半導体装置。
- 前記金属珪酸化膜が窒素を含む請求項４または７に記載の半導体装置。
- 減圧下においてフッ素を含むガスでシリコン基板の表面を処理する工程と、
減圧を維持した状態で前記シリコン基板の上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上に、酸素を含む原料を用いて第２の絶縁膜としての金属酸化膜を形成する工程と、
前記金属酸化膜を酸化性ガスの雰囲気下で加熱処理する工程とを有し、前記フッ素を含むガスの分圧は１００Ｐａ以下であることを特徴とする半導体装置の製造方法。 - 減圧下においてフッ素を含むガスでシリコン基板の表面を処理する工程と、
減圧を維持した状態で前記シリコン基板の上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上に、酸素を含む原料を用いて第２の絶縁膜としての金属珪酸化膜を形成する工程と、
前記金属珪酸化膜を酸化性ガスの雰囲気下で加熱処理する工程とを有し、前記フッ素を含むガスの分圧は１００Ｐａ以下であることを特徴とする半導体装置の製造方法。 - 前記第１の絶縁膜は、シリコン酸化膜、シリコン酸窒化膜およびシリコン窒化膜よりなる群から選ばれるいずれか１の膜である請求項９または１０に記載の半導体装置の製造方法。
- 前記フッ素を含むガスでシリコン基板の表面を処理する工程が２５℃〜６００℃の範囲の温度で行われる請求項９〜１１のいずれか１に記載の半導体装置の製造方法。
- 前記フッ素を含むガスは、ＨＦガス、ＣｌＦ3 ガス、Ｆ2 ガスおよびＮＦ3 ガスよりなる群から選ばれる少なくとも１のガスである請求項９〜１２のいずれか１に記載の半導体装置の製造方法。
- 前記酸化性ガスは酸素ガスである請求項９〜１３のいずれか１に記載の半導体装置の製造方法。
- 前記酸素ガスはオゾンまたは酸素ラジカルを含む請求項１４に記載の半導体装置の製造方法。
- 前記加熱処理は１００℃〜４００℃の範囲の温度で行われる請求項９〜１５のいずれか１に記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003093989A JP3974547B2 (ja) | 2003-03-31 | 2003-03-31 | 半導体装置および半導体装置の製造方法 |
| TW093107759A TWI250578B (en) | 2003-03-31 | 2004-03-23 | Semiconductor device and manufacturing method therefor |
| US10/811,056 US6909156B2 (en) | 2003-03-31 | 2004-03-29 | Semiconductor device and manufacturing method therefor |
| KR1020040021393A KR100741442B1 (ko) | 2003-03-31 | 2004-03-30 | 반도체 장치 및 반도체 장치의 제조 방법 |
| US11/094,308 US20050181607A1 (en) | 2003-03-31 | 2005-03-31 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003093989A JP3974547B2 (ja) | 2003-03-31 | 2003-03-31 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004303894A JP2004303894A (ja) | 2004-10-28 |
| JP3974547B2 true JP3974547B2 (ja) | 2007-09-12 |
Family
ID=32985412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003093989A Expired - Lifetime JP3974547B2 (ja) | 2003-03-31 | 2003-03-31 | 半導体装置および半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6909156B2 (ja) |
| JP (1) | JP3974547B2 (ja) |
| KR (1) | KR100741442B1 (ja) |
| TW (1) | TWI250578B (ja) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4272486B2 (ja) * | 2003-08-29 | 2009-06-03 | 東京エレクトロン株式会社 | 薄膜形成装置及び薄膜形成装置の洗浄方法 |
| CN100447962C (zh) * | 2004-01-21 | 2008-12-31 | 株式会社日立国际电气 | 半导体装置的制造方法及衬底处理装置 |
| JP4526995B2 (ja) * | 2004-04-09 | 2010-08-18 | 東京エレクトロン株式会社 | ゲート絶縁膜の形成方法ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム |
| EP1742273A4 (en) * | 2004-04-09 | 2008-07-09 | Tokyo Electron Ltd | METHOD FOR FORMING GRID ISOLATION FILM, STORAGE MEDIUM, AND COMPUTER PROGRAM |
| US7115959B2 (en) * | 2004-06-22 | 2006-10-03 | International Business Machines Corporation | Method of forming metal/high-k gate stacks with high mobility |
| JP4966490B2 (ja) * | 2004-11-15 | 2012-07-04 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| WO2006054393A1 (ja) * | 2004-11-22 | 2006-05-26 | Tokyo University Of Agriculture And Technology | 薄膜製造方法及び薄膜製造装置 |
| US7235501B2 (en) | 2004-12-13 | 2007-06-26 | Micron Technology, Inc. | Lanthanum hafnium oxide dielectrics |
| JP4541864B2 (ja) | 2004-12-14 | 2010-09-08 | 東京エレクトロン株式会社 | シリコン酸窒化膜の形成方法、形成装置及びプログラム |
| US7560395B2 (en) | 2005-01-05 | 2009-07-14 | Micron Technology, Inc. | Atomic layer deposited hafnium tantalum oxide dielectrics |
| US7667277B2 (en) * | 2005-01-13 | 2010-02-23 | International Business Machines Corporation | TiC as a thermally stable p-metal carbide on high k SiO2 gate stacks |
| JP4128574B2 (ja) * | 2005-03-28 | 2008-07-30 | 富士通株式会社 | 半導体装置の製造方法 |
| JP4522900B2 (ja) * | 2005-03-30 | 2010-08-11 | 東京エレクトロン株式会社 | 成膜方法および記録媒体 |
| JP2007088322A (ja) * | 2005-09-26 | 2007-04-05 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP4823635B2 (ja) * | 2005-10-12 | 2011-11-24 | 東京エレクトロン株式会社 | 成膜方法およびコンピュータ可読記録媒体 |
| JP2007157744A (ja) * | 2005-11-30 | 2007-06-21 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| US7972974B2 (en) | 2006-01-10 | 2011-07-05 | Micron Technology, Inc. | Gallium lanthanide oxide films |
| JP2007214538A (ja) * | 2006-01-11 | 2007-08-23 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US7709402B2 (en) | 2006-02-16 | 2010-05-04 | Micron Technology, Inc. | Conductive layers for hafnium silicon oxynitride films |
| US8114781B2 (en) * | 2006-06-29 | 2012-02-14 | Tokyo Electron Limited | Substrate processing method and substrate processing apparatus |
| JP5102467B2 (ja) * | 2006-06-29 | 2012-12-19 | 東京エレクトロン株式会社 | 基板処理方法 |
| US7563730B2 (en) | 2006-08-31 | 2009-07-21 | Micron Technology, Inc. | Hafnium lanthanide oxynitride films |
| US7759747B2 (en) | 2006-08-31 | 2010-07-20 | Micron Technology, Inc. | Tantalum aluminum oxynitride high-κ dielectric |
| US7776765B2 (en) | 2006-08-31 | 2010-08-17 | Micron Technology, Inc. | Tantalum silicon oxynitride high-k dielectrics and metal gates |
| US7544604B2 (en) | 2006-08-31 | 2009-06-09 | Micron Technology, Inc. | Tantalum lanthanide oxynitride films |
| US7432548B2 (en) | 2006-08-31 | 2008-10-07 | Micron Technology, Inc. | Silicon lanthanide oxynitride films |
| US7605030B2 (en) | 2006-08-31 | 2009-10-20 | Micron Technology, Inc. | Hafnium tantalum oxynitride high-k dielectric and metal gates |
| JP2008078253A (ja) * | 2006-09-20 | 2008-04-03 | Sony Corp | 半導体装置の製造方法 |
| US7799669B2 (en) * | 2007-04-27 | 2010-09-21 | Texas Instruments Incorporated | Method of forming a high-k gate dielectric layer |
| JP2009164424A (ja) * | 2008-01-08 | 2009-07-23 | Toshiba Corp | 半導体装置およびその製造方法 |
| US8283224B2 (en) * | 2008-12-23 | 2012-10-09 | Texas Instruments Incorporated | Ammonia pre-treatment in the fabrication of a memory cell |
| JP5966250B2 (ja) * | 2011-03-16 | 2016-08-10 | 富士電機株式会社 | 基板支持治具 |
| CN102856206B (zh) * | 2011-06-30 | 2016-05-11 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| EP2770526B1 (en) * | 2013-02-22 | 2018-10-03 | IMEC vzw | Oxygen monolayer on a semiconductor |
| KR101514600B1 (ko) * | 2014-03-28 | 2015-04-23 | 성균관대학교산학협력단 | 반도체 소자 및 반도체 소자 제조 방법 |
| JP6509514B2 (ja) | 2014-09-17 | 2019-05-08 | 東芝メモリ株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
| US20210104401A1 (en) * | 2019-10-04 | 2021-04-08 | Applied Materials, Inc. | Novel method for gate interface engineering |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5254506A (en) | 1988-12-20 | 1993-10-19 | Matsushita Electric Industrial Co., Ltd. | Method for the production of silicon oxynitride film where the nitrogen concentration at the wafer-oxynitride interface is 8 atomic precent or less |
| US5874766A (en) | 1988-12-20 | 1999-02-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having an oxynitride film |
| JP2856613B2 (ja) | 1991-12-03 | 1999-02-10 | セントラル硝子株式会社 | アルコキシシラン非完全分解物のクリーニング方法 |
| JP3210510B2 (ja) | 1993-12-17 | 2001-09-17 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH1197434A (ja) | 1997-07-23 | 1999-04-09 | Hitachi Ltd | 成膜装置、クリーニング方法、及び成膜方法 |
| US6841439B1 (en) * | 1997-07-24 | 2005-01-11 | Texas Instruments Incorporated | High permittivity silicate gate dielectric |
| US6013553A (en) | 1997-07-24 | 2000-01-11 | Texas Instruments Incorporated | Zirconium and/or hafnium oxynitride gate dielectric |
| US6020024A (en) | 1997-08-04 | 2000-02-01 | Motorola, Inc. | Method for forming high dielectric constant metal oxides |
| JPH11354516A (ja) * | 1998-06-08 | 1999-12-24 | Sony Corp | シリコン酸化膜形成装置及びシリコン酸化膜形成方法 |
| KR100345364B1 (ko) * | 1998-12-28 | 2002-09-18 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트전극 형성방법 |
| JP2000208508A (ja) * | 1999-01-13 | 2000-07-28 | Texas Instr Inc <Ti> | 珪酸塩高誘電率材料の真空蒸着 |
| JP2001257344A (ja) | 2000-03-10 | 2001-09-21 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| JP2001332547A (ja) | 2000-03-17 | 2001-11-30 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| US6559051B1 (en) * | 2000-10-05 | 2003-05-06 | Advanced Micro Devices, Inc. | Electroless deposition of dielectric precursor materials for use in in-laid gate MOS transistors |
| WO2002057043A1 (en) * | 2000-12-22 | 2002-07-25 | Pacific/Hoe Saw & Knife Company | Saw sharpening machine with pitch pre-measurement and feedback control for saw blade indexing |
| JP2002270596A (ja) | 2001-03-12 | 2002-09-20 | Matsushita Electric Ind Co Ltd | 半導体装置の製造装置 |
| JP2002299607A (ja) | 2001-03-28 | 2002-10-11 | Toshiba Corp | Ｍｉｓ型電界効果トランジスタ及びこれの製造方法 |
| JP2002305196A (ja) | 2001-04-09 | 2002-10-18 | Toshiba Corp | 半導体装置の製造方法 |
| JP4104834B2 (ja) | 2001-04-13 | 2008-06-18 | 株式会社東芝 | Ｍｉｓ型電界効果トランジスタの製造方法 |
| JP3696119B2 (ja) | 2001-04-26 | 2005-09-14 | 株式会社日立製作所 | 半導体装置、及び半導体装置の製造方法 |
| JP2002324901A (ja) | 2001-04-26 | 2002-11-08 | Hitachi Ltd | 電界効果型半導体装置およびその製法 |
| WO2003019643A1 (fr) * | 2001-08-23 | 2003-03-06 | Nec Corporation | Dispositif semi-conducteur comportant un film isolant presentant une permittivite elevee et son procede de production |
| CN1254854C (zh) * | 2001-12-07 | 2006-05-03 | 东京毅力科创株式会社 | 绝缘膜氮化方法、半导体装置及其制造方法、基板处理装置和基板处理方法 |
| US6797525B2 (en) * | 2002-05-22 | 2004-09-28 | Agere Systems Inc. | Fabrication process for a semiconductor device having a metal oxide dielectric material with a high dielectric constant, annealed with a buffered anneal process |
-
2003
- 2003-03-31 JP JP2003093989A patent/JP3974547B2/ja not_active Expired - Lifetime
-
2004
- 2004-03-23 TW TW093107759A patent/TWI250578B/zh not_active IP Right Cessation
- 2004-03-29 US US10/811,056 patent/US6909156B2/en not_active Expired - Lifetime
- 2004-03-30 KR KR1020040021393A patent/KR100741442B1/ko not_active IP Right Cessation
-
2005
- 2005-03-31 US US11/094,308 patent/US20050181607A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| TWI250578B (en) | 2006-03-01 |
| US20040188778A1 (en) | 2004-09-30 |
| KR20040086750A (ko) | 2004-10-12 |
| US20050181607A1 (en) | 2005-08-18 |
| US6909156B2 (en) | 2005-06-21 |
| KR100741442B1 (ko) | 2007-07-23 |
| JP2004303894A (ja) | 2004-10-28 |
| TW200507106A (en) | 2005-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3974547B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR101286309B1 (ko) | 게이트 산화물 누설 전류가 감소된 대체 금속 게이트 트랜지스터 | |
| JP3360300B2 (ja) | 半導体装置を形成する方法 | |
| US6953727B2 (en) | Manufacture method of semiconductor device with gate insulating films of different thickness | |
| JP4983025B2 (ja) | 半導体装置の製造方法 | |
| JP4095326B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2001332547A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100376351B1 (ko) | 커패시터 소자 제조 방법 | |
| JP3399413B2 (ja) | 酸窒化膜およびその形成方法 | |
| US7867918B1 (en) | Semiconductor topography including a thin oxide-nitride stack and method for making the same | |
| JP4742867B2 (ja) | Ｍｉｓ型電界効果トランジスタを備える半導体装置 | |
| JP4007864B2 (ja) | 半導体装置の製造方法 | |
| US20080128833A1 (en) | High-Dielectric-Constant Film, Field-Effect Transistor and Semiconductor Integrated Circuit Device Using the Same, and Method for Producing High-Dielectric-Constant Film | |
| JP2003517729A (ja) | ホットキャリア性能を向上させるための窒化再酸化ポリシリコンゲート | |
| JPH11297689A (ja) | シリコン絶縁膜の熱処理方法並びに半導体装置の製造方法 | |
| JP3210510B2 (ja) | 半導体装置の製造方法 | |
| JP3800788B2 (ja) | シリコン酸化膜の形成方法 | |
| JP3644682B2 (ja) | 半導体装置の製造方法 | |
| KR0171936B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JP2009253195A (ja) | 半導体装置の製造方法、及び半導体装置 | |
| JP2005277285A (ja) | 半導体装置の製造方法 | |
| JP3833956B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH09129872A (ja) | 半導体素子の製造方法 | |
| JP2004006455A (ja) | 半導体装置およびその製造方法 | |
| JP2000133651A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050318 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050513 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070612 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070614 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3974547 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |