JP4526995B2 - ゲート絶縁膜の形成方法ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム - Google Patents

ゲート絶縁膜の形成方法ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム Download PDF

Info

Publication number
JP4526995B2
JP4526995B2 JP2005112816A JP2005112816A JP4526995B2 JP 4526995 B2 JP4526995 B2 JP 4526995B2 JP 2005112816 A JP2005112816 A JP 2005112816A JP 2005112816 A JP2005112816 A JP 2005112816A JP 4526995 B2 JP4526995 B2 JP 4526995B2
Authority
JP
Japan
Prior art keywords
forming
film
gate insulating
insulating film
hafnium silicate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005112816A
Other languages
English (en)
Other versions
JP2005322900A (ja
Inventor
高橋  毅
晃司 下村
源志 中村
真太郎 青山
和良 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005112816A priority Critical patent/JP4526995B2/ja
Publication of JP2005322900A publication Critical patent/JP2005322900A/ja
Application granted granted Critical
Publication of JP4526995B2 publication Critical patent/JP4526995B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、ゲート絶縁膜の形成方法に関し、詳しくは、ハフニウムシリケート(HfSiOx)系材料を用いたゲート絶縁膜の形成方法、ならびにこのような方法を実行するためのコンピュータ読取可能な記憶媒体およびコンピュータプログラムに関する。
近時、LSIの高集積化、高速化の要請からLSIを構成する半導体素子のデザインルールが益々微細化されており、それにともなってCMOSデバイスにおいては、ゲート絶縁膜が電気膜厚(SiO容量換算膜厚:EOT(Equivalent Oxide Thickness))で1.5nm程度以下の値が要求されている。このような薄い絶縁膜をゲートリーク電流を増加させずに実現する材料として高誘電率材料、いわゆるHigh−k材料が注目されている。
中でもハフニウムシリケート(HfSiO)は耐熱性が高く、高誘電率あり、CVDにより成膜可能であることから、次世代のゲート絶縁膜の候補として研究が進められている。しかしながら、このような薄い絶縁膜を実際にCVDにより成膜した場合には、その下地のシリコンとの間で良好な界面を形成することが困難であるとともに、膜に欠陥や不純物が取り込まれ膜質が十分とはいえない。また、HfOとSiOへの相分離が生じる可能性があり膜の安定性も十分とはいえない。
このため、下地となるシリコンウエハ表面を希フッ酸で洗浄し、その上に直接、CVDによるハフニウムシリケート膜を形成した後に、プラズマによる酸化処理およびプラズマによる窒化処理を実施して、シリコンウエハとハフニウムシリケート膜との間の界面制御および膜の改質を実現する技術が提案されている(非特許文献1)。この文献では、ハフニウムシリケート膜は、ハフニウム原料としてHTB(ハフニウムテトラターシャリブトキサイド)を用い、シリコン原料としてTEOS(テトラエトキシシラン)を用いて、MO−CVD(有機金属CVD)により成膜している。
しかしながら、上記技術を用いてさらに薄膜のハフニウムシリケート膜を形成しようとすると、CVDによるハフニウムシリケート膜のラフネスが大きく、ゲート絶縁膜として絶縁性が不十分となる可能性がある。
Inumiya et al. 2003 Symposium onVLSI Technology Digest of Technical Papers, June 10-12, 2003
本発明はかかる事情に鑑みてなされたものであって、膜厚が薄いのにもかかわらず表面ラフネスが良好なハフニウムシリケート系材料からなるゲート絶縁膜を形成することができるゲート絶縁膜の形成方法を提供することを目的とする。また、このような方法を実行するためのコンピュータ読取可能な記憶媒体およびコンピュータプログラムを提供することを目的とする。
上記課題を解決するため、本発明の第1の観点では、SiO容量換算膜厚が1.45nm以下のゲート絶縁膜をシリコン基板上に形成するゲート絶縁膜の形成方法であって、シリコン基板の表面を洗浄し実質的に酸素が存在しない清浄面にする工程と、アミド系有機ハフニウム化合物とシリコン含有原料とを用いたCVDプロセスにより、前記シリコン基板の清浄面にハフニウムシリケート膜を成膜する工程と、前記ハフニウムシリケート膜に酸化処理を施す工程と、前記酸化処理を施した後のハフニウムシリケート膜に窒化処理を施す工程とを有することを特徴とするゲート絶縁膜の形成方法を提供する。
上記第1の観点において、前記シリコン含有原料としてはアミド系有機シリコン化合物を用いることができる。また、前記アミド系有機ハフニウム化合物としてテトラキスジエチルアミノハフニウムを、前記アミド系有機シリコン化合物としてテトラキスジメチルアミノシランを好適に用いることができる。さらに、前記酸化処理および前記窒化処理は、プラズマを用いて実施することができる。また、前記酸化処理および前記窒化処理は、1つのプラズマ処理装置にて連続して行うことができる。前記酸化処理および前記窒化処理は、スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて行われることが好ましい。
本発明の第2の観点では、SiO容量換算膜厚が1.45nm以下のゲート絶縁膜をシリコン基板上に形成するゲート絶縁膜の形成方法であって、シリコン基板の表面を洗浄し実質的に酸素が存在しない清浄面にする工程と、前記シリコン基板の清浄面にシリコン酸化物またはシリコン酸窒化物からなる下地膜を形成する工程と、アルコキシド系有機ハフニウム化合物とアルコキシド系有機シリコン化合物であるシリコン含有原料とを用いたCVDプロセスにより、前記下地膜の上にハフニウムシリケート膜を成膜する工程と、前記ハフニウムシリケート膜に窒化処理を施す工程とを有することを特徴とするゲート絶縁膜の形成方法を提供する。
上記第2の観点において、前記アルコキシド系有機ハフニウム化合物としてハフニウムテトラターシャリブトキサイドを、前記アルコキシド系有機シリコン化合物としてテトラエトキシシランを好適に用いることができる。さらに、前記下地膜の膜厚が0.4nm以上であることが好ましい。さらにまた、前記窒化処理は、プラズマを用いて実施されることが好ましく、この際にスロットアンテナによりマイクロ波を放射して形成するプラズマを用いて行われることが好ましい。さらにまた、前記窒化処理に先立ってハフニウムシリケート膜に酸化処理を施すことが好ましく、この際の酸化処理は、プラズマを用いて実施されることが好ましい。この酸化処理も、スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて行われることが好ましい。さらにまた、前記窒化処理および前記酸化処理をプラズマで実施する場合において、これらを1つのプラズマ処理装置にて連続して行うことが好ましい。さらにまた、前記下地膜を形成する処理は、紫外線励起ラジカルによる処理、リモートプラズマによる処理のいずれかまたは両方により行うことが好ましい。この中では、紫外線励起ラジカルによる酸化処理、または紫外線励起ラジカルによる酸化処理とリモートプラズマによる窒化処理が特に好ましい。
本発明の第3の観点では、SiO容量換算膜厚が1.45nm以下のゲート絶縁膜をシリコン基板上に形成するゲート絶縁膜の形成方法であって、シリコン基板の表面を洗浄し実質的に酸素が存在しない清浄面にする工程と、テトラキスジエチルアミノハフニウムとテトラキスジメチルアミノシランとを用いたCVDプロセスにより、前記シリコン基板の清浄面にハフニウムシリケート膜を成膜する工程と、スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて前記ハフニウムシリケート膜に酸化処理を施す工程と、スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて前記酸化処理を施した後のハフニウムシリケート膜に窒化処理を施す工程とを有することを特徴とするゲート絶縁膜の形成方法を提供する。
上記第3の観点において、前記ハフニウムシリケート膜を成膜する工程は、成膜温度を500〜650℃の範囲にして行われることが好ましく、特に500〜550℃の範囲にして行われることが好ましい。また、前記ハフニウムシリケート膜を成膜する工程は、相対的に高温でかつ相対的にSi濃度が高い膜を形成する第1工程と、相対的に低温でかつ相対的にSi濃度が低い膜を形成する第2工程とを有することが好ましい。さらに、前記ハフニウムシリケート膜を成膜する工程は、成膜圧力を600Pa以下にして行われることが好ましい。さらにまた、前記ハフニウムシリケート膜を成膜する工程は、酸素分圧を40Pa以下にして行われることが好ましい。前記ハフニウムシリケート膜を成膜する工程は、テトラキスジエチルアミノハフニウムとテトラキスジメチルアミノシランの流量比を1以上にして行われることが好ましい。
本発明の第4の観点では、SiO容量換算膜厚が1.45nm以下のゲート絶縁膜をシリコン基板上に形成するゲート絶縁膜の形成方法であって、シリコン基板の表面を洗浄し実質的に酸素が存在しない清浄面にする工程と、前記シリコン基板の清浄面にシリコン酸化物またはシリコン酸窒化物からなる下地膜を形成する工程と、ハフニウムテトラターシャリブトキサイドとテトラエトキシシランとを用いたCVDプロセスにより、前記下地膜の上にハフニウムシリケート膜を成膜する工程と、スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて前記ハフニウムシリケート膜に酸化処理を施す工程と、スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて前記酸化処理を施した後のハフニウムシリケート膜に窒化処理を施す工程とを有することを特徴とするゲート絶縁膜の形成方法を提供する。
上記第4の観点において、前記下地膜を形成する処理は、紫外線励起ラジカルによる処理、リモートプラズマによる処理のいずれかまたは両方により行うことが好ましい。この中では、紫外線励起ラジカルによる酸化処理、または紫外線励起ラジカルによる酸化処理とリモートプラズマによる窒化処理が特に好ましい。
本発明の第1〜第4の観点において、前記シリコン基板の表面を洗浄する工程は、フッ酸系洗浄剤により好適に行うことができる。また、ゲート絶縁膜のSiO容量換算膜厚が1.4nm以下であることが好ましく、1.2nm以下が一層好ましい。
本発明の第5の観点では、コンピュータに制御プログラムを実行させるソフトウエアが記憶されたコンピュータ読取可能な記憶媒体であって、前記制御プログラムは、実行時に、アミド系有機ハフニウム化合物とシリコン含有原料とを用いたCVDプロセスにより、表面が実質的に酸素が存在しない清浄面となるように洗浄されたシリコン基板の清浄面にハフニウムシリケート膜を成膜する工程と、前記ハフニウムシリケート膜に酸化処理を施す工程と、前記酸化処理を施した後のハフニウムシリケート膜に窒化処理を施す工程とを処理システムに実施させ、SiO容量換算膜厚が1.45nm以下のゲート絶縁膜をシリコン基板上に形成するように処理システムを制御する、コンピュータ読取可能な記憶媒体を提供する。
本発明の第6の観点では、コンピュータ上で動作し、実行時に、アミド系有機ハフニウム化合物とシリコン含有原料とを用いたCVDプロセスにより、表面が実質的に酸素が存在しない清浄面となるように洗浄されたシリコン基板の清浄面にハフニウムシリケート膜を成膜する工程と、前記ハフニウムシリケート膜に酸化処理を施す工程と、前記酸化処理を施した後のハフニウムシリケート膜に窒化処理を施す工程とを処理システムに実施させ、SiO容量換算膜厚が1.45nm以下のゲート絶縁膜をシリコン基板上に形成するように処理システムを制御するソフトウエアを含むコンピュータプログラムを提供する。
本発明の第7の観点では、コンピュータに制御プログラムを実行させるソフトウエアが記憶されたコンピュータ読取可能な記憶媒体であって、前記制御プログラムは、実行時に、表面が実質的に酸素が存在しない清浄面となるように洗浄されたシリコン基板の清浄面にシリコン酸化物またはシリコン酸窒化物からなる下地膜を形成する工程と、アルコキシド系有機ハフニウム化合物とアルコキシド系有機シリコン化合物であるシリコン含有原料とを用いたCVDプロセスにより、前記下地膜の上にハフニウムシリケート膜を成膜する工程と、前記ハフニウムシリケート膜に窒化処理を施す工程とを処理システムに実施させ、SiO容量換算膜厚が1.45nm以下のゲート絶縁膜をシリコン基板上に形成するように処理システムを制御する、コンピュータ読取可能な記憶媒体を提供する。
コンピュータ上で動作し、実行時に、表面が実質的に酸素が存在しない清浄面となるように洗浄されたシリコン基板の清浄面にシリコン酸化物またはシリコン酸窒化物からなる下地膜を形成する工程と、アルコキシド系有機ハフニウム化合物とアルコキシド系有機シリコン化合物であるシリコン含有原料とを用いたCVDプロセスにより、前記下地膜の上にハフニウムシリケート膜を成膜する工程と、前記ハフニウムシリケート膜に窒化処理を施す工程とを処理システムに実施させ、SiO容量換算膜厚が1.45nm以下のゲート絶縁膜をシリコン基板上に形成するように処理システムを制御するソフトウエアを含むコンピュータプログラムを提供する。
本発明の第1の観点および第3の観点によれば、シリコン基板の表面を洗浄して実質的に酸素が存在しない状態の清浄面とした後、MO−CVDにより直接に前記清浄面にハフニウムシリケート膜を形成し、その後ハフニウムシリケート膜に酸化処理および窒化処理を行って改質し、ゲート酸化膜を形成するに際し、ハフニウム原料として分解しやすいアミド系有機ハフニウム化合物を用いるので、均一に吸着しやすく、膜厚がSiO容量換算膜厚(EOT)で1.45nm以下と薄いものであってもゲート絶縁膜の表面粗さを小さいものとすることができ、リーク電流を小さくすることができる。
本発明の第2の観点および第4の観点によれば、シリコン基板の表面を洗浄して実質的に酸素が存在しない状態の清浄面とし、その上にシリコン酸化膜またはシリコン酸窒化膜からなる下地膜を形成した後、アルコキシド系有機ハフニウム化合物とシリコン原料とを用いたMO−CVDによりハフニウムシリケート膜を形成し、その後ハフニウムシリケート膜に窒化処理を行って改質し、ゲート酸化膜を形成するが、アルコキシド系有機ハフニウム化合物を用いてハフニウムシリケート膜を成膜する場合には、下地膜の存在により、膜厚がSiO容量換算膜厚(EOT)で1.45nm以下と薄いものであってもゲート絶縁膜の表面粗さを小さいものとすることができ、リーク電流を小さくすることができる。
以下、添付図面を参照して、本発明の実施の形態について説明する。
[第1の実施形態]
図1は本発明の第1の実施形態に係るゲート絶縁膜の形成方法を説明するための工程図である。
本実施形態では、まず、図1の(a)に示すように、シリコンウエハ1を例えば希フッ酸(DHF)溶液に浸漬することによりシリコンウエハ1の表面を洗浄し、表面に実質的に酸素のない清浄な状態とする(工程1)。希フッ酸としては1%フッ酸(HF分が0.5vol%)を用いることができ、例えば室温で1〜3分間処理する。
次いで、図1の(b)に示すように、有機金属を用いたCVD(MO−CVD)によりハフニウムシリケート(HfSiOx)膜2を成膜する(工程2)。この際に、成膜原料として、ハフニウム原料とシリコン原料と酸化剤とを用いるが、本実施形態では、ハフニウム原料としてアミド系有機ハフニウム化合物、例えばTDEAH(テトラキスジエチルアミノハフニウム)を用い、シリコン原料としては、ハフニウム原料と同様、アミド系有機シリコン化合物、例えばTDMAS(テトラキスジメチルアミノシラン)を用いる。
TDEAH、TDMASの分子構造は、それぞれ以下の(1)式および(2)式の通りであり、分子の中心にあるHfおよびSiは4つのNと結合しており、TDEAHでは各Nに2つのエチル基が結合しており、TDMASでは各Nに2つのメチル基が結合している。
Figure 0004526995
その後、図1の(c)に示すように、上記のようにして成膜したハフニウムシリケート膜2に、プラズマ酸化処理を施す(工程3)。このプラズマ酸化処理は、ハフニウムシリケート膜2の酸素欠陥を埋め、残存しているC等の不純物を除去するとともに、シリコンウエハ1とハフニウムシリケート(HfSiOx)膜2の界面に薄い酸化膜3を形成してこれらの界面モホロジーを良好にする作用を有する。このプラズマ酸化処理は、ハフニウムシリケート膜2にダメージを与えない観点から、電子温度が低く、かつ高密度なプラズマを用いることが好ましい。例えば、スロットアンテナを用いたマイクロ波プラズマ、誘導結合プラズマ(ICP)、表面反射波プラズマ、マグネトロンプラズマが用いられる。
引き続き、図1の(d)に示すように、プラズマ酸化処理を施したハフニウムシリケート膜2にプラズマ窒化処理を施す(工程4)。このプラズマ窒化処理は、ハフニウムシリケートがHfOとSiOとに相分離することを防止するとともに、窒化により誘電率をさらに上昇させる作用を有する。このプラズマ窒化処理も、ハフニウムシリケート膜2にダメージを与えない観点から、電子温度が低く、かつ高密度なプラズマを用いることが好ましく、同様に、スロットアンテナを用いたマイクロ波プラズマ、誘導結合プラズマ(ICP)、表面反射波プラズマ、マグネトロンプラズマ等を用いることができる。
本実施形態では、このような一連の工程により、EOT(Equivalent Oxide Thickness)で1.45nm以下のゲート絶縁膜4を形成する。
このように、本実施形態では、工程2のハフニウムシリケート膜2の成膜の際に、ハフニウム原料として、アミド系有機ハフニウム化合物、例えばTDEAHを用い、シリコン原料として、アミド系有機シリコン化合物、例えばTDMASを用いるが、これらは、上記構造式に示すように、中心にある金属原子の周囲に4つのN原子が存在するので金属原子とN原子の間で切れやすく、分子構造が小さい状態でシリコンウエハに吸着する。したがって、シリコンウエハのDHF洗浄面に直接成膜する場合に、均一に吸着しやすく、膜厚がEOTで1.45nm以下と薄いものであってもゲート絶縁膜の表面粗さを中心線粗さRaで0.3nmより小さいものとすることができ、リーク電流を小さくすることができる。
例えば、従来のHTB−TEOS系の原料を用いて、希フッ酸処理したシリコンウエハ上に直接にハフニウムシリケート膜を成膜し、膜厚がEOTで1.45nm以下になると、その後同様にプラズマ酸化処理およびプラズマ窒化処理を行ってもゲート絶縁膜の表面粗さが中心線粗さRaで0.35nm程度で表面粗さが改善しない。これに対し、本実施形態のTDEAH−TDMAS系の原料を用いて基板に成膜した場合には、ゲート絶縁膜の膜厚がEOTで1.45nm以下であっても、ゲート絶縁膜の表面粗さを中心線粗さRaで0.2〜0.25nmと小さくすることができ、ゲート絶縁膜を薄膜化してもリーク電流を小さくすることがでる。
ゲート絶縁膜の膜厚はEOTで1.4nm以下が好ましく、1.2nm以下がより好ましい。さらに好ましくは1.0nm以下である。このように本実施形態ではハフニウムシリケート膜が薄い膜であっても表面粗さの小さい膜を形成することができ、リーク電流を許容範囲にすることができる。
実際のデバイスプロセスにおいては、このようにしてゲート絶縁膜4を形成した後、ハフニウムシリケート膜2の上にゲート電極材料、たとえばポリシリコンを成膜し、次いで、イオン注入により必要な不純物ドープを行い、さらに活性化アニールを行った後、エッチングを行ってゲート電極を形成し、さらにシリコンウエハの主面にイオン注入により拡散領域を形成し、MOS型トランジスタを製造する。
次に、本実施形態の方法を実現するためのシステムの例について説明する。
図2は本発明の方法を実現するための処理システムの例を示す図である。この処理システム100は、工程1の希フッ酸洗浄を行った後のウエハに対して工程2以降の処理を行ものである。
図2に示すように、この処理システム100は、MO−CVDによりハフニウムシリケート膜を成膜する2つの成膜装置11,12、およびハフニウムシリケート膜に対してプラズマ酸化処理およびプラズマ窒化処理を施すプラズマ処理装置13,14を有しており、これら成膜装置11,12,およびプラズマ処理装置13,14は、六角形をなすウエハ搬送室15の4つの辺にそれぞれ対応して設けられている。また、ウエハ搬送室15の他の2つの辺にはそれぞれロードロック室16,17が設けられている。これらロードロック室16,17のウエハ搬送室15と反対側にはウエハ搬入出室18が設けられており、ウエハ搬入出室18のロードロック室16,17と反対側にはウエハWを収容可能な3つのフープ(FOUP)Fを取り付けるポート19,20,21が設けられている。なお、成膜装置11と12、およびプラズマ処理装置13と14は、それぞれ同じ構造を有している。
成膜装置11,12およびプラズマ処理装置13,14およびロードロック室16,17は、同図に示すように、ウエハ搬送室15の各辺にゲートバルブGを介して接続され、これらは各ゲートバルブGを開放することによりウエハ搬送室15と連通され、各ゲートバルブGを閉じることによりウエハ搬送室15から遮断される。また、ロードロック室16,17のウエハ搬入出室18に接続される部分にもゲートバルブGが設けられており、ロードロック室16,17は、ゲートバルブGを開放することによりウエハ搬入出室18に連通され、これらを閉じることによりウエハ搬入出室18から遮断される。
ウエハ搬送室15内には、成膜装置11,12、プラズマ処理装置13,14、およびロードロック室16,17に対して、被処理体であるウエハWの搬入出を行うウエハ搬送装置22が設けられている。このウエハ搬送装置22は、ウエハ搬送室15の略中央に配設されており、回転および伸縮可能な回転・伸縮部23の先端にウエハWを保持する2つのブレード24a,24bを有しており、これら2つのブレード24a,24bは互いに反対方向を向くように回転・伸縮部13に取り付けられている。なお、このウエハ搬送室15内は所定の真空度に保持されるようになっている。
ウエハ搬入出室18の天井部にはHEPAフィルタ(図示せず)が設けられており、このHEPAフィルタを通過して有機物やパーティクル等が除去された清浄な空気がウエハ搬入出室18内にダウンフロー状態で供給され、大気圧の清浄空気雰囲気でウエハWの搬入出が行われるようになっている。ウエハ搬入出室18のフープF取り付け用の3つのポート19,20,21にはそれぞれシャッター(図示せず)が設けられており、これらポート19,20,21にウエハWを収容したまたは空のフープが直接取り付けられ、取り付けられた際にシャッターが外れて外気の侵入を防止しつつウエハ搬入出室18と連通するようになっている。また、ウエハ搬入出室18の側面にはアライメントチャンバー25が設けられており、そこでウエハWのアライメントが行われる。
ウエハ搬入出室18内には、フープFに対するウエハWの搬入出およびロードロック室16,17に対するウエハWの搬入出を行うウエハ搬送装置26が設けられている。このウエハ搬送装置26は、2つの多関節アームを有しており、フープFの配列方向に沿ってレール28上を走行可能となっており、その先端のハンド27上にウエハWを載せてその搬送を行う。なお、図2では一方のハンド27がウエハ搬入出室18に存在し、他方のハンドはフープF内に挿入されている状態を示している。
処理システム100の構成部、例えば成膜装置11,12、プラズマ処理装置13,14、ウエハ搬送装置22,26等は、コンピュータからなる制御部300に接続されて制御される構成となっている。また、制御部300には、工程管理者がシステムを管理するためにコマンドの入力操作等を行うキーボードや、システムの稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース301が接続されている。さらに、制御部300には、システムで実行される各種処理を制御部300の制御にて実現するための制御プログラムや、処理条件に応じて各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部302が接続されている。レシピはハードディスクや半導体メモリーに記憶されていてもよいし、CDROM、DVD等の可搬性の記憶媒体に収容された状態で記憶部302の所定位置にセットするようになっていてもよい。さらに、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。そして、必要に応じて、ユーザーインターフェース301からの指示等にて任意のレシピを記憶部302から呼び出して制御部300に実行させることで、制御部300の制御下で、処理システムでの所望の処理が行われる。なお、制御部300は、各構成部を直接制御するようにしてもよいし、各構成部に個別のコントローラを設けそれらを介して制御するようにしてもよい。
このような処理システム100においては、まず、図示しない希フッ酸洗浄装置で希フッ酸洗浄処理および乾燥処理が行われたウエハを収容したフープFがローディングされる。
次いで、大気圧の清浄空気雰囲気に保持されたウエハ搬入出室18内のウエハ搬送装置26により、フープFから工程1の希フッ酸処理を施して清浄面が形成されたウエハWを一枚取り出してアライメントチャンバー25に搬入し、ウエハWの位置合わせを行う。引き続き、ウエハWをロードロック室16,17のいずれかに搬入し、そのロードロック内を真空引きした後、ウエハ搬送室15内のウエハ搬送装置22によりそのロードロック内のウエハを取り出し、ウエハWを成膜装置11または12に装入して、工程2のハフニウシリケート膜の成膜を行う。この際に、フープFから成膜装置までの間、ウエハW表面が清浄状態に維持され、その清浄状態のままウエハWが成膜装置11または12に装入される。ハフニウムシリケート膜成膜後のウエハWを引き続きプラズマ処理装置13または14に装入して工程3のプラズマ酸化処理および工程4のプラズマ窒化処理を行う。その後成膜後のウエハWをウエハ搬送装置22によりロードロック室16,17のいずれかに搬入し、その中を大気圧に戻した後、ウエハ搬入出室18内のウエハ搬送装置26によりロードロック室内のウエハWを取り出し、フープFのいずれかに収容される。このような動作を1ロットのウエハWに対して行い、1セットの処理が終了する。このような処理により上述したゲート絶縁膜4が形成される。
次に、工程2のハフニウムシリケート膜2の形成に用いられる成膜装置11について説明する。
図3は、成膜装置11を示す断面図である。この成膜装置11は、気密に構成された略円筒状のチャンバー31を有しており、その中には被処理体であるウエハWを水平に支持するためのサセプタ32がその中央下部に設けられた円筒状の支持部材33により支持された状態で配置されている。このサセプタ32はAlN等のセラミックスからなっている。また、サセプタ32にはヒーター35が埋め込まれており、このヒーター35にはヒーター電源36が接続されている。一方、サセプタ32の上面近傍には熱電対37が設けられており、熱電対37の信号はコントローラ38に伝送されるようになっている。そして、コントローラ38は熱電対37の信号に応じてヒーター電源36に指令を送信し、ヒーター35の加熱を制御してウエハWを所定の温度に制御するようになっている。
なお、チャンバー31の内壁、およびサセプタ32および支持部材33の外周には、付着物が堆積することを防止するための石英ライナー39が設けられている。石英ライナー39とチャンバー31の壁部との間にはパージガス(シールドガス)を流すようになっており、これにより壁部へ付着物が堆積することが防止されコンタミネーションが防止される。また、石英ライナー39はチャンバー31内のメンテナンスが効率的に行われるように取り外しが可能となっている。
チャンバー31の天壁31aには、円形の孔31bが形成されており、そこからチャンバー31内へ突出するシャワーヘッド40が嵌め込まれている。シャワーヘッド40は、後述するガス供給機構60から供給された成膜用のガスをチャンバー31内に吐出するためのものであり、その上部には有機金属原料ガスが導入される第1の導入路41と、酸化剤としての酸素ガスが導入される第2の導入路42とを有している。シャワーヘッド40の内部には上下2段に空間43、44が設けられている。上側の空間43には第1の導入路41が繋がっており、この空間43から第1のガス吐出路45がシャワーヘッド40の底面まで延びている。下側の空間44には第2の導入路42が繋がっており、この空間44から第2のガス吐出路46がシャワーヘッド40の底面まで延びている。すなわち、シャワーヘッド40は、金属原料ガスと酸化剤とが混じることなく、空間43,44で均一に拡散してそれぞれ独立して吐出路45および46から吐出するポストミックスタイプとなっている。
チャンバー31の底壁には、下方に向けて突出する排気室51が設けられている。排気室51の側面には排気管52が接続されており、この排気管52には排気装置53が接続されている。そしてこの排気装置53を作動させることによりチャンバー31内を所定の真空度まで減圧することが可能となっている。
チャンバー31の側壁には、ウエハ搬送室15との間でウエハWの搬入出を行うための搬入出口54と、この搬入出口54を開閉するゲートバルブGとが設けられている。
ガス供給機構60は、ハフニウム原料であるTDEAHを貯留するハフニウム原料タンク61と、シリコン原料であるTDMASを貯留するシリコン原料タンク62と、キャリアガスであるNガスを供給するNガス供給源67,68と、酸化剤であるOガスを供給するOガス源73とを有している。ハフニウム原料およびシリコン原料はオクタン等の有機溶媒に希釈して用いることもできる。キャリアガスとしてはNガスを用いてもよい。
ハフニウム原料タンク61にはHeガス等の圧送ガスが導入され、その中の液体状のTDEAHが配管63を介して気化ユニット65に導かれる。一方、シリコン原料タンク62にもHeガス等の圧送ガスが導入され、その中の液体状のTDMASが配管64を介して気化ユニット66に導かれる。
気化ユニット65で気化されたTDEAHは、Nガス供給源67から配管69を介して気化ユニット65に導入されたNガスによって配管71を搬送される。一方、気化ユニット66で気化されたTDMASは、Nガス供給源68から配管70を介して気化ユニット66に導入されたNガスによって配管72を搬送される。そして、配管72は配管71に接続され、ガス化されたTDEAHとTDMASは配管71内を合流してシャワーヘッド40の第1の導入路41に導かれる。Nガスの代わりにAr等他の不活性ガスを用いてもよい。
酸化剤であるOガスを供給するOガス源73には、配管74が接続されており、Oガス源73からのOガスは配管74を搬送されてシャワーヘッド40の第2の導入路42に導かれる。酸化剤としては、Oガスの他、オゾン、清浄空気、ラジカル酸素、NOガス、NOガス、NOガス等を用いることができる。
なお、気体を搬送する配管69,70,74には、マスフローコントローラ77およびマスフローコントローラ77を挟んで2つのバルブ78が設けられている。また、配管71,74からは、それぞれ排気ラインに繋がるプリフロー配管75,76が分岐している。また、配管71,74のシャワーヘッド40近傍、およびプリフロー配管75,76の分岐点近傍には、バルブ80が設けられている。さらに、液体を搬送する配管63,64には、液体マスフローコントローラ79が設けられている。
このように構成された成膜装置においては、まず、チャンバー31内を排気して圧力を80〜800Pa程度とし、ヒーター35によりウエハWを450〜700℃、好ましくは500〜650℃に加熱する。
この状態でハフニウム原料タンク61からのTDEAHを気化ユニット65で気化させ、シリコン原料タンク62からのTDMASを気化ユニット66で気化させて、プリフローライン75に流し、O供給源73からのOガスをプリフローライン76に流して所定時間プリフローを行った後、バルブ80を切り換えてTDEAHおよびTDMASを第1の導入路41へ供給し、Oガスを第2の導入路42へ供給して、それぞれ、第1のガス吐出路45および第2のガス吐出路46から吐出し、成膜を開始する。これにより、加熱されたウエハW上でTDEAHとTDMASの酸化反応が生じ、ウエハW上にハフニウムシリケート膜が成膜される。
この際のガス流量は、TDEAH(液体):0.015〜0.5mL/min、TDMAS(液体):0.015〜0.6mL/min、各Nガス:0〜900mL/min、Oガス:100〜1000mL/min程度が例示される。また、成膜の際のチャンバー31内の圧力は、80〜800Paが例示される。
このようにして、アミド系有機ハフニウム化合物であるTDEAHと、アミド系有機シリコン化合物であるTDMASを用いることにより、上述したように表面粗さが極めて小さいハフニウムシリケート膜を形成することができる。
このようなハフニウムシリケート膜を成膜する際のプロセス条件について具体的に説明する。
(1)成膜温度の影響
図4は、横軸に成膜の際の温度をとり、縦軸にSiOを基準にしたリーク電流値(Δlg=lg/lg SiO)をSiO容量換算膜厚EOTで規格化した規格化リーク電流値Δlgおよびハフニウムシリケート膜のSi濃度をとって、これらの関係を示す図である。また、図5は、横軸に成膜温度をとり縦軸にEOTの値から標準条件でのEOT(EOTstd)を引いたΔEOTおよびハフニウムシリケート膜のSi濃度をとって、これらの関係を示す図である。なお、ここでの温度以外のプロセス条件は、圧力:280Pa、プリフローO流量:2.5L/min、TDEAT/TDMAS/O流量:56.3/56.3/500(mL/min)、後処理:後述のSPAによる酸化(266Pa、10sec)および窒化(6.7Pa、360sec)である。
図4に示すように、成膜温度が上昇するほどハフニウムシリケート膜中のSi濃度が上昇し、規格化リーク電流値Δlgが低下していく。すなわち、温度が上昇するほど膜質が良好になる。一方、図5に示すように、成膜温度が550℃以下になるとEOTが低下する傾向にあり、現在指向されているゲート絶縁膜の薄膜化に対して好ましい。しかし、図4に示すように成膜温度を低温化すると規格化リーク電流値Δlgが上昇するので、成膜温度はリーク電流が許容可能な範囲でできるだけ低温化すればよく、このような観点からは500〜550℃が好ましい。
薄膜化と低リーク電流化を両立させるためには、第1段として例えば600℃以上でSiリッチの膜を形成した後、第2段として例えば550℃以下でHfリッチの膜を形成するという2ステップ成膜が考えられる。
(2)成膜圧力の影響
図6は、横軸にEOTをとり縦軸にリーク電流値をとって、成膜の際のチャンバー内圧力を変化させた場合のこれらの関係を示す図であり、図7は、横軸に成膜の際の圧力をとり、縦軸に規格化リーク電流値Δlgおよびハフニウムシリケート膜のSi濃度をとって、これらの関係を示す図である。なお、ここでの圧力以外のプロセス条件は、温度が590℃の他、図4の場合と同じである。
これらの図に示すように、成膜圧力が上昇するほどハフニウムシリケート膜中のSi濃度が上昇し、EOTおよび規格化リーク電流値Δlgは圧力が低下するほど低下する傾向を示し、600Pa以下になるとEOTが1.45nm以下となり、400Pa以下になるとEOTが1.4nm以下となる。また、リーク電流も600Pa以下で小さくなる傾向となる。したがって、成膜の際のチャンバー内の圧力は600Pa以下が好ましく、400Pa以下がより好ましい。圧力の下限は特にないが、現実的には100Pa程度となる。
(3)酸素分圧の影響
図8は、横軸に酸素分圧をとり縦軸にΔEOTおよびSi濃度をとって、これらの関係を示す図である。この図に示すように、酸素分圧を低下させるほどEOTを薄くすることができる。特に、酸素分圧が40Pa以下においてEOTの低下が顕著となる。ただし、酸素分圧によってハフニウムシリケート膜中のSi濃度はほとんど変化せず、規格化リーク電流値Δlgの値は酸素分圧を変化させてもほとんど変化しない。
(4)原料流量比の影響
図9は、横軸にTDEAH/TDMAS流量比をとり縦軸にΔEOTおよびSi濃度をとって、これらの関係を示す図である。この図に示すように、TDEAHが増加するほどEOTを薄くできることがわかる。このような観点から、TDEAH/TDMAS流量比は1以上が好ましい。なお、TDEAH/TDMAS流量比によって膜中のSi濃度も55〜75%の範囲で変化する。
次に、工程3のプラズマ酸化処理および工程4のプラズマ窒化処理を施すプラズマ処理装置13について説明する。図10は、プラズマ処理装置13を示す断面図である。
このプラズマ処理装置13は、マイクロ波プラズマにより酸化処理および窒化処理を行う。このプラズマ処理装置13は、気密に構成され、接地された略円筒状のチャンバー101を有している。チャンバー101の底壁101aの略中央部には円形の開口部110が形成されており、底壁101aには、この開口部110と連通し、下方に向けて突出する排気室111が設けられている。チャンバー101内には被処理基板であるウエハWを水平に支持するためのAlN等のセラミックスからなるサセプタ102が設けられている。このサセプタ102は、排気室111の底部中央から上方に延びる円筒状のAlN等のセラミックスからなる支持部材103により支持されている。サセプタ102の外縁部にはウエハWをガイドするためのガイドリング104が設けられている。また、サセプタ102には抵抗加熱型のヒーター105が埋め込まれており、このヒーター105にはヒーター電源106が接続されている。一方、サセプタ102の上面近傍には熱電対107が設けられており、熱電対107の信号はコントローラ108に伝送されるようになっている。そして、コントローラ108は熱電対107の信号に応じてヒーター電源106に指令を送信し、ヒーター105の加熱を制御してウエハWを所定の温度に制御するようになっている。このとき、例えば室温から800℃まで範囲で温度制御可能となっている。なお、チャンバー101の内周には、石英からなる円筒状のライナー109が設けられている。
サセプタ102には、ウエハWを支持して昇降させるためのウエハ支持ピン(図示せず)がサセプタ102の表面に対して突没可能に設けられている。
チャンバー101の側壁には環状をなすガス導入部材115が設けられており、このガス導入部材115にはガス供給系116が接続されている。ガス導入部材はシャワー状に配置してもよい。このガス供給系116は、Arガス供給源117、Nガス供給源118、Oガス供給源119を有しており、これらガスが、それぞれガスライン120を介してガス導入部材115に至り、ガス導入部材115からチャンバー101内に導入される。なお、ガスライン120の各々には、マスフローコントローラ121およびその前後の開閉バルブ122が設けられている。
上記排気室111の側面には排気管123が接続されており、この排気管123には高速真空ポンプを含む排気装置124が接続されている。そしてこの排気装置124を作動させることによりチャンバー101内のガスが、排気室111の空間111a内へ均一に排出され、排気管123を介して排気される。これによりチャンバー101内は所定の真空度、例えば0.133Paまで高速に減圧することが可能となっている。
チャンバー101の側壁には、ウエハ搬送室15との間でウエハWの搬入出を行うための搬入出口125と、この搬入出口125を開閉するゲートバルブGとが設けられている。
チャンバー101の上部は開口部となっており、この開口部の周縁部に沿ってリング状の支持部127が設けられており、この支持部127に誘電体、例えば石英やAl等のセラミックスからなり、マイクロ波を透過するマイクロ波透過板128がシール部材129を介して気密に設けられている。したがって、チャンバー101内は気密に保持される。
マイクロ波透過板128の上方には、サセプタ102と対向するように、円板状の平面アンテナ部材131が設けられている。この平面アンテナ部材131はチャンバー101の側壁上端に係止されている。平面アンテナ部材131は、例えば表面が金メッキされた銅板またはアルミニウム板からなり、多数のマイクロ波放射孔132が所定のパターンで貫通して形成された構成となっている。このマイクロ波放射孔132は、例えば長溝状のスロットからなり、隣接するスロット同士が「T」字状に配置され、これら複数のスロットが同心円状に配置されている。なお、マイクロ波放射孔132は、円形状の貫通孔等他の形状であってもよい。この平面アンテナ部材131の上面には、真空よりも大きい誘電率を有する遅波材133が設けられている。チャンバー101の上面には、これら平面アンテナ部材131および遅波材133を覆うように、例えばアルミニウムやステンレス鋼等の金属材からなるシールド蓋体134が設けられている。チャンバー101の上面とシールド蓋体134とはシール部材135によりシールされている。シールド蓋体134には、図示しない冷却水流路が形成されており、そこに冷却水を通流させることにより、平面アンテナ131、マイクロ波透過板128、遅波材133、シールド蓋体134を冷却するようになっている。なお、シールド蓋体134は接地されている。
シールド蓋体134の上壁の中央には開口部136が形成されており、この開口部には導波管137が接続されている。この導波管137の端部には、マッチング回路138を介してマイクロ波発生装置139が接続されている。これにより、マイクロ波発生装置139で発生した例えば周波数2.45GHzのマイクロ波が導波管137を介して上記平面アンテナ部材131へ伝搬されるようになっている。なお、マイクロ波の周波数としては、8.35GHz、1.98GHz等を用いることもできる。
導波管137は、上記シールド蓋体134の開口部136から上方へ延出する断面円形状の同軸導波管137aと、この同軸導波管137aの上端部に接続された水平方向に延びる断面矩形状の矩形導波管137bとを有している。矩形導波管137bの同軸導波管137aとの接続部側の端部はモード変換器140となっている。同軸導波管137aの中心には内導体141が延在しており、この内導体141の下端部は平面アンテナ部材131の中心に接続固定されている。
このように構成されたプラズマ処理装置13においては、ゲートバルブGを開にして搬入出口125からハフニウムシリケート膜が形成されたウエハWをチャンバー101内に搬入し、サセプタ102上に載置する。
まず、ウエハWに成膜したハフニウムシリケート膜に対して、プラズマ酸化処理を施す。このプラズマ酸化処理においては、ガス供給系116のArガス供給源117およびOガス供給源119から、ArガスおよびOガスを所定の流量でガス導入部材115を介してチャンバー101内に導入し、所定の圧力に維持する。この際の条件としては、例えば流量を、Arガス:2000mL/min、Oガス:200mL/minとし、チャンバー内圧力を6.7〜267Pa、例えば267Paとする。
次いで、マイクロ波発生装置139からのマイクロ波をマッチング回路138を経て導波管137に導く。マイクロ波は、矩形導波管137b、モード変換器140、および同軸導波管137aを順次通って平面アンテナ部材131に供給され、平面アンテナ部材131からマイクロ波透過板128を経てチャンバー101内におけるウエハWの上方空間に放射される。マイクロ波は、矩形導波管137b内ではTEモードで伝搬し、このTEモードのマイクロ波はモード変換器140でTEMモードに変換されて、同軸導波管137a内を平面アンテナ部材131に向けて伝搬されていく。
平面アンテナ部材131の透過孔132からマイクロ波透過板128を経てチャンバー101に放射されたマイクロ波により、チャンバー101内ではArガスおよびOガスがプラズマ化し、このプラズマによりハフニウムシリケート膜を酸化処理する。このマイクロ波プラズマは、略1012/cm以上のプラズマ密度でかつ略1.5eV以下の低電子温度プラズマであり、低温かつ短時間で酸化処理を行うことができ、しかも下地膜へのイオン等のプラズマダメージが小さい等のメリットがある。この処理により、ハフニウムシリケート膜の酸素欠陥を埋め、残存しているC等の不純物を除去するとともに、ウエハとハフニウムシリケート膜の界面に薄い酸化膜が形成されてこれらの界面をスムースにする。
引き続き、プラズマ酸化処理を施した後のハフニウムシリケート膜に対し、プラズマ窒化処理を施す。このプラズマ窒化処理においては、ガス供給系116のArガス供給源117およびNガス供給源118から、ArガスおよびNガスを所定の流量でガス導入部材115を介してチャンバー101内に導入し、所定の圧力に維持する。この際の条件としては、例えば流量を、Arガス:1000mL/min、Nガス:40mL/minとし、チャンバー内圧力を6.7〜127Pa、例えば6.7Paとする。
次いで、上記プラズマ酸化処理の場合と同様にして、マイクロ波をチャンバー101内に放射し、ArガスおよびNガスをプラズマ化し、このプラズマによりハフニウムシリケート膜を窒化処理する。この場合にも、形成されたプラズマは高密度かつ低電子温度プラズマであり、低温かつ短時間で窒化処理を行うことができ、しかも下地膜へのプラズマダメージが小さい。この処理により、ハフニウムシリケートがHfOとSiOとに相分離することを防止するとともに、窒化により誘電率がさらに上昇する。
次に、本実施形態の効果を確認した実験結果について説明する。
ここでは、上記手順に従って、工程1のシリコンウエハ表面の希フッ酸洗浄を行った後、図2〜4に示す装置を用いて、種々の条件で工程2のハフニウムシリケート膜の成膜、工程3のプラズマ酸化処理、および工程4のプラズマ窒化処理を行ってゲート絶縁膜を形成した。
これらゲート絶縁膜について、表面粗さを測定するとともに、EOTとリーク電流とを求めた。比較のため、シリコンウエハ上に下地膜を介することなく直接にHTBとTEOSを用いてハフニウムシリケート膜を成膜した後に同様にプラズマ酸化処理およびプラズマ窒化処理を行って形成したゲート絶縁膜(非特許文献1と同様の条件および異なる条件)についても、同様にEOTとリーク電流とを求めた。その結果を図11に示す。なお、リーク電流の値は、SiOのジャンクションリークによりノーマライズした値である。また、図11中、ILは基板とハフニウムシリケート膜との間の下地膜(インターレイヤー)を示す。
本実施形態を満たすものは、表面粗さが中心表面粗さで0.20〜0.25nmと極めて小さい値であり、図11に示すように、SiO容量換算膜厚(EOT)が1.4nm以下であってもリーク電流値が許容レベルであり、比較の絶縁膜に比べて薄い膜厚でのリーク電流が低いことが確認された。
[第2の実施形態]
図12は本発明の第2の実施形態に係るゲート絶縁膜の形成方法を説明するための工程図である。
本実施形態では、まず、図12の(a)に示すように、第1の実施形態と同様、シリコンウエハ201を例えば希フッ酸(DHF)に浸漬することによりシリコンウエハ201の表面を洗浄し、表面に実質的に酸素のない清浄な状態とする(工程11)。
次いで、図12の(b)に示すように、シリコンウエハ201の洗浄面に酸化シリコン(SiO)膜または酸窒化シリコン(SiON)膜からなる下地膜202を成膜する(工程12)。この際の成膜方法は問わないが、低温かつ短時間で成膜でき、かつ下地にダメージを与えないことから、紫外線励起ラジカル酸化処理または酸窒化処理が好ましい。リモートプラズマによる酸化処理または酸窒化処理であってもよい。また、紫外線励起ラジカル酸化処理とリモートプラズマ窒化処理を組み合わせたものであってもよい。さらに、ラジアルスロットアンテナ等のスロットアンテナを用いた高密度で低電子温度のプラズマによる酸化処理または酸窒化処理を採用することもできる。あるいは、誘導結合プラズマ(ICP)、表面反射波プラズマ、マグネトロンプラズマも使用可能である。この際の下地膜の膜厚は0.4nm以上であることが好ましい。表面粗さの観点からは膜厚の上限は存在しないがキャパシタンスおよび超微細化の観点から0.8nm程度が事実上の上限となる。なお、窒化処理のみで下地膜を形成しても下地膜がない場合よりはEOTを低下させることができる。
紫外線励起ラジカル酸化処理(UVO)の条件としては、ガス:O、流量:50〜4000mL/min、圧力:1.33〜665Pa、温度:300〜750℃、時間:15〜600secが例示され、好ましい範囲は、流量:200〜2000mL/min、圧力:1.33〜133Pa、温度:450〜700℃、時間:30〜90secである。
紫外線励起ラジカル酸窒化処理(UVNO)の条件としては、ガス:NO、流量:10〜1000mL/min、圧力:0.13〜665Pa、温度:300〜750℃、時間:15〜600secが例示され、好ましい範囲は、流量:50〜100mL/min、圧力:0.13〜133Pa、温度:450〜750℃、時間:30〜90secである。
リモートプラズマによる窒化処理(RFN)の条件としては、ガス:Ar+N、Ar+Nの合計流量:500〜2500mL/min、Ar/N流量比:2〜200、圧力:0.13〜1333Pa、温度:300〜750℃、時間:10〜180secが例示され、好ましい範囲は、流量:1400〜2000mL/min、圧力:0.13〜133Pa、温度:450〜700℃、時間:10〜90secである。
リモートプラズマによる酸化処理(RFO)の条件としては、ガス:Ar+O、Ar+Oの合計流量:500〜2500mL/min、Ar/O流量比:2〜200、圧力:0.13〜1333Pa、温度:300〜750℃、時間:10〜180secが例示される。
リモートプラズマによる酸窒化処理(RFNO)の条件としては、ガス:Ar+NO、Ar+NOの合計流量:500〜2500mL/min、Ar/NO流量比:2〜200、圧力:0.13〜1333Pa、温度:300〜750℃、時間:10〜180secが例示される。
実際の下地膜形成においては、これら単独または適宜組み合わせて行われる。代表的な処理および条件としては、低温(LT)では、LTUVO処理(ガス:O、流量:450mL/min、圧力:13.3Pa、温度:450℃、時間:60sec)、LTUVNO処理(ガス:NO、流量:100mL/min、圧力:4Pa、温度:450℃、時間:60sec)、LTRFN処理(ガス:Ar+N、流量:Ar/N=1300/200mL/min、圧力:26.6Pa、温度:450℃、時間:30sec)、これらを組み合わせた、LTUVO2+LTRFN(LTUVOステップ:60sec、RFNステップ:30sec)、LTUVNO+LTRFN(LTUVNOステップ:60sec、LTRFNステップ:30sec)、LTRFN+LTUVO(RFNステップ:30sec、LTUVOステップ:60sec)を挙げることができる。
また、高温(HT)では、HTUVO処理(ガス:O、流量:200mL/min、圧力:2.7Pa、温度:700℃、時間:60sec)、HTUVNO処理(ガス:NO、流量:50mL/min、圧力:1.1Pa、温度:700℃、時間:30sec)、HTRFN処理(ガス:Ar+N、流量:Ar/N=1930/20mL/min、圧力:26.7Pa、温度:700℃、時間:30sec)、これらを組み合わせた、HTUVO+HTRFN(HTUVO2ステップ:60sec、HTRFNステップ:30sec)、HTUVNO+HTRFN(LTUVNOステップ:30sec、RFNステップ:30sec)、LTRFN+LTUVO(RFNステップ:30sec、LTUVOステップ:60sec)を挙げることができる。
下地膜の成膜に引き続き、図12の(c)に示すように、有機金属を用いたCVD(MO−CVD)によりハフニウムシリケート(HfSiOx)膜203を成膜する(工程13)。この際に、ハフニウム原料としてアルコキシド系有機ハフニウム化合物、例えば非特許文献1と同様のHTB(ハフニウムターシャリブトキサイト)を用い、シリコン原料としてもアルコキシド系有機シリコン化合物、例えば非特許文献1と同様のTEOS(テトラエトキシシラン)を用いる。
HTB、TEOSの分子構造は、それぞれ以下の(3)式および(4)式の通りであり、分子の中心にあるHfおよびSiは4つのOと結合しており、HTBでは各Oにターシャリブチル基が結合しており、TEOSでは各Oにエチル基が結合している。これらは分子中にOを含んでいるため、酸化剤を用いなくともハフニウムシリケート膜を形成することができるが、酸化剤を用いたほうが好ましい。
Figure 0004526995
ハフニウムシリケート膜のSiO容量換算膜厚(EOT)をより薄くする観点から、ハフニウムシリケート膜はHfリッチであることが好ましい。このことを図13に示す。この図は、後述の図16の黒丸(Si濃度:70%)と黒四角(Si濃度:50%)とを、Si濃度とEOTとの関係で整理したものである。なお、ハフニウムシリケート膜の膜厚は3nmである。この図から、HTB、TEOSを用いた場合、HfリッチのほうがEOTが低下することがわかる。そして、Si濃度(Si/(Hf+Si))が70%のときのEOTが1.45nmであるから、Si濃度(Si/(Hf+Si))は70%以下が好ましい。ただし、Si濃度が低すぎるとハフニウムシリケートが得難くなるので、Si濃度の事実上の下限は10%である。
その後、図12の(d)に示すように、上記のようにして成膜したハフニウムシリケート膜203に、プラズマ酸化処理を施す(工程14)。このプラズマ酸化処理は、第1の実施形態の工程3と同様、ハフニウムシリケート膜2の酸素欠陥を埋め、残存しているC等の不純物を除去するとともに、Si基板界面に酸化膜を成長させ、下地膜202と一体となった酸化膜204を形成して界面モホロジーを良好にする作用を有する。このプラズマ酸化処理は、ハフニウムシリケート膜203にダメージを与えない観点から、電子温度が低く、かつ高密度なプラズマを用いることが好ましい。本実施形態では予め下地膜202を形成することから、この工程は必須のものではない。
引き続き、図12の(e)に示すように、プラズマ酸化処理を施したハフニウムシリケート膜203にプラズマ窒化処理を施す(工程15)。このプラズマ窒化処理は、第1の実施形態の工程4と同様、ハフニウムシリケートがHfOとSiOとに相分離することを防止するとともに、窒化により誘電率をさらに上昇させる作用を有する。このプラズマ窒化処理も、ハフニウムシリケート膜203にダメージを与えない観点から、電子温度が低く、かつ高密度なプラズマを用いることが好ましい。
本実施形態では、このような一連の工程により、SiO容量換算膜厚(EOT)で1.45nm以下のゲート絶縁膜4を形成する。
このように、本実施形態では、工程13のハフニウムシリケート膜203の成膜に先だって、工程12において、酸化シリコンまたは酸窒化シリコンからなる下地膜202を形成する。非特許文献1の犬宮らの実験によれば、予めこのような下地膜を形成してもリーク電流特性が改善されないとしているが、このようにゲート絶縁膜の膜厚がSiO容量換算膜厚(EOT)で1.4nm以下という薄い領域であれば、下地膜を設けることにより、犬宮らと同じアルコキシド系原料を用いても、ハフニウムシリケート膜の表面粗さを小さくすることができることが見出された。
このことを図14で説明する。図14は、横軸に下地膜202の膜厚をとり、縦軸にハフニウムシリケート膜の中心線表面粗さRaをとって、これらの関係を示す図であり、ハフニウムシリケート膜を形成する際の材料としてアルコキシド系材料(HTB+TEOS)を用いた場合と、第1の実施形態で用いたアミド系材料(TDEAH+TDMAS)を用いた場合とで示したグラフである。この図から明らかなように、HTB+TEOSを用いた場合には、下地膜202がない場合には、表面粗さがRaで0.3nmを超えているのに対し、下地膜202の厚さが増加するに従って表面粗さが低下し、下地膜202の膜厚が0.4nm以上でRaが0.2nmまで低下することが判明した。これに対し、第1の実施形態で用いたTDEAH+TDMASでは希フッ酸処理後のシリコンウエハに直接成膜した場合には表面粗さが小さいが下地膜を設けることによりかえって表面粗さが増加することがわかる。
次に、ハフニウムシリケート膜を形成する際の材料としてアルコキシド系材料(HTB+TEOS)を用いた場合において、下地膜を設けない場合と設けた場合についてリーク電流を測定した結果について説明する。図15は、シリコンウエハの表面を1%希フッ酸で洗浄した後、下地膜を設けずにハフニウムシリケート膜を2nm,3nm,4nmの厚さで成膜し、図10の装置によりプラズマ酸化処理およびプラズマ窒化処理を施した場合について、SiO容量換算膜厚(EOT)とリーク電流の関係を示したものである。また、図16は、シリコンウエハの表面を1%希フッ酸で洗浄した後、紫外線励起ラジカル酸化処理+リモートプラズマ窒化処理により下地膜を0.6nm形成し、その後ハフニウムシリケート膜を3nm,4nmの厚さで成膜し、同様の後処理を行った場合と後処理を行わなかった場合について、SiO容量換算膜厚(EOT)とリーク電流の関係を示したものである。
図15に示すように、下地膜を設けない場合は、ハフニウムシリケート膜の膜厚が3nm以下では膜質が悪いためEOTが低下せず、リーク電流も大きかった。膜厚が4nmでEOTが多少低下するが、1.5nm程度であり不十分である。これに対して、図16に示すように、下地膜を設けた場合には、ハフニウムシリケート膜の膜厚が3nmであってもEOTを1.45nm以下と薄くすることができ、同じEOTで見た場合、リーク電流を小さくすることができる。
このように、本実施形態では、下地膜を0.2〜0.8nm、好ましくは0.4〜0.8nmの厚さで形成することにより、ゲート絶縁膜の膜厚がEOTで1.45nm以下であっても、ゲート絶縁膜の表面粗さを中心線粗さRaで0.2nm程度とすることができ、ゲート絶縁膜を薄膜化してもリーク電流を小さくすることができる。
本実施形態においても、ゲート絶縁膜の膜厚はEOTで1.4nm以下が好ましく、1.2nm以下がより好ましく、1.0nm以下が一層好ましい。上記下地膜の存在により、ゲート絶縁膜がこのように薄くても表面粗さの小さい膜を形成することができ、リーク電流を許容範囲にすることができる。
本実施形態の方法を実現するための装置については、第1の実施形態と同様の図2のシステムを用いることができる。工程12の下地膜202の成膜は、成膜装置11,12、プラズマ処理装置13,14のいずれかに替えて例えば紫外線励起ラジカル酸化処理を行う装置またはリモートプラズマ処理装置を設け、そこで下地膜202の成膜を行うようにすることができる。紫外線励起ラジカル酸化処理での酸化とリモートプラズマ処理装置での窒化を併用する場合には、成膜装置11,12、プラズマ処理装置13,14のいずれか2つに替えてこれら2つを搭載すればよい。もちろん、プラズマ処理装置13,14のいずれかを用いて下地膜202を形成するようにしてもよい。
また、工程13のハフニウムシリケート膜203の成膜においては、図3に示す装置構造において、ハフニウム原料タンク61にHTBを貯留し、シリコン原料タンク62にTEOSを貯留すれば成膜可能である。この場合の成膜条件としては、ウエハ温度:500℃、チャンバー内圧力:40〜400Pa、HTB流量:0.2〜1mL/min、TEOS流量:0.1〜5mL/min、各Nガス:100〜2000mL/min、Oガス100〜500mL/minが例示される。HTBはオクタン溶液の状態として用いてもよい。
工程14,15のプラズマ酸化処理およびプラズマ窒化処理については、プラズマ処理装置13,14のいずれかを用いて、第1の実施形態と同様の条件および手順で行うことができる。
次に、下地膜形成処理と成膜後の後処理の種類別に、EOTおよびリーク電流を求めた結果について説明する。図17は横軸にEOTをとり縦軸にリーク電流をとって、各処理別にプロットした結果を示す図である。下地膜形成時に、紫外線励起ラジカル酸化処理(UVO)、または紫外線励起ラジカル酸化処理(UVO)+リモートプラズマ窒化処理(RFN)を用いることにより、リーク電流をあまり上昇させずにEOTを薄くすることができる。
次に、下地膜形成処理として紫外線励起ラジカル酸化処理(UVO)+リモートプラズマ窒化処理(RFN)を用い、成膜後の後処理、ハフニウムシリケート膜の膜厚(3nm、4nm)およびSi濃度(50%、70%)を変えた場合に、EOTを求めた結果について説明する。図18はこれらにおけるEOTの値を示すグラフである。後処理としてはラジアルスロットアンテナ(RLSA)を用いたマイクロ波プラズマ処理による酸処理および窒化処理(SPA−O/N)と、紫外線励起ラジカル酸化処理(UVO)を用い、後処理を行わなかった場合についても実験を行った。この図に示すように、膜後の後処理としてSPA−O/Nを用い、ハフニウムシリケート膜の膜厚が3nm、Si濃度が50%のときにEOTが1.18nmと最も小さくなった。
次に、下地膜形成処理、成膜後の後処理、フニウムシリケート膜の膜厚を変えた場合に、EOTを求めた結果について説明する。図19はこれらにおけるEOTの値を示すグラフである。下地膜形成処理については、リモートプラズマ窒化処理(RFN)、紫外線励起ラジカル酸化処理(UVO)、UVO+RFNを用い、下地膜形成処理を行わなかった場合についても実験を行った。成膜後の後処理については、SPA−O/NとSPA−Nを用いた。ハフニウムシリケート膜の膜厚は2nm、3nmとし、Si濃度は50%とした。この図から、下地膜がない場合にはEOTが低下しないが、下地膜を適切に形成することにより、EOTが低下することが確認された。特に、下地膜形成処理としてUVOおよびUVO+RFNを行った場合にEOTの値を最も低くすることができることがわかる。
次に、本実施形態の効果を確認した実験結果について説明する。
ここでは、上記手順に従って、工程11のシリコンウエハ表面の希フッ酸洗浄を行った後、図2〜4に示す装置を用いて、工程12の下地膜の成膜、工程13のハフニウムシリケート膜の成膜、工程14のプラズマ酸化処理、および工程15のプラズマ窒化処理を行ってゲート絶縁膜を形成した。
これらゲート絶縁膜について、表面粗さを測定するとともに、EOTとリーク電流とを求めた。比較のため、シリコンウエハ上に直接にHTBとTEOSを用いてハフニウムシリケート膜を成膜した後に同様にプラズマ酸化処理およびプラズマ窒化処理を行って形成したゲート絶縁膜(非特許文献1と同様の条件および異なる条件)についても、同様にEOTとリーク電流とを求めた。その結果を図20に示す。なお、リーク電流の値は、SiOのジャンクションリークによりノーマライズした値である。また、図20中、ILは基板とハフニウムシリケート膜との間の下地膜(インターレイヤー)を示す。
本実施形態に従って下地膜を設けた後にHTB+TEOSを用いてハフニウムシリケートを成膜したものは、表面粗さが小さくなる傾向にあり、特に、下地膜の厚さが0.45nm以上になると中心表面粗さで0.20nm程度と極めて小さい値となり(図14参照)、図20に示すように、SiO容量換算膜厚が1.4nm以下であってもリーク電流値が許容レベルであり、比較の絶縁膜に比べて薄い膜厚でのリーク電流が低いことが確認された。
なお、本発明は上記実施の形態に限定されることなく種々変形可能である。例えば、上記第1の実施形態では、ハフニウム原料としてTDEAHを用いたが、他のアミド系有機ハフニウム化合物、例えば、テトラキスエチルメチルアミノハフニウム、テトラキスジメチルアミノハフニウム、テトラキスイソプロピルアミノハフニウム等の他のアミド系有機ハフニウム化合物を用いてもよい。また、シリコン原料としてアミド系有機シリコン化合物であるTDMASを用いたが、これに限らず、TEOSや、シラン、ジシラン等の他のシリコン化合物であってもよい。
また、上記第2の実施形態では、ハフニウム原料としてHTBを用いたが、他のアルコキシド系有機ハフニウム化合物、例えば、ハフニウムテトラノルマルブトキサイド、ハフニウムテトライソプロポキサイド等の他のアルコキシド系有機ハフニウム化合物を用いてもよい。また、シリコン原料としてアルコキシド系有機シリコン化合物であるTEOSを用いたが、これに限らず、TDMASや、シラン、ジシラン等の他のシリコン化合物であってもよい。
さらに、いずれの実施形態においても、成膜に先立って行う洗浄処理は、希フッ酸洗浄に限らず、FNH+HF等の他のフッ酸系洗浄剤を用いてもよく、フッ酸を用いない洗浄剤を用いてもよい。また、このようなウェット洗浄に限らず、プラズマを用いたドライ洗浄であっても構わない。プラズマによる洗浄は、ICPプラズマや、上述のようなマイクロ波をスロットアンテナを用いて放射して形成するプラズマ、マイクロ波によるリモートプラズマ等のプラズマ密度が高く、下地にダメージを与えないプラズマを用いたものであることが好ましい。
さらにまた、上記いずれの実施形態においても、プラズマ酸化処理およびプラズマ窒化処理を、スロットアンテナによりマイクロ波を放射して形成するプラズマにより行った例について示したが、誘導結合プラズマ(ICP)や、マイクロ波によるリモートプラズマ、表面反射波プラズマ、マグネトロンプラズマ等の他の高密度プラズマを用いて行ってもよく、また、プラズマを用いずに、例えば、オゾンによる酸化処理、アンモニアによる窒化処理であってもよい。
さらにまた、本発明の範囲を逸脱しない限り、上記実施形態の構成要素を適宜組み合わせたもの、あるいは上記実施形態の構成要素を一部取り除いたものも本発明の範囲内である。
本発明の第1の実施形態に係るゲート絶縁膜の形成方法の工程を説明するための図。 本発明の第1の実施形態の方法を実現するための処理システムを示す平面図。 図2の処理システムのマルチチャンバー装置に搭載された成膜装置を示す断面図。 本発明の第1の実施形態のハフニウムシリケート成膜工程における、成膜の際の温度と、規格化リーク電流値Δlgおよびハフニウムシリケート膜のSi濃度との関係を示す図。 本発明の第1の実施形態のハフニウムシリケート成膜工程における、成膜の際の温度と、ΔEOTおよびハフニウムシリケート膜のSi濃度との関係を示す図。 本発明の第1の実施形態のハフニウムシリケート成膜工程における、成膜圧力を変化させた場合のEOTとリーク電流値との関係を示す図。 本発明の第1の実施形態のハフニウムシリケート成膜工程における、成膜圧力と規格化リーク電流値Δlgとの関係を示す図。 本発明の第1の実施形態のハフニウムシリケート成膜工程における、酸素分圧と、ΔEOTおよびハフニウムシリケート膜のSi濃度との関係を示す図。 本発明の第1の実施形態のハフニウムシリケート成膜工程における、TDEAT/TDMAS流量比と、ΔEOTおよびハフニウムシリケート膜のSi濃度との関係を示す図。 図2の処理システムに搭載されたプラズマ処理装置を示す断面図。 本発明の第1の実施形態の効果を説明するためのグラフ。 本発明の第2の実施形態に係るゲート絶縁膜の形成方法の工程を説明するための図。 本発明の第2の実施形態のハフニウムシリケート膜のSi濃度とEOTとの関係を示す図。 下地膜の厚さとハフニウムシリケート膜の表面粗さとの関係を、ハフニウムシリケート膜を形成する際の原料をHTB+TEOSにした場合と、TDEAH+TDMASにした場合とで比較して示す図。 下地膜を設けずに、本発明の第2の実施形態のアルコキシド系材料(HTB+TEOS)を用いてハフニウムシリケート膜を成膜し、その後プラズマによる後処理を行った場合におけるEOTとリーク電流との関係を示す図。 下地膜を設け、その上に本発明の第2の実施形態のアルコキシド系材料(HTB+TEOS)を用いてハフニウムシリケート膜を成膜し、その後プラズマによる後処理を行った場合におけるEOTとリーク電流との関係を示す図。 本発明の第2の実施形態において、下地膜形成処理と成膜後の後処理の種類別にEOTとリーク電流とを求めた結果を示す図。 本発明の第2の実施形態において、同じ条件で下地膜を形成した後、成膜後の後処理、ハフニウムシリケート膜の膜厚(3nm、4nm)およびSi濃度(50%、70%)を変えた場合に、EOTを求めた結果を示す図。 本発明の第2の実施形態において、下地膜形成処理、成膜後の後処理、フニウムシリケート膜の膜厚を変えた場合に、EOTを求めた結果を示す図。 本発明の第2の実施形態の効果を説明するためのグラフ。
符号の説明
1,201…シリコンウエハ
2,203…ハフニウムシリケート膜
3,204…酸化膜
4,205…ゲート絶縁膜
11,12…成膜装置
13,14…プラズマ処理装置
100…処理システム
202…下地膜
300…制御部
301…ユーザーインターフェース
302…記憶部
W…ウエハ

Claims (34)

  1. SiO容量換算膜厚が1.45nm以下のゲート絶縁膜をシリコン基板上に形成するゲート絶縁膜の形成方法であって、
    シリコン基板の表面を洗浄し実質的に酸素が存在しない清浄面にする工程と、
    アミド系有機ハフニウム化合物とシリコン含有原料とを用いたCVDプロセスにより、前記シリコン基板の清浄面にハフニウムシリケート膜を成膜する工程と、
    前記ハフニウムシリケート膜に酸化処理を施す工程と、
    前記酸化処理を施した後のハフニウムシリケート膜に窒化処理を施す工程と
    を有することを特徴とするゲート絶縁膜の形成方法。
  2. 前記シリコン含有原料はアミド系有機シリコン化合物であることを特徴とする請求項1に記載のゲート絶縁膜の形成方法。
  3. 前記アミド系有機ハフニウム化合物はテトラキスジエチルアミノハフニウムであり、前記アミド系有機シリコン化合物はテトラキスジメチルアミノシランであることを特徴とする請求項2に記載のゲート絶縁膜の形成方法。
  4. 前記酸化処理および前記窒化処理は、プラズマを用いて実施されることを特徴とする請求項1から請求項3のいずれか1項に記載のゲート絶縁膜の形成方法。
  5. 前記酸化処理および前記窒化処理は、1つのプラズマ処理装置にて連続して行われることを特徴とする請求項4に記載のゲート絶縁膜の形成方法。
  6. 前記酸化処理および前記窒化処理は、スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて行われることを特徴とする請求項4または請求項5に記載のゲート絶縁膜の形成方法。
  7. SiO容量換算膜厚が1.45nm以下のゲート絶縁膜をシリコン基板上に形成するゲート絶縁膜の形成方法であって、
    シリコン基板の表面を洗浄し実質的に酸素が存在しない清浄面にする工程と、
    前記シリコン基板の清浄面にシリコン酸化物またはシリコン酸窒化物からなる下地膜を形成する工程と、
    アルコキシド系有機ハフニウム化合物とアルコキシド系有機シリコン化合物であるシリコン含有原料とを用いたCVDプロセスにより、前記下地膜の上にハフニウムシリケート膜を成膜する工程と、
    前記ハフニウムシリケート膜に窒化処理を施す工程と
    を有することを特徴とするゲート絶縁膜の形成方法。
  8. 前記アルコキシド系有機ハフニウム化合物はハフニウムテトラターシャリブトキサイドであり、前記アルコキシド系有機シリコン化合物はテトラエトキシシランであることを特徴とする請求項7に記載のゲート絶縁膜の形成方法。
  9. 前記下地膜の膜厚が0.4nm以上であることを特徴とする請求項7または請求項8のいずれか1項に記載のゲート絶縁膜の形成方法。
  10. 前記窒化処理は、プラズマを用いて実施されることを特徴とする請求項7から請求項9のいずれか1項に記載のゲート絶縁膜の形成方法。
  11. 前記窒化処理は、スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて行われることを特徴とする請求項10に記載のゲート絶縁膜の形成方法。
  12. 前記窒化処理に先立ってハフニウムシリケート膜に酸化処理を施すことを特徴とする請求項7から請求項11のいずれか1項に記載のゲート絶縁膜の形成方法。
  13. 前記酸化処理は、プラズマを用いて実施されることを特徴とする請求項12に記載のゲート絶縁膜の形成方法。
  14. 前記酸化処理は、スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて行われることを特徴とする請求項13に記載のゲート絶縁膜の形成方法。
  15. 前記窒化処理はプラズマを用いて実施され、前記酸化処理および前記窒化処理は、1つのプラズマ処理装置にて連続して行われることを特徴とする請求項13または請求項14に記載のゲート絶縁膜の形成方法。
  16. 前記下地膜を形成する処理は、紫外線励起ラジカルによる処理、リモートプラズマによる処理のいずれかまたは両方により行うことを特徴とする請求項7から請求項15のいずれか1項に記載のゲート絶縁膜の形成方法。
  17. 前記下地膜を形成する処理は、紫外線励起ラジカルによる酸化処理、または紫外線励起ラジカルによる酸化処理とリモートプラズマによる窒化処理により行われることを特徴とする請求項16に記載のゲート絶縁膜の形成方法。
  18. SiO容量換算膜厚が1.45nm以下のゲート絶縁膜をシリコン基板上に形成するゲート絶縁膜の形成方法であって、
    シリコン基板の表面を洗浄し実質的に酸素が存在しない清浄面にする工程と、
    テトラキスジエチルアミノハフニウムとテトラキスジメチルアミノシランとを用いたCVDプロセスにより、前記シリコン基板の清浄面にハフニウムシリケート膜を成膜する工程と、
    スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて前記ハフニウムシリケート膜に酸化処理を施す工程と、
    スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて前記酸化処理を施した後のハフニウムシリケート膜に窒化処理を施す工程と
    を有することを特徴とするゲート絶縁膜の形成方法。
  19. 前記ハフニウムシリケート膜を成膜する工程は、成膜温度を500〜650℃の範囲にして行われることを特徴とする請求項18に記載のゲート絶縁膜の形成方法。
  20. 前記ハフニウムシリケート膜を成膜する工程は、成膜温度を500〜550℃の範囲にして行われることを特徴とする請求項18に記載のゲート絶縁膜の形成方法。
  21. 前記ハフニウムシリケート膜を成膜する工程は、相対的に高温でかつ相対的にSi濃度が高い膜を形成する第1工程と、相対的に低温でかつ相対的にSi濃度が低い膜を形成する第2工程とを有することを特徴とする請求項18に記載のゲート絶縁膜の形成方法。
  22. 前記ハフニウムシリケート膜を成膜する工程は、成膜圧力を600Pa以下にして行われることを特徴とする請求項18から請求項21のいずれか1項に記載のゲート絶縁膜の形成方法。
  23. 前記ハフニウムシリケート膜を成膜する工程は、酸素分圧を40Pa以下にして行われることを特徴とする請求項18から請求項22のいずれか1項に記載のゲート絶縁膜の形成方法。
  24. 前記ハフニウムシリケート膜を成膜する工程は、テトラキスジエチルアミノハフニウムの流量/テトラキスジメチルアミノシランの流量で表されるテトラキスジエチルアミノハフニウムとテトラキスジメチルアミノシランの流量比を1以上にして行われることを特徴とする請求項18から請求項23のいずれか1項に記載のゲート絶縁膜の形成方法。
  25. SiO容量換算膜厚が1.45nm以下のゲート絶縁膜をシリコン基板上に形成するゲート絶縁膜の形成方法であって、
    シリコン基板の表面を洗浄し実質的に酸素が存在しない清浄面にする工程と、
    前記シリコン基板の清浄面にシリコン酸化物またはシリコン酸窒化物からなる下地膜を形成する工程と、
    ハフニウムテトラターシャリブトキサイドとテトラエトキシシランとを用いたCVDプロセスにより、前記下地膜の上にハフニウムシリケート膜を成膜する工程と、
    スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて前記ハフニウムシリケート膜に酸化処理を施す工程と、
    スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて前記酸化処理を施した後のハフニウムシリケート膜に窒化処理を施す工程と
    を有することを特徴とするゲート絶縁膜の形成方法。
  26. 前記下地膜を形成する処理は、紫外線励起ラジカルによる処理、リモートプラズマによる処理のいずれかまたは両方により行うことを特徴とする請求項25に記載のゲート絶縁膜の形成方法。
  27. 前記下地膜を形成する処理は、紫外線励起ラジカルによる酸化処理、または紫外線励起ラジカルによる酸化処理とリモートプラズマによる窒化処理により行われることを特徴とする請求項26に記載のゲート絶縁膜の形成方法。
  28. 前記シリコン基板の表面を洗浄する工程は、フッ酸系洗浄剤により行われることを特徴とする請求項1から請求項27のいずれか1項に記載のゲート絶縁膜の形成方法。
  29. ゲート絶縁膜のSiO容量換算膜厚が1.4nm以下であることを特徴とする請求項1から請求項28のいずれか1項に記載のゲート絶縁膜の形成方法。
  30. ゲート絶縁膜のSiO容量換算膜厚が1.2nm以下であることを特徴とする請求項1から請求項28のいずれか1項に記載のゲート絶縁膜の形成方法。
  31. コンピュータに制御プログラムを実行させるソフトウエアが記憶されたコンピュータ読取可能な記憶媒体であって、
    前記制御プログラムは、実行時に、アミド系有機ハフニウム化合物とシリコン含有原料とを用いたCVDプロセスにより、表面が実質的に酸素が存在しない清浄面となるように洗浄されたシリコン基板の清浄面にハフニウムシリケート膜を成膜する工程と、前記ハフニウムシリケート膜に酸化処理を施す工程と、前記酸化処理を施した後のハフニウムシリケート膜に窒化処理を施す工程とを処理システムに実施させ、SiO容量換算膜厚が1.45nm以下のゲート絶縁膜をシリコン基板上に形成するように処理システムを制御する、コンピュータ読取可能な記憶媒体。
  32. コンピュータ上で動作し、実行時に、アミド系有機ハフニウム化合物とシリコン含有原料とを用いたCVDプロセスにより、表面が実質的に酸素が存在しない清浄面となるように洗浄されたシリコン基板の清浄面にハフニウムシリケート膜を成膜する工程と、前記ハフニウムシリケート膜に酸化処理を施す工程と、前記酸化処理を施した後のハフニウムシリケート膜に窒化処理を施す工程とを処理システムに実施させ、SiO容量換算膜厚が1.45nm以下のゲート絶縁膜をシリコン基板上に形成するように処理システムを制御するソフトウエアを含むコンピュータプログラム。
  33. コンピュータに制御プログラムを実行させるソフトウエアが記憶されたコンピュータ読取可能な記憶媒体であって、
    前記制御プログラムは、実行時に、表面が実質的に酸素が存在しない清浄面となるように洗浄されたシリコン基板の清浄面にシリコン酸化物またはシリコン酸窒化物からなる下地膜を形成する工程と、アルコキシド系有機ハフニウム化合物とアルコキシド系有機シリコン化合物であるシリコン含有原料とを用いたCVDプロセスにより、前記下地膜の上にハフニウムシリケート膜を成膜する工程と、前記ハフニウムシリケート膜に窒化処理を施す工程とを処理システムに実施させ、SiO容量換算膜厚が1.45nm以下のゲート絶縁膜をシリコン基板上に形成するように処理システムを制御する、コンピュータ読取可能な記憶媒体。
  34. コンピュータ上で動作し、実行時に、表面が実質的に酸素が存在しない清浄面となるように洗浄されたシリコン基板の清浄面にシリコン酸化物またはシリコン酸窒化物からなる下地膜を形成する工程と、アルコキシド系有機ハフニウム化合物とアルコキシド系有機シリコン化合物であるシリコン含有原料とを用いたCVDプロセスにより、前記下地膜の上にハフニウムシリケート膜を成膜する工程と、前記ハフニウムシリケート膜に窒化処理を施す工程とを処理システムに実施させ、SiO容量換算膜厚が1.45nm以下のゲート絶縁膜をシリコン基板上に形成するように処理システムを制御するソフトウエアを含むコンピュータプログラム。
JP2005112816A 2004-04-09 2005-04-08 ゲート絶縁膜の形成方法ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム Expired - Fee Related JP4526995B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005112816A JP4526995B2 (ja) 2004-04-09 2005-04-08 ゲート絶縁膜の形成方法ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004115961 2004-04-09
JP2005112816A JP4526995B2 (ja) 2004-04-09 2005-04-08 ゲート絶縁膜の形成方法ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム

Publications (2)

Publication Number Publication Date
JP2005322900A JP2005322900A (ja) 2005-11-17
JP4526995B2 true JP4526995B2 (ja) 2010-08-18

Family

ID=35469908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005112816A Expired - Fee Related JP4526995B2 (ja) 2004-04-09 2005-04-08 ゲート絶縁膜の形成方法ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム

Country Status (1)

Country Link
JP (1) JP4526995B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101562955B1 (ko) 2012-08-31 2015-10-23 글로벌파운드리즈 인크. 반도체 구조에 물질층을 형성하는 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243049A (ja) * 2006-03-10 2007-09-20 Tokyo Electron Ltd 半導体装置
US7518145B2 (en) * 2007-01-25 2009-04-14 International Business Machines Corporation Integrated multiple gate dielectric composition and thickness semiconductor chip and method of manufacturing the same
US8148275B2 (en) * 2007-12-27 2012-04-03 Canon Kabushiki Kaisha Method for forming dielectric films
US8476155B1 (en) 2010-07-14 2013-07-02 Samsung Electronics Co., Ltd. Formation of a high-K crystalline dielectric composition
US9508545B2 (en) * 2015-02-09 2016-11-29 Applied Materials, Inc. Selectively lateral growth of silicon oxide thin film
TW202349456A (zh) * 2020-11-06 2023-12-16 美商應用材料股份有限公司 增強材料結構的處理

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002079211A1 (en) * 2001-03-30 2002-10-10 Advanced Technology Materials, Inc. Metalloamide and aminosilane precursors for cvd formation of dielectric thin films
JP2002359371A (ja) * 2001-03-28 2002-12-13 Toshiba Corp 半導体装置とその製造方法
WO2003088341A1 (fr) * 2002-03-29 2003-10-23 Tokyo Electron Limited Procede pour constituer un film isolant sous-jacent
JP2003347297A (ja) * 2002-05-27 2003-12-05 Kojundo Chem Lab Co Ltd 原子層吸着堆積法によるハフニウムシリケート薄膜の製造方法
JP2004006614A (ja) * 2001-12-07 2004-01-08 Tokyo Electron Ltd 窒化方法、半導体装置およびその製造方法、基板処理装置、基板処理方法
WO2004008544A1 (ja) * 2002-07-16 2004-01-22 Nec Corporation 半導体装置、その製造方法およびその製造装置
JP2004031760A (ja) * 2002-06-27 2004-01-29 Nec Corp 半導体装置およびその製造方法
JP2004303894A (ja) * 2003-03-31 2004-10-28 Semiconductor Leading Edge Technologies Inc 半導体装置および半導体装置の製造方法
JP2005045166A (ja) * 2003-07-25 2005-02-17 Toshiba Corp 半導体装置及びその製造方法
JP2005217272A (ja) * 2004-01-30 2005-08-11 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
JP2005285805A (ja) * 2004-03-26 2005-10-13 Toshiba Corp 半導体装置の製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359371A (ja) * 2001-03-28 2002-12-13 Toshiba Corp 半導体装置とその製造方法
WO2002079211A1 (en) * 2001-03-30 2002-10-10 Advanced Technology Materials, Inc. Metalloamide and aminosilane precursors for cvd formation of dielectric thin films
JP2004006614A (ja) * 2001-12-07 2004-01-08 Tokyo Electron Ltd 窒化方法、半導体装置およびその製造方法、基板処理装置、基板処理方法
WO2003088341A1 (fr) * 2002-03-29 2003-10-23 Tokyo Electron Limited Procede pour constituer un film isolant sous-jacent
JP2003347297A (ja) * 2002-05-27 2003-12-05 Kojundo Chem Lab Co Ltd 原子層吸着堆積法によるハフニウムシリケート薄膜の製造方法
JP2004031760A (ja) * 2002-06-27 2004-01-29 Nec Corp 半導体装置およびその製造方法
WO2004008544A1 (ja) * 2002-07-16 2004-01-22 Nec Corporation 半導体装置、その製造方法およびその製造装置
JP2004303894A (ja) * 2003-03-31 2004-10-28 Semiconductor Leading Edge Technologies Inc 半導体装置および半導体装置の製造方法
JP2005045166A (ja) * 2003-07-25 2005-02-17 Toshiba Corp 半導体装置及びその製造方法
JP2005217272A (ja) * 2004-01-30 2005-08-11 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
JP2005285805A (ja) * 2004-03-26 2005-10-13 Toshiba Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101562955B1 (ko) 2012-08-31 2015-10-23 글로벌파운드리즈 인크. 반도체 구조에 물질층을 형성하는 방법

Also Published As

Publication number Publication date
JP2005322900A (ja) 2005-11-17

Similar Documents

Publication Publication Date Title
KR100906509B1 (ko) 게이트 절연막의 형성 방법, 기억 매체, 및 컴퓨터프로그램
US7217659B2 (en) Process for producing materials for electronic device
KR101250057B1 (ko) 절연막의 플라즈마 개질 처리 방법 및 플라즈마 처리 장치
KR101364834B1 (ko) 플라즈마 질화 처리 방법
JP4926219B2 (ja) 電子デバイス材料の製造方法
US7446052B2 (en) Method for forming insulation film
JP4429300B2 (ja) 電子デバイス材料の製造方法
KR101122347B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
WO2013035561A1 (ja) 半導体装置の製造方法及び基板処理システム
KR100874517B1 (ko) 플라즈마 처리 방법
KR101188574B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
KR100966927B1 (ko) 절연막의 제조 방법 및 반도체 장치의 제조 방법
JP4526995B2 (ja) ゲート絶縁膜の形成方法ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム
JP2004356528A (ja) 絶縁膜の改質方法
JP2009177161A (ja) 絶縁膜の形成方法
KR20060029294A (ko) 절연막의 형성 방법 및 형성 시스템
KR100942106B1 (ko) 플라즈마 질화 처리 방법, 반도체 장치의 제조 방법 및플라즈마 처리 장치
US20050255711A1 (en) Method for forming underlying insulation film
JPWO2003088342A1 (ja) 電子デバイス材料の製造方法
JP4083000B2 (ja) 絶縁膜の形成方法
JP2006156995A (ja) 絶縁膜形成方法およびコンピュータ記録媒体
KR100966388B1 (ko) 금속 실리케이트막의 형성 방법 및 기록 매체

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100602

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees