JP4526995B2 - ゲート絶縁膜の形成方法ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム - Google Patents
ゲート絶縁膜の形成方法ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム Download PDFInfo
- Publication number
- JP4526995B2 JP4526995B2 JP2005112816A JP2005112816A JP4526995B2 JP 4526995 B2 JP4526995 B2 JP 4526995B2 JP 2005112816 A JP2005112816 A JP 2005112816A JP 2005112816 A JP2005112816 A JP 2005112816A JP 4526995 B2 JP4526995 B2 JP 4526995B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- film
- gate insulating
- insulating film
- hafnium silicate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
Inumiya et al. 2003 Symposium onVLSI Technology Digest of Technical Papers, June 10-12, 2003
[第1の実施形態]
図1は本発明の第1の実施形態に係るゲート絶縁膜の形成方法を説明するための工程図である。
図2は本発明の方法を実現するための処理システムの例を示す図である。この処理システム100は、工程1の希フッ酸洗浄を行った後のウエハに対して工程2以降の処理を行ものである。
図3は、成膜装置11を示す断面図である。この成膜装置11は、気密に構成された略円筒状のチャンバー31を有しており、その中には被処理体であるウエハWを水平に支持するためのサセプタ32がその中央下部に設けられた円筒状の支持部材33により支持された状態で配置されている。このサセプタ32はAlN等のセラミックスからなっている。また、サセプタ32にはヒーター35が埋め込まれており、このヒーター35にはヒーター電源36が接続されている。一方、サセプタ32の上面近傍には熱電対37が設けられており、熱電対37の信号はコントローラ38に伝送されるようになっている。そして、コントローラ38は熱電対37の信号に応じてヒーター電源36に指令を送信し、ヒーター35の加熱を制御してウエハWを所定の温度に制御するようになっている。
(1)成膜温度の影響
図4は、横軸に成膜の際の温度をとり、縦軸にSiO2を基準にしたリーク電流値(Δlg=lg/lg SiO2)をSiO2容量換算膜厚EOTで規格化した規格化リーク電流値Δlg*およびハフニウムシリケート膜のSi濃度をとって、これらの関係を示す図である。また、図5は、横軸に成膜温度をとり縦軸にEOTの値から標準条件でのEOT(EOTstd)を引いたΔEOTおよびハフニウムシリケート膜のSi濃度をとって、これらの関係を示す図である。なお、ここでの温度以外のプロセス条件は、圧力:280Pa、プリフローO2流量:2.5L/min、TDEAT/TDMAS/O2流量:56.3/56.3/500(mL/min)、後処理:後述のSPAによる酸化(266Pa、10sec)および窒化(6.7Pa、360sec)である。
図6は、横軸にEOTをとり縦軸にリーク電流値をとって、成膜の際のチャンバー内圧力を変化させた場合のこれらの関係を示す図であり、図7は、横軸に成膜の際の圧力をとり、縦軸に規格化リーク電流値Δlg*およびハフニウムシリケート膜のSi濃度をとって、これらの関係を示す図である。なお、ここでの圧力以外のプロセス条件は、温度が590℃の他、図4の場合と同じである。
図8は、横軸に酸素分圧をとり縦軸にΔEOTおよびSi濃度をとって、これらの関係を示す図である。この図に示すように、酸素分圧を低下させるほどEOTを薄くすることができる。特に、酸素分圧が40Pa以下においてEOTの低下が顕著となる。ただし、酸素分圧によってハフニウムシリケート膜中のSi濃度はほとんど変化せず、規格化リーク電流値Δlg*の値は酸素分圧を変化させてもほとんど変化しない。
図9は、横軸にTDEAH/TDMAS流量比をとり縦軸にΔEOTおよびSi濃度をとって、これらの関係を示す図である。この図に示すように、TDEAHが増加するほどEOTを薄くできることがわかる。このような観点から、TDEAH/TDMAS流量比は1以上が好ましい。なお、TDEAH/TDMAS流量比によって膜中のSi濃度も55〜75%の範囲で変化する。
ここでは、上記手順に従って、工程1のシリコンウエハ表面の希フッ酸洗浄を行った後、図2〜4に示す装置を用いて、種々の条件で工程2のハフニウムシリケート膜の成膜、工程3のプラズマ酸化処理、および工程4のプラズマ窒化処理を行ってゲート絶縁膜を形成した。
図12は本発明の第2の実施形態に係るゲート絶縁膜の形成方法を説明するための工程図である。
本実施形態では、まず、図12の(a)に示すように、第1の実施形態と同様、シリコンウエハ201を例えば希フッ酸(DHF)に浸漬することによりシリコンウエハ201の表面を洗浄し、表面に実質的に酸素のない清浄な状態とする(工程11)。
ここでは、上記手順に従って、工程11のシリコンウエハ表面の希フッ酸洗浄を行った後、図2〜4に示す装置を用いて、工程12の下地膜の成膜、工程13のハフニウムシリケート膜の成膜、工程14のプラズマ酸化処理、および工程15のプラズマ窒化処理を行ってゲート絶縁膜を形成した。
2,203…ハフニウムシリケート膜
3,204…酸化膜
4,205…ゲート絶縁膜
11,12…成膜装置
13,14…プラズマ処理装置
100…処理システム
202…下地膜
300…制御部
301…ユーザーインターフェース
302…記憶部
W…ウエハ
Claims (34)
- SiO2容量換算膜厚が1.45nm以下のゲート絶縁膜をシリコン基板上に形成するゲート絶縁膜の形成方法であって、
シリコン基板の表面を洗浄し実質的に酸素が存在しない清浄面にする工程と、
アミド系有機ハフニウム化合物とシリコン含有原料とを用いたCVDプロセスにより、前記シリコン基板の清浄面にハフニウムシリケート膜を成膜する工程と、
前記ハフニウムシリケート膜に酸化処理を施す工程と、
前記酸化処理を施した後のハフニウムシリケート膜に窒化処理を施す工程と
を有することを特徴とするゲート絶縁膜の形成方法。 - 前記シリコン含有原料はアミド系有機シリコン化合物であることを特徴とする請求項1に記載のゲート絶縁膜の形成方法。
- 前記アミド系有機ハフニウム化合物はテトラキスジエチルアミノハフニウムであり、前記アミド系有機シリコン化合物はテトラキスジメチルアミノシランであることを特徴とする請求項2に記載のゲート絶縁膜の形成方法。
- 前記酸化処理および前記窒化処理は、プラズマを用いて実施されることを特徴とする請求項1から請求項3のいずれか1項に記載のゲート絶縁膜の形成方法。
- 前記酸化処理および前記窒化処理は、1つのプラズマ処理装置にて連続して行われることを特徴とする請求項4に記載のゲート絶縁膜の形成方法。
- 前記酸化処理および前記窒化処理は、スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて行われることを特徴とする請求項4または請求項5に記載のゲート絶縁膜の形成方法。
- SiO2容量換算膜厚が1.45nm以下のゲート絶縁膜をシリコン基板上に形成するゲート絶縁膜の形成方法であって、
シリコン基板の表面を洗浄し実質的に酸素が存在しない清浄面にする工程と、
前記シリコン基板の清浄面にシリコン酸化物またはシリコン酸窒化物からなる下地膜を形成する工程と、
アルコキシド系有機ハフニウム化合物とアルコキシド系有機シリコン化合物であるシリコン含有原料とを用いたCVDプロセスにより、前記下地膜の上にハフニウムシリケート膜を成膜する工程と、
前記ハフニウムシリケート膜に窒化処理を施す工程と
を有することを特徴とするゲート絶縁膜の形成方法。 - 前記アルコキシド系有機ハフニウム化合物はハフニウムテトラターシャリブトキサイドであり、前記アルコキシド系有機シリコン化合物はテトラエトキシシランであることを特徴とする請求項7に記載のゲート絶縁膜の形成方法。
- 前記下地膜の膜厚が0.4nm以上であることを特徴とする請求項7または請求項8のいずれか1項に記載のゲート絶縁膜の形成方法。
- 前記窒化処理は、プラズマを用いて実施されることを特徴とする請求項7から請求項9のいずれか1項に記載のゲート絶縁膜の形成方法。
- 前記窒化処理は、スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて行われることを特徴とする請求項10に記載のゲート絶縁膜の形成方法。
- 前記窒化処理に先立ってハフニウムシリケート膜に酸化処理を施すことを特徴とする請求項7から請求項11のいずれか1項に記載のゲート絶縁膜の形成方法。
- 前記酸化処理は、プラズマを用いて実施されることを特徴とする請求項12に記載のゲート絶縁膜の形成方法。
- 前記酸化処理は、スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて行われることを特徴とする請求項13に記載のゲート絶縁膜の形成方法。
- 前記窒化処理はプラズマを用いて実施され、前記酸化処理および前記窒化処理は、1つのプラズマ処理装置にて連続して行われることを特徴とする請求項13または請求項14に記載のゲート絶縁膜の形成方法。
- 前記下地膜を形成する処理は、紫外線励起ラジカルによる処理、リモートプラズマによる処理のいずれかまたは両方により行うことを特徴とする請求項7から請求項15のいずれか1項に記載のゲート絶縁膜の形成方法。
- 前記下地膜を形成する処理は、紫外線励起ラジカルによる酸化処理、または紫外線励起ラジカルによる酸化処理とリモートプラズマによる窒化処理により行われることを特徴とする請求項16に記載のゲート絶縁膜の形成方法。
- SiO2容量換算膜厚が1.45nm以下のゲート絶縁膜をシリコン基板上に形成するゲート絶縁膜の形成方法であって、
シリコン基板の表面を洗浄し実質的に酸素が存在しない清浄面にする工程と、
テトラキスジエチルアミノハフニウムとテトラキスジメチルアミノシランとを用いたCVDプロセスにより、前記シリコン基板の清浄面にハフニウムシリケート膜を成膜する工程と、
スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて前記ハフニウムシリケート膜に酸化処理を施す工程と、
スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて前記酸化処理を施した後のハフニウムシリケート膜に窒化処理を施す工程と
を有することを特徴とするゲート絶縁膜の形成方法。 - 前記ハフニウムシリケート膜を成膜する工程は、成膜温度を500〜650℃の範囲にして行われることを特徴とする請求項18に記載のゲート絶縁膜の形成方法。
- 前記ハフニウムシリケート膜を成膜する工程は、成膜温度を500〜550℃の範囲にして行われることを特徴とする請求項18に記載のゲート絶縁膜の形成方法。
- 前記ハフニウムシリケート膜を成膜する工程は、相対的に高温でかつ相対的にSi濃度が高い膜を形成する第1工程と、相対的に低温でかつ相対的にSi濃度が低い膜を形成する第2工程とを有することを特徴とする請求項18に記載のゲート絶縁膜の形成方法。
- 前記ハフニウムシリケート膜を成膜する工程は、成膜圧力を600Pa以下にして行われることを特徴とする請求項18から請求項21のいずれか1項に記載のゲート絶縁膜の形成方法。
- 前記ハフニウムシリケート膜を成膜する工程は、酸素分圧を40Pa以下にして行われることを特徴とする請求項18から請求項22のいずれか1項に記載のゲート絶縁膜の形成方法。
- 前記ハフニウムシリケート膜を成膜する工程は、テトラキスジエチルアミノハフニウムの流量/テトラキスジメチルアミノシランの流量で表されるテトラキスジエチルアミノハフニウムとテトラキスジメチルアミノシランの流量比を1以上にして行われることを特徴とする請求項18から請求項23のいずれか1項に記載のゲート絶縁膜の形成方法。
- SiO2容量換算膜厚が1.45nm以下のゲート絶縁膜をシリコン基板上に形成するゲート絶縁膜の形成方法であって、
シリコン基板の表面を洗浄し実質的に酸素が存在しない清浄面にする工程と、
前記シリコン基板の清浄面にシリコン酸化物またはシリコン酸窒化物からなる下地膜を形成する工程と、
ハフニウムテトラターシャリブトキサイドとテトラエトキシシランとを用いたCVDプロセスにより、前記下地膜の上にハフニウムシリケート膜を成膜する工程と、
スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて前記ハフニウムシリケート膜に酸化処理を施す工程と、
スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて前記酸化処理を施した後のハフニウムシリケート膜に窒化処理を施す工程と
を有することを特徴とするゲート絶縁膜の形成方法。 - 前記下地膜を形成する処理は、紫外線励起ラジカルによる処理、リモートプラズマによる処理のいずれかまたは両方により行うことを特徴とする請求項25に記載のゲート絶縁膜の形成方法。
- 前記下地膜を形成する処理は、紫外線励起ラジカルによる酸化処理、または紫外線励起ラジカルによる酸化処理とリモートプラズマによる窒化処理により行われることを特徴とする請求項26に記載のゲート絶縁膜の形成方法。
- 前記シリコン基板の表面を洗浄する工程は、フッ酸系洗浄剤により行われることを特徴とする請求項1から請求項27のいずれか1項に記載のゲート絶縁膜の形成方法。
- ゲート絶縁膜のSiO2容量換算膜厚が1.4nm以下であることを特徴とする請求項1から請求項28のいずれか1項に記載のゲート絶縁膜の形成方法。
- ゲート絶縁膜のSiO2容量換算膜厚が1.2nm以下であることを特徴とする請求項1から請求項28のいずれか1項に記載のゲート絶縁膜の形成方法。
- コンピュータに制御プログラムを実行させるソフトウエアが記憶されたコンピュータ読取可能な記憶媒体であって、
前記制御プログラムは、実行時に、アミド系有機ハフニウム化合物とシリコン含有原料とを用いたCVDプロセスにより、表面が実質的に酸素が存在しない清浄面となるように洗浄されたシリコン基板の清浄面にハフニウムシリケート膜を成膜する工程と、前記ハフニウムシリケート膜に酸化処理を施す工程と、前記酸化処理を施した後のハフニウムシリケート膜に窒化処理を施す工程とを処理システムに実施させ、SiO2容量換算膜厚が1.45nm以下のゲート絶縁膜をシリコン基板上に形成するように処理システムを制御する、コンピュータ読取可能な記憶媒体。 - コンピュータ上で動作し、実行時に、アミド系有機ハフニウム化合物とシリコン含有原料とを用いたCVDプロセスにより、表面が実質的に酸素が存在しない清浄面となるように洗浄されたシリコン基板の清浄面にハフニウムシリケート膜を成膜する工程と、前記ハフニウムシリケート膜に酸化処理を施す工程と、前記酸化処理を施した後のハフニウムシリケート膜に窒化処理を施す工程とを処理システムに実施させ、SiO2容量換算膜厚が1.45nm以下のゲート絶縁膜をシリコン基板上に形成するように処理システムを制御するソフトウエアを含むコンピュータプログラム。
- コンピュータに制御プログラムを実行させるソフトウエアが記憶されたコンピュータ読取可能な記憶媒体であって、
前記制御プログラムは、実行時に、表面が実質的に酸素が存在しない清浄面となるように洗浄されたシリコン基板の清浄面にシリコン酸化物またはシリコン酸窒化物からなる下地膜を形成する工程と、アルコキシド系有機ハフニウム化合物とアルコキシド系有機シリコン化合物であるシリコン含有原料とを用いたCVDプロセスにより、前記下地膜の上にハフニウムシリケート膜を成膜する工程と、前記ハフニウムシリケート膜に窒化処理を施す工程とを処理システムに実施させ、SiO2容量換算膜厚が1.45nm以下のゲート絶縁膜をシリコン基板上に形成するように処理システムを制御する、コンピュータ読取可能な記憶媒体。 - コンピュータ上で動作し、実行時に、表面が実質的に酸素が存在しない清浄面となるように洗浄されたシリコン基板の清浄面にシリコン酸化物またはシリコン酸窒化物からなる下地膜を形成する工程と、アルコキシド系有機ハフニウム化合物とアルコキシド系有機シリコン化合物であるシリコン含有原料とを用いたCVDプロセスにより、前記下地膜の上にハフニウムシリケート膜を成膜する工程と、前記ハフニウムシリケート膜に窒化処理を施す工程とを処理システムに実施させ、SiO2容量換算膜厚が1.45nm以下のゲート絶縁膜をシリコン基板上に形成するように処理システムを制御するソフトウエアを含むコンピュータプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005112816A JP4526995B2 (ja) | 2004-04-09 | 2005-04-08 | ゲート絶縁膜の形成方法ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004115961 | 2004-04-09 | ||
JP2005112816A JP4526995B2 (ja) | 2004-04-09 | 2005-04-08 | ゲート絶縁膜の形成方法ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005322900A JP2005322900A (ja) | 2005-11-17 |
JP4526995B2 true JP4526995B2 (ja) | 2010-08-18 |
Family
ID=35469908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005112816A Expired - Fee Related JP4526995B2 (ja) | 2004-04-09 | 2005-04-08 | ゲート絶縁膜の形成方法ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4526995B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101562955B1 (ko) | 2012-08-31 | 2015-10-23 | 글로벌파운드리즈 인크. | 반도체 구조에 물질층을 형성하는 방법 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007243049A (ja) * | 2006-03-10 | 2007-09-20 | Tokyo Electron Ltd | 半導体装置 |
US7518145B2 (en) * | 2007-01-25 | 2009-04-14 | International Business Machines Corporation | Integrated multiple gate dielectric composition and thickness semiconductor chip and method of manufacturing the same |
US8148275B2 (en) * | 2007-12-27 | 2012-04-03 | Canon Kabushiki Kaisha | Method for forming dielectric films |
US8476155B1 (en) | 2010-07-14 | 2013-07-02 | Samsung Electronics Co., Ltd. | Formation of a high-K crystalline dielectric composition |
US9508545B2 (en) * | 2015-02-09 | 2016-11-29 | Applied Materials, Inc. | Selectively lateral growth of silicon oxide thin film |
TW202349456A (zh) * | 2020-11-06 | 2023-12-16 | 美商應用材料股份有限公司 | 增強材料結構的處理 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002079211A1 (en) * | 2001-03-30 | 2002-10-10 | Advanced Technology Materials, Inc. | Metalloamide and aminosilane precursors for cvd formation of dielectric thin films |
JP2002359371A (ja) * | 2001-03-28 | 2002-12-13 | Toshiba Corp | 半導体装置とその製造方法 |
WO2003088341A1 (fr) * | 2002-03-29 | 2003-10-23 | Tokyo Electron Limited | Procede pour constituer un film isolant sous-jacent |
JP2003347297A (ja) * | 2002-05-27 | 2003-12-05 | Kojundo Chem Lab Co Ltd | 原子層吸着堆積法によるハフニウムシリケート薄膜の製造方法 |
JP2004006614A (ja) * | 2001-12-07 | 2004-01-08 | Tokyo Electron Ltd | 窒化方法、半導体装置およびその製造方法、基板処理装置、基板処理方法 |
WO2004008544A1 (ja) * | 2002-07-16 | 2004-01-22 | Nec Corporation | 半導体装置、その製造方法およびその製造装置 |
JP2004031760A (ja) * | 2002-06-27 | 2004-01-29 | Nec Corp | 半導体装置およびその製造方法 |
JP2004303894A (ja) * | 2003-03-31 | 2004-10-28 | Semiconductor Leading Edge Technologies Inc | 半導体装置および半導体装置の製造方法 |
JP2005045166A (ja) * | 2003-07-25 | 2005-02-17 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2005217272A (ja) * | 2004-01-30 | 2005-08-11 | Semiconductor Leading Edge Technologies Inc | 半導体装置及びその製造方法 |
JP2005285805A (ja) * | 2004-03-26 | 2005-10-13 | Toshiba Corp | 半導体装置の製造方法 |
-
2005
- 2005-04-08 JP JP2005112816A patent/JP4526995B2/ja not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002359371A (ja) * | 2001-03-28 | 2002-12-13 | Toshiba Corp | 半導体装置とその製造方法 |
WO2002079211A1 (en) * | 2001-03-30 | 2002-10-10 | Advanced Technology Materials, Inc. | Metalloamide and aminosilane precursors for cvd formation of dielectric thin films |
JP2004006614A (ja) * | 2001-12-07 | 2004-01-08 | Tokyo Electron Ltd | 窒化方法、半導体装置およびその製造方法、基板処理装置、基板処理方法 |
WO2003088341A1 (fr) * | 2002-03-29 | 2003-10-23 | Tokyo Electron Limited | Procede pour constituer un film isolant sous-jacent |
JP2003347297A (ja) * | 2002-05-27 | 2003-12-05 | Kojundo Chem Lab Co Ltd | 原子層吸着堆積法によるハフニウムシリケート薄膜の製造方法 |
JP2004031760A (ja) * | 2002-06-27 | 2004-01-29 | Nec Corp | 半導体装置およびその製造方法 |
WO2004008544A1 (ja) * | 2002-07-16 | 2004-01-22 | Nec Corporation | 半導体装置、その製造方法およびその製造装置 |
JP2004303894A (ja) * | 2003-03-31 | 2004-10-28 | Semiconductor Leading Edge Technologies Inc | 半導体装置および半導体装置の製造方法 |
JP2005045166A (ja) * | 2003-07-25 | 2005-02-17 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2005217272A (ja) * | 2004-01-30 | 2005-08-11 | Semiconductor Leading Edge Technologies Inc | 半導体装置及びその製造方法 |
JP2005285805A (ja) * | 2004-03-26 | 2005-10-13 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101562955B1 (ko) | 2012-08-31 | 2015-10-23 | 글로벌파운드리즈 인크. | 반도체 구조에 물질층을 형성하는 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2005322900A (ja) | 2005-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100906509B1 (ko) | 게이트 절연막의 형성 방법, 기억 매체, 및 컴퓨터프로그램 | |
US7217659B2 (en) | Process for producing materials for electronic device | |
KR101250057B1 (ko) | 절연막의 플라즈마 개질 처리 방법 및 플라즈마 처리 장치 | |
KR101364834B1 (ko) | 플라즈마 질화 처리 방법 | |
JP4926219B2 (ja) | 電子デバイス材料の製造方法 | |
US7446052B2 (en) | Method for forming insulation film | |
JP4429300B2 (ja) | 電子デバイス材料の製造方法 | |
KR101122347B1 (ko) | 절연막의 형성 방법 및 반도체 장치의 제조 방법 | |
WO2013035561A1 (ja) | 半導体装置の製造方法及び基板処理システム | |
KR100874517B1 (ko) | 플라즈마 처리 방법 | |
KR101188574B1 (ko) | 절연막의 형성 방법 및 반도체 장치의 제조 방법 | |
KR100966927B1 (ko) | 절연막의 제조 방법 및 반도체 장치의 제조 방법 | |
JP4526995B2 (ja) | ゲート絶縁膜の形成方法ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム | |
JP2004356528A (ja) | 絶縁膜の改質方法 | |
JP2009177161A (ja) | 絶縁膜の形成方法 | |
KR20060029294A (ko) | 절연막의 형성 방법 및 형성 시스템 | |
KR100942106B1 (ko) | 플라즈마 질화 처리 방법, 반도체 장치의 제조 방법 및플라즈마 처리 장치 | |
US20050255711A1 (en) | Method for forming underlying insulation film | |
JPWO2003088342A1 (ja) | 電子デバイス材料の製造方法 | |
JP4083000B2 (ja) | 絶縁膜の形成方法 | |
JP2006156995A (ja) | 絶縁膜形成方法およびコンピュータ記録媒体 | |
KR100966388B1 (ko) | 금속 실리케이트막의 형성 방법 및 기록 매체 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070515 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100602 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |