JP2006156995A - 絶縁膜形成方法およびコンピュータ記録媒体 - Google Patents
絶縁膜形成方法およびコンピュータ記録媒体 Download PDFInfo
- Publication number
- JP2006156995A JP2006156995A JP2005319637A JP2005319637A JP2006156995A JP 2006156995 A JP2006156995 A JP 2006156995A JP 2005319637 A JP2005319637 A JP 2005319637A JP 2005319637 A JP2005319637 A JP 2005319637A JP 2006156995 A JP2006156995 A JP 2006156995A
- Authority
- JP
- Japan
- Prior art keywords
- annealing
- wafer
- plasma
- insulating film
- seconds
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
【解決手段】基板上の酸化膜に対してプラズマ窒化処理し,その後当該基板を処理容器51内でアニール処理して絶縁膜を形成する方法において,667Pa以下の低圧力の下でアニール処理を行う。アニール処理は5秒〜45秒間行われる。プラズマ窒化処理の際には,多数の透孔が形成されている平板アンテナを用いたマイクロ波プラズマによってプラズマ窒化処理する。
【選択図】図2
Description
プラズマ窒化処理する際には,処理容器2内のサセプタ3上にウエハWを載置し,ガス導入部13から所定の処理ガス,例えばアルゴンガス/窒素ガスの混合ガスを処理容器2内に供給しつつ,排気管12から排気して処理空間S内を所定の圧力に設定する。そしてヒータ4aによってウエハWを所定の温度に加熱して,マイクロ波供給装置36によってマイクロ波を発生させて,処理容器2内の前記処理ガスをプラズマ化することにより,ウエハW上のシリコン酸化膜に対して,プラズマ窒化処理が行われ,Si−O結合が切断され,SiとNが結合したSi−Nが形成される。しかもスロットアンテナ30を介したマイクロ波からのエネルギーによって,透過窓20の下面の処理空間S内に電磁界を発生させて,処理ガスをプラズマ化するので,0.7eV〜2.0eVの低電子温度,1011〜1013cm−3の高密度プラズマによって,下地膜へのダメージの少ない均一なプラズマ窒化処理が行え,良質なSiN膜が形成される。
アニール処理された後のウエハWは,ウエハ搬送装置112によってロードロック室106,107のいずれかに搬入される。そして当該ロードロック室が大気圧に戻された後,ウエハ搬入出室108内のウエハ搬送装置116によって当該ロードロック室内のウエハWが取り出され,フープFのいずれかに収容される。このような動作は,少なくとも1枚以上,たとえば1ロットのウエハWに対して行なわれ,1セットの処理が終了する。
アニール処理する場合,一気に1000℃まで昇温すると,ウエハWの反りやスリップなどのサーマルバジェットのダメージが発生するので,前記したように,第1のアニール処理工程で低温アニールし,第2のアニール処理工程で高温アニールすることで,良好なアニール処理が行える。
これによれば,アニール時間が10秒〜30秒の間で,膜厚を1.2nm以下に抑えつつ,しかもON電流特性は,いずれの場合も酸化膜のみの場合よりも高い数値を実現することができた。
なおアニール温度は950℃〜1150℃が好ましく,アニール時間は,5〜60秒が好ましい。アニール処理でEOTをさらに薄くすることが可能である。EOTが1.2nm以下の場合,アニール時間は10〜60秒が好ましい。
そして膜厚が1.2nm以下で,アニール時間が10秒〜30秒のときにGmが700[μsec]という高い値を実現できた(実施の形態B)。
ついで,T12〜T13(第2の昇温工程)の間では,昇温レートが50℃/秒,好ましくは40〜60℃/秒で,ウエハWをアニール温度K12(例えば900℃)まで上昇させる。次いでT13〜T14(第3の昇温工程)において,昇温レートを20℃/秒,好ましくは15〜35℃/秒に落としてウエハWをアニール温度K13(例えば1000℃)まで昇温させる。そして第2のアニール処理としてT14〜T15の間で,このアニール温度K13を維持する。T14〜T15は20秒,好ましくは1〜40秒がよい。第3の昇温工程の昇温レートは,第2の昇温工程の昇温レートより低くすることが好ましい。
なおかかるT14〜T15図11の熱処理時の条件は,処理容器52内の圧力が133.3Pa(1Torr)で,酸素ガス/窒素ガスの流量は,1/1slmで20秒間流した。その際,圧力は,66.7〜933.2Paが好ましく,酸素分圧は13.3〜93.3Paが好ましい。
次いで,この条件でプラズマ窒化処理した後のウエハWに対して,図11に示したシーケンスに従ってアニール処理した後のON電流特性(Ion N)と相互コンダクタンス(Gm)について調べた。図12は,ON電流特性(Ion N)を示し,図13は相互コンダクタンス(Gm)を示している。なお比較のために図4のシーケンスに従ってアニール処理したレシピをSE4とし,図11に示したシーケンスに従ってアニール処理したレシピをSE11として,図12,図13には各々のレシピによる結果を記載した。
これらの結果からすれば,第2のアニール処理工程に入る昇温工程においても,図11に示したシーケンスのように,これを第2の昇温工程と第3の昇温工程との2段階に分けて昇温した方が絶縁膜の電気的特性がより向上することが確認できる。
アルゴンガス/窒素ガスの流量:1000/40sccm
マイクロ波のパワー:1500W
ウエハの温度:400℃
2 処理容器
3 サセプタ
20 透過窓
30 スロットアンテナ
33 スリット
36 マイクロ波供給装置
51 アニール装置
52 処理容器
54 ランプ
W ウエハ
Claims (7)
- 基板上の酸化膜に対してプラズマ窒化処理し,その後当該基板をアニール処理して絶縁膜を形成する方法において,
前記アニール処理は,667Pa以下の圧力の下で行われることを特徴とする,絶縁膜形成方法。 - 前記アニール処理は,10秒〜40秒間行われることを特徴とする,請求項1に記載の絶縁膜形成方法。
- 前記アニール処理は,
第1のアニール処理工程と,その後引き続いて行われる第2のアニール処理工程とを有し,
前記第1のアニール処理工程は,アニール温度が600℃〜700℃でアニール時間が1〜60秒,
前記第2のアニール処理工程は,アニール温度が950℃〜1150℃でアニール時間が5〜60秒,
であることを特徴とする,請求項1又は2に記載の絶縁膜形成方法。 - 前記酸化膜に対して,プラズマ窒化処理を施すにあたり,多数の透孔が形成されている平板アンテナを用いたマイクロ波プラズマによってプラズマ窒化処理することを特徴とする,請求項1〜3のいずれかに記載の絶縁膜形成方法。
- 前記酸化膜は,熱酸化またはプラズマ酸化によって形成したものであることを特徴とする,請求項1〜4のいずれかに記載の絶縁膜形成方法。
- 前記プラズマ窒化処理された後の基板は,大気に曝されることなく減圧雰囲気のまま,アニール処理を行うアニール装置に搬入されてアニール処理されることを特徴とする,請求項1〜5のいずれかに記載の絶縁膜形成方法。
- コンピュータに,請求項1〜6のいずれかに記載の絶縁膜形成方法におけるアニール方法を,アニール装置において実行させるためのソフトウエアを含む,コンピュータ記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005319637A JP4965849B2 (ja) | 2004-11-04 | 2005-11-02 | 絶縁膜形成方法およびコンピュータ記録媒体 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004320743 | 2004-11-04 | ||
JP2004320743 | 2004-11-04 | ||
JP2005319637A JP4965849B2 (ja) | 2004-11-04 | 2005-11-02 | 絶縁膜形成方法およびコンピュータ記録媒体 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006156995A true JP2006156995A (ja) | 2006-06-15 |
JP2006156995A5 JP2006156995A5 (ja) | 2008-11-06 |
JP4965849B2 JP4965849B2 (ja) | 2012-07-04 |
Family
ID=36634831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005319637A Expired - Fee Related JP4965849B2 (ja) | 2004-11-04 | 2005-11-02 | 絶縁膜形成方法およびコンピュータ記録媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4965849B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008032745A1 (en) * | 2006-09-13 | 2008-03-20 | Canon Anelva Corporation | Magnetoresistive element manufacturing method, and multi-chamber apparatus for manufacturing the magnetoresistive element |
WO2008038788A1 (fr) * | 2006-09-29 | 2008-04-03 | Tokyo Electron Limited | Procédé de formation d'un film d'oxyde de silicium, appareil de traitement au plasma et support de stockage |
JP2008547220A (ja) * | 2005-06-27 | 2008-12-25 | アプライド マテリアルズ インコーポレイテッド | プラズマ窒化したゲート誘電体を2段階式で窒化後アニーリングするための改善された製造方法 |
JP2009532915A (ja) * | 2006-04-03 | 2009-09-10 | アプライド マテリアルズ インコーポレイテッド | 複数のアニールステップを用いた酸窒化シリコンゲート誘電体の形成 |
US8026187B2 (en) | 2009-01-21 | 2011-09-27 | Tokyo Electron Limited | Method of forming silicon oxide film and method of production of semiconductor memory device using this method |
JP2015046593A (ja) * | 2013-08-02 | 2015-03-12 | スタンレー電気株式会社 | p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法 |
JP2015170662A (ja) * | 2014-03-05 | 2015-09-28 | 株式会社東芝 | 半導体製造装置及び半導体装置の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003060198A (ja) * | 2001-08-10 | 2003-02-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
WO2004008519A1 (ja) * | 2002-07-17 | 2004-01-22 | Tokyo Electron Limited | 酸化膜形成方法および電子デバイス材料 |
JP2004119899A (ja) * | 2002-09-27 | 2004-04-15 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
JP2004247528A (ja) * | 2003-02-14 | 2004-09-02 | Sony Corp | 半導体装置の製造方法 |
JP2005518087A (ja) * | 2001-07-24 | 2005-06-16 | アプライド マテリアルズ インコーポレイテッド | Bpsg膜のcvdの為の方法 |
-
2005
- 2005-11-02 JP JP2005319637A patent/JP4965849B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005518087A (ja) * | 2001-07-24 | 2005-06-16 | アプライド マテリアルズ インコーポレイテッド | Bpsg膜のcvdの為の方法 |
JP2003060198A (ja) * | 2001-08-10 | 2003-02-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
WO2004008519A1 (ja) * | 2002-07-17 | 2004-01-22 | Tokyo Electron Limited | 酸化膜形成方法および電子デバイス材料 |
JP2004119899A (ja) * | 2002-09-27 | 2004-04-15 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
JP2004247528A (ja) * | 2003-02-14 | 2004-09-02 | Sony Corp | 半導体装置の製造方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008547220A (ja) * | 2005-06-27 | 2008-12-25 | アプライド マテリアルズ インコーポレイテッド | プラズマ窒化したゲート誘電体を2段階式で窒化後アニーリングするための改善された製造方法 |
JP2009532915A (ja) * | 2006-04-03 | 2009-09-10 | アプライド マテリアルズ インコーポレイテッド | 複数のアニールステップを用いた酸窒化シリコンゲート誘電体の形成 |
WO2008032745A1 (en) * | 2006-09-13 | 2008-03-20 | Canon Anelva Corporation | Magnetoresistive element manufacturing method, and multi-chamber apparatus for manufacturing the magnetoresistive element |
US8119018B2 (en) | 2006-09-13 | 2012-02-21 | Canon Anelva Corporation | Magnetoresistive effect element manufacturing method and multi-chamber apparatus for manufacturing magnetoresistive effect element |
WO2008038788A1 (fr) * | 2006-09-29 | 2008-04-03 | Tokyo Electron Limited | Procédé de formation d'un film d'oxyde de silicium, appareil de traitement au plasma et support de stockage |
US7972973B2 (en) | 2006-09-29 | 2011-07-05 | Tokyo Electron Limited | Method for forming silicon oxide film, plasma processing apparatus and storage medium |
US8026187B2 (en) | 2009-01-21 | 2011-09-27 | Tokyo Electron Limited | Method of forming silicon oxide film and method of production of semiconductor memory device using this method |
JP2015046593A (ja) * | 2013-08-02 | 2015-03-12 | スタンレー電気株式会社 | p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法 |
JP2015170662A (ja) * | 2014-03-05 | 2015-09-28 | 株式会社東芝 | 半導体製造装置及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4965849B2 (ja) | 2012-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100939125B1 (ko) | 절연막 형성 방법 및 기판 처리 방법 | |
JP4926219B2 (ja) | 電子デバイス材料の製造方法 | |
KR101122347B1 (ko) | 절연막의 형성 방법 및 반도체 장치의 제조 방법 | |
KR101188574B1 (ko) | 절연막의 형성 방법 및 반도체 장치의 제조 방법 | |
KR100887270B1 (ko) | 플라즈마 처리 방법 및 플라즈마 처리 장치 | |
KR100966927B1 (ko) | 절연막의 제조 방법 및 반도체 장치의 제조 방법 | |
KR101028625B1 (ko) | 기판의 질화 처리 방법 및 절연막의 형성 방법 | |
US8247331B2 (en) | Method for forming insulating film and method for manufacturing semiconductor device | |
JP4965849B2 (ja) | 絶縁膜形成方法およびコンピュータ記録媒体 | |
US20060269694A1 (en) | Plasma processing method | |
JP5390379B2 (ja) | プラズマ窒化処理におけるチャンバ内の前処理方法、プラズマ処理方法、および記憶媒体 | |
JPWO2005086215A1 (ja) | プラズマ処理方法及びコンピュータ記憶媒体 | |
KR101255905B1 (ko) | 실리콘 산화막의 형성 방법 및 장치 | |
KR101270875B1 (ko) | 절연막의 개질 방법 | |
WO2003052810A1 (fr) | Procede de traitement d'un substrat | |
KR20090086059A (ko) | 플라즈마 산화 처리 방법, 기억 매체 및 플라즈마 처리 장치 | |
JP2012069674A (ja) | 半導体装置の製造方法及び基板処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080918 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080918 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120327 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120330 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |