JP2004119899A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2004119899A JP2004119899A JP2002284496A JP2002284496A JP2004119899A JP 2004119899 A JP2004119899 A JP 2004119899A JP 2002284496 A JP2002284496 A JP 2002284496A JP 2002284496 A JP2002284496 A JP 2002284496A JP 2004119899 A JP2004119899 A JP 2004119899A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- substrate
- nitrogen
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】誘電率が高く、界面準位や固定電荷が低減され、表面に高誘電体膜を形成する際の膜厚増加が抑制されるシリコン酸窒化膜を形成すること。
【解決手段】窒素ラジカルを用いたシリコン酸化膜の窒化工程において、窒化雰囲気中の基板温度Tを、酸化膜中における窒素ラジカルの拡散係数D、酸化膜の膜厚Tox、窒化時間t、拡散係数の前指数因子D0、拡散係数の活性化エネルギーΔE、および気体定数Rに対し、D≦Tox2/tを満たすD = D0×exp(−ΔE/RT)を与える温度とする。
【選択図】 図1
【解決手段】窒素ラジカルを用いたシリコン酸化膜の窒化工程において、窒化雰囲気中の基板温度Tを、酸化膜中における窒素ラジカルの拡散係数D、酸化膜の膜厚Tox、窒化時間t、拡散係数の前指数因子D0、拡散係数の活性化エネルギーΔE、および気体定数Rに対し、D≦Tox2/tを満たすD = D0×exp(−ΔE/RT)を与える温度とする。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関わり、特にMOS(metal oxide semiconductor)構造を有する半導体素子のゲート絶縁膜に関する。
【0002】
【従来の技術】
シリコン半導体集積回路の高集積化に伴うMOS型半導体素子の寸法の微細化のため、求められるゲート絶縁膜の厚みは年々薄くなってきている。近い将来、その厚みは、シリコン酸化膜換算膜厚(Equivalent Physical Oxide Thickness:以下、EOTと略す)で1.5nm以下に達すると予想される(非特許文献1参照)。
【0003】
しかし、ゲート絶縁膜の膜厚が薄くなりすぎると、リーク電流が発生しやすくなるため、リーク電流を抑制できる物理的な膜厚を維持したまま、電気的実効膜厚、すなわちEOTを薄くすることが望まれている。このため、従来のゲート絶縁膜材料であるシリコン酸化膜に代えて、誘電率の高いシリコン酸窒化膜(SiON膜)の使用が検討されている。また、SiON膜中の誘電率は、膜中の窒素濃度に依存するので、より高い誘電率を得るため、窒素濃度が10wt%以上のSiON膜の使用が望まれている。さらに、high−k膜と呼ばれる、より誘電率の高い金属酸化膜等の使用も検討されている(非特許文献2参照)。
【0004】
一方、ロジック集積回路のMOSトランジスタでは、リーク電流の抑制とともに高い電流駆動力が要求されている。従って、MOSトランジスタの移動度を大きくするため、ゲート絶縁膜と基板との界面付近の準位密度および固定電荷密度を低減することが必要とされている。
【0005】
【非特許文献1】
アイ、ティ、アール、エス(ITRS:International Technology Roadmap for Semiconductor)[平成14年9月5日検索]、インターネット<URL:http://public.itrs.net/>
【0006】
【非特許文献2】
岩井洋、大見俊一郎「微細シリコンデバイスに要求される各種高性能薄膜」応用物理,2000年,第69巻,第1号,p.4−14
【0007】
【非特許文献3】
アイトリプルイー(IEEE)主催2000年VLSI技術シンポジウム予稿集(M.Togo et al. 2000 Symp.on VLSI Tech.p.116)
【0008】
【発明が解決しようとする課題】
ゲート絶縁膜として使用する、窒素濃度が10wt%以上のSiON膜の形成方法としては、従来、SiON膜を直接プラズマCVD法で作製する方法、SiO2膜をNOxガス中に曝露し、窒素原子を熱拡散させるNO酸窒化法、SiO2膜を窒素プラズマ中に曝露し、窒素原子を拡散させるラジカル窒化法等が挙げられる。
【0009】
しかし、NO酸窒化法でゲート絶縁膜を作製する場合は、Si基板との界面近傍に窒素原子が多量に入りやすく、界面付近の窒素原子による界面準位や固定電荷の発生のため、基板の移動度が低下するので、MOSトランジスタの駆動力をあげることが困難となる。また、界面付近の窒素濃度を低減するため、窒素の拡散を抑制させると、ゲート絶縁膜中の窒素濃度が不足し、誘電率を上げることができず、薄いEOTを得ることができない。
【0010】
ラジカル窒化法においては、ラジカル酸化後にラジカル窒化処理をして得たSiON膜が、ラジカル窒化後にラジカル酸化処理をして得られたSiON膜に較べ、基板との界面における窒素濃度を低減できることが報告されている(非特許文献3参照)。しかし、この場合においてもSiON膜中の窒素濃度は不十分であり、またベース絶縁膜であるSiO2膜の膜厚をさらに2nm以下にまで薄くする検討は行われていない。
【0011】
このように、従来の方法では、ゲート絶縁膜中の窒素濃度を高く維持するとともに、界面における窒素濃度を十分に低減させることは難しく、特に厚みが2nm以下となる極薄のSiON膜では、窒素濃度の調整が極めて困難となっていた。
【0012】
一方、ゲート絶縁膜としてhigh−k膜を使用する場合、high−k膜をSi基板上に直接形成すると、基板界面に準位が発生しやすいため、金属酸化物とSi基板との間にバッファ層としてSiO2膜やSiON膜を介在させる構造が採用されている。しかし、SiON膜を使用する場合は、上述と同様の課題が存在する。また、金属酸化膜を形成する際には、表面が酸化性雰囲気に曝されるため、バッファ層に酸素が侵入し、Si基板に達し、Si基板をも酸化され、実質的なバッファ層の膜厚が増加するという問題が指摘されている。こうなると、ゲート絶縁膜全体としてのEOTがかえって増加してしまい、high−k膜を使用するメリットを得ることができず、半導体素子の微細化に対応できないでいた。
【0013】
本発明は、上述する従来の課題に鑑みてなされたものであり、半導体素子の微細化に対応できる薄いEOTを持ち、基板との界面における界面準位や固定電荷が少ないゲート絶縁膜を提供しうる半導体装置の製造方法およびこの方法によって製造されたゲート絶縁膜を有する半導体装置を提供することを目的とする。
【0014】
【課題を解決するための手段】
本発明の第1の半導体装置の製造方法は、ゲート絶縁膜の形成工程において、シリコン基板上にSiとOを主成分とする、膜厚2nm以下のベース絶縁膜を形成する工程と、ベース絶縁膜を以下の式(f1)を満たす条件下で、窒素ラジカルを主成分とする窒化源ガス中に曝露し、シリコン酸窒化膜を形成する工程とを有することを特徴とする。
【0015】
D≦Tox2/t ・・・(f1)
D = D0×exp(−ΔE/RT) ・・・(f2)
ここで、
Dは、ベース絶縁膜中における窒素ラジカルの拡散係数、
D0は、拡散係数の前指数因子、
Toxは、ベース絶縁膜の膜厚、
ΔE は、拡散係数の活性化エネルギー、
Rは、気体定数、
Tは、基板温度、
tは、曝露時間。
【0016】
上記本発明の半導体装置の製造方法の第1の特徴によれば、ベース絶縁膜の膜厚に応じて基板温度、窒素プラズマ中への曝露時間を上記拡散式(f1)および活性化エネルギーの関係式(f2)に基づいて、窒素の拡散が基板界面に達しない深さに調整しているので、基板の窒化を防止でき、基板界面における窒素濃度を確実に低減し、しかも絶縁膜の表面近傍のみを高濃度に窒化させた、深さ方向に急峻なピークを持つ窒素濃度分布を形成できる。この結果、ゲート絶縁膜のEOTを薄くできるとともに、基板との界面付近まで拡散した窒素に基因する界面準位や固定電荷を減少させることができる。
【0017】
上記拡散係数の指数因子D0は、3×10−9cm2/s以上9×10−2cm2/s以下、上記拡散係数の活性化エネルギーΔEは、2.1×103 J/mol以上7.11×104 J/mol以下の値を使用することが望ましい。
【0018】
また、本発明の第2の半導体装置の製造方法は、ゲート絶縁膜の形成工程において、シリコン基板上に膜厚2.0nm以下のSiとOとを主成分とするベース絶縁膜を形成する工程と、ベース絶縁膜を、基板温度75℃以下とする条件で、所定時間窒素ラジカルを主成分とする窒化源ガス中に曝露し、シリコン酸窒化膜を形成する工程とを有することを特徴とする。また、上記基板温度と上記所定時間は、ベース絶縁膜中のピーク窒素原子濃度がベース絶縁膜の厚みの1/2深さより浅い領域に存在し、かつベース絶縁膜とシリコン基板との界面における窒素原子濃度が上記ピーク窒素原子濃度の少なくとも1/10以下とする条件である。
【0019】
上記第2の特徴を有する半導体装置の製造方法によれば、基板温度を低温とする条件のもとで、上記基板温度と上記所定時間とをベース絶縁膜の表面近傍のみを高濃度に窒化させた、深さ方向に急峻なピークを持つ窒素濃度分布を形成するよう調整することにより、ゲート絶縁膜のEOTを薄くするとともに、基板との界面における界面準位や固定電荷を低減させることができる。
【0020】
なお、ここでいうシリコン基板温度とは、実質的な基板温度を意味する。従って、通常窒素プラズマの曝露条件下では、特に加熱を行わなくても実質的な基板温度は、窒素プラズマの影響により100℃近い温度となりやすいので、基板温度75℃以下とするために、通常は基板の冷却が必要となる。
【0021】
さらに、上記本発明の第1もしくは第2の半導体製造方法によって作製されたシリコン酸窒化膜上に、少なくともこのシリコン酸窒化膜より高い誘電率を有する、金属酸化物または金属酸化物とシリコン酸化物との固溶体を含む別の絶縁層を形成する工程を有してもよい。
【0022】
この場合は、上記本発明の第1もしくは第2の半導体製造方法で形成されたシリコン酸窒化膜は、表面近傍に高濃度に窒素が含有された領域を含むため、金属酸化物等を形成する際に従来生じていたSiON膜中の酸素の突き抜けを、その高濃度窒素含有領域によって防止できる。したがって、突き抜けた酸素による基板の酸化の進行を抑制し、ゲート絶縁膜全体としてのEOTの増加を防止できる。
【0023】
本発明の半導体装置は、上記第1もしくは第2の半導体装置の製造方法を用いて得られるゲート絶縁膜を有する半導体装置であり、このゲート絶縁膜が、シリコン酸窒化膜中の窒素原子濃度ピークがベース絶縁膜の厚みの1/2深さより浅い領域に存在し、かつゲート絶縁膜と前記シリコン基板との界面における窒素原子濃度が、上記窒素原子濃度ピークの少なくとも1/10以下であることを特徴とする。
【0024】
上記本発明の半導体装置の特徴によれば、ゲート絶縁膜と基板との界面付近の窒素原子濃度が低いので、界面準位や固定電荷が低く、MOSトランジスタとして使用する場合には良好な駆動力を発揮できる。また、基板の窒化層の影響がほとんどないため、薄いEOTを提供できる。また、上記シリコン酸窒化膜上に、金属酸化物または金属酸化物とシリコン酸化物との固溶体からなるいわゆるhigh−k膜を形成する場合には、上記高濃度窒素含有領域が酸素の拡散を阻止するため、基板の酸化が抑制され、より薄いEOTを提供できる。
【0025】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態について説明する。
【0026】
(第1の実施の形態)
図1(a)〜図2(f)に、本発明の第1の実施の形態に係るMOS構造を有する半導体装置の製造方法を示す。第1の実施の形態では、ゲート絶縁膜として使用する物理膜厚2nm以下のSiON膜を形成する工程において、基板を冷却する条件で、プラズマ窒化を行うことにより、表面近傍のみを高濃度に窒化するとともに、基板とゲート絶縁膜の界面近傍における窒素濃度を極めて低く抑えたSiON膜を作製する。
【0027】
以下、図面を参照しながら、n型MOSトランジスタの製造方法を例に採り、第1の実施の形態に係る半導体装置の製造方法について具体的に説明する。
【0028】
まず、図1(a)に示すように、素子分離領域102を形成し、活性化領域を画定する。例えば、p型シリコン基板101の表面層に素子分離用の深い溝を形成し、液相CVD(Chemical Vapor Deposition)法等を用いて、この溝をシリコン酸化膜で埋め込み、埋め込み後、CMP(Chemical Mechanical Polishing)法を用いて平滑化し、素子分離領域102を形成する。
【0029】
次に、図1(b)に示すように、シリコン基板101表面を酸化して、ベース絶縁膜となるシリコン酸化膜(SiO2膜)112を形成する。なお、基板表面を酸化する際には、予め酸化前処理として、シリコン基板101表面を希釈フッ酸で処理を行い、基板表面の酸化膜を除去しておくことが好ましい。なお、基板表面の汚染を効果的に除去するためには、希釈フッ酸で処理を行う前に、塩酸、過酸化水素水、オゾン水処理のような他の前処理を行ってもよい。
【0030】
また、基板表面の酸化は、具体的には、上記前処理が終了した基板101に対し、例えばECR(electron cyclotron resonance)装置を用いたラジカル酸化法により厚さ約1.5nmのSiO2膜112を形成する。なお、プラズマによる基板ダメージを抑えるため、ダウンフロー酸素ラジカルを用いた酸化を行うのが好ましい。例えば、基板温度900℃、O2ガス圧力670Pa(5Torr)、放電出力200W、周波数2.45GHzのマイクロ波を15秒間印加する条件でラジカル酸化を行う。
【0031】
次に、SiO2膜112を、以下に説明する条件を用いて窒化することにより、図1(c)に示すようなシリコン酸窒化膜(SiON膜)113を形成する。以下、窒化条件について具体的に説明する。
【0032】
SiO2膜112の窒化には、例えば図3に示すような基板冷却機能を備えた窒化装置を用いる。この窒化装置は、ガスの供給管203および207、排気口205を備えた減圧密閉可能な反応容器201と、この反応容器201の周囲に備えられた放電電極208と、冷却水を流す冷却管209とを有する。なお、基板101を設置する基板台202には、冷媒を流す冷却管210が内部に備えられており、冷却板としても機能できるものを使用することが好ましい。なお、放電電極208のかわりに各ガス供給管の周囲に放電管204を備えてもよい。
【0033】
まず、表面にSiO2膜112が形成された基板101を図3に示す反応容器201内に搬入し、基板台202の冷却機能を用いて、基板101を例えば5℃に冷却する。この間、反応容器201内は例えば1気圧のN2ガスでパージしておく。
【0034】
基板温度が安定したら、反応容器201内のパージガスを排気し、反応容器201の上壁面に備えられたガス供給管206もしくは、反応容器の側壁面に備えられたガス供給管203からN2ガスを供給し、反応容器201内の圧力を例えば2.7Pa(20mTorr)に設定する。なお、基板上への均一なガスの供給を行うためには、複数のガス供給口からガスを均等に供給するのが好ましい。放電電極208に、周波数13.56MHz、出力300WのRFを印加して、反応容器201内にプラズマを発生させる。このプラズマ中の窒素ラジカルにより、SiO2膜112表面の窒化を行う。処理時間は、例えば10秒とする。なお、ここで窒素ラジカルとしては、窒素原子ラジカル、窒素分子ラジカル、あるいはこれらのラジカルや窒素分子のイオン等が含まれる。なお、窒素ガス源としては、N2ガスのほか、NH3、NCl3、NF3、NO、N2OあるいはNO2等を使用できる。
【0035】
窒化処理後、反応容器201内をN2ガスで再びパージし、基板101の冷却を停止し、結露を防止するため基板温度を室温まで戻した後、反応容器201からシリコン基板101を搬出する。
【0036】
また、SiO2表面の窒化では、上述するように、反応容器201周囲に備えた放電電極208を用いてプラズマを立て、窒素ラジカルを生成する方法の以外に、反応ガス供給管203あるいは206の周囲に備えた放電電極204によって、各供給管内でプラズマを立て、そこで生成した窒素ラジカルを下流である反応容器201に移動させ、そこで窒化反応を行ういわゆるダウンフロー法を用いてもよい。あるいは、ガス励起源として、プラズマの代わりに例えば紫外線ランプやレーザー光からの励起光を用いてもよい。
【0037】
なお、ここでは、第1の実施の形態に係る半導体装置の製造方法では、膜厚1.5nmのSiON膜113の窒化条件において、従来のラジカル窒化条件と異なり、Si基板を冷却し、基板温度を5℃という低温に維持する条件で、10秒間窒化処理を行っているが、この条件は、以下の拡散式と活性化エネルギーの関係式を考慮することによって得られるものである。
【0038】
ベース絶縁膜であるSiO2膜中の窒素原子の拡散深さは、窒素原子の拡散係数D、窒化時間tとすると、拡散方程式の解である誤差関数に含まれる拡散長である√(Dt)で表すことができる。従って、膜厚ToxのSiO2膜中に入った窒素原子が基板界面に到達しないようにするためには、以下の(f3)の式を満たすことが望ましい。
【0039】
√(Dt) ≦ Tox ・・・(f3)
なお、上記(f3)の式は、以下の(f1)の式に変形できる。
【0040】
D ≦ (Tox)2/t ・・・(f1)
しかし、SiO2膜中の窒素原子の拡散係数Dは一般に知られていない。そこで、本件発明者等は、図4に示す窒素原子以外の種々の原子の、溶融シリカガラス中の拡散係数の文献値(アール.エイチ.ドレモス(R. H. Doremus)著 「ガラスサイエンス(“Glass Science”)」、(米国)ジョンウィレイアンドソンズ(John Wiley & Sons)社刊、1973年発行)を参考にして、これらの値からSiO2膜中の窒素原子の拡散係数Dの概算を試みた。
【0041】
図4中の破線で示すように、SiO2膜中の窒素原子の拡散係数Dは、ネオン(Ne)と水(H2O)との中間の値と予想される。窒素(N)は、Neより反応性が高いので拡散係数がNeより小さく、一方H2Oより分子(原子)サイズが小さいので拡散係数がH2Oより大きいと考えられるからである。また、図4に示すように、拡散係数Dは一般に以下の活性化エネルギーの関係式(f2)で表される。
【0042】
D = D0×exp(−ΔE/RT) ・・・(f2)
ここで、
Dはシリコン酸化膜中における窒素ラジカルの拡散係数、
D0は、拡散係数の前指数因子、
ΔE は、拡散係数の活性化エネルギー、
Rは、気体定数、
Tは、基板温度、である。
【0043】
上述するように、Nの拡散係数Dは、NeとH2Oとの中間値であるから、前指数因子D0の範囲は、25℃すなわち、1/Tが0.00335K−1の条件におけるNeとH2Oの中間値間と考えると、以下の条件が得られる。
【0044】
3×10−9(cm2/s)≦D0≦9×10−2(cm2/s)
また、ΔEについては、NはH2Oより分子(原子)サイズが小さいので拡散しやすいと考え、上限はH2OのDの活性化エネルギーである7.11×104J/molとする。
【0045】
一方、ΔEの下限は、図5に示すSiON膜中の窒素濃度分布の温度依存性データから見積られる。図5は、窒化温度100℃および400℃におけるSiON膜中の窒素濃度分布を、二次イオン質量分析法(SIMS)で調べた結果である。横軸がスパッタリング時間であり膜の深さに対応する。また、縦軸がカウント数である。具体的な窒化条件はグラフ中に示す。
【0046】
図5に示すデータから窒素の導入速度や外方拡散の効果を無視してNの拡散係数を見積ると、100℃では2.8×10−15 cm2/s、400℃では3.8×10−15 cm2/s となり、これらの値から概算される拡散係数の活性化エネルギー△Eは2.1×103 J/molである。窒素の外方拡散の効果を考慮すると、高温では低温より多くのNが侵入し、再び膜外に放出されている。従って、400℃でSiON膜中に残存してSIMSで観測される窒素原子は元々SiON膜内に侵入した窒素原子より少ないと考えられるので、実際の拡散係数の活性化エネルギー△Eは2.1×103 J/mol以上といえる。従って、ΔEについては以下の条件が得られる。
【0047】
2.1×103(J/mol)≦ΔE≦7.11×104(J/mol)
図4中の破線で示すように、窒素(N)の拡散係数Dを、NeとH2Oとの中間値とすると、前指数因子D0 は2.21×10−5 cm2/s 、拡散係数の活性化エネルギーΔEは5.83×104 J/mol、気体定数Rは8.3145 J/mol・Kである。
【0048】
これらの数値を(f2)式に代入することで、窒素の拡散係数Dを基板温度Tの関数とし、さらに(f1)式を満たす条件から基板温度Tと窒化時間tおよびシリコン酸化膜膜厚Toxの関係を導くことができる。
【0049】
したがって、上述する条件、すなわちSiO2膜112の膜厚Toxが1.5nmの場合、基板温度Tが5℃で、窒化時間tを10秒とすれば、(f1)式を満たし、窒素(N)の拡散が基板界面に達しないように調整できる。
【0050】
上述する条件以外にも、例えば、SiO2膜112の膜厚Toxが2.0nmに対し、窒化時間tを1秒とするとき、上記(f1)式は次式(f12)となり、
D≦Tox2/t = 4.0×10−14(cm2/s)・・・(f12)
前指数因子D0 = 2.21×10−5(cm2/s) 、拡散係数の活性化エネルギーΔE =5.83×104(J/mol)とすると、上記(f12)式を満たす基板温度Tは、75℃以下という条件が得られる。
【0051】
同様に、SiO2膜112の膜厚Toxが、1.5nmの場合は、窒化時間tを5秒とすれば、上記(f1)式から、次式(f13)が得られる。
【0052】
D≦Tox2/t = 4.5×10−15(cm2/s)・・・(f13)
上記(f13)を満たす基板温度Tは、41℃以下という条件が得られる。
【0053】
さらに、SiO2膜112の膜厚Toxが、0.5nmの場合は、窒化時間を10秒とすれば、上記(f1)式から、次式(f14)が得られる。
【0054】
D≦Tox2/t = 2.5×10−16 cm2/s ・・・(f14)
上記(f14)を満たす基板温度Tは、5℃以下という条件が得られる。
【0055】
以上に述べるように、ベース絶縁膜であるSiO2膜の膜厚が2nm以下の場合に、基板への窒素の拡散を抑制するためには、窒化時間の調整可能な範囲、すなわち少なくとも1秒以上とする場合において、基板温度を75℃以下とする必要がある。
【0056】
上述する窒化処理後、例えばO2/N2 = 1:1の混合ガスの133Pa(1Torr)、1000℃雰囲気に基板表面を約5秒間晒し、SiON膜113のアニールを行う。
【0057】
なお、図3に示す装置に、窒化処理の前に行うSi基板表面の酸化、または窒化処理後に行うアニール、あるいはアニール後に行うポリシリコンの低圧CVDができる機能を追加してもよい。そうすれば、基板101を外部に曝すことなく連続して工程を進行できる。また、酸化装置、窒化装置、アニール装置およびCVD装置の各装置間を大気に晒すことなく基板を搬送できる搬送装置で接続し、Siの酸化、酸化膜の窒化、酸窒化膜のアニール、およびゲート電極層形成を連続して行えるようにしてもよい。
【0058】
続いて、図2(d)に示すように、低圧CVD法を用いて、基板温度約650℃の条件で、砒素をドープしたポリシリコン膜を基板全面に堆積した後、反応性イオンエッチング法を用いてポリシリコン膜およびシリコン酸窒化膜103を連続的にエッチングして、ゲート絶縁膜103およびゲート電極104を形成する。
【0059】
次に、図2(e)に示すように、例えば、加速電圧40keV、ドーズ量2×1015cm−2の条件で、ゲート電極104をマスクとして基板表面に砒素イオンを注入して、高不純物濃度のソース領域105およびドレイン領域106を自己整合的に形成する。この後、低圧CVD法を用いて、シリコン酸化膜107を基板全面に形成する。
【0060】
さらに、図2(f)に示すように、ソース領域105、ゲート電極104、およびドレイン領域106からそれぞれ引き出し電極を形成するため、それぞれの領域が底面に露出するコンタクトホールをシリコン酸化膜107に開孔する。この後、基板全面にAl膜を形成し、各コンタクトホールをAl膜で埋め込んだ後、このAl膜をパターニングすることで、ソース電極108、ゲート電極配線109、ドレイン電極110を形成する。こうして、n型MOSトランジスタが完成する。
【0061】
以上、n型MOSトランジスタの製造工程を例にとり説明したが、p型MOSトランジスタを作製する場合は、n型とp型を入れ替えて、同様な製造方法を用いればよい。
【0062】
図6は、上述する第1の実施の形態に係る半導体装置の製造方法によって作製されたSiON膜103中の窒素原子濃度分布を、二次イオン質量分析法(SIMS)で調べた結果を示すグラフである。但し、ベース絶縁膜であるSiO2膜112の膜厚Toxを1.0nmとし、基板温度Tを5℃、処理時間tを5秒とする条件で作製したものである。なお、比較のため、基板冷却を行わない従来のプラズマ窒化法で作製したSiON膜の窒素原子濃度分布をあわせて示す。なお、基板温度の冷却を行わない従来の方法では、基板温度はプラズマの影響により基板表面が約100℃になっている。
【0063】
図6に示すように、基板冷却を行い、上述する式(f1)を満足するように、基板温度Tを5℃とする条件で作製したSiON膜は、窒素が表面近傍のみに高濃度に存在し、急峻な分布が実現され、SiON膜と基板界面付近には、窒素原子がほとんど存在していない。一方従来例では、窒素がSiON膜とSi基板との界面を越えて深く拡散しており、窒素濃度分布はよりブロードで、しかもピーク値は第1の実施形態に係る条件で作製したSiON膜に較べ低くなっている。
【0064】
このように、第1の実施の形態に係る窒化条件を用いれば、少なくとも窒素原子濃度ピークは、SiON膜の膜厚の1/2より浅く、好ましくは1/3より浅い領域に存在し、基板との界面には、この窒素原子濃度ピークの1/10以下、さらに好ましくは1/20以下に抑えることができる。
【0065】
図7は、第1の実施の形態に係る方法で、上述する式(f1)を満足するため、基板温度tを5℃とする条件で作製されたSiON膜の界面準位を、容量−電圧(C−V)測定から求めた結果を示す。比較のため、基板冷却を行わず、基板温度100℃で窒化を行った従来例によるSiON膜の窒素濃度分布をあわせて示す。図6の深さ方向の窒素濃度分布に対応し、第1の実施の形態に係るSiON膜では、窒素ラジカルの基板への拡散が抑制され、従来例に対して大幅に界面準位が減少し、界面状態が良好なSiON膜が得られている。
【0066】
図8は、第1の実施の形態に係る方法で、基板温度5℃の条件で作製したSiON膜のゲート・リーク電流(Jg)と、シリコン酸化膜換算膜厚(EOT)との関係を示す図である。比較のため、基板温度100℃の条件で窒化を行った従来のSiON膜およびSiO2膜のデータもあわせて示した。ここでは、第1の実施の形態に係るSiON膜と従来例のSiON膜の物理膜厚をともに約2.0nmとした。また、ゲート・リーク電流の測定は、基板とゲート電極間に5MV/cmの電界をかけた条件で行った。なお、EOT値は、同電界条件下で、SiON膜の容量を求め、これよりこの容量に相当するSiO2膜の膜厚をEOT値とした。
【0067】
図8に示すように、第1の実施の形態に係るSiON膜では、膜中の実質的な窒素濃度が高いので、SiON膜の誘電率が高く、同じ物理膜厚でも従来の製造方法で作製されたSiON膜に比較し、かなり小さい、1nmのEOTが実現されているとともに、ゲート・リーク電流はSiO2膜より充分低い値に抑えられている。一方、従来の方法で作製されたSiON膜では、窒素ラジカルがSiON膜とSi基板との界面を越えて拡散しているので、SiON膜中の窒素原子濃度を十分高くできないとともに該界面付近に多量の窒素が存在するため、EOTの値は第1の実施の形態に係るSiON膜のEOTの値より大きく、EOTの値に対するゲート・リーク電流の比も高い。
【0068】
図9(a)及び図9(b)は、本発明の第1の実施の形態に係るSiON膜の製造方法による効果を説明するための図である。同図に示すように、第1の実施の形態に係るSiON膜の製造方法では、窒素ラジカルのSi基板との界面への到達を抑制するように、基板を積極的に冷却し、拡散式(f1)を満たす低温条件を採用しているので、ベース絶縁膜であるSiO2膜112の窒化雰囲気側表面が高濃度に窒化され、Si基板自体の窒化が抑制される。すなわち、図9(a)に示すように、ラジカル窒化処理により、高濃度に窒素を含むSiON膜が表面層のみに形成され、基板との界面付近には、SiO2膜が薄く残っている状態が形成される。このため、基板との界面付近には、窒素の存在に起因する界面準位がほとんどない。また、窒化によりベース絶縁膜中に侵入した窒素のほとんどがベース絶縁膜内に残るので、窒化後に得られたSiON膜中の実質的な窒素濃度を上げ、効果的に誘電率を上げ、EOTが薄いゲート絶縁膜を得ることができる。
【0069】
一方、従来例のラジカル窒化法では、窒素原子の拡散深さを拡散方程式および活性化エネルギーの関係式を考慮した条件設定は行われておらず、基板を冷却する必要性が見出されていなかった。このため、基板温度は、基板に照射されるプラズマの影響により、少なくとも100℃以上となっていた。この条件においてベース絶縁膜層が極薄になると、図9(b)に示すように、窒素ラジカルがSiO2膜1112とSi基板1101との界面に到達してしまい、Si基板1101の窒化が進行し、ゲート絶縁膜1103とSi基板1101との界面の荒れが生じていた。この結果、基板の窒化により、実質的なゲート絶縁膜1103の膜厚が増加し、EOTが増大する結果を招いていた。また、界面付近の窒素濃度が高いため、界面準位や固定電荷の量も多くなっていたと考えられる。
【0070】
上述する第1の実施の形態に係る窒化方法の作用効果は、図10および図11に示す実験データからも裏づけられる。図10および図11は、従来のラジカル窒化方法を用いて作製したSiON膜の電気的実効膜厚および窒素原子濃度と、窒化時間との関係を示す図である。予めシリコン基板上にベース絶縁膜であるSiO2膜を形成した後これをプラズマ窒化した。一方のデータは、SiO2膜の膜厚が2.1nmのものであり、他方のデータは、SiO2膜の膜厚が1.0nmのものである。なお、ここでの電気的実効膜厚は、SiON膜を挟んでシリコン基板とゲート電極間に4.5MV/cmの電界をかけた条件での容量を測定し、それより求めたSiO2膜の換算膜厚に相当する。なお、測定容量にSiON膜の容量のみならずSi基板の酸化膜界面近傍の容量も含まれているため、電気的実効膜厚とEOTの数値とは一致しない。また、窒素原子濃度は、XPS(X−ray Photoelectron Spectroscopy)を用いて測定したものである。
【0071】
図10に示すように、電気的実効膜厚については、ベース絶縁膜となるSiO2膜の膜厚が2.1nmの場合は、窒化時間が長くなると電気的実効膜厚が低下しているが、SiO2膜の膜厚が1.0nmと薄い場合は、窒化時間とともに電気的実効膜厚が増加している。一方、図11に示すように、SiO2膜の膜厚が2.1nmの場合も1.0nmの場合も、窒化時間の増加とともに膜中の窒素原子濃度が増加している。
【0072】
図10、図11に示すデータは、以下のことを示唆していると考えられる。すなわち、ベース絶縁膜であるSiO2膜がある程度厚いときは膜中に導入された窒素は、ベース膜中の窒素濃度の増加に寄与し、これに伴い膜の誘電率が上昇するため電気的実効膜厚の減少が実現される。これに対し、ベースとなるSiO2膜が極薄となると、窒素ラジカルがSiO2膜とSi基板との界面を越え、Si基板に達するため、窒化時間の増加により、膜中窒素濃度は上昇するものの、その一部は上記基板との界面を越えて拡散し、Si基板を窒化し、窒化時間とともに窒化層を増大させるため、窒化時間の増大に伴い電気的実効膜厚が増加したものと考えられる。
【0073】
したがって、ベース絶縁膜が1.0nm程度まで極薄になると、電気的実効膜厚をより下げるには、ラジカル窒化工程において、Si基板の窒化を防止するため、SiO2膜とSi基板との界面を越える窒素ラジカルの拡散を防止することが重要になる。従って、ベース絶縁膜が2.0nm以下、特に1.0nm以下の極薄のSiON膜では、上述する第1の実施の形態に係る窒化方法のように、拡散式(f1)および活性化エネルギーの関係式(f2)の条件を満たすよう、基板の冷却を行うことが好ましい。
【0074】
以上に説明するように、第1の実施の形態に係る半導体装置の製造方法では、ゲート絶縁膜として使用する2nm以下の極薄のSiON膜の製造方法において、ベース絶縁膜となるSiO2膜を形成した後、窒素ラジカルがSiO2膜と基板との界面に達しないように基板を冷却する条件下でラジカル窒化を行うことによって、リーク電流を抑制しながら、EOTがより小さい、微細トランジスタに適したゲート絶縁膜を提供できる。また、ゲート絶縁膜と基板との界面付近の界面準位および固定電荷を低くできるので、駆動力の高いトランジスタを提供できる。
【0075】
(第2の実施形態)
本発明の第2の実施の形態に係る半導体装置の製造方法は、high−k膜とSiON膜との積層膜からなるゲート絶縁膜を有するn型MOSトランジスタの製造方法に関する。
【0076】
第2の実施の形態では、第1の実施の形態と同様な条件で作製したシリコン酸窒化膜(SiON膜)上に、high−k膜を積層し、ゲート絶縁膜を形成する。SiON膜中に形成される高濃度窒素含有領域の存在が、high−k膜形成工程で生じる酸素の拡散を抑制し、基板の酸化を防止するので、より薄いEOTを実現できる。以下、図面を参照しながら、第2の実施の形態に係る半導体装置の製造方法について具体的に説明する。
【0077】
まず、図12(a)に示すように、第1の実施の形態と同様の条件を用いて、p型シリコン基板101の上層に素子分離領域102を形成し、続いて、シリコン(Si)基板101表面をラジカル酸化して例えば厚さ0.8mmのシリコン酸化膜(SiO2膜)112を形成する。酸化条件は、例えば、基板温度を700℃、雰囲気圧力を670Pa(5Torr)、酸化処理時間を30秒とする。
【0078】
次に、図12(b)に示すように、第1の実施の形態と同様の条件を用いて、図3に示す窒化装置を使用してラジカル窒化法でSiO2膜112を窒化し、SiON膜113を形成する。窒化条件は、第1の実施の形態の場合と同様に、拡散式(f1)および活性化エネルギーの関係式(f2)を満たす条件であり、例えば基板温度を5℃、N2ガス圧力を10.7Pa(80mTorr)、放電出力を100W、処理時間を5sとする。
【0079】
次に、基板表面をO2/N2 = 1:1の混合ガスの133Pa(1Torr)、1000℃雰囲気に5秒間晒し、SiON膜113のアニールを行う。
【0080】
続いて、図12(c)に示すように、SiON膜113表面に、high−k膜114を形成し、両者をあわせてゲート絶縁膜103とする。high−k膜114は、少なくともSiON膜113より高い誘電率を有する膜であり、例えば、金属酸化膜または金属酸化物とシリコン酸化物との固溶体(シリケート)膜が挙げられるが、金属酸化物としては例えば、Ta2O5、TiO2、ZrO2、HfO2、Sc2O3、YxOy、SnO2、SrO、BaO、ランタノイド系金属の酸化物、あるいはそれらとAl2O3との化合物、あるいはそれらとTiO2との化合物、あるいはそれらとZrO2との化合物のいずれか1種類以上を含有しているものが挙げられる。例えば、第2の実施の形態では、high−k膜114として酸化ハフニウム(HfO2)膜を形成する。
【0081】
HfO2膜は、例えばスパッタ製膜法を用いて形成する。スパッタ条件としては、例えば、酸素分圧5.3Pa(40mTorr)の雰囲気、基板温度300℃を使用し、膜厚2.5nmのHfO2膜をSiON膜113上に堆積する。その後、600〜800℃の酸素雰囲気中でアニールを行う。スパッタ製膜法のほか、レーザーアブレーション成膜法、蒸着法、CVD成膜法等の成膜方法を用いてもよい。
【0082】
なお、図3に示す窒化装置にhigh−k膜である金属酸化膜形成機構を取り付けてもよい。あるいは、SiON膜形成装置から金属酸化膜形成装置まで基板を大気に晒すことなく搬送できる装置を接続してもよい。これらの工夫により、SiON膜形成と金属酸化膜形成を連続的に行えるようにすることがより好ましい。また、金属酸化膜形成装置に、次工程で行うポリシリコンの低圧CVDができる機能を追加してもよい。あるいは金属酸化膜形成装置とポリシリコンの成膜に用いる低圧CVD装置とを大気に晒すことなく基板を搬送できる装置で接続すれば、次工程であるゲート電極層形成までを連続的に行うことができる。
【0083】
high−k膜114を形成した後は、第1の実施の形態と同じ手順で、ゲート電極部、ソース・ドレイン拡散層、Al配線を順次形成し、n型MOSトランジスタを完成する。
【0084】
図13は、第2の実施の形態で作製されたHfO2膜とSiON膜との積層(以下、HfO2/SiON膜と表す)により形成したゲート絶縁膜のゲート・リーク電流(Jg)と、酸化膜換算膜厚(EOT)との関係を示す図である。第2の実施の形態に係るHfO2/SiON膜、および従来の製造方法で作製されたHfO2/SiON膜とも、ベース絶縁膜であるSiO2膜の膜厚は0.8nmであり、HfO2膜単独のEOTは約0.5nmである。なお、ゲート・リーク電流の測定は、基板とゲート電極間に5MV/cmの電界をかけた条件で行っている。また、EOT値は、同電界条件下で、SiON膜の容量を求め、この容量に相当するSiO2膜の膜厚をEOT値としている。
【0085】
第2の実施の形態に係る製造方法で作製されたHfO2/SiON膜からなるゲート絶縁膜全体のEOTは約1.0nmであり、ゲート・リーク電流はSiO2膜より充分低い値に抑えられている。なお、SiON膜のみのEOTは約0.5nmである。これに対し、従来の製造条件で作製されたHfO2/SiON膜からなるゲート絶縁膜全体のEOTは約1.6nmであり、SiON膜のみのEOTは、約1.1nmと厚い。また、EOTと同じ膜厚のSiO2膜に対するゲート・リーク電流の比も第2の実施の形態で得られるHfO2/SiON膜からなるゲート絶縁膜より高い。
【0086】
図14(a)および図14(b)を用いて、第2の実施の形態に係る製造方法により奏される作用効果を説明する。
【0087】
金属酸化膜からなるhigh−k膜を形成するためには、O2が存在する雰囲気で、スパッタリング、蒸着、レーザーアブレーション、CVD、あるいはアニールといった工程を使用するため、SiON膜表面が不可避的に酸化性雰囲気に晒される。
【0088】
従来の製造方法で作製したSiON膜では、図6に示すように、窒素ラジカルがSiO2膜とSi基板との界面を越えて広く拡散するので、図14(b)に示すように、SiON膜1113中の窒素濃度が全体に広がっており、酸素分子(O2)は、このSiON膜1113中を拡散し、基板との界面にまで達し、そこで、Si基板1101を酸化してしまう。その結果、図14(b)に示すように、SiON膜の実質的な膜厚がさらに増大してしまうので、ゲート絶縁膜1103全体のEOTは増加する。
【0089】
一方、第2の実施の形態に係る製造方法で作製したSiON膜は、図14(a)に示すように、第1の実施の形態で得られたものと同様に、基板上に薄いSiO2膜が残存し、その上にSiON膜が形成された構造を持つ。より具体的には、図6に示すように、SiON膜の表面近傍に、窒素濃度の極めて高い領域を有する急峻な窒素濃度分布を有している。
【0090】
したがって、図14(a)に示すように、金属酸化膜を形成する際は、SiON膜表面が酸化金属分子および酸素分子を含むガスに曝されても、このSiON膜の高濃度窒素含有領域の緻密さにより、酸素分子の拡散を阻止できるので、酸素が基板との界面まで達しない。よって、金属酸化膜形成工程に伴うSiON膜膜厚の増大が防止され、high−k膜の積層により、効果的にゲート絶縁膜のEOTをさらに薄くできる。
【0091】
以上に説明するように、第2の実施の形態に係る半導体装置の製造方法によれば、第1の実施の形態と同様に,ベース絶縁膜であるSiO2膜を形成した後、窒素ラジカルが基板との界面に達しないように基板を冷却する条件下でラジカル窒化を行うことによって、ゲート絶縁膜と基板との界面付近の界面準位および固定電荷を低くできるので、駆動力の高いトランジスタを提供できる。また、high−k膜を形成する際、SiON膜の浅い層に形成された高濃度窒素含有領域が酸素の拡散を阻止するため、従来、high−k膜を形成する場合に生じていた拡散酸素による実質的なSiON層の増大の発生を防止できる。したがって、high−k膜の使用により、リーク電流の発生を抑制しながら、ゲート絶縁膜全体でのEOTのさらなる低減を図ることができる。
【0092】
以上、実施の形態に沿って本発明の半導体装置の製造方法について説明したが、本発明は、これらの実施の形態の記載に限定されるものではない。たとえば、ラジカル窒化を行う前に形成するSiO2膜は、主成分としてSi原子およびO原子を含有する絶縁膜であればよく、NO、N2O、NO2などによりSi基板表面あるいはSiO2膜表面を酸窒化して形成された、SiON膜でもよい。この場合、SiON/Si界面近傍の窒素濃度が、界面準位や固定電荷が問題にならない程度に低いことが好ましい。
【0093】
また、ベース絶縁膜となるSiO2膜の製造方法は、上述するラジカル酸化法に限定されない。例えば、乾燥(ドライ)酸化、湿式(ウェット)酸化、O2プラズマやO2ガスの光照射によるラジカル酸化、オゾン酸化を用いることもできる。あるいは、化学的気相成長(CVD)法により堆積されたSiO2膜でもよい。
【0094】
また、窒化源ガスから窒素ラジカルを発生させるプラズマ源としては、RFの代わりに、マイクロ波プラズマ、平行平板プラズマ、誘導結合プラズマ、ヘリコンプラズマ、電子サイクロトロン共鳴プラズマ、あるいはラジカルビーム源を用いてもよい。放電周波数は、本実施形態で用いた13.56MHzだけでなく、マイクロ波の2.45GHzなど、他の周波数でもよい。窒化源ガス種、混合比、ガス圧力、放電出力、処理時間、処理温度等のプロセス条件も、上述する実施の形態で使用した条件には限定されない。
【0095】
なお、実施の形態では、MOSトランジスタの例について説明したが、MOS構造を有する半導体素子であれば、いずれの場合にも適用できる。
【0096】
【発明の効果】
以上に説明するように、本発明の第1および第2の半導体装置の製造方法および半導体装置によれば、リーク電流を抑制できるとともに、半導体素子の微細化に対応できる、EOTが小さいゲート絶縁膜を提供できる。また、ゲート絶縁膜と基板との界面付近の界面準位および固定電荷を低くできるので、駆動力の高いトランジスタ等の半導体装置を提供できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の半導体装置の製造方法を示す工程図である。
【図2】本発明の第1の実施の形態の半導体装置の製造方法を示す工程図である。
【図3】本発明の第1の実施の形態に係るラジカル窒化法で使用する窒化装置を示す装置構成図である。
【図4】溶融ガラス中の各原子の拡散係数と温度との関係を示すグラフである。
【図5】活性化エネルギーを求めるために参考にした窒素拡散の温度依存性を示すグラフである。
【図6】第1の実施の形態における窒化方法で形成したSiON膜と従来の窒化方法で形成したSiON膜、それぞれの深さ方法の窒素濃度分布を示すグラフである。
【図7】第1の実施の形態における窒化方法で形成したSiON膜の界面準位と従来の窒化方法で形成したSiON膜の界面準位を比較表示するグラフである。
【図8】第1の実施の形態で形成されたシリコン酸窒化膜のEOT(酸化膜換算膜厚)とゲート・リーク電流との関係を示すグラフである。
【図9】第1の実施の形態に係る窒化方法の作用効果を説明する図である。
【図10】シリコン酸化膜厚をパラメータとする窒化時間と電気的実効膜厚との関係を示すグラフである。
【図11】シリコン酸化膜厚をパラメータとする窒化時間と膜中窒素濃度との関係を示すグラフである。
【図12】本発明の第2の実施の形態の半導体装置の製造方法を示す工程図である。
【図13】第2の実施の形態で形成されたシリコン酸窒化膜のEOT(酸化膜換算膜厚)とゲート・リーク電流との関係を示すグラフである。
【図14】第2の実施の形態に係る窒化方法の作用効果を説明する図である。
【符号の説明】
101・・・シリコン基板
102・・・素子分離領域
103・・・シリコン酸窒化膜
104・・・ポリシリコン膜
105・・・ソース領域
106・・・ドレイン領域
107・・・層間絶縁膜
108・・・ソース電極
109・・・ゲート電極配線
110・・・ドレイン電極
111・・・シリコン酸化膜埋め込み溝
112・・・シリコン酸化膜
113・・・シリコン酸窒化膜
114・・・高誘電率膜(high−k膜)
201・・・反応容器
202・・・基板台
203、206・・・ガス供給管
204、207、208・・・放電電極
205・・・排気口
209、210・・・冷却管
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関わり、特にMOS(metal oxide semiconductor)構造を有する半導体素子のゲート絶縁膜に関する。
【0002】
【従来の技術】
シリコン半導体集積回路の高集積化に伴うMOS型半導体素子の寸法の微細化のため、求められるゲート絶縁膜の厚みは年々薄くなってきている。近い将来、その厚みは、シリコン酸化膜換算膜厚(Equivalent Physical Oxide Thickness:以下、EOTと略す)で1.5nm以下に達すると予想される(非特許文献1参照)。
【0003】
しかし、ゲート絶縁膜の膜厚が薄くなりすぎると、リーク電流が発生しやすくなるため、リーク電流を抑制できる物理的な膜厚を維持したまま、電気的実効膜厚、すなわちEOTを薄くすることが望まれている。このため、従来のゲート絶縁膜材料であるシリコン酸化膜に代えて、誘電率の高いシリコン酸窒化膜(SiON膜)の使用が検討されている。また、SiON膜中の誘電率は、膜中の窒素濃度に依存するので、より高い誘電率を得るため、窒素濃度が10wt%以上のSiON膜の使用が望まれている。さらに、high−k膜と呼ばれる、より誘電率の高い金属酸化膜等の使用も検討されている(非特許文献2参照)。
【0004】
一方、ロジック集積回路のMOSトランジスタでは、リーク電流の抑制とともに高い電流駆動力が要求されている。従って、MOSトランジスタの移動度を大きくするため、ゲート絶縁膜と基板との界面付近の準位密度および固定電荷密度を低減することが必要とされている。
【0005】
【非特許文献1】
アイ、ティ、アール、エス(ITRS:International Technology Roadmap for Semiconductor)[平成14年9月5日検索]、インターネット<URL:http://public.itrs.net/>
【0006】
【非特許文献2】
岩井洋、大見俊一郎「微細シリコンデバイスに要求される各種高性能薄膜」応用物理,2000年,第69巻,第1号,p.4−14
【0007】
【非特許文献3】
アイトリプルイー(IEEE)主催2000年VLSI技術シンポジウム予稿集(M.Togo et al. 2000 Symp.on VLSI Tech.p.116)
【0008】
【発明が解決しようとする課題】
ゲート絶縁膜として使用する、窒素濃度が10wt%以上のSiON膜の形成方法としては、従来、SiON膜を直接プラズマCVD法で作製する方法、SiO2膜をNOxガス中に曝露し、窒素原子を熱拡散させるNO酸窒化法、SiO2膜を窒素プラズマ中に曝露し、窒素原子を拡散させるラジカル窒化法等が挙げられる。
【0009】
しかし、NO酸窒化法でゲート絶縁膜を作製する場合は、Si基板との界面近傍に窒素原子が多量に入りやすく、界面付近の窒素原子による界面準位や固定電荷の発生のため、基板の移動度が低下するので、MOSトランジスタの駆動力をあげることが困難となる。また、界面付近の窒素濃度を低減するため、窒素の拡散を抑制させると、ゲート絶縁膜中の窒素濃度が不足し、誘電率を上げることができず、薄いEOTを得ることができない。
【0010】
ラジカル窒化法においては、ラジカル酸化後にラジカル窒化処理をして得たSiON膜が、ラジカル窒化後にラジカル酸化処理をして得られたSiON膜に較べ、基板との界面における窒素濃度を低減できることが報告されている(非特許文献3参照)。しかし、この場合においてもSiON膜中の窒素濃度は不十分であり、またベース絶縁膜であるSiO2膜の膜厚をさらに2nm以下にまで薄くする検討は行われていない。
【0011】
このように、従来の方法では、ゲート絶縁膜中の窒素濃度を高く維持するとともに、界面における窒素濃度を十分に低減させることは難しく、特に厚みが2nm以下となる極薄のSiON膜では、窒素濃度の調整が極めて困難となっていた。
【0012】
一方、ゲート絶縁膜としてhigh−k膜を使用する場合、high−k膜をSi基板上に直接形成すると、基板界面に準位が発生しやすいため、金属酸化物とSi基板との間にバッファ層としてSiO2膜やSiON膜を介在させる構造が採用されている。しかし、SiON膜を使用する場合は、上述と同様の課題が存在する。また、金属酸化膜を形成する際には、表面が酸化性雰囲気に曝されるため、バッファ層に酸素が侵入し、Si基板に達し、Si基板をも酸化され、実質的なバッファ層の膜厚が増加するという問題が指摘されている。こうなると、ゲート絶縁膜全体としてのEOTがかえって増加してしまい、high−k膜を使用するメリットを得ることができず、半導体素子の微細化に対応できないでいた。
【0013】
本発明は、上述する従来の課題に鑑みてなされたものであり、半導体素子の微細化に対応できる薄いEOTを持ち、基板との界面における界面準位や固定電荷が少ないゲート絶縁膜を提供しうる半導体装置の製造方法およびこの方法によって製造されたゲート絶縁膜を有する半導体装置を提供することを目的とする。
【0014】
【課題を解決するための手段】
本発明の第1の半導体装置の製造方法は、ゲート絶縁膜の形成工程において、シリコン基板上にSiとOを主成分とする、膜厚2nm以下のベース絶縁膜を形成する工程と、ベース絶縁膜を以下の式(f1)を満たす条件下で、窒素ラジカルを主成分とする窒化源ガス中に曝露し、シリコン酸窒化膜を形成する工程とを有することを特徴とする。
【0015】
D≦Tox2/t ・・・(f1)
D = D0×exp(−ΔE/RT) ・・・(f2)
ここで、
Dは、ベース絶縁膜中における窒素ラジカルの拡散係数、
D0は、拡散係数の前指数因子、
Toxは、ベース絶縁膜の膜厚、
ΔE は、拡散係数の活性化エネルギー、
Rは、気体定数、
Tは、基板温度、
tは、曝露時間。
【0016】
上記本発明の半導体装置の製造方法の第1の特徴によれば、ベース絶縁膜の膜厚に応じて基板温度、窒素プラズマ中への曝露時間を上記拡散式(f1)および活性化エネルギーの関係式(f2)に基づいて、窒素の拡散が基板界面に達しない深さに調整しているので、基板の窒化を防止でき、基板界面における窒素濃度を確実に低減し、しかも絶縁膜の表面近傍のみを高濃度に窒化させた、深さ方向に急峻なピークを持つ窒素濃度分布を形成できる。この結果、ゲート絶縁膜のEOTを薄くできるとともに、基板との界面付近まで拡散した窒素に基因する界面準位や固定電荷を減少させることができる。
【0017】
上記拡散係数の指数因子D0は、3×10−9cm2/s以上9×10−2cm2/s以下、上記拡散係数の活性化エネルギーΔEは、2.1×103 J/mol以上7.11×104 J/mol以下の値を使用することが望ましい。
【0018】
また、本発明の第2の半導体装置の製造方法は、ゲート絶縁膜の形成工程において、シリコン基板上に膜厚2.0nm以下のSiとOとを主成分とするベース絶縁膜を形成する工程と、ベース絶縁膜を、基板温度75℃以下とする条件で、所定時間窒素ラジカルを主成分とする窒化源ガス中に曝露し、シリコン酸窒化膜を形成する工程とを有することを特徴とする。また、上記基板温度と上記所定時間は、ベース絶縁膜中のピーク窒素原子濃度がベース絶縁膜の厚みの1/2深さより浅い領域に存在し、かつベース絶縁膜とシリコン基板との界面における窒素原子濃度が上記ピーク窒素原子濃度の少なくとも1/10以下とする条件である。
【0019】
上記第2の特徴を有する半導体装置の製造方法によれば、基板温度を低温とする条件のもとで、上記基板温度と上記所定時間とをベース絶縁膜の表面近傍のみを高濃度に窒化させた、深さ方向に急峻なピークを持つ窒素濃度分布を形成するよう調整することにより、ゲート絶縁膜のEOTを薄くするとともに、基板との界面における界面準位や固定電荷を低減させることができる。
【0020】
なお、ここでいうシリコン基板温度とは、実質的な基板温度を意味する。従って、通常窒素プラズマの曝露条件下では、特に加熱を行わなくても実質的な基板温度は、窒素プラズマの影響により100℃近い温度となりやすいので、基板温度75℃以下とするために、通常は基板の冷却が必要となる。
【0021】
さらに、上記本発明の第1もしくは第2の半導体製造方法によって作製されたシリコン酸窒化膜上に、少なくともこのシリコン酸窒化膜より高い誘電率を有する、金属酸化物または金属酸化物とシリコン酸化物との固溶体を含む別の絶縁層を形成する工程を有してもよい。
【0022】
この場合は、上記本発明の第1もしくは第2の半導体製造方法で形成されたシリコン酸窒化膜は、表面近傍に高濃度に窒素が含有された領域を含むため、金属酸化物等を形成する際に従来生じていたSiON膜中の酸素の突き抜けを、その高濃度窒素含有領域によって防止できる。したがって、突き抜けた酸素による基板の酸化の進行を抑制し、ゲート絶縁膜全体としてのEOTの増加を防止できる。
【0023】
本発明の半導体装置は、上記第1もしくは第2の半導体装置の製造方法を用いて得られるゲート絶縁膜を有する半導体装置であり、このゲート絶縁膜が、シリコン酸窒化膜中の窒素原子濃度ピークがベース絶縁膜の厚みの1/2深さより浅い領域に存在し、かつゲート絶縁膜と前記シリコン基板との界面における窒素原子濃度が、上記窒素原子濃度ピークの少なくとも1/10以下であることを特徴とする。
【0024】
上記本発明の半導体装置の特徴によれば、ゲート絶縁膜と基板との界面付近の窒素原子濃度が低いので、界面準位や固定電荷が低く、MOSトランジスタとして使用する場合には良好な駆動力を発揮できる。また、基板の窒化層の影響がほとんどないため、薄いEOTを提供できる。また、上記シリコン酸窒化膜上に、金属酸化物または金属酸化物とシリコン酸化物との固溶体からなるいわゆるhigh−k膜を形成する場合には、上記高濃度窒素含有領域が酸素の拡散を阻止するため、基板の酸化が抑制され、より薄いEOTを提供できる。
【0025】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態について説明する。
【0026】
(第1の実施の形態)
図1(a)〜図2(f)に、本発明の第1の実施の形態に係るMOS構造を有する半導体装置の製造方法を示す。第1の実施の形態では、ゲート絶縁膜として使用する物理膜厚2nm以下のSiON膜を形成する工程において、基板を冷却する条件で、プラズマ窒化を行うことにより、表面近傍のみを高濃度に窒化するとともに、基板とゲート絶縁膜の界面近傍における窒素濃度を極めて低く抑えたSiON膜を作製する。
【0027】
以下、図面を参照しながら、n型MOSトランジスタの製造方法を例に採り、第1の実施の形態に係る半導体装置の製造方法について具体的に説明する。
【0028】
まず、図1(a)に示すように、素子分離領域102を形成し、活性化領域を画定する。例えば、p型シリコン基板101の表面層に素子分離用の深い溝を形成し、液相CVD(Chemical Vapor Deposition)法等を用いて、この溝をシリコン酸化膜で埋め込み、埋め込み後、CMP(Chemical Mechanical Polishing)法を用いて平滑化し、素子分離領域102を形成する。
【0029】
次に、図1(b)に示すように、シリコン基板101表面を酸化して、ベース絶縁膜となるシリコン酸化膜(SiO2膜)112を形成する。なお、基板表面を酸化する際には、予め酸化前処理として、シリコン基板101表面を希釈フッ酸で処理を行い、基板表面の酸化膜を除去しておくことが好ましい。なお、基板表面の汚染を効果的に除去するためには、希釈フッ酸で処理を行う前に、塩酸、過酸化水素水、オゾン水処理のような他の前処理を行ってもよい。
【0030】
また、基板表面の酸化は、具体的には、上記前処理が終了した基板101に対し、例えばECR(electron cyclotron resonance)装置を用いたラジカル酸化法により厚さ約1.5nmのSiO2膜112を形成する。なお、プラズマによる基板ダメージを抑えるため、ダウンフロー酸素ラジカルを用いた酸化を行うのが好ましい。例えば、基板温度900℃、O2ガス圧力670Pa(5Torr)、放電出力200W、周波数2.45GHzのマイクロ波を15秒間印加する条件でラジカル酸化を行う。
【0031】
次に、SiO2膜112を、以下に説明する条件を用いて窒化することにより、図1(c)に示すようなシリコン酸窒化膜(SiON膜)113を形成する。以下、窒化条件について具体的に説明する。
【0032】
SiO2膜112の窒化には、例えば図3に示すような基板冷却機能を備えた窒化装置を用いる。この窒化装置は、ガスの供給管203および207、排気口205を備えた減圧密閉可能な反応容器201と、この反応容器201の周囲に備えられた放電電極208と、冷却水を流す冷却管209とを有する。なお、基板101を設置する基板台202には、冷媒を流す冷却管210が内部に備えられており、冷却板としても機能できるものを使用することが好ましい。なお、放電電極208のかわりに各ガス供給管の周囲に放電管204を備えてもよい。
【0033】
まず、表面にSiO2膜112が形成された基板101を図3に示す反応容器201内に搬入し、基板台202の冷却機能を用いて、基板101を例えば5℃に冷却する。この間、反応容器201内は例えば1気圧のN2ガスでパージしておく。
【0034】
基板温度が安定したら、反応容器201内のパージガスを排気し、反応容器201の上壁面に備えられたガス供給管206もしくは、反応容器の側壁面に備えられたガス供給管203からN2ガスを供給し、反応容器201内の圧力を例えば2.7Pa(20mTorr)に設定する。なお、基板上への均一なガスの供給を行うためには、複数のガス供給口からガスを均等に供給するのが好ましい。放電電極208に、周波数13.56MHz、出力300WのRFを印加して、反応容器201内にプラズマを発生させる。このプラズマ中の窒素ラジカルにより、SiO2膜112表面の窒化を行う。処理時間は、例えば10秒とする。なお、ここで窒素ラジカルとしては、窒素原子ラジカル、窒素分子ラジカル、あるいはこれらのラジカルや窒素分子のイオン等が含まれる。なお、窒素ガス源としては、N2ガスのほか、NH3、NCl3、NF3、NO、N2OあるいはNO2等を使用できる。
【0035】
窒化処理後、反応容器201内をN2ガスで再びパージし、基板101の冷却を停止し、結露を防止するため基板温度を室温まで戻した後、反応容器201からシリコン基板101を搬出する。
【0036】
また、SiO2表面の窒化では、上述するように、反応容器201周囲に備えた放電電極208を用いてプラズマを立て、窒素ラジカルを生成する方法の以外に、反応ガス供給管203あるいは206の周囲に備えた放電電極204によって、各供給管内でプラズマを立て、そこで生成した窒素ラジカルを下流である反応容器201に移動させ、そこで窒化反応を行ういわゆるダウンフロー法を用いてもよい。あるいは、ガス励起源として、プラズマの代わりに例えば紫外線ランプやレーザー光からの励起光を用いてもよい。
【0037】
なお、ここでは、第1の実施の形態に係る半導体装置の製造方法では、膜厚1.5nmのSiON膜113の窒化条件において、従来のラジカル窒化条件と異なり、Si基板を冷却し、基板温度を5℃という低温に維持する条件で、10秒間窒化処理を行っているが、この条件は、以下の拡散式と活性化エネルギーの関係式を考慮することによって得られるものである。
【0038】
ベース絶縁膜であるSiO2膜中の窒素原子の拡散深さは、窒素原子の拡散係数D、窒化時間tとすると、拡散方程式の解である誤差関数に含まれる拡散長である√(Dt)で表すことができる。従って、膜厚ToxのSiO2膜中に入った窒素原子が基板界面に到達しないようにするためには、以下の(f3)の式を満たすことが望ましい。
【0039】
√(Dt) ≦ Tox ・・・(f3)
なお、上記(f3)の式は、以下の(f1)の式に変形できる。
【0040】
D ≦ (Tox)2/t ・・・(f1)
しかし、SiO2膜中の窒素原子の拡散係数Dは一般に知られていない。そこで、本件発明者等は、図4に示す窒素原子以外の種々の原子の、溶融シリカガラス中の拡散係数の文献値(アール.エイチ.ドレモス(R. H. Doremus)著 「ガラスサイエンス(“Glass Science”)」、(米国)ジョンウィレイアンドソンズ(John Wiley & Sons)社刊、1973年発行)を参考にして、これらの値からSiO2膜中の窒素原子の拡散係数Dの概算を試みた。
【0041】
図4中の破線で示すように、SiO2膜中の窒素原子の拡散係数Dは、ネオン(Ne)と水(H2O)との中間の値と予想される。窒素(N)は、Neより反応性が高いので拡散係数がNeより小さく、一方H2Oより分子(原子)サイズが小さいので拡散係数がH2Oより大きいと考えられるからである。また、図4に示すように、拡散係数Dは一般に以下の活性化エネルギーの関係式(f2)で表される。
【0042】
D = D0×exp(−ΔE/RT) ・・・(f2)
ここで、
Dはシリコン酸化膜中における窒素ラジカルの拡散係数、
D0は、拡散係数の前指数因子、
ΔE は、拡散係数の活性化エネルギー、
Rは、気体定数、
Tは、基板温度、である。
【0043】
上述するように、Nの拡散係数Dは、NeとH2Oとの中間値であるから、前指数因子D0の範囲は、25℃すなわち、1/Tが0.00335K−1の条件におけるNeとH2Oの中間値間と考えると、以下の条件が得られる。
【0044】
3×10−9(cm2/s)≦D0≦9×10−2(cm2/s)
また、ΔEについては、NはH2Oより分子(原子)サイズが小さいので拡散しやすいと考え、上限はH2OのDの活性化エネルギーである7.11×104J/molとする。
【0045】
一方、ΔEの下限は、図5に示すSiON膜中の窒素濃度分布の温度依存性データから見積られる。図5は、窒化温度100℃および400℃におけるSiON膜中の窒素濃度分布を、二次イオン質量分析法(SIMS)で調べた結果である。横軸がスパッタリング時間であり膜の深さに対応する。また、縦軸がカウント数である。具体的な窒化条件はグラフ中に示す。
【0046】
図5に示すデータから窒素の導入速度や外方拡散の効果を無視してNの拡散係数を見積ると、100℃では2.8×10−15 cm2/s、400℃では3.8×10−15 cm2/s となり、これらの値から概算される拡散係数の活性化エネルギー△Eは2.1×103 J/molである。窒素の外方拡散の効果を考慮すると、高温では低温より多くのNが侵入し、再び膜外に放出されている。従って、400℃でSiON膜中に残存してSIMSで観測される窒素原子は元々SiON膜内に侵入した窒素原子より少ないと考えられるので、実際の拡散係数の活性化エネルギー△Eは2.1×103 J/mol以上といえる。従って、ΔEについては以下の条件が得られる。
【0047】
2.1×103(J/mol)≦ΔE≦7.11×104(J/mol)
図4中の破線で示すように、窒素(N)の拡散係数Dを、NeとH2Oとの中間値とすると、前指数因子D0 は2.21×10−5 cm2/s 、拡散係数の活性化エネルギーΔEは5.83×104 J/mol、気体定数Rは8.3145 J/mol・Kである。
【0048】
これらの数値を(f2)式に代入することで、窒素の拡散係数Dを基板温度Tの関数とし、さらに(f1)式を満たす条件から基板温度Tと窒化時間tおよびシリコン酸化膜膜厚Toxの関係を導くことができる。
【0049】
したがって、上述する条件、すなわちSiO2膜112の膜厚Toxが1.5nmの場合、基板温度Tが5℃で、窒化時間tを10秒とすれば、(f1)式を満たし、窒素(N)の拡散が基板界面に達しないように調整できる。
【0050】
上述する条件以外にも、例えば、SiO2膜112の膜厚Toxが2.0nmに対し、窒化時間tを1秒とするとき、上記(f1)式は次式(f12)となり、
D≦Tox2/t = 4.0×10−14(cm2/s)・・・(f12)
前指数因子D0 = 2.21×10−5(cm2/s) 、拡散係数の活性化エネルギーΔE =5.83×104(J/mol)とすると、上記(f12)式を満たす基板温度Tは、75℃以下という条件が得られる。
【0051】
同様に、SiO2膜112の膜厚Toxが、1.5nmの場合は、窒化時間tを5秒とすれば、上記(f1)式から、次式(f13)が得られる。
【0052】
D≦Tox2/t = 4.5×10−15(cm2/s)・・・(f13)
上記(f13)を満たす基板温度Tは、41℃以下という条件が得られる。
【0053】
さらに、SiO2膜112の膜厚Toxが、0.5nmの場合は、窒化時間を10秒とすれば、上記(f1)式から、次式(f14)が得られる。
【0054】
D≦Tox2/t = 2.5×10−16 cm2/s ・・・(f14)
上記(f14)を満たす基板温度Tは、5℃以下という条件が得られる。
【0055】
以上に述べるように、ベース絶縁膜であるSiO2膜の膜厚が2nm以下の場合に、基板への窒素の拡散を抑制するためには、窒化時間の調整可能な範囲、すなわち少なくとも1秒以上とする場合において、基板温度を75℃以下とする必要がある。
【0056】
上述する窒化処理後、例えばO2/N2 = 1:1の混合ガスの133Pa(1Torr)、1000℃雰囲気に基板表面を約5秒間晒し、SiON膜113のアニールを行う。
【0057】
なお、図3に示す装置に、窒化処理の前に行うSi基板表面の酸化、または窒化処理後に行うアニール、あるいはアニール後に行うポリシリコンの低圧CVDができる機能を追加してもよい。そうすれば、基板101を外部に曝すことなく連続して工程を進行できる。また、酸化装置、窒化装置、アニール装置およびCVD装置の各装置間を大気に晒すことなく基板を搬送できる搬送装置で接続し、Siの酸化、酸化膜の窒化、酸窒化膜のアニール、およびゲート電極層形成を連続して行えるようにしてもよい。
【0058】
続いて、図2(d)に示すように、低圧CVD法を用いて、基板温度約650℃の条件で、砒素をドープしたポリシリコン膜を基板全面に堆積した後、反応性イオンエッチング法を用いてポリシリコン膜およびシリコン酸窒化膜103を連続的にエッチングして、ゲート絶縁膜103およびゲート電極104を形成する。
【0059】
次に、図2(e)に示すように、例えば、加速電圧40keV、ドーズ量2×1015cm−2の条件で、ゲート電極104をマスクとして基板表面に砒素イオンを注入して、高不純物濃度のソース領域105およびドレイン領域106を自己整合的に形成する。この後、低圧CVD法を用いて、シリコン酸化膜107を基板全面に形成する。
【0060】
さらに、図2(f)に示すように、ソース領域105、ゲート電極104、およびドレイン領域106からそれぞれ引き出し電極を形成するため、それぞれの領域が底面に露出するコンタクトホールをシリコン酸化膜107に開孔する。この後、基板全面にAl膜を形成し、各コンタクトホールをAl膜で埋め込んだ後、このAl膜をパターニングすることで、ソース電極108、ゲート電極配線109、ドレイン電極110を形成する。こうして、n型MOSトランジスタが完成する。
【0061】
以上、n型MOSトランジスタの製造工程を例にとり説明したが、p型MOSトランジスタを作製する場合は、n型とp型を入れ替えて、同様な製造方法を用いればよい。
【0062】
図6は、上述する第1の実施の形態に係る半導体装置の製造方法によって作製されたSiON膜103中の窒素原子濃度分布を、二次イオン質量分析法(SIMS)で調べた結果を示すグラフである。但し、ベース絶縁膜であるSiO2膜112の膜厚Toxを1.0nmとし、基板温度Tを5℃、処理時間tを5秒とする条件で作製したものである。なお、比較のため、基板冷却を行わない従来のプラズマ窒化法で作製したSiON膜の窒素原子濃度分布をあわせて示す。なお、基板温度の冷却を行わない従来の方法では、基板温度はプラズマの影響により基板表面が約100℃になっている。
【0063】
図6に示すように、基板冷却を行い、上述する式(f1)を満足するように、基板温度Tを5℃とする条件で作製したSiON膜は、窒素が表面近傍のみに高濃度に存在し、急峻な分布が実現され、SiON膜と基板界面付近には、窒素原子がほとんど存在していない。一方従来例では、窒素がSiON膜とSi基板との界面を越えて深く拡散しており、窒素濃度分布はよりブロードで、しかもピーク値は第1の実施形態に係る条件で作製したSiON膜に較べ低くなっている。
【0064】
このように、第1の実施の形態に係る窒化条件を用いれば、少なくとも窒素原子濃度ピークは、SiON膜の膜厚の1/2より浅く、好ましくは1/3より浅い領域に存在し、基板との界面には、この窒素原子濃度ピークの1/10以下、さらに好ましくは1/20以下に抑えることができる。
【0065】
図7は、第1の実施の形態に係る方法で、上述する式(f1)を満足するため、基板温度tを5℃とする条件で作製されたSiON膜の界面準位を、容量−電圧(C−V)測定から求めた結果を示す。比較のため、基板冷却を行わず、基板温度100℃で窒化を行った従来例によるSiON膜の窒素濃度分布をあわせて示す。図6の深さ方向の窒素濃度分布に対応し、第1の実施の形態に係るSiON膜では、窒素ラジカルの基板への拡散が抑制され、従来例に対して大幅に界面準位が減少し、界面状態が良好なSiON膜が得られている。
【0066】
図8は、第1の実施の形態に係る方法で、基板温度5℃の条件で作製したSiON膜のゲート・リーク電流(Jg)と、シリコン酸化膜換算膜厚(EOT)との関係を示す図である。比較のため、基板温度100℃の条件で窒化を行った従来のSiON膜およびSiO2膜のデータもあわせて示した。ここでは、第1の実施の形態に係るSiON膜と従来例のSiON膜の物理膜厚をともに約2.0nmとした。また、ゲート・リーク電流の測定は、基板とゲート電極間に5MV/cmの電界をかけた条件で行った。なお、EOT値は、同電界条件下で、SiON膜の容量を求め、これよりこの容量に相当するSiO2膜の膜厚をEOT値とした。
【0067】
図8に示すように、第1の実施の形態に係るSiON膜では、膜中の実質的な窒素濃度が高いので、SiON膜の誘電率が高く、同じ物理膜厚でも従来の製造方法で作製されたSiON膜に比較し、かなり小さい、1nmのEOTが実現されているとともに、ゲート・リーク電流はSiO2膜より充分低い値に抑えられている。一方、従来の方法で作製されたSiON膜では、窒素ラジカルがSiON膜とSi基板との界面を越えて拡散しているので、SiON膜中の窒素原子濃度を十分高くできないとともに該界面付近に多量の窒素が存在するため、EOTの値は第1の実施の形態に係るSiON膜のEOTの値より大きく、EOTの値に対するゲート・リーク電流の比も高い。
【0068】
図9(a)及び図9(b)は、本発明の第1の実施の形態に係るSiON膜の製造方法による効果を説明するための図である。同図に示すように、第1の実施の形態に係るSiON膜の製造方法では、窒素ラジカルのSi基板との界面への到達を抑制するように、基板を積極的に冷却し、拡散式(f1)を満たす低温条件を採用しているので、ベース絶縁膜であるSiO2膜112の窒化雰囲気側表面が高濃度に窒化され、Si基板自体の窒化が抑制される。すなわち、図9(a)に示すように、ラジカル窒化処理により、高濃度に窒素を含むSiON膜が表面層のみに形成され、基板との界面付近には、SiO2膜が薄く残っている状態が形成される。このため、基板との界面付近には、窒素の存在に起因する界面準位がほとんどない。また、窒化によりベース絶縁膜中に侵入した窒素のほとんどがベース絶縁膜内に残るので、窒化後に得られたSiON膜中の実質的な窒素濃度を上げ、効果的に誘電率を上げ、EOTが薄いゲート絶縁膜を得ることができる。
【0069】
一方、従来例のラジカル窒化法では、窒素原子の拡散深さを拡散方程式および活性化エネルギーの関係式を考慮した条件設定は行われておらず、基板を冷却する必要性が見出されていなかった。このため、基板温度は、基板に照射されるプラズマの影響により、少なくとも100℃以上となっていた。この条件においてベース絶縁膜層が極薄になると、図9(b)に示すように、窒素ラジカルがSiO2膜1112とSi基板1101との界面に到達してしまい、Si基板1101の窒化が進行し、ゲート絶縁膜1103とSi基板1101との界面の荒れが生じていた。この結果、基板の窒化により、実質的なゲート絶縁膜1103の膜厚が増加し、EOTが増大する結果を招いていた。また、界面付近の窒素濃度が高いため、界面準位や固定電荷の量も多くなっていたと考えられる。
【0070】
上述する第1の実施の形態に係る窒化方法の作用効果は、図10および図11に示す実験データからも裏づけられる。図10および図11は、従来のラジカル窒化方法を用いて作製したSiON膜の電気的実効膜厚および窒素原子濃度と、窒化時間との関係を示す図である。予めシリコン基板上にベース絶縁膜であるSiO2膜を形成した後これをプラズマ窒化した。一方のデータは、SiO2膜の膜厚が2.1nmのものであり、他方のデータは、SiO2膜の膜厚が1.0nmのものである。なお、ここでの電気的実効膜厚は、SiON膜を挟んでシリコン基板とゲート電極間に4.5MV/cmの電界をかけた条件での容量を測定し、それより求めたSiO2膜の換算膜厚に相当する。なお、測定容量にSiON膜の容量のみならずSi基板の酸化膜界面近傍の容量も含まれているため、電気的実効膜厚とEOTの数値とは一致しない。また、窒素原子濃度は、XPS(X−ray Photoelectron Spectroscopy)を用いて測定したものである。
【0071】
図10に示すように、電気的実効膜厚については、ベース絶縁膜となるSiO2膜の膜厚が2.1nmの場合は、窒化時間が長くなると電気的実効膜厚が低下しているが、SiO2膜の膜厚が1.0nmと薄い場合は、窒化時間とともに電気的実効膜厚が増加している。一方、図11に示すように、SiO2膜の膜厚が2.1nmの場合も1.0nmの場合も、窒化時間の増加とともに膜中の窒素原子濃度が増加している。
【0072】
図10、図11に示すデータは、以下のことを示唆していると考えられる。すなわち、ベース絶縁膜であるSiO2膜がある程度厚いときは膜中に導入された窒素は、ベース膜中の窒素濃度の増加に寄与し、これに伴い膜の誘電率が上昇するため電気的実効膜厚の減少が実現される。これに対し、ベースとなるSiO2膜が極薄となると、窒素ラジカルがSiO2膜とSi基板との界面を越え、Si基板に達するため、窒化時間の増加により、膜中窒素濃度は上昇するものの、その一部は上記基板との界面を越えて拡散し、Si基板を窒化し、窒化時間とともに窒化層を増大させるため、窒化時間の増大に伴い電気的実効膜厚が増加したものと考えられる。
【0073】
したがって、ベース絶縁膜が1.0nm程度まで極薄になると、電気的実効膜厚をより下げるには、ラジカル窒化工程において、Si基板の窒化を防止するため、SiO2膜とSi基板との界面を越える窒素ラジカルの拡散を防止することが重要になる。従って、ベース絶縁膜が2.0nm以下、特に1.0nm以下の極薄のSiON膜では、上述する第1の実施の形態に係る窒化方法のように、拡散式(f1)および活性化エネルギーの関係式(f2)の条件を満たすよう、基板の冷却を行うことが好ましい。
【0074】
以上に説明するように、第1の実施の形態に係る半導体装置の製造方法では、ゲート絶縁膜として使用する2nm以下の極薄のSiON膜の製造方法において、ベース絶縁膜となるSiO2膜を形成した後、窒素ラジカルがSiO2膜と基板との界面に達しないように基板を冷却する条件下でラジカル窒化を行うことによって、リーク電流を抑制しながら、EOTがより小さい、微細トランジスタに適したゲート絶縁膜を提供できる。また、ゲート絶縁膜と基板との界面付近の界面準位および固定電荷を低くできるので、駆動力の高いトランジスタを提供できる。
【0075】
(第2の実施形態)
本発明の第2の実施の形態に係る半導体装置の製造方法は、high−k膜とSiON膜との積層膜からなるゲート絶縁膜を有するn型MOSトランジスタの製造方法に関する。
【0076】
第2の実施の形態では、第1の実施の形態と同様な条件で作製したシリコン酸窒化膜(SiON膜)上に、high−k膜を積層し、ゲート絶縁膜を形成する。SiON膜中に形成される高濃度窒素含有領域の存在が、high−k膜形成工程で生じる酸素の拡散を抑制し、基板の酸化を防止するので、より薄いEOTを実現できる。以下、図面を参照しながら、第2の実施の形態に係る半導体装置の製造方法について具体的に説明する。
【0077】
まず、図12(a)に示すように、第1の実施の形態と同様の条件を用いて、p型シリコン基板101の上層に素子分離領域102を形成し、続いて、シリコン(Si)基板101表面をラジカル酸化して例えば厚さ0.8mmのシリコン酸化膜(SiO2膜)112を形成する。酸化条件は、例えば、基板温度を700℃、雰囲気圧力を670Pa(5Torr)、酸化処理時間を30秒とする。
【0078】
次に、図12(b)に示すように、第1の実施の形態と同様の条件を用いて、図3に示す窒化装置を使用してラジカル窒化法でSiO2膜112を窒化し、SiON膜113を形成する。窒化条件は、第1の実施の形態の場合と同様に、拡散式(f1)および活性化エネルギーの関係式(f2)を満たす条件であり、例えば基板温度を5℃、N2ガス圧力を10.7Pa(80mTorr)、放電出力を100W、処理時間を5sとする。
【0079】
次に、基板表面をO2/N2 = 1:1の混合ガスの133Pa(1Torr)、1000℃雰囲気に5秒間晒し、SiON膜113のアニールを行う。
【0080】
続いて、図12(c)に示すように、SiON膜113表面に、high−k膜114を形成し、両者をあわせてゲート絶縁膜103とする。high−k膜114は、少なくともSiON膜113より高い誘電率を有する膜であり、例えば、金属酸化膜または金属酸化物とシリコン酸化物との固溶体(シリケート)膜が挙げられるが、金属酸化物としては例えば、Ta2O5、TiO2、ZrO2、HfO2、Sc2O3、YxOy、SnO2、SrO、BaO、ランタノイド系金属の酸化物、あるいはそれらとAl2O3との化合物、あるいはそれらとTiO2との化合物、あるいはそれらとZrO2との化合物のいずれか1種類以上を含有しているものが挙げられる。例えば、第2の実施の形態では、high−k膜114として酸化ハフニウム(HfO2)膜を形成する。
【0081】
HfO2膜は、例えばスパッタ製膜法を用いて形成する。スパッタ条件としては、例えば、酸素分圧5.3Pa(40mTorr)の雰囲気、基板温度300℃を使用し、膜厚2.5nmのHfO2膜をSiON膜113上に堆積する。その後、600〜800℃の酸素雰囲気中でアニールを行う。スパッタ製膜法のほか、レーザーアブレーション成膜法、蒸着法、CVD成膜法等の成膜方法を用いてもよい。
【0082】
なお、図3に示す窒化装置にhigh−k膜である金属酸化膜形成機構を取り付けてもよい。あるいは、SiON膜形成装置から金属酸化膜形成装置まで基板を大気に晒すことなく搬送できる装置を接続してもよい。これらの工夫により、SiON膜形成と金属酸化膜形成を連続的に行えるようにすることがより好ましい。また、金属酸化膜形成装置に、次工程で行うポリシリコンの低圧CVDができる機能を追加してもよい。あるいは金属酸化膜形成装置とポリシリコンの成膜に用いる低圧CVD装置とを大気に晒すことなく基板を搬送できる装置で接続すれば、次工程であるゲート電極層形成までを連続的に行うことができる。
【0083】
high−k膜114を形成した後は、第1の実施の形態と同じ手順で、ゲート電極部、ソース・ドレイン拡散層、Al配線を順次形成し、n型MOSトランジスタを完成する。
【0084】
図13は、第2の実施の形態で作製されたHfO2膜とSiON膜との積層(以下、HfO2/SiON膜と表す)により形成したゲート絶縁膜のゲート・リーク電流(Jg)と、酸化膜換算膜厚(EOT)との関係を示す図である。第2の実施の形態に係るHfO2/SiON膜、および従来の製造方法で作製されたHfO2/SiON膜とも、ベース絶縁膜であるSiO2膜の膜厚は0.8nmであり、HfO2膜単独のEOTは約0.5nmである。なお、ゲート・リーク電流の測定は、基板とゲート電極間に5MV/cmの電界をかけた条件で行っている。また、EOT値は、同電界条件下で、SiON膜の容量を求め、この容量に相当するSiO2膜の膜厚をEOT値としている。
【0085】
第2の実施の形態に係る製造方法で作製されたHfO2/SiON膜からなるゲート絶縁膜全体のEOTは約1.0nmであり、ゲート・リーク電流はSiO2膜より充分低い値に抑えられている。なお、SiON膜のみのEOTは約0.5nmである。これに対し、従来の製造条件で作製されたHfO2/SiON膜からなるゲート絶縁膜全体のEOTは約1.6nmであり、SiON膜のみのEOTは、約1.1nmと厚い。また、EOTと同じ膜厚のSiO2膜に対するゲート・リーク電流の比も第2の実施の形態で得られるHfO2/SiON膜からなるゲート絶縁膜より高い。
【0086】
図14(a)および図14(b)を用いて、第2の実施の形態に係る製造方法により奏される作用効果を説明する。
【0087】
金属酸化膜からなるhigh−k膜を形成するためには、O2が存在する雰囲気で、スパッタリング、蒸着、レーザーアブレーション、CVD、あるいはアニールといった工程を使用するため、SiON膜表面が不可避的に酸化性雰囲気に晒される。
【0088】
従来の製造方法で作製したSiON膜では、図6に示すように、窒素ラジカルがSiO2膜とSi基板との界面を越えて広く拡散するので、図14(b)に示すように、SiON膜1113中の窒素濃度が全体に広がっており、酸素分子(O2)は、このSiON膜1113中を拡散し、基板との界面にまで達し、そこで、Si基板1101を酸化してしまう。その結果、図14(b)に示すように、SiON膜の実質的な膜厚がさらに増大してしまうので、ゲート絶縁膜1103全体のEOTは増加する。
【0089】
一方、第2の実施の形態に係る製造方法で作製したSiON膜は、図14(a)に示すように、第1の実施の形態で得られたものと同様に、基板上に薄いSiO2膜が残存し、その上にSiON膜が形成された構造を持つ。より具体的には、図6に示すように、SiON膜の表面近傍に、窒素濃度の極めて高い領域を有する急峻な窒素濃度分布を有している。
【0090】
したがって、図14(a)に示すように、金属酸化膜を形成する際は、SiON膜表面が酸化金属分子および酸素分子を含むガスに曝されても、このSiON膜の高濃度窒素含有領域の緻密さにより、酸素分子の拡散を阻止できるので、酸素が基板との界面まで達しない。よって、金属酸化膜形成工程に伴うSiON膜膜厚の増大が防止され、high−k膜の積層により、効果的にゲート絶縁膜のEOTをさらに薄くできる。
【0091】
以上に説明するように、第2の実施の形態に係る半導体装置の製造方法によれば、第1の実施の形態と同様に,ベース絶縁膜であるSiO2膜を形成した後、窒素ラジカルが基板との界面に達しないように基板を冷却する条件下でラジカル窒化を行うことによって、ゲート絶縁膜と基板との界面付近の界面準位および固定電荷を低くできるので、駆動力の高いトランジスタを提供できる。また、high−k膜を形成する際、SiON膜の浅い層に形成された高濃度窒素含有領域が酸素の拡散を阻止するため、従来、high−k膜を形成する場合に生じていた拡散酸素による実質的なSiON層の増大の発生を防止できる。したがって、high−k膜の使用により、リーク電流の発生を抑制しながら、ゲート絶縁膜全体でのEOTのさらなる低減を図ることができる。
【0092】
以上、実施の形態に沿って本発明の半導体装置の製造方法について説明したが、本発明は、これらの実施の形態の記載に限定されるものではない。たとえば、ラジカル窒化を行う前に形成するSiO2膜は、主成分としてSi原子およびO原子を含有する絶縁膜であればよく、NO、N2O、NO2などによりSi基板表面あるいはSiO2膜表面を酸窒化して形成された、SiON膜でもよい。この場合、SiON/Si界面近傍の窒素濃度が、界面準位や固定電荷が問題にならない程度に低いことが好ましい。
【0093】
また、ベース絶縁膜となるSiO2膜の製造方法は、上述するラジカル酸化法に限定されない。例えば、乾燥(ドライ)酸化、湿式(ウェット)酸化、O2プラズマやO2ガスの光照射によるラジカル酸化、オゾン酸化を用いることもできる。あるいは、化学的気相成長(CVD)法により堆積されたSiO2膜でもよい。
【0094】
また、窒化源ガスから窒素ラジカルを発生させるプラズマ源としては、RFの代わりに、マイクロ波プラズマ、平行平板プラズマ、誘導結合プラズマ、ヘリコンプラズマ、電子サイクロトロン共鳴プラズマ、あるいはラジカルビーム源を用いてもよい。放電周波数は、本実施形態で用いた13.56MHzだけでなく、マイクロ波の2.45GHzなど、他の周波数でもよい。窒化源ガス種、混合比、ガス圧力、放電出力、処理時間、処理温度等のプロセス条件も、上述する実施の形態で使用した条件には限定されない。
【0095】
なお、実施の形態では、MOSトランジスタの例について説明したが、MOS構造を有する半導体素子であれば、いずれの場合にも適用できる。
【0096】
【発明の効果】
以上に説明するように、本発明の第1および第2の半導体装置の製造方法および半導体装置によれば、リーク電流を抑制できるとともに、半導体素子の微細化に対応できる、EOTが小さいゲート絶縁膜を提供できる。また、ゲート絶縁膜と基板との界面付近の界面準位および固定電荷を低くできるので、駆動力の高いトランジスタ等の半導体装置を提供できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の半導体装置の製造方法を示す工程図である。
【図2】本発明の第1の実施の形態の半導体装置の製造方法を示す工程図である。
【図3】本発明の第1の実施の形態に係るラジカル窒化法で使用する窒化装置を示す装置構成図である。
【図4】溶融ガラス中の各原子の拡散係数と温度との関係を示すグラフである。
【図5】活性化エネルギーを求めるために参考にした窒素拡散の温度依存性を示すグラフである。
【図6】第1の実施の形態における窒化方法で形成したSiON膜と従来の窒化方法で形成したSiON膜、それぞれの深さ方法の窒素濃度分布を示すグラフである。
【図7】第1の実施の形態における窒化方法で形成したSiON膜の界面準位と従来の窒化方法で形成したSiON膜の界面準位を比較表示するグラフである。
【図8】第1の実施の形態で形成されたシリコン酸窒化膜のEOT(酸化膜換算膜厚)とゲート・リーク電流との関係を示すグラフである。
【図9】第1の実施の形態に係る窒化方法の作用効果を説明する図である。
【図10】シリコン酸化膜厚をパラメータとする窒化時間と電気的実効膜厚との関係を示すグラフである。
【図11】シリコン酸化膜厚をパラメータとする窒化時間と膜中窒素濃度との関係を示すグラフである。
【図12】本発明の第2の実施の形態の半導体装置の製造方法を示す工程図である。
【図13】第2の実施の形態で形成されたシリコン酸窒化膜のEOT(酸化膜換算膜厚)とゲート・リーク電流との関係を示すグラフである。
【図14】第2の実施の形態に係る窒化方法の作用効果を説明する図である。
【符号の説明】
101・・・シリコン基板
102・・・素子分離領域
103・・・シリコン酸窒化膜
104・・・ポリシリコン膜
105・・・ソース領域
106・・・ドレイン領域
107・・・層間絶縁膜
108・・・ソース電極
109・・・ゲート電極配線
110・・・ドレイン電極
111・・・シリコン酸化膜埋め込み溝
112・・・シリコン酸化膜
113・・・シリコン酸窒化膜
114・・・高誘電率膜(high−k膜)
201・・・反応容器
202・・・基板台
203、206・・・ガス供給管
204、207、208・・・放電電極
205・・・排気口
209、210・・・冷却管
Claims (13)
- ゲート絶縁膜の形成工程において、
シリコン基板上にSiとOを主成分とする、膜厚2nm以下のベース絶縁膜を形成する工程と、
前記ベース絶縁膜を以下の式(f1)を満たす条件下で、窒素ラジカルを主成分とする窒化源ガス中に曝露し、シリコン酸窒化膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
D≦Tox2/t ・・・(f1)
D = D0×exp(−ΔE/RT) ・・・(f2)
ここで、
Dは、前記ベース絶縁膜中における窒素ラジカルの拡散係数、
D0は、前記拡散係数の前指数因子、
Toxは、前記ベース絶縁膜の膜厚、
ΔE は、拡散係数の活性化エネルギー、
Rは、気体定数、
Tは、基板温度、
tは、曝露時間。 - 前記拡散係数の前指数因子D0は、3×10−9cm2/s以上9×10−2 cm2/s以下であり、
前記拡散係数の活性化エネルギーΔEは、2.1×103 J/mol以上7.11×104 J/mol以下であることを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記拡散係数の前指数因子D0は、2.21×10−5 cm2/sであり、
前記拡散係数の活性化エネルギーΔEは、5.83×104 J/mol以下であることを特徴とする請求項2に記載の半導体装置の製造方法。 - 前記基板温度Tは、75℃以下であることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
- 前記基板温度Tは、41℃以下であることを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記基板温度Tは、5℃以下であることを特徴とする請求項5に記載の半導体装置の製造方法。
- ゲート絶縁膜の形成工程において、
シリコン基板上に膜厚2.0nmの以下のSiとOとを主成分とするベース絶縁膜を形成する工程と、
前記ベース絶縁膜を、基板温度を75℃以下とする条件で、所定時間窒素ラジカルを主成分とする窒化源ガス中に曝露し、シリコン酸窒化膜を形成する工程とを有し、
前記基板温度と前記所定時間とは、前記ベース絶縁膜中のピーク窒素原子濃度が該ベース絶縁膜の厚みの1/2深さより浅い領域に存在し、かつ前記ベース絶縁膜と前記シリコン基板との界面における窒素原子濃度が、前記ピーク窒素原子濃度の少なくとも1/10以下とする条件であることを特徴とする半導体装置の製造方法。 - さらに、前記シリコン酸窒化膜上に、金属酸化物または該金属酸化物とシリコン酸化物との固溶体を含む、少なくとも前記シリコン酸窒化膜より高い誘電率を持つ高誘電率膜を形成する工程とを有することを特徴とする請求項1〜7のいずれか1項に記載の半導体装置の製造方法。
- 前記金属酸化物は、Ta2O5、TiO2、ZrO2、HfO2、Sc2O3、YxOy、SnO2、SrO、BaO、ランタノイド系金属からなる群から選択された少なくとも1の金属酸化物、それらの金属酸化物とAl2O3との化合物、それらとTiO2との化合物、あるいはそれらとZrO2との化合物のいずれかであることを特徴とする請求項8に記載の半導体装置の製造方法。
- 前記請求項1〜7のいずれか1項に記載の半導体装置の製造方法で作製したゲート絶縁膜を有するものであり、
前記ゲート絶縁膜は、前記シリコン酸窒化膜中の窒素原子濃度ピークが前記ベース絶縁膜の厚みの1/2深さより浅い領域に存在し、かつ前記ゲート絶縁膜と前記シリコン基板との界面における窒素原子濃度が、前記窒素原子濃度ピークの少なくとも1/10以下であることを特徴とする半導体装置。 - 前記ゲート絶縁膜は、シリコン酸化膜換算膜厚が1.5nm未満であることを特徴とする請求項10に記載の半導体装置。
- 前記ゲート絶縁膜は、さらに、前記シリコン酸窒化膜上に、金属酸化物または金属酸化物とシリコン酸化物との固溶体を含む少なくとも前記シリコン酸窒化膜より高い誘電率を持つ高誘電率膜を有することを特徴とする請求項10または11に記載の半導体装置。
- 前記金属酸化物は、Ta2O5、TiO2、ZrO2、HfO2、Sc2O3、YxOy、SnO2、SrO、BaO、ランタノイド系金属からなる群から選択された少なくとも1の金属酸化物、それらの金属酸化物とAl2O3との化合物、それらとTiO2との化合物、あるいはそれらとZrO2との化合物のいずれかであることを特徴とする請求項10〜12のいずれかに1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002284496A JP2004119899A (ja) | 2002-09-27 | 2002-09-27 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002284496A JP2004119899A (ja) | 2002-09-27 | 2002-09-27 | 半導体装置の製造方法および半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004119899A true JP2004119899A (ja) | 2004-04-15 |
Family
ID=32278023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002284496A Pending JP2004119899A (ja) | 2002-09-27 | 2002-09-27 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004119899A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006066503A (ja) * | 2004-08-25 | 2006-03-09 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
WO2006049199A1 (ja) * | 2004-11-04 | 2006-05-11 | Tokyo Electron Limited | 絶縁膜形成方法および基板処理方法 |
JP2006156995A (ja) * | 2004-11-04 | 2006-06-15 | Tokyo Electron Ltd | 絶縁膜形成方法およびコンピュータ記録媒体 |
JP2006237371A (ja) * | 2005-02-25 | 2006-09-07 | Canon Anelva Corp | high−K誘電膜上に金属ゲートを蒸着する方法及び、high−K誘電膜と金属ゲートとの界面を向上させる方法、並びに、基板処理システム |
WO2007148470A1 (ja) * | 2006-06-22 | 2007-12-27 | River Bell Co. | 処理装置、処理方法及びプラズマ源 |
JP2010028008A (ja) * | 2008-07-24 | 2010-02-04 | Nec Electronics Corp | 半導体装置の製造方法 |
-
2002
- 2002-09-27 JP JP2002284496A patent/JP2004119899A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006066503A (ja) * | 2004-08-25 | 2006-03-09 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
WO2006049199A1 (ja) * | 2004-11-04 | 2006-05-11 | Tokyo Electron Limited | 絶縁膜形成方法および基板処理方法 |
JP2006156995A (ja) * | 2004-11-04 | 2006-06-15 | Tokyo Electron Ltd | 絶縁膜形成方法およびコンピュータ記録媒体 |
KR100939125B1 (ko) * | 2004-11-04 | 2010-01-28 | 도쿄엘렉트론가부시키가이샤 | 절연막 형성 방법 및 기판 처리 방법 |
KR101005953B1 (ko) * | 2004-11-04 | 2011-01-05 | 도쿄엘렉트론가부시키가이샤 | 절연막 형성 방법 |
US7915179B2 (en) | 2004-11-04 | 2011-03-29 | Tokyo Electron Limited | Insulating film forming method and substrate processing method |
JP2006237371A (ja) * | 2005-02-25 | 2006-09-07 | Canon Anelva Corp | high−K誘電膜上に金属ゲートを蒸着する方法及び、high−K誘電膜と金属ゲートとの界面を向上させる方法、並びに、基板処理システム |
WO2007148470A1 (ja) * | 2006-06-22 | 2007-12-27 | River Bell Co. | 処理装置、処理方法及びプラズマ源 |
JP2010028008A (ja) * | 2008-07-24 | 2010-02-04 | Nec Electronics Corp | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7446052B2 (en) | Method for forming insulation film | |
US8227356B2 (en) | Method of forming semiconductor device and semiconductor device | |
US7737511B2 (en) | Semiconductor device and method of manufacturing the same | |
US7037816B2 (en) | System and method for integration of HfO2 and RTCVD poly-silicon | |
US7923360B2 (en) | Method of forming dielectric films | |
US7514376B2 (en) | Manufacture of semiconductor device having nitridized insulating film | |
KR101078498B1 (ko) | 절연체 박막의 제조 방법 | |
TW200406024A (en) | Manufacture method of semiconductor device with gate insulating films of different thickness | |
JP3399413B2 (ja) | 酸窒化膜およびその形成方法 | |
TWI411009B (zh) | 電介質膜及其形成方法 | |
JP4083000B2 (ja) | 絶縁膜の形成方法 | |
JP4559739B2 (ja) | 電子デバイス用材料およびその製造方法 | |
JP2004119899A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2004207560A (ja) | 半導体装置およびその製造方法 | |
JP2001284582A (ja) | 半導体トランジスタの製造方法 | |
JP4361078B2 (ja) | 絶縁膜の形成方法 | |
JP2007288084A (ja) | 絶縁膜及びその形成方法 | |
US20020177327A1 (en) | Method for forming a gate dielectric layer by a single wafer process | |
JP2006019615A (ja) | 半導体装置及びその製造方法 | |
JP5141321B2 (ja) | 半導体装置の製造方法 | |
JP3833956B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2003142482A (ja) | 酸窒化膜の製造方法及び半導体装置の製造方法 | |
JP2004273585A (ja) | 半導体装置の製造方法 | |
JP2004259979A (ja) | 半導体装置およびその製造方法 | |
JP2004296876A (ja) | 半導体装置の製造方法及び半導体装置及び半導体製造装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050308 |