JP2007288084A

JP2007288084A - 絶縁膜及びその形成方法

Info

Publication number: JP2007288084A
Application number: JP2006116389A
Authority: JP
Inventors: Takatoshi Kiyomura; 貴利清村
Original assignee: Elpida Memory Inc
Current assignee: Micron Memory Japan Ltd
Priority date: 2006-04-20
Filing date: 2006-04-20
Publication date: 2007-11-01

Abstract

【課題】薄膜化されたゲート絶縁膜として高誘電率材料が使用されている。しかしゲート絶縁膜として要求されるボロンもれの抑制、界面準位密度増加の抑制、固定電荷発生の抑制、リーク電流増加の抑制などの特性を満足するゲート絶縁膜が得られていないという問題がある。
【解決手段】本発明におけるゲート絶縁膜の形成は、絶縁膜の表面側に窒素原子分率のピーク値を有する高誘電率膜に、プラズマ酸化を行う。プラズマ酸化はシリコン基板界面近くの絶縁膜中にその酸素原子分率のピーク値を有するように形成する。この形成方法によりシリコン基板界面側には窒素が存在しない、酸化膜のみの領域とする。さらに酸素と窒素の原子分率のピーク位置を異ならせることで高品質の絶縁膜が得られる。
【選択図】図７

Description

本発明は絶縁膜に係り、特に半導体装置に使用される高品質の絶縁膜及びその形成方法に関する。

年々半導体装置は大容量化、大規模化が進展し、そのため半導体デバイスも微細化されている。この半導体デバイスの微細化に伴い、平面におけるリソグラフィ技術によるパターン寸法の縮小化とともに、縦方向の膜厚も縮小化されている。例えばトランジスタのゲート絶縁膜としても、膜厚が３ｎｍ以下の極薄ゲート絶縁膜が要求されている。しかし、ゲート絶縁膜として従来から用いられているシリコン酸化膜では、膜厚３ｎｍ以下になるといろんな不具合がある。絶縁膜が薄くなると直接トンネル現象に起因してゲートリーク電流が増加する。さらにゲート電極中の不純物(ボロン)がゲート絶縁膜中を熱拡散しシリコン基板に突き抜ける現象などが発生する。

これらの問題を解決するには、シリコン酸化膜よりも比誘電率の高い材料の膜を使用し直接トンネル電流を抑制させる。また、これら材料の耐熱性の向上や、ボロン突き抜けを抑制のために絶縁膜中に窒素を導入することが検討されている。この比誘電率の高い材料としてはSiON, Si₃N₄、HfSiON, HfAlON, HfZrSiON, HfZrAlON, ZrAlON など提案されている。また、窒素を導入する方法としては、プラズマ窒化やNH₃を用いた熱窒化などが考えられている。しかしながら、このような窒化方法で形成したゲート絶縁膜は、チャネルとなるシリコン基板表面も同時に窒化されて界面準位（界面準位密度）が増加し、移動度を劣化させてしまう場合があることが指摘されている。そこで、近年、シリコン基板界面のみ窒化量を極力少なくする形成方法が提案されている。

これらの形成方法を図１〜図６を参照して説明する。本願説明図においては酸化膜、窒化膜、窒化酸化膜等をそれぞれ別層として表示している。しかしこれらの膜は純粋な酸化膜、窒化膜、窒化酸化膜を示すものではない。例えば酸化膜は主として酸素を含む絶縁膜であり、微量な他原子である窒素等を含有する絶縁膜を含んで示すものである。同様に、窒化膜は主として窒素を含む絶縁膜、窒化酸化膜は酸素と窒素とを有る程度含む絶縁膜であり、他の原子を含む絶縁膜をも含む絶縁膜として以下説明する。

図１（Ａ）に示すようにシリコン基板１に絶縁膜としてシリコン酸化膜２を形成する。その後図１（Ｂ）に示すように、プラズマ窒化や、熱窒化によりシリコン酸化膜２をシリコン窒化酸化膜４とする。このプラズマ窒化やNH₃を用いた熱窒化法では、処理時間を短くするなどの処理条件を変更し、シリコン絶縁膜表面のみを窒化させると界面準位は従来のシリコン酸化膜と同程度となり有効である。しかしながらその場合には、窒素量が少なくなり、ボロンもれや、耐熱性を劣化させてしまいリーク電流の増大を生じる。

図２に示す形成方法は、シリコン基板１に１ｎｍ以下の薄いシリコン酸化膜２を形成しその上にゲート絶縁膜としてシリコン窒化酸化膜４を形成する。これによりシリコン基板界面の窒素量は極力抑えることが可能である。しかしながら、この場合にも、シリコン酸化膜２とシリコン窒化酸化膜４との界面に電荷（固定電荷）が発生し、それが原因で移動度の劣化を生じる。また、窒化する際、窒化量の増大により界面も窒化してしまう。

図３に示す形成方法は、非特許文献１に記載された形成方法である。これによると、シリコン基板１にあらかじめ窒化した窒化膜（Si₃N₄）３を形成した後、その窒化膜越しに熱酸化を行い、シリコン基板界面を酸化させる方法がある。これによりシリコン界面を酸化させること可能であり、界面準位密度を減少させることができる。しかし、熱酸化のみで従来のシリコン酸化膜と同程度まで界面準位密度を抑制させることは困難である。この熱酸化のみで実現させるには、酸化を十分に行いSi3N4の窒素を外方拡散させる必要があり、結果として、その窒素量が数%未満の少ない場合である。

図４に示す形成方法は、シリコン基板１にメタル元素とシリコン元素とを含む高誘電率材料５を堆積した後に、その膜越しに界面酸化を行い、その後高誘電材料を窒化する。シリコン基板１に酸化膜２、窒化酸化高誘電材料６とする。これによりシリコン基板界面の窒素量は極力抑えることができ界面準位密度増加の抑制と固定電荷発生の抑制とを両立することが可能である。しかし、界面酸化のときに、高誘電材料５には窒素がなく熱耐性に乏しい膜であるため、高誘電材料５の微結晶化を促進させる。また、その後、多量の窒化を行うと、界面も窒化してしまうため、窒化量は少量にする必要がある。これらの現象が原因だと思われるボロンもれ、リーク電流の増大などの不具合が生じる。

図５に示す形成方法は、特許文献１（特開2005-150637）に記載された形成方法である。これによると、シリコン基板１の表面をプラズマ窒化させ窒化膜３を形成する。その後、酸素プラズマを照射し酸化させ酸化膜２とシリコン窒化酸化膜４を形成している。絶縁膜と基板間の窒素分布は、界面近傍の窒素原子濃度が５％以下になるように酸素原子濃度のプロファイルを形成できると報告されている。しかしながら、シリコン基板上にあらかじめ窒化膜を形成するため、高濃度の窒素が存在しシリコン界面までも窒化している。そのため、その後のプラズマ酸素を行っても、界面近傍の窒素濃度を全くない状態にすることは困難である。その結果と思われるが、界面準位が多く存在し移動度を劣化させてしまう場合がしばしばある。

図６に示す形成方法は、特許文献２（特開2003-078132）に記載された形成方法である。これによると、シリコン基板１に高誘電率のシリコン窒化酸化（SiON）膜４からなるゲート絶縁膜を形成する。その膜越しにプラズマ酸化を行い、シリコン基板界面への酸素拡散を促進させ酸化膜２を形成する。また、その後、ポストアニ―ルを行い、膜中の固定電荷を低減させている。しかしながら、この方法ではSiON膜形成後、プラズマ酸化により界面酸化を行い、高濃度窒素にするため更に窒化を行っている。最後に窒化を行うと界面も窒化してしまうので、窒素を膜中に多く導入することは困難である。特に膜厚が薄くなると界面窒化を抑制することはできない。結果として界面準位密度の低減とリーク電流の低減、ボロンもれ耐性を両立できない。

さらに先行特許文献として、下記文献がある。特許文献３（特開2005-158998）や特許文献４（特開2005-079223）では、ゲート絶縁膜としてハフニウムシリケイト（HfSiO）等を用い、その絶縁膜表面に反応防止膜として窒化酸化膜、窒化膜もしくは酸化膜を形成している。この反応防止膜により絶縁膜表面とゲート電極間の固定電荷を抑制する。特許文献５（特開2004-281494）では、高誘電率膜を堆積した後、界面酸化を行い、さらに窒化することで界面準位密度と固定電荷発生を抑制している。

このように種々の先行技術が開示されているが、現状においてはすべての問題を解決する方法は確立されていない。すなわちゲート絶縁膜として、Ａ：ボロンもれの抑制、Ｂ：界面準位密度増加の抑制、Ｃ：固定電荷発生の抑制、Ｄ：リーク電流増加の抑制などが要求される。しかしこれらの要求される特性Ａ〜Ｄを満足するゲート絶縁膜が得られていないという問題がある。

特開２００５−１５０６３７号公報特開２００３−０７８１３２号公報特開２００５−１５８９９８号公報特開２００５−０７９２２３号公報特開２００４−２８１４９４号公報 D. Matsushita「Novel Fabrication Process to Realize Ultra-thin(EOT=0.7nm) and Ultra-low Leakage SiON Gate Dielectrics 」Symposium VLSI Tech,p172-173,2004

上記したように、薄膜化されたゲート絶縁膜として高誘電率材料が使用されている。しかしゲート絶縁膜として要求される特性を満たす形成方法が確立されていないという問題がある。本発明の目的は上記した問題に鑑み、ゲート絶縁膜として要求される特性を満たすゲート絶縁膜及びその形成方法を提供することである。

本発明は上記した課題を解決するため、基本的には下記に記載される技術を採用するものである。またその技術趣旨を逸脱しない範囲で種々変更できる応用技術も、本発明に含まれることは言うまでもない。

本発明の絶縁膜は、窒素と酸素を含有し、前記絶縁膜の膜中に酸素の原子分率と窒素の原子分率のピーク値を有し、前記窒素の原子分率のピーク値を示す窒素の原子分率ピーク位置は前記絶縁膜の中の表面側にあり、前記酸素の原子分率のピーク値を示す酸素の原子分率ピーク位置は前記窒素の原子分率ピーク位置より半導体基板界面側にあることを特徴とする。

本発明の半導体界面における前記絶縁膜は、酸化膜であることを特徴とする。

本発明の絶縁膜は、SiON, HfSiON, HfAlON, HfZrSiON, HfZrAlON, ZrAlONであることを特徴とする。

本発明の絶縁膜においては、前記窒素の原子分率のピーク値は２０％以上、７０％以下であることを特徴とする。

本発明の絶縁膜は、シリコン窒化酸化膜であり、前記窒素の原子分率のピーク値は３０％以上、７０％以下であることを特徴とする。

本発明の絶縁膜は、HfSiONであり、前記窒素の原子分率のピーク値は２０％以上、５０％以下であることを特徴とする。

本発明の窒素と酸素を含有する絶縁膜の形成方法は、窒素の原子分率のピーク値を膜中の表面側に有する絶縁膜を形成する絶縁膜形成工程と、前記窒素の原子分率のピーク値を示す窒素の原子分率ピーク位置よりも半導体基板側にピーク値を有するようにプラズマ酸化するプラズマ酸化工程とを有することを特徴とする。

本発明の前記プラズマ酸化工程は、半導体基板との界面を酸化することを特徴とする。

本発明の前記絶縁膜形成工程は、ＡＬＤ法により窒素の原子分率のピーク値を膜中の表面側に有するようにシリコン窒化酸化膜を形成することを特徴とする。

本発明の前記絶縁膜形成工程は、酸素を含む絶縁膜を形成した後に、窒素の原子分率のピーク値を膜中の表面側にあるようにプラズマ窒化することを特徴とする。

本発明におけるゲート絶縁膜の形成は、絶縁膜の表面側に窒素原子分率のピーク値を有する高誘電率膜に、プラズマ酸化を行う。プラズマ酸化はシリコン基板界面近くの絶縁膜中にその酸素原子分率のピーク値を有するように形成する。この形成方法によりシリコン基板界面側には窒素が存在しない、酸化膜のみの領域とする。さらに酸素量と窒素量をなだらかな分布を有するプロファイルとし、そのピーク位置を異ならせ、酸素量のピーク位置を窒素量のピーク位置よりもシリコン基板側に位置させる。シリコン界面を酸化膜とすることで界面準位密度増加、固定電荷の発生が抑制できる効果が得られる。さらに絶縁膜の表面側に窒素原子分率のピーク値を有することからボロンの拡散、リーク電流の発生を抑制できる効果が得られる。

以下本発明のゲート絶縁膜及びその形成方法について、図７〜図９、表１〜４を参照して説明する。図７（Ａ），（Ｂ），（Ｃ）にはゲート絶縁膜の主要工程における断面図、（Ｄ）には窒素及び酸素量のプロファイルを示す。図８，９にはＴＥＧの主要工程における断面図（Ａ）〜（Ｅ）を示す。表１に窒素を含む高誘電率材料の作製方法、表２にプラズマ酸化条件、表３に評価項目と評価方法を示す。表４には従来例と本願発明のゲート絶縁膜の評価結果を示す。

図７（Ａ）に示すように素子分離形成後に、シリコン基板１に窒化した高誘電率膜８を表１に示す作製方法で形成する。ここでの高誘電率膜８は窒素を多量に含有している。そのために例えばシリコン酸化（ＳｉＯ２）膜や、ハフニウムシリケイト（HfSiO）等の窒素を含まない場合には、成膜後にプラズマ窒化により窒素を供給し窒素の原子分率を平均として１０％以上、５０％以下含有させる工程を追加する。原子分率とは分子を構成する原子の総和に対する比率とする。例えば窒化膜Ｓｉ３Ｎ４における窒素の原子分率は４／７＝５７％である。シリコン窒化酸化膜ＳｉＯxＮyにおけるｘ，ｙは可変で多様な組み合わせがあるが、ｘ，ｙ＝１であるＳｉＯＮの窒素の原子分率は１／３＝３３％となる。また本願の説明においてはシリコン窒化酸化膜ＳｉＯxＮyを、総称して単にシリコン窒化酸化膜ＳｉＯＮと記載するものとする。

これらの高誘電率膜８の作製方法は表１に示す方法による。プラズマ窒化による窒素量のプロファイルとしてそのピーク濃度が、高誘電率膜８の表面側になるように設定する。従ってシリコン基板１との界面の窒素量は少なくする。水準１はＡＬＤ法によりシリコン基板との界面においては窒素量を少なく、表面側では窒素を十分に供給した窒化膜（Si3N4）を作製する。水準２，３はMOCVD（Metal Organic Vapor Deposition）法によりHfSiO、HfAlOを成膜した後、プラズマ窒化を行う。このように、高誘電率膜８の内部に含まれる窒素量プロファイルに変化をもたせるためには、ＡＬＤ法による成膜や、プラズマ窒化法が適している。

このシリコン窒化酸化膜（SiON）のプロファイルのピークにおける窒素原子分率は３０％以上、７０％以下である。より好ましくは窒化膜（Si3N4）における窒素の原子分率（５７％）に近い５０％以上、６０％以下である。さらにハフニウムシリコン窒化酸化膜(HfSiON)や、ハフニウムアルミ窒化酸化膜(HfAlON)の場合のピークにおける窒素の原子分率は、２０％以上、５０％以下が好ましい。より好ましくは３０％以上、４０％以下である。

この窒素を含む高誘電率膜８を、その表面から酸素プラズマ処理を行い低温にてプラズマ酸化する。このプラズマ酸化の条件を表２に示す。例えばステージ温度は１００℃〜９００℃、マイクロ波出力５００Ｗ〜３０００Ｗ、ガス圧力４０ｍＴｏｒｒ〜１０００ｍＴｏｒｒ、Ｏ２流量１０ｃｃｍ〜５００ｃｃｍ、Ａｒ流量１０００ｃｃｍ〜２０００ｃｃｍ、Ｏ２／Ａｒ比１％〜３０％、処理時間は１５ｓｅｃ〜３６０ｓｅｃである。

ここでのプラズマ酸化としては、そのプロファイルのピークがシリコン基板界面の近い位置の高誘電率膜になるように設定し、シリコン基板界面を酸化させる。従って界面プラズマ酸化である。酸素量と窒素量をなだらかな分布を有するプロファイルとし、さらに酸素量と窒素量の最大ピーク位置は、窒素より酸素の方がシリコン基板近傍にあるようにする。窒素と酸素量のピーク位置を重ねるとか、窒素量のピーク位置がシリコン基板側に位置しないようにする。プラズマ酸化法によれば、絶縁膜中の途中の窒素量が多くても界面酸化が可能となる。

酸素イオンを深く打ち込みシリコン界面近くに酸素を供給することでシリコン界面には窒素が存在しない、酸素のみの領域を０．３ｎｍ以上形成する。ここで窒素が存在しないとは測定限界値以下であることを意味する。そのため界面準位密度を従来のシリコン酸化膜と同程度まで低減することが可能である。界面酸化で生成したシリコン酸化膜とゲート絶縁膜との界面は急峻ではなく、固定電荷が発生しにくい。

プラズマ酸化を行った状態の窒素量、酸素量のプロファイルを図７（Ｄ）に示す。ゲート絶縁膜全体の電気的膜厚（酸化膜の誘電率で換算）は、２．０nmとする。窒素量のピーク位置はゲート絶縁膜の表面側に、酸素量のピーク位置は窒素量のピーク位置よりもシリコン基板側にある。さらにシリコン基板界面には約０．３ｎｍの酸化膜のみの領域である。この酸化膜領域はＳＩＭＳ（Secondary Ion Mass Spectroscopy：以下ＳＩＭＳ）法による測定においては、窒素量は検出限界以下であった。このようにシリコン界面には酸化膜領域を形成することで界面準位密度増加を抑制できる。酸素量のピーク位置を窒素量のピーク位置よりもシリコン基板側位置させ、異ならせプロファイルをなだらかにすることで固定電荷の発生を抑制できる。ピーク位置にある窒素量を十分大きくすることでボロンの拡散を防止できる。さらに高誘電率膜を使うことで全体膜厚を厚くし、リーク電流を抑制できる。

これらのプラズマ酸化の後、さらに図７（Ｃ）に示すようにゲート絶縁膜の安定化させるためのポストアニールを行う。このポストアニールは省略することも可能である。

これらの高誘電率膜８を評価するために、高誘電率膜８をゲート絶縁膜としたＴＥＧ（Test Element Group）を作製した。ここではｎＭＯＳＦＥＴについての製造工程を、図８，９を参照して説明する。同様にしてｐＭＯＳＦＥＴも作製できることは容易に理解できることからｐＭＯＳＦＥＴについての図示、説明は省略する。

図８（Ａ）〜図９（Ｅ）は、ｎＭＯＳＦＥＴの製造工程を説明する工程断面図である。まず、ｐ型シリコン半導体基板1１にＳＴＩ(Shallow Trench Isolation)などの素子分離領域１２を埋め込み形成する。その後、露出したシリコン半導体基板１１の表面にボロンなどのチャネルイオン注入を行う（図８（Ａ））。次に、シリコン半導体基板１１上にゲート絶縁膜１３及びゲート電極１４を積層する。このゲート絶縁膜１３は、上記した本発明の製造方法により形成される。

ゲート電極１４は、例えば、ポリシリコン（polySi）膜から構成されている。またポリシリコンゲルマニウム(polySiGe)膜やその他、金属材料などを用いても良い。その後、ゲート電極１４の上にフォトレジスト1５を塗布し、これをゲート電極形状にパターニングする（図８（Ｂ））。次に、パターニングされたフォトレジスト１５をマスクにしてゲート絶縁膜１３及びその上のゲート電極１４をエッチングしてゲート構造を形成する。その後、このゲート電極１４をマスクにし、シリコン半導体基板1１の表面領域に砒素などをイオン注入してｎ型ソース・ドレインコンタクト領域1６を形成する（図８（Ｃ））。次に、シリコン半導体基板１１の全面にゲート電極を被覆するようにＣＶＤ法によりシリコン酸化膜（ＳｉＯ２）を堆積させる。

次に、シリコン酸化膜を、例えば、ＲＩＥ（Reactive Ion Etching）などによりエッチバックを行って、ゲート電極１４の側面に側壁絶縁膜１７を形成する。その後、この側壁絶縁膜１７をマスクにし、シリコン半導体基板１１の表面領域にリンもしくは砒素などをイオン注入してｎ型ソース・ドレイン高濃度領域１８を形成する（図９（Ｄ））。ソース・ドレインコンタクト領域１６とソース・ドレイン高濃度領域１８とからｎ型ソース・ドレイン領域１９が構成される。次に、シリコン半導体基板１１の表面にコバルト（Ｃｏ）やニッケル（Ｎｉ）などの金属膜をスパッタリング法などにより堆積させる。次に、シリコン半導体基板１１を熱処理することにより、その表面及びゲート電極１４表面に堆積した金属膜はCoSi2 やNiSiなどの金属シリサイド膜２０に変わる。その後、側壁絶縁膜１７及び素子分離領域１２に堆積している金属膜はシリサイドに変化しないので除去する。

次に、ＣＶＤ法などによりＢＰＳＧなどのシリコン酸化膜からなる層間絶縁膜２１をシリコン半導体基板１１上に堆積させる。そして、ＲＩＥ法などにより層間絶縁膜２１をエッチングしてソース／ドレイン領域１９上及びゲート電極１４上の金属シリサイド膜２０を露出するコンタクト孔を形成する。次に、層間絶縁膜２１上に銅やアルミニウムなどの金属膜を形成し、これをパターニングして、ソース／ドレイン領域１９上及びゲート電極１４上の金属シリサイド膜とコンタクト孔を介して電気的に接続された複数の配線２２を形成する。さらに、パッシベーション膜などを半導体基板上に形成してトランジスタを完成させる。

これらの方法により形成した本願の水準１〜３を表３に示す評価方法にて評価する。また、表３のＣ−Ｖ測定、Ig―Ｖｇ測定は、本願の水準１〜３のゲート絶縁膜を使用したトランジスタを用いて評価した。その結果を従来技術のゲート絶縁膜と比較した結果を表４に示す。ここで、◎印は実使用に十分満足させる特性であることを示し、○印は実使用に耐えられる特性、△印は実使用に耐えられない特性、Ｘ印はまったく駄目な特性であることを示している。従来の酸化膜単体の場合には界面準位密度及び固定電荷については良好な結果であるが、ボロンもれやリーク電流特性が満足できない。また他の従来例１〜６においても前記したようにそれぞれ全ての特性を満足させるものではない。しかし本願の水準１〜３はまとめて表記しているが、表４に示すように全ての特性を満足している。

本発明におけるゲート絶縁膜の形成は、絶縁膜の表面側に窒素原子分率のピーク値を有する高誘電率膜に、プラズマ酸化を行う。プラズマ酸化はシリコン基板界面近くの絶縁膜中にその酸素原子分率のピーク値を有するように形成する。この形成方法によりシリコン基板界面側には窒素が存在しない、酸化膜のみの領域とする。さらに酸素量と窒素量をなだらかな分布を有するプロファイルとし、そのピーク位置を異ならせ、酸素量のピーク位置を窒素量のピーク位置よりもシリコン基板側に位置させる。この形成方法により界面準位密度増加、固定電荷の発生、ボロンの拡散、リーク電流の発生を抑制できる高品質の薄膜ゲート絶縁膜が得られる。また上記実施例はゲート絶縁膜として説明したが、例えばＤＲＡＭ（Dynamic Random Access Memory）等のセルキャパシタの容量絶縁膜としても使用できることはいうまでもない。

以上本願発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その趣旨を逸脱しない範囲で種々変更して実施することが可能であり、これらも本発明に含まれることはいうまでもない。

従来例１のゲート絶縁膜の主要工程における断面図（Ａ），（Ｂ）である。従来例２のゲート絶縁膜の主要工程における断面図（Ａ），（Ｂ）である。従来例３のゲート絶縁膜の主要工程における断面図（Ａ），（Ｂ）である。従来例４のゲート絶縁膜の主要工程における断面図（Ａ），（Ｂ），（Ｃ）である。従来例５のゲート絶縁膜の主要工程における断面図（Ａ），（Ｂ）である。従来例６のゲート絶縁膜の主要工程における断面図（Ａ），（Ｂ），（Ｃ）である。本発明のゲート絶縁膜の主要工程における断面図（Ａ），（Ｂ），（Ｃ）、及び（Ｄ）は絶縁膜中の窒素量及び酸素量のプロファイルを示す図である。本発明のゲート絶縁膜を備えたトランジスタの主要工程における断面図（Ａ），（Ｂ），（Ｃ）である。本発明のゲート絶縁膜を備えたトランジスタの主要工程における断面図（Ｄ），（Ｅ）である。

符号の説明

１シリコン基板
２酸化膜
３窒化膜
４窒化酸化膜
５高誘電率材料
６窒化酸化高誘電率材料
７シリコン窒化酸化膜
８高誘電率膜
９高誘電率窒化酸化膜
１１シリコン基板
１２素子分離領域
１３ゲート絶縁膜
１４ゲート電極
１５フォトレジスト
１６ソース・ドレインコンタクト領域
１７側壁絶縁膜
１８ソース・ドレイン高濃度領域
１９ソース・ドレイン領域
２０金属シリサイド膜
２１層間絶縁膜
２２配線

Claims

窒素と酸素を含有する絶縁膜において、前記絶縁膜の膜中に酸素の原子分率と窒素の原子分率のピーク値を有し、前記窒素の原子分率のピーク値を示す窒素の原子分率ピーク位置は前記絶縁膜の中の表面側にあり、前記酸素の原子分率のピーク値を示す酸素の原子分率ピーク位置は前記窒素の原子分率ピーク位置より半導体基板界面側にあることを特徴とする絶縁膜。
半導体界面における前記絶縁膜は酸化膜であることを特徴とする請求項１に記載の絶縁膜。
前記絶縁膜はSiON、HfSiON, HfAlON, HfZrSiON, HfZrAlON, ZrAlONであることを特徴とする請求項２に記載の絶縁膜。
前記窒素の原子分率のピーク値は２０％以上、７０％以下であることを特徴とする請求項３に記載の絶縁膜。
前記絶縁膜はシリコン窒化酸化膜であり、前記窒素の原子分率のピーク値は３０％以上、７０％以下であることを特徴とする請求項３に記載の絶縁膜。
前記絶縁膜はHfSiONであり、前記窒素の原子分率のピーク値は２０％以上、５０％以下であることを特徴とする請求項３に記載の絶縁膜。
窒素と酸素を含有する絶縁膜の形成方法において、窒素の原子分率のピーク値を膜中の表面側に有する絶縁膜を形成する絶縁膜形成工程と、前記窒素の原子分率のピーク値を示す窒素の原子分率ピーク位置よりも半導体基板側にピーク値を有するようにプラズマ酸化するプラズマ酸化工程とを有することを特徴とする絶縁膜の形成方法。
前記プラズマ酸化工程において、半導体基板との界面を酸化することを特徴とする請求項７に記載の絶縁膜の形成方法。
前記絶縁膜形成工程は、ＡＬＤ法により窒素の原子分率のピーク値を膜中の表面側に有するようにシリコン窒化酸化膜を形成することを特徴とする請求項７に記載の絶縁膜の形成方法。
前記絶縁膜形成工程において、酸素を含む絶縁膜を形成した後に、窒素の原子分率のピーク値を膜中の表面側にあるようにプラズマ窒化することを特徴とする請求項７に記載の絶縁膜の形成方法。