JP4461839B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4461839B2 JP4461839B2 JP2004056084A JP2004056084A JP4461839B2 JP 4461839 B2 JP4461839 B2 JP 4461839B2 JP 2004056084 A JP2004056084 A JP 2004056084A JP 2004056084 A JP2004056084 A JP 2004056084A JP 4461839 B2 JP4461839 B2 JP 4461839B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- composition
- nitrogen
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Si組成(%)=[Si量]/([Si量]+[Hf量])×100
窒素濃度(%)=[N量]/([Si量]+[Hf量]+[O量]+[N量])×100
また、それぞれの成分元素の存在量は、成分元素のXPSスペクトル強度から得られた値を基に計算して求めている。
(第一の実施の形態)
まず、窒化反応の差異により選択窒化を行うために必要な、HfSiO4におけるSi組成の差を明らかにすることを考える。図1に見られるとおり、窒化反応は窒化温度とSi組成に対して依存性を持つ。即ち、窒化温度が高くまたSi組成が低いほど窒化反応は促進される。顕著な窒化反応の差を得るためには、図1において同一窒化温度における窒素導入量の比を2倍以上にとる必要がある。Si組成が10%以上の範囲において、Hfシリケートの結晶化を抑制するために必要な窒素濃度はおよそ10%以上であることが我々の実験から分かっている。従って、図4(a)において、窒化により窒素導入層1であるHfSiO4に結晶化もしくは層分離の抑制を目的として10%の窒素添加を行った場合は、Si基板側への窒化防止層2として用いるHfSiO4のSi組成は、図1において窒化量が5%以下となるような点を取れば良い。このように選んだSi組成の組合せをもつHfSiO4の積層構造を、NH3雰囲気中で熱処理することにより、絶縁膜中でこれら窒素導入層1と窒化防止層2との界面において不連続な窒素濃度プロファイルが得られ、選択窒化を行うことができる。表1にそれぞれの窒化温度において10%および5%の窒素を導入するために必要なHfSiO4のSi組成を示す。表1から窒素導入層1と窒化防止層2のSi組成の差は、少なくとも20%以上存在すればよいことが分かる。上記の例は、窒素導入量としてN=10%の場合を示したが図1の範囲で制御する限り、窒化防止層2は窒素導入層1よりもSi組成が20%以上高ければ、十分効率的に選択窒化を行えることが分かる。
(実施例1)
図5(a)−(b)により、第一の実施の形態に係る高誘電率絶縁膜の製造方法を説明する。まず半導体基板(Si基板)21を用意し、化学洗浄により基板表面の自然酸化膜を除去した後、半導体基板1を酸化雰囲気中で加熱することにより、酸化珪素(SiO2)からなる酸化膜22を形成する(図5(a))。酸化珪素の膜厚はSi基板の良好な界面特性を得るためには、0.6nm以上であることが望ましい。
(第二の実施の形態)
ここでは、前記窒化防止層と窒素導入層の位置を逆転させて用いる場合について説明する。このような構造は、HfSiO4に本質的に窒素の導入を望まないときに有効である。例えば、HfSiO4の上に上部多結晶シリコンからの不純物拡散抑制のために、酸化アルミニウム(Al2O3)や窒化珪素(Si3N4)などのアモルファス層をさらに積層する場合、HfSiO4自体には不純物の拡散を抑制する機能は求めなくても良い。このような場合にはHfSiO4中に窒素を導入する必要はなく、先述した窒素導入によるキャリア移動度低下やリーク特性の劣化などを勘案すれば、例えばSi3N4の堆積時に意図せずして窒素が導入されることはむしろ望ましくない。従って、HfSiO4層表面のSi組成を高く形成し、窒化反応性を低下させることができれば、Si3N4の堆積温度を高くすることができ、Si3N4の特性向上が行えるという利点が生ずる。窒化防止層に必要なSi組成や膜厚は、前記第一の実施例と同様である。以下では、表面のSi組成を高くしたHfSiO4の上にSi3N4を形成した例を開示する。
(実施例2)
図7(a)−(c)により、本発明の第二の実施の形態に係る高誘電率絶縁膜の製造方法を説明する。まず半導体基板(Si基板)31を用意し、化学洗浄により基板表面の自然酸化膜を除去した後、半導体基板1を酸化雰囲気中で加熱することにより、酸化珪素(SiO2)からなる酸化膜32を形成する(図7(a))。酸化珪素層の膜厚はSi基板の良好な界面特性を得るためには、0.6nm以上であることが望ましい。
(第三の実施の形態)
前述した第一および第二の実施の形態による、選択窒化を行った積層高誘電率絶縁膜をMISFET(Metal insulator semiconductor field effect transistor)のゲート絶縁膜に適用した実施の形態について説明する。
図11(d)のようにイオン注入により、ゲート電極1104の両側にLDD拡散領域1105を形成する。さらに必要に応じて、基板に対して浅い角度からのイオン注入によりポケットイオン注入(図示せず)を形成する。この後、不活性雰囲気もしくは高真空中で900℃から1100℃の温度範囲で熱処理を行い、LDD領域の不純物の活性化を行う。次に5nmから15nm程度の膜厚の窒化膜1106を表面全面に形成する。さらに50nmから100nm程度の膜厚の酸化膜1107を形成する。
図11(f)のように、例えばCoやNiなどの金属を蒸着し、熱処理によりシンターを行うサリサイドプロセスにより、ソース、ドレインおよびゲートの上面にシリサイド領域1108を形成する。
22、酸化珪素膜
23、窒化防止層(HfSiO4膜、高Si組成)
24、窒素導入層(HfSiON膜、低Si組成)
31、半導体基板
32、酸化珪素膜
33、HfSiO4膜
34、窒化防止層(HfSiO4膜、高Si組成)
35、SiN膜
101、半導体基板
102、素子分離酸化膜
103、不純物拡散領域(LDD領域)
104、不純物拡散領域(ソースドレイン領域)
105、積層高誘電率ゲート絶縁膜
106、ゲート電極
107、窒化膜サイドウォール
108、酸化膜サイドウォール
109、シリサイド領域
1101、半導体基板
1102、素子分離酸化膜
1103、積層高誘電率ゲート絶縁膜
1104、ゲート電極
1105、不純物拡散領域(LDD領域)
1106、窒化膜サイドウォール
1107、酸化膜サイドウォール
1108、不純物拡散領域(ソースドレイン領域)
1109、シリサイド領域
Claims (8)
- 半導体基板と、前記基板上に形成されたM−Si−O−N(但し、式中Mは、M1または、M1−M2である。ここで、M1は、ハフニウムおよびジルコニウムから選ばれた少なくとも1種であり、M2は、Sr、Ba、Ta、Ti、Y、Lr、ランタノイド属金属、Sc、およびAlからなる群から選ばれた少なくとも1種である。)からなる第一の絶縁膜層と、前記第一の絶縁膜層上に形成されたM−Si−O−NまたはM−O−N(式中、Mは前記と同じである。)からなる第二の絶縁膜層を少なくとも有する積層の絶縁膜であって、前記第一の絶縁膜層のSi組成が前記第二の絶縁膜層のSi組成に比べて相対的に高く、前記第一の絶縁膜層のN濃度が前記第二の絶縁膜層のN濃度に比べて相対的に低いものであることを特徴とする積層絶縁膜を含む半導体装置。
- 前記積層の絶縁膜におけるN濃度の深さプロファイルが、前記第一の絶縁膜層と前記第二の絶縁膜層との界面において急峻な変動を示すものであることを特徴とする請求項1に記載の積層絶縁膜を含む半導体装置。
- 前記第一の絶縁膜層のSi組成と前記第二の絶縁膜層のSi組成との差が10%以上であり、また前記界面近傍位置における前記第一の絶縁膜層N濃度は、前記界面から近傍位置における前記第二の絶縁膜層のN濃度の1/2以下であることを特徴とする請求項1または請求項2に記載の半導体装置。
- 前記第一の絶縁膜層のN濃度が、半導体基板との界面近傍位置において、1原子%未満であることを特徴とする請求項1〜3のいずれか1つに記載の半導体装置。
- 前記第一の絶縁膜層の膜厚が1原子層以上であることを特徴とする請求項1〜4のいずれか1つに記載の半導体装置。
- 前記第一の絶縁膜層の膜厚が0.5nm以上でかつ前記第二の絶縁膜層の膜厚よりも小さいものであることを特徴とする請求項1〜4のいずれか1つに記載の半導体装置。
- 前記積層絶縁膜は、前記半導体基板と、前記第一の絶縁膜層との間に酸化珪素層または酸窒化珪素層を含むことを特徴とする請求項1〜3、5および6のいずれか1つに記載の半導体装置。
- 前記酸窒化珪素層のN濃度が、半導体基板との界面近傍位置において、1原子%未満であることを特徴とする請求項7に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004056084A JP4461839B2 (ja) | 2004-03-01 | 2004-03-01 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004056084A JP4461839B2 (ja) | 2004-03-01 | 2004-03-01 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005251785A JP2005251785A (ja) | 2005-09-15 |
JP4461839B2 true JP4461839B2 (ja) | 2010-05-12 |
Family
ID=35032018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004056084A Expired - Fee Related JP4461839B2 (ja) | 2004-03-01 | 2004-03-01 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4461839B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7812412B2 (en) | 2005-10-04 | 2010-10-12 | Nec Corporation | Semiconductor device |
JP2010283040A (ja) * | 2009-06-02 | 2010-12-16 | Panasonic Corp | 半導体装置及びその製造方法 |
-
2004
- 2004-03-01 JP JP2004056084A patent/JP4461839B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005251785A (ja) | 2005-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8836039B2 (en) | Semiconductor device including high-k/metal gate electrode | |
JP3974507B2 (ja) | 半導体装置の製造方法 | |
KR100951227B1 (ko) | 고유전율(k) 유전체가 있는 CMOS 소자 제조에서 문턱전압을 제어하는 장벽층의 선택적인 구현 | |
JP2003008005A (ja) | 高誘電率絶縁膜を有する半導体装置 | |
KR101078498B1 (ko) | 절연체 박막의 제조 방법 | |
KR20070112783A (ko) | 질화 게이트 유전체의 제조 방법 | |
US7939396B2 (en) | Base oxide engineering for high-K gate stacks | |
US8404575B2 (en) | Semiconductor device and method for manufacturing same | |
JP4489368B2 (ja) | 半導体装置およびその製造方法 | |
US8552507B2 (en) | Semiconductor device and method of manufacturing the same | |
TWI619176B (zh) | 半導體裝置的製造方法、高介電常數介電結構及其製造方法 | |
KR20050021337A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2010171137A (ja) | 半導体装置の製造方法及び半導体装置 | |
US8294201B2 (en) | High-k gate dielectric and method of manufacture | |
JP5050351B2 (ja) | 半導体装置の製造方法 | |
WO2004107451A1 (ja) | Mis型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法 | |
JP2005064032A (ja) | 半導体装置及びその製造方法 | |
JP4461839B2 (ja) | 半導体装置およびその製造方法 | |
JP2010165705A (ja) | 半導体装置の製造方法 | |
JP2005045166A (ja) | 半導体装置及びその製造方法 | |
JP2009071232A (ja) | 半導体装置及びその製造方法 | |
CN106206721B (zh) | Nmos晶体管及其制作方法 | |
JP2007288084A (ja) | 絶縁膜及びその形成方法 | |
WO2010140278A1 (ja) | 半導体装置及びその製造方法 | |
JP5141321B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100126 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100208 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140226 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |